JPH1090355A - Image formation apparatus - Google Patents

Image formation apparatus

Info

Publication number
JPH1090355A
JPH1090355A JP8241628A JP24162896A JPH1090355A JP H1090355 A JPH1090355 A JP H1090355A JP 8241628 A JP8241628 A JP 8241628A JP 24162896 A JP24162896 A JP 24162896A JP H1090355 A JPH1090355 A JP H1090355A
Authority
JP
Japan
Prior art keywords
test
input
unit
image forming
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8241628A
Other languages
Japanese (ja)
Inventor
Motoichiro Inoue
元一朗 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP8241628A priority Critical patent/JPH1090355A/en
Publication of JPH1090355A publication Critical patent/JPH1090355A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Control Or Security For Electrophotography (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image formation apparatus by which a defect and a fault part can be judged easily. SOLUTION: In an image formation apparatus which forms an image on the basis of a command which is input from an input and display part, boundary scan test circuits 1a to 6a are installed in one part or all parts of an electronic circuit constituting the apparatus. The boundary scan test circuits 1a to 6a are provided with a test-signal generation part 12 which generates a test signal, with a test-data recording part 15 which records test data to be output from the boundary scan test circuits 1a to 6a, with a judgment part 13 which judges the test data and with a test-result display and control part 14 which displays a judged result on the input and display part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は画像形成装置に関
し、特に自己検査機能を備えた画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus, and more particularly, to an image forming apparatus having a self-checking function.

【0002】[0002]

【従来の技術】画像形成装置は、今日ではオフィスにお
いて非常に多く使用されている。このような画像形成装
置においては、装置組立時および装置に障害が発生した
ときは各種の検査信号を電子回路に入力し、電子回路の
出力が正常であるか否かによって検査および障害個所を
判定するようにしていた。
2. Description of the Related Art Image forming apparatuses are widely used in offices today. In such an image forming apparatus, various kinds of inspection signals are input to an electronic circuit at the time of assembling the apparatus and when a failure occurs in the apparatus, and the inspection and the failure location are determined based on whether or not the output of the electronic circuit is normal. I was trying to do it.

【0003】[0003]

【発明が解決しようとする課題】前述したように、従来
の画像形成装置においては、装置組立時および装置に障
害が発生したときは各種の検査信号を電子回路に入力
し、電子回路の出力が正常であるか否かによって検査お
よび障害個所を判定するようにしていた。
As described above, in a conventional image forming apparatus, various kinds of inspection signals are input to an electronic circuit when the apparatus is assembled or when a failure occurs in the apparatus, and the output of the electronic circuit is output. Inspections and faulty parts are determined based on whether they are normal.

【0004】画像形成装置は多くの電子回路より構成さ
れており、このため電子回路が正常であるか否かを判定
するには非常に長時間を要していた。本発明は容易に不
具合や障害個所を判定できるようにした画像形成装置を
提供することを課題とする。
An image forming apparatus is composed of many electronic circuits, and it takes a very long time to determine whether or not the electronic circuits are normal. SUMMARY OF THE INVENTION It is an object of the present invention to provide an image forming apparatus capable of easily determining a defect or a trouble part.

【0005】[0005]

【課題を解決するための手段】前述した課題を解決する
ために本発明が採用した手段を説明する。請求項1の発
明においては、入力・表示部より入力された指令に基づ
いて画像を形成させる画像形成装置において、前記画像
形成装置を構成する電子回路の一部または全部にバンダ
リスキャンテスト回路を設け、前記バンダリスキャンテ
スト回路にテスト信号を発生させるテスト信号発生部
と、前記バンダリスキャンテスト回路より出力されるテ
ストデータを記録するテストデータ記録部と、前記テス
トデータ記録部に記録されているテストデータが正常値
と異なるか否かを判定する判定部と、前記判定部での判
定結果を前記入力・表示部に表示させるテスト結果表示
制御部と、を備える。
Means adopted by the present invention to solve the above-mentioned problems will be described. According to the first aspect of the present invention, in an image forming apparatus for forming an image based on a command input from an input / display unit, a band scan test circuit is provided in a part or all of the electronic circuits constituting the image forming apparatus. A test signal generating unit for generating a test signal in the band scan test circuit, a test data recording unit for recording test data output from the band scan test circuit, and test data recorded in the test data recording unit And a test result display control unit that causes the input / display unit to display a result of the determination by the determination unit.

【0006】請求項2の発明においては、前記テスト結
果表示制御部が表示させる前記判定部での判定結果の表
示を、前記画像形成装置の転写紙に転写表示させる。電
子回路の一部または全部にバンダリスキャンテスト回路
を設け、該バンダリスキャンテスト回路に予め決められ
たテスト信号を発生して入力させ、バンダリスキャンテ
スト回路より出力されたテストデータが予め記録された
正常値と異なるか否かを判定し、判定結果を画像形成装
置の入力・表示部または転写紙に転写表示させるように
したので、容易に電子回路が正常であるか否か、および
障害個所を判定することができる。
In the invention according to claim 2, the display of the determination result by the determination section, which is displayed by the test result display control section, is transferred and displayed on the transfer paper of the image forming apparatus. A band scan test circuit is provided in a part or all of the electronic circuit, a predetermined test signal is generated and input to the band scan test circuit, and the test data output from the band scan test circuit is stored in a normal state. It is determined whether the value is different from the value, and the determination result is transferred and displayed on the input / display unit of the image forming apparatus or on the transfer paper, so that it is easy to determine whether the electronic circuit is normal or not and the location of the failure. can do.

【0007】また請求項3の発明においては、前記テス
ト結果表示制御部が表示させる前記判定部での判定結果
の表示を、判定結果に加えてテストデータも表示させ
る。請求項4の発明においては、前記テストデータの表
示をテストデータの入力および出力を表示させる。
[0007] In the invention according to claim 3, the display of the judgment result by the judgment unit, which is displayed by the test result display control unit, is also displayed in addition to the judgment result. In the invention according to claim 4, the display of the test data is performed by displaying the input and output of the test data.

【0008】また判定結果の表示と共にテストデータの
入力および出力も表示させるようにしたので、不具合や
障害原因を容易に知ることができる。また請求項5の発
明においては、入力・表示部より入力された指令に基づ
いて画像を形成させる画像形成装置において、前記画像
形成装置を構成する電子回路の一部または全部にバンダ
リスキャンテスト回路を設け、前記バンダリスキャンテ
スト回路にテスト信号を発生させるテスト信号発生部
と、前記バンダリスキャンテスト回路より出力されるテ
ストデータを記録するテストデータ記録部と、前記テス
トデータ記録部に記録されているテストデータをセンタ
に転送させるデータ転送手段と、を備える。
Further, since the input and output of the test data are displayed together with the display of the judgment result, it is possible to easily know the cause of the defect or the failure. According to a fifth aspect of the present invention, in the image forming apparatus for forming an image based on a command input from an input / display unit, a band scan test circuit is provided in a part or all of the electronic circuits constituting the image forming apparatus. A test signal generating unit for generating a test signal in the band scan test circuit; a test data recording unit for recording test data output from the band scan test circuit; and a test recorded in the test data recording unit. Data transfer means for transferring data to the center.

【0009】請求項6の発明においては、前記バンダリ
スキャンテスト回路に入力するテスト信号を、前記テス
ト信号発生部に代えて前記データ転送手段を介してセン
タより転送させる。電子回路の一部または全部にバンダ
リスキャンテスト回路を設け、該バンダリスキャンテス
ト回路に予め決められたテスト信号を発生して入力させ
るか又はデータ転送手段を介してセンタより転送させ、
バンダリスキャンテスト回路より出力されたテストデー
タをデータ転送手段を介してセンタに転送するようにし
たので、画像形成装置に障害が発生したとき、装置が設
置されている場所に保守者が行かずに、かつ多くのテス
トパターンデータでテストを行うことができ、不具合個
所や障害個所の特定およびその原因を容易に知ることが
できる。
According to a sixth aspect of the present invention, a test signal input to the band scan test circuit is transferred from the center via the data transfer means instead of the test signal generator. A partly or entirely part of the electronic circuit is provided with a band scan test circuit, and a predetermined test signal is generated and input to the band scan test circuit or transferred from the center via data transfer means,
The test data output from the boundary scan test circuit is transferred to the center via the data transfer means. Therefore, when a failure occurs in the image forming apparatus, a maintenance person does not need to go to a place where the apparatus is installed. In addition, a test can be performed using a large amount of test pattern data, and a failure location or a failure location can be easily specified and its cause can be easily known.

【0010】[0010]

【発明の実施の形態】本発明の一実施の形態を図1〜図
6を参照して説明する。図1は第1の実施例の構成図、
図2は同実施例のバンダリスキャンテスト回路の構成
図、図3は同バンダリスキャンテスト回路のバンダリス
キャンセルの構成図、図4は同実施例の入力・表示部の
具体例、図5は入力・表示部の液晶表示画面の具体例、
図6は第1の実施例の動作フローチャートである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a configuration diagram of a first embodiment,
FIG. 2 is a configuration diagram of the band-scan test circuit of the embodiment, FIG. 3 is a configuration diagram of a band scan cell of the band-scan test circuit, FIG. 4 is a specific example of the input / display unit of the embodiment, and FIG.・ Specific examples of the liquid crystal display screen of the display unit,
FIG. 6 is an operation flowchart of the first embodiment.

【0011】図1において、1は画像形成装置の画像を
形成される画像データを記録する画像メモリ、2は画像
形成条件等を入力する入力・表示部、3は原稿をスキャ
ンして画像データを作成するスキャン部、4は画像デー
タを顕著化するとともに転写紙に転写して画像形成を行
う作像転写部、5は作像転写部4に転写紙を給紙する給
紙部、6は画像形成された転写紙を定着して排出トレイ
に排出する定着排紙部である。
In FIG. 1, reference numeral 1 denotes an image memory for recording image data for forming an image of an image forming apparatus; 2, an input / display unit for inputting image forming conditions and the like; A scan unit 4 to be created is an image forming transfer unit for making image data conspicuous and transferring to a transfer paper to form an image. A paper feeding unit 5 feeds the transfer paper to the image forming transfer unit 4. This is a fixing paper discharge section that fixes the formed transfer paper and discharges it to a discharge tray.

【0012】また、10は処理を実行するプロセッサ
(CPU)、11は画像形成装置の画像形成を制御する
プログラムが格納されている画像形成制御部、12はテ
スト信号を発生するデータまたはプログラムが格納され
ているテスト信号発生部、13はテスト結果の判定を行
う判定部、14はテスト結果の表示を行なわすテスト結
果表示制御部、15はテストデータを記録するテストデ
ータ記録部である。
Reference numeral 10 denotes a processor (CPU) for executing processing, 11 denotes an image forming control unit in which a program for controlling image formation of the image forming apparatus is stored, and 12 denotes data or a program for generating a test signal. A test signal generator 13 is provided for determining test results, a test result display controller 14 for displaying test results, and a test data recorder 15 for recording test data.

【0013】また、1b〜6bはインターフェース(I
/O)、7はCPU10とI/O1b〜6bを接続する
バスである。また画像メモリ1、入力・表示部2、スキ
ャン部3、作像転写部4、給紙部5および定着排紙部6
の電子回路の一部または全部には、すなわち検査を行う
電子回路にはそれぞれバンダリスキャンテスト回路(B
ST)1a〜6aが設けられている。
Also, 1b to 6b are interfaces (I
/ O) and 7 are buses for connecting the CPU 10 to the I / Os 1b to 6b. Also, an image memory 1, an input / display unit 2, a scanning unit 3, an image transfer unit 4, a paper feeding unit 5, and a fixing paper discharging unit 6.
In some or all of the electronic circuits of the above, that is, in the electronic circuits to be inspected, the band-scan test circuit (B
ST) 1a to 6a are provided.

【0014】バンダリスキャンテスト回路は、例えばI
EEE1149.1で標準化されており、図2で示され
るように設けられている。図2においては、IC30お
よびIC40の2個のICのそれぞれにバンダリスキャ
ンテスト回路が実装されている場合を示している。
The boundary scan test circuit includes, for example, I
It is standardized by EEE1149.1 and provided as shown in FIG. FIG. 2 shows a case where a band-scan test circuit is mounted on each of two ICs, IC 30 and IC 40.

【0015】30aおよび40aはそれぞれIC30お
よびIC40の内部ロジック、30b〜30jおよび4
0b〜40jは端子である。バンダリスキャンテスト回
路1a〜6aの構成をIC30を代表して説明する。バ
ンダリスキャンテスト回路は、バンダリスキャンセル
(BSC)31a〜31f、バイパスレジスタ32、命
令レジスタ33、マルチプレクサ34およびTAP(Te
st Access Port)コントローラ35で構成される。
Reference numerals 30a and 40a denote internal logics of the ICs 30 and 40, respectively, 30b to 30j and 4
0b to 40j are terminals. The configuration of the boundary scan test circuits 1a to 6a will be described using the IC 30 as a representative. The boundary scan test circuit includes band scan cells (BSC) 31a to 31f, a bypass register 32, an instruction register 33, a multiplexer 34, and a TAP (Te
st Access Port) controller 35.

【0016】またバンダリスキャンセル31は、図3に
示すように、マルチプレクサ(MUX)31−1および
31−2、およびラッチ31−3および31−4で構成
され、TAPコントローラ35によって制御される。I
Cが通常動作時には、端子より入力された(または内部
ロジックより出力された)データ信号DIはMUX31
−2を通って内部ロジック(または端子)にデータ信号
DOを出力する。
As shown in FIG. 3, the band scan cell 31 includes multiplexers (MUX) 31-1 and 31-2 and latches 31-3 and 31-4, and is controlled by a TAP controller 35. I
When C is in normal operation, the data signal DI input from the terminal (or output from the internal logic) is
-2 to output the data signal DO to the internal logic (or terminal).

【0017】またICのテスト時には、テスト信号SI
をMUX31−1、ラッチ31−3および31−4、お
よびMUX−2を介して内部ロジックに入力し、内部ロ
ジックより出力されたデータはMUX31−1およびラ
ッチ31−3を介してテストデータSOとして出力す
る。
When testing the IC, the test signal SI
Is input to the internal logic via MUX 31-1, latches 31-3 and 31-4, and MUX-2, and the data output from the internal logic is output as test data SO via MUX 31-1 and latch 31-3. Output.

【0018】またデータSOは、図2に示されるよう
に、次のBSCのテスト信号SIとして入力され、入力
されたテスト信号SIはラッチ31−3でラッチされて
テストデータSOとして出力し、BSCはシフトレジス
タとして動作し、シリアルデータを転送する。
As shown in FIG. 2, the data SO is input as a test signal SI of the next BSC, and the input test signal SI is latched by a latch 31-3 and output as test data SO. Operates as a shift register and transfers serial data.

【0019】CPU10からはTDI(Test Data I
n)、TMS(Test Mode Select)およびTCK(Test
Clock)が出力され、バンダリスキャンテスト回路より
TDO(Test Data Out )が転送されて入力される。T
MSおよびTCKは各TAPコントローラに入力され、
TDIは各BSCのテスト信号として出力され、その出
力TDOは次のバンダリスキャンテスト回路のTDIと
して入力される。
From the CPU 10, TDI (Test Data I)
n), TMS (Test Mode Select) and TCK (Test
Clock) is output, and TDO (Test Data Out) is transferred from the boundary scan test circuit and input. T
MS and TCK are input to each TAP controller,
TDI is output as a test signal of each BSC, and its output TDO is input as TDI of the next band scan test circuit.

【0020】内部ロジックのテストにおいては、CPU
10よりテスト信号TDIを送出し、ロジックの入力側
に設けられたBSC31a〜cのラッチ31−4でラッ
チさせてロジック30aに入力し、その結果は出力側に
設けられたBSC31d〜fのラッチ31−3でラッチ
させると共にシフトしてTDO信号として出力してCP
U10に転送し、正常時と誤っているか否かを判定す
る。
In the test of the internal logic, the CPU
10, a test signal TDI is sent out, latched by the latches 31-4 of the BSCs 31a to 31c provided on the input side of the logic and input to the logic 30a, and the result is latched by the latches 31 of the BSCs 31d to 31f provided on the output side. -3, latched and shifted, output as a TDO signal, and
The data is transferred to U10, and it is determined whether the operation is normal or not.

【0021】また、IC30とIC40とを接続する接
続線50a〜50cが断線および短絡しているか否かの
テストは、IC30側に設けられているBSC30e〜
gより“1”および“0”の信号を送出させ、IC40
側に設けられているBSC41a〜cより対応した出力
が得られるか否かをパターンを変えて判定させる。
The test for determining whether the connection lines 50a to 50c connecting the IC 30 and the IC 40 are disconnected or short-circuited is performed by using the BSCs 30e to 30c provided on the IC 30 side.
g to send out “1” and “0” signals,
It is determined by changing the pattern whether or not a corresponding output is obtained from the BSCs 41a to 41c provided on the side.

【0022】すなわち、例えば、BSC31dに“1”
をBSC31eおよび31fに“0”をラッチさせて送
出し、BSC41cに“1”、BSC41bおよび41
aに“0”が出力されたときは正常、BSC41a〜4
1cがともに“0”ならば接続線50aは断線である
と、またBSC41cと41bが共に“1”ならば接続
線50aと50bは短絡していると判定される。
That is, for example, "1" is added to the BSC 31d.
"0" is latched and transmitted to the BSCs 31e and 31f, "1" is transmitted to the BSC 41c, and the BSCs 41b and 41f are transmitted.
When "0" is output to "a", the BSCs 41a to 4c are normal.
If both 1c are "0", it is determined that the connection line 50a is disconnected, and if both the BSCs 41c and 41b are "1", it is determined that the connection lines 50a and 50b are short-circuited.

【0023】また、入力・表示部2はコピー条件等の入
力および表示を行うものであり、入力表示部2は、図4
に示されるように、コピー枚数を入力するテンキー2
1、操作の状態やメッセージ等を表示する液晶表示画面
22、操作の機能や仕方を表示するモードに移行させる
ガイダンスキー23、設定の登録や呼出しを行うプログ
ラムキー24、入力誤りの訂正や動作を中断させるクリ
アストップキー25、液晶表示画面(タッチパネル)2
2の輝度を調整する輝度調整つまみ26、モードクリア
・余熱/タイマキー27、割込動作の開始指令を入力す
る割込キー28、コピー動作を開始させるスタートキー
29で構成されている。
The input / display unit 2 is for inputting and displaying copy conditions and the like.
Numeric keypad 2 for inputting the number of copies as shown in
1, a liquid crystal display screen 22 for displaying operation states and messages, a guidance key 23 for shifting to a mode for displaying operation functions and methods, a program key 24 for registering and recalling settings, and for correcting input errors and operations. Clear stop key 25 to interrupt, liquid crystal display screen (touch panel) 2
2, a brightness adjustment knob 26 for adjusting the brightness, a mode clear / excess heat / timer key 27, an interrupt key 28 for inputting a command to start an interrupt operation, and a start key 29 for starting a copy operation.

【0024】また、液晶表示画面22は、図5に一例を
示すように、「コピーできます」、「おまちください」
等のメッセージを表示するメッセージエリア22−1、
上段にセットした枚数、下段にゴピーした枚数を表示す
るコピー枚数表示部22−2、画像濃度を調整する濃度
調節キー22−3、コピー用紙を選択する用紙選択キー
22−4、転写紙サイズに合せて自動的に拡大/縮小を
行なわす用紙指定変倍キー22−5、ソートキー22−
6、スタックキー22−7、ステープルキー22−8、
特殊原稿送りキー22−9、変倍キー22−10、両面
/ページ連写キー22−11、消去/移動キー22−1
2、表紙/合紙キー22−13が表示される。また22
−14は後で説明する本発明のために設けられた分類揃
キーである。
Further, as shown in FIG. 5, the liquid crystal display screen 22 shows "can be copied" and "please wait".
Message area 22-1 for displaying a message such as
A copy number display section 22-2 for displaying the number of sheets set in the upper row and the number of gopi in the lower row, a density adjustment key 22-3 for adjusting the image density, a paper selection key 22-4 for selecting copy paper, and a transfer paper size. Paper designation scaling key 22-5 for automatically enlarging / reducing together and sort key 22-
6, stack key 22-7, staple key 22-8,
Special original feed key 22-9, scaling key 22-10, double side / page continuous copy key 22-11, erase / move key 22-1
2. The cover / interleaf key 22-13 is displayed. Also 22
Reference numeral -14 denotes a sort key provided for the present invention described later.

【0025】なお22−3〜22−14の各種キーはタ
ッチパネル構成となっており、表示されている画面を指
でタッチすることによって表示されている事項が入力さ
れるようになっており、入力されると表示画面が変化す
る。図5ではA4横の用紙がコピー用紙として選択入力
されたことを示している。また、「A4横」、「A4
縦」、「B5横」、「B4縦」及び「A3縦」の表示
は、コピーする用紙を収納する給紙トレイが5個あり、
各トレイに収納されている用紙のサイズおよび方向を検
出して表示されるようになっている。
Each of the keys 22-3 to 22-14 has a touch panel structure, and the displayed items are input by touching the displayed screen with a finger. Then, the display screen changes. FIG. 5 shows that A4 landscape paper is selected and input as copy paper. Also, "A4 side", "A4
The display of “vertical”, “B5 horizontal”, “B4 vertical” and “A3 vertical” indicates that there are five paper feed trays for storing the sheets to be copied,
The size and direction of the paper stored in each tray are detected and displayed.

【0026】「自動用紙選択」が選択されると、コピー
する原稿と同一サイズで同一方向の用紙が選択されてコ
ピーが行なわれる。つぎに、図6を参照して、第1の実
施例の動作を説明する。ステップS1においては、画像
形成制御部11は、入力・表示部2よりテストを開始さ
せるテストキーが押下されたか否かを判定し、押下され
ない場合はステップS20に移って通常の画像形成処理
を実行して画像を形成させる。
When "automatic paper selection" is selected, paper of the same size and in the same direction as the original to be copied is selected and copying is performed. Next, the operation of the first embodiment will be described with reference to FIG. In step S1, the image forming control section 11 determines whether or not a test key for starting a test has been pressed from the input / display section 2, and if not, proceeds to step S20 to execute a normal image forming process. To form an image.

【0027】テストキーとしては、例えば、割込キー2
8を押下した後でクリア・ストップキー25を2秒間以
上押下したときテストキーが押下されたものであると判
断する。ステップS1でテストキーが押下されたと判定
されたときは、ステップS2に移り、画像形成制御部1
1はテスト信号発生部12に指令し、テスト信号発生部
12は第nユニットに対するテストを開始させる信号
(TMSおよびTCK)をTAPコントローラに送出す
ると共に、ステップS3に移ってテスト信号(TDI)
を送出する。
As a test key, for example, an interrupt key 2
When the clear / stop key 25 is pressed for 2 seconds or more after pressing 8, it is determined that the test key has been pressed. If it is determined in step S1 that the test key has been pressed, the process proceeds to step S2, where the image forming control unit 1
1 instructs the test signal generator 12, the test signal generator 12 sends signals (TMS and TCK) for starting the test for the n-th unit to the TAP controller, and proceeds to step S3 to test signal (TDI).
Is sent.

【0028】TAPコントローラはTMSに対応してB
SCを制御し、TDI信号をラッチしてテスト信号を内
部ロジックに入力させると共に出力されたTDO信号を
返送する。ステップS4では、テストデータ記録部15
は、返送されたTDO信号を記録する。
The TAP controller has a B corresponding to the TMS.
The SC is controlled, the TDI signal is latched, the test signal is input to the internal logic, and the output TDO signal is returned. In step S4, the test data recording unit 15
Records the returned TDO signal.

【0029】ステップS5では、判定部13は、テスト
データ記録部15に記録されているTDO信号を読出
し、予め記録された内部ロジックが正常時に出力される
TDO信号と比較し、誤りが有るか否かを判定する。ス
テップS6では、テスト結果表示制御部14は、ステッ
プS5での判定結果を表示させる。
In step S5, the judging section 13 reads the TDO signal recorded in the test data recording section 15, compares the TDO signal recorded in advance with the TDO signal output in a normal state, and determines whether there is an error. Is determined. In step S6, the test result display control unit 14 displays the determination result in step S5.

【0030】図9はステップS6での表示の具体例を示
したものであり、入力・表示部2の液晶表示画面22
に、故障しているユニット名と、ICの入力(IN)と
出力(OUT)を表示する。また図9においてIC1−
2のOUTの出力信号でマスクした部分は誤りが発生し
た信号を示している。
FIG. 9 shows a specific example of the display in step S6, and the liquid crystal display screen 22 of the input / display unit 2
5 shows the name of the unit having a failure and the input (IN) and output (OUT) of the IC. In FIG. 9, IC1-
The portion masked by the output signal of OUT 2 indicates a signal in which an error has occurred.

【0031】なお上記では判定結果の表示を入力・表示
部2の液晶表示画面22上に表示させるようにしている
が、作像転写部4で転写紙に転写して表示出力するよう
にしても良い。ステップS6で第nユニットのテスト結
果が終了すると、ステップS7に移って入力・表示部2
のスタートキー29を押下する。
In the above description, the display of the determination result is displayed on the liquid crystal display screen 22 of the input / display unit 2. However, the image formation transfer unit 4 may transfer the image to transfer paper and display the result. good. When the test result of the n-th unit is completed in step S6, the process proceeds to step S7, where the input / display unit 2
Is pressed.

【0032】ステップS8では、テスト信号発生部12
は、ステップS7でスタートキーが押下されると、次の
第n+1ユニットに対するテストが有る場合はステップ
S2に移り、ステップS2〜S8が繰返えされ、無い場
合はテスト処理を終了する。つぎに、図7を参照して、
本発明の第2の実施例を説明する。図7は第2の実施例
の構成図である。
In step S8, the test signal generator 12
When the start key is pressed in step S7, if there is a test for the next (n + 1) th unit, the process proceeds to step S2, and steps S2 to S8 are repeated. If there is no test, the test process is terminated. Next, referring to FIG.
A second embodiment of the present invention will be described. FIG. 7 is a configuration diagram of the second embodiment.

【0033】第2の実施例においては、図1で説明した
第1の実施例の構成にMODEM8およびI/O8bが
付加された構成となっている。第2の実施例では、図8
に示されるように、第1の実施例で図6を参照して説明
したステップS1〜S4が実行されてテストデータがテ
ストデータ記録部15に記録され、ステップS8で次第
n+1ユニットのテストが有る場合はステップS2に移
ってステップS2〜S4およびS8が繰返えされる。
In the second embodiment, a MODEM 8 and an I / O 8b are added to the configuration of the first embodiment described with reference to FIG. In the second embodiment, FIG.
As shown in FIG. 6, steps S1 to S4 described in the first embodiment with reference to FIG. 6 are executed, test data is recorded in the test data recording unit 15, and in step S8, n + 1 unit tests are gradually performed. In this case, the process proceeds to step S2, and steps S2 to S4 and S8 are repeated.

【0034】全てのユニットのテストが終了するとステ
ップS9に移り、テストデータ記録部15に記録されて
いるテストデータをMODEM8を介してセンタに転送
して処理を終了する。センタでは転送データより不具合
および障害個所の判定を行う。
When the tests of all the units are completed, the process proceeds to step S9, where the test data recorded in the test data recording unit 15 is transferred to the center via the MODEM 8, and the processing is terminated. At the center, a defect and a failure point are determined from the transfer data.

【0035】なお実施例ではテスト信号をテスト信号発
生部12より発生させるようにしたが、MODEM8を
介してセンタより転送させるようにしても良い。また実
施例では画像形成装置で自己検査も行なえ、かつセンタ
でも判定が行なえるよう構成されているが、センタで判
定のみとし、判定部13およびテスト結果表示制御部1
4を除去した構成であっても良い。
Although the test signal is generated from the test signal generator 12 in the embodiment, the test signal may be transmitted from the center via the MODEM 8. Further, in the embodiment, the image forming apparatus is configured so that the self-inspection can be performed and the determination can be performed even at the center. However, only the determination is performed at the center, and the determination unit 13 and the test result display controller 1
4 may be removed.

【0036】[0036]

【発明の効果】以上説明したように本発明によれば次の
効果が得られる。電子回路の一部または全部にバンダリ
スキャンテスト回路を設け、該バンダリスキャンテスト
回路に予め決められたテスト信号を発生して入力させ、
バンダリスキャンテスト回路より出力されたテストデー
タが予め記録された正常値と異なるか否かを判定し、判
定結果を画像形成装置の入力・表示部または転写紙に転
写表示させるようにしたので、容易に電子回路が正常で
あるか否か、および障害個所を判定することができる。
As described above, according to the present invention, the following effects can be obtained. A band-scan test circuit is provided in a part or all of the electronic circuit, and a predetermined test signal is generated and input to the band-scan test circuit,
Since it is determined whether the test data output from the boundary scan test circuit is different from a previously recorded normal value, and the determination result is transferred and displayed on the input / display unit of the image forming apparatus or on the transfer paper, it is easy. Then, it can be determined whether the electronic circuit is normal or not and the location of the failure.

【0037】また判定結果の表示と共にテストデータの
入力および出力も表示させるようにしたので、不具合や
障害原因を容易に知ることができる。また、電子回路の
一部または全部にバンダリスキャンテスト回路を設け、
該バンダリスキャンテスト回路に予め決められたテスト
信号を発生して入力させるか又はデータ転送手段を介し
てセンタより転送させ、バンダリスキャンテスト回路よ
り出力されたテストデータをデータ転送手段を介してセ
ンタに転送するようにしたので、画像形成装置に障害が
発生したとき、装置が設置されている場所に保守者が行
かずに、かつ多くのテストパターンデータでテストを行
うことができ、不具合個所や障害個所の特定およびその
原因を容易に知ることができる。
Further, since the input and output of the test data are displayed together with the display of the judgment result, it is possible to easily know the cause of the defect or the failure. In addition, a band scan test circuit is provided in a part or all of the electronic circuit,
A predetermined test signal is generated and input to the boundary scan test circuit or transferred from the center via data transfer means, and the test data output from the boundary scan test circuit is transmitted to the center via data transfer means. Since the transfer is performed, when a failure occurs in the image forming apparatus, a test can be performed with a large amount of test pattern data without a maintenance person going to the place where the apparatus is installed. The location and the cause can be easily known.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の構成図である。FIG. 1 is a configuration diagram of a first embodiment of the present invention.

【図2】バンダリスキャンテスト回路の構成図である。FIG. 2 is a configuration diagram of a boundary scan test circuit.

【図3】バンダリスキャンセルの構成図である。FIG. 3 is a configuration diagram of bandalis scan.

【図4】入力・表示部の具体例である。FIG. 4 is a specific example of an input / display unit.

【図5】液晶表示画面の具体例である。FIG. 5 is a specific example of a liquid crystal display screen.

【図6】第1の実施例の動作フローチャートである。FIG. 6 is an operation flowchart of the first embodiment.

【図7】本発明の第2の実施例の構成図である。FIG. 7 is a configuration diagram of a second embodiment of the present invention.

【図8】第2の実施例の動作フローチャートである。FIG. 8 is an operation flowchart of the second embodiment.

【図9】テスト結果表示の具体例である。FIG. 9 is a specific example of a test result display.

【符号の説明】[Explanation of symbols]

1 画像メモリ 2 入力・表示部 3 スキャン部 4 作像転写部 5 給紙部 6 定着排紙部 8 モデム(MODEM) 1a〜6a バンダリスキャンテスト回路 10 プロセッサ(CPU) 11 画像形成制御部 12 テスト信号発生部 13 判定部 14 テスト結果表示制御部 15 テストデータ記録部 DESCRIPTION OF SYMBOLS 1 Image memory 2 Input / display part 3 Scanning part 4 Image transfer part 5 Paper supply part 6 Fixing discharge part 8 Modem (MODEM) 1a-6a Boundary scan test circuit 10 Processor (CPU) 11 Image formation control part 12 Test signal Generation unit 13 Judgment unit 14 Test result display control unit 15 Test data recording unit

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 入力・表示部より入力された指令に基づ
いて画像を形成させる画像形成装置において、 前記画像形成装置を構成する電子回路の一部または全部
にバンダリスキャンテスト回路を設け、 前記バンダリスキャンテスト回路にテスト信号を発生さ
せるテスト信号発生部と、 前記バンダリスキャンテスト回路より出力されるテスト
データを記録するテストデータ記録部と、 前記テストデータ記録部に記録されているテストデータ
が正常値と異なるか否かを判定する判定部と、 前記判定部での判定結果を前記入力・表示部に表示させ
るテスト結果表示制御部と、を備えたことを特徴とする
画像形成装置。
1. An image forming apparatus for forming an image based on a command input from an input / display unit, wherein a band scan test circuit is provided in a part or all of an electronic circuit constituting the image forming apparatus; A test signal generating unit for generating a test signal in a scan test circuit; a test data recording unit for recording test data output from the boundary scan test circuit; and a test data recorded in the test data recording unit having a normal value. An image forming apparatus comprising: a determination unit configured to determine whether or not the determination result is different; and a test result display control unit configured to display a determination result of the determination unit on the input / display unit.
【請求項2】 前記テスト結果表示制御部が表示させる
前記判定部での判定結果の表示を、前記画像形成装置の
転写紙に転写表示させるようにしたことを特徴とする請
求項1記載の画像形成装置。
2. The image according to claim 1, wherein the display of the determination result by the determination unit, which is displayed by the test result display control unit, is transferred and displayed on transfer paper of the image forming apparatus. Forming equipment.
【請求項3】 前記テスト結果表示制御部が表示させる
前記判定部での判定結果の表示を、判定結果に加えてテ
ストデータも表示させるようにしたことを特徴とする請
求項1または2記載の画像形成装置。
3. The display according to claim 1, wherein the display of the determination result by the determination unit, which is displayed by the test result display control unit, also displays test data in addition to the determination result. Image forming device.
【請求項4】 前記テストデータの表示をテストデータ
の入力および出力を表示させるようにしたことを特徴と
する請求項3記載の画像形成装置。
4. The image forming apparatus according to claim 3, wherein the test data is displayed by displaying input and output of the test data.
【請求項5】 入力・表示部より入力された指令に基づ
いて画像を形成させる画像形成装置において、 前記画像形成装置を構成する電子回路の一部または全部
にバンダリスキャンテスト回路を設け、 前記バンダリスキャンテスト回路にテスト信号を発生さ
せるテスト信号発生部と、 前記バンダリスキャンテスト回路より出力されるテスト
データを記録するテストデータ記録部と、 前記テストデータ記録部に記録されているテストデータ
をセンタに転送させるデータ転送手段と、を備えたこと
を特徴とする画像形成装置。
5. An image forming apparatus for forming an image based on a command input from an input / display unit, wherein a band scan test circuit is provided in a part or the whole of an electronic circuit constituting the image forming apparatus. A test signal generating unit for generating a test signal in a scan test circuit; a test data recording unit for recording test data output from the boundary scan test circuit; and a test data recorded in the test data recording unit as a center. An image forming apparatus comprising: a data transfer unit configured to transfer data.
【請求項6】 前記バンダリスキャンテスト回路に入力
するテスト信号を、前記テスト信号発生部に代えて前記
データ転送手段を介してセンタより転送させるようにし
たことを特徴とする請求項5記載の画像形成装置。
6. The image according to claim 5, wherein a test signal input to said band scan test circuit is transferred from a center via said data transfer means in place of said test signal generator. Forming equipment.
JP8241628A 1996-09-12 1996-09-12 Image formation apparatus Withdrawn JPH1090355A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8241628A JPH1090355A (en) 1996-09-12 1996-09-12 Image formation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8241628A JPH1090355A (en) 1996-09-12 1996-09-12 Image formation apparatus

Publications (1)

Publication Number Publication Date
JPH1090355A true JPH1090355A (en) 1998-04-10

Family

ID=17077157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8241628A Withdrawn JPH1090355A (en) 1996-09-12 1996-09-12 Image formation apparatus

Country Status (1)

Country Link
JP (1) JPH1090355A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005275406A (en) * 2004-03-22 2005-10-06 Xerox Corp Method for diagnosing modular component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005275406A (en) * 2004-03-22 2005-10-06 Xerox Corp Method for diagnosing modular component

Similar Documents

Publication Publication Date Title
TW484016B (en) Semiconductor integrated circuit and recording medium
JP3563750B2 (en) Scan-based testing for analog circuits.
US5252917A (en) Scanning circuit apparatus for test
JPH0816435A (en) Triggerable occurrence log for machine diagnosis
EP0730233B1 (en) Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof
CN1462475A (en) Method for evaluating system-on-chip (SOC) having core as its base and SOC stracture realizing the method
US4335425A (en) Data processing apparatus having diagnosis function
JP4512934B2 (en) Layout design and timing adjustment method and apparatus for logically designed integrated circuit, program for executing the method, and computer-readable recording medium on which the program is recorded
JPH1090355A (en) Image formation apparatus
JPH10132901A (en) Image forming device
EP0661551A2 (en) Method and apparatus for controlling a plurality of systems via a boundary-scan port during testing
JPS61155874A (en) Method and device for detecting fault of large-scale integrated circuit
JPH0688861A (en) Self-diagnosis and testing method of signal processing substrate
JPH08254570A (en) Semiconductor integrated circuit
JP2001108727A (en) Circuit and method for controlling clock
JP3335968B2 (en) Semiconductor integrated circuit
JP3588052B2 (en) Boundary scan test circuit
JP2648001B2 (en) Semiconductor integrated circuit
JP2003057306A (en) Semiconductor integrated circuit, and image-forming device
JPH0766030B2 (en) How to diagnose logical packages
JP3166844B2 (en) Electronic component mounting board and test method thereof
JPH077345B2 (en) Self-diagnosis circuit of logic circuit block
JPH0389178A (en) Semiconductor integrated circuit
JPH1096758A (en) Electronic circuit substrate with self diagnostic function
JPH0618633A (en) Large scale integrated circuit device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202