JPH1084079A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1084079A
JPH1084079A JP23812596A JP23812596A JPH1084079A JP H1084079 A JPH1084079 A JP H1084079A JP 23812596 A JP23812596 A JP 23812596A JP 23812596 A JP23812596 A JP 23812596A JP H1084079 A JPH1084079 A JP H1084079A
Authority
JP
Japan
Prior art keywords
transistor
pad
package
amplifier
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23812596A
Other languages
English (en)
Inventor
Toshimichi Ota
順道 太田
Masahiro Maeda
昌宏 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23812596A priority Critical patent/JPH1084079A/ja
Publication of JPH1084079A publication Critical patent/JPH1084079A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 ＦＥＴ又はＩＣを内蔵する樹脂モールドパッ
ケージがプリント基板の上に実装されてなる半導体装置
の小型化を図る。 【構成】 プリント基板７０の表面には表面配線８０が
形成され、プリント基板７０の裏面には基板用のヒート
シンク６０が設けられている。プリント基板７０の第１
の貫通孔７１には、フロントエンドＩＣ１０がパッケー
ジ表面側が基板裏面側を向く状態で実装されている。プ
リント基板７０の第２の貫通孔７２には、裏面にヒート
シンクを有するプリアンプ２０が配置されており、該プ
リアンプ２０のヒートシンクははんだ又はペーストを介
して基板用のヒートシンク６０と接触している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、小型化が要求され
る半導体装置、例えば、高周波回路を有し移動体通信に
用いられる送受信アンプモジュールを備えた半導体装置
に関する。
【０００２】
【従来の技術】近年、小型化及び高性能化された、携帯
電話に代表される移動体通信の普及が急速に進んでい
る。このような移動体通信の普及に大きく貢献した技術
として、高性能な電池の開発と、高性能な電界効果型ト
ランジスタ特に砒化ガリウム（ＧａＡｓ）ＭＥＳＦＥＴ
の開発が挙げられる。
【０００３】ところで、デバイスとしてのＧａＡｓＭＥ
ＳＦＥＴは、低電圧動作、高利得、高効率、低雑音及び
低歪み等の高周波特性に関して優れた性能を発揮してい
るので、移動体通信の端末機器における送受信用アンプ
として有用である。このため、ＧａＡｓＭＥＳＦＥＴ
は、個々のデバイスとして又はＩＣ群として、金属ケー
スを有するＨＩＣ（Highbrid Integrated Circuit）
にモジュール化されたり、又はセットプリント基板に直
接実装されたりして用いられている。
【０００４】以下、ＨＩＣモジュール化された送受信ア
ンプ（以下、送受信アンプモジュールと称する。）の構
成について図面を参照しながら説明する。
【０００５】図９は、従来の送受信アンプモジュールの
構成を示しており、図９において、１００はＧａＡｓＦ
ＥＴにより構成されたフロントエンドＩＣ（低雑音アン
プとダウンミキサーとからなる受信アンプ）であって、
該フロントエンドＩＣ１００は樹脂封止されたパッケー
ジに実装されている。１１０はＧａＡｓＦＥＴにより構
成されたプリアンプ（アップミキサーの信号を増幅する
第１段目の送信アンプ）であって、該プリアンプ１１０
は、裏面にヒートシンクを有し樹脂封止されたパッケー
ジに実装されている。１２０はＧａＡｓＦＥＴにより構
成された前段アンプ（プリアンプの信号を増幅する第２
段目の送信アンプ）であって、該前段アンプ１２０は、
同じく裏面にヒートシンクを有し樹脂封止されたパッケ
ージに実装されている。１３０はＧａＡｓＦＥＴにより
構成された後段アンプ（前段アンプの信号を増幅する第
２段目の送信アンプ）であって、該後段のアンプ１３０
は、セラミックよりなるフレームと裏面に設けられたヒ
ートシンクとを有し、表面にゴム系樹脂がポッティング
されたパッケージに実装されている。前述した前段アン
プ１２０と後段アンプ１３０とによってメインアンプが
構成されている。また、１４０はチップ抵抗、１５０は
チップ容量、１６０はヒートシンクであって、該ヒート
シンク１６０は、送受信アンプモジュールの本体部の放
熱用基板と電気的接地とを兼ねている。１７０は誘電体
材料よりなるプリント基板、１８０はプリント基板１７
０の上にパターン形成された銅膜等よりなる表面配線、
１９０は金属キャップであって、該金属キャップ１９０
は、プリアンプ１１０、前段アンプ１２０及び後段アン
プ１３０から発生する電界が送受信アンプモジュールの
外部に漏れるのを防ぐシールドの役割を担っている。
【０００６】次に、図１０〜図１３を参照しながら、前
述した各構成要素について詳細に説明する。
【０００７】図１０はフロントエンドＩＣ１００の近傍
の断面構造を示している。図１０に示すように、フロン
トエンドＩＣ１００は、下部にリードピン１０１が配置
された通常の樹脂パッケージに実装されており、リード
ピン１０１ははんだ１０２を介して表面配線１８０に接
続されている。
【０００８】図１１はプリアンプ１１０の近傍の断面構
造を示しており、図１１に示すように、プリアンプ１１
０は、裏面にリードピン１１１及びヒートシンク１１２
を有する通常の樹脂パッケージに実装されており、リー
ドピン１１１及びヒートシンク１１２ははんだ１１３を
介して表面配線１８０に接続されている。表面配線１８
０におけるヒートシンク１１２の直下の部分にはプリン
ト基板１７０を貫通するようにコンタクト１１４が形成
されており、該コンタクト１１４により熱放散の効果と
電気的接地の効果とを高めている。
【０００９】図１２（ａ）〜（ｃ）は前段アンプ１２０
及びその近傍の構造を示しており、（ａ）は前段アンプ
１２０の平面図、（ｂ）は前段アンプ１２０の近傍の平
面図、（ｃ）は（ｂ）におけるＸIＩ−ＸIＩ線の断面図
である。
【００１０】前段アンプ１２０は、図１２（ａ）に示す
ように、ＦＥＴ領域１２０ａ、ドレインパッド１２０
ｂ、ソースパッド１２０ｃ及びゲートパッド１２０ｄを
有しており、図１２（ｂ）、（ｃ）に示すように、ヒー
トシンク１２１の上に直接に装着されている。ドレイン
パッド１２０ｂと第１のリード１２２、ソースパッド１
２０ｃとヒートシンク１２１、ゲートパッド１２０ｄと
第２のリード１２３とはそれぞれボンディングワイヤ１
２４によって接続されており、これら前段アンプ１２
０、ヒートシンク１２１、第１のリード１２２、第２の
リード１２３及びボンディングワイヤ１２４は封止樹脂
１２５により樹脂モールドされている。この場合、ヒー
トシンク１２１、第１のリード１２２及び第２のリード
１２３は封止樹脂１２５の底面に露出している。
【００１１】図１３（ａ）〜（ｃ）は後段アンプ１３０
及びその近傍の構造を示しており、（ａ）は後段アンプ
１３０の平面図、（ｂ）は後段アンプ１３０の近傍の平
面図、（ｃ）は（ｂ）におけるＸIII−ＸIII線の断面図
である。
【００１２】後段アンプ１３０は、図１３（ａ）に示す
ように、ＦＥＴ領域１３０ａ、ドレインパッド１３０
ｂ、ソースパッド１３０ｃ及びゲートパッド１３０ｄを
有しており、図１３（ｂ）、（ｃ）に示すように、ヒー
トシンク１３１の上に直接に実装されている。ヒートシ
ンク１３１は、図１３（ｂ）、（ｃ）に示すように、土
手状に突出した突出部１３１ａを有しており、ソースパ
ッド１３０ｃとヒートシンク１３１の突出部１３１ａ、
ドレインパッド１３０ｂと第１のリード１３２、ゲート
パッド１３０ｄと第２のリード１３３とはそれぞれボン
ディングワイヤ１３４によって接続されている。これら
後段アンプ１３０、ヒートシンク１３１、第１のリード
１３２、第２のリード１３３及びボンディングワイヤ１
３４はセラミック１３５により互いに固定されている。
この場合、第１及び第２のリード１３２、１３３はセラ
ミック１３５上に露出していると共に、ヒートシンク１
３１はパッケージの裏面に露出している。また、ヒート
シンク１３１の突出部１３１ａの上面と後段アンプ１３
０の上面とがほぼ同一の高さになるように形成されてお
り、ソースパッド１３０ｃとヒートシンク１３１の突出
部１３１ａとを接続するボンディングワイヤ１３４の長
さの短縮を図っている。さらに、後段アンプ１３０、ボ
ンディングワイヤ１３４、第１及び第２のリード１３
２、１３３は、表面にポッティングされた保護用樹脂１
３６により覆われている。尚、前述した後段アンプ１３
０の構造は、例えば、Y.OTAらの、「Highly efficient,
very compact GaAs power module for cellular teleph
one」,IEEE MTT-S,Digest,QQ-6,p.1517,1992.及びO.ISHI
KAWAらの、「Advanced technologies of low-power GaAs
ICsand power modules for cellular telephones」,IEEE
GaAs IC Symposium,p.131,1992等において示されてい
る。
【００１３】
【発明が解決しようとする課題】しかしながら、前記従
来の送受信アンプモジュールにおいては、ＦＥＴ又はＩ
Ｃを内蔵する樹脂モールドパッケージの実装面積及び高
さが大きいため、モジュールの小型化を図る上で制約が
ある。特に、ＦＥＴ又はＩＣを内蔵する樹脂モールドパ
ッケージがプリント基板の上に実装されてなる半導体装
置においては、前記と同様に理由により、半導体装置の
小型化が制約されるという問題がある。
【００１４】前記に鑑み、本発明は、ＦＥＴ又はＩＣを
内蔵する樹脂モールドパッケージがプリント基板の上に
実装されてなる半導体装置の小型化を実現することを目
的とする。
【００１５】
【課題を解決するための手段】前記の目的を達成するた
め、請求項１の発明が講じた解決手段は、半導体装置
を、プリント基板と、前記プリント基板の表面に形成さ
れた配線層と、前記プリント基板に形成された穴部と、
前記プリント基板に前記穴部にはまり込み且つパッケー
ジ表面側が基板裏面側を向く状態で実装され、ＦＥＴ又
はＩＣを内蔵する樹脂モールドパッケージと、前記樹脂
モールドパッケージの側面におけるパッケージ裏面側か
ら突出するように設けられ、前記配線層に接続されたリ
ードとを備えている構成とするものである。
【００１６】請求項１の構成により、ＦＥＴ又はＩＣを
内蔵する樹脂モールドパッケージがプリント基板に形成
された穴部にはまり込んでいるので、樹脂モールドパッ
ケージのプリント基板表面からの高さを実質的に大きく
低減することができる。この場合、樹脂モールドパッケ
ージは従来の構造に対して上下逆に配置され、リードは
パッケージの側面における裏面側から突出する構成を採
用しているので、通常の表面実装型の樹脂モールドパッ
ケージを利用することができる。
【００１７】請求項２の発明が講じた解決手段は、半導
体装置を、プリント基板と、前記プリント基板の表面に
形成された配線層と、前記プリント基板の裏面に接触す
るように設けられた基板用ヒートシンクと、前記プリン
ト基板に形成された貫通孔と、前記プリント基板に前記
貫通孔にはまり込むように実装され、ＦＥＴ又はＩＣを
内蔵する樹脂モールドパッケージと、前記樹脂モールド
パッケージの裏面に設けられ、前記基板用ヒートシンク
とはんだ又はペーストを介して接触しているパッケージ
用ヒートシンクと、前記樹脂モールドパッケージの側面
におけるパッケージ裏面側から突出し且つパッケージ表
面側へ延びるように設けられ、前記配線層に接続された
リードとを備えている構成とするものである。
【００１８】請求項２の構成により、ＦＥＴ又はＩＣを
内蔵する樹脂モールドパッケージがプリント基板に形成
された貫通孔にはまり込んでいるので、樹脂モールドパ
ッケージのプリント基板表面からの高さを実質的に大き
く低減することができる。また、プリント基板の裏面に
設けられた基板用ヒートシンクと、樹脂モールドパッケ
ージの裏面に設けられたパッケージ用ヒートシンクとが
はんだ又はペーストを介して接触しているため、樹脂モ
ールドパッケージから発生する熱が基板用ヒートシンク
にスムーズに伝搬されると共に、ＦＥＴ又はＩＣの接地
電流が基板用ヒートシンクに効率良く導かれる。
【００１９】請求項３の発明が講じた解決手段は、半導
体装置を、半導体基板と、前記半導体基板上に形成さ
れ、入力用パッド、出力用パッド及び接地用パッドを有
する第１のトランジスタと、前記半導体基板上に形成さ
れ、入力用パッド、出力用パッド及び接地用パッドを有
する第２のトランジスタとを備え、前記第１のトランジ
スタの出力用パッド及び前記第２のトランジスタの入力
用パッドは、前記第１のトランジスタの中心部と前記第
２のトランジスタの中心部とを結ぶ中心線に対する一の
側に配置されており、前記第１のトランジスタの入力用
パッド及び前記第２のトランジスタの出力用パッドは、
前記中心線に対する他の側に配置されている構成とする
ものである。
【００２０】請求項３の構成により、第１のトランジス
タの出力用パッドと第２のトランジスタの入力用パッド
とが中心線に対する一の側に配置され、第１のトランジ
スタの入力用パッドと第２のトランジスタの出力用パッ
ドとが中心線に対する他の側に配置されているため、半
導体装置の回路構成が容易になるので、半導体装置の低
コスト化を図ることができる。例えば、第１のトランジ
スタとして高周波信号を増幅するメインアンプの前段ア
ンプを構成するＧａＡｓＦＥＴを用い、第２のトランジ
スタとしてメインアンプの後段アンプを構成するＧａＡ
ｓＦＥＴを用いる場合には、前段アンプにより増幅され
た高周波信号が出力される出力パッドと、該増幅された
高周波信号が入力される後段アンプの入力パッドとが同
一の側に配置されるので、前段アンプと後段アンプとを
１チップ化した場合において、前段アンプの出力パッド
と後段アンプの入力パッドとの接続が容易になる。ま
た、第１のトランジスタとして受信用高周波信号を増幅
する受信側低ノイズアンプを構成するＧａＡｓＦＥＴを
用い、第２のトランジスタとして送信用高周波信号を増
幅する送信側アンプを構成するＧａＡｓＦＥＴを用いる
場合には、受信側低ノイズアンプの入力パッドと送信側
アンプの出力パッドとが同一の側に配置されるので、受
信側低ノイズアンプと送信側アンプとを１チップ化した
場合において、アンテナの接続を受信側又は送信側に切
り替える切替えスイッチと受信側低ノイズアンプ及び送
信側アンプとの接続が容易になる。
【００２１】請求項４の発明は、請求項３の構成に、前
記第１のトランジスタの接地用パッド及び前記第２のト
ランジスタの接地用パッドは、前記中心線に対する一の
側に配置されている構成を付加するものである。
【００２２】請求項５の発明は、請求項４の構成に、前
記第１のトランジスタの出力は前記第２のトランジスタ
の出力よりも小さい構成を付加するものである。
【００２３】請求項６の発明は、請求項４の構成に、表
面に前記半導体基板が実装されているパッケージと、前
記パッケージの裏面に設けられたヒートシンクと、前記
ヒートシンクにおける前記中心線に対する一の側に、パ
ッケージ表面側へ突出し且つ前記中心線に沿って延びる
ように形成された突出部と、前記第１のトランジスタの
接地用パッド及び前記第２のトランジスタの接地用パッ
ドと前記ヒートシンクの突出部とをそれぞれ接続するボ
ンデングワイヤとをさらに備えている構成を付加するも
のである。
【００２４】
【発明の実施の形態】
（第１の実施形態）以下、本発明の第１の実施形態に係
る半導体装置としての送受信アンプモジュールについて
図面を参照しながら説明する。
【００２５】図１は第１の実施形態に係る送受信アンプ
モジュールの構成を示しており、図１において、１０は
ＧａＡｓＦＥＴにより構成されたフロントエンドＩＣで
あって、該フロントエンドＩＣ１０は樹脂封止された樹
脂モールドパッケージに実装されている。２０はＧａＡ
ｓＦＥＴにより構成されたプリアンプであって、該プリ
アンプ２０は、裏面にヒートシンクを有し樹脂封止され
た樹脂モールドパッケージに実装されている。３０はＧ
ａＡｓＦＥＴにより構成されたメインアンプであって、
該メインアンプ３０は、プリアンプ２０により増幅され
た信号を増幅する前段アンプと該前段アンプにより増幅
された信号をさらに増幅する後段アンプとが一体化され
てなり、表面にゴム系樹脂がポッティングされたパッケ
ージに実装されている。また、４０はチップ抵抗、５０
はチップ容量、６０はヒートシンクであって、該ヒート
シンク６０は、送受信アンプモジュルの本体部の放熱用
基板と電気的接地とを兼ねている。７０は誘電体材料よ
りなるプリント基板、８０はプリント基板７０の表面に
パターン形成された銅膜等よりなる表面配線、９０は金
属キャップであって、該金属キャップ９０は、プリアン
プ２０及びメインアンプ３０から発生する電界が送受信
アンプモジュールの外部に漏れるのを防ぐシールドの役
割を担っている。
【００２６】次に、図２〜図６を参照しながら、前述し
た各構成要素について詳細に説明する。
【００２７】図２はフロントエンドＩＣ１０の近傍の断
面構造を示しており、図２に示すように、フロントエン
ドＩＣ１０は、側面におけるパッケージ裏面側から突出
するリード１１を有する通常の表面実装型の樹脂パッケ
ージに実装されている。第１の実施形態の特徴として、
プリント基板７０におけるフロントエンドＩＣ１０が実
装される領域には穴部としての第１の貫通孔７１が形成
されており、フロントエンドＩＣ１０は第１の貫通孔７
１の内部に挿入され且つ従来と比べて上下が逆に配置さ
れた状態で実装されている。すなわち、側面におけるパ
ッケージ裏面側から突出するリード１１が表面配線８０
の上に載置された状態ではんだ１２を介して表面配線８
０と電気的に接続されている。これにより、フロントエ
ンドＩＣ１０のパッケージ裏面（上面）の高さと表面配
線８０の表面の高さとがほぼ一致しているので、フロン
トエンドＩＣ１０の実装高さが実質的に無いに等しくな
っている。
【００２８】尚、図２に示す構造は、フロントエンドＩ
Ｃ１０がプリント基板７０に実装される場合について説
明したが、フロントエンドＩＣ１０に代えて、小信号用
のＦＥＴ又は小信号用のＩＣ等が搭載されたヒートシン
クを有しない表面実装型の樹脂モールドパッケージを広
く用いることができる。
【００２９】また、図２に示す構造においては、プリン
ト基板７０に穴部としての第１の貫通孔７１を形成した
が、フロントエンドＩＣ１０が挿入される穴部として
は、貫通孔でなくて有底であってもよい。
【００３０】図３は、プリアンプ２０の近傍の断面構造
を示しており、第１の実施形態の特徴として、プリアン
プ２０は、裏面にプリアンプ用のヒートシンク２１が設
けられた樹脂モールドパッケージと、該樹脂モールドパ
ッケージの側面におけるパッケージ裏面側から突出し且
つパッケージ表面側へ屈折して延びるリード２２を有し
ている。また、プリント基板７０におけるプリアンプ２
０が実装される領域には第２の貫通孔７２が形成されて
おり、プリアンプ２０は、プリント基板７０の第２の貫
通孔７２の内部に挿入された状態で、ヒートシンク２１
が送受信モジュールの本体部のヒートシンク６０とはん
だ２３を介して接続されると共に、リード２２が表面配
線８０とはんだ２４を介して接続されている。これによ
り、樹脂モールドパッケージの放熱特性及び電気的接地
性が大幅に改善されると共に、送受信アンプモジュール
の高さが抑制されている。
【００３１】尚、図３に示す構造は、プリアンプ２０が
プリント基板７０に実装される場合について説明した
が、プリアンプ２０に代えて、小中出力用のパワー用Ｆ
ＥＴ又は小中出力用のＩＣ等が搭載されたヒートシンク
を有する表面実装型の樹脂モールドパッケージの全てに
適用することができる。
【００３２】図４はメインアンプ３０の平面構造を示し
ており、メインアンプ３０は、前段アンプを構成する前
段のＦＥＴ領域３０ａ、前段のドレインパッド３０ｂ、
前段のソースパッド３０ｃ、前段のゲートパッド３０
ｄ、後段アンプを構成する後段のＦＥＴ領域３０ｅ、後
段のドレインパッド３０ｆ、後段のソースパッド３０
ｇ、後段のゲートパッド３０ｈを有している。
【００３３】第１の実施形態の特徴として、前段のドレ
インパッド３０ｂ及び前段のソースパッド３０ｃは、前
段のＦＥＴ領域３０ａの中心部と後段のＦＥＴ領域３０
ｅの中心部とを結ぶ中心線（以下、単に中心線と称す
る。）に対して一の側（図４における左側）に配置さ
れ、前段のゲートパッド３０ｄは中心線に対して他の側
（図４における右側）に配置されている。
【００３４】また、従来と同様に、後段のソースパッド
３０ｇ及び後段のゲートパッド３０ｈは、中心線に対し
て一の側（図４における左側）に配置され、後段のドレ
インパッド３０ｆは中心線に対して他の側（図４におけ
る右側）に配置されている。
【００３５】図５は、樹脂モールドパッケージに実装さ
れたメインアンプ３０の平面構造を示しており、メイン
アンプ３０は、土手状に突出した突出部３１ａを有する
メインアンプ用のヒートシンク３１の上に実装されてい
る。中心線の右側に位置する前段のゲートパッド３０ｄ
と前段の第１のリード３２、中心線の左側に位置する前
段のドレインパッド３０ｂと前段の第２のリード３３、
中心線の左側に位置する前段のソースパッド３０ｃとヒ
ートシンク３１の突出部３１ａ、中心線の右側に位置す
る後段のドレインパッド３０ｆと後段の第１のリード３
４、中心線の左側に位置する後段のゲートパッド３０ｈ
と後段の第２のリード３５、中心線の左側に位置するソ
ースパッド３０ｇとヒートシンク３１の突出部３１ａ
は、ボンディングワイヤ３６によってそれぞれ接続され
ている。
【００３６】図６は図５におけるＶI−ＶI線の断面構造
を示しており、メインアンプ３０、ヒートシンク３１、
前段の第１のリード３２、前段の第２のリード３３、後
段の第１のリード３４、後段の第２のリード３５及びボ
ンディングワイヤ３６はセラミック３７により互いに固
定されている。この場合、前段の第１及び第２のリード
３２、３３並びに後段の第１及び第２のリード３４、３
５はセラミック３７上に露出していると共に、ヒートシ
ンク３１はパッケージの裏面に露出している。また、ヒ
ートシンク３１の突出部３１ａの上面とメインアンプ３
０の上面とがほぼ同一の高さになるように形成されてお
り、前段のソースパッド３０ｃとヒートシンク３１とを
接続するボンディングワイヤ３６、及び後段のソースパ
ッド３０と後段の第２のリード３５とを接続するボンデ
ィングワイヤ３６のそれぞれの長さの短縮を図ってい
る。さらに、メインアンプ３０、ボンディングワイヤ３
６、前段の第１及び第２のリード３２、３３並びに後段
の第１及び第２のリード３４、３５は、表面にポッティ
ングされた保護用樹脂３８により覆われている。
【００３７】図７は、メインアンプ３０の回路構成を示
しており、メインアンプ３０を構成する前段アンプ３０
ｘの出力端子となる前段のドレインパッド３０ｂと、同
じくメインアンプ３０を構成する後段アンプ３０ｙの入
力端子となる後段のゲートパッド３０ｈとが電気的に接
続された状態を示している。
【００３８】第１の実施形態においては、前段アンプ３
０ｘの出力端子となる前段のドレインパッド３０ｂと後
段アンプ３０ｙの入力端子となる後段のゲートパッド３
０ｈとは中心線に対して同一の側に引き出されているた
め、パッケージを跨ぐ回路配線が不要になるので、プリ
ント基板７０上の回路配線が簡素化される。
【００３９】ところで、多くのセルが櫛形に並ぶような
高出力型のＦＥＴにおいて、ドレインパッドとソースパ
ッドとを中心線に対して同一の側に配置すると、配線を
多層化しなければならないため、以下に説明するような
問題が発生する。すなわち、配線層を多層化するために
作製プロセスの工程数が増加する。また、上層の配線層
と下層の配線層との重なり領域が大きくなって寄生容量
が増大するため、低インピーダンスとなって電流損失が
大きくなってしまうので、高周波特性が劣化する。
【００４０】そこで、総ゲート幅の大きい高出力型のＦ
ＥＴが用いられる後段アンプ３０ｙにおいては、前述し
た低インピーダンス化が顕著になるので、後段のドレイ
ンパッド３０ｄを中心線に対して右側に配置すると共
に、後段のソースパッド３０ｇを中心線に対して左側に
配置している。
【００４１】これに対して、総ゲート幅の小さい低出力
型のＦＥＴが用いられる前段アンプ３０ｘにおいては、
インピーダンスがもともと高いため、前述した低インピ
ーダンス化の影響が小さいので、前段のドレインパッド
３０ｂと前段のソースパッド３０ｃとを中心線に対して
同一の側に配置しても、高周波特性の劣化は殆ど発生し
ない。第１の実施形態においては、低出力型のＦＥＴよ
りなる前段アンプの前段のドレインパッド３０ｂと前段
のソースパッド３０ｃとを中心線に対して同一の側に配
置しているので、高周波特性の劣化を招くことなく、パ
ッケージを跨ぐ回路配線を不要にしてプリント基板上の
回路配線の簡素化を実現できる。
【００４２】また、第１の実施形態においては、前段ア
ンプ３０ｘの前段のソースパッド３０ｃと後段アンプ３
０ｙの後段のソースパッド３０ｇとを中心線に対して同
一の側に配置している。このようにすることにより、ヒ
ートシンク３１の突出部３１ａに沿ってメインアンプ３
０のソースパッド列を配置することができるため、前段
アンプ３０ｘ及び後段アンプ３０ｙの両方において、電
気的接地をするボンディングワイヤ３６の長さの短縮を
図ることができるので、高周波特性の劣化を防ぐことが
できる。このように、前段のソースパッド３０ｃと後段
のソースパッド３０ｇとを中心線に対して同一の側に配
置しない場合には、ヒートシンク３１の突出部３１ａを
中心線の両側にそれぞれ設ける必要があるので、パッケ
ージサイズの増大及びコストの増加は避けられないこと
は明白である。
【００４３】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置としての送受信一体化アンプ
の回路構成について説明する。
【００４４】図８において、１は高周波信号を送受信す
るアンテナ、２は高周波信号を受信側と送信側とに切り
替える切替えスイッチ、３は受信信号を増幅する受信側
低ノイズアンプ、４は受信側の周波数変換器、５は送信
側の周波数変換器、６は送信信号を増幅するプリアン
プ、７はプリアンプ６により増幅された送信信号をさら
に増幅するメインアンプである。
【００４５】移動体通信における端末機器においては、
機器全体の構成を簡略化するために、比較的大きな体積
を持つアンテナ１を送受信回路において共用することが
好ましい。従って、送信時においては、アンテナ１と受
信側低雑音アンプ３とを接続する一方、受信時において
は、アンテナ１とメインアンプ７とを接続するために、
切替えスイッチ２が用いられる。この場合、図８に示す
ように、受信側低ノイズアンプ３の入力パッドとメイン
アンプ７の出力パッドとを、受信側低ノイズアンプ３の
中心部とメインアンプ７の中心部とを結ぶ中心線に対し
て同一の側に配置すると、回路構成が容易になる。
【００４６】
【発明の効果】請求項１の発明に係る半導体装置による
と、通常の表面実装型の樹脂モールドパッケージを用い
て、樹脂モールドパッケージのプリント基板表面からの
高さを大きく低減できるので、ＦＥＴ又はＩＣを内蔵す
る樹脂モールドパッケージを備えた半導体装置の小型化
を簡易且つ低コストで実現することができる。
【００４７】請求項２の発明に係る半導体装置による
と、樹脂モールドパッケージのプリント基板表面からの
高さを大きく低減できるので、ＦＥＴ又はＩＣを内蔵す
る樹脂モールドパッケージを備えた半導体装置の小型化
を簡易且つ低コストで実現することでき、また、樹脂モ
ールドパッケージから発生する熱をヒートシンクにスム
ーズに伝搬できるので、樹脂モールドパッケージの放熱
特性を大きく改善することができ、さらに、ＦＥＴ又は
ＩＣの接地電流をヒートシンクに効率良く導けるので、
電気的接地性を大きく改善することができる。
【００４８】請求項３の発明に係る半導体装置による
と、半導体装置の回路構成が容易になるので、半導体装
置の低コスト化を図ることができる。特に、第１のトラ
ンジスタとしてメインアンプの前段アンプを構成するＧ
ａＡｓＦＥＴ等の化合物ＦＥＴを用いると共に、第２の
トランジスタとしてメインアンプの後段アンプを構成す
るＧａＡｓＦＥＴ等の化合物ＦＥＴを用いる場合、又
は、第１のトランジスタとして受信側低ノイズアンプを
構成するＧａＡｓＦＥＴ等の化合物ＦＥＴを用いると共
に、第２のトランジスタとして送信側アンプを構成する
ＧａＡｓＦＥＴ等の化合物ＦＥＴを用いる場合には、低
電圧動作、高利得、高効率、低雑音、低歪み等の高周波
特性に優れたメインアンプや送受信アンプを低コストで
実現することができる。
【００４９】請求項４の発明に係る半導体装置による
と、第１のトランジスタの接地用パッド及び第２のトラ
ンジスタの接地用パッドはトランジスタの中心部同士を
結ぶ中心線に対する一の側に配置されているため、第１
のトランジスタ及び第２のトランジスタの接地経路を共
通化し易いので、実装面積を低減することができる。
【００５０】請求項５の発明に係る半導体装置による
と、第１のトランジスタの出力は第２のトランジスタの
出力よりも小さいため、出力パッドと接地パッドとが同
一側に配置されても、出力の小さいトランジスタのイン
ピーダンスはもともと高いので、低インピーダンス化の
影響は小さい。従って、高周波特性の劣化を招くことな
く、実装面積を低減することができる。
【００５１】請求項６の発明に係る半導体装置による
と、ヒートシンクにおけるトランジスタ同士の中心線に
対する一の側に該中心線に沿って延びるように突出部が
形成され、第１及び第２のトランジスタの接地用パッド
とヒートシンクの突出部とをボンデングワイヤによって
接続するため、電気的接地をするボンデングワイヤの長
さを短縮できるので、高周波特性を向上させることがで
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置とし
ての送受信アンプモジュールの断面図である。
【図２】前記第１の実施形態に係る送受信アンプモジュ
ールを構成するフロントエンドＩＣの近傍の構造を示す
断面図である。
【図３】前記第１の実施形態に係る送受信アンプモジュ
ールを構成するプリアンプの近傍の構造を示す断面図で
ある。
【図４】前記第１の実施形態に係る送受信アンプモジュ
ールを構成するメインアンプを示す平面図である。
【図５】前記第１の実施形態に係る送受信アンプモジュ
ールを構成するメインアンプの近傍の構造を示す平面図
である。
【図６】前記第１の実施形態に係る送受信アンプモジュ
ールを構成するメインアンプの近傍の構造を示す図５に
おけるＶI−ＶI線の断面図である。
【図７】前記第１の実施形態に係る送受信アンプモジュ
ールを構成するメインアンプの回路構成図である。
【図８】本発明の第２の実施形態に係る送受信一体化ア
ンプの回路構成図である。
【図９】従来の送受信アンプモジュールの断面図であ
る。
【図１０】従来の送受信アンプモジュールを構成するフ
ロントエンドＩＣの近傍の断面図である。
【図１１】従来の送受信アンプモジュールを構成する前
段アンプ近傍の断面図である。
【図１２】（ａ）は従来の送受信アンプモジュールを構
成する前段アンプの平面図、（ｂ）は（ａ）に示す前段
アンプの近傍の平面図、（ｃ）は（ｂ）におけるＸII−
ＸII線の断面図である。
【図１３】（ａ）は従来の送受信アンプモジュールを構
成する後段アンプの平面図、（ｂ）は（ａ）に示す後段
アンプの近傍の平面図、（ｃ）は（ｂ）におけるＸIII
−ＸIII線の断面図である。
【符号の説明】
１ アンテナ ２ 切替えスイッチ ３ 受信側低ノイズアンプ ４ 受信側の周波数変換器 ５ 送信側の周波数変換器 ６ プリアンプ ７ メインアンプ １０ フロントエンドＩＣ １１ リードピン １２ はんだ ２０ プリアンプ ２１ プリアンプ用のヒートシンク ２２ リード ２３ はんだ ２４ はんだ ３０ メインアンプ ３０ａ 前段のＦＥＴ領域 ３０ｂ 前段のドレインパッド ３０ｃ 前段のソースパッド ３０ｄ 前段のゲートパッド ３０ｅ 後段のＦＥＴ領域 ３０ｆ 後段のドレインパッド ３０ｇ 後段のソースパッド ３０ｈ 後段のゲートパッド ３０ｘ 前段アンプ ３０ｙ 後段アンプ ３１ メインアンプ用のヒートシンク ３１ａ 突出部 ３２ 前段の第１のリード ３３ 前段の第２のリード ３４ 後段の第１のリード ３５ 後段の第２のリード ３６ ボンデングワイヤ ３７ セラミック ３８ 保護用樹脂 ４０ チップ抵抗 ５０ チップ容量 ６０ ヒートシンク ７０ プリント基板 ７１ 第１の貫通孔 ７２ 第２の貫通孔 ８０ 表面配線 ９０ 金属キャップ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 プリント基板と、 前記プリント基板の表面に形成された配線層と、 前記プリント基板に形成された穴部と、 前記プリント基板に前記穴部にはまり込み且つパッケー
    ジ表面側が基板裏面側を向く状態で実装され、ＦＥＴ又
    はＩＣを内蔵する樹脂モールドパッケージと、 前記樹脂モールドパッケージの側面におけるパッケージ
    裏面側から突出するように設けられ、前記配線層に接続
    されたリードとを備えていることを特徴とする半導体装
    置。
  2. 【請求項２】 プリント基板と、 前記プリント基板の表面に形成された配線層と、 前記プリント基板の裏面に接触するように設けられた基
    板用ヒートシンクと、 前記プリント基板に形成された貫通孔と、 前記プリント基板に前記貫通孔にはまり込むように実装
    され、ＦＥＴ又はＩＣを内蔵する樹脂モールドパッケー
    ジと、 前記樹脂モールドパッケージの裏面に設けられ、前記基
    板用ヒートシンクとはんだ又はペーストを介して接触し
    ているパッケージ用ヒートシンクと、 前記樹脂モールドパッケージの側面におけるパッケージ
    裏面側から突出し且つパッケージ表面側へ延びるように
    設けられ、前記配線層に接続されたリードとを備えてい
    ることを特徴とする半導体装置。
  3. 【請求項３】 半導体基板と、 前記半導体基板上に形成され、入力用パッド、出力用パ
    ッド及び接地用パッドを有する第１のトランジスタと、 前記半導体基板上に形成され、入力用パッド、出力用パ
    ッド及び接地用パッドを有する第２のトランジスタとを
    備え、 前記第１のトランジスタの出力用パッド及び前記第２の
    トランジスタの入力用パッドは、前記第１のトランジス
    タの中心部と前記第２のトランジスタの中心部とを結ぶ
    中心線に対する一の側に配置されており、 前記第１のトランジスタの入力用パッド及び前記第２の
    トランジスタの出力用パッドは、前記中心線に対する他
    の側に配置されていることを特徴とする半導体装置。
  4. 【請求項４】 前記第１のトランジスタの接地用パッド
    及び前記第２のトランジスタの接地用パッドは、前記中
    心線に対する一の側に配置されていることを特徴とする
    請求項３に記載の半導体装置。
  5. 【請求項５】 前記第１のトランジスタの出力は前記第
    ２のトランジスタの出力よりも小さいことを特徴とする
    請求項４に記載の半導体装置。
  6. 【請求項６】 表面に前記半導体基板が実装されている
    パッケージと、 前記パッケージの裏面に設けられたヒートシンクと、 前記ヒートシンクにおける前記中心線に対する一の側
    に、パッケージ表面側へ突出し且つ前記中心線に沿って
    延びるように形成された突出部と、 前記第１のトランジスタの接地用パッド及び前記第２の
    トランジスタの接地用パッドと前記ヒートシンクの突出
    部とをそれぞれ接続するボンデングワイヤとをさらに備
    えていることを特徴とする請求項４に記載の半導体装
    置。
JP23812596A 1996-09-09 1996-09-09 半導体装置 Withdrawn JPH1084079A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23812596A JPH1084079A (ja) 1996-09-09 1996-09-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23812596A JPH1084079A (ja) 1996-09-09 1996-09-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH1084079A true JPH1084079A (ja) 1998-03-31

Family

ID=17025557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23812596A Withdrawn JPH1084079A (ja) 1996-09-09 1996-09-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH1084079A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013171946A1 (ja) * 2012-05-15 2013-11-21 パナソニック株式会社 半導体装置の製造方法および半導体装置
US9841223B2 (en) 2014-12-01 2017-12-12 Samsung Electronics Co., Ltd. Refrigerator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013171946A1 (ja) * 2012-05-15 2013-11-21 パナソニック株式会社 半導体装置の製造方法および半導体装置
JPWO2013171946A1 (ja) * 2012-05-15 2016-01-07 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法および半導体装置
US9437508B2 (en) 2012-05-15 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US9841223B2 (en) 2014-12-01 2017-12-12 Samsung Electronics Co., Ltd. Refrigerator

Similar Documents

Publication Publication Date Title
US7348856B2 (en) Semiconductor device
CN111526227B (zh) 高频模块和通信装置
US6850117B2 (en) CMOS transceiver having an integrated power amplifier
US20210159209A1 (en) Radio frequency transmission line with finish plating on conductive layer
US20040232982A1 (en) RF front-end module for wireless communication devices
CN110830054B (zh) 高频模块以及通信装置
US11967937B2 (en) Modularized power amplifier devices and architectures
US11742337B2 (en) Radio-frequency module and communication device
US7221228B2 (en) Radio frequency power amplifier module
JPH05167302A (ja) 高周波電力増幅回路装置およびそれを含む高周波モジュール
US6049126A (en) Semiconductor package and amplifier employing the same
US20230231582A1 (en) Radio frequency module and communication device
JPH1093302A (ja) 信号切換えスイッチ
JPH1084079A (ja) 半導体装置
CN115765645A (zh) 射频放大器
Saso et al. 0.1 cc 60% efficiency power amplifier multi-chip modules for personal digital cellular phones
US20230136967A1 (en) Monolithic microwave integrated circuit device with internal decoupling capacitor
US20230133034A1 (en) Surface-mount amplifier devices
JPH10321762A (ja) 半導体装置
JP2839023B2 (ja) 半導体パッケージ及びそれを用いた増幅器
KR100499788B1 (ko) 집적회로 칩
JPS58101465A (ja) 電界効果トランジスタ
JPH0513631A (ja) 高出力半導体素子
JPH05315364A (ja) ＧａＡｓ高出力半導体素子

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202