JPH1079767A - データ受信装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な回路でメトリックを計算し、多値多位
相変調方式で伝送されてきたデータを正確に復号化す
る。 【解決手段】 確率計算回路１１１−１により計算され
た、Ｉ成分の値が同一であるシンボルの集合ＳＩ００に
対する事後確率と、確率計算回路１１１−２により計算
された、集合ＳＩ０１に対する事後確率の和を、シンボ
ルの第１のビットに対するメトリックとして出力し、確
率計算回路１１１−１により計算された、集合ＳＩ００
に対する事後確率と、確率計算回路１１１−３により計
算された、集合ＳＩ１０に対する事後確率の和を、第３
のビットに対するメトリックとして出力する。同様に、
他の回路で、Ｑ成分の値が同一であるシンボルの集合に
対する事後確率から、シンボルの第２のビットに対する
メトリックと、第４のビットに対するメトリックを算出
して出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ受信装置お
よび方法に関し、特に、シンボルが伝送され、かつ、そ
のシンボルが受信された事後確率を、Ｉ成分またはＱ成
分の値が同一であるシンボルの集合毎に計算し、その成
分を表すビットのうちの１つが所定の値であるシンボル
の集合に対する事後確率の総和を、その１つのビットに
対するメトリックとして計算するデータ受信装置および
方法に関する。

【０００２】

【従来の技術】米国においては、デジタル放送が既に開
始されている。ヨーロッパでも、デジタルテレビ放送を
導入するために、標準化組織Digital Video Broadcasti
ng(DVB)が結成され、その標準方式がまとめられようと
している。このデジタル放送については、例えば、日経
エレクトロニクス１９９６．１．１５（ｎｏ．６５３）
の第１３９頁乃至第１５１頁に、「ディジタル放送，米
国についで欧州も実用へ」として紹介されている。

【０００３】デジタル放送を行う場合、その消費電力が
できるだけ少なくなるようにすることが望まれる。この
ような電力制限の厳しいこのような通信路においては、
一般的に、誤り訂正符号を用いて符号化利得を得て電力
の低減が図られている。この様なシステムにおいては、
送信側で誤り訂正符号化を行い、受信側で誤り訂正復号
を行うのが一般的である。特に信号電力対雑音電力比
（Ｃ／Ｎ比）の小さい通信路においては、畳み込み符号
が有利であり、この符号はビタビ復号法を用いることに
より、容易に軟判定復号を行うことができ、高利得を得
ることができる。

【０００４】さらに、畳み込み符号化器の符号出力の系
列を、ある一定の規則に従って、間引くことにより、同
一の復号器を用いて、複数の符号化率を容易に実現でき
るパンクチャド符号が知られている。また、パンクチャ
ド符号化器の符号出力の系列をある一定の規則に従っ
て、ビット毎に拡散することによって、伝送路上で重畳
される雑音に対する耐性を向上させることができる。

【０００５】図９は、ＤＶＢの地上波テレビジョン放送
のための規格ＤＶＢ−Ｔにおいて提案されている送信装
置の構成例を表している。この装置では、パンクチャド
畳み込み符号、ビット拡散、ＱＰＳＫ変調方式が用いら
れている。

【０００６】即ち、図９の例においては、情報源１より
出力された１ビットシリアルデータは、畳み込み符号化
器２に入力され、パンクチャド符号の母符号系列Ｘ，Ｙ
が生成される。この例では、符号化率が１／２とされて
いる。Ｘ，Ｙは、それぞれ１ビットの符号系列を表して
いる。

【０００７】この符号系列Ｘ，Ｙは、ビット消去回路３
に入力され、所定の規則に従って、ビット消去処理が行
われるようになされている。ビット消去回路３より出力
されたシリアル化されたパンクチャド符号系列は、直並
列変換器４に入力され、１系列のデータから２系列のデ
ータに変換されるようになされている。

【０００８】直並列変換器４より出力された２系列のデ
ータｘ，ｙは、ビット拡散回路５−１，５−２にそれぞ
れ入力され、ビットの順番が拡散（交錯）されるビット
拡散処理が行われるようになされている。ビット拡散回
路５−１，５−２より出力されたビット拡散後のデータ
ｘ’，ｙ’は、信号点割当回路６に入力され、伝送路上
のシンボルへ割り当てられる。信号点割当回路６は、相
互に直交する同相成分（Ｉ成分）と直交成分（Ｑ成分）
で表される信号点の座標データＩ’，Ｑ’を出力する。

【０００９】シンボル拡散回路７は、信号点割当回路６
より出力された座標データＩ’，Ｑ’により規定される
シンボルの順番を拡散するシンボル拡散処理を実行し、
拡散後のシンボルのＩ成分とＱ成分を出力する。変調器
８は、例えば、ＯＦＤＭ(Orthogonal Frequency Divisi
on Multiplex)方式で、Ｉ成分とＱ成分をデジタル変調
し、アンテナ９を介して電波で出力するようになされて
いる。

【００１０】図１０は、畳み込み符号化器２の構成例を
表している。但し、この構成例は、ＤＶＢ−Ｔで規定さ
れているものではなく、畳み込み処理の説明のための原
理的構成を示すものである。この例においては、情報源
１より出力された１ビットのシリアルデータが端子２１
から入力され、遅延回路２２，２３により、それぞれ１
クロック分ずつ順次遅延された後、加算回路２４と２５
に出力されている。加算回路２４にはまた、端子２１の
出力と遅延回路２２の出力とが供給されており、加算回
路２４は、これらのデータを加算（排他的論理和演算）
した後、端子２６からデータＸとして出力するようにな
されている。また、加算回路２５は、端子２１の出力と
遅延回路２３の出力を加算（排他的論理和演算）して、
端子２７からデータＹとして出力するようになされてい
る。

【００１１】即ち、この実施例においては、１ビットの
入力に対して、遅延回路２２と２３の内部状態から定ま
る２ビットの母符号が出力されることになる。この例の
場合、拘束長が３、内部遅延素子が２、状態数が４、符
号化率が１／２となる。

【００１２】図１１は、この畳み込み符号化器２の状態
遷移図を表している。この畳み込み符号化器２の状態遷
移は、次のようになる。

【００１３】即ち、例えば、状態００（遅延素子２２の
出力と遅延素子２３の出力が共に０の状態）において、
端子２１から０が入力されると、端子２６，２７から、
（ＸＹ）＝（００）が出力され、状態００に遷移する。
状態００から１が入力されると、（ＸＹ）＝（１１）が
出力され、状態は１０に遷移する。状態０１から０が入
力されると、（ＸＹ）＝（１１）が出力され、状態００
に遷移する。状態０１から１が入力されると、（ＸＹ）
＝（００）が出力され、状態１０に遷移する。

【００１４】他の状態においても、図１１に示すよう
に、０または１の入力に対して、図示した出力が出さ
れ、図示した状態に遷移する。

【００１５】ビット消去回路３では、ある規則に従っ
て、母符号系列（ＸＹ）から適当な位置のデータを消去
することによって、結果として符号化率を変えることが
できる。以下に、例えば、 Ｘ：１０ Ｙ：１１ のような消去マップに従ってビットが消去される場合に
ついて説明する。

【００１６】消去マップの１に対応するビットは伝送さ
れ、０に対応するビットは伝送されない（消去され
る）。消去マップによれば、ある時点での畳み込み符号
化器２の出力Ｘ（＝Ｘ１）とＹ（＝Ｙ１）は、Ｘ１Ｙ１
の順で伝送され、次の時点では、畳み込み符号化器２の
出力Ｘ（＝Ｘ２）は消去されて伝送されず、Ｙ（＝Ｙ
２）のみ伝送されることになる。即ち、この２つの時点
で伝送されるビットは、Ｘ１Ｙ１Ｙ２となる。この操作
で畳み込み符号化器２に入力されるビット数は２ビッ
ト、ビット消去回路３から出力されるビット数は３ビッ
トとなるので、符号化率Ｒは２／３となる。この操作は
２単位時間ごとに繰り返される。

【００１７】直並列変換器４では、入力される１系列の
データＸ１，Ｙ１，Ｙ２，・・・が２系列のデータ
（ｘ，ｙ）に変換される。

【００１８】ビット拡散回路５−１，５−２は、入力デ
ータ系列ｘ，ｙの順番を所定の規則に従って入れ替える
ことによって、ビットを拡散する。このとき、一般にビ
ット拡散回路５−１と５−２の拡散方法は異なるものと
される。

【００１９】以下にビット拡散の例を示す。Ｍビットの
入力データを１ブロックとし、適当な数値ｓを定める。
ビット拡散は、Ｍビットの入力系列からなるベクトル
（Ｂ０，Ｂ１，・・・，Ｂｋ，・・・，ＢＭ−１）か
ら、拡散後のＭビットの出力系列からなるベクトル
（Ｂ’０，Ｂ’１，・・・，Ｂ’ｎ，・・・，Ｂ’Ｍ−
１）への置換を意味する。このとき、Ｂ’ｎ＝Ｂｋ（ｎ
＝ｋ＋ｓ mod Ｍ）である。

【００２０】ビット拡散回路５−１，５−２で異なるｓ
を用いることによって、同じアルゴリズムで異なるビッ
ト拡散回路を構成することができる。

【００２１】信号点割当回路６では、入力されたデータ
（ｘ’，ｙ’）を伝送路上のシンボルへ割り当てる。割
り当ては、例えば図１２に示すように、ＱＰＳＫ方式に
従って行われる。即ち、 （ｘ’，ｙ’）＝（０，０）のとき、（Ｉ’，Ｑ’）＝
（１／√２，１／√２）、 （ｘ’，ｙ’）＝（０，１）のとき、（Ｉ’，Ｑ’）＝
（１／√２，−１／√２）、 （ｘ’，ｙ’）＝（１，０）のとき、（Ｉ’，Ｑ’）＝
（−１／√２，１／√２）、 （ｘ’，ｙ’）＝（１，１）のとき、（Ｉ’，Ｑ’）＝
（−１／√２，−１／√２） として割り当てが行われる。

【００２２】シンボル拡散回路７は、（Ｉ’，Ｑ’）で
表されるシンボルＳ’の順番を所定の規則に従って入れ
替えることによって、シンボルの拡散を行い、シンボル
Ｓ（Ｉ，Ｑ）を得るものであり、これによって、伝送路
上で受けたバースト的な誤りを拡散することができる。

【００２３】具体的な例を示すと、Ｎ−１個のシンボル
を拡散の単位ブロックとして、Ｎ未満の、Ｎと互いに素
な数Ｇを定めたとき、拡散は、拡散前のシンボルを要素
とするベクトル（Ｓ’１，Ｓ’２，・・・，Ｓ’ｋ，・
・・，Ｓ’Ｎ−１）から拡散後のシンボルを要素とする
ベクトル（Ｓ１，Ｓ２，・・・，Ｓｎ，・・・，ＳＮ−
１）への置換として実行される。このとき、Ｓｎ＝Ｓ’
ｋ（ｎ＝Ｇ＾ｋ mod Ｎ）である。

【００２４】変調器８では、入力されるシンボルＳのＩ
成分とＱ成分に従って、搬送波を変調し、アンテナ９を
介して送信する。

【００２５】図１３は、図９の送信装置より送信された
データを受信する受信装置の構成例を表している。復調
器３２は、アンテナ３１を介して受信した電波を復調
し、Ｉ成分信号とＱ成分信号を出力する。シンボル逆拡
散回路３３は、図９のシンボル拡散回路７におけるシン
ボル拡散処理と逆の処理、即ち、シンボル拡散回路７に
おいて入れ替えたシンボルの順番を元の順番に戻す処理
を行い、Ｉ信号成分Ｉ’とＱ信号成分Ｑ’を出力する。

【００２６】ビット逆拡散回路３４−１，３４−２は、
シンボル逆拡散回路３３より出力されたＩ’信号とＱ’
信号に対して、図９のビット拡散回路５−１，５−２に
おいて変更したビットの順番を、元の順番に戻す処理を
実行する。

【００２７】ビット逆拡散回路３４−１，３４−２より
出力されたＩ’信号成分に対応するデータｘと、Ｑ’信
号成分に対応するデータｙは、並直列変換器３５に入力
され、２系列のデータ（ｘ，ｙ）から１系列のデータに
変換され、ビット挿入回路３６に供給される。

【００２８】ビット挿入回路３６においては、図９のビ
ット消去回路３におけるビット消去処理と反対に、ビッ
ト挿入処理が行われる。ビット挿入回路３６により、ビ
ットが挿入されたＩ信号成分のデータｘとＱ信号成分の
データｙは、ビタビ復号器３７に入力され、ビタビ復号
され、再生情報３８として出力されるようになされてい
る。

【００２９】次に、その動作について説明する。

【００３０】アンテナ３１で受けた受信信号は、復調器
３２で復調されて、各シンボルのＩ成分とＱ成分のデー
タが得られる。このＩ成分とＱ成分のデータは、シンボ
ル逆拡散回路３３に入力され、そこで、シンボル拡散回
路７における場合と逆の操作が行なわれ、逆拡散された
データＩ’とＱ’が得られる。

【００３１】即ち、この逆拡散の操作は、シンボル拡散
回路７で用いた場合と同じ値Ｎ，Ｇを用いて表すと、逆
拡散前のシンボルを要素とするベクトル（Ｓ１，Ｓ２，
・・・，Ｓｎ，・・・，ＳＮ−１）を、逆拡散後のシン
ボルを要素とするベクトル（Ｓ’１，Ｓ’２，・・・，
Ｓ’ｋ，・・・，Ｓ’Ｎ−１）へ置換する処理となる。
このとき、Ｓｎ＝Ｓ’ｋ（ｎ＝Ｇ＾ｋ mod Ｎ）であ
る。

【００３２】シンボル逆拡散回路３３から供給されたＩ
成分データＩ’と、Ｑ成分データＱ’は、それぞれビッ
ト逆拡散回路３４−１，３４−２に供給される。

【００３３】ビット逆拡散回路３４−１，３４−２は、
それぞれ、ビット拡散回路５−１，５−２に対応し、そ
れぞれ、ビット拡散回路５−１，５−２と逆の操作を行
う。

【００３４】即ち、Ｍ個の入力データを１ブロックと
し、適当な数値ｓを定め、Ｍ個の入力系列からなるベク
トル（Ｂ’０，Ｂ’１，・・・，Ｂ’ｎ，・・・，Ｂ’
Ｍ−１）から、逆拡散後のＭ個の出力系列からなるベク
トル（Ｂ０，Ｂ１，・・・，Ｂｋ，・・・，ＢＭ−１）
が求められる。このとき、Ｂ’ｎ＝Ｂｋ（ｎ＝ｋ＋ｓ m
od Ｍ）である。

【００３５】ここで、ビット逆拡散回路３４−１，３４
−２のビット逆拡散で用いる数値ｓは、それぞれ、ビッ
ト拡散回路５−１，５−２で用いる数値ｓと同じ値を用
いる。

【００３６】こうしてビット逆拡散されたデータ系列
（ｘ，ｙ）は、次段の並直列変換器３５に供給され、そ
こで直並列変換器４と逆の操作が行なわれ、２系列のデ
ータ（ｘ，ｙ）から１系列のデータに変換される。

【００３７】ビット挿入回路３６では、ビット消去回路
３と逆の操作が行われる。即ち、前述の例の消去マップ Ｘ：１０ Ｙ：１１ を用いたビット消去回路３の処理に対応して、ビット挿
入回路３６は、 Ｘ１，Ｙ１，Ｙ２（今の場合、ｘ１，ｙ１，ｙ２） の順で入力されるデータに対して、消去されているデー
タＸ２（ｘ２）に相当する位置で任意のダミーデータ
（ここでは０とする）を挿入して、Ｘデータとして、Ｘ
１（ｘ１），０を、Ｙデータとして、Ｙ１（ｙ１），Ｙ
２（ｙ２）を、この順で出力する。また、ダミーデータ
を挿入した位置を示す挿入フラグをビタビ復号器３７に
供給する。

【００３８】ビタビ復号器３７では、畳み込み符号化器
２の状態遷移（図１１）に従ってビタビ復号を行う。図
１４にビタビ復号器３７の例を示す。入力端子６２−
１，６２−２には、ビット挿入回路３６より出力された
データＸ，Ｙが、それぞれ入力される。これらのデータ
Ｘ，Ｙは、ブランチメトリック演算回路６３−１乃至６
３−４に入力されている。ブランチメトリック演算回路
６３−１においては、入力データ（Ｘ，Ｙ）と図１２に
示した座標点（１／√２，１／√２）との距離を、ブラ
ンチメトリックとして演算する。同様に、ブランチメト
リック演算回路６３−２乃至６３−４においては、入力
データ（Ｘ，Ｙ）と座標点（１／√２，−１／√２），
（−１／√２，１／√２）または（−１／√２，−１／
√２）との距離が演算されるようになされている。

【００３９】ブランチメトリック演算回路６３−１，６
３−４の出力（ブランチメトリック）ＢＭ００，ＢＭ１
１は、ＡＣＳ（Add Compare Select）回路６４−１，６
４−３に入力されている。同様に、ブランチメトリック
演算回路６３−２の出力（ブランチメトリック）ＢＭ０
１とブランチメトリック演算回路６３−３の出力（ブラ
ンチメトリック）ＢＭ１０が、ＡＣＳ回路６４−２，６
４−４に入力されている。

【００４０】ＡＣＳ回路６４−１，６４−３にはまた、
ステートメトリック記憶装置６６−１の出力（ステート
メトリック）ＳＭ００とステートメトリック記憶装置６
６−２の出力（ステートメトリック）ＳＭ０１が入力さ
れており、ＡＣＳ回路６４−２，６４−４には、ステー
トメトリック記憶装置６６−３の出力（ステートメトリ
ック）ＳＭ１０とステートメトリック記憶装置６６−４
の出力（ステートメトリック）ＳＭ１１が入力されてい
る。

【００４１】ＡＣＳ回路６４−１乃至６４−４は、入力
された一方のブランチメトリックＢＭとそれに対応する
ステートメトリックＳＭを加算するとともに、他方のブ
ランチメトリックＢＭとそれに対応するステートメトリ
ックＳＭを加算する。そして、ＡＣＳ回路６４−１乃至
６４−４は、２つの加算結果を比較し、その比較結果に
対応して、小さい方の加算値をステートメトリック記憶
装置６６−１乃至６６−４に、新たなステートメトリッ
クＳＭとして出力するとともに、その選択結果を表す信
号ＳＥＬ００乃至ＳＥＬ１１をパスメモリ６５に出力し
ている。さらに、パスメモリ６５には、ステートメトリ
ック記憶装置６６−１乃至６６−４からステートメトリ
ックＳＭ００乃至ＳＭ１１が入力されている。

【００４２】ステートメトリック記憶装置６６−１乃至
６６−４は、端子６１から入力される信号によりリセッ
トされるようになされている。パスメモリ６５は、端子
６７から復号結果を出力するようになされている。

【００４３】次に、その動作について説明する。

【００４４】ブランチメトリック演算回路６３−１で
は、入力データ（Ｘ，Ｙ）と座標点（１／√２，１／√
２）との距離がブランチメトリックＢＭ００として計算
される。同様にブランチメトリック演算回路６３−２で
は入力データ（Ｘ，Ｙ）と座標点（１／√２，−１／√
２）との距離、ブランチメトリック演算回路６３−３で
は入力データ（Ｘ，Ｙ）と座標点（−１／√２，１／√
２）との距離、ブランチメトリック演算回路６３−４で
は入力データ（Ｘ，Ｙ）と座標点（−１／√２，−１／
√２）との距離が、ブランチメトリックＢＭ０１，ＢＭ
１０，ＢＭ１１としてそれぞれ計算される。なお、ここ
では、前段のビット挿入回路３６から供給される挿入フ
ラグに従って、挿入されたダミーデータに関する距離計
算は省略される。即ち、挿入されたビットと比較すべき
座標との距離は、すべて同じ（例えば０）とされる。

【００４５】ＡＣＳ回路６４−１では畳み込み符号化器
２の状態遷移に従って次の２つの式が計算され、尤度の
大きい方、即ち、計算結果の小さい方が選択され、その
選択情報ＳＥＬは後段のパスメモリ６５に、その計算結
果ＳＭはステートメトリック記憶装置６６−１に、それ
ぞれ供給される。

【００４６】ＳＭ００＋ＢＭ００ （１） ＳＭ０１＋ＢＭ１１ （２）

【００４７】ここで、ＳＭ００は、１単位時間前のステ
ートメトリック記憶装置６６−１の値、ＳＭ０１は、１
単位時間前のステートメトリック記憶装置６６−２の
値、ＢＭ００は、ブランチメトリック演算回路６３−１
の演算結果、ＢＭ１１は、ブランチメトリック演算回路
６３−４の演算結果を、それぞれ表している。

【００４８】式（１）の計算結果の方が小さければＳＥ
Ｌ００＝０が、式（２）の計算結果の方が小さければＳ
ＥＬ００＝１が、後段のパスメモリ６５に供給される。
そして、前者の場合、ＳＭ００＋ＢＭ００が、後者の場
合、ＳＭ０１＋ＢＭ１１が、それぞれステートメトリッ
ク記憶装置６６−１に、新たなステートメトリックＳＭ
００として記憶される。

【００４９】この計算を図１１の状態遷移図に沿って説
明する。状態００に到達するパスは２本あり、１本目は
状態００で０が入力され、００を出力するパスで、比較
される計算式は式（１）のようになり、２本目は状態０
１で０が入力され、１１を出力するパスで、比較される
計算式は式（２）のようになる。計算結果のうち小さい
ほうが新たなステートメトリックＳＭ００としてステー
トメトリック記憶装置６６−１に供給される。

【００５０】同様の動作が、ＡＣＳ回路６４−２乃至６
４−４においても行われる。なお、ステートメトリック
記憶装置６６−１乃至６６−４は、システムが動作する
初期段階で０にリセットされる。この制御は図には示し
ていない制御装置から端子６１を介して行われる。

【００５１】パスメモリ６５では、図１１の状態遷移図
に従って、ＡＣＳ回路６４−１乃至６４−４からの選択
情報ＳＥＬ００乃至ＳＥＬ１１を用いて、入力データ即
ち復号データの選択、記憶、伝搬を行う。

【００５２】図１５は、ブランチメトリック演算回路６
３−１の構成例を表している。端子６２−１より入力さ
れたデータＸは、減算回路５１に入力され、発生回路５
２からの１／√２で減算されるようになされている。減
算回路５１の出力は、乗算回路５３に分岐して入力さ
れ、乗算される（即ち、自乗される）ようになされてい
る。セレクタ２０３は、乗算回路５３の出力と、発生回
路２０２の出力の供給を受け、端子２０１を介してＸに
対する挿入フラグが、ビット挿入回路３６より入力され
たとき、発生回路２０２が発生する０を選択し、その他
のとき、乗算回路５３の出力を選択し、加算回路５４に
出力する。

【００５３】同様に、端子６２−２より入力されたデー
タＹが、減算回路５５に入力され、発生回路５６からの
１／√２で減算されるようになされている。減算回路５
５の出力は、乗算回路５７に分岐して入力され、乗算
（自乗）されるようになされている。セレクタ２０６
は、乗算回路５７の出力と、発生回路２０５の出力の供
給を受け、端子２０４を介してＹに対する挿入フラグが
ビット挿入回路３６より入力されたとき、発生回路２０
５が発生する０を選択し、その他のとき、乗算回路５７
の出力を選択し、加算回路５４に出力している。加算回
路５４は、セレクタ２０３の出力とセレクタ２０６の出
力とを加算し、ブランチメトリックＢＭ００として出力
するようになされている。

【００５４】即ち、この例においては、挿入フラグが入
力されていないとき、減算回路５１が、Ｘ−１／√２を
出力し、これが乗算回路５３において自乗され、乗算回
路５３から（Ｘ−１／√２）²が出力される。同様に、
減算回路５５が、Ｙ−１／√２を出力し、この値が乗算
回路５７により自乗され、乗算回路５７は（Ｙ−１／√
２）²を出力する。加算回路５４は、乗算回路５３の出
力と乗算回路５７の出力の加算値（Ｘ−１／√２）²＋
（Ｙ−１／√２）²をブランチメトリックＢＭ００とし
て出力する。

【００５５】一方、Ｘに対する挿入フラグが入力された
とき、セレクタ２０３は、０を出力するので、加算回路
５４の出力は、（Ｙ−１／√２）²となり、Ｙに対する
挿入フラグが入力されたとき、セレクタ２０６は、０を
出力するので、加算回路５４の出力は、（Ｘ−１／√
２）²となる。

【００５６】ブランチメトリック演算回路６３−２乃至
６３−４においても、図１５に示した場合と同様の構成
の回路により、同様の演算が行われる。但し、ブランチ
メトリック演算回路６３−２においては、発生回路５２
の出力は１／√２、発生回路５６の出力は−１／√２と
される。また、ブランチメトリック演算回路６３−３に
おいては、発生回路５２と５６の出力は、それぞれ−１
／√２と１／√２とされ、ブランチメトリック演算回路
６３−４においては、それぞれ−１／√２と−１／√２
とされる。

【００５７】図１６にパスメモリ６５のブロック図を示
す。端子７１−１乃至７１−４には、ＡＣＳ回路６４−
１乃至６４−４より出力された選択情報ＳＥＬ００乃至
ＳＥＬ１１が入力されている。これらの選択情報ＳＥＬ
００乃至ＳＥＬ１１は、それぞれ２入力１出力のセレク
タ７３−１乃至７３−４に制御信号として入力されてい
る。また、セレクタ７３−１には、２つの入力として、
端子７２−１から固定データ０が入力されている。同様
に、セレクタ７３−２乃至７３−４には、端子７２−２
乃至７２−４から、それぞれ２入力として固定データ
０，１または１が入力されている。

【００５８】セレクタ７３−１乃至７３−４は、選択情
報ＳＥＬ００乃至ＳＥＬ１１に対応して、２つの入力の
うちの一方を選択し、後段のレジスタ８１−１乃至８１
−４に出力する。但し、この第１列目のセレクタ７３−
１乃至７３−４には、上述したように、端子７２−１乃
至７２−４から２入力として同一のデータが入力されて
いるため、レジスタ８１−１乃至８１−４には、それぞ
れ０，０，１または１が記憶されることになる。

【００５９】以下、同様に、ｎ列（図１６の例の場合、
４列）のセレクタとレジスタからなる構成が設けられて
いる。即ち、第２列目においては、セレクタ７４−１乃
至７４−４とレジスタ８２−１乃至８２−４が設けられ
ている。セレクタ７４−１，７４−３には、前列のレジ
スタ８１−１の出力とレジスタ８１−２の出力が供給さ
れている。セレクタ７４−２，７４−４には、レジスタ
８１−３の出力とレジスタ８１−４の出力が入力されて
いる。そして、セレクタ７４−１乃至７４−４は、選択
情報ＳＥＬ００乃至ＳＥＬ１１の値に対応して、２入力
のうちの一方を選択し、後段のレジスタ８２−１乃至８
２−４に出力する処理を行う。例えば、レジスタ７４−
１は、選択情報ＳＥＬ００が０であるとき、レジスタ８
１−１の出力を選択し、選択情報ＳＥＬ００が１である
とき、レジスタ８１−２の出力を選択し、出力するよう
になされている。

【００６０】最終列のレジスタ８４−１乃至８４−４の
出力は、４入力１出力のセレクタ８５に入力されてい
る。

【００６１】最小値比較回路８８には、端子８７−１乃
至８７−４から、図１４のステートメトリック記憶装置
６６−１乃至６６−４より出力されたステートメトリッ
クＳＭ００乃至ＳＭ１１が入力されている。最小値比較
回路８８は、４つのステートメトリックの大きさを比較
し、最小のものを選択する。そして、ステートメトリッ
クＳＭ００が最小であったとき、データ００を出力し、
ステートメトリックＳＭ０１が最小であったとき、デー
タ０１を出力し、ステートメトリックＳＭ１０が最小で
あったとき、データ１０を出力し、ステートメトリック
ＳＭ１１が最小であったとき、データ１１を出力する。
セレクタ８５は、最小値比較回路８８からの入力が００
であるとき、レジスタ８４−１の出力を選択し、０１で
あるとき、レジスタ８４−２の出力を選択し、１０であ
るとき、レジスタ８４−３の出力を選択し、１１である
とき、レジスタ８４−４の出力を選択し、端子８６から
復号結果として出力するようになされている。端子７２
−１乃至７２−４の固定値は、それぞれの画素に対応す
る復号情報を意味する。

【００６２】このような、パスメモリ６５の結線は、図
１１の状態遷移図に基づいている。パスメモリ６５の構
成のうち、最上行は状態００に、第２行目は状態０１
に、第３行目は状態１０に、最下行は状態１１に、それ
ぞれ対応する。また、第１列目は復号情報の取り込みを
行う。図１１によれば、状態００に到達するパスは、状
態００と状態０１からの２本存在する。それぞれのパス
に対応する入力ビット即ち復号情報は、いずれの場合も
０である。そこで、状態００（最上行）における第１列
では、選択情報ＳＥＬ００によってそれに対応する復号
情報０が選択されるように、セレクタ７３−１の入力端
子が配線されている。

【００６３】第１列目においては、状態０１、状態１
０、状態１１に対しても同様にして結線されている。

【００６４】第２列目以降においては、復号系列の選
択、伝搬および記憶が行われる。図１１によれば、状態
００に到達するパスは、状態００、状態０１からの２本
存在する。そこで、状態００における第２列では、選択
情報ＳＥＬ００によって、それに対応する状態からのデ
ータが選択されるように、セレクタ７４−１の入力端子
が配線されている。

【００６５】第２列目以降においても、同様に結線され
ている。さらに、第２行乃至第３行の状態０１、状態１
０、状態１１においても同様にして結線されている。

【００６６】パスメモリ６５の最終列では、記憶された
４つの復号データから、最も尤度の大きいパスに対応す
るデータが最終的な復号データとして出力される。「最
も尤度の大きいパス」とは、４つのステートメトリック
ＳＭ００乃至ＳＭ１１のうち、最小の値を持つものに対
応するパスであり、セレクタ８５で、その時点における
ステートメトリックの最小値に対応するパス、即ち、最
も尤度の大きいパスが選択されることになる。

【００６７】

【発明が解決しようとする課題】ところで、近年、高速
（高ビットレート）の伝送が叫ばれる中、前述のデジタ
ルデータ伝送システムの変調方式を、ＱＰＳＫから１６
ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭ等に拡張することが
考えられる。こうすると、伝送できるビット数は、ＱＰ
ＳＫの２ビットに対してそれぞれ、４ビット、６ビッ
ト、または８ビットとなり、ＱＰＳＫに対して２倍、３
倍、６倍に増加することになる。

【００６８】図１７に１６ＱＡＭによるデータ送信装置
のブロック図を示す。図１７において、図９における場
合と対応する部分には、同一の符号を付してある。即
ち、この例においては、直並列変換器４において、ビッ
ト消去回路３より出力されたシリアルデータが、４ビッ
トを単位とするデータｕ，ｖ，ｘ，ｙに変換される。そ
して、各データ毎に、ビット拡散回路９１−１乃至９１
−４において、ビット拡散処理が行われ、データｕ’，
ｖ’，ｘ’，ｙ’として、信号点割当回路６に供給され
るようになされている。その他の構成は、図９における
場合と同様である。

【００６９】即ち、この例においては、直並列変換器４
において、１系列のデータが１６ＱＡＭに対応する４系
列のデータ（ｕ，ｖ，ｘ，ｙ）に変換され、それぞれが
ビット拡散回路９１−１乃至９１−４において、所定の
規則に従って、ビットの順番を入れ替えることにより、
ビット拡散処理が行われる。その処理は、図９における
ビット拡散回路５−１，５−２における処理と同様の処
理であり、それぞれが異なる数値ｓを用いて、異なるビ
ット拡散処理を実行する。

【００７０】信号点割当回路６では、入力された４ビッ
トのデータ（ｕ’，ｖ’，ｘ’，ｙ’）を伝送路上のシ
ンボルへ割り当てる。割り当ては、例えば図１８に従っ
て行われる。即ち、例えば、 （ｕ’，ｖ’，ｘ’，ｙ’）＝（０，０，０，０）のと
き、 （Ｉ’，Ｑ’）＝（３／√１０，３／√１０）、 （ｕ’，ｖ’，ｘ’，ｙ’）＝（０，０，０，１）のと
き、 （Ｉ’，Ｑ’）＝（３／√１０，１／√１０） として割り当てが行われる。

【００７１】他の入力に関しても同様に割り当てが行わ
れる。

【００７２】以下、図９における場合と同様の処理が行
われ、データが送信される。

【００７３】図１７に示す送信装置で、図１８に示すよ
うな１６ＱＡＭ方式で信号点割り当てを行い、送信した
データを受信する場合、受信装置は、図１３に対応し
て、図１９に示すように構成することが考えられる。し
かしながら、実際には、図１９に示すように受信装置を
構成することはできない。

【００７４】即ち、上述したように、シンボル逆拡散回
路３３に復調器３２より入力されるデータ（Ｉ，Ｑ）の
それぞれの成分Ｉ，Ｑは、ＱＰＳＫ方式の場合、それぞ
れが１ビットを表していたが、１６ＱＡＭ方式の場合、
それぞれが２ビットを表すことになる。例えば、図１８
に示す信号点配置の場合、Ｉは、第１のビットと第３の
ビットのデータを表し、Ｑは、第２のビットと第４のビ
ットのデータを表している。しかしながら、例えば、Ｉ
は、１／√１０や３／√１０といった１つの値であり、
Ｑも同様に１つの値である。従って、これを図１９に示
すように、ｕ’，ｖ’に分割したり、ｘ’，ｙ’に分割
することはできない。その結果、１６ＱＡＭ方式の場合
におけるデータ受信装置は、やはり図１３に示すように
構成されることになる。

【００７５】その結果、図１３のビット挿入回路３６に
おいて行われる処理は、次のようになると考えられる。

【００７６】例えば、図２０（Ａ）に示すように、ビッ
ト挿入回路３６に、ｘ１，ｙ１，ｘ２，ｙ２，ｘ３，ｙ
３，・・・のようにデータが入力されたとすると、同図
（Ｂ）に示すように、ｘ１，ｙ１が、データＸ１，Ｙ１
として出力され、次にダミーデータｄが、データＸ２と
して出力され、データｘ２が、データＹ２として出力さ
れる。また、同様に、データｙ２，ｘ３が、データＸ
３，Ｙ３として出力された後、ダミーデータｄが、デー
タＸ４として出力され、次に、データｙ３が、データＹ
４として出力される。

【００７７】しかしながら、この処理は、図１７のビッ
ト消去回路３における処理と逆の処理を実行しているこ
とにはならない。即ち、ビット消去回路３において行っ
ていたビット消去（ビット操作）処理は、１ビット単位
で行っていたものである。これに対して、図２０（Ｂ）
に示すデータｘ１，ｙ２などは、それぞれが２ビットの
データに対応しているものであり、その後に１ビットの
ダミーデータｄを挿入し、さらにその次に２ビットのデ
ータｘ２を出力すると、結局、元のデータ配列とは全く
異なるデータ配列が出力されてしまうことになる。

【００７８】その結果、ビット挿入回路３６の出力を、
ビタビ復号器３７でビタビ復号すると、復号結果は、成
分が若干劣化するといった類のものではなく、全く異な
るものになるため、復号は不可能となる。

【００７９】これに対して、例えば図１９に示すデータ
受信装置のシンボル逆拡散回路３３において、硬判定を
行うようにすれば、図１９に示すように、（Ｉ，Ｑ）か
ら、ｕ’，ｖ’，ｘ’，ｙ’を生成することができると
考えられる。即ち、この場合、（Ｉ，Ｑ）の座標と図１
８に示す各信号点との距離が計算され、（Ｉ，Ｑ）が最
も距離の短い信号点に対応されるので、この信号点か
ら、ｕ’，ｖ’，ｘ’，ｙ’を生成することが可能であ
る。しかしながら、このような硬判定を行うと、正確な
データの復号が困難になる。

【００８０】本発明は、このような状況に鑑みてなされ
たものであり、１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭ
などの多値多位相変調方式で伝送されてきたデータを正
確に復号化することができるようにするものである。

【００８１】

【課題を解決するための手段】請求項１に記載のデータ
受信装置は、受信した信号からＩ成分およびＱ成分を復
調する復調手段と、Ｉ成分およびＱ成分のうちの少なく
とも一方に対して、その成分の値が同一であるシンボル
の集合毎に、シンボルが伝送され、かつ、そのシンボル
が受信された事後確率を計算し、その成分を表すビット
のうちの１つが所定の値であるシンボルの集合に対する
事後確率の総和を、すべてのシンボルの集合に対する事
後確率の総和で除した値を、その１つのビットに対する
メトリックとして計算するメトリック計算手段と、メト
リックを利用してデータの復号を行う復号手段とを備え
ることを特徴とする。

【００８２】請求項４に記載のデータ受信方法は、受信
した信号からＩ成分およびＱ成分を復調するステップ
と、Ｉ成分およびＱ成分のうちの少なくとも一方に対し
て、その成分の値が同一であるシンボルの集合毎に、シ
ンボルが伝送され、かつ、そのシンボルが受信された事
後確率を計算し、その成分を表すビットのうちの１つが
所定の値であるシンボルの集合に対する事後確率の総和
を、すべてのシンボルの集合に対する事後確率の総和で
除した値を、その１つのビットに対するメトリックとし
て計算するステップと、メトリックを利用してデータの
復号を行うステップとを備えることを特徴とする。

【００８３】請求項５に記載のデータ受信装置は、受信
した信号からＩ成分およびＱ成分を復調する復調手段
と、Ｉ成分およびＱ成分のうちの少なくとも一方に対し
て、その成分の値が同一であるシンボルの集合毎に、シ
ンボルが伝送され、かつ、そのシンボルが受信された事
後確率を計算し、その成分を表すビットのうちの１つが
所定の値であるシンボルの集合に対する事後確率の総和
を、その１つのビットに対するメトリックとして計算す
るメトリック計算手段と、メトリックを利用してデータ
の復号を行う復号手段とを備えることを特徴とする。

【００８４】請求項８に記載のデータ受信方法は、受信
した信号からＩ成分およびＱ成分を復調するステップ
と、Ｉ成分およびＱ成分のうち少なくとも一方に対し
て、その成分の値が同一であるシンボルの集合毎に、シ
ンボルが伝送され、かつ、そのシンボルが受信された事
後確率を計算し、その成分を表すビットのうちの１つが
所定の値であるシンボルの集合に対する事後確率の総和
を、その１つのビットに対するメトリックとして計算す
るステップと、メトリックを利用してデータの復号を行
うステップとを備えることを特徴とする。

【００８５】請求項１に記載のデータ受信装置において
は、復調手段は、受信した信号からＩ成分およびＱ成分
を復調し、メトリック計算手段は、Ｉ成分およびＱ成分
のうちの少なくとも一方に対して、その成分の値が同一
であるシンボルの集合毎に、シンボルが伝送され、か
つ、そのシンボルが受信された事後確率を計算し、その
成分を表すビットのうちの１つが所定の値であるシンボ
ルの集合に対する事後確率の総和を、すべてのシンボル
の集合に対する事後確率の総和で除した値を、その１つ
のビットに対するメトリックとして計算し、復号手段
は、メトリックを利用してデータの復号を行う。

【００８６】請求項４に記載のデータ受信方法において
は、受信した信号からＩ成分およびＱ成分を復調し、Ｉ
成分およびＱ成分のうちの少なくとも一方に対して、そ
の成分の値が同一であるシンボルの集合毎に、シンボル
が伝送され、かつ、そのシンボルが受信された事後確率
を計算し、その成分を表すビットのうちの１つが所定の
値であるシンボルの集合に対する事後確率の総和を、す
べてのシンボルの集合に対する事後確率の総和で除した
値を、その１つのビットに対するメトリックとして計算
し、そのメトリックを利用してデータの復号を行う。

【００８７】請求項５に記載のデータ受信装置において
は、復調手段は、受信した信号からＩ成分およびＱ成分
を復調し、メトリック計算手段は、Ｉ成分およびＱ成分
のうちの少なくとも一方に対して、その成分の値が同一
であるシンボルの集合毎に、シンボルが伝送され、か
つ、そのシンボルが受信された事後確率を計算し、その
成分を表すビットのうちの１つが所定の値であるシンボ
ルの集合に対する事後確率の総和を、その１つのビット
に対するメトリックとして計算し、復号手段は、メトリ
ックを利用してデータの復号を行う。

【００８８】請求項８に記載のデータ受信方法において
は、受信した信号からＩ成分およびＱ成分を復調し、Ｉ
成分およびＱ成分のうち少なくとも一方に対して、その
成分の値が同一であるシンボルの集合毎に、シンボルが
伝送され、かつ、そのシンボルが受信された事後確率を
計算し、その成分を表すビットのうちの１つが所定の値
であるシンボルの集合に対する事後確率の総和を、その
１つのビットに対するメトリックとして計算し、そのメ
トリックを利用してデータの復号を行う。

【００８９】

【発明の実施の形態】図１は、図１７のデータ送信装置
で送信されたデータを受信する、本発明のデータ受信装
置の第１の実施例を表している。図１において、従来の
図１３に示す場合と対応する部分には、同一の符号を付
してある。図１の実施例においては、シンボル逆拡散回
路３３は、図１７のシンボル拡散回路７におけるシンボ
ル拡散処理と逆の処理、即ち、シンボル拡散回路７にお
いて入れ替えたシンボルの順番を元の順番に戻す処理を
行い、Ｉ信号成分Ｉ’とＱ信号成分Ｑ’をメトリック計
算回路３９−１，３９−２（メトリック計算手段）にそ
れぞれ出力するようになされている。

【００９０】メトリック計算回路３９−１は、受信信号
のＩ成分Ｉ’により規定されるシンボルの第１のビット
に対するメトリックｕ’および第３のビットに対するメ
トリックｘ’を計算し、第１のビットに対するメトリッ
クｕ’をビット逆拡散回路１０１−１に出力するととも
に、第３のビットに対するメトリックｘ’をビット逆拡
散回路１０１−３に出力するようになされている。

【００９１】メトリック計算回路３９−２は、受信信号
のＱ成分Ｑ’により規定されるシンボルの第２のビット
に対するメトリックｖ’および第４のビットに対するメ
トリックｙ’を計算し、第２のビットに対するメトリッ
クｖ’をビット逆拡散回路１０１−２に出力するととも
に、第４のビットに対するメトリックｙ’をビット逆拡
散回路１０１−４に出力するようになされている。

【００９２】本実施例のメトリック計算回路３９−１，
３９−２は、受信信号のＩ成分Ｉ’またはＱ成分Ｑ’の
値が同一であるシンボルの集合毎に、受信したデータが
そのシンボルの集合に属する事後確率をそれぞれ計算す
る。

【００９３】本実施例においては、図１８に示すように
１６ＱＡＭで信号点割り当て処理が行われた信号を受信
する。このうち、図１８に示す、Ｉ成分の値が３／√１
０である、１６ＱＡＭの信号点００００、０００１、０
１０１および０１００に対応するシンボルが、図２に示
すシンボルの集合ＳＩ００を構成し、Ｉ成分の値が１／
√１０である、１６ＱＡＭの信号点００１０、００１
１、０１１１および０１１０に対応するシンボルが、図
２に示すシンボルの集合ＳＩ０１を構成する。

【００９４】さらに、図１８に示す、Ｉ成分の値が−１
／√１０である、１６ＱＡＭの信号点１０１０、１０１
１、１１１１および１１１０に対応するシンボルは、図
２に示すシンボルの集合ＳＩ１１を構成し、Ｉ成分の値
が−３／√１０である、１６ＱＡＭの信号点１０００、
１００１、１１０１および１１００に対応するシンボル
は、図２に示すシンボルの集合ＳＩ１０を構成する。

【００９５】また、同様に、図１８に示す、Ｑ成分の値
が３／√１０である、１６ＱＡＭの信号点００００、０
０１０、１０１０および１０００に対応するシンボル
は、図２に示すシンボルの集合ＳＱ００を構成し、Ｑ成
分の値が１／√１０である、１６ＱＡＭの信号点０００
１、００１１、１０１１および１００１に対応するシン
ボルは、図２に示すシンボルの集合ＳＱ０１を構成す
る。

【００９６】さらに、図１８に示す、Ｑ成分の値が−１
／√１０である、１６ＱＡＭの信号点０１０１、０１１
１、１１１１および１１０１に対応するシンボルは、図
２に示すシンボルの集合ＳＱ１１を構成し、Ｑ成分の値
が−３／√１０である、１６ＱＡＭの信号点０１００、
０１１０、１１１０および１１００に対応するシンボル
は、図２に示すシンボルの集合ＳＱ１０を構成する。

【００９７】メトリック計算回路３９−１は、図３に示
すように構成されている。図３に示すように、シンボル
逆拡散回路３３より供給された受信信号のＩ成分Ｉ’
は、上述の各シンボルの集合に対する事後確率を計算す
るｎ個の確率計算回路１１１−１乃至１１１−ｎに入力
される。今の場合、図１８に示すように、１６ＱＡＭで
信号点割り当て処理が行われているので、このｎは４
（＝１６^1/2）とされる。

【００９８】確率計算回路１１１−１は、集合ＳＩ００
に属するシンボルが送信され、受信信号Ｒを受信した確
率Ｐ（ＳＩ００∩Ｒ）を計算する。以下、同様に、確率
計算回路１１１−２は、集合ＳＩ０１に属するシンボル
が送信され、受信信号Ｒが受信された確率Ｐ（ＳＩ０１
∩Ｒ）を計算し、確率計算回路１１１−３は、集合ＳＩ
１０に属するシンボルが送信され、受信信号Ｒが受信さ
れた確率Ｐ（ＳＩ１０∩Ｒ）を計算する。そして、確率
計算回路１１１−４は、集合ＳＩ１１に属するシンボル
が送信され、受信信号Ｒが受信された確率Ｐ（ＳＩ１１
∩Ｒ）を計算する。

【００９９】加算回路１１２−１は、確率計算回路１１
１−１により計算されたシンボルの集合ＳＩ００に対す
る事後確率Ｐ（ＳＩ００∩Ｒ）と、確率計算回路１１１
−２により計算されたシンボルの集合ＳＩ０１に対する
事後確率Ｐ（ＳＩ０１∩Ｒ）の和（Ｐ（ＳＩ００∩Ｒ）
＋Ｐ（ＳＩ０１∩Ｒ））を計算し、その計算結果を割算
回路１１４−１に出力するようになされている。

【０１００】加算回路１１２−２は、確率計算回路１１
１−１により計算されたシンボルの集合ＳＩ００に対す
る事後確率Ｐ（ＳＩ００∩Ｒ）と、確率計算回路１１１
−３により計算されたシンボルの集合ＳＩ１０に対する
事後確率Ｐ（ＳＩ１０∩Ｒ）の和（Ｐ（ＳＩ００∩Ｒ）
＋Ｐ（ＳＩ０１∩Ｒ））を計算し、割算回路１１４−２
に出力するようになされている。

【０１０１】加算回路１１３は、確率計算回路１１１−
１乃至１１１−４より供給された事後確率の総和（Ｐ
（ＳＩ００∩Ｒ）＋Ｐ（ＳＩ０１∩Ｒ）＋Ｐ（ＳＩ１１
∩Ｒ）＋Ｐ（ＳＩ１０∩Ｒ））を計算し、その計算結果
を割算回路１１４−１，１１４−２に出力するようにな
されている。

【０１０２】割算回路１１４−１は、加算回路１１２−
１より供給された値（Ｐ（ＳＩ００∩Ｒ）＋Ｐ（ＳＩ０
１∩Ｒ））を、加算回路１１３より供給された値（Ｐ
（ＳＩ００∩Ｒ）＋Ｐ（ＳＩ０１∩Ｒ）＋Ｐ（ＳＩ１１
∩Ｒ）＋Ｐ（ＳＩ１０∩Ｒ））で除算し、その計算結果
を、シンボルの第１のビットに対するメトリックｕ’と
してビット逆拡散回路１０１−１に出力するようになさ
れている。

【０１０３】割算回路１１４−２は、加算回路１１２−
２より供給された値（Ｐ（ＳＩ００∩Ｒ）＋Ｐ（ＳＩ１
０∩Ｒ））を、加算回路１１３より供給された値（Ｐ
（ＳＩ００∩Ｒ）＋Ｐ（ＳＩ０１∩Ｒ）＋Ｐ（ＳＩ１１
∩Ｒ）＋Ｐ（ＳＩ１０∩Ｒ））で除算し、その計算結果
を、シンボルの第３のビットに対するメトリックｘ’と
してビット逆拡散回路１０１−３に出力するようになさ
れている。

【０１０４】図４は、メトリック計算回路３９−２の構
成例を示している。図４に示すように、シンボル逆拡散
回路３３より供給された受信信号のＱ成分Ｑ’は、上述
の各シンボルの集合に対する事後確率を計算するｎ個の
確率計算回路１２１−１乃至１２１−ｎに入力される。

【０１０５】確率計算回路１２１−１は、集合ＳＱ００
に属するシンボルが送信され、受信信号Ｒを受信した確
率Ｐ（ＳＱ００∩Ｒ）を計算する。以下、同様に、確率
計算回路１２１−２は、集合ＳＱ０１に属するシンボル
が送信され、受信信号Ｒが受信された確率Ｐ（ＳＱ０１
∩Ｒ）を計算し、確率計算回路１２１−３は、集合ＳＱ
１０に属するシンボルが送信され、受信信号Ｒが受信さ
れた確率Ｐ（ＳＱ１０∩Ｒ）を計算する。そして、確率
計算回路１２１−４は、集合ＳＱ１１に属するシンボル
が送信され、受信信号Ｒが受信された確率Ｐ（ＳＱ１１
∩Ｒ）を計算する。

【０１０６】加算回路１２２−１は、確率計算回路１２
１−１により計算されたシンボルの集合ＳＱ００に対す
る事後確率Ｐ（ＳＱ００∩Ｒ）と、確率計算回路１２１
−２により計算されたシンボルの集合ＳＱ０１に対する
事後確率Ｐ（ＳＱ０１∩Ｒ）の和（Ｐ（ＳＱ００∩Ｒ）
＋Ｐ（ＳＱ０１∩Ｒ））を計算し、その計算結果を割算
回路１２４−１に出力するようになされている。

【０１０７】加算回路１２２−２は、確率計算回路１２
１−１により計算されたシンボルの集合ＳＱ００に対す
る事後確率Ｐ（ＳＱ００∩Ｒ）と、確率計算回路１２１
−３により計算されたシンボルの集合ＳＱ１０に対する
事後確率Ｐ（ＳＱ１０∩Ｒ）の和（Ｐ（ＳＱ００∩Ｒ）
＋Ｐ（ＳＱ１０∩Ｒ））を計算し、割算回路１２４−２
に出力するようになされている。

【０１０８】加算回路１２３は、確率計算回路１２１−
１乃至１２１−４より供給された事後確率の総和（Ｐ
（ＳＱ００∩Ｒ）＋Ｐ（ＳＱ０１∩Ｒ）＋Ｐ（ＳＱ１１
∩Ｒ）＋Ｐ（ＳＱ１０∩Ｒ））を計算し、その計算結果
を割算回路１２４−１，１２４−２に出力するようにな
されている。

【０１０９】割算回路１２４−１は、加算回路１２２−
１より供給された値（Ｐ（ＳＱ００∩Ｒ）＋Ｐ（ＳＱ０
１∩Ｒ））を、加算回路１２３より供給された値（Ｐ
（ＳＱ００∩Ｒ）＋Ｐ（ＳＱ０１∩Ｒ）＋Ｐ（ＳＱ１１
∩Ｒ）＋Ｐ（ＳＱ１０∩Ｒ））で除算し、その計算結果
を、シンボルの第２のビットに対するメトリックｖ’と
してビット逆拡散回路１０１−２に出力するようになさ
れている。

【０１１０】割算回路１２４−２は、加算回路１２２−
２より供給された値（Ｐ（ＳＱ００∩Ｒ）＋Ｐ（ＳＱ１
０∩Ｒ））を、加算回路１２３より供給された値（Ｐ
（ＳＱ００∩Ｒ）＋Ｐ（ＳＱ０１∩Ｒ）＋Ｐ（ＳＱ１１
∩Ｒ）＋Ｐ（ＳＱ１０∩Ｒ））で除算し、その計算結果
を、シンボルの第４のビットに対するメトリックｙ’と
してビット逆拡散回路１０１−４に出力するようになさ
れている。

【０１１１】図１のビット逆拡散回路１０１−ｉ（ｉ＝
１，・・・，４）は、メトリック計算回路３９−１，３
９−２より供給された第ｉのビットに対するメトリック
に対して、図１７のビット拡散回路９１−ｉにおいて変
更したビットの順番を元の順番に戻す処理を実行した
後、各メトリックを並直列変換器３５に出力するように
なされている。

【０１１２】並直列変換器３５は、４系列のデータから
１系列のデータに変換されるようになされている。

【０１１３】図５は、図１のビタビ復号器３７の構成例
を表している。この実施例においては、入力端子６２−
１にビット挿入回路３６の出力Ｘ（第１のビットに対す
るメトリックｕまたは第３のビットに対するメトリック
ｘに対応する値）が入力され、入力端子６２−２にビッ
ト挿入回路３６の出力Ｙ（第２のビットに対するメトリ
ックｖまたは第４のビットに対するメトリックｙに対応
する値）が入力されるようになされている。

【０１１４】そして、入力端子６２−１より入力された
値Ｘは、セレクタ１３４−１に入力されるとともに、反
転回路１３１−１に入力され、そのビットがすべて反転
された後、セレクタ１３４−３に入力されるようになさ
れている。また、入力端子６２−２より入力された値Ｙ
は、セレクタ１３４−２に入力されるとともに、反転回
路１３１−２に入力され、そのすべてのビットが反転さ
れた後、セレクタ１３４−４に入力されるようになされ
ている。

【０１１５】セレクタ１３４−１は、定数発生回路１３
５−１の出力である値１と、入力端子６２−１を介して
値Ｘの供給を受け、ビット挿入回路３６より、Ｘに対す
る挿入フラグが入力されたとき、定数発生回路１３５−
１が発生した値１を選択し、その他のとき、値Ｘを選択
し、選択した値を乗算回路１３２−１，１３２−２に出
力するようになされている。

【０１１６】セレクタ１３４−２は、定数発生回路１３
５−２の出力である値１と、入力端子６２−２を介して
値Ｙの供給を受け、ビット挿入回路３６より、Ｙに対す
る挿入フラグが入力されたとき、定数発生回路１３５−
２が発生した値１を選択し、その他のとき、値Ｙを選択
し、選択した値を乗算回路１３２−１，１３２−３に出
力するようになされている。

【０１１７】セレクタ１３４−３は、定数発生回路１３
５−３の出力である値１と、反転回路１３１−１の出力
である、値Ｘを反転した値の供給を受け、ビット挿入回
路３６より、Ｘに対する挿入フラグが入力されたとき、
定数発生回路１３５−３が発生した値１を選択し、その
他のとき、値Ｘを反転した値を選択し、選択した値を乗
算回路１３２−３，１３２−４に出力するようになされ
ている。

【０１１８】セレクタ１３４−４は、定数発生回路１３
５−４の出力である値１と、反転回路１３１−２の出力
である、値Ｙを反転した値の供給を受け、ビット挿入回
路３６より、Ｙに対する挿入フラグが入力されたとき、
定数発生回路１３５−４が発生した値１を選択し、その
他のとき、値Ｙを反転した値を選択し、選択した値を乗
算回路１３２−２，１３２−４に出力するようになされ
ている。

【０１１９】乗算回路１３２−１は、セレクタ１３４−
１より供給された値と、セレクタ１３４−２より供給さ
れた値を乗算し、乗算結果をブランチメトリックＢＭ０
０として出力するようになされている。乗算回路１３２
−２は、セレクタ１３４−１より供給された値と、セレ
クタ１３４−４より供給された値を乗算し、乗算結果を
ブランチメトリックＢＭ０１として出力している。同様
に、乗算回路１３２−３は、セレクタ１３４−２より供
給された値と、セレクタ１３４−３より供給された値を
乗算し、乗算結果をブランチメトリックＢＭ１０として
出力し、乗算回路１３２−４は、セレクタ１３４−３よ
り供給された値と、セレクタ１３４−４より供給された
値を乗算し、その乗算結果をブランチメトリックＢＭ１
１として出力するようになされている。

【０１２０】乗算回路１３２−１の出力ＢＭ００と、乗
算回路１３２−４の出力ＢＭ１１は、ＡＣＳ回路１３３
−１，１３３−３に入力されている。同様に、乗算回路
１３２−２の出力ＢＭ０１と、乗算回路１３２−３の出
力ＢＭ１０が、ＡＣＳ回路１３３−２，１３３−４に入
力されている。

【０１２１】ＡＣＳ回路１３３−１，１３３−３にはま
た、ステートメトリック記憶装置６６−１の出力ＳＭ０
０とステートメトリック記憶装置６６−２の出力ＳＭ０
１が入力されており、ＡＣＳ回路１３３−２，１３３−
４には、ステートメトリック記憶装置６６−３の出力Ｓ
Ｍ１０とステートメトリック記憶装置６６−４の出力Ｓ
Ｍ１１が入力されている。

【０１２２】ＡＣＳ回路１３３−１乃至１３３−４は、
入力されたブランチメトリックとステートメトリックか
ら、新たなステートメトリックを計算し、その計算結果
をステートメトリック記憶装置６６−１乃至６６−４に
出力するとともに、選択されたパスに対応する情報ＳＥ
Ｌ００乃至ＳＥＬ１１をパスメモリ６５に出力するよう
になされている。

【０１２３】なお、本実施例のビタビ復号器３７のその
他の構成は、図１４における場合と同様であるので、そ
の説明を省略する。

【０１２４】また、図１のデータ受信装置におけるその
他の構成は、図１３における場合と同様であるので、そ
の説明を省略する。

【０１２５】次に、図１のデータ受信装置の動作につい
て説明する。

【０１２６】復調器３２（復調手段）は、アンテナ３１
で受けた受信信号を復調し、シンボルのＩ成分とＱ成分
のデータを、シンボル逆拡散回路３３に出力する。シン
ボル逆拡散回路３３は、そのＩ成分とＱ成分のデータに
対して、シンボル逆拡散の処理を行った後、Ｉ成分Ｉ’
をメトリック計算回路３９−１に出力し、Ｑ成分Ｑ’を
メトリック計算回路３９−２に出力する。

【０１２７】メトリック計算回路３９−１では、供給さ
れたＩ成分Ｉ’から、１６ＱＡＭのシンボルを構成する
第１のビットに対するメトリックｕ’および第３のビッ
トに対するメトリックｘ’を計算し（その計算方法の詳
細は後述する）、第１のビットに対するメトリックｕ’
をビット逆拡散回路１０１−１に出力し、第３のビット
に対するメトリックｘ’をビット逆拡散回路１０１−３
に出力する。

【０１２８】同様に、メトリック計算回路３９−２で
は、供給されたＱ成分Ｑ’から、１６ＱＡＭのシンボル
を構成する第２のビットに対するメトリックｖ’および
第４のビットに対するメトリックｙ’を計算し、第２の
ビットに対するメトリックｖ’をビット逆拡散回路１０
１−２に出力し、第４のビットに対するメトリックｙ’
をビット逆拡散回路１０１−４に出力する。

【０１２９】次に、メトリック計算回路３９−１，３９
−２におけるメトリック計算について説明する。ここに
おけるメトリックとは、例えば、次式によって規定され
る、所定の受信信号を受信したときに、その受信信号を
構成するビットに対する条件付き事後確率を意味する。 Ｐ（ｂｉ＝０｜Ｒ）＝Ｐ（ｂｉ＝０∩Ｒ）／Ｐ（Ｒ） （３）

【０１３０】ここで、Ｐ（ｂｉ＝０｜Ｒ）は、受信信号
Ｒ（Ｉ，Ｑ）を受信したとき、送信シンボルの第ｉのビ
ットが０である条件付き事後確率を、Ｐ（Ｒ）は、受信
信号Ｒ（Ｉ，Ｑ）を受信する確率を、Ｐ（ｂｉ＝０∩
Ｒ）は、第ｉのビットが０であるシンボルが送信され、
受信信号Ｒ（Ｉ，Ｑ）が受信された確率を、それぞれ表
している。

【０１３１】同様に、次式（４）によって、受信信号Ｒ
（Ｉ，Ｑ）を受信したとき、送信シンボルの第ｉのビッ
トが１である条件付き事後確率を求めることができる。 Ｐ（ｂｉ＝１｜Ｒ）＝Ｐ（ｂｉ＝１∩Ｒ）／Ｐ（Ｒ） （４）

【０１３２】ここで、Ｐ（ｂｉ＝１｜Ｒ）は、受信信号
Ｒ（Ｉ，Ｑ）を受信したとき、送信シンボルの第ｉのビ
ットが１である条件付き事後確率を、Ｐ（ｂｉ＝１∩
Ｒ）は、第ｉのビットが１であるシンボルが送信され、
受信信号Ｒ（Ｉ，Ｑ）が受信された確率を、それぞれ表
している。

【０１３３】また、次式（５）によっても、受信信号Ｒ
（Ｉ，Ｑ）を受信したとき、送信シンボルの第ｉのビッ
トが１である条件付き事後確率を求めることができる。 Ｐ（ｂｉ＝１｜Ｒ）＝１−Ｐ（ｂｉ＝０｜Ｒ） （５）

【０１３４】本実施例においては、メトリック計算回路
３９−１が、受信信号のＩ成分Ｉ’から、シンボルの第
１のビットに対するメトリックと第３のビットに対する
メトリックを計算し、メトリック計算回路３９−２が、
Ｑ成分Ｑ’から、シンボルの第２のビットに対するメト
リックと第４のビットに対するメトリックを計算してい
る。

【０１３５】メトリック計算回路３９−１は、シンボル
の第１のビットに対するメトリックｕ’（＝Ｐ（ｂ１＝
０｜Ｒ））として、受信信号ＲのＩ成分ＲＩを表すビッ
ト列（例えば、集合ＳＩ００における００）の第１のビ
ットｂ’１が０である事後確率Ｐ（ｂ’１＝０｜ＲＩ）
を出力し、シンボルの第３のビットに対するメトリック
ｘ’（＝Ｐ（ｂ３＝０｜Ｒ））として、受信信号ＲのＩ
成分ＲＩを表すビット列の第２のビットｂ’２が０であ
る事後確率Ｐ（ｂ’２＝０｜ＲＩ）を出力する。

【０１３６】即ち、１６ＱＡＭのシンボルの第１のビッ
トに対するメトリックは、信号点００００，０００１，
００１０，００１１，０１００，０１０１，０１１０，
０１１１に対応するシンボルＳ０ａｂｃ（ａ，ｂ，ｃ
は、０または１）に対する条件付き事後確率Ｐ（Ｓ０ａ
ｂｃ｜Ｒ）の総和となるが、本実施例においては、最初
に１６個のシンボルを、Ｉ成分の値に応じて４個の集合 ＳＩ００＝｛Ｓ００００，Ｓ０００１，Ｓ０１０１，Ｓ
０１００｝， ＳＩ０１＝｛Ｓ００１０，Ｓ００１１，Ｓ０１１１，Ｓ
０１１０｝， ＳＩ１１＝｛Ｓ１０１０，Ｓ１０１１，Ｓ１１１１，Ｓ
１１１０｝， ＳＩ１０＝｛Ｓ１０００，Ｓ１００１，Ｓ１１０１，Ｓ
１１００｝ に分類し、次に、このうち、シンボルの第１のビットが
０であるシンボルの集合ＳＩ００，ＳＩ０１（ｂ’１＝
０）に対する事後確率Ｐ（ＳＩ００∩ＲＩ），Ｐ（ＳＩ
０１∩ＲＩ）の和を、第１のビットに対するメトリック
として算出している。

【０１３７】即ち、メトリック計算回路３９−１におい
ては、第１のビットに対するメトリックおよび第３のビ
ットに対するメトリックは、次式に従って算出されてい
る。

【０１３８】 Ｐ（ｂ’ｉ＝０｜ＲＩ）＝Ｐ（ｂ’ｉ＝０∩ＲＩ）／Ｐ（ＲＩ） ＝（１／４・ΣＰ（ＳＩ_j∩ＲＩ））／（１／４・ΣＰ（ＳＩ_k∩ＲＩ）） ＝ΣＰ（ＳＩ_j∩ＲＩ）／ΣＰ（ＳＩ_k∩ＲＩ） （６）

【０１３９】ここで、Ｐ（ＳＩ_j∩ＲＩ）は、集合を表
すビット列の第ｉのビットｂ’ｉが０であるシンボルの
集合ＳＩ_jに属するシンボルが送信され、かつ、受信信
号Ｒが受信された確率を表し、ΣＰ（ＳＩ_j∩ＲＩ）
は、すべてのシンボルの集合ＳＩ_jに対する確率Ｐ（Ｓ
Ｉ_j∩ＲＩ）の総和を表している。

【０１４０】ｂ’１＝０の場合（即ち、第１のビットに
対するメトリックを算出する場合）、ΣＰ（ＳＩ_j∩Ｒ
Ｉ）は、Ｐ（ＳＩ００∩ＲＩ）＋Ｐ（ＳＩ０１∩ＲＩ）
であり、ｂ’２＝０の場合（即ち、第３のビットに対す
るメトリックを算出する場合）、ΣＰ（ＳＩ_j∩ＲＩ）
は、Ｐ（ＳＩ００∩ＲＩ）＋Ｐ（ＳＩ１０∩ＲＩ）であ
る。

【０１４１】また、ΣＰ（ＳＩ_k∩ＲＩ）は、シンボル
に対する確率Ｐ（ＳＩ_k∩ＲＩ）の総和を表している。
今の場合、ΣＰ（ＳＩ_k∩ＲＩ）は、Ｐ（ＳＩ００∩Ｒ
Ｉ）＋Ｐ（ＳＩ０１∩ＲＩ）＋Ｐ（ＳＩ１１∩ＲＩ）＋
Ｐ（ＳＩ１０∩ＲＩ）である。

【０１４２】従って、図３の確率計算回路１１１−１
は、Ｐ（ＳＩ００∩ＲＩ）、即ち、集合ＳＩ００に属す
るシンボル（１６ＱＡＭの００００、０００１、０１０
１、および、０１００のいずれかに対応するシンボル）
が送信され、受信信号Ｒを受信した事後確率を計算し、
確率計算回路１１１−２は、Ｐ（ＳＩ０１∩ＲＩ）、即
ち、集合ＳＩ０１に属するシンボル（１６ＱＡＭの００
１０、００１１、０１１１、および、０１１０のいずれ
かに対応するシンボル）が送信され、受信信号Ｒを受信
した事後確率を計算している。

【０１４３】また、確率計算回路１１１−３は、Ｐ（Ｓ
Ｉ１１∩ＲＩ）、即ち、集合ＳＩ１１に属するシンボル
（１６ＱＡＭの１０１０、１０１１、１１１１、およ
び、１１１０のいずれかに対応するシンボル）が送信さ
れ、受信信号Ｒを受信した事後確率を計算し、確率計算
回路１１１−４は、Ｐ（ＳＩ１０∩ＲＩ）、即ち、集合
ＳＩ１０に属するシンボル（１６ＱＡＭの１０００、１
００１、１１０１、および、１１００のいずれかに対応
するシンボル）が送信され、受信信号Ｒを受信した事後
確率を計算している。

【０１４４】そして、加算回路１１２−１は、式（６）
の分子に対応して、集合ＳＩ００乃至ＳＩ１１のうち、
第１のビットｂ’１が０のシンボル、即ち、ＳＩ００お
よびＳＩ０１に対する上述の事後確率の和を算出し、加
算回路１１２−２は、式（６）の分子に対応して、集合
ＳＩ００乃至ＳＩ１１のうち、第２のビットｂ’２が０
のシンボル、即ち、ＳＩ００およびＳＩ１０に対する上
述の事後確率の和を算出する。

【０１４５】加算回路１１３は、式（６）の分母に対応
して、集合ＳＩ００乃至ＳＩ１１に対する上述の事後確
率の総和を求める。

【０１４６】割算回路１１４−１は、式（６）に従っ
て、加算回路１１２−１の出力を加算回路１１３の出力
で割算し、シンボルの第１のビットに対するメトリック
ｕ’を算出し、割算回路１１４−２は、式（６）に従っ
て、加算回路１１２−２の出力を加算回路１１３の出力
で割算し、シンボルの第３のビットに対するメトリック
ｘ’を算出する。

【０１４７】メトリック計算回路３９−２は、シンボル
の第２のビットに対するメトリックｖ’（＝Ｐ（ｂ２＝
０｜Ｒ））として、受信信号ＲのＱ成分ＲＱを表すビッ
ト列（例えば、集合ＳＱ００における００）の第１のビ
ットｂ’１が０であるときの確率Ｐ（ｂ’１＝０｜Ｒ
Ｑ）を出力し、シンボルの第４のビットに対するメトリ
ックｙ’（＝Ｐ（ｂ４＝０｜Ｒ））として、受信信号Ｒ
のＱ成分ＲＱを表すビット列の第２のビットｂ’２が０
であるときの確率Ｐ（ｂ’２＝０｜ＲＱ）を出力する。

【０１４８】即ち、１６ＱＡＭのシンボルの第２のビッ
トに対するメトリックは、信号点００００，０００１，
００１０，００１１，１０００，１００１，１０１０，
１０１１に対応するシンボルＳａ０ｂｃ（ａ，ｂ，ｃ
は、０または１）に対する条件付き事後確率Ｐ（Ｓａ０
ｂｃ｜Ｒ）の総和となるが、本実施例においては、最初
に１６個のシンボルを、Ｑ成分の値に応じて４個の集合 ＳＱ００＝｛Ｓ００００，Ｓ００１０，Ｓ１０１０，Ｓ
１０００｝， ＳＱ０１＝｛Ｓ０００１，Ｓ００１１，Ｓ１０１１，Ｓ
１００１｝， ＳＱ１１＝｛Ｓ０１０１，Ｓ０１１１，Ｓ１１１１，Ｓ
１１０１｝， ＳＱ１０＝｛Ｓ０１００，Ｓ０１１０，Ｓ１１１０，Ｓ
１１００｝ に分類し、次に、このうち、シンボルの第１のビットが
０であるシンボルの集合ＳＱ００，ＳＱ０１（ｂ’１＝
０）に対する事後確率Ｐ（ＳＱ００∩ＲＩ），Ｐ（ＳＱ
０１∩Ｒ）の総和を、第２のビットに対するメトリック
として算出している。

【０１４９】即ち、第２のビットに対するメトリックお
よび第４のビットに対するメトリックは、次式に従って
算出されている。

【０１５０】 Ｐ（ｂ’ｉ＝０｜ＲＱ）＝Ｐ（ｂ’ｉ＝０∩ＲＱ）／Ｐ（ＲＱ） ＝（１／４・ΣＰ（ＳＱ_j∩ＲＱ））／（１／４・ΣＰ（ＳＱ_k∩ＲＱ）） ＝ΣＰ（ＳＱ_j∩ＲＱ）／ΣＰ（ＳＱ_k∩ＲＱ） （７）

【０１５１】ここで、Ｐ（ＳＱ_j∩ＲＱ）は、集合を表
すビット列の第ｉのビットｂ’ｉが０であるシンボルの
集合ＳＱ_jに属するシンボルが送信され、かつ、受信信
号Ｒが受信された確率を表し、ΣＰ（ＳＱ_j∩ＲＱ）
は、すべてのシンボルの集合ＳＱ_jに対する確率Ｐ（Ｓ
Ｑ_j∩ＲＱ）の総和を表している。

【０１５２】ｂ’１＝０の場合（即ち、第２のビットに
対するメトリックを算出する場合）、ΣＰ（ＳＱ_j∩Ｒ
Ｑ）は、Ｐ（ＳＱ００∩ＲＱ）＋Ｐ（ＳＱ０１∩ＲＱ）
であり、ｂ’２＝０の場合（即ち、第４のビットに対す
るメトリックを算出する場合）、ΣＰ（ＳＱ_j∩ＲＱ）
は、Ｐ（ＳＱ００∩ＲＱ）＋Ｐ（ＳＱ１０∩ＲＱ）であ
る。

【０１５３】また、ΣＰ（ＳＱ_k∩ＲＱ）は、シンボル
に対する確率Ｐ（ＳＱ_k∩ＲＱ）の総和を表している。
今の場合、ΣＰ（ＳＱ_k∩ＲＱ）は、Ｐ（ＳＱ００∩Ｒ
Ｑ）＋Ｐ（ＳＱ０１∩ＲＱ）＋Ｐ（ＳＱ１１∩ＲＱ）＋
Ｐ（ＳＱ１０∩ＲＱ）である。

【０１５４】なお、メトリック計算回路３９−２は、メ
トリック計算回路３９−１と同様に動作し、式（７）に
従って、第２のビットに対するメトリックｖ’と第４の
ビットに対するメトリックｙ’の計算を行う。即ち、第
２のビットに対するメトリックｖ’は、確率計算回路１
２１−１により計算されたＳＱ００に対する事後確率
と、確率計算回路１２１−２により計算されたＳＱ０１
に対する事後確率の和を、確率計算回路１２１−１乃至
１２１−４により計算されたＳＱ００乃至ＳＱ１１に対
する事後確率の総和で除算して算出される。

【０１５５】一方、第４のビットに対するメトリック
ｙ’は、確率計算回路１２１−１により計算されたＳＱ
００に対する事後確率と、確率計算回路１２１−３によ
り計算されたＳＱ１０に対する事後確率の和を、確率計
算回路１２１−１乃至１２１−４により計算されたＳＱ
００乃至ＳＱ１１に対する事後確率の総和で除算して算
出される。

【０１５６】なお、図３の確率計算回路１１１−１乃至
１１１−４および図４の確率計算回路１２１−１乃至１
２１−４における計算方法として、伝送路に応じて様々
な方法が考えられるが、ガウス伝送路を仮定した場合に
は、例えば、確率計算回路１１１−１において、以下の
ように確率を計算することができる。 Ｐ（ＳＩ００∩Ｒ） ＝（１／（２π）^1/2σ）ｅｘｐ（−（‖ＳＩ００−ＲＩ‖²）／（２σ²） ） （８）

【０１５７】ここで、σは伝送路の雑音電力の１／２の
平方根を表す。即ち、２σ²が伝送路の雑音電力を表
す。‖ＳＩ００−ＲＩ‖は、シンボルの集合ＳＩ００の
Ｉ成分の値と受信信号のＩ成分ＲＩの値とのユークリッ
ド距離である。この場合、ＳＩ００のＩ成分の値とＲＩ
は、スカラであるので、‖ＳＩ００−ＲＩ‖は、｜ＳＩ
００−ＲＩ｜（絶対値）と同一である。

【０１５８】なお、式（８）の右辺の係数（１／（２
π）^1/2σ）は、ビタビ復号器３７（復号手段）による
最尤パスの選択に影響を与えないので、省略してもよ
い。その場合、確率Ｐ（ＳＩ００∩ＲＩ）は、次のよう
に計算される。 Ｐ（ＳＩ００∩ＲＩ） ＝ｅｘｐ（−（‖ＳＩ００−ＲＩ‖²）／（２σ²）） （８’）

【０１５９】確率計算回路１１１−２乃至１１１−４に
おいても、同様にして、上述の事後確率を計算すること
ができる。

【０１６０】以上のようにしてメトリック計算回路３９
−１，３９−２により算出されたメトリックｕ’，
ｖ’，ｘ’，ｙ’は、ビット逆拡散回路１０１−１乃至
１０１−４によりビット逆拡散の処理を施された後、後
段の並直列変換器３５で、図１７の直並列変換器４と逆
の操作を行い、４系統のデータから１系列のデータに変
換される。

【０１６１】ビット挿入回路３６では、図１７のビット
消去回路３と逆の操作が行われる。即ち、前述の例の消
去マップ Ｘ：１０ Ｙ：１１ を用いて、 ｕ１，ｖ１，ｘ１，ｙ１，ｕ２，ｖ２，ｘ２，ｙ２・・
・ の順で入力されるデータに対して、３ビットを周期とし
て、最後の３ビット目の直前に、任意のダミーデータ
（ここでは０）を挿入して、 データＸとして、ｕ１，０，ｙ１，０，ｘ２，・・・ データＹとして、ｖ１，ｘ１，ｕ２，ｖ２，ｙ２，・・
・ を、この順で出力するとともに、ダミーデータを挿入し
た位置を示す挿入フラグをビタビ復号器３７に供給す
る。

【０１６２】ビタビ復号器３７では、畳み込み符号化器
２の状態遷移に従ってビタビ復号を行い、再生情報３８
を得る。次に、ビタビ復号器３７の動作について詳細に
説明する。

【０１６３】セレクタ１３４−１およびセレクタ１３４
−３は、ビット挿入回路３６においてＸとしてダミーデ
ータが挿入され、Ｘに対する挿入フラグが入力された場
合、ダミーデータに対するメトリックの確率計算を無効
にするため、値１を出力する。

【０１６４】同様に、セレクタ１３４−２およびセレク
タ１３４−４は、ビット挿入回路３６においてＹとして
ダミーデータが挿入され、Ｙに対する挿入フラグが入力
された場合、ダミーデータに対するメトリックの確率計
算を無効にするため、値１を出力する。

【０１６５】即ち、乗算回路１３２−１乃至１３２−４
によるブランチメトリックの算出およびＡＣＳ回路１３
３−１乃至１３３−４によりステートメトリックの算出
は、すべて乗算によって行われているので（後述）、ダ
ミーデータに対応して値１を出力することにより、メト
リックの計算結果に影響を与えないようにしている。

【０１６６】Ｘとしてダミーデータが挿入されていない
場合においては、ビット挿入回路３６より供給された値
Ｘが、セレクタ１３４−１を介して乗算回路１３２−
１，１３２−２に供給され、値Ｘを反転した値が、乗算
回路１３２−３，１３２−４に供給される。

【０１６７】同様に、Ｙとしてダミーデータが挿入され
ていない場合においては、ビット挿入回路３６より供給
された値Ｙが、セレクタ１３４−２を介して乗算回路１
３２−１，１３２−３に供給され、値Ｙを反転した値
が、乗算回路１３２−２，１３２−４に供給される。

【０１６８】乗算回路１３２−１では、シンボルの第１
のビットの値が０である確率または第３のビットの値が
０である確率に対応するデータＸと、第２のビットの値
が０である確率または第４のビットの値が０である確率
に対応するデータＹの積（即ち、第１のビットの値が０
であり、かつ、第２のビットの値が０である確率、ある
いは、第３のビットの値が０であり、かつ、第４のビッ
トの値が０である確率）を計算し、ブランチメトリック
ＢＭ００として出力する。このブランチメトリックＢＭ
００は、畳み込み符号化器２の符号出力００に対応して
いる。

【０１６９】同様にして、乗算回路１３２−２は、シン
ボルの第１ビットの値が０である確率または第３のビッ
トの値が０である確率に対応する値Ｘと、第２のビット
の値が１である確率または第４のビットの値が１である
確率に対応する値（値Ｙを反転した値）の積（即ち、第
１のビットの値が０であり、かつ、第２のビットの値が
１である確率、あるいは、第３のビットの値が０であ
り、かつ、第４のビットの値が１である確率）を計算
し、ブランチメトリックＢＭ０１として出力する。この
ブランチメトリックＢＭ０１は、畳み込み符号化器２の
符号出力０１に対応している。

【０１７０】乗算回路１３２−３は、シンボルの第１の
ビットの値が１である確率または第３のビットの値が１
である確率に対応する値（値Ｘを反転した値）と、第２
のビットの値が０である確率または第４のビットの値が
０である確率に対応する値Ｙの積（即ち、第１のビット
の値が１であり、かつ、第２のビットの値が０である確
率、あるいは、第３のビットの値が１であり、かつ、第
４のビットの値が０である確率）を計算し、ブランチメ
トリックＢＭ１０として出力する。このブランチメトリ
ックＢＭ１０は、畳み込み符号化器２の符号出力１０に
対応している。

【０１７１】乗算回路１３２−４は、シンボルの第１の
ビットの値が１である確率または第３のビットの値が１
である確率に対応する値（値Ｘを反転した値）と、第２
のビットの値が１である確率または第４のビットの値が
１である確率に対応する値（値Ｙを反転した値）の積
（即ち、第１のビットの値が１であり、かつ、第２のビ
ットの値が１である確率、あるいは、第３のビットの値
が１であり、かつ、第４のビットの値が１である確率）
を計算し、ブランチメトリックＢＭ１１として出力す
る。このブランチメトリックＢＭ１１は、畳み込み符号
化器２の符号出力１１に対応している。

【０１７２】なお、ＸまたはＹとしてダミーデータが挿
入されている場合、セレクタ１３４−１乃至１３４−４
は、そのダミーデータの代わりに、１を選択するので、
乗算回路１３２−１乃至１３２−４は、ダミーデータに
対応しない入力の値を、そのまま（１を乗じて）、ブラ
ンチメトリックとして出力する。

【０１７３】ＡＣＳ回路１３３−１は、畳み込み符号化
器２の状態遷移（図９）に従って、次の２つの式の計算
を行う。 ＳＭ００×ＢＭ００ （９） ＳＭ０１×ＢＭ１１ （１０）

【０１７４】ここでＳＭ００は、１単位時間前のステー
トメトリック記憶装置６６−１の値、ＳＭ０１は、１単
位時間前のステートメトリック記憶装置６６−２の値、
ＢＭ００は、乗算回路１３２−１の演算結果、ＢＭ１１
は、乗算回路１３２−４の演算結果をそれぞれ表してい
る。

【０１７５】そして、ＡＣＳ回路１３３−１は、尤度の
大きい方、すなわち、式（９）と式（１０）のうち、計
算結果の大きい方を選択し、その選択情報ＳＥＬ００を
後段のパスメモリ６５に出力するとともに、式（９）と
式（１０）を計算して得られた結果のうち大きい方を、
後段のステートメトリック記憶装置６６−１に供給し、
記憶させる。すなわち式（９）の計算結果の方が大きけ
れば、ＳＥＬ００＝０とし、式（１０）の計算結果の方
が大きければ、ＳＥＬ００＝１とする。また、前者の場
合、ＳＭ００×ＢＭ００が、後者の場合、ＳＭ０１×Ｂ
Ｍ１１が、それぞれステートメトリック記憶装置６６−
１に、新たなステートメトリックＳＭ００として記憶さ
れる。

【０１７６】なお、ＡＣＳ回路１３３−２乃至１３３−
４も同様に動作し、新たなステートメトリックＳＭ０１
乃至ＳＭ１１を計算する。

【０１７７】ビタビ復号器３７におけるその他の動作
は、図１４における場合と同様であるので、その説明は
省略する。

【０１７８】なお、上述のメトリック計算回路３９−
１，３９−２の出力の対数に−１を乗じた値をビット逆
拡散回路１０１−１乃至１０１−４に供給し、さらに、
ビタビ復号器３７におけるブランチメトリックおよびパ
スメトリックの算出を加算にで行うようにしてもよい。

【０１７９】次に、本発明のデータ受信装置の第２の実
施例について説明する。

【０１８０】第２の実施例においては、メトリックの計
算に使用する式およびメトリック計算回路３９−１，３
９−２の構成が、第１の実施例のものと異なるだけであ
るので、メトリックに使用する式およびメトリック計算
回路３９−１，３９−２についてだけ説明を行い、その
他の構成要素の説明を省略する。

【０１８１】図６は、第２の実施例のメトリック計算回
路３９−１の構成例を示している。このメトリック計算
回路３９−１においては、確率計算回路１１１−１によ
り計算された、集合ＳＩ００に対する事後確率と、確率
計算回路１１１−２により計算された、集合ＳＩ０１に
対する事後確率の和を、第１のビットに対するメトリッ
クｕ’として出力し、確率計算回路１１１−１により計
算された、集合ＳＩ００に対する事後確率と、確率計算
回路１１１−３により計算された、集合ＳＩ１０に対す
る事後確率の和を、第３のビットに対するメトリック
ｘ’として出力する。

【０１８２】また同様に、第２の実施例の図示せぬメト
リック計算回路３９−２においては、図４の確率計算回
路１２１−１により計算された、集合ＳＱ００に対する
事後確率と、確率計算回路１２１−２により計算され
た、集合ＳＱ０１に対する事後確率の和を、第２のビッ
トに対するメトリックｖ’として出力し、確率計算回路
１２１−１により計算された、集合ＳＱ００に対する事
後確率と集合ＳＱ１０に対する事後確率の和を、確率計
算回路１２１−３により計算された、第４のビットに対
するメトリックｙ’として出力する。

【０１８３】即ち、式（６）の分母ΣＰ（ＳＩ_k∩Ｒ
Ｉ）は、どのメトリックを算出する場合においても同一
であり、最尤パスの選択に影響を与えないので、第２の
実施例においては、式（６）の分子を、第１または第３
のビットに対するメトリックとして利用している。

【０１８４】同様に、式（７）の分母ΣＰ（ＳＱ_k∩Ｒ
Ｑ）は、どのメトリックを算出する場合においても同一
であり、最尤パスの選択に影響を与えないので、第２の
実施例においては、式（７）の分子を、第２または第４
のビットに対するメトリックとして利用している。

【０１８５】このように、式（６）および式（７）の分
子をメトリックとして利用することにより、メトリック
を算出する式が簡単になり、回路規模を小さくすること
ができる。

【０１８６】なお、第１の実施例および第２の実施例に
おけるメトリック計算回路３９−１，３９−２は、図７
に示すように、ＲＯＭ４２−１，４２−２を利用して実
現することもできる。

【０１８７】図７に示すメトリック計算回路３９−１に
おいては、Ａ／Ｄ変換器４１は、シンボル逆変換回路３
３より供給されたＩ成分Ｉ’の信号をデジタル値に変換
し、そのデジタル値をＲＯＭ４２−１，４２−２に出力
する。

【０１８８】そして、ＲＯＭ４２−１は、供給されたデ
ジタル値が指すアドレスに予め記憶されている値（即
ち、Ｉ成分Ｉ’の値に対応する、第１のビットに対する
メトリックｕ’）を出力し、ＲＯＭ４２−２は、供給さ
れたデジタル値が指すアドレスに予め記憶されている値
（即ち、Ｉ成分Ｉ’の値に対応する、第３のビットに対
するメトリックｘ’）を出力する。

【０１８９】なお、図７のメトリック計算回路３９−１
と同様に、メトリック計算回路３９−２を、ＲＯＭとＡ
／Ｄ変換器で構成してもよい。

【０１９０】また、これらのＲＯＭには、第１の実施例
におけるメトリックを、対応するアドレスに予め記憶さ
せておく。あるいは、第２の実施例におけるメトリック
を、予めＲＯＭに記憶させておいてもよい。

【０１９１】図８は、本発明のデータ受信装置の第３の
実施例の構成を示している。第３の実施例においては、
第１の実施例または第２の実施例における２つのメトリ
ック計算回路３９−１，３９−２の代わりに、並直列変
換器５１、メトリック計算回路３９、および、直並列変
換器５２が使用されている。

【０１９２】並直列変換器５１は、シンボル逆拡散回路
３３より２系列で供給されたＩ成分の信号Ｉ’およびＱ
成分の信号Ｑ’を、１系列でメトリック計算回路３９に
出力する。

【０１９３】メトリック計算回路３９は、上述のメトリ
ック計算回路３９−１，３９−２と同様に構成されてお
り、Ｉ成分の信号Ｉ’が供給されると、シンボルの第１
のビットに対するメトリックｕ’と第３のビットに対す
るメトリックｘ’を計算し、その計算結果を直並列変換
器５２に出力し、Ｑ成分の信号Ｑ’が供給されると、シ
ンボルの第２のビットに対するメトリックｖ’と第４の
ビットに対するメトリックｙ’を計算し、その計算結果
を直並列変換器５２に出力する。

【０１９４】そして、直並列変換器５２は、メトリック
計算回路３９より供給されたメトリックｕ’，ｘ’また
はｖ’，ｙ’を、第１のビットおよび第３のビットに対
するメトリック、または、第２のビットおよび第４のビ
ットに対するメトリックとしてビット逆拡散回路１０１
−１，１０１−３または１０１−２，１０１−４にそれ
ぞれ出力する。

【０１９５】このようにして、第３の実施例において
は、メトリック計算回路３９を１個だけ使用して、第１
のビット乃至第４のビットに対するメトリックを計算す
るので、回路規模を小さくすることができる。

【０１９６】上記実施例においては、１６ＱＡＭ方式で
データを変調し、復調するようにしたが、このほか、６
４ＱＡＭ、２５６ＱＡＭなどの、Ｉ成分とＱ成分が、そ
れぞれ２以上のビットに対応する多値多位相変調方式を
採用する場合においても、本発明を適用することが可能
である。

【０１９７】

【発明の効果】以上のごとく、請求項１に記載のデータ
受信装置および請求項４に記載のデータ受信方法によれ
ば、Ｉ成分およびＱ成分のうちの少なくとも一方に対し
て、その成分の値が同一であるシンボルの集合毎に、シ
ンボルが伝送され、かつ、そのシンボルが受信された事
後確率を計算し、その成分を表すビットのうちの１つが
所定の値であるシンボルの集合に対する事後確率の総和
を、すべてのシンボルの集合に対する事後確率の総和で
除した値を、その１つのビットに対するメトリックとし
て計算するようにしたので、簡単な回路でメトリックを
計算し、Ｉ成分とＱ成分がそれぞれ２ビット以上に対応
する多値多位相変調方式で伝送されてきたデータを正確
に復号化することができる。

【０１９８】請求項５に記載のデータ受信装置および請
求項８に記載のデータ受信方法によれば、Ｉ成分および
Ｑ成分のうち少なくとも一方に対して、その成分の値が
同一であるシンボルの集合毎に、シンボルが伝送され、
かつ、そのシンボルが受信された事後確率を計算し、そ
の成分を表すビットのうちの１つが所定の値であるシン
ボルの集合に対する事後確率の総和を、その１つのビッ
トに対するメトリックとして計算するようにしたので、
さらに簡単な回路でメトリックを計算し、Ｉ成分とＱ成
分がそれぞれ２ビット以上に対応する多値多位相変調方
式で伝送されてきたデータを正確に復号化することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成例を示すブロック
図である。

【図２】１６ＱＡＭの信号点についてＩ成分またはＱ成
分の値が同一であるシンボルの集合を示す図である。

【図３】図１のメトリック計算回路３９−１の構成例を
示すブロック図である。

【図４】図１のメトリック計算回路３９−２の構成例を
示すブロック図である。

【図５】図１のビタビ復号器の構成例を示すブロック図
である。

【図６】本発明の第２の実施例のメトリック計算回路の
構成例を示すブロック図である。

【図７】メトリック計算回路の他の構成例を示すブロッ
ク図である。

【図８】本発明の第３の実施例の構成を示すブロック図
である。

【図９】従来のデータ送信装置の構成例を示すブロック
図である。

【図１０】図９の畳み込み符号化器の構成例を示すブロ
ック図である。

【図１１】図１０の畳み込み符号化器の状態遷移を説明
する図である。

【図１２】ＱＰＳＫの信号点配置を説明する図である。

【図１３】従来のデータ受信装置の構成例を示すブロッ
ク図である。

【図１４】図１３のビタビ復号器の構成例を示すブロッ
ク図である。

【図１５】図１４のブランチメトリック演算回路の構成
例を示すブロック図である。

【図１６】図１４のパスメモリの構成例を示すブロック
図である。

【図１７】１６ＱＡＭを用いた場合のデータ送信装置の
構成例を示すブロック図である。

【図１８】１６ＱＡＭの信号点配置を説明する図であ
る。

【図１９】図１７の装置で送信したデータを受信するデ
ータ受信装置の構成例を示す図である。

【図２０】図１９の実施例の動作を説明する図である。

【符号の説明】

３２ 復調器， ３３ シンボル逆拡散回路， ３５
並直列変換器， ３６ビット挿入回路， ３７ ビタビ
復号器， ３８ 再生情報， ３９，３９−１，３９−
２ メトリック計算回路， ４１ Ａ／Ｄ変換器， ４
２−１，４２−２ ＲＯＭ， １０１−１乃至１０１−
４ ビット逆拡散回路， １１１−１乃至１１１−４
確率計算回路， １１２−１，１１２−２ 加算回路，
１１３ 加算回路， １１４−１，１１４−２ 割算
回路， １２１−１乃至１２１−４ 確率計算回路，
１２２−１，１２２−２ 加算回路， １２３ 加算回
路， １２４−１，１２４−２ 割算回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 多値多位相方式でデジタル変調されて伝
   送されたデータを受信するデータ受信装置において、 受信した信号からＩ成分およびＱ成分を復調する復調手
   段と、 前記Ｉ成分およびＱ成分のうちの少なくとも一方に対し
   て、その成分の値が同一であるシンボルの集合毎に、前
   記シンボルが伝送され、かつ、そのシンボルが受信され
   た事後確率を計算し、その成分を表すビットのうちの１
   つが所定の値である前記シンボルの集合に対する前記事
   後確率の総和を、すべての前記シンボルの集合に対する
   前記事後確率の総和で除した値を、その１つのビットに
   対するメトリックとして計算するメトリック計算手段
   と、 前記メトリックを利用して前記データの復号を行う復号
   手段とを備えることを特徴とするデータ受信装置。
2. 【請求項２】 前記メトリック計算手段は、受信したデ
   ータをデジタル値に変換し、そのデジタル値に対応し
   て、所定の記憶部に予め記憶されている前記メトリック
   を出力することを特徴とする請求項１に記載のデータ受
   信装置。
3. 【請求項３】 前記メトリック計算手段は、前記Ｉ成分
   およびＱ成分を、１成分ずつ入力され、入力された成分
   に対して、前記メトリックを計算することを特徴とする
   請求項１に記載のデータ受信装置。
4. 【請求項４】 多値多位相方式でデジタル変調されて伝
   送されたデータを受信するデータ受信方法において、 受信した信号からＩ成分およびＱ成分を復調するステッ
   プと、 前記Ｉ成分およびＱ成分のうちの少なくとも一方に対し
   て、その成分の値が同一であるシンボルの集合毎に、前
   記シンボルが伝送され、かつ、そのシンボルが受信され
   た事後確率を計算し、その成分を表すビットのうちの１
   つが所定の値である前記シンボルの集合に対する前記事
   後確率の総和を、すべての前記シンボルの集合に対する
   前記事後確率の総和で除した値を、その１つのビットに
   対するメトリックとして計算するステップと、 前記メトリックを利用して前記データの復号を行うステ
   ップとを備えることを特徴とするデータ受信方法。
5. 【請求項５】 多値多位相方式でデジタル変調されて伝
   送されたデータを受信するデータ受信装置において、 受信した信号からＩ成分およびＱ成分を復調する復調手
   段と、 前記Ｉ成分およびＱ成分のうちの少なくとも一方に対し
   て、その成分の値が同一であるシンボルの集合毎に、前
   記シンボルが伝送され、かつ、そのシンボルが受信され
   た事後確率を計算し、その成分を表すビットのうちの１
   つが所定の値である前記シンボルの集合に対する前記事
   後確率の総和を、その１つのビットに対するメトリック
   として計算するメトリック計算手段と、 前記メトリックを利用して前記データの復号を行う復号
   手段とを備えることを特徴とするデータ受信装置。
6. 【請求項６】 前記メトリック計算手段は、受信したデ
   ータをデジタル値に変換し、そのデジタル値に対応し
   て、所定の記憶部に予め記憶されている前記メトリック
   を出力することを特徴とする請求項５に記載のデータ受
   信装置。
7. 【請求項７】 前記メトリック計算手段は、前記Ｉ成分
   およびＱ成分を、１成分ずつ入力され、入力された成分
   に対して、前記メトリックを計算することを特徴とする
   請求項５に記載のデータ受信装置。
8. 【請求項８】 多値多位相方式でデジタル変調されて伝
   送されたデータを受信するデータ受信方法において、 受信した信号からＩ成分およびＱ成分を復調するステッ
   プと、 前記Ｉ成分およびＱ成分のうち少なくとも一方に対し
   て、その成分の値が同一であるシンボルの集合毎に、前
   記シンボルが伝送され、かつ、そのシンボルが受信され
   た事後確率を計算し、その成分を表すビットのうちの１
   つが所定の値である前記シンボルの集合に対する前記事
   後確率の総和を、その１つのビットに対するメトリック
   として計算するステップと、 前記メトリックを利用して前記データの復号を行うステ
   ップとを備えることを特徴とするデータ受信方法。