JPH1079461A - Semiconductor integrated circuit device and manufacturing method thereof - Google Patents

Semiconductor integrated circuit device and manufacturing method thereof

Info

Publication number
JPH1079461A
JPH1079461A JP23534596A JP23534596A JPH1079461A JP H1079461 A JPH1079461 A JP H1079461A JP 23534596 A JP23534596 A JP 23534596A JP 23534596 A JP23534596 A JP 23534596A JP H1079461 A JPH1079461 A JP H1079461A
Authority
JP
Japan
Prior art keywords
insulating member
element mounting
integrated circuit
thin
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23534596A
Other languages
Japanese (ja)
Inventor
Kazuhito Kusama
一仁 草間
Yoshinori Murata
義則 村田
Toshinao Saito
敏直 齊藤
Kohei Yamada
耕平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23534596A priority Critical patent/JPH1079461A/en
Publication of JPH1079461A publication Critical patent/JPH1079461A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a thin-type semiconductor integrated circuit device and enable batch processing at manufacturing method thereof. SOLUTION: An integrated circuit device comprises a ceramic substrate 2 having a plane 2a for mounting a semiconductor element 1 and non-mounting plane 2b opposite thereto, a first insulation member 11 which has a first bonding plane 11a to be bonded to the element mounting plane 2a and a second bonding plane 11b opposite thereto and is buried in the periphery 3 of the semiconductor element 1. A second insulation member 5 having an exposed plane 5b, first and second thin-film extracting electrodes 4a and 4b formed on the element- mounting plane 2a and the second bonding plane 11b, and a thin-film outer terminal 6 defined by the non-mounting plane 2b and exposed plane 5b. The second bonding plane 11b of the first member 11 is made by polishing after being buried in the periphery 3 of the element 1, and the surface electrode 1b of the element 1 exposed by the polishing is electrically connected to the second electrode 4b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、小形化を図る面実装形の半導体集積回路装
置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique, and more particularly, to a surface-mount type semiconductor integrated circuit device which is miniaturized and a method of manufacturing the same.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.

【0003】面実装形の半導体集積回路装置の一例であ
る半導体素子を搭載したダイオード(チップダイオード
とも呼ぶ)には、リード線と半導体素子(ペレット)と
ガラススリーブとからなるDHD(ダブルヘットダイオ
ード)と、リードフレーム上に固定した半導体素子の電
極とリードフレームとをワイヤボンディングによって接
続し、その後半導体素子を樹脂などによって封止する樹
脂封止形ダイオードとがある。
A diode (also referred to as a chip diode) having a semiconductor element mounted thereon, which is an example of a surface-mount type semiconductor integrated circuit device, includes a DHD (double head diode) comprising a lead wire, a semiconductor element (pellet), and a glass sleeve. And a resin-sealed diode in which an electrode of a semiconductor element fixed on a lead frame and a lead frame are connected by wire bonding, and thereafter the semiconductor element is sealed with a resin or the like.

【0004】さらに、ワイヤボンディングを行わない半
導体集積回路装置も考案されている。
Further, a semiconductor integrated circuit device which does not perform wire bonding has been devised.

【0005】なお、面実装形の半導体集積回路装置であ
る2極のダイオードの構造(ワイヤボンディングを行わ
ない構造)およびその製造方法については、例えば、特
開昭61−108153号公報や特開平7−14955
号公報に記載されている。
The structure of a two-pole diode (a structure without wire bonding), which is a surface-mount type semiconductor integrated circuit device, and a method of manufacturing the same are described in, for example, JP-A-61-108153 and JP-A-6-108153. -14955
No., published in Japanese Unexamined Patent Publication No.

【0006】[0006]

【発明が解決しようとする課題】ところが、前記した技
術において、ワイヤボンディングが行われる半導体集積
回路装置では、ワイヤボンディングによる金属ワイヤを
有しているため、金属ワイヤのアーチ高さや半導体素子
の厚さあるいはその両者によって外観の厚さが決定され
る。
However, in the above-mentioned technology, since the semiconductor integrated circuit device to which wire bonding is performed has metal wires by wire bonding, the height of the arch of the metal wires and the thickness of the semiconductor element are increased. Alternatively, the thickness of the appearance is determined by both of them.

【0007】その結果、ダイオードなどの半導体集積回
路装置において、さらに、小形化(薄形化)を図るのが
困難であることが問題とされる。
As a result, there is a problem that it is difficult to further downsize (thin) a semiconductor integrated circuit device such as a diode.

【0008】本発明の目的は、薄形でバッチ処理を可能
にする半導体集積回路装置およびその製造方法を提供す
ることにある。
It is an object of the present invention to provide a semiconductor integrated circuit device which is thin and enables batch processing, and a method of manufacturing the same.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0011】すなわち、本発明の半導体集積回路装置
は、半導体素子を搭載する素子搭載面およびこれの反対
側の非素子搭載面を備えた素子搭載基板と、前記素子搭
載基板の素子搭載面と接合する第1接合面およびこれの
反対側の第2接合面を備えかつ前記半導体素子の周辺部
に埋め込まれた第1絶縁部材と、前記素子搭載基板の非
素子搭載面と反対側の露出面を備えた第2絶縁部材と、
前記素子搭載基板の素子搭載面と前記第1絶縁部材の第
2接合面とにおいてそれぞれに相反する方向に形成され
かつ前記半導体素子の表裏面電極とそれぞれ別々に電気
的に接続する少なくとも2つの薄膜引出し電極と、前記
薄膜引出し電極と電気的に接続しかつ非素子搭載面また
は前記露出面のうちの少なくとも何れか一方の面に形成
された薄膜外部端子とを有するものである。
That is, a semiconductor integrated circuit device according to the present invention comprises an element mounting substrate having an element mounting surface on which a semiconductor element is mounted and a non-element mounting surface on the opposite side, and bonding to the element mounting surface of the element mounting substrate. A first insulating member having a first bonding surface to be formed and a second bonding surface opposite to the first bonding surface and embedded in a peripheral portion of the semiconductor element; and an exposed surface opposite to the non-element mounting surface of the element mounting substrate. A second insulating member provided;
At least two thin films formed in directions opposite to each other on an element mounting surface of the element mounting substrate and a second bonding surface of the first insulating member, and electrically connected to front and back electrodes of the semiconductor element, respectively. A thin film external terminal electrically connected to the thin film extracting electrode and formed on at least one of the non-element mounting surface and the exposed surface.

【0012】これにより、半導体素子の表裏面電極と薄
膜引出し電極とを金属ワイヤを用いずに接続しかつ半導
体素子の周辺部に第1絶縁部材を埋め込むため、金属ワ
イヤを使用しないことと半導体素子の周辺部が第1絶縁
部材によって完全に覆われることとにより、金属ワイヤ
によって形成されるアーチ高さを取り除くことができる
とともに、半導体素子の周辺部に入り込んだ異物を動け
なくすることができる。
Thus, since the front and back electrodes of the semiconductor element and the thin film lead-out electrode are connected without using a metal wire and the first insulating member is embedded in the periphery of the semiconductor element, the use of the metal wire is avoided. Is completely covered by the first insulating member, the height of the arch formed by the metal wire can be removed, and foreign matter that has entered the peripheral portion of the semiconductor element can be immobilized.

【0013】したがって、半導体集積回路装置の厚さ
(高さ)を薄くすることができ、かつ異物によるショー
ト(短絡)を防止することができる。
Therefore, the thickness (height) of the semiconductor integrated circuit device can be reduced, and a short circuit (short circuit) due to foreign matter can be prevented.

【0014】その結果、半導体集積回路装置の外観の大
きさを小さくすることができ、その薄形化および小形化
を図ることができる。
As a result, the size of the external appearance of the semiconductor integrated circuit device can be reduced, and the thickness and size of the device can be reduced.

【0015】さらに、本発明の半導体集積回路装置は、
前記第1絶縁部材の第2接合面が前記半導体素子の周辺
部に埋め込まれた後の研磨によって形成され、かつ前記
研磨によって露出された前記半導体素子の表面電極と前
記第2接合面に形成された薄膜引出し電極とが電気的に
接続されているものである。
Further, the semiconductor integrated circuit device according to the present invention
A second bonding surface of the first insulating member is formed by polishing after being embedded in a peripheral portion of the semiconductor device, and formed on the surface electrode of the semiconductor device and the second bonding surface exposed by the polishing. The thin film extraction electrode is electrically connected.

【0016】また、本発明の半導体集積回路装置の製造
方法は、前記素子搭載基板の素子搭載面に前記薄膜引出
し電極を形成する工程、前記素子搭載基板の非素子搭載
面に前記薄膜外部端子を形成する工程、前記半導体素子
の表裏面電極のうちの何れか一方と前記薄膜引出し電極
とを電気的に接続させて前記半導体素子を前記素子搭載
面に搭載する工程、前記半導体素子の周辺部に前記第1
絶縁部材を埋め込む工程、前記半導体素子の表裏面電極
のうちの何れか他方と前記薄膜引出し電極とを電気的に
接続させて前記薄膜引出し電極を前記第1絶縁部材の前
記第2接合面に形成する工程、前記第2絶縁部材の露出
面を露出させて前記第2絶縁部材を前記第1絶縁部材の
前記第2接合面に接合する工程、前記素子搭載基板の非
素子搭載面に形成した前記薄膜外部端子と相反する方向
に形成された少なくとも2つの前記薄膜引出し電極とを
それぞれに電気的に接続する工程を含むものである。
Further, in the method of manufacturing a semiconductor integrated circuit device according to the present invention, the step of forming the thin film lead-out electrode on the element mounting surface of the element mounting substrate includes the step of forming the thin film external terminals on the non-element mounting surface of the element mounting substrate. Forming the semiconductor element on the element mounting surface by electrically connecting any one of the front and back electrodes of the semiconductor element and the thin film extraction electrode, and forming the semiconductor element on a peripheral portion of the semiconductor element. The first
Embedding an insulating member, electrically connecting one of the front and back electrodes of the semiconductor element and the thin-film extraction electrode to form the thin-film extraction electrode on the second bonding surface of the first insulating member. Exposing the exposed surface of the second insulating member to bond the second insulating member to the second bonding surface of the first insulating member; forming the second insulating member on a non-element mounting surface of the element mounting substrate. The method includes a step of electrically connecting each of the thin film external terminals and at least two of the thin film extraction electrodes formed in directions opposite to each other.

【0017】なお、本発明の半導体集積回路装置の製造
方法は、前記第1絶縁部材を前記半導体素子の周辺部に
埋め込んだ後、前記第2接合面を研磨して前記半導体素
子の表面電極を露出させ、露出した前記半導体素子の表
面電極と前記薄膜引出し電極とを電気的に接続させて前
記第2接合面に前記薄膜引出し電極を形成するものであ
る。
In the method of manufacturing a semiconductor integrated circuit device according to the present invention, the first insulating member may be embedded in a peripheral portion of the semiconductor element, and then the second bonding surface may be polished to form a surface electrode of the semiconductor element. The exposed surface electrode of the semiconductor element and the exposed thin-film extraction electrode are electrically connected to form the thin-film extraction electrode on the second bonding surface.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0019】図1は本発明による半導体集積回路装置の
構造の実施の形態の一例を示す断面図、図2は本発明の
半導体集積回路装置の製造方法における板部材の構造の
実施の形態の一例を示す図であり、(a)はその斜視
図、(b)は板部材における切り欠きの部分拡大断面
図、図3は本発明の半導体集積回路装置の製造方法にお
ける板部材の構造の実施の形態の一例を示す斜視図、図
4は本発明の半導体集積回路装置の製造方法におけるス
クリーン印刷の実施の形態の一例を示す概要図、図5は
本発明の半導体集積回路装置の製造方法における第1絶
縁部材の構造の実施の形態の一例を示す斜視図、図6は
本発明の半導体集積回路装置の製造方法における第1絶
縁部材の構造の実施の形態の一例を示す斜視図、図7は
本発明の半導体集積回路装置の製造方法における第2絶
縁部材の構造の実施の形態の一例を示す斜視図、図8は
本発明の半導体集積回路装置の製造方法におけるスティ
ック状の基板部材の実施の形態の一例を示す斜視図、図
9は本発明による半導体集積回路装置の構造の実施の形
態の一例を示す斜視図である。
FIG. 1 is a sectional view showing an embodiment of a structure of a semiconductor integrated circuit device according to the present invention, and FIG. 2 is an example of an embodiment of a plate member structure in a method of manufacturing a semiconductor integrated circuit device of the present invention. FIGS. 3A and 3B are perspective views, FIG. 3B is a partially enlarged cross-sectional view of a notch in the plate member, and FIG. 3 is an embodiment of the structure of the plate member in the method of manufacturing a semiconductor integrated circuit device according to the present invention. FIG. 4 is a schematic view showing an example of an embodiment of screen printing in a method of manufacturing a semiconductor integrated circuit device according to the present invention. FIG. 5 is a schematic view showing a method of manufacturing a semiconductor integrated circuit device according to the present invention. FIG. 6 is a perspective view showing an example of the embodiment of the structure of the first insulating member, FIG. 6 is a perspective view showing an example of the embodiment of the structure of the first insulating member in the method of manufacturing a semiconductor integrated circuit device of the present invention, and FIG. Semiconductor integration circuit of the present invention FIG. 8 is a perspective view showing an example of the embodiment of the structure of the second insulating member in the method of manufacturing the device. FIG. 8 is a perspective view showing an example of the embodiment of the stick-shaped substrate member in the method of manufacturing the semiconductor integrated circuit device of the present invention. FIG. 9 is a perspective view showing an example of the embodiment of the structure of the semiconductor integrated circuit device according to the present invention.

【0020】本実施の形態による半導体集積回路装置
は、その表面に表面電極1bを有しかつ裏面に裏面電極
1aを有した半導体素子1を搭載するとともに、かつリ
ードフレームを有していない面実装形のものであり、こ
こでは、その一例として、半導体素子1を搭載した2極
の角形かつ小形のダイオード(チップダイオードまたは
シリコンダイオードとも呼ぶ)について説明する。
The semiconductor integrated circuit device according to the present embodiment mounts the semiconductor element 1 having the front surface electrode 1b on the front surface and the back surface electrode 1a on the rear surface, and has no lead frame. Here, a dipole rectangular and small diode (also called a chip diode or a silicon diode) on which the semiconductor element 1 is mounted will be described as an example.

【0021】前記ダイオードの構成は、半導体素子1を
搭載する素子搭載面2aおよびこれの反対側の非素子搭
載面2bを備えた素子搭載基板であるセラミック基板2
と、セラミック基板2の素子搭載面2aと接合する第1
接合面11aおよびこれの反対側の第2接合面11bを
備えかつ半導体素子1の周辺部3に埋め込まれた第1絶
縁部材11と、セラミック基板2の非素子搭載面2bと
反対側の露出面5bを備えた第2絶縁部材5と、セラミ
ック基板2の素子搭載面2aと第1絶縁部材11の第2
接合面11bとにおいてそれぞれに相反する方向に形成
されかつ半導体素子1の裏面電極1aまたは表面電極1
bとそれぞれ別々に電気的に接続する第1薄膜引出し電
極4a(薄膜引出し電極)および第2薄膜引出し電極4
b(薄膜引出し電極)と、第1薄膜引出し電極4aまた
は第2薄膜引出し電極4bと電気的に接続しかつ非素子
搭載面2bおよび露出面5bとの両面に形成された薄膜
外部端子6とを有している。
The structure of the diode is a ceramic substrate 2 which is an element mounting substrate having an element mounting surface 2a on which the semiconductor element 1 is mounted and a non-element mounting surface 2b opposite thereto.
And a first joint to the element mounting surface 2a of the ceramic substrate 2.
A first insulating member provided with a bonding surface and a second bonding surface opposite thereto and embedded in the peripheral portion of the semiconductor element, and an exposed surface opposite to the non-element mounting surface of the ceramic substrate; 5b, the element mounting surface 2a of the ceramic substrate 2, and the second insulating member 5 of the first insulating member 11.
The back surface electrode 1a or the front surface electrode 1 of the semiconductor element 1 are formed in directions opposite to each other with respect to the bonding surface 11b.
b and a first thin-film extraction electrode 4a (thin-film extraction electrode) and a second thin-film extraction electrode 4 which are electrically connected to each other separately.
b (thin film extraction electrode) and thin film external terminals 6 electrically connected to the first thin film extraction electrode 4a or the second thin film extraction electrode 4b and formed on both the non-element mounting surface 2b and the exposed surface 5b. Have.

【0022】さらに、図1に示す本実施の形態のダイオ
ードにおいては、第1絶縁部材11の第2接合面11b
が半導体素子1の周辺部3に埋め込まれた後の研磨によ
って形成され、かつ前記研磨によって露出された半導体
素子1の表面電極1bと第2接合面11bに形成された
第2薄膜引出し電極4bとが電気的に接続されている。
Further, in the diode of the present embodiment shown in FIG. 1, the second bonding surface 11b of the first insulating member 11
Are formed by polishing after being embedded in the peripheral portion 3 of the semiconductor element 1, and the surface electrode 1b of the semiconductor element 1 exposed by the polishing and the second thin film extraction electrode 4b formed on the second bonding surface 11b Are electrically connected.

【0023】すなわち、本実施の形態のダイオードに
は、1つの半導体素子1が搭載され、かつ、アウタリー
ド部である2つの薄膜外部端子6がセラミック基板2の
非素子搭載面2bの端部2dおよび側面2cと、第2絶
縁部材5の露出面5bの端部5dおよび側面5cとに形
成されている。
That is, in the diode of this embodiment, one semiconductor element 1 is mounted, and two thin film external terminals 6 as outer lead portions are connected to the end 2d of the non-element mounting surface 2b of the ceramic substrate 2 and It is formed on the side surface 2c, the end 5d of the exposed surface 5b of the second insulating member 5, and the side surface 5c.

【0024】ただし、前記ダイオードにおける2つの薄
膜外部端子6は、セラミック基板2の非素子搭載面2b
と第2絶縁部材5の露出面5bとのうちの少なくとも何
れか一方の面に形成されていればよいが、前記ダイオー
ドのプリント配線基板(実装基板)などに対しての実装
性などを考慮した場合、非素子搭載面2bと露出面5b
との両面に形成されている方が好ましい。
However, the two thin film external terminals 6 of the diode are connected to the non-element mounting surface 2b of the ceramic substrate 2.
It is sufficient that the diode is formed on at least one of the surface and the exposed surface 5b of the second insulating member 5 in consideration of the mountability of the diode on a printed wiring board (mounting board) and the like. In this case, the non-element mounting surface 2b and the exposed surface 5b
It is more preferable that they are formed on both sides.

【0025】なお、薄膜外部端子6がセラミック基板2
の非素子搭載面2bと第2絶縁部材5の露出面5bのう
ちの何れか一方の面にだけ形成されている場合には、薄
膜外部端子6はセラミック基板2の側面2cと第2絶縁
部材5の側面5cのうちの少なくとも何れか一方の面に
形成され、最低限インナリード部である第1薄膜引出し
電極4aまたは第2薄膜引出し電極4bと、アウタリー
ド部である薄膜外部端子6とが電気的に接続されていれ
ばよい。
Note that the thin film external terminals 6 are
Is formed on only one of the non-element mounting surface 2b and the exposed surface 5b of the second insulating member 5, the thin film external terminal 6 is connected to the side surface 2c of the ceramic substrate 2 and the second insulating member. 5 is formed on at least one of the side surfaces 5c, and at least the first thin-film extraction electrode 4a or the second thin-film extraction electrode 4b, which is an inner lead portion, and the thin film external terminal 6, which is an outer lead portion, are electrically connected. It is only necessary that the connection be made.

【0026】ここで、本実施の形態によるダイオードの
素子搭載基板は、耐熱性が高くかつその表面の摩擦係数
が高い絶縁性の材料によって形成されるものであり、こ
れを満たす材料としてセラミックを用いることが好まし
い。
Here, the diode element mounting substrate according to the present embodiment is formed of an insulating material having high heat resistance and a high friction coefficient on its surface, and ceramic is used as a material satisfying this. Is preferred.

【0027】すなわち、前記素子搭載基板はセラミック
によって形成されたセラミック基板2である。
That is, the element mounting substrate is a ceramic substrate 2 formed of ceramic.

【0028】これにより、セラミック基板2の素子搭載
面2aおよび非素子搭載面2bは、高い摩擦係数を有し
ているため、薄膜外部端子6または第1薄膜引出し電極
4aを形成した際に、セラミック基板2に対しての薄膜
外部端子6および第1薄膜引出し電極4aの密着度を高
くすることができる。
As a result, the element mounting surface 2a and the non-element mounting surface 2b of the ceramic substrate 2 have a high coefficient of friction, so that when the thin film external terminal 6 or the first thin film lead-out electrode 4a is formed, The degree of adhesion between the thin film external terminal 6 and the first thin film extraction electrode 4a to the substrate 2 can be increased.

【0029】ただし、前記素子搭載基板は、前記条件を
満たしていれば、セラミック以外の材料によって形成さ
れていてもよい。
However, the element mounting substrate may be formed of a material other than ceramic as long as the above conditions are satisfied.

【0030】また、第1絶縁部材11と第2絶縁部材5
は、例えば、ガラス系の絶縁材などによって形成され、
本実施の形態においては、両者ともスクリーン印刷によ
って形成されている。
The first insulating member 11 and the second insulating member 5
Is formed of, for example, a glass-based insulating material,
In the present embodiment, both are formed by screen printing.

【0031】なお、第1絶縁部材11と第2絶縁部材5
は、スクリーン印刷に限らず、薄く平らに形成可能な形
成方法であれば、ポッティングなどの他の形成方法によ
って形成されていてもよい。
The first insulating member 11 and the second insulating member 5
Is not limited to screen printing, and may be formed by another forming method such as potting as long as it can be formed thin and flat.

【0032】さらに、本実施の形態のダイオードにおけ
る第1薄膜引出し電極4a、第2薄膜引出し電極4bお
よび薄膜外部端子6は、例えば、銀−パラジウムなどに
よって形成され、そのうち、第1薄膜引出し電極4a
と、第2薄膜引出し電極4bと、セラミック基板2の非
素子搭載面2bに形成される薄膜外部端子6とがスクリ
ーン印刷によって形成されている。
Further, the first thin-film extraction electrode 4a, the second thin-film extraction electrode 4b, and the thin-film external terminal 6 in the diode according to the present embodiment are formed of, for example, silver-palladium.
The second thin film extraction electrode 4b and the thin film external terminal 6 formed on the non-element mounting surface 2b of the ceramic substrate 2 are formed by screen printing.

【0033】その際、ペースト10c(図4参照)とし
て前記銀−パラジウムを用いる。
At this time, the silver-palladium is used as the paste 10c (see FIG. 4).

【0034】ただし、第1薄膜引出し電極4a、第2薄
膜引出し電極4bおよび薄膜外部端子6は、スクリーン
印刷に限らず、蒸着などによって付着形成してもよく、
また、何れか1つだけをスクリーン印刷で形成し、その
他を蒸着によって形成してもよい。
However, the first thin-film extraction electrode 4a, the second thin-film extraction electrode 4b, and the thin-film external terminal 6 are not limited to screen printing, and may be formed by deposition or the like.
Alternatively, only one of them may be formed by screen printing, and the other may be formed by vapor deposition.

【0035】また、第2絶縁部材5の露出面5bに形成
する薄膜外部端子6と、第2絶縁部材5およびセラミッ
ク基板2の側面5c、側面2cに形成する薄膜外部端子
6とは、好ましくは、浸漬(ディップ)方法によって付
着形成されるものであり、その際にも、例えば、銀−パ
ラジウムなどを用いる。
The thin-film external terminals 6 formed on the exposed surface 5b of the second insulating member 5 and the thin-film external terminals 6 formed on the side surfaces 5c and 2c of the second insulating member 5 and the ceramic substrate 2 are preferably In this case, for example, silver-palladium is used.

【0036】なお、前記薄膜外部端子6についても、前
記浸漬方法以外のスクリーン印刷や蒸着などによって形
成してもよい。
The thin-film external terminals 6 may also be formed by screen printing or vapor deposition other than the immersion method.

【0037】ここで、本実施の形態のダイオードは、セ
ラミック基板2と第1絶縁部材11と第2絶縁部材5と
からなる3層構造のものであり、セラミック基板2の素
子搭載面2aに第1薄膜引出し電極4aが形成され、か
つ第1薄膜引出し電極4aと裏面電極1aとを電気的に
接続した半導体素子1が素子搭載面2aに搭載されてい
る。
Here, the diode of the present embodiment has a three-layer structure composed of the ceramic substrate 2, the first insulating member 11, and the second insulating member 5, and is provided on the element mounting surface 2a of the ceramic substrate 2. A first thin film extraction electrode 4a is formed, and a semiconductor element 1 in which the first thin film extraction electrode 4a and the back electrode 1a are electrically connected is mounted on the element mounting surface 2a.

【0038】さらに、その上層に半導体素子1と第1薄
膜引出し電極4aとを覆って第1絶縁部材11が形成さ
れるとともに研磨して形成された第2接合面11bに、
前記研磨によって露出した半導体素子1の表面電極1b
と電気的に接続して第2薄膜引出し電極4bが形成され
ている。
Further, a first insulating member 11 is formed over the semiconductor element 1 and the first thin-film lead-out electrode 4a, and a second bonding surface 11b formed by polishing is formed on the first insulating member 11.
Surface electrode 1b of semiconductor element 1 exposed by the polishing
And a second thin-film lead-out electrode 4b is formed electrically.

【0039】また、第1絶縁部材11の上層に第2薄膜
引出し電極4bを覆って第1絶縁部材11が形成されて
いる。
The first insulating member 11 is formed on the first insulating member 11 so as to cover the second thin-film extraction electrode 4b.

【0040】なお、第1薄膜引出し電極4aと第2薄膜
引出し電極4bとは、それぞれ相反する方向に形成さ
れ、かつそれぞれ別々の薄膜外部端子6に電気的に接続
されている。
The first thin-film extraction electrode 4a and the second thin-film extraction electrode 4b are formed in directions opposite to each other, and are electrically connected to separate thin-film external terminals 6, respectively.

【0041】すなわち、セラミック基板2に形成された
第1薄膜引出し電極4aが半導体素子1の裏面電極1a
と電気的に接続し、第1絶縁部材11の第2接合面11
bに形成された第2薄膜引出し電極4bが半導体素子1
の表面電極1bと電気的に接続されている。
That is, the first thin film extraction electrode 4a formed on the ceramic substrate 2 is
Electrically connected to the second bonding surface 11 of the first insulating member 11.
b formed on the semiconductor element 1
Is electrically connected to the surface electrode 1b.

【0042】ここで、半導体素子1の表面電極1bは、
バンプ状の電極であり、裏面電極1aは、薄く平らな電
極である。
Here, the surface electrode 1b of the semiconductor element 1
It is a bump-shaped electrode, and the back surface electrode 1a is a thin and flat electrode.

【0043】これによって、半導体素子1からの電気信
号が、第1薄膜引出し電極4aもしくは第2薄膜引出し
電極4bを介して薄膜外部端子6に伝達され、さらに、
薄膜外部端子6を介して外部に伝達される。
As a result, the electric signal from the semiconductor element 1 is transmitted to the thin film external terminal 6 via the first thin film extraction electrode 4a or the second thin film extraction electrode 4b.
It is transmitted to the outside through the thin film external terminal 6.

【0044】次に、本実施の形態による半導体集積回路
装置(ダイオード)の製造方法について説明する。
Next, a method of manufacturing the semiconductor integrated circuit device (diode) according to the present embodiment will be described.

【0045】まず、図2(a)に示すように、所定数の
セラミック基板2に対応した基板領域8aを有する板部
材8を準備する。
First, as shown in FIG. 2A, a plate member 8 having a substrate area 8a corresponding to a predetermined number of ceramic substrates 2 is prepared.

【0046】なお、板部材8において、少なくとも基板
領域8aはセラミック材によって形成され、さらに、所
定数かつ所定の大きさのセラミック基板2を切断可能な
ように、その外周部2eには、これに沿った多数の切り
欠きであるV溝9(図2(b)参照)が形成されてい
る。
In the plate member 8, at least the substrate region 8a is formed of a ceramic material, and furthermore, the outer peripheral portion 2e is formed on the outer periphery 2e thereof so that a predetermined number and a predetermined size of the ceramic substrates 2 can be cut. A plurality of V-shaped grooves 9 (see FIG. 2B) are formed along the notches.

【0047】ここで、前記切り欠きは、V溝9に限ら
ず、板部材8の切断を容易にするものであれば、他の形
状からなるものであっても良く、また、前記切り欠き
は、特に、形成されていなくても良い。
Here, the notch is not limited to the V-shaped groove 9 but may be of any other shape as long as it facilitates cutting of the plate member 8. In particular, it may not be formed.

【0048】続いて、板部材8の多数のセラミック基板
2の素子搭載面2aにおいて、それぞれの素子搭載面2
aに同一側の外周端部2fから基板内方2gに向けて第
1薄膜引出し電極4aを形成する。
Subsequently, on the element mounting surfaces 2a of the many ceramic substrates 2 of the plate member 8, each of the element mounting surfaces 2a
The first thin-film extraction electrode 4a is formed on the substrate a from the outer peripheral end 2f on the same side toward the inside 2g of the substrate.

【0049】この時、多数の第1薄膜引出し電極4aを
銀−パラジウムなどのペースト10c(図4参照)を用
いてスクリーン印刷によって形成し、続いて、これを炉
体に通して乾燥・焼成などの熱処理を行う。
At this time, a large number of first thin film extraction electrodes 4a are formed by screen printing using a paste 10c of silver-palladium or the like (see FIG. 4), which is then passed through a furnace to dry and fire. Is performed.

【0050】なお、スクリーン印刷は、図4に示すよう
に、箆であるスキージ10aによって銀−パラジウムな
どのぺースト10cをスクリーン10bを介して転写塗
布するものである。
In the screen printing, as shown in FIG. 4, paste 10c such as silver-palladium is transferred and applied via a screen 10b by a squeegee 10a which is a spatula.

【0051】ここで、スクリーン10bは、例えば、メ
ッシュ状のステンレス鋼などによって形成され、スクリ
ーン枠10dによって保持されている。
Here, the screen 10b is formed of, for example, mesh-like stainless steel, and is held by the screen frame 10d.

【0052】さらに、スクリーン10bには、乳剤7が
塗布されており、乳剤7が塗布された箇所はぺースト1
0cが通過せず、乳剤7が塗布されていない箇所だけぺ
ースト10cが通過する。
Further, an emulsion 7 is applied to the screen 10b, and the portion where the emulsion 7 is applied is a paste 1
0c does not pass, and the paste 10c passes only where the emulsion 7 is not applied.

【0053】これにより、セラミック基板2に第1薄膜
引出し電極4aの形成を行うことができる。
Thus, the first thin film extraction electrode 4a can be formed on the ceramic substrate 2.

【0054】続いて、図3に示すように、板部材8の基
板領域8aに有した多数のセラミック基板2の非素子搭
載面2bにおいて、その所定箇所、ここでは、各々のセ
ラミック基板2の第1薄膜引出し電極4aが形成された
方向とほぼ直角を成す方向の両側の端部2d(図1参
照)に、薄膜外部端子6をスクリーン印刷によって形成
する。
Subsequently, as shown in FIG. 3, on a non-element mounting surface 2b of a large number of ceramic substrates 2 provided in the substrate region 8a of the plate member 8, a predetermined portion thereof, here, the first surface of each ceramic substrate 2 1. Thin-film external terminals 6 are formed by screen printing on both ends 2d (see FIG. 1) on both sides in a direction substantially perpendicular to the direction in which the thin-film extraction electrode 4a is formed.

【0055】これにより、各々のセラミック基板2の非
素子搭載面2bの両側の端部2dにおいて、所定の1方
向(第1薄膜引出し電極4aが形成された方向とほぼ直
角を成す方向)に、2つの薄膜外部端子6が形成された
ことになる。
As a result, the ends 2d on both sides of the non-element mounting surface 2b of each ceramic substrate 2 are arranged in one predetermined direction (a direction substantially perpendicular to the direction in which the first thin film extraction electrode 4a is formed). This means that two thin film external terminals 6 have been formed.

【0056】さらに、薄膜外部端子6を形成した後、前
記同様、炉体に通すことにより、薄膜外部端子6に乾燥
・焼成などの熱処理を行う。
Further, after the thin-film external terminals 6 are formed, the thin-film external terminals 6 are subjected to a heat treatment such as drying and firing by passing the thin-film external terminals 6 through a furnace body as described above.

【0057】続いて、セラミック基板2に形成された第
1薄膜引出し電極4aと半導体素子1の裏面電極1aと
を電気的に接続させて所定数の半導体素子1をセラミッ
ク基板2の素子搭載面2aにそれぞれ搭載する。
Subsequently, the first thin film lead-out electrode 4a formed on the ceramic substrate 2 is electrically connected to the back electrode 1a of the semiconductor element 1 so that a predetermined number of semiconductor elements 1 are mounted on the element mounting surface 2a of the ceramic substrate 2. Mounted on each.

【0058】なお、本実施の形態においては、半導体素
子1を搭載する際に、まず、セラミック基板2に形成し
た第1薄膜引出し電極4a上にはんだなどの金属ペース
トを印刷(塗布)し、素子搭載用の治具などを用いて、
図5に示すように所定数の半導体素子1をセラミック基
板2の素子搭載面2aに載せる。
In the present embodiment, when the semiconductor element 1 is mounted, first, a metal paste such as solder is printed (applied) on the first thin-film lead-out electrode 4a formed on the ceramic substrate 2, and the element is mounted. Using a mounting jig etc.
As shown in FIG. 5, a predetermined number of semiconductor elements 1 are mounted on the element mounting surface 2a of the ceramic substrate 2.

【0059】その後、炉体に通して前記金属ペーストを
溶融し、第1薄膜引出し電極4aと半導体素子1の裏面
電極1aとを電気的に接続する。
Thereafter, the metal paste is melted by passing through a furnace body, and the first thin-film extraction electrode 4a and the back surface electrode 1a of the semiconductor element 1 are electrically connected.

【0060】ここで、セラミック基板2に薄膜外部端子
6を形成する際の熱処理工程(乾燥と焼成)と、セラミ
ック基板2に第1薄膜引出し電極4aを形成する際の熱
処理工程(乾燥と焼成)と、前記金属ペーストを溶融し
て半導体素子1と第1薄膜引出し電極4aとを電気的に
接続する際の熱処理工程(乾燥と焼成)とを同時に行っ
てもよい。
Here, a heat treatment step (drying and firing) for forming the thin film external terminals 6 on the ceramic substrate 2 and a heat treatment step (drying and firing) for forming the first thin film extraction electrode 4a on the ceramic substrate 2 And a heat treatment step (drying and firing) when the metal paste is melted to electrically connect the semiconductor element 1 and the first thin-film extraction electrode 4a.

【0061】すなわち、セラミック基板2に薄膜外部端
子6および第1薄膜引出し電極4aを形成する際に炉体
に通して乾燥だけを行い、その後、前記金属ペーストを
印刷して半導体素子1を載せ、前記金属ペーストを溶融
させる際に炉体に通して乾燥・焼成を行うことにより、
薄膜外部端子6および第1薄膜引出し電極4aの熱処理
と前記金属ペーストの溶融とを同時に行うことができ、
これにより、熱処理工程に費やす時間を短縮することが
できる。
That is, when forming the thin film external terminal 6 and the first thin film extraction electrode 4 a on the ceramic substrate 2, only drying is performed by passing through a furnace, and thereafter, the metal paste is printed and the semiconductor element 1 is mounted thereon. By melting and drying the metal paste by performing drying and firing through a furnace body,
The heat treatment of the thin film external terminal 6 and the first thin film extraction electrode 4a and the melting of the metal paste can be performed simultaneously,
Thereby, the time spent in the heat treatment step can be reduced.

【0062】その後、図5に示すように、スクリーン印
刷などによって半導体素子1の周辺部3にガラス系の絶
縁材である第1絶縁部材11を埋め込む。
Thereafter, as shown in FIG. 5, a first insulating member 11 which is a glass-based insulating material is embedded in the peripheral portion 3 of the semiconductor element 1 by screen printing or the like.

【0063】つまり、半導体素子1の周辺部3を完全に
第1絶縁部材11で覆うとともに第1薄膜引出し電極4
aも覆い、第1絶縁部材11によって半導体素子1の封
止を行う。
That is, the peripheral portion 3 of the semiconductor element 1 is completely covered with the first insulating member 11 and the first thin film extraction electrode 4
a, and the semiconductor element 1 is sealed by the first insulating member 11.

【0064】続いて、炉体に通すことにより、第1絶縁
部材11の熱処理を行って第1絶縁部材11を硬化させ
る。
Subsequently, the first insulating member 11 is heat-treated by being passed through a furnace body, so that the first insulating member 11 is hardened.

【0065】これにより、セラミック基板2の素子搭載
面2aと第1絶縁部材11の第1接合面11aとを接合
させてセラミック基板2上に第1絶縁部材11を形成す
ることができ、その結果、第1絶縁部材11によって半
導体素子1と第1薄膜引出し電極4aとを保護すること
ができる。
As a result, the element mounting surface 2a of the ceramic substrate 2 and the first bonding surface 11a of the first insulating member 11 can be joined to form the first insulating member 11 on the ceramic substrate 2. As a result, In addition, the semiconductor element 1 and the first thin-film extraction electrode 4a can be protected by the first insulating member 11.

【0066】その後、第1絶縁部材11の第2接合面1
1bを研磨して半導体素子1の表面電極1bを露出させ
る。
Then, the second bonding surface 1 of the first insulating member 11
1b is polished to expose the surface electrode 1b of the semiconductor element 1.

【0067】すなわち、第1絶縁部材11の第2接合面
11bを機械研磨などによって研磨するとともに、半導
体素子1の表面電極1bを露出させる。
That is, the second bonding surface 11b of the first insulating member 11 is polished by mechanical polishing or the like, and the surface electrode 1b of the semiconductor element 1 is exposed.

【0068】続いて、半導体素子1の表面電極1bと第
2薄膜引出し電極4bとを電気的に接続させて第2接合
面11bに第2薄膜引出し電極4bを形成する。
Subsequently, the surface electrode 1b of the semiconductor element 1 is electrically connected to the second thin-film extraction electrode 4b to form the second thin-film extraction electrode 4b on the second bonding surface 11b.

【0069】つまり、スクリーン印刷などによって、図
1および図6に示すように、半導体素子1の表面電極1
bと電気的に接続させて第2接合面11bに第2薄膜引
出し電極4bを形成する。
That is, as shown in FIGS. 1 and 6, the surface electrode 1 of the semiconductor element 1 is formed by screen printing or the like.
b to form a second thin-film extraction electrode 4b on the second joint surface 11b.

【0070】なお、第2薄膜引出し電極4bについても
第1薄膜引出し電極4aと同様に、例えば、銀−パラジ
ウムを用いるとともに、セラミック基板2の非素子搭載
面2bに形成した薄膜外部端子6とほぼ直角を成す方向
でかつ第1薄膜引出し電極4aと相反する方向に形成す
る。つまり、第1薄膜引出し電極4aと相反する方向の
外周部11cに向けて形成することにより、第1薄膜引
出し電極4aと第2薄膜引出し電極4bとは、お互いに
相反する方向の側面2cまたは側面5cに向けて配置さ
れている。
As with the first thin-film extraction electrode 4a, for example, silver-palladium is used for the second thin-film extraction electrode 4b, and the second thin-film extraction electrode 4b is substantially similar to the thin-film external terminal 6 formed on the non-element mounting surface 2b of the ceramic substrate 2. It is formed in a direction that forms a right angle and in a direction opposite to the first thin film extraction electrode 4a. That is, the first thin-film extraction electrode 4a and the second thin-film extraction electrode 4b are formed toward the outer peripheral portion 11c in the direction opposite to the first thin-film extraction electrode 4a, so that the side surface 2c or the side surface in the opposite direction to each other. 5c.

【0071】その後、炉体に通して第2薄膜引出し電極
4bの熱処理(乾燥・焼成)を行う。
Thereafter, heat treatment (drying / firing) of the second thin-film extraction electrode 4b is performed through a furnace body.

【0072】さらに、スクリーン印刷などによって、第
1絶縁部材11の第2接合面11bに接合させかつ第2
薄膜引出し電極4bを覆ってガラス系の絶縁材である第
2絶縁部材5を形成する。
Further, the first insulating member 11 is bonded to the second
A second insulating member 5, which is a glass-based insulating material, is formed so as to cover the thin film extraction electrode 4b.

【0073】続いて、炉体に通すことにより、第2絶縁
部材5の熱処理(乾燥・焼成)を行って第2絶縁部材5
を硬化させる。
Then, the second insulating member 5 is subjected to a heat treatment (drying and firing) by passing through a furnace body.
To cure.

【0074】これにより、図1および図7に示すよう
に、第1絶縁部材11の第2接合面11bと第2絶縁部
材5の対向面5aとを接合させるとともに、露出面5b
を露出させて第1絶縁部材11上に第2絶縁部材5を形
成することができ、その結果、第2絶縁部材5によって
第2薄膜引出し電極4bを保護することができる。
As a result, as shown in FIGS. 1 and 7, the second bonding surface 11b of the first insulating member 11 and the opposing surface 5a of the second insulating member 5 are bonded together and the exposed surface 5b
Can be exposed to form the second insulating member 5 on the first insulating member 11, and as a result, the second insulating member 5 can protect the second thin-film extraction electrode 4b.

【0075】その後、板部材8を各々の第1薄膜引出し
電極4aが形成された外周端部2f(図2(a)参照)
に沿って切断して、セラミック基板2の側面2cと、第
1絶縁部材11の側面11dと、第2絶縁部材5の側面
5cとをそれぞれ露出させる。
Thereafter, the plate member 8 is moved to the outer peripheral end 2f where the first thin film extraction electrodes 4a are formed (see FIG. 2A).
To expose the side surface 2c of the ceramic substrate 2, the side surface 11d of the first insulating member 11, and the side surface 5c of the second insulating member 5, respectively.

【0076】つまり、図2(a)に示す板部材8の各々
のセラミック基板2において、第1薄膜引出し電極4a
と直角を成す方向の外周部2e(図7に示す第2絶縁部
材5においては外周部5e)だけ、第1絶縁部材11お
よび第2絶縁部材5を含めてセラミック基板2ごとに切
断する。これを第1クラッキングと呼ぶ。
That is, in each ceramic substrate 2 of the plate member 8 shown in FIG.
Only the outer peripheral portion 2e (peripheral portion 5e in the second insulating member 5 shown in FIG. 7) in a direction perpendicular to the direction including the first insulating member 11 and the second insulating member 5 is cut for each ceramic substrate 2. This is called first cracking.

【0077】前記第1クラッキングによって、セラミッ
ク基板2の側面2cと、第1絶縁部材11の側面11d
と、第2絶縁部材5の側面5cとが露出する。
The side surface 2c of the ceramic substrate 2 and the side surface 11d of the first insulating member 11 are formed by the first cracking.
And the side surface 5c of the second insulating member 5 is exposed.

【0078】この時、各々のセラミック基板2の外周部
2eに沿って分割装置などによって分割する。ただし、
外周部2eには多数の切り欠きであるV溝9が形成され
ているため、作業者が分割装置などを使用せずに容易に
切断することもできる。
At this time, each ceramic substrate 2 is divided by a dividing device or the like along the outer peripheral portion 2e. However,
Since the outer peripheral portion 2e is formed with a large number of notches, ie, V-shaped grooves 9, the operator can easily cut without using a dividing device or the like.

【0079】なお、この時点で、本実施の形態において
は、対向する2つの切断面に複数個の第1薄膜引出し電
極4aおよび第2薄膜引出し電極4bの断面が露出し、
かつ複数のセラミック基板2が繋がったスティック状の
基板部材13(図8参照)が形成される。
At this point, in the present embodiment, the cross sections of the plurality of first thin-film extraction electrodes 4a and second thin-film extraction electrodes 4b are exposed on the two cut surfaces facing each other.
Further, a stick-shaped substrate member 13 (see FIG. 8) in which the plurality of ceramic substrates 2 are connected is formed.

【0080】その後、セラミック基板2の両側の側面2
cと、第1絶縁部材11の両側の側面11dと、第2絶
縁部材5の両側の側面5cおよび露出面5bの両側の端
部5dとに浸漬方法によって薄膜外部端子6を付着形成
する。
Thereafter, the side surfaces 2 on both sides of the ceramic substrate 2
c, the side surfaces 11d on both sides of the first insulating member 11, and the side surfaces 5c on both sides of the second insulating member 5 and the end portions 5d on both sides of the exposed surface 5b, and the thin film external terminals 6 are formed by adhesion.

【0081】なお、前記浸漬方法によって形成する薄膜
外部端子6についても、例えば、銀−パラジウムなどの
金属ペーストを用いる。
For the thin-film external terminals 6 formed by the immersion method, for example, a metal paste such as silver-palladium is used.

【0082】続いて、炉体に通して薄膜外部端子6の熱
処理(乾燥・焼成)を行う。
Subsequently, the thin film external terminals 6 are subjected to a heat treatment (drying / firing) through a furnace body.

【0083】これにより、スティック状の基板部材13
において、非素子搭載面2bおよび露出面5bの一方の
薄膜外部端子6と第1薄膜引出し電極4aとを、また、
非素子搭載面2bおよび露出面5bの他方の薄膜外部端
子6と第2薄膜引出し電極4bとをそれぞれ電気的に接
続することができる。
Thus, the stick-shaped substrate member 13
, The thin film external terminal 6 on one of the non-element mounting surface 2b and the exposed surface 5b and the first thin film extraction electrode 4a,
The other thin-film external terminal 6 on the non-element mounting surface 2b and the exposed surface 5b can be electrically connected to the second thin-film extraction electrode 4b.

【0084】その後、複数のセラミック基板2(本実施
の形態においては4枚)が繋がったスティック状の基板
部材13において、第1薄膜引出し電極4aまたは第2
薄膜引出し電極4bと平行な方向の外周部2eを切断す
る。これを第2クラッキングと呼ぶ。
Thereafter, in the stick-shaped substrate member 13 to which the plurality of ceramic substrates 2 (four in the present embodiment) are connected, the first thin film extraction electrode 4a or the second
The outer peripheral portion 2e in a direction parallel to the thin film extraction electrode 4b is cut. This is called second cracking.

【0085】これにより、各々のセラミック基板2ごと
の切断が終了し、ダイオード単体の形状、つまり、図9
に示すダイオード(半導体集積回路装置)を形成でき
る。
Thus, the cutting for each ceramic substrate 2 is completed, and the shape of the diode alone, that is, FIG.
(A semiconductor integrated circuit device) shown in FIG.

【0086】その後、切断された前記ダイオードに電気
めっき(バレルめっきとも呼ぶ)などのめっき処理を行
う。
Thereafter, the cut diode is subjected to a plating process such as electroplating (also referred to as barrel plating).

【0087】これは、銀−パラジウムからなる薄膜外部
端子6の各々の表面に、Niめっき、はんだめっきの順
序でめっき処理を行うものである。
In this method, the surface of each thin-film external terminal 6 made of silver-palladium is plated in the order of Ni plating and solder plating.

【0088】これによって、前記ダイオードをプリント
配線基板などの実装基板に実装した際に、前記ダイオー
ドと前記実装基板との接合度を向上させることができ
る。
Thus, when the diode is mounted on a mounting board such as a printed wiring board, the degree of bonding between the diode and the mounting board can be improved.

【0089】また、Niめっきを行うことによって、は
んだの食われ現象を防止することができる。
Further, by performing Ni plating, it is possible to prevent solder erosion.

【0090】その後、前記ダイオードの特性検査を行
い、良品、不良品の選別を行う。
Thereafter, the characteristics of the diode are inspected, and non-defective products and defective products are selected.

【0091】さらに、良品の前記ダイオードをテーピン
グし、梱包を行って出荷する。
Further, the non-defective diode is taped, packed and shipped.

【0092】なお、本実施の形態によるダイオードは、
前記第1クラッキングが終了した時点で、複数のスティ
ック状の基板部材13のそれぞれが側面2c、側面5c
および側面11dからなる2つ(1つの場合もある)の
切断面を有し、かつ各々の非素子搭載面2bおよび露出
面5bが四辺形のものであり、さらに、対向する2つの
前記切断面に第1薄膜引出し電極4aと第2薄膜引出し
電極4bの断面が露出しているものである。
The diode according to the present embodiment is
At the time when the first cracking is completed, each of the plurality of stick-shaped substrate members 13 has the side surface 2c and the side surface 5c.
And two non-element mounting surfaces 2b and exposed surfaces 5b each having a quadrilateral shape, and two opposing cut surfaces. The cross sections of the first thin-film extraction electrode 4a and the second thin-film extraction electrode 4b are exposed.

【0093】また、前記ダイオードについては、セラミ
ック基板2の非素子搭載面2bおよび第2絶縁部材5の
露出面5bの両者に薄膜外部端子6を形成する場合を説
明した。
Further, as for the diode, the case where the thin film external terminals 6 are formed on both the non-element mounting surface 2b of the ceramic substrate 2 and the exposed surface 5b of the second insulating member 5 has been described.

【0094】これは、薄膜外部端子6を非素子搭載面2
bと露出面5bとの両面に形成することにより、前記ダ
イオードをプリント配線基板などの実装基板に搭載する
際の作業性を向上させるためのものである。
This is because the thin film external terminals 6 are connected to the non-element mounting surface 2.
By forming the diode on both sides of the exposed surface 5b and the exposed surface 5b, the workability in mounting the diode on a mounting board such as a printed wiring board is improved.

【0095】つまり、薄膜外部端子6が非素子搭載面2
bと露出面5bとの両面に形成されていれば、前記ダイ
オードを搭載する際に、前記ダイオードの表裏面(非素
子搭載面2bと露出面5bのこと)の何れを前記実装基
板側に向けて実装させてもよい。
That is, the thin film external terminal 6 is
b and the exposed surface 5b, when mounting the diode, either of the front and back surfaces of the diode (the non-element mounting surface 2b and the exposed surface 5b) is directed toward the mounting board. May be implemented.

【0096】しかし、薄膜外部端子6は、必ずしも非素
子搭載面2bと露出面5bとの両面に形成する必要はな
く、何れかの面に形成されていればよい。
However, the thin film external terminals 6 need not necessarily be formed on both the non-element mounting surface 2b and the exposed surface 5b, but may be formed on any surface.

【0097】本実施の形態のダイオード(半導体集積回
路装置)およびその製造方法によれば、以下のような作
用効果が得られる。
According to the diode (semiconductor integrated circuit device) and the method of manufacturing the same of the present embodiment, the following operational effects can be obtained.

【0098】半導体素子1の表面電極1bと薄膜引出し
電極である第2薄膜引出し電極4bとをワイヤボンディ
ング用の金属ワイヤを用いずに接続し(ワイヤボンディ
ングを行わないで接続する)、かつ半導体素子1の周辺
部3に第1絶縁部材11を埋め込むため、前記金属ワイ
ヤを使用しないことと半導体素子1の周辺部3が第1絶
縁部材11によって完全に覆われることとにより、前記
金属ワイヤによって形成されるアーチ高さを取り除くこ
とができるとともに、半導体素子1の周辺部3に入り込
んだ異物を動けなくすることができる。
The surface electrode 1b of the semiconductor element 1 is connected to the second thin-film extraction electrode 4b as a thin-film extraction electrode without using a metal wire for wire bonding (connection without performing wire bonding), and Since the first insulating member 11 is embedded in the peripheral portion 3 of the semiconductor device 1, the metal wire is not used, and the peripheral portion 3 of the semiconductor element 1 is completely covered by the first insulating member 11. The height of the arch formed can be eliminated, and foreign matter that has entered the peripheral portion 3 of the semiconductor element 1 can be immobilized.

【0099】これにより、ダイオード(半導体集積回路
装置)の厚さ(高さ)を薄くすることができ、かつ異物
によるショート(短絡)を防止することができる。
As a result, the thickness (height) of the diode (semiconductor integrated circuit device) can be reduced, and a short circuit (short circuit) due to foreign matter can be prevented.

【0100】その結果、前記ダイオードの外観の大きさ
を小さくすることができ、その薄形化および小形化を図
ることができるとともに、半導体素子1の損傷を低減で
きる。
As a result, the appearance of the diode can be reduced in size, the thickness and size of the diode can be reduced, and damage to the semiconductor element 1 can be reduced.

【0101】また、半導体素子1の周辺部3に第1絶縁
部材11を埋め込むため、半導体素子1の周辺部3に新
たに異物が混入することを防止できる。
Further, since the first insulating member 11 is embedded in the peripheral portion 3 of the semiconductor element 1, it is possible to prevent foreign matter from newly entering the peripheral portion 3 of the semiconductor element 1.

【0102】さらに、所定数のセラミック基板2に対応
した基板領域8aを有する板部材8において第1薄膜引
出し電極4aと第2薄膜引出し電極4bと薄膜外部端子
6とをスクリーン印刷によって形成し、かつ板部材8を
切断して個々のセラミック基板2を形成することによ
り、前記ダイオードをバッチ処理によって製造すること
ができる。
Further, the first thin film extraction electrode 4a, the second thin film extraction electrode 4b, and the thin film external terminal 6 are formed by screen printing on a plate member 8 having a substrate region 8a corresponding to a predetermined number of ceramic substrates 2, and By cutting the plate member 8 to form individual ceramic substrates 2, the diodes can be manufactured by batch processing.

【0103】これにより、同時に多数のダイオードを製
造することが可能になり、その結果、ダイオードの製造
性を向上させることができる。
As a result, a large number of diodes can be manufactured at the same time, and as a result, the manufacturability of the diodes can be improved.

【0104】また、第1薄膜引出し電極4aが設けられ
た素子搭載面2aに第1絶縁部材11を形成し、かつ、
第2薄膜引出し電極4bが設けられた第1絶縁部材11
の第2接合面11bに第2絶縁部材5を形成することに
より、第1薄膜引出し電極4aを第1絶縁部材11によ
って、また、第2薄膜引出し電極4bを第2絶縁部材5
によって覆うことができ、その結果、第1薄膜引出し電
極4aと第2薄膜引出し電極4bとを保護することがで
きる。
Further, the first insulating member 11 is formed on the element mounting surface 2a provided with the first thin film extraction electrode 4a, and
First insulating member 11 provided with second thin-film extraction electrode 4b
By forming the second insulating member 5 on the second bonding surface 11b, the first thin-film extraction electrode 4a is connected to the first insulating member 11, and the second thin-film extraction electrode 4b is connected to the second insulating member 5.
As a result, the first thin-film extraction electrode 4a and the second thin-film extraction electrode 4b can be protected.

【0105】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
The invention made by the inventor has been specifically described based on the embodiments of the present invention. However, the present invention is not limited to the embodiments of the invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.

【0106】例えば、前記実施の形態による半導体集積
回路装置(ダイオード)においては、半導体素子1をガ
ラス系の絶縁材である第1絶縁部材11によって覆った
後に、その第2接合面11bを研磨して半導体素子1の
表面電極1bを露出させ、表面電極1bと第2薄膜引出
し電極4bとを電気的に接続するもであったが、前記ダ
イオードは、図10に示す他の実施の形態のダイオード
のように、第2接合面11bを研磨しないものであって
もよい。
For example, in the semiconductor integrated circuit device (diode) according to the above-described embodiment, after the semiconductor element 1 is covered with the first insulating member 11 which is a glass-based insulating material, the second bonding surface 11b is polished. Although the surface electrode 1b of the semiconductor element 1 is exposed to electrically connect the surface electrode 1b to the second thin-film extraction electrode 4b, the diode is a diode according to another embodiment shown in FIG. As described above, the second bonding surface 11b may not be polished.

【0107】ここで、図10に示す前記ダイオードは、
貫通孔12aを有した素子収容基板12がセラミック基
板2(素子搭載基板)の素子搭載面2aに接合されると
ともに、ガラス系の絶縁材などからなる第1絶縁部材1
1が貫通孔12aにおいて、貫通孔12aに収容された
半導体素子1の裏面電極1aを露出させて半導体素子1
の周辺部3に埋め込まれ、第1絶縁部材11の第2接合
面11bおよび素子収容基板12の接合面12bに形成
された第2薄膜引出し電極4b(薄膜引出し電極)と半
導体素子1の裏面電極1aとが電気的に接続されている
ものである。
Here, the diode shown in FIG.
The element housing substrate 12 having the through hole 12a is joined to the element mounting surface 2a of the ceramic substrate 2 (element mounting substrate), and the first insulating member 1 made of a glass-based insulating material or the like.
In the through hole 12a, the back surface electrode 1a of the semiconductor element 1 housed in the through hole 12a is
And a second thin film extraction electrode 4b (thin film extraction electrode) formed on the second bonding surface 11b of the first insulating member 11 and the bonding surface 12b of the element housing substrate 12, and the back surface electrode of the semiconductor element 1. 1a are electrically connected.

【0108】すなわち、図10に示すダイオードは、下
層のセラミック基板2と中間層の素子収容基板12と上
層の第2絶縁部材5とからなる3層構造のものであり、
素子収容基板12の貫通孔12aに、半導体素子1がそ
の表面電極1bを下側に向けて収容されている。
That is, the diode shown in FIG. 10 has a three-layer structure including the lower ceramic substrate 2, the intermediate element housing substrate 12, and the upper second insulating member 5.
The semiconductor element 1 is accommodated in the through hole 12a of the element accommodation substrate 12 with its surface electrode 1b facing downward.

【0109】したがって、セラミック基板2の素子搭載
面2aに形成された第1薄膜引出し電極4aと半導体素
子1の表面電極1bとが電気的に接続されている。
Therefore, the first thin-film extraction electrode 4a formed on the element mounting surface 2a of the ceramic substrate 2 is electrically connected to the surface electrode 1b of the semiconductor element 1.

【0110】さらに、素子収容基板12の貫通孔12a
内において、第1絶縁部材11が裏面電極1aを露出さ
せた状態で半導体素子1の周辺部3に埋め込まれてい
る。
Further, the through holes 12a of the element accommodation substrate 12
Inside, the first insulating member 11 is embedded in the peripheral portion 3 of the semiconductor element 1 in a state where the back electrode 1a is exposed.

【0111】また、セラミック基板2の非素子搭載面2
bと、第2絶縁部材5の露出面5bと、セラミック基板
2の両側の側面2cと、素子収容基板12の両側の側面
12cと、第2絶縁部材5の両側の側面5cとに2つの
薄膜外部端子6が形成されている。
The non-element mounting surface 2 of the ceramic substrate 2
b, the exposed surface 5 b of the second insulating member 5, the side surfaces 2 c on both sides of the ceramic substrate 2, the side surfaces 12 c on both sides of the element housing substrate 12, and the two side surfaces 5 c on the both sides of the second insulating member 5. External terminals 6 are formed.

【0112】なお、素子収容基板12は、セラミック基
板2と同様にセラミックなどによって形成され、そのほ
ぼ中央付近に半導体素子1を収容する貫通孔12aを有
している。
The element accommodating substrate 12 is formed of ceramic or the like, like the ceramic substrate 2, and has a through hole 12a for accommodating the semiconductor element 1 substantially near the center thereof.

【0113】ここで、半導体素子1の裏面電極1aは比
較的平らでかつ広い面積を有しているため、図10に示
すダイオードにおいては、第1絶縁部材11の第2接合
面11bを研磨しなくてよい。
Here, since the back electrode 1a of the semiconductor element 1 is relatively flat and has a large area, in the diode shown in FIG. 10, the second bonding surface 11b of the first insulating member 11 is polished. It is not necessary.

【0114】ただし、図10に示すダイオードにおい
て、表面電極1bを上方にして半導体素子1を収容した
場合には、第2接合面11bを研磨して表面電極1bを
露出させなければならない。
However, in the diode shown in FIG. 10, when the semiconductor element 1 is housed with the surface electrode 1b facing upward, the second bonding surface 11b must be polished to expose the surface electrode 1b.

【0115】さらに、図10に示すダイオードを製造す
る場合、予め、セラミック基板2の素子搭載面2aに第
1薄膜引出し電極4aが形成されかつ貫通孔12aを有
する素子収容基板12が素子搭載面2aに接合された基
板接合部材を準備し、この状態から図10に示すダイオ
ードを製造してもよく、あるいは、図1に示す前記実施
の形態のダイオードのように単体のセラミック基板2
(図2(a)に示す板部材8の場合も含む)を準備し、
この状態から図10に示すダイオードを製造してもよ
い。
Further, when the diode shown in FIG. 10 is manufactured, the element accommodating substrate 12 having the first thin film lead-out electrode 4a formed on the element mounting surface 2a of the ceramic substrate 2 and having the through hole 12a is previously mounted on the element mounting surface 2a. A substrate bonding member bonded to the substrate may be prepared, and a diode shown in FIG. 10 may be manufactured from this state, or a single ceramic substrate 2 like the diode of the embodiment shown in FIG.
(Including the case of the plate member 8 shown in FIG. 2A) is prepared,
From this state, the diode shown in FIG. 10 may be manufactured.

【0116】なお、図10に示すダイオードにおいて
も、図1に示すダイオードと同様の作用効果が得られ
る。
The same effects as those of the diode shown in FIG. 1 can be obtained in the diode shown in FIG.

【0117】また、前記実施の形態においては、セラミ
ック基板2を板部材8から切断して形成する場合につい
て説明したが、セラミック基板2は、予め、1つのダイ
オード(半導体集積回路装置)に対応した所定の大きさ
に形成されたものであってもよい。
In the above embodiment, the case where the ceramic substrate 2 is formed by cutting the plate member 8 has been described. However, the ceramic substrate 2 corresponds to one diode (semiconductor integrated circuit device) in advance. It may be formed in a predetermined size.

【0118】この場合、予め、1つのダイオードに対応
した所定の大きさのセラミック基板2を準備し、その
後、前記実施の形態で説明したダイオードの製造方法と
同様の製造方法を用いることにより、前記実施の形態に
おいて説明したダイオードと同様のものを製造すること
ができる。
In this case, a ceramic substrate 2 having a predetermined size corresponding to one diode is prepared in advance, and then the same manufacturing method as that of the diode described in the above embodiment is used. A diode similar to the diode described in the embodiment can be manufactured.

【0119】ここで、前記製造方法においては、第1ク
ラッキングおよび第2クラッキングを省略可能であるこ
とは言うまでもない。
Here, it goes without saying that the first cracking and the second cracking can be omitted in the manufacturing method.

【0120】また、前記実施の形態においては、素子搭
載基板がセラミック基板2の場合について説明したが、
前記素子搭載基板は耐熱性を有するものであれば、エポ
キシ系の樹脂などによって形成されたプリント基板など
であってもよい。
In the above embodiment, the case where the element mounting substrate is the ceramic substrate 2 has been described.
The element mounting board may be a printed board formed of an epoxy resin or the like as long as it has heat resistance.

【0121】さらに、前記実施の形態および前記他の実
施の形態においては、半導体集積回路装置が2極の(2
つの薄膜外部端子を有した)ダイオードの場合について
説明したが、前記半導体集積回路装置はコンデンサなど
であってもよく、さらに、3極のトランジスタ、あるい
は、4極以上の多数の薄膜外部端子を備えた他の半導体
集積回路装置であってもよい。
Further, in the above embodiment and the other embodiments, the semiconductor integrated circuit device has two poles (2
Although the description has been given of the case of a diode (having one thin film external terminal), the semiconductor integrated circuit device may be a capacitor or the like, and further includes a three-pole transistor or a plurality of four or more thin film external terminals. Alternatively, another semiconductor integrated circuit device may be used.

【0122】[0122]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0123】(1).半導体素子の表裏面電極と薄膜引
出し電極とを金属ワイヤを用いずに接続し、かつ半導体
素子の周辺部に第1絶縁部材を埋め込むため、金属ワイ
ヤを使用しないことと半導体素子の周辺部が第1絶縁部
材によって完全に覆われることとにより、半導体集積回
路装置の厚さを薄くすることができ、かつ異物によるシ
ョートを防止することができる。その結果、半導体集積
回路装置の薄形化および小形化を図ることができるとと
もに、半導体素子の損傷を低減できる。
(1). In order to connect the front and back electrodes of the semiconductor element and the thin-film lead-out electrode without using a metal wire, and to embed the first insulating member in the periphery of the semiconductor element, the use of the metal wire is not required. By being completely covered by one insulating member, the thickness of the semiconductor integrated circuit device can be reduced, and a short circuit due to foreign matter can be prevented. As a result, the semiconductor integrated circuit device can be made thinner and smaller, and damage to the semiconductor element can be reduced.

【0124】(2).半導体素子の周辺部に第1絶縁部
材を埋め込むため、半導体素子の周辺部に新たに異物が
混入することを防止できる。
(2). Since the first insulating member is buried in the peripheral portion of the semiconductor element, it is possible to prevent foreign matter from newly entering the peripheral portion of the semiconductor element.

【0125】(3).所定数の素子搭載基板に対応した
基板領域を有する板部材において薄膜引出し電極と薄膜
外部端子とをスクリーン印刷によって形成し、かつ前記
板部材を切断して個々の素子搭載基板を形成することに
より、半導体集積回路装置をバッチ処理によって製造す
ることができる。これにより、同時に多数の半導体集積
回路装置を製造することが可能になり、その結果、半導
体集積回路装置の製造性を向上させることができる。
(3). By forming a thin film extraction electrode and a thin film external terminal by screen printing on a plate member having a substrate area corresponding to a predetermined number of element mounting substrates, and cutting the plate member to form individual element mounting substrates, A semiconductor integrated circuit device can be manufactured by batch processing. As a result, a large number of semiconductor integrated circuit devices can be manufactured at the same time, and as a result, the manufacturability of the semiconductor integrated circuit device can be improved.

【0126】(4).薄膜引出し電極が設けられた素子
搭載面に第1絶縁部材を形成し、かつ、薄膜引出し電極
が設けられた第1絶縁部材の第2接合面に第2絶縁部材
を形成することにより、各々の薄膜引出し電極を第1ま
たは第2絶縁部材によって覆うことができ、その結果、
薄膜引出し電極を保護することができる。
(4). The first insulating member is formed on the element mounting surface on which the thin film extraction electrode is provided, and the second insulation member is formed on the second bonding surface of the first insulation member on which the thin film extraction electrode is provided. The thin-film extraction electrode can be covered by the first or second insulating member, and as a result,
The thin-film extraction electrode can be protected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体集積回路装置の構造の実施
の形態の一例を示す断面図である。
FIG. 1 is a sectional view showing an example of an embodiment of the structure of a semiconductor integrated circuit device according to the present invention.

【図2】(a),(b)は本発明の半導体集積回路装置の
製造方法における板部材の構造の実施の形態の一例を示
す図であり、(a)はその斜視図、(b)は板部材にお
ける切り欠きの部分拡大断面図である。
2A and 2B are diagrams showing an example of an embodiment of a structure of a plate member in a method of manufacturing a semiconductor integrated circuit device according to the present invention, wherein FIG. 2A is a perspective view thereof, and FIG. FIG. 5 is a partially enlarged sectional view of a notch in a plate member.

【図3】本発明の半導体集積回路装置の製造方法におけ
る板部材の構造の実施の形態の一例を示す斜視図であ
る。
FIG. 3 is a perspective view showing an example of an embodiment of a structure of a plate member in a method of manufacturing a semiconductor integrated circuit device according to the present invention.

【図4】本発明の半導体集積回路装置の製造方法におけ
るスクリーン印刷の実施の形態の一例を示す概要図であ
る。
FIG. 4 is a schematic diagram showing an example of an embodiment of screen printing in a method of manufacturing a semiconductor integrated circuit device according to the present invention.

【図5】本発明の半導体集積回路装置の製造方法におけ
る第1絶縁部材の構造の実施の形態の一例を示す斜視図
である。
FIG. 5 is a perspective view showing one example of an embodiment of a structure of a first insulating member in a method for manufacturing a semiconductor integrated circuit device of the present invention.

【図6】本発明の半導体集積回路装置の製造方法におけ
る第1絶縁部材の構造の実施の形態の一例を示す斜視図
である。
FIG. 6 is a perspective view showing an example of an embodiment of a structure of a first insulating member in a method for manufacturing a semiconductor integrated circuit device of the present invention.

【図7】本発明の半導体集積回路装置の製造方法におけ
る第2絶縁部材の構造の実施の形態の一例を示す斜視図
である。
FIG. 7 is a perspective view showing an example of an embodiment of a structure of a second insulating member in a method for manufacturing a semiconductor integrated circuit device of the present invention.

【図8】本発明の半導体集積回路装置の製造方法におけ
るスティック状の基板部材の構造の実施の形態の一例を
示す斜視図である。
FIG. 8 is a perspective view showing an example of an embodiment of the structure of a stick-shaped substrate member in the method for manufacturing a semiconductor integrated circuit device of the present invention.

【図9】本発明による半導体集積回路装置の構造の実施
の形態の一例を示す斜視図である。
FIG. 9 is a perspective view showing an example of an embodiment of the structure of a semiconductor integrated circuit device according to the present invention.

【図10】本発明の他の実施の形態である半導体集積回
路装置の構造の一例を示す断面図である。
FIG. 10 is a sectional view showing an example of the structure of a semiconductor integrated circuit device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体素子 1a 裏面電極 1b 表面電極 2 セラミック基板(素子搭載基板) 2a 素子搭載面 2b 非素子搭載面 2c 側面 2d 端部 2e 外周部 2f 外周端部 2g 基板内方 3 周辺部 4a 第1薄膜引出し電極(薄膜引出し電極) 4b 第2薄膜引出し電極(薄膜引出し電極) 5 第2絶縁部材 5a 対向面 5b 露出面 5c 側面 5d 端部 5e 外周部 6 薄膜外部端子 7 乳剤 8 板部材 8a 基板領域 9 V溝 10a スキージ 10b スクリーン 10c ぺースト 10d スクリーン枠 11 第1絶縁部材 11a 第1接合面 11b 第2接合面 11c 外周部 11d 側面 12 素子収容基板 12a 貫通孔 12b 接合面 12c 側面 13 スティック状の基板部材 Reference Signs List 1 semiconductor element 1a back electrode 1b front electrode 2 ceramic substrate (element mounting substrate) 2a element mounting surface 2b non-element mounting surface 2c side surface 2d end 2e outer peripheral portion 2f outer peripheral end 2g substrate inner 3 peripheral portion 4a first thin film drawing Electrode (thin film extraction electrode) 4b Second thin film extraction electrode (thin film extraction electrode) 5 Second insulating member 5a Opposed surface 5b Exposed surface 5c Side surface 5d End 5e Outer periphery 6 Thin film external terminal 7 Emulsion 8 Plate member 8a Substrate area 9 V Groove 10a Squeegee 10b Screen 10c Paste 10d Screen frame 11 First insulating member 11a First joining surface 11b Second joining surface 11c Outer peripheral portion 11d Side surface 12 Element housing substrate 12a Through hole 12b Joint surface 12c Side surface 13 Stick-shaped substrate member

フロントページの続き (72)発明者 山田 耕平 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内Continuing from the front page (72) Inventor Kohei Yamada 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo In the semiconductor division of Hitachi, Ltd.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子を搭載してなる半導体集積回
路装置であって、 前記半導体素子を搭載する素子搭載面およびこれの反対
側の非素子搭載面を備えた素子搭載基板と、 前記素子搭載基板の素子搭載面と接合する第1接合面お
よびこれの反対側の第2接合面を備え、かつ前記半導体
素子の周辺部に埋め込まれた第1絶縁部材と、 前記素子搭載基板の非素子搭載面と反対側の露出面を備
えた第2絶縁部材と、 前記素子搭載基板の素子搭載面と前記第1絶縁部材の第
2接合面とにおいてそれぞれに相反する方向に形成さ
れ、かつ前記半導体素子の表裏面電極とそれぞれ別々に
電気的に接続する少なくとも2つの薄膜引出し電極と、 前記薄膜引出し電極と電気的に接続し、かつ非素子搭載
面または前記露出面のうちの少なくとも何れか一方の面
に形成された薄膜外部端子とを有することを特徴とする
半導体集積回路装置。
1. A semiconductor integrated circuit device having a semiconductor element mounted thereon, comprising: an element mounting board having an element mounting surface on which the semiconductor element is mounted and a non-element mounting surface opposite to the element mounting surface; A first insulating member having a first bonding surface to be bonded to an element mounting surface of the substrate and a second bonding surface opposite to the first bonding surface, and embedded in a peripheral portion of the semiconductor element; A second insulating member having an exposed surface opposite to a surface; and a semiconductor element formed in opposite directions on an element mounting surface of the element mounting board and a second bonding surface of the first insulating member. At least two thin film extraction electrodes electrically connected to the front and back electrodes separately, and electrically connected to the thin film extraction electrode, and at least one of the non-element mounting surface and the exposed surface The semiconductor integrated circuit device characterized by having a thin-film external terminals formed on.
【請求項2】 請求項1記載の半導体集積回路装置であ
って、前記第1絶縁部材の第2接合面が前記半導体素子
の周辺部に埋め込まれた後の研磨によって形成され、か
つ前記研磨によって露出された前記半導体素子の表面電
極と前記第2接合面に形成された薄膜引出し電極とが電
気的に接続されていることを特徴とする半導体集積回路
装置。
2. The semiconductor integrated circuit device according to claim 1, wherein the second bonding surface of the first insulating member is formed by polishing after being embedded in a peripheral portion of the semiconductor element, and is formed by the polishing. A semiconductor integrated circuit device, wherein the exposed surface electrode of the semiconductor element is electrically connected to a thin-film extraction electrode formed on the second bonding surface.
【請求項3】 請求項1記載の半導体集積回路装置であ
って、貫通孔を有した素子収容基板が前記素子搭載基板
の素子搭載面に接合されるとともに、前記第1絶縁部材
が前記貫通孔においてこれに収容された前記半導体素子
の裏面電極を露出させて前記半導体素子の周辺部に埋め
込まれ、前記第1絶縁部材の第2接合面および前記素子
収容基板の接合面に形成された薄膜引出し電極と前記半
導体素子の裏面電極とが電気的に接続されていることを
特徴とする半導体集積回路装置。
3. The semiconductor integrated circuit device according to claim 1, wherein an element housing substrate having a through hole is joined to an element mounting surface of said element mounting substrate, and said first insulating member is formed in said through hole. A thin film lead formed on the second bonding surface of the first insulating member and the bonding surface of the element housing substrate, by exposing a back electrode of the semiconductor element housed therein to be embedded in a peripheral portion of the semiconductor element. A semiconductor integrated circuit device, wherein an electrode and a back electrode of the semiconductor element are electrically connected.
【請求項4】 請求項1,2または3記載の半導体集積
回路装置であって、2つの前記薄膜外部端子が前記素子
搭載基板の非素子搭載面または前記第2絶縁部材の露出
面のうちの少なくとも何れか一方の面に形成されている
ダイオードであることを特徴とする半導体集積回路装
置。
4. The semiconductor integrated circuit device according to claim 1, wherein the two thin film external terminals are one of a non-element mounting surface of the element mounting substrate and an exposed surface of the second insulating member. A semiconductor integrated circuit device comprising a diode formed on at least one of the surfaces.
【請求項5】 請求項1,2,3または4記載の半導体
集積回路装置の製造方法であって、 前記素子搭載基板の素子搭載面に前記薄膜引出し電極を
形成する工程、 前記素子搭載基板の非素子搭載面に前記薄膜外部端子を
形成する工程、 前記半導体素子の表裏面電極のうちの何れか一方と前記
薄膜引出し電極とを電気的に接続させて前記半導体素子
を前記素子搭載面に搭載する工程、 前記半導体素子の周辺部に前記第1絶縁部材を埋め込む
工程、 前記半導体素子の表裏面電極のうちの何れか他方と前記
薄膜引出し電極とを電気的に接続させて前記薄膜引出し
電極を前記第1絶縁部材の前記第2接合面に形成する工
程、 前記第2絶縁部材の露出面を露出させて前記第2絶縁部
材を前記第1絶縁部材の前記第2接合面に接合する工
程、 前記素子搭載基板の非素子搭載面に形成した前記薄膜外
部端子と相反する方向に形成された少なくとも2つの前
記薄膜引出し電極とをそれぞれに電気的に接続する工程
を含むことを特徴とする半導体集積回路装置の製造方
法。
5. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein the step of forming the thin-film lead-out electrode on an element mounting surface of the element mounting substrate is performed. Forming the thin-film external terminals on the non-element mounting surface, and electrically connecting one of the front and back electrodes of the semiconductor element and the thin-film extraction electrode to mount the semiconductor element on the element mounting surface Embedding the first insulating member in a peripheral portion of the semiconductor element, electrically connecting the other of the front and back electrodes of the semiconductor element and the thin film extraction electrode to form the thin film extraction electrode. Forming the first insulating member on the second joint surface; exposing an exposed surface of the second insulating member to join the second insulating member to the second joint surface of the first insulating member; The element A step of electrically connecting the thin film external terminals formed on the non-element mounting surface of the mounting substrate to at least two thin film extraction electrodes formed in directions opposite to each other. Manufacturing method.
【請求項6】 請求項1,2,3,4または5記載の半
導体集積回路装置の製造方法であって、前記第1絶縁部
材を前記半導体素子の周辺部に埋め込んだ後、前記第2
接合面を研磨して前記半導体素子の表面電極を露出さ
せ、露出した前記半導体素子の表面電極と前記薄膜引出
し電極とを電気的に接続させて前記第2接合面に前記薄
膜引出し電極を形成することを特徴とする半導体集積回
路装置の製造方法。
6. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein said first insulating member is embedded in a peripheral portion of said semiconductor element, and said second insulating member is embedded in said semiconductor device.
The bonding surface is polished to expose the surface electrode of the semiconductor element, and the exposed surface electrode of the semiconductor element and the thin film extraction electrode are electrically connected to form the thin film extraction electrode on the second bonding surface. A method for manufacturing a semiconductor integrated circuit device.
【請求項7】 請求項1,2,3,4,5または6記載
の半導体集積回路装置の製造方法であって、 所定数の前記素子搭載基板に対応した基板領域を有する
板部材を準備する工程、 前記板部材の素子搭載基板の素子搭載面において、各々
の前記素子搭載面に同一側の外周端部から基板内方に向
けて前記薄膜引出し電極を形成する工程、 前記素子搭載基板の非素子搭載面の所定箇所に薄膜外部
端子を形成する工程、 前記素子搭載基板の薄膜引出し電極と前記半導体素子の
裏面電極とを電気的に接続させて前記半導体素子を前記
素子搭載基板に搭載する工程、 前記半導体素子の周辺部に前記第1絶縁部材を埋め込む
工程、 前記第1絶縁部材の第2接合面を研磨して前記半導体素
子の表面電極を露出させる工程、 前記半導体素子の表面電極と前記薄膜引出し電極とを電
気的に接続させて前記第2接合面に前記薄膜引出し電極
を形成する工程、 前記第2絶縁部材を前記第1絶縁部材に接合させて形成
する工程、 前記板部材を各々の薄膜引出し電極が形成された外周端
部に沿って切断して前記素子搭載基板の側面を露出させ
る工程、 少なくとも前記素子搭載基板の側面に薄膜外部端子を形
成して、前記薄膜引出し電極と前記薄膜外部端子とを電
気的に接続する工程を含むことを特徴とする半導体集積
回路装置の製造方法。
7. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein a plate member having a substrate area corresponding to a predetermined number of said element mounting substrates is prepared. A step of forming the thin-film lead-out electrodes on the element mounting surface of the element mounting board of the plate member from the outer peripheral edge on the same side toward the inside of the substrate on each of the element mounting surfaces; Forming a thin film external terminal at a predetermined position on an element mounting surface; and electrically connecting a thin film lead electrode of the element mounting substrate and a back electrode of the semiconductor element to mount the semiconductor element on the element mounting substrate. Embedding the first insulating member in a peripheral portion of the semiconductor element; polishing a second bonding surface of the first insulating member to expose a surface electrode of the semiconductor element; A step of electrically connecting a thin-film extraction electrode to form the thin-film extraction electrode on the second bonding surface; a step of forming the second insulating member by bonding the first insulating member to the first insulating member; A step of exposing the side surface of the element mounting substrate by cutting along an outer peripheral end portion on which the thin film extraction electrode is formed, at least forming a thin film external terminal on the side surface of the element mounting substrate, and A method for manufacturing a semiconductor integrated circuit device, comprising a step of electrically connecting thin film external terminals.
【請求項8】 請求項1,2,3,4,5,6または7
記載の半導体集積回路装置の製造方法であって、少なく
とも2つの前記薄膜引出し電極と前記素子搭載基板の非
素子搭載面に形成する前記薄膜外部端子とをスクリーン
印刷によって形成することを特徴とする半導体集積回路
装置の製造方法。
8. The method of claim 1, 2, 3, 4, 5, 6, or 7.
5. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein at least two of said thin film lead electrodes and said thin film external terminals formed on a non-element mounting surface of said element mounting substrate are formed by screen printing. A method for manufacturing an integrated circuit device.
【請求項9】 請求項1,2,3,4,5,6,7また
は8記載の半導体集積回路装置の製造方法であって、ダ
イオードとして2つの薄膜外部端子を前記素子搭載基板
の非素子搭載面または前記第2絶縁部材の露出面のうち
の少なくとも何れか一方の面に形成することを特徴とす
る半導体集積回路装置の製造方法。
9. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein two thin-film external terminals as diodes are provided on a non-element of the element mounting substrate. A method of manufacturing a semiconductor integrated circuit device, wherein the method is formed on at least one of a mounting surface and an exposed surface of the second insulating member.
JP23534596A 1996-09-05 1996-09-05 Semiconductor integrated circuit device and manufacturing method thereof Pending JPH1079461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23534596A JPH1079461A (en) 1996-09-05 1996-09-05 Semiconductor integrated circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23534596A JPH1079461A (en) 1996-09-05 1996-09-05 Semiconductor integrated circuit device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH1079461A true JPH1079461A (en) 1998-03-24

Family

ID=16984723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23534596A Pending JPH1079461A (en) 1996-09-05 1996-09-05 Semiconductor integrated circuit device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH1079461A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176263A (en) * 2010-02-25 2011-09-08 Inpaq Technology Co Ltd Chip-scale semiconductor device package and method of manufacturing the same
JP2016152416A (en) * 2015-02-17 2016-08-22 立昌先進科技股▲分▼有限公司 Multi-function miniaturized surface-mount device and method for producing the same
JP2017514304A (en) * 2014-04-16 2017-06-01 クアルコム,インコーポレイテッド A die package comprising a die-to-wire connector and a wire-to-die connector configured to couple to the die package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176263A (en) * 2010-02-25 2011-09-08 Inpaq Technology Co Ltd Chip-scale semiconductor device package and method of manufacturing the same
JP2017514304A (en) * 2014-04-16 2017-06-01 クアルコム,インコーポレイテッド A die package comprising a die-to-wire connector and a wire-to-die connector configured to couple to the die package
CN107567656A (en) * 2014-04-16 2018-01-09 高通股份有限公司 Die package including tube core to wire and cable connector and the cable of die package is configured to couple to die connectors
JP2016152416A (en) * 2015-02-17 2016-08-22 立昌先進科技股▲分▼有限公司 Multi-function miniaturized surface-mount device and method for producing the same

Similar Documents

Publication Publication Date Title
JP3011233B2 (en) Semiconductor package and its semiconductor mounting structure
US6717252B2 (en) Semiconductor device
JP2003116066A (en) Solid-state image sensing device and manufacturing method therefor
JPH065401A (en) Chip type resistor element and semiconductor device
JP2004071961A (en) Compound module and manufacturing method thereof
GB2199988A (en) Multi-layer molded plastic ic package
JPS62202548A (en) Semiconductor device
JPH1079461A (en) Semiconductor integrated circuit device and manufacturing method thereof
US20050012117A1 (en) Power MOSFET, power MOSFET packaged device, and method of manufacturing power MOSFET
JP3258428B2 (en) Method for manufacturing composite semiconductor device
JP3297959B2 (en) Semiconductor device
JPH05304282A (en) Integrated circuit device
JPH05129505A (en) Lead frame for electronic-circuit-element mounting use
JPH1187558A (en) Semiconductor device with outer connection terminal
JPH0451056B2 (en)
JPH0661404A (en) Semiconductor device
JPH1070208A (en) Semiconductor integrated circuit device and manufacture thereof
JP2002246531A (en) Lead frame and method for manufacturing resin molding semiconductor device using the same
JPH05326618A (en) Semiconductor device
JPH09219462A (en) Semiconductor integrated circuit device and manufacture thereof
JP2975783B2 (en) Lead frame and semiconductor device
JPH04247645A (en) Metal substrate mounting structure
JP2006253360A (en) Semiconductor device and manufacturing method thereof
JP2879503B2 (en) Surface mount type electronic circuit device
US20070231968A1 (en) Method for Producing an Electronic Circuit