JPH1070283A - Thin film transistor and fabrication thereof - Google Patents

Thin film transistor and fabrication thereof

Info

Publication number
JPH1070283A
JPH1070283A JP21662997A JP21662997A JPH1070283A JP H1070283 A JPH1070283 A JP H1070283A JP 21662997 A JP21662997 A JP 21662997A JP 21662997 A JP21662997 A JP 21662997A JP H1070283 A JPH1070283 A JP H1070283A
Authority
JP
Japan
Prior art keywords
film
thin film
film transistor
light absorbing
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21662997A
Other languages
Japanese (ja)
Inventor
Hiroshi Komatsu
博志 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP21662997A priority Critical patent/JPH1070283A/en
Publication of JPH1070283A publication Critical patent/JPH1070283A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a thin film transistor in which an inexpensive substrate can be employed by forming a light absorbing layer of a conductive material having high melting point on a first passivation layer, forming a second passivation layer thereon and then forming a silicon channel region of a thin film transistor further thereon. SOLUTION: An inexpensive hard glass substrate 1 is entirely coated with a lower passivation layer 12 of a silicon oxide or a silicon nitride and a light absorbing layer 13 of a material having high melting point is formed thereon in a small size region. The thin film transistor comprises an upper passivation layer 14 covering the layer 13, a source layer 15 and a drain layer 16 formed directly above the light absorbing layer 13 on the passivation layer 14 while being spaced apart from each other, and a channel layer 17 having an overlapping margin between them. Since a first passivation layer is formed on a substrate, warping of the substrate can be suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チャネル部をシリ
コンとする薄膜トランジスタ(TFT)及びその製造方
法に関し、特に安価なガラス基板が使用可能な薄膜トラ
ンジスタ構造及びその低温プロセスの採用に有益なチャ
ネル部の固相成長化技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (TFT) having a channel portion of silicon and a method of manufacturing the same, and more particularly, to a thin film transistor structure in which an inexpensive glass substrate can be used and a channel portion useful for adopting a low temperature process. The present invention relates to a solid phase growth technique.

【0002】[0002]

【従来の技術】従来、例えば低温プロセス等に適用され
るスタガー構造を備えた多結晶シリコン薄膜トランジス
タの構造は、図5に示すように、安価なハードガラス基
板1が用いられ、これに全面被覆したパッシベーション
膜2上に相離間して形成されたリン・ドープのソース膜
3及びドレイン膜4と、そのソース膜3とドレイン膜4
との間に重なり余裕をもったアンドープの多結晶シリコ
ン膜たるチャネル膜5と、チャネル膜5上にMOS(M
IS)部を構成すべきゲート絶縁膜たる薄いシリコン酸
化膜6及びN型高濃度の多結晶シリコンのゲート電極7
と、ゲート電極7等を覆う層間絶縁膜としてのシリコン
酸化膜8と、ソース膜3及びドレイン膜4にコンタクト
ホールを介して導電接触するアルミニウムのソース電極
9及び透明電極(ITO)としての画素電極(ドレイン
電極)10と、を備えるものである。
2. Description of the Related Art Conventionally, as shown in FIG. 5, an inexpensive hard glass substrate 1 is used for a structure of a polycrystalline silicon thin film transistor having a staggered structure which is applied to a low-temperature process or the like. A phosphorus-doped source film 3 and a drain film 4 formed on the passivation film 2 at a distance from each other, and the source film 3 and the drain film 4
And a channel film 5 which is an undoped polycrystalline silicon film having an overlap margin between the channel film 5 and a MOS (M
IS) A thin silicon oxide film 6 serving as a gate insulating film to be formed and a gate electrode 7 of N-type high-concentration polycrystalline silicon
A silicon oxide film 8 serving as an interlayer insulating film covering the gate electrode 7 and the like; an aluminum source electrode 9 in conductive contact with the source film 3 and the drain film 4 via a contact hole; and a pixel electrode serving as a transparent electrode (ITO). (Drain electrode) 10.

【0003】かかる構造の薄膜トランジスタ(TFT)
におけるチャネル膜5を得るまでのプロセスは、まず図
6(A)に示す如く、ハードガラス基板1上にシリコン
酸化膜のパッシベーション膜2を全面被覆し、その上に
低圧CVD法あるいはイオン打ち込み法などによりリン
・ドープの多結晶シリコン膜を被覆してから、パターニ
ングによりソース膜3及びドレイン膜4を形成する。次
に、図6(B)に示すように、ソース膜3及びドレイン
膜4上に多結晶シリコン膜を全面被覆し、これをパター
ニングしてアンドープのチャネル膜5を形成した後、ト
ランジスタのオン電流容量を大とすべく、加熱炉内で基
板全体を加熱し、チャネル膜5の多結晶シリコンを再結
晶(固相成長)化させグレインサイズの大きな多結晶シ
リコンを形成する。
A thin film transistor (TFT) having such a structure
6A, a passivation film 2 of a silicon oxide film is entirely coated on a hard glass substrate 1 as shown in FIG. 6A, and a low-pressure CVD method or an ion implantation method is performed thereon. To form a source film 3 and a drain film 4 by patterning. Next, as shown in FIG. 6 (B), a polycrystalline silicon film is entirely coated on the source film 3 and the drain film 4 and is patterned to form an undoped channel film 5. In order to increase the capacity, the entire substrate is heated in a heating furnace, and the polycrystalline silicon of the channel film 5 is recrystallized (solid phase growth) to form polycrystalline silicon having a large grain size.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記固
相成長工程にあっては次の問題点がある。
However, the solid-phase growth process has the following problems.

【0005】 固相成長工程は、適宜の粒径を得るた
め、基板全体を600℃前後の高温で数十時間加熱する
ものであるが、基板材料として低転位温度の安価なハー
ドガラス基板1を用いるので、基板1自体が軟化しやす
く、炉出し後の基板には歪み,伸縮などの変形が生じて
しまう。このため、固相成長工程以降の微細加工がはな
はだ困難となり、到底実用に供し得ない。換言すれば低
温プロセスにおいて安価なハードガラス基板1を用いた
場合、チャネル膜5の固相成長化により多結晶シリコン
の粒径を拡大して改質できるものの、それにはハードガ
ラス基板1の変形が常に伴う。
In the solid phase growth step, the entire substrate is heated at a high temperature of about 600 ° C. for several tens of hours in order to obtain an appropriate grain size. However, an inexpensive hard glass substrate 1 having a low dislocation temperature is used as a substrate material. Since the substrate 1 is used, the substrate 1 itself is easily softened, and the substrate after being removed from the furnace is deformed such as distortion and expansion and contraction. For this reason, microfabrication after the solid phase growth step is extremely difficult, and cannot be practically used at all. In other words, when an inexpensive hard glass substrate 1 is used in a low-temperature process, the grain size of polycrystalline silicon can be increased by solid-phase growth of the channel film 5 and the hard glass substrate 1 is deformed. Always accompany.

【0006】 形状変形による微細加工の困難さに加
えて、固相成長中におけるハードガラス基板1の軟化に
よって、ハードガラス基板1中からパッシベーション膜
2を介して不純物がチャネル膜5に侵入するため、固相
成長によって粒径は大きくなるものの、この不純物侵入
が却ってトランジスタ特性の劣化を招く。
In addition to the difficulty of microfabrication due to shape deformation, softening of the hard glass substrate 1 during solid phase growth causes impurities to enter the channel film 5 from the hard glass substrate 1 via the passivation film 2. Although the grain size is increased by the solid phase growth, the intrusion of the impurities rather causes the deterioration of the transistor characteristics.

【0007】そこで、本発明の課題は、基板自体に対し
てはそれが軟化しない程度に低温維持できると共に、チ
ャネル膜に対してはその多結晶シリコンが最適に固相成
長するように加熱すべく、膜構造の改良及び短時間間接
局部加熱法を採用することにより、安価な基板の使用が
可能で、チャネル膜のグレインサイズが大きくトランジ
スタ特性の向上した薄膜トランジスタ及びその製造方法
を提供することにある。
Therefore, an object of the present invention is to maintain the substrate at a low temperature to the extent that it does not soften, and to heat the channel film so that the polycrystalline silicon is optimally grown in solid phase. An object of the present invention is to provide a thin film transistor in which an inexpensive substrate can be used, a channel film has a large grain size, and transistor characteristics are improved by improving the film structure and employing a short-time indirect local heating method. .

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に、本発明の講じた手段は、通常の低温プロセス又は高
温プロセスにおいても適用される膜構造の如く、透明基
板上に少なくともチャネル部(チャネル膜)を多結晶シ
リコンとする薄膜トランジスタ構造において、透明基板
上にパッシベーション膜を介してチャネル部を直接形成
したものでなく、チャネル部直下の領域に上下パッシベ
ーション膜で挟まれた光吸収膜を挿設したものである。
この光吸収膜は、製造プロセス中のランプアニールに適
合するように、所定波長領域の選択光吸収性に富みアニ
ール工程中においては蓄熱膜としての熱源の機能を果た
し、しかもそれ自身が融溶変形しがたい高融点材質(耐
熱性材)と以って形成されている。この光吸収膜は主に
製造プロセスにおけるチャネル部の固相成長を促進させ
る間接熱源としての意義を有するが、トランジスタの動
作上の機能要素たるバックゲート電極とすべく導電性材
質を以て形成しても良い。
Means for Solving the Problems To solve the above-mentioned problems, the means taken by the present invention is to provide at least a channel portion on a transparent substrate (such as a film structure applied also in a normal low-temperature process or a high-temperature process). In a thin film transistor structure using polycrystalline silicon as the channel film, a channel portion is not directly formed on a transparent substrate via a passivation film, but a light absorbing film sandwiched between upper and lower passivation films is inserted in a region immediately below the channel portion. It was established.
This light-absorbing film is rich in selective light absorption in a predetermined wavelength range so as to be compatible with lamp annealing during the manufacturing process, and acts as a heat source as a heat storage film during the annealing step, and itself melts and deforms. It is formed of a refractory high melting point material (heat resistant material). Although this light absorbing film mainly serves as an indirect heat source for promoting the solid phase growth of the channel portion in the manufacturing process, it can be formed using a conductive material so as to serve as a back gate electrode which is a functional element in the operation of the transistor. good.

【0009】また、光吸収膜自体をバックゲート電極と
して利用するばかりでなく、例えば光吸収膜の形成工程
において同質材を以って形成されたソース配線又はドレ
イン配線を有する構造を採用しても良い。
In addition to using the light absorbing film itself as a back gate electrode, for example, a structure having a source wiring or a drain wiring formed of the same material in the process of forming the light absorbing film may be employed. good.

【0010】かかる構造を得るために、本発明の講じた
薄膜トランジスタの製造方法は、透明基板上に下パッシ
ベーション膜を被覆した後、この膜上のチャネル部形成
予定領域において所定波長領域の選択光吸収性に富む高
融点材質を以て少なくとも光吸収膜を形成してから、こ
の光吸収膜上を上パッシベーション膜で覆い、上下パッ
シベーション膜で挟まれた光吸収膜のサンドイッチ構造
を設ける。次に、光吸収膜上に直接又は間接に多結晶シ
リコンを用いた所要のチャネル部を形成した後、上記所
定波長領域に適合する光源(例えばハロゲンランプ)を
以ってランプアールを施し、チャネル部を固相成長化さ
せて多結晶シリコンの粒径を大きくする。
In order to obtain such a structure, a method of manufacturing a thin film transistor according to the present invention is to cover a transparent substrate with a lower passivation film and then selectively absorb light in a predetermined wavelength region in a region where a channel portion is to be formed on the film. After forming at least a light absorbing film using a high melting point material having a good property, the light absorbing film is covered with an upper passivation film, and a sandwich structure of the light absorbing film sandwiched between the upper and lower passivation films is provided. Next, after a required channel portion using polycrystalline silicon is formed directly or indirectly on the light absorbing film, a lamp radius is applied with a light source (for example, a halogen lamp) adapted to the above-described predetermined wavelength region, and the channel is formed. The portion is solid-phase grown to increase the grain size of the polycrystalline silicon.

【0011】[0011]

【作用】このように、上下パッシベーション膜で挟まれ
た光吸収膜を透明基板とチャネル部との間に介在させた
構造を採用すれば、ハロゲンランプ等により基板全体に
対して光照射を行うと、照射光は透明基板自体を透過す
るが、光吸収膜には効率良く吸収されるので、これによ
り光吸収膜の温度が上昇し、これが高温となると共に、
この光吸収膜自体が今度はその近傍の局部的熱源とな
り、熱伝導又は熱輻射によりチャネル部を加熱する。こ
のため、チャネル部の多結晶シリコンの固相成長が促進
され、グレインサイズの大きな多結晶シリコンが形成さ
れる。したがってトランジスタの特性上、オン電流容量
が大きくなる。このランプアニール工程においては、透
明基板自体は局部的熱源たる光吸収膜から伝導熱を主に
受熱するが、透明基板は光吸収膜に比してその熱容量が
相当大きく、且つ光吸収膜は透明基板の片面上に小サイ
ズに形成されているので、透明基板はヒートシンクとし
て機能し、高温には至らない。したがって、安価なハー
ドガラス基板を用いても、基板変形が発生せず、上層の
微細加工の障害が解消する。ここで注目すべきことは、
光吸収膜の温度は透明基板の転位点以上(例えば700
〜800℃)に設定できることである。この利益は透明
基板の変形を伴わずに固相成長温度の最適化に寄与し、
オン電流容量の増大したトランジスタが実現される。ま
たランプアニールの時間を従来の加熱炉使用の熱アニー
ルの場合に比し、短時間(例えば1〜2時間)で実行で
き、スループットの増大が図れる。
As described above, by adopting a structure in which the light absorbing film sandwiched between the upper and lower passivation films is interposed between the transparent substrate and the channel portion, light irradiation can be performed on the entire substrate by a halogen lamp or the like. The irradiation light passes through the transparent substrate itself, but is efficiently absorbed by the light absorbing film, so that the temperature of the light absorbing film rises, and this increases the temperature,
This light absorbing film itself becomes a local heat source in the vicinity thereof, and heats the channel portion by heat conduction or heat radiation. Therefore, solid phase growth of polycrystalline silicon in the channel portion is promoted, and polycrystalline silicon having a large grain size is formed. Therefore, the ON current capacity is increased due to the characteristics of the transistor. In this lamp annealing step, the transparent substrate itself mainly receives conduction heat from the light absorbing film which is a local heat source, but the transparent substrate has a considerably larger heat capacity than the light absorbing film, and the light absorbing film is transparent. Since the transparent substrate is formed in a small size on one side of the substrate, the transparent substrate functions as a heat sink and does not reach a high temperature. Therefore, even if an inexpensive hard glass substrate is used, no substrate deformation occurs, and the obstacle to fine processing of the upper layer is eliminated. The thing to note here is that
The temperature of the light absorbing film is equal to or higher than the dislocation point of the transparent substrate (for example, 700
800800 ° C.). This benefit contributes to optimization of the solid phase growth temperature without deformation of the transparent substrate,
A transistor with an increased on-current capacity is realized. Further, the lamp annealing time can be shortened (for example, 1 to 2 hours) as compared with the case of the conventional thermal annealing using a heating furnace, and the throughput can be increased.

【0012】この光吸収膜及びその上下パッシベーショ
ン膜はランプアニール時における光吸収膜直下の透明基
板から発生する不純物のチャネル部への侵入を阻止す
る。勿論、下パッシベーション膜の膜厚は充分厚いこと
が望ましいが、光吸収膜直下の部分が熱伝導で加熱され
るだけであるから、下パッシベーション膜厚が薄くて
も、光吸収膜自体が不純物侵入のバリアとして機能す
る。一方、上パッシベーション膜は光吸収膜からの不純
物がチャネル部へ侵入することを防止するものである
が、光吸収膜の材質が高融点材料である故、蒸発不純物
量が少ないので、上パッシベーション膜厚は比較的薄く
ても良い。
The light absorbing film and the upper and lower passivation films prevent intrusion of impurities generated from the transparent substrate immediately below the light absorbing film into the channel portion during lamp annealing. Of course, it is desirable that the thickness of the lower passivation film is sufficiently large. However, since only the portion immediately below the light absorbing film is heated by heat conduction, even if the lower passivation film is thin, the light absorbing film itself does not penetrate impurities. Function as a barrier for On the other hand, the upper passivation film prevents impurities from the light-absorbing film from entering the channel portion. However, since the light-absorbing film is made of a high-melting-point material, the amount of evaporated impurities is small. The thickness may be relatively thin.

【0013】光吸収膜は上記製造プロセス上において意
義を有するだけでなく、バックゲート電極としての使用
も可能で、この場合は工程数の削減が図れる。また、光
吸収膜の形成工程においてこれとは別にソース配線又は
ドレイン配線の同時形成も可能であり、これも工程数の
減少につながる。
The light absorbing film is not only meaningful in the above manufacturing process, but also can be used as a back gate electrode. In this case, the number of steps can be reduced. In addition, in the step of forming the light absorbing film, a source wiring or a drain wiring can be simultaneously formed separately, which also leads to a reduction in the number of steps.

【0014】[0014]

【発明の実施の形態】次に、本発明の実施例を添付図面
に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the accompanying drawings.

【0015】図1(A)は本発明の低温プロセスに適用
される実施例に係る薄膜トランジスタの構造を示す縦断
面図で、図1(B)は同構造の平面図である。
FIG. 1A is a longitudinal sectional view showing a structure of a thin film transistor according to an embodiment applied to a low-temperature process of the present invention, and FIG. 1B is a plan view of the same structure.

【0016】この多結晶シリコン薄膜トランジスタの構
造は、安価なハードガラス基板1が用いられ、この上に
全面被覆したシリコン酸化膜又は窒化シリコン膜の下パ
ッシベーション膜12と、この膜12上の小サイズ領域
に形成された厚さ2000〜3000Å程度でタングス
テン,モリブデン,チタン,シリサイド,シリコンなど
の高融点材質の光吸収膜13と、この膜13を被覆する
上パッシベーション膜14と、光吸収膜13の直上の上
パッシベーション膜14上に相離間して形成されたリン
・ドープのソース膜15及びドレイン膜16と、ソース
膜15とドレイン膜16との間に重なり余裕をもったア
ンドープの多結晶シリコン膜たるチャネル膜17と、チ
ャネル膜17上にMOS部を構成すべきゲート絶縁膜た
る薄いシリコン酸化膜18及びN型高濃度の多結晶シリ
コンのゲート電極19と、ゲート電極19等を覆う層間
絶縁膜としての厚いシリコン酸化膜20と、ソース膜1
5及びドレイン膜16にコンタクトホールを介して導電
接触するアルミニウムのソース電極21及び透明電極
(ITO)としての画素電極(ドレイン電極)22と、
を備えるものである。
The structure of this polycrystalline silicon thin film transistor uses an inexpensive hard glass substrate 1, a lower passivation film 12 of a silicon oxide film or a silicon nitride film which covers the entire surface thereof, and a small size region on the film 12. A light-absorbing film 13 of a high melting point material such as tungsten, molybdenum, titanium, silicide, silicon, and the like, an upper passivation film 14 covering the film 13, A phosphorus-doped source film 15 and a drain film 16 formed separately on the upper passivation film 14 and an undoped polycrystalline silicon film having a margin between the source film 15 and the drain film 16. A channel film 17 and a thin silicon oxide serving as a gate insulating film to form a MOS portion on the channel film 17 The film 18 and the N-type high-concentration gate electrode 19 of polycrystalline silicon, a thick silicon oxide film 20 as an interlayer insulating film covering the gate electrode 19, etc., the source film 1
An aluminum source electrode 21 and a pixel electrode (drain electrode) 22 as a transparent electrode (ITO), which are in conductive contact with the drain electrode 5 and the drain film 16 via a contact hole;
It is provided with.

【0017】光吸収膜13は図1(B)に示す如く、そ
の平面占有面積内にソース膜15及びドレイン膜16と
チャネル膜17を含むような合わせ余裕をもってパター
ニングされたもので、またチャネル膜17の幅はソース
膜15及びドレイン膜16のそれに比して狭くしてあ
る。
As shown in FIG. 1B, the light absorbing film 13 is patterned so as to include the source film 15 and the drain film 16 and the channel film 17 within its plane occupied area. The width of 17 is smaller than those of the source film 15 and the drain film 16.

【0018】この薄膜トランジスタにおいてチャネル膜
17を得るまでのプロセスは、まず図2(A)に示す如
く、ハードガラス基板1を準備し、この上にシリコン酸
化膜又は窒化シリコン膜などの下パッシベーション膜1
2をCVDにより全面被着し、その上にスパッタリング
等により厚さ2000〜3000Å程度の高融点材質膜
(例えば、タングステン,モリブデン,チタン,シリサ
イド,シリコン)を形成した後、この膜をパターニング
して光吸収膜13を得る。次に、図2(B)に示す如
く、光吸収膜14上に厚さ500〜1000Å程度の上
パッシベーション膜14をCVDにより被覆する。次
に、図2(C)に示す如く、光吸収膜14の真上の上パ
ッシベーション膜14上に低圧CVDあるいはイオン打
ち込み法によりリン・ドープの多結晶シリコン膜を被覆
してから、パターニングによりソース膜15及びドレイ
ン膜16を形成する。次に、図2(D)に示すように、
ソース膜15及びドレイン膜16上に多結晶シリコン膜
を全面被覆し、これをパターニングしてアンドープのチ
ャネル膜5を形成する。この時点でのチャネル膜5の多
結晶シリコンの粒径は比較的小さいが、ここで基板全体
はハロゲンランプを光源とする光照射によりランプアニ
ール(中心波長1.1μm)が施される。照射光は透明
なハードガラス基板1を透過するが、光吸収膜13の領
域に当たる照射光はそれに効率良く吸収される。これに
より光吸収膜13の温度が上昇し、これが高温となるの
で、光吸収膜13自体がその周囲に対する局部的熱源と
なり、熱伝導又は熱輻射によりチャネル膜17を加熱す
る。チャネル膜17が加熱されると、その多結晶シリコ
ンが固相成長する。この固相成長の温度はチャネル膜1
7の温度,熱容量等に依存するが、チャネル膜17の温
度はまた光照射の照度及び時間に依存している。本実例
では光吸収膜13が極度に高温とならず、ある程度の定
常温度を維持させるため、光照射を間欠的に実行した。
また固相成長時のチャネル膜17の温度を700〜80
0℃で維持することができた。
In the process of obtaining a channel film 17 in this thin film transistor, first, as shown in FIG. 2A, a hard glass substrate 1 is prepared, and a lower passivation film 1 such as a silicon oxide film or a silicon nitride film is formed thereon.
2, a high melting point material film (for example, tungsten, molybdenum, titanium, silicide, silicon) having a thickness of about 2000 to 3000 ° is formed thereon by sputtering or the like, and then the film is patterned. The light absorbing film 13 is obtained. Next, as shown in FIG. 2B, an upper passivation film 14 having a thickness of about 500 to 1000 ° is coated on the light absorbing film 14 by CVD. Next, as shown in FIG. 2C, a phosphorus-doped polycrystalline silicon film is coated on the passivation film 14 immediately above the light absorption film 14 by low-pressure CVD or ion implantation, and then the source is formed by patterning. A film 15 and a drain film 16 are formed. Next, as shown in FIG.
A polycrystalline silicon film is entirely covered on the source film 15 and the drain film 16 and is patterned to form an undoped channel film 5. At this point, the grain size of the polycrystalline silicon of the channel film 5 is relatively small, but the entire substrate is subjected to lamp annealing (center wavelength 1.1 μm) by light irradiation using a halogen lamp as a light source. The irradiation light passes through the transparent hard glass substrate 1, but the irradiation light hitting the region of the light absorbing film 13 is efficiently absorbed therein. As a result, the temperature of the light absorbing film 13 rises and becomes high temperature, so that the light absorbing film 13 itself becomes a local heat source to the surroundings, and heats the channel film 17 by heat conduction or heat radiation. When the channel film 17 is heated, the polycrystalline silicon grows in a solid phase. The temperature of this solid phase growth is the channel film 1
7, the temperature of the channel film 17 also depends on the illuminance and time of light irradiation. In this example, light irradiation was performed intermittently so that the light absorbing film 13 did not become extremely high temperature and maintained a certain steady temperature.
Further, the temperature of the channel film 17 during the solid phase growth is set to 700 to 80.
It could be maintained at 0 ° C.

【0019】この温度はハードガラス基板1の転位点を
越える温度である。しかもアニール時間を1〜2時間ま
で短縮することができた。このランプアニール工程によ
ってグレインサイズの大きな多結晶シリコンが得られ、
オン電流容量を増加でき、また固相成長化処理の短時間
化によってスループットを増大できるが、最大の利益は
安価なハードガラス基板1に変形が生じないことであ
り、微細加工性とTFTのフラット性が損なわれずに済
む。光照射によって光吸収膜13が局部的熱源として昇
温され、その周囲に対して間接的に加熱するものである
から、ハードガラス基板1自体は直接加熱されず、むし
ろヒートシンクとして機能しているので、ガラス転位点
以下の温度に抑制維持できるからである。
This temperature is a temperature exceeding the dislocation point of the hard glass substrate 1. Moreover, the annealing time could be reduced to 1-2 hours. By this lamp annealing step, polycrystalline silicon having a large grain size is obtained,
Although the on-current capacity can be increased and the throughput can be increased by shortening the solid phase growth process, the greatest advantage is that the inexpensive hard glass substrate 1 is not deformed, so that the fine workability and the flatness of the TFT can be improved. Sex is not spoiled. Since the light absorption film 13 is heated as a local heat source by the light irradiation and indirectly heats the surroundings, the hard glass substrate 1 itself is not directly heated, but rather functions as a heat sink. This is because the temperature can be suppressed and maintained at a temperature lower than the glass transition point.

【0020】この光吸収膜13はアニール工程において
不純物のバリア膜としても機能する。アニール工程にお
いては光吸収膜13下のハードガラス基板1が加熱さ
れ、不純物の逆拡散によりチャネル膜17が汚染される
おそれがあるが、光吸収膜13がその逆拡散による不純
物侵入を防止する。光吸収膜13自体からの不純物拡散
も考えられるが、高融点材質であるから蒸発不純物量自
体が微量である点と上パッシベーション膜14による拡
散阻止によって左程問題とはならない。
The light absorbing film 13 also functions as an impurity barrier film in the annealing step. In the annealing step, the hard glass substrate 1 under the light absorbing film 13 is heated, and the channel film 17 may be contaminated by the back diffusion of the impurity. However, the light absorbing film 13 prevents the intrusion of the impurity due to the back diffusion. Although the diffusion of impurities from the light absorbing film 13 itself is conceivable, it is not a problem as far as the evaporation impurity itself is very small because of the high melting point material and the diffusion is prevented by the upper passivation film 14.

【0021】このランプアニール工程以降は通常のプロ
セスにより上層の薄膜形成が行われ、図1(A)に示す
ような薄膜構造が得られるが、上記のランプアニール工
程と同時に熱酸化膜としてのゲート酸化膜も形成するこ
とができる。
After this lamp annealing step, an upper layer thin film is formed by a normal process, and a thin film structure as shown in FIG. 1A is obtained. An oxide film can also be formed.

【0022】図3は本発明の第2実施例に係る薄膜トラ
ンジスタの構造を示す縦断面図である。なお、図3にお
いて図1(A)に示す部分と同一部分には同一参照符号
を付し、その説明は省略する。
FIG. 3 is a longitudinal sectional view showing the structure of a thin film transistor according to a second embodiment of the present invention. In FIG. 3, the same portions as those shown in FIG. 1 (A) are denoted by the same reference numerals, and description thereof will be omitted.

【0023】この実施例は下パッシベーション膜12上
の光吸収膜13aの両脇にこれと離間したソース配線1
3b及びドレイン配線13cを有しており、ソース配線
13bは上層のソース膜15に、ドレイン配線13cは
上層のドレイン膜16に夫々導電接触している。このソ
ース配線13b及びドレイン配線13Cは光吸収膜13
aの形成工程において同時に形成される。したがってソ
ース配線13b及びドレイン配線13cは光吸収膜13
aと同材質で構成されているが、その材質は導電性材料
である。この実施例によれば、光吸収膜13aの材質が
導電性を有し、膜材料の選択自由度が若干減るものの、
第1実施例に比して、工程数が減る利益がある。勿論、
チャネル膜17のランプアニール工程においては、この
ソース配線13b及びドレイン配線13Cも光吸収膜1
3aと同様な局所的熱源として有効に機能する。
In this embodiment, the source wirings 1 spaced apart from the light absorbing film 13a on the lower passivation film 12
3b and a drain wiring 13c. The source wiring 13b is in conductive contact with the upper source film 15, and the drain wiring 13c is in conductive contact with the upper drain film 16, respectively. The source wiring 13b and the drain wiring 13C are formed of the light absorbing film 13
are formed simultaneously in the step of forming a. Therefore, the source wiring 13b and the drain wiring 13c are
Although it is made of the same material as a, the material is a conductive material. According to this embodiment, although the material of the light absorbing film 13a has conductivity and the degree of freedom in selecting the film material is slightly reduced,
There is an advantage that the number of steps is reduced as compared with the first embodiment. Of course,
In the lamp annealing step of the channel film 17, the source wiring 13b and the drain wiring 13C are also
It effectively functions as a local heat source similar to 3a.

【0024】図4は本発明の第3実施例に係る薄膜トラ
ンジスタの構造を示す縦断面図である。なお、図4にお
いて図1(A)に示す部分と同一部分には同一参照符号
を付し、その説明は省略する。
FIG. 4 is a longitudinal sectional view showing the structure of a thin film transistor according to a third embodiment of the present invention. In FIG. 4, the same portions as those shown in FIG. 1 (A) are denoted by the same reference numerals, and description thereof will be omitted.

【0025】この実施例の構造は第1実施例のそれとほ
ぼ同一の薄膜構造であるが、光吸収膜23はバックゲー
ト電極として用いられる。したがって、チャネル膜17
の直下の上パッシベーション膜14はゲート絶縁膜とし
て機能する。かかる構造によればオン電極容量の倍加が
実現される。
Although the structure of this embodiment is almost the same as that of the first embodiment, the light absorbing film 23 is used as a back gate electrode. Therefore, the channel film 17
The upper passivation film 14 immediately below the gate electrode functions as a gate insulating film. According to such a structure, doubling of the on-electrode capacitance is realized.

【0026】なお、上記各実施例は低温プロセスに適合
する薄膜トランジスタの構造を示してあるが、多結晶シ
リコン膜の一部をアンドープのチャネル部としその両側
をソース部及びドレイン部とする構造の高温プロセスに
適合する薄膜トランジスタ構造においても、光吸収膜を
設けても良い。
Although each of the above embodiments shows the structure of a thin film transistor suitable for a low-temperature process, a high-temperature thin film transistor having a structure in which a part of a polycrystalline silicon film is formed as an undoped channel portion and both sides thereof are formed as a source portion and a drain portion. A light absorbing film may be provided in a thin film transistor structure suitable for a process.

【0027】[0027]

【発明の効果】以上説明したように、本発明は多結晶シ
リコンのチャネル部の近傍にランプアニールにおける局
部的熱源たり得る光吸収膜を設けた点に特徴を有するも
のであるから、次の効果を奏する。
As described above, the present invention is characterized in that a light absorbing film which can be a local heat source in lamp annealing is provided near the channel portion of polycrystalline silicon. To play.

【0028】ランプアニール工程においては、基板温
度を転位点以下に維持したまま、チャネル部の多結晶シ
リコンを基板の転位点以上で固相成長化できるから、基
板の変形を伴わずにオン電流容量を増加できる。換言す
れば、低転位点の安価なガラス基板の使用が可能とな
る。
In the lamp annealing step, the polycrystalline silicon in the channel portion can be solid-phase grown above the dislocation point of the substrate while maintaining the substrate temperature below the dislocation point, so that the on-current capacity can be increased without deformation of the substrate. Can be increased. In other words, an inexpensive glass substrate having a low dislocation point can be used.

【0029】基板全体を加熱炉内で長時間加熱する全
体加熱法でなく、局部加熱法であり、しかも基板転位点
以上の高温の固相成長も可能であるから、短時間処理が
可能となり、スループットがすこぶる改善される。
It is not a total heating method in which the entire substrate is heated in a heating furnace for a long time, but a local heating method, and a solid phase growth at a temperature higher than the dislocation point of the substrate is also possible. Throughput is significantly improved.

【0030】光吸収膜はまた固相成長中において基板
内から発生する不純物のチャネル部に対する侵入保護膜
として機能するから、トランジスタ特性の品質を高める
ことができる。
The light absorbing film also functions as a protection film for penetration of impurities generated from within the substrate into the channel during solid phase growth, so that the quality of transistor characteristics can be improved.

【0031】また、下パッシベーション膜上で光吸収
膜に離間しており、これと同材質を以てソース配線又は
ドレイン配線が形成された構造においては、上記の構造
をとる薄膜トランジスタの製造方法に比して工程数を削
減することができる。
Further, the structure in which the source wiring or the drain wiring is formed on the lower passivation film and is separated from the light absorbing film on the lower passivation film by using the same material as that of the above-described structure, as compared with the method of manufacturing a thin film transistor having the above structure. The number of steps can be reduced.

【0032】更に、光吸収膜がバックゲート電極とし
て導電性材で形成されている構造においては、オン電流
容量を倍加できる。
Further, in the structure in which the light absorbing film is formed of a conductive material as the back gate electrode, the on-current capacity can be doubled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)は本発明の低温プロセスに適用される実
施例に係る薄膜トランジスタの構造を示す縦断面図で、
(B)は同構造の平面図である。
FIG. 1A is a longitudinal sectional view showing a structure of a thin film transistor according to an example applied to a low-temperature process of the present invention,
(B) is a plan view of the same structure.

【図2】(A)乃至(D)は夫々同実施例における要部
プロセスを説明するための縦断面図である。
FIGS. 2A to 2D are longitudinal sectional views for explaining main processes in the embodiment.

【図3】本発明の第2実施例に係る薄膜トランジスタの
構造を示す縦断面図である。
FIG. 3 is a longitudinal sectional view illustrating a structure of a thin film transistor according to a second embodiment of the present invention.

【図4】本発明の第3実施例に係る薄膜トランジスタの
構造を示す縦断面図である。
FIG. 4 is a longitudinal sectional view illustrating a structure of a thin film transistor according to a third embodiment of the present invention.

【図5】従来の低温プロセスに適用される薄膜トランジ
スタの構造を示す縦断面図である。
FIG. 5 is a longitudinal sectional view showing a structure of a thin film transistor applied to a conventional low-temperature process.

【図6】(A),(B)は同従来構造においてチャネル
膜を得るまでの工程を説明するための縦断面図である。
FIGS. 6A and 6B are longitudinal sectional views for explaining steps up to obtaining a channel film in the conventional structure.

【符号の説明】[Explanation of symbols]

1…ハードガラス基板 12…下パッシベーション膜 13,13a,23…光吸収膜 14…上パッシベーション膜 15…ソース膜 16…ドレイン膜 17…チャネル膜 18…シリコン酸化膜 19…ゲート電極 20…層間絶縁膜としてのシリコン酸化膜 21…ソース電極 22…画素電極(ドレイン電極) 13b…ソース配線 13…ドレイン配線 DESCRIPTION OF SYMBOLS 1 ... Hard glass substrate 12 ... Lower passivation film 13, 13a, 23 ... Light absorption film 14 ... Upper passivation film 15 ... Source film 16 ... Drain film 17 ... Channel film 18 ... Silicon oxide film 19 ... Gate electrode 20 ... Interlayer insulating film Silicon oxide film 21: Source electrode 22: Pixel electrode (drain electrode) 13b: Source wiring 13: Drain wiring

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成9年9月1日[Submission date] September 1, 1997

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0001[Correction target item name] 0001

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0001】[0001]

【発明の属する技術分野】本発明は、チャネル部をシリ
コンとする薄膜トランジスタ(TFT)及びその製造方
法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a thin film transistor (TFT) having a silicon channel portion and a method of manufacturing the same.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0008[Correction target item name] 0008

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0008】[0008]

【課題を解決するための手段】本発明は、透明基板上に
第1パシベーション膜を形成する工程と、該第1パシベ
ーション膜上に導電性及び高融点材質からなる光吸収膜
を形成する工程と、該光吸収膜上に第2パッシベーショ
ン膜を形成する工程と、該第2パッシベーション膜上に
シリコンからなる薄膜トランジスタのチャネル領域を形
成する工程とを有することを特徴とする。
SUMMARY OF THE INVENTION The present invention comprises a step of forming a first passivation film on a transparent substrate, and a step of forming a light absorbing film made of a conductive and high melting point material on the first passivation film. Forming a second passivation film on the light absorbing film; and forming a channel region of a thin film transistor made of silicon on the second passivation film.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0009[Correction target item name] 0009

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0009】本発明の薄膜トランジスタは、透明基板上
に形成された第1パッシベーション膜と、該第1パシベ
ーション膜上に形成された導電性及び高融点材質からな
る光吸収膜と、該光吸収膜上に形成された第2パッシベ
ーション膜と、該第2パッシベーション膜上に形成され
たシリコンからなる薄膜トランジスタのチャネル領域と
からなることを特徴とする。
A thin film transistor according to the present invention comprises: a first passivation film formed on a transparent substrate; a light absorbing film made of a conductive and high melting point material formed on the first passivation film; And a channel region of a thin film transistor made of silicon formed on the second passivation film.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0010[Correction target item name] 0010

【補正方法】削除[Correction method] Deleted

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0011[Correction target item name] 0011

【補正方法】削除[Correction method] Deleted

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0012[Correction target item name] 0012

【補正方法】削除[Correction method] Deleted

【手続補正8】[Procedure amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0013[Correction target item name] 0013

【補正方法】削除[Correction method] Deleted

【手続補正9】[Procedure amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0027[Correction target item name] 0027

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0027】[0027]

【発明の効果】以上説明したように、本発明の構成によ
れば、下記に述べる如き顕著な効果を有することができ
る。
As described above, according to the structure of the present invention, the following remarkable effects can be obtained.

【手続補正10】[Procedure amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0028[Correction target item name] 0028

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0028】(a)光吸収膜により、基板裏面からの光
がチャネルに入るのを防ぐことができ、オフ時のリーク
電流を低減することができる。
(A) The light absorbing film can prevent light from the back surface of the substrate from entering the channel, and can reduce a leak current at the time of off.

【手続補正11】[Procedure amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0029[Correction target item name] 0029

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0029】(b)光吸収膜は、基板上に形成された第
1パッシベーション膜上に形成されるため、光吸収膜を
密着性よく形成することができる。
(B) Since the light absorbing film is formed on the first passivation film formed on the substrate, the light absorbing film can be formed with good adhesion.

【手続補正12】[Procedure amendment 12]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0030[Correction target item name] 0030

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0030】(c)また、光吸収膜形成後に薄膜トラン
ジスタが形成されるため、薄膜トランジスタの薄膜形成
のためにさまざまな熱処理工程がある。しかしながら、
このような熱処理工程に対しても、基板上に第1パッシ
ベーション膜が形成されているため、基板の反りの発生
を抑えることができるため、光吸収膜と薄膜トランジス
タのアライメントずれの問題を抑えることができる。
(C) Since the thin film transistor is formed after the formation of the light absorbing film, there are various heat treatment steps for forming the thin film of the thin film transistor. However,
Even in such a heat treatment step, since the first passivation film is formed on the substrate, the occurrence of the warpage of the substrate can be suppressed, and thus the problem of misalignment between the light absorbing film and the thin film transistor can be suppressed. it can.

【手続補正13】[Procedure amendment 13]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0031[Correction target item name] 0031

【補正方法】削除[Correction method] Deleted

【手続補正14】[Procedure amendment 14]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0032[Correction target item name] 0032

【補正方法】削除[Correction method] Deleted

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 透明基板上の薄膜構造において少なくと
もチャネル部を多結晶シリコンとする薄膜トランジスタ
であって、 該透明基板上のうち該チャネル部直下の領域に上下パッ
シベーション膜で挟まれた所定波長領域の選択光吸収性
に富む高融点材質の光吸収膜を有することを特徴とする
薄膜トランジスタ。
1. A thin film transistor having at least a channel portion made of polycrystalline silicon in a thin film structure on a transparent substrate, wherein the thin film transistor has a predetermined wavelength region sandwiched between upper and lower passivation films in a region immediately below the channel portion on the transparent substrate. A thin film transistor having a light-absorbing film made of a material having a high melting point and high selectivity.
【請求項2】 前記光吸収膜がバックゲート電極として
の導電性材質で形成されていることを特徴とする請求項
第1項に記載の薄膜トランジスタ。
2. The thin film transistor according to claim 1, wherein said light absorbing film is formed of a conductive material as a back gate electrode.
【請求項3】 前記下パッシベーション膜上で前記光吸
収膜に離間しており、これと同材質を以て形成されたソ
ース配線又はドレイン配線を有することを特徴とする請
求項第1項又は第2項記載の薄膜トランジスタ。
3. The semiconductor device according to claim 1, further comprising a source wiring or a drain wiring which is separated from the light absorbing film on the lower passivation film and formed of the same material. The thin film transistor as described in the above.
【請求項4】 透明基板上の薄膜構造において少なくと
もチャネル部を多結晶シリコンとする薄膜トランジスタ
の製造方法であって、 該透明基板上に下パッシベーション膜を被覆する工程
と、 この膜上の該チャネル部形成予定領域に所定波長領域の
選択光吸収性に富む高融点材質を以て少なくとも光吸収
膜を形成する工程と、 この光吸収膜を上パッシベーション膜で覆う工程と、 次に、該光吸収膜上に多結晶シリコンを用いた所要のチ
ャネル部を形成する工程と、 しかる後、上記所定波長領域に適合する光源を以てラン
プアニールを施す工程と、 を有することを特徴とする薄膜トランジスタの製造方
法。
4. A method for manufacturing a thin film transistor in which at least a channel portion in a thin film structure on a transparent substrate is made of polycrystalline silicon, comprising: a step of coating a lower passivation film on the transparent substrate; A step of forming at least a light-absorbing film with a high-melting-point material rich in selective light-absorbing property in a predetermined wavelength region in a region to be formed; a step of covering the light-absorbing film with an upper passivation film; A method of manufacturing a thin film transistor, comprising: a step of forming a required channel portion using polycrystalline silicon; and thereafter, a step of performing lamp annealing with a light source suitable for the predetermined wavelength region.
JP21662997A 1997-08-11 1997-08-11 Thin film transistor and fabrication thereof Pending JPH1070283A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21662997A JPH1070283A (en) 1997-08-11 1997-08-11 Thin film transistor and fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21662997A JPH1070283A (en) 1997-08-11 1997-08-11 Thin film transistor and fabrication thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1218132A Division JP2920947B2 (en) 1989-08-24 1989-08-24 Method for manufacturing thin film transistor

Publications (1)

Publication Number Publication Date
JPH1070283A true JPH1070283A (en) 1998-03-10

Family

ID=16691436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21662997A Pending JPH1070283A (en) 1997-08-11 1997-08-11 Thin film transistor and fabrication thereof

Country Status (1)

Country Link
JP (1) JPH1070283A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027705A1 (en) * 2009-09-01 2011-03-10 シャープ株式会社 Semiconductor device, active matrix substrate, and display device
JP5468612B2 (en) * 2009-09-01 2014-04-09 シャープ株式会社 Semiconductor device, active matrix substrate, and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027705A1 (en) * 2009-09-01 2011-03-10 シャープ株式会社 Semiconductor device, active matrix substrate, and display device
JP5468612B2 (en) * 2009-09-01 2014-04-09 シャープ株式会社 Semiconductor device, active matrix substrate, and display device

Similar Documents

Publication Publication Date Title
JP3173926B2 (en) Method of manufacturing thin-film insulated gate semiconductor device and semiconductor device thereof
JPH10104659A (en) Production of polycrystalline silicon thin-film transistor
JP2751237B2 (en) Integrated circuit device and method of manufacturing integrated circuit device
US6645837B2 (en) Method of manufacturing semiconductor device
US20020137310A1 (en) Method and apparatus for fabricating a semiconductor device
JP2861989B2 (en) Thin film transistor and method of manufacturing the same
JPH1070283A (en) Thin film transistor and fabrication thereof
JP2920947B2 (en) Method for manufacturing thin film transistor
JP2001093853A (en) Semiconductor device and manufacturing method therefor
JPH0851076A (en) Semiconductor device, manufacture thereof, thin film transistor, manufacture thereof, and display device
JP3346284B2 (en) Thin film transistor and method of manufacturing the same
JPH06132306A (en) Method of manufacturing semiconductor device
JPH0556314B2 (en)
JPH0974201A (en) Manufacture of thin film transistor, and liquid crystal display
JP3378415B2 (en) Thin film transistor and liquid crystal display device using the same
JP2002057164A (en) Manufacturing method of semiconductor device
KR100707175B1 (en) Thin film transister having double-layered gate contact and methode of the same
JPH11330487A (en) Thin film transistor, solid state device, display and fabrication of thin film transistor
JPH0411226A (en) Manufacture of display device
JP2725669B2 (en) Semiconductor device manufacturing method
JPH0462174B2 (en)
JPH11103070A (en) Thin film transistor
JP2531383B2 (en) Thin film transistor manufacturing method
JPS62216368A (en) Manufacture of semiconductor device
JP2001189461A (en) Thin-film transistor and liquid crystal display using the same