JPH1069372A - 演算実行方法及び演算装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は演算実行方法及び演算装置に関し、ほ
んの僅かな物量の追加と、数ビットの制御ビットを追加
するだけで、演算命令数を従来より減らすことができる
ようにし、演算を効率良く、高速に実行ができるように
する。 【解決手段】演算装置は演算器２０と演算制御回路１−
１１と符号反転回路１−８〜１−１０と、データ入力部
２１と制御データ入力部２２を備え、演算命令のフィー
ルド中に反転ビットａ、ｂ、ｃを設け、反転ビットがビ
ット反転を指示する場合はそのビットに対応するオペラ
ンドの値を−１倍して演算する。浮動小数点演算では反
転ビットがビット反転を指示する場合、そのビットに対
応するオペランドの符号ビットを反転してから演算し、
固定小数点演算命令では入力オペランドに対応する反転
ビットと演算命令コードを組み合わせて演算制御信号を
生成し、演算操作を制御して演算するように構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、少なくとも、命令
コードを逐次解釈して演算装置により固定小数点演算
や、浮動小数点演算を実行するプロセッサの演算実行方
法及び演算装置に関する。

【０００２】

【従来の技術】以下、図に基づいて従来例を説明する。 §１：従来のプロセッサと、命令フィールドの説明・・
・図１１参照 図１１は従来の命令フィールド説明図である。以下、従
来のプロセッサと、命令フィールドについて説明する。
従来、少なくとも、命令コードを逐次読み出し、命令を
解釈して、演算装置により固定小数点演算や、浮動小数
点演算を実行するプロセッサが知られていた。

【０００３】このようなプロセッサで使用する命令で
は、例えば、図１１のように、命令フィールドに、命令
コードと、オペランドＡ（以下、単に「Ａ」とも記す）
と、オペランドＢ（以下、単に「Ｂ」とも記す）と、オ
ペランドＣ（以下、単に「Ｃ」とも記す）と、オペラン
ドＤ（以下、単に「Ｄ」とも記す）を表す領域が定義さ
れている。

【０００４】通常の場合は、オペランドＡの領域ではデ
ータＡを格納するレジスタの番号を指定し、オペランド
Ｂの領域ではデータＢを格納するレジスタの番号を指定
し、オペランドＣの領域ではデータＣを格納するレジス
タの番号を指定する。また、オペランドＤの領域ではデ
ータＤ、すなわち、演算結果を格納するレジスタの番号
を指定する。

【０００５】そして、乗加算命令の場合、乗算の入力に
オペランドＡとオペランドＢが対応し、加算の入力にオ
ペランドＣが対応している。この場合、演算結果はオペ
ランドＤに対応する。また、乗算や、加算命令等の入力
２オペランド命令の場合は、入力がオペランドＡと、オ
ペランドＢが対応し、演算結果はオペランドＤが対応す
る。

【０００６】前記のように、命令フィールドに定義され
るオペランドには、通常の場合、レジスタ番号が入る
が、即値の場合もあり、直接演算されることもある。こ
のように定義された演算方式において、乗加（減）算命
令の場合は、Ａ＊Ｂ＋（−）Ｃ＝Ｄ、乗算命令の場合
は、Ａ＊Ｂ＝Ｄ、加（減）算命令の場合は、Ａ＋（−）
Ｂ＝Ｄの演算を実行する。

【０００７】§２：演算装置の説明・・・図１２〜図１
７参照 以下、図１２〜図１７に基づいて従来の演算装置を説明
する。 (1) ：浮動小数点乗加算演算装置の説明・・・図１２参
照 図１２は従来の浮動小数点乗加算演算装置を示した図で
ある。この演算装置には、演算器２０とデータ入力部２
１を備え、前記演算器２０には、データ入力部２１から
の各オペランドの入力データ７−１、７−２、７−３が
入力する。この場合、入力データ７−１はオペランド
Ａ、７−２はオペランドＢ、７−３はオペランドＣの各
入力データが対応する。

【０００８】また、演算器２０には、オペランドＢの入
力データ７−２をデコードするデコーダ７−１２と、倍
数発生器７−１３と、桁上げ保存加算器７−１４と、桁
上げ伝搬加算器７−１５と、シフタ７−１６、７−１
７、７−２１と、桁上げ伝搬加算器７−１９と、反転回
路７−１８、７−２０と、丸め回路７−２２を備えてお
り、浮動小数点乗加算演算による演算結果７−２３を得
る。

【０００９】前記浮動小数点乗加算演算装置で乗加算命
令を実行する場合、乗算の入力にオペランドＡの入力デ
ータ７−１と、オペランドＢの入力データ７−２が対応
し、加算の入力にオペランドＣの入力データ７−３が対
応している。この場合、オペランドＤは演算結果７−２
３に対応する。なお、浮動小数点演算方法そのものは、
良く知られた方法であり、かつ、本特許では直接関係な
いので説明は省略する。

【００１０】(2) ：浮動小数点乗算演算装置の説明・・
・図１３参照 図１３は従来の浮動小数点乗算演算装置を示した図であ
る。この演算装置には、演算器２０とデータ入力部２１
を備え、前記演算器２０にデータ入力部２１からの入力
データ８−１、８−２が入力する。この場合、入力デー
タ８−１はオペランドＡ、８−２はオペランドＢの各入
力データが対応する。

【００１１】また、演算器２０には、入力データ８−２
をデコードするデコーダ８−１２と、倍数発生器８−１
３と、桁上げ保存加算器８−１４と、桁上げ伝搬加算器
８−１５と、シフタ８−１６と、丸め回路８−２２を備
えており、浮動小数点乗算演算による演算結果８−２３
を得る。前記浮動小数点乗算演算装置で乗算命令を実行
する場合、乗算の入力にオペランドＡの入力データ８−
１と、オペランドＢの入力データ８−２が対応してい
る。この場合、オペランドＤは演算結果８−２３に対応
する。

【００１２】(3) ：浮動小数点加算演算装置の説明・・
・図１４参照 図１４は従来の浮動小数点加算演算装置を示した図であ
る。この演算装置には、演算器２０とデータ入力部２１
を備え、前記演算器２０にデータ入力部からの入力デー
タ９−１、９−２が入力する。この場合、入力データ９
−１はオペランドＡ、９−２はオペランドＢの各入力デ
ータが対応する。

【００１３】また、演算器にはシフタ９−１６、９−１
７、９−２１と、桁上げ伝搬加算器９−１９と、反転回
路９−１８、９−２０と、丸め回路９−２２を備えてお
り、浮動小数点加算演算による演算結果９−２３を得
る。前記浮動小数点加算演算装置で加算命令を実行する
場合、乗算の入力にオペランドＡの入力データ９−１
と、オペランドＢの入力データ９−２が対応している。
この場合、オペランドＤは演算結果９−２３に対応す
る。

【００１４】(4) ：固定小数点乗加算演算装置の説明・
・・図１５参照 図１５は従来の固定小数点乗加算演算装置を示した図で
ある。この演算装置には、演算器２０とデータ入力部２
１を備え、前記演算器２０にデータ入力部からの入力デ
ータ１０−１、１０−２、１０−３が入力する。この場
合、入力データ１０−１はオペランドＡ、１０−２はオ
ペランドＢ、１０−３はオペランドＣの各入力データが
対応する。

【００１５】また、演算器２０には、入力データ１０−
２をデコードするデコーダ１０−１２と、倍数発生器１
０−１３と、桁上げ保存加算器１０−１４と、桁上げ伝
搬加算器１０−１５と、桁上げ伝搬加算器１０−１９
と、反転回路１０−１８を備えており、固定小数点乗加
算演算による演算結果１０−２３を得る。

【００１６】前記固定小数点乗加算演算装置で乗加算命
令を実行する場合、乗算の入力にオペランドＡの入力デ
ータ１０−１と、オペランドＢの入力データ１０−２が
対応し、加算の入力にオペランドＣの入力データ１０−
３が対応している。この場合、オペランドＤは演算結果
１０−２３に対応する。

【００１７】この固定小数点乗加算演算装置による固定
小数点乗加（減）算命令の動作は、次の通りである。先
ず、オペランドＢの入力データ１０−２をデコーダ１０
−２でデコードして倍数制御信号を作成し、その倍数制
御信号と、オペランドＡの入力データ１０−１を倍数発
生器１０−１３へ入力し、倍数を発生させる。次に、発
生させた倍数を桁上げ保存加算器１０−１４、桁上げ伝
搬加算器１０−１５で加算し、乗算結果を得る。

【００１８】一方、加算の場合は、乗算結果とオペラン
ドＣの入力データ１０−３を入力とし、桁上げ伝搬加算
器１０−１９で加算し、オペランドＤに対応した演算結
果１０−２３を得る。また、減算の場合は、オペランド
Ｃの入力データを反転回路１０−１８でビット反転し、
１の補数を桁上げ伝搬加算器１−１９の入力にし、更
に、＋１することで減算することができる。なお、＋１
する回路は、減算を実行することが出来る加算器は全て
備えており、簡単な回路で実現出来ている。

【００１９】(5) ：固定小数点乗算演算装置の説明・・
・図１６参照 図１６は従来の固定小数点乗算演算装置を示した図であ
る。この演算装置には、演算器２０とデータ入力部２１
を備え、前記演算器２０にデータ入力部２１からの入力
データ１１−１、１１−２が入力する。この場合、入力
データ１１−１はオペランドＡ、１１−２はオペランド
Ｂの各入力データが対応する。

【００２０】また、演算器２０には、入力データ１１−
２をデコードするデコーダ１１−１２と、倍数発生器１
１−１３と、桁上げ保存加算器１１−１４と、桁上げ伝
搬加算器１１−１５を備えており、固定小数点乗算演算
による演算結果１１−２３を得る。前記固定小数点乗算
演算装置で乗算命令を実行する場合、乗算の入力にオペ
ランドＡの入力データ１１−１と、オペランドＢの入力
データ１１−２が対応している。この場合、オペランド
Ｄは演算結果１１−２３に対応する。この固定小数点乗
算演算装置による固定小数点乗算命令の動作は、次の通
りである。

【００２１】先ず、オペランドＢの入力データ１１−２
をデコーダ１１−１２でデコードして倍数制御信号を作
成し、その倍数制御信号と、オペランドＡの入力データ
１１−１を倍数発生器１１−１３へ入力し、倍数を発生
させる。次に、発生させた倍数を桁上げ保存加算器１１
−１４、桁上げ伝搬加算器１１−１５で加算し、乗算結
果１１−２３を得る。

【００２２】(6) ：固定小数点乗加算演算装置の説明・
・・図１７参照 図１７は従来の固定小数点加算演算装置を示した図であ
る。この演算装置には、演算器２０とデータ入力部２１
を備え、前記演算器２０にデータ入力部からの入力デー
タ１２−１、１２−２が入力する。この場合、入力デー
タ１２−１はオペランドＡ、１２−２はオペランドＢの
各入力データが対応する。また、演算器２０には、桁上
げ伝搬加算器１２−１９と、反転回路１２−１８を備え
ており、固定小数点加算演算による演算結果１２−２３
を得る。

【００２３】この固定小数点加算演算装置による固定小
数点加算命令の動作は、次の通りである。先ず、オペラ
ンドＡの入力データ１２−１と、オペランドＢの入力デ
ータ１２−２を反転回路１２−１８でビット反転させた
データを桁上げ伝搬加算器１２−１９で加算し、オペラ
ンドＤに対応した演算結果１２−２３を得る。

【００２４】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。 (1) ：前記のように、命令コードを逐次読み出し、命令
を解釈し、固定小数点演算や、浮動小数点演算を実行す
るプロセッサにおいて、命令フィールドに、命令コード
と、オペランドＡ、Ｂ、Ｃ、Ｄを表す領域が定義されて
いる。この場合、命令フィールドに定義されるオペラン
ドは、通常の場合、レジスタ番号が入るが、即値の場合
もあり、直接演算されることもある。

【００２５】このように定義された演算方式において、
乗加（減）算命令の場合は、Ａ＊Ｂ＋（−）Ｃ＝Ｄ、乗
算命令の場合は、Ａ＊Ｂ＝Ｄ、加（減）算命令の場合
は、Ａ＋（−）Ｂ＝Ｄの演算を実行する。しかし、式の
先頭等にマイナスの符号がある場合は次のようになる。
すなわち、演算式がｘ＝−ｍ−ｎの場合、ハード命令は
次のようになる。

【００２６】

【表１】

【００２７】前記のように、減算が２命令（前記「ｓｕ
ｂ」が減算命令）実行される。また、レジスタも余計に
使用される。更に、減算量が多い時など、メモリを使用
する場合はメモリも余計に使用されることもあり得る。

【００２８】(2) ：例えば、次の式を考える。

【００２９】

【表２】

【００３０】前記のように、加算、減算、乗算それぞれ
４通り、乗加算、乗減算それぞれ８通り、合計２８通り
の組み合わせがあり、全ての命令コードを設けると命令
コード数が多くなり、命令解釈回路が複雑になる。ま
た、命令コードが多いことで、総命令コード数に制限が
あり、高速化に寄与する新規命令を追加することが困難
になってきている。

【００３１】(3) ：図１１のフォーマットでベクトルオ
ペランドを入力とし、ベクトル演算を行うベクトルプロ
セッサにおいて、ベクトルオペランド同士の演算は、前
記の説明のように行うが、スカラオペランドを含む演算
になると、オペランド位置を簡単に入れ換えるようなこ
とはできない。例えば、以下の場合、演算式、ｘ＝−ｍ
＋ｎを変形してｘ＝ｎ−ｍとし、ハード命令を次のよう
にする。

【００３２】

【表３】

【００３３】前記のように、演算式を変形することで命
令数を減らすことができる。また、ベクトルオペランド
同士も同様である。しかし、スカラオペランドを含むベ
クトルスカラ命令は、スカラオペランドのオペランド位
置が固定しているため、前記のような変形はできない。

【００３４】例えば、オペランドＡにスカラオペランド
が固定されているため、以下のように変形して１命令で
演算できない。すなわち、ベクトル命令をオペランド
Ａ、オペランドＢ、オペランドＤで構成する。ここで、
オペランドＡがベクトル又はスカラオペランドであり、
オペランドＢがベクトルオペランドであり、オペランド
Ｄがベクトルオペランドであるとする。この時、演算
式、ｘ＝−Ｓｍ＋Ｖｎをｘ＝Ｖｎ＝Ｓｍと変形し、ハー
ド命令を次のようにする。

【００３５】

【表４】

【００３６】前記のように演算式を変形したが、前記
「ＶＳＵＢ」命令（ベクトル減算命令）のオペランドＡ
がベクトルオペランド、オペランドＢがスカラオペラン
ドになるため、演算は実現できない。

【００３７】(4) ：ベクトル命令における命令のバリエ
ーションは、次のようになる。

【００３８】

【表５】

【００３９】但し、前記ＶＡはベクトルオペランドＡ、
ＶＢはベクトルオペランドＢ、ＶＣはベクトルオペラン
ドＣ、ＶＤはベクトルオペランドＤを示す。この場合、
加減算、乗算それぞれ１２通り、乗加算、乗減算それぞ
れ５６通り、合計１４８通りの組み合わせがあり、全て
の命令コードを設けるとなると、命令コード数が多くな
り、命令解釈回路が複雑になる。また、命令コードが多
いことで、総命令コード数に制限があり、高速化に寄与
する新規命令を追加することが困難になってきている。

【００４０】(5) ：スカラ命令における命令のバリエー
ションは、次のようになる。

【００４１】

【表６】

【００４２】前記のように、スカラ命令として２１命令
が必要である。この場合にも前記ベクトル命令と同様
に、命令コードが多いことで、総命令コード数に制限が
あり、高速化に寄与する新規命令を追加することが困難
になってきている。

【００４３】本発明は、このような従来の課題を解決
し、ほんの僅かな物量の追加と、数ビットの制御ビット
を追加するだけで、演算命令数を従来より減らすことが
できるようにすると共に、演算装置による演算を効率良
く、かつ高速に実行ができるようにすることを目的とす
る。

【００４４】

【課題を解決するための手段】図１は本発明の原理説明
図である。本発明は前記の目的を達成するため、次のよ
うに構成した。 (1) ：少なくとも、命令を逐次解釈し演算装置により演
算命令を実行するプロセッサにおいて、演算命令のフィ
ールド中に、個々のオペランドにそれぞれ対応して反転
ビットを設け、前記反転ビットを演算装置の制御データ
として入力し、前記反転ビットが反転を指示する値であ
れば、前記演算装置により、そのビットに対応するオペ
ランドの値を（−１）倍した値として演算を実行するよ
うに構成した。

【００４５】(2) ：前記(1) において、演算命令が浮動
小数点演算命令で、入力オペランドに対応する反転ビッ
トがビット反転を指示する値の場合、演算装置により、
そのビットに対応するオペランドの符号ビットを反転し
てから演算を実行するように構成した。

【００４６】(3) ：前記(1) において、演算命令が固定
小数点演算命令の場合、入力オペランドに対応する反転
ビットと演算命令コードを組み合わせて演算制御信号Ｃ
１、Ｃ２を作成し、この演算制御信号Ｃ１、Ｃ２で演算
装置の演算操作を制御し、演算を実行するように構成し
た。

【００４７】(4) ：前記(1) において、演算命令が減算
命令の場合、演算装置により、減算命令を加算命令とし
て実行するように構成した。 (5) ：演算命令のフィールド中に、個々のオペランドに
それぞれ対応して、各オペランドの符号ビットの反転／
非反転を指示する反転ビットを設けると共に、少なくと
も、浮動小数点演算器（演算器２０に対応）を備え、演
算命令を逐次解釈し実行するプロセッサの演算装置であ
って、反転ビットａ、ｂ、ｃを制御データとして入力す
る制御データ入力部２２と、反転ビットａ、ｂ、ｃのそ
れぞれに対応させた符号反転回路１−８、１−９、１−
１０を設け、符号反転回路１−８、１−９、１−１０
は、それぞれ浮動小数点データの符号ビットと、対応す
る反転ビットを入力し、前記反転ビットの指示に従って
前記符号ビットを反転／非反転処理し、その出力が浮動
小数点演算器のオペランド入力となるように構成した。

【００４８】(6) ：演算命令のフィールド中に、個々の
オペランドにそれぞれ対応して、各オペランドの符号ビ
ットの反転／非反転を指示する反転ビットを設けると共
に、少なくとも、固定小数点演算器（演算器２０に対
応）を備え、演算命令を逐次解釈し実行するプロセッサ
の演算装置であって、前記反転ビットａ、ｂ、ｃ及び演
算命令コードｆ（ｆ：固定小数点演算命令コード）を制
御データとして入力する制御データ入力部２２と、演算
制御回路１−１１を設け、かつ、固定小数点演算器に補
数変換回路を設け、演算制御回路１−１１は、反転ビッ
トａ、ｂ、ｃ及び演算命令コードｆを入力して演算制御
信号Ｃ１、Ｃ２を生成し、演算制御信号Ｃ１、Ｃ２で固
定小数点演算器の演算操作を制御する構成とし、補数変
換回路は、固定小数点演算器出力（桁上げ伝搬加算器１
−１９の出力）と演算制御回路１−１１からの補数変換
用の演算制御信号Ｃ２を入力して補数変換を行う構成と
した。

【００４９】(7) ：演算命令のフィールド中に、個々の
オペランドにそれぞれ対応して、各オペランドの符号ビ
ットの反転／非反転を指示する反転ビットを設けると共
に、少なくとも、固定小数点演算及び浮動小数点演算の
両方を実行する演算器２０を備え、演算命令を逐次解釈
し実行するプロセッサの演算装置であって、前記反転ビ
ットａ、ｂ、ｃ及び命令コードｅ、ｆ（ｅ：浮動小数点
演算命令、ｆ：固定小数点演算命令）を制御データとし
て入力する制御データ入力部２２と、反転ビットａ、
ｂ、ｃのそれぞれに対応させた符号反転回路１−８、１
−９、１−１０と、演算制御回路１−１１を設け、か
つ、演算器２０に補数変換回路を設け、符号反転回路１
−８、１−９、１−１０は、浮動小数点データの符号ビ
ットと、対応する反転ビットと、演算命令コードｅを入
力し、前記反転ビットの指示に従って符号ビットを反転
／非反転処理し、その出力が演算器２０のオペランド入
力となる構成とし、演算制御回路１−１１は、反転ビッ
トａ、ｂ、ｃ及び演算命令コードｆを入力して演算制御
信号Ｃ１、Ｃ２を生成し、その演算制御信号Ｃ１、Ｃ２
で演算器２０の演算操作を制御する構成とし、補数変換
回路は、演算器２０の出力（桁上げ伝搬加算器１−１９
の出力）と、前記演算制御回路１−１１からの補数変換
用の演算制御信号Ｃ２を入力して補数変換を行う構成と
した。

【００５０】(8) ：前記(7) の演算装置において、補数
変換回路は、浮動小数点演算器で必要な既存のビット反
転回路（反転回路１−２０）、及び丸め回路１−２２と
共用化した。

【００５１】（作用）前記構成に基づく本発明の作用
を、図１に基づいて説明する。 ：演算装置全体の説明 制御データ入力部２２の反転ビットａ、ｂ、ｃがビット
反転を指示する値（例えば、前記値＝１）であれば、演
算装置により、そのビットに対応するオペランドの値を
（−１）倍した値として演算器２０により演算を実行す
る。また、演算命令が浮動小数点演算命令で、入力オペ
ランドに対応する反転ビットがビット反転を指示する値
の場合、演算装置により、そのビットに対応するオペラ
ンドの符号ビットを反転してから演算を実行する。

【００５２】更に、演算命令が固定小数点演算命令の場
合、演算制御回路１−１１により、入力オペランドに対
応する反転ビットａ、ｂ、ｃと演算命令コードｆを組み
合わせて演算制御信号Ｃ１、Ｃ２を生成し、この演算制
御信号Ｃ１、Ｃ２で演算装置の演算操作を制御し、演算
を実行する。なお、前記演算装置では、演算命令が減算
命令の場合、演算装置により、減算命令を加算命令とし
て実行することで、減算命令を無くした。

【００５３】：浮動小数点演算の説明 浮動小数点演算命令の場合、制御データ入力部２２から
符号反転回路１−８〜１−１０に入力する命令コードｅ
＝１（浮動小数点演算命令）となり、反転ビットａ、
ｂ、ｃの値に従って、データ入力部２１の各オペランド
の入力符号ｇ、ｈ、ｉを反転／非反転処理し、出力符号
ｑ、ｒ、ｓを出力する。。そして、オペランドＡ、Ｂ、
Ｃの各入力データ１−１、１−２、１−３（符号無しデ
ータ）の符号を、前記出力符号ｑ、ｒ、ｓにより付加
し、演算器２０へ入力する。

【００５４】例えば、符号反転回路１−８、１−９、１
−１０において、対応する反転ビットの値＝１であれ
ば、入力符号を反転し、演算器２０に入力する。演算器
２０は反転ビットに制御されることなく、命令コードに
従って通常の演算（従来例と同じ演算）が行われ、演算
結果を得る。

【００５５】：固定小数点演算の説明 固定小数点演算の場合、制御データ入力部２２の命令コ
ードｆ＝１（固定小数点演算命令）となり、演算制御回
路１−１１には、前記ｆ＝１の信号と、対応する反転ビ
ットａ、ｂ、ｃが入力する。そして、演算制御回路１−
１１では、前記入力信号を基に、演算制御信号Ｃ１、Ｃ
２を作成する。この時、演算制御回路１−１１では、符
号反転ビットａ、ｂ、ｃと、命令コードｆの組み合わせ
により作成した制御信号Ｃ１、Ｃ２で演算器の各部を制
御する。

【００５６】この時、反転回路１−１８と、桁上げ伝搬
加算器１−１９が演算制御信号Ｃ１で制御され、反転回
路１−２０と、丸め回路１−２２が、前記制御信号Ｃ２
で制御される。前記反転回路１−１８、１−２０は、演
算制御信号Ｃ１、Ｃ２の値＝１であるとビット反転を行
い、０であると、ビット反転は行わずにそのままデータ
を出力する。桁上げ伝搬加算器１−１９と丸め回路１−
２２は、演算制御信号Ｃ１、Ｃ２の値＝１であると、＋
１を行い、０であると＋１は行わない。

【００５７】この場合、反転回路１−２０、及び丸め回
路１−２２により、補数変換回路を共用しており、固定
小数点演算の場合は、前記演算制御信号Ｃ２の制御によ
り、反転回路１−２０、及び丸め回路１−２２で補数変
換処理を行う。

【００５８】：その他 前記のように、演算命令の命令フィールドには、従来の
命令フィールドに加え、各オペランドに対応する反転ビ
ットを設け、そのビットが或る値の場合には、そのビッ
トに対応するオペランドの値を（−１）倍とした値とし
て演算を実行する方式とした。このようにすると、従来
では不可能であった、式の先頭などにマイナスの符号が
ある場合においても、演算が１命令で実行される。すな
わち、演算式、ｘ＝−ｍ−ｎに対して、ハード命令は次
のようになる。

【００５９】

【表７】

【００６０】前記のように、演算が１命令（ａｄｄ）で
実行される。従って、従来余計に必要であったレジスタ
も必要くなくなる。また、演算量が多い時など、メモリ
を使用する場合にはメモリも必要以上に使用されること
はなくなる。その他に、式を変形することで、以下のよ
うに、演算命令が全て加算命令に置き換えられることが
可能になり、命令コード数が減る。

【００６１】

【表８】

【００６２】ベクトル命令においても、スカラオペラン
ドの位置を考慮した命令コードのバリエーションだけの
命令コードで実現できる。以下、スカラ命令とベクトル
命令をまとめると、次のようになる。

【００６３】

【表９】

【００６４】以上のようにすれば、ほんの僅かな物量の
追加と、数ビットの制御ビットを追加するだけで、演算
命令数を従来より減らすことができる。また、演算装置
による演算を効率良く、かつ高速に実行できる。

【００６５】

【発明の実施の形態】以下、発明の実施の形態を図面に
基づいて詳細に説明する。 §１：演算命令とプロセッサの概要説明・・・図２参照 図２は命令フィールドの説明図である。以下の説明で
は、少なくとも、命令を逐次解釈し演算装置により演算
命令を実行するプロセッサの例について説明する。前記
プロセッサでの演算方法と演算器の概要は次の通りであ
る。

【００６６】(1) ：命令コードを逐次読み出し、命令を
解釈し固定小数点演算や、浮動小数点演算を実行するプ
ロセッサにおいて、例えば、図２に示したように、演算
命令の命令フィールドには、従来の命令フィールドに加
え、各オペランドに対応する反転ビットを設け、そのビ
ットが或る値（ビット反転を指示した値）の場合には、
そのビットに対応するオペランドの値を（−１）倍とし
た値として演算を実行するようにした。

【００６７】この場合、図２の命令フィールドに設けら
れた反転ビットａ、ｂ、ｃは、それぞれオペランドＡ、
Ｂ、Ｃの各データの符号を反転するか否かを指示するビ
ットであり、ａ＝ｉｎｖ Ａ、ｂ＝ｉｎｖ Ｂ、ｃ＝ｉ
ｎｖ Ｃで示す。このビットは、ビット＝１でビット反
転、ビット＝０でビット非反転を示す。例えば、ｉｎｖ
Ａ＝１ならば、オペランドＡのデータの符号を反転す
ることを示し、ｉｎｖ Ａ＝０ならば、オペランドＡのデ
ータの符号を反転しないことを示す。

【００６８】そして、演算命令が浮動小数点演算の時に
は、入力オペランドに対応する反転ビットが或る値（ビ
ット反転を指示した値）である場合、そのビットに対応
するオペランドの符号ビットを反転してから演算を実行
する。また、演算命令が固定小数点演算の時には、入力
オペランドに対応する反転ビットと、演算命令コードの
組み合わせにより、演算操作を制御し演算を実行するよ
うにした。

【００６９】(2) ：少なくとも、浮動小数点演算器を備
えたプロセッサにおいて、演算命令フィールド中の個々
のオペランドにそれぞれ対応する反転ビットと、それぞ
れに対応する符号反転回路を設け、符号反転回路は、浮
動小数点データの符号ビットと対応する反転ビットを入
力とし、出力は浮動小数点演算器のオペランド入力とな
るようにした。

【００７０】(3) ：少なくとも、固定小数点演算器を備
えたプロセッサにおいて、演算命令フィールド中に個々
のオペランドにそれぞれ対応する反転ビットと、演算制
御回路と、補数変換回路とを設け、演算制御回路は、反
転ビットと演算命令を入力とし、補数変換回路は、固定
小数点演算器の出力と演算制御回路からの補数制御信号
を入力となるようにした。

【００７１】(4) ：少なくとも、浮動小数点演算と固定
小数点演算の両方を実行する演算器を備えたプロセッサ
において、演算命令フィールド中に個々のオペランドに
それぞれ対応する反転ビットと、それぞれに対応する符
号反転回路と、演算制御回路と、補数変換回路とを設
け、符号反転回路は、浮動小数点データの符号ビットと
対応する反転ビットと命令を入力とし、出力は演算器の
オペランド入力となるようにし、演算制御回路は、反転
ビットと演算命令を入力として制御し、補数変換回路
は、演算器の出力と演算制御回路からの補数制御信号を
入力となるようにした。

【００７２】(5) ：浮動／固定小数点演算回路におい
て、固定小数点演算で必要となる補数変換回路は、浮動
小数点演算で必要な既存の反転回路と丸め回路とを共用
化した。

【００７３】§２：例１の構成の説明・・・図３、図
４、図５参照 図３は浮動／固定小数点乗加算演算装置を示した図、図
４は図３の一部拡大図、図５は各部の説明図である。例
１は浮動／固定小数点乗加算演算装置の例であり、以
下、図３〜図５に基づいて説明する。

【００７４】(1) ：全体の説明 浮動／固定小数点乗加算演算装置は、演算器２０と、演
算制御回路１−１１と、符号反転回路１−８、１−９、
１−１０と、データ入力部２１と、制御データ入力部２
２を備えている。そして、前記制御データ入力部２２に
は、反転ビットａ、ｂ、ｃの入力部１−５、１−６、１
−７と、命令コード制御部１−４を備えている。前記デ
ータ入力部２１には、命令フィールドのオペランドＡの
入力データ１−１、オペランドＢの入力データ１−２、
オペランドＣの入力データ１−３を備えている。

【００７５】更に演算器２０には、デコーダ１−１２
と、倍数発生器１−１３と、桁上げ保存加算器１−１４
と、桁上げ伝搬加算器１−１５と、シフタ１−１６、１
−１７、１−２１と、桁上げ伝搬加算器１−１９と、反
転回路１−１８、１−２０と、丸め回路１−２２を備え
ており、演算結果１−２３を得るように構成されてい
る。なお、固定小数点演算の場合、反転回路１−２０
と、丸め回路１−２２は、演算制御回路１−１１から出
力される補数変換用の演算制御信号により制御され、補
数変換回路として使用される。

【００７６】(2) ：制御データ入力部２２の説明 制御データ入力部２２は、命令コード制御部１−４と、
反転ビットａの入力部１−５と、反転ビットｂの入力部
１−６と、反転ビットｃの入力部１−７を備えている。
そして、命令コード制御部１−４は、命令デコーダ等を
備えており、実行すべき命令をデコードしてその情報か
ら演算制御に使用する命令コード（０、又は１の制御信
号）を作成する機能を備えている。

【００７７】そして、制御データ入力部２２から浮動小
数点演算命令、或いは固定小数点演算命令の命令コード
を出力するように構成されている。この場合、固定小数
点演算命令の命令コードをｆ、浮動小数点演算命令の命
令コードをｅとする。

【００７８】また、反転ビットａの入力部１−５は、命
令フィールドの反転ビット領域で指定されたオペランド
Ａの反転ビットａ＝ｉｎｖ Ａを入力（演算装置へ入
力）するものであり、反転ビットｂの入力部１−６は、
命令フィールドの反転ビット領域で指定されたオペラン
ドＢの反転ビットｂ＝ｉｎｖ Ｂを入力するものであ
り、反転ビットｃの入力部１−７は、命令フィールドの
反転ビット領域で指定されたオペランドＣの反転ビット
ｃ＝ｉｎｖ Ｃを入力するものである。

【００７９】(3) ：符号反転回路１−８、１−９、１−
１０の説明・・・図５のＡ図参照 符号反転回路１−８、１−９、１−１０は、浮動小数点
演算を行う場合に、命令フィールドの反転ビットによる
反転／非反転指示に従って、各オペランドのデータの符
号を反転／非反転処理する回路である。各符号反転回路
１−８、１−９、１−１０は、それぞれ図５のＡ図に示
したように、ＡＮＤ回路２５と排他的論理和回路（以下
「ＥＸ−ＯＲ回路」と記す）２６で構成されている。

【００８０】そして、ＡＮＤ回路２５の入力端子には、
＋浮動小数点演算命令ｅと、＋反転ビット（ａ、ｂ、ｃ
のいずれか）の信号（データ）が入力し、ＥＸ−ＯＲ回
路２６の入力端子には、＋入力符号（ｇ、ｈ、ｉのいず
れか）の信号と、ＡＮＤ回路２５の出力信号が入力す
る。また、ＥＸ−ＯＲ回路２６の出力端子から＋出力符
号（ｑ、ｒ、ｓのいずれか）が出力する。

【００８１】このように構成された符号反転回路１−
８、１−９、１−１０の入力信号と出力信号の関係は、
図５のＡ図に示した真理値表の通りである。この真理値
表において、＋入力符号の欄では、各オペランドＡ、
Ｂ、Ｃのデータの符号において、＋入力符号が有れば
１、無ければ０で示す。＋浮動小数点演算命令の欄で
は、浮動小数点演算の命令コード＝１が有れば１、無け
れば０（固定小数点演算の場合は０）で示す。＋反転ビ
ットの欄では、命令フィールドの反転ビットａ、ｂ、ｃ
が反転指示であれば１、反転指示でなければ０で示す。

【００８２】この真理値表によれば、＋入力符号＝０、
＋浮動小数点演算命令＝０、＋反転ビットなしの時、＋
出力符号＝０となる。＋入力符号＝１、＋浮動小数点演
算命令＝０、＋反転ビットなしの時、＋出力符号＝１と
なる。＋入力符号＝０、＋浮動小数点演算命令＝１、＋
反転ビット＝０の時、＋出力符号＝０となる。＋入力符
号＝１、＋浮動小数点演算命令＝１、＋反転ビット＝０
の時、＋出力符号＝１となる。＋入力符号＝０、＋浮動
小数点演算命令＝１、＋反転ビット＝１の時、＋出力符
号＝１となる。＋入力符号＝１、＋浮動小数点演算命令
＝１、＋反転ビット＝１の時、＋出力符号＝０となる。

【００８３】前記のように、符号反転回路１−８〜１−
１０では、＋浮動小数点演算命令が１（浮動小数点演算
命令）で、＋反転ビットが１（ビット反転指示有り）の
場合にのみ、＋入力符号を反転した＋出力信号を出して
いる。しかし、＋浮動小数点演算命令が１でも、＋反転
ビットが０（命令フィールドでの反転指示無し）の場合
には、＋入力符号を反転せずにそのまま＋出力信号を出
している。また、＋浮動小数点演算命令が０の場合は、
浮動小数点演算ではないので、＋反転ビットの指示は無
く、＋入力符号を反転せずにそのまま＋出力信号を出し
ている。

【００８４】(4) ：演算制御回路１−１１の説明・・・
図５のＢ図参照 演算制御回路１−１１は、固定小数点演算を行う場合
に、制御データ入力部２２から入力された制御データを
基に、新たな演算制御信号Ｃ１、Ｃ２を作成して演算器
２０の各部を制御するものである。

【００８５】この演算制御回路１−１１は、図５のＢ図
に示したように、ＥＸ−ＯＲ回路２７、２８と、ＡＮＤ
回路２９、３０で構成されている。そして、ＥＸ−ＯＲ
回路２７の入力端子には、＋ｉｎｖ Ｂと＋ｉｎｖ Ａ
が入力し、ＥＸ−ＯＲ回路２８の入力端子には、＋ｉｎ
ｖ ＣとＥＸ−ＯＲ回路２７の出力信号が入力し、ＡＮ
Ｄ回路２９の入力端子には、＋固定小数点演算命令の命
令コードｆと、ＥＸ−ＯＲ回路２８の出力信号が入力
し、ＡＮＤ回路３０の入力端子には、＋固定小数点演算
命令の命令コードｆと、ＥＸ−ＯＲ回路２７の出力信号
が入力する。

【００８６】この場合、前記＋ｉｎｖ Ａは、制御デー
タ入力部２２の反転ビットａの入力部１−５から入力さ
れる信号ａであり、＋ｉｎｖ Ｂは、制御データ入力部
２２の反転ビットｂの入力部１−６から入力される信号
ｂであり、＋ｉｎｖ Ｃは、制御データ入力部２２の反
転ビットｃの入力部１−７から入力される信号ｃであ
る。

【００８７】このように構成された演算制御回路１−１
１の入力信号と出力信号の関係は、図５のＢ図に示した
真理値表の通りである。この真理値表において、演算制
御信号Ｃ１、Ｃ２の値が１であれば、演算制御を行い、
０であれば演算操作を行わないことを示している。ま
た、固定小数点演算の場合、演算制御信号Ｃ２は反転回
路１−２０と丸め回路１−２２に入力するが、補数変換
処理では演算制御信号Ｃ２は補数変換制御用の演算制御
信号となり、この信号により、反転回路１−２０と丸め
回路１−２２で補数変換処理を行う。

【００８８】なお、この真理値表は、＋固定小数点演算
命令の命令コードｆが、ｆ＝１（固定小数点演算）の場
合の真理値表であり、ｆ＝０の場合（固定小数点演算以
外の場合）は、常に演算制御信号＋Ｃ１＝＋Ｃ２＝０
（演算制御を行わない信号）となる。

【００８９】この真理値表に示したように、＋ｉｎｖ
Ａ＝０、＋ｉｎｖ Ｂ＝０、＋ｉｎｖ Ｃ＝０の場合
は、式は（＋Ａ）×（＋Ｂ）＋（＋Ｃ）であり、演算制
御信号はＣ１＝０、Ｃ２＝０となる。＋ｉｎｖ Ａ＝
０、＋ｉｎｖ Ｂ＝０、＋ｉｎｖ Ｃ＝１の場合は、式は
（＋Ａ）×（＋Ｂ）＋（−Ｃ）であり、演算制御信号は
Ｃ１＝１、Ｃ２＝０となる。

【００９０】＋ｉｎｖ Ａ＝０、＋ｉｎｖ Ｂ＝１、＋
ｉｎｖ Ｃ＝０の場合は、式は（＋Ａ）×（−Ｂ）＋
（＋Ｃ）であり、演算制御信号はＣ１＝１、Ｃ２＝１と
なる。＋ｉｎｖ Ａ＝０、＋ｉｎｖ Ｂ＝１、＋ｉｎｖ
Ｃ＝１の場合は、式は（＋Ａ）×（−Ｂ）＋（−Ｃ）
であり、演算制御信号はＣ１＝０、Ｃ２＝１となる。＋
ｉｎｖ Ａ＝１、＋ｉｎｖ Ｂ＝０、＋ｉｎｖ Ｃ＝０
の場合は、式は（−Ａ）×（＋Ｂ）＋（＋Ｃ）であり、
演算制御信号はＣ１＝１、Ｃ２＝１となる。

【００９１】＋ｉｎｖ Ａ＝１、＋ｉｎｖ Ｂ＝０、＋
ｉｎｖ Ｃ＝１の場合は、式は（−Ａ）×（＋Ｂ）＋
（−Ｃ）であり、演算制御信号はＣ１＝０、Ｃ２＝１と
なる。＋ｉｎｖ Ａ＝１、＋ｉｎｖ Ｂ＝１、＋ｉｎｖ
Ｃ＝０の場合は、式は（−Ａ）×（−Ｂ）＋（＋Ｃ）
であり、演算制御信号はＣ１＝０、Ｃ２＝０となる。＋
ｉｎｖ Ａ＝１、＋ｉｎｖ Ｂ＝１、＋ｉｎｖ Ｃ＝１
の場合は、式は（−Ａ）×（−Ｂ）＋（−Ｃ）であり、
演算制御信号はＣ１＝１、Ｃ２＝０となる。

【００９２】§３：例１の演算動作の説明・・・図２〜
図６参照 以下、図２〜図６に基づいて例１の演算動作を説明す
る。 (1) ：フローチャートによる演算処理の説明・・・図６
参照 図６は演算処理フローチャートである。以下、図６に基
づいて例１の演算処理を説明する。なお、Ｓ１〜Ｓ７は
各処理ステップを示す。演算命令を実行する場合、命令
フィールドの命令コードが浮動小数点演算命令でなく
（固定小数点演算命令の場合）（Ｓ１）、反転ビット＝
１でなければ（Ｓ２）、演算器２０に各オペランドのデ
ータをそのまま（符号ビットを反転せずに）入力し、演
算制御回路１−１１では演算制御信号Ｃ１、Ｃ２＝０と
して、演算操作の制御をしないで演算を行う（Ｓ４）。

【００９３】また、前記命令コードが浮動小数点演算で
なく（Ｓ１）、反転ビット＝１（ビット反転指示）であ
れば（Ｓ２）、演算制御回路１−１１は、反転ビット
ａ、ｂ、ｃと、命令コードｆを基に演算制御信号Ｃ１、
Ｃ２を生成し、演算器２０の制御を変更して（Ｓ３）演
算を行う（Ｓ４）。

【００９４】更に、命令コードが浮動小数点演算命令で
あり（Ｓ１）、反転ビット＝１でなければ（Ｓ５）、符
号反転回路１−８〜１−１０では符号の反転を行わず
に、演算器２０においてそのまま演算を行う（Ｓ７）。
しかし、演算フォーマットが浮動小数点演算命令であり
（Ｓ１）、反転ビット＝１であれば（Ｓ５）、符号反転
回路１−８〜１−１０により対応するオペランドのデー
タの符号を反転し（Ｓ６）、演算器２０で演算を行う
（Ｓ７）。

【００９５】(2) ：浮動小数点演算処理の詳細な説明 浮動小数点演算命令に対しては、次のようにして演算を
実行する。浮動小数点演算命令の場合、符号反転回路１
−８〜１−１０に入力する＋浮動小数点演算命令の命令
コードｅ＝１となり、＋反転ビット（ａ、ｂ、ｃのいず
れか）に従って、＋入力符号（ｇ、ｈ、ｉのいずれか）
を反転し、＋出力符号（ｑ、ｒ、ｓ）を出力する。そし
て、オペランドＡ、Ｂ、Ｃの各入力データ１−１、１−
２、１−３（符号無しデータ）の符号を、前記＋出力符
号（ｑ、ｒ、ｓ）により付加し、演算器２０へ入力す
る。

【００９６】すなわち、符号反転回路１−８、１−９、
１−１０で、対応する反転ビットが「１」の場合に＋入
力符号を反転し、演算器２０に入力する。演算器２０は
反転ビットに制御されることなく、命令コードに従って
通常の演算（従来例と同じ演算）を行い、演算結果１−
２３を得る。

【００９７】例えば、オペランドＡのデータに対する反
転ビットが１になっていたら、符号反転回路１−１０で
は、オペランドＡのデータの符号を反転して、演算器２
０に入力する。また、オペランドＢのデータに対する反
転ビットが１になっていたら、符号反転回路１−９で
は、オペランドＢのデータの符号を反転して、演算器２
０に入力する。

【００９８】更に、オペランドＣのデータに対する反転
ビットが１になっていたら、符号反転回路１−８では、
オペランドＣのデータの符号を反転して、演算器２０に
入力する。この処理により、演算器２０では従来例と同
じ浮動小数点演算を行い、演算結果１−２３を得る。

【００９９】(3) ：固定小数点演算処理の詳細な説明 固定小数点演算命令に対しては、次のようにして演算を
実行する。固定小数点演算の場合、＋固定小数点演算命
令の命令コードｆ＝１となり、演算制御回路１−１１
は、前記ｆ＝１の信号と、各反転ビットの入力データ
ａ、ｂ、ｃが入力する。そして、演算制御回路１−１１
では、前記入力信号を基に、演算制御信号Ｃ１、Ｃ２を
生成する。

【０１００】この時、演算制御回路１−１１では、前記
符号反転ビットａ、ｂ、ｃの入力データ１−５〜１−７
と、命令コードｆの組み合わせにより生成した演算制御
信号Ｃ１、Ｃ２で演算器２０の各部を制御する。この
時、反転回路１−１８、桁上げ伝搬加算器１−１９、反
転回路１−２０、丸め回路１−２２が、演算制御信号Ｃ
１、Ｃ２により制御される。

【０１０１】反転回路１−１８、１−２０は、演算制御
信号Ｃ１、Ｃ２が「１」であるとビット反転を行い、
「０」であると、ビット反転は行わずにそのままデータ
を出力する。桁上げ伝搬加算器１−１９と丸め回路１−
２２は、演算制御信号が「１」であると、＋１を行い、
「０」であると＋１は行わない。なお、固定小数点演算
の場合、反転回路１−２０と、丸め回路１−２２は、演
算制御回路１−１１から出力される補数変換用の演算制
御信号Ｃ２により制御され、補数変換回路として使用さ
れる。

【０１０２】演算式に対して、ハード命令は次のように
指定される。演算式、ｘ＝−ｍ＊ｎ−ｐを変形して、ｘ
＝（−ｍ）＊（−ｎ）＋（−ｐ）とする。この場合のハ
ード命令は、madd reg1、reg2、 reg3、 reg4、1、0、1とな
る。なお、この命令は(-reg1)×reg2＋ (-reg3) = reg3
となる。

【０１０３】前記の命令を図５のＢ図に示した表に従い
説明すると、オペランドＢの入力データ１−２をデコー
ダ１−１２でデコードして倍数制御信号を作成し、その
倍数制御信号とオペランドＡの入力データ１−１を倍数
発生器１−１３へ入力し、倍数を発生する。そして、発
生させた倍数を桁上げ保存加算器１−１４、桁上げ伝搬
加算器１−１５で加算し、乗算結果を得る。

【０１０４】この場合、演算制御信号Ｃ１＝０となって
いるので、反転回路１−１８ではオペランドＣの入力デ
ータ１−３の符号をビット反転せずに、桁上げ伝搬加算
器１−１９によって乗算結果を得る。なお、この処理で
は＋１はしない。また、制御信号Ｃ２＝１となっている
ので、反転回路１−２０では桁上げ伝搬加算器１−１９
からの結果をビット反転し、丸め回路１−２２に入れて
＋１し、最終結果Ｄを得る。

【０１０５】なお、実際のハードでの演算器は、−（ｍ
＊ｎ＋ｐ）の演算を行なっている。一例として、乗加算
について説明したが、乗算、加算、除算等についても同
様に応用できることは明白である。

【０１０６】§４：例２の説明・・・図７参照 図７は浮動小数点乗算演算装置を示した図である。な
お、図では浮動小数点乗算演算に必要な構成のみを図示
してある。例２は、浮動小数点乗算演算装置の例であ
り、浮動小数点乗算演算装置は、演算器２０と、符号反
転回路２−９、２−１０と、データ入力部２１と、制御
データ入力部２２を備えている。そして、制御データ入
力部２２には、反転ビットａの入力部２−５、２−６を
備えている。

【０１０７】また、データ入力部２１には、命令フィー
ルドのオペランドＡの入力データ２−１（例えば、オペ
ランドＡで指定されたレジスタのデータ）、オペランド
Ｂの入力データ２−２（例えば、オペランドＢで指定さ
れたレジスタのデータ）を備えている。

【０１０８】更に演算器２０には、デコーダ２−１２
と、倍数発生器２−１３と、桁上げ保存加算器２−１４
と、桁上げ伝搬加算器２−１５と、シフタ２−１６と、
丸め回路２−２２を備えており、演算結果２−２３を得
るように構成されている。浮動小数点乗算演算命令に対
しては、次のようにして演算を実行する。

【０１０９】この場合、符号反転回路２−９、２−１０
では、＋反転ビット（ａ、ｂのいずれか）の値に従っ
て、＋入力符号（ｇ、ｈのいずれか）を反転／非反転処
理し、＋出力符号（ｑ、ｒ）を出力する。。そして、オ
ペランドＡ、Ｂの各入力データ２−１、２−２（符号無
しデータ）の符号を、前記＋出力符号（ｑ、ｒ）により
付加し、演算器２０へ入力する。

【０１１０】すなわち、符号反転回路２−９、２−１０
で、対応する反転ビットが「１」の場合の＋入力符号を
反転し、演算器２０に入力する。演算器２０は反転ビッ
トに制御されることなく、命令コードに従って通常の演
算（従来例と同じ演算）が行われる。

【０１１１】例えば、オペランドＡのデータに対する反
転ビットが１になっていたら、符号反転回路２−１０で
は、オペランドＡのデータの符号を反転して、演算器２
０に入力する。また、オペランドＢのデータに対する反
転ビットが１になっていたら、符号反転回路２−９で
は、オペランドＢのデータの符号を反転して、演算器２
０に入力する。この処理により、演算器では従来例と同
じ演算を行い、演算結果２−２３を得る。

【０１１２】§５：例３の説明・・・図８参照 図８は浮動小数点加算演算装置を示した図である。な
お、図では浮動小数点加算演算に必要な構成のみを図示
してある。例３は、浮動小数点加算演算装置の例であ
り、演算器２０と、符号反転回路３−９、３−１０と、
データ入力部２１と、制御データ入力部２２を備えてい
る。そして、制御データ入力部２２には、反転ビットａ
の入力部３−５と、反転ビットｂの入力部３−６を備え
ている。

【０１１３】また、データ入力部２１には、命令フィー
ルドのオペランドＡの入力データ３−１（オペランドＡ
で指定されたレジスタのデータ）、オペランドＢの入力
データ３−２（オペランドＢで指定されたレジスタのデ
ータ）を備えている。

【０１１４】更に演算器２０には、シフタ３−１６、３
−１７、３−２１と、桁上げ伝搬加算器３−１９と、反
転回路３−１８、３−２０と、丸め回路３−２２を備え
ており、演算結果３−２３を得るように構成されてい
る。

【０１１５】浮動小数点加算演算命令に対しては、次の
ようにして演算を実行する。この場合、符号反転回路３
−９、３−１０では、＋反転ビット（ａ、ｂのいずれ
か）の値に従って、＋入力符号（ｇ、ｈのいずれか）を
反転／非反転処理し、＋出力符号（ｑ、ｒ）を出力す
る。。そして、オペランドＡ、Ｂの各入力データ３−
１、３−２（符号無しデータ）の符号を、＋出力符号
（ｑ、ｒ）により付加し、演算器２０へ入力する。

【０１１６】すなわち、符号反転回路３−９、３−１０
で、対応する反転ビットが「１」の場合の符号を反転
し、演算器２０に入力する。演算器２０は反転ビットに
制御されることなく、命令コードに従って通常の演算
（従来例と同じ演算）が行われる。

【０１１７】§６：例４の説明・・・図９参照 図９は固定少数点乗算演算装置を示した図である。な
お、図では固定少数点乗算演算に必要な構成のみを図示
してある。例４は、固定少数点乗算演算装置の例であ
り、演算器２０と、データ入力部２１と、制御データ入
力部２２と、演算制御回路５−１１を備えている。

【０１１８】そして、データ入力部２１には、オペラン
ドＡの入力データ４−１と、オペランドＢの入力データ
４−２を備え、制御データ入力部２２には、反転ビット
ａの入力部４−５と、反転ビットｂの入力部４−６と、
命令コード制御部４−４を備えている。更に演算器２０
には、デコーダ４−１２と、倍数発生器４−１３と、桁
上げ保存加算器４−１４と、桁上げ伝搬加算器４−１５
と、反転回路４−２０と、丸め回路４−２２を備えてお
り、演算結果４−２３を得るように構成されている。

【０１１９】固定少数点乗算演算命令に対しては、次の
ようにして演算を実行する。固定少数点乗算演算の場
合、＋固定少数点演算命令の命令コードｆ＝１となり、
演算制御回路１−１１は、前記ｆ＝１の信号と、各反転
ビットの入力データａ、ｂが入力する。そして、演算制
御回路１−１１では前記入力信号を基に演算制御信号Ｃ
２を作成する。

【０１２０】この時、演算制御回路１−１１では、符号
反転ビットａ、ｂと、命令コードｆの組み合わせにより
生成した制御信号Ｃ２で演算器２０の各部を制御する。
この時、反転回路４−２０と、丸め回路４−２２が、演
算制御信号Ｃ２により演算操作を制御される。

【０１２１】反転回路４−２０は、制御信号Ｃ２が
「１」であるとビット反転を行い、「０」であると、ビ
ット反転は行わずにそのままデータを出力する。丸め回
路４−２２は、制御信号Ｃ２が「１」であると、＋１を
行い、「０」であると＋１は行わない。

【０１２２】§７：例５の説明・・・図１０参照 図１０は固定少数点加算演算装置を示した図である。な
お、図では固定少数点加算演算に必要な構成のみを図示
してある。例５は、固定少数点加算演算装置の例であ
り、演算器２０と、データ入力部２１と、制御データ入
力部２２と、演算制御回路５−１１を備えている。

【０１２３】そして、データ入力部２１には、オペラン
ドＡの入力データ５−１と、オペランドＢの入力データ
５−２を備え、制御データ入力部２２には、反転ビット
ａの入力部５−５と、反転ビットの入力部５−６と、命
令コード制御部５−４を備えている。更に演算器２０に
は、反転回路５−１８、５−２０と、桁上げ伝搬加算器
５−１９と、丸め回路５−２２を備えており、演算結果
５−２３を得るように構成されている。

【０１２４】固定少数点加算演算命令に対しては、次の
ようにして演算を実行する。固定少数点加算演算の場
合、＋固定少数点演算命令の命令コードｆ＝１となり、
演算制御回路５−１１は、前記ｆ＝１の信号と、各反転
ビットａ、ｂが入力する。そして、演算制御回路５−１
１では、前記入力信号（制御データ）を基に、演算制御
信号Ｃ１、Ｃ２を作成する。

【０１２５】この時、演算制御回路５−１１では、符号
反転ビットａ、ｂと、命令コードｆの組み合わせにより
生成した演算制御信号Ｃ１、Ｃ２で演算器２０の各部の
演算操作を制御する。この時、反転回路５−１８と、桁
上げ伝搬加算器５−１９が演算制御信号Ｃ１で制御さ
れ、反転回路５−２０と、丸め回路５−２２が、演算制
御信号Ｃ２により制御される。

【０１２６】この場合、反転回路５−１８、５−２０
は、演算制御信号Ｃ１、Ｃ２が「１」であるとビット反
転を行い、「０」であると、ビット反転は行わずにその
ままデータを出力する。桁上げ伝搬加算器５−１９と丸
め回路５−２２は、前記演算制御信号Ｃ１、Ｃ２が
「１」であると、＋１を行い、「０」であると＋１は行
わない。

【０１２７】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：ほんの僅かな物量の追加（演算制御回路、符号反
転回路等の追加）と、数ビットの制御ビット（反転ビッ
ト）を追加するだけで、演算式によっては、演算命令数
を従来より減らすことができる。従って、従来より演算
速度を速くすることができる。

【０１２８】(2) ：演算式によっては、前処理データや
中間結果を記憶、又は保持しなくても良い場合があるた
め、レジスタやメモリの使用量を減らすことができる。 (3) ：プロセッサが解釈する命令の種類を減らすことが
できる。命令解釈回路の簡単化、又は減らした命令の場
所に新規命令を割り当てることができ、プロセッサの高
機能化が可能になる。

【０１２９】(4) ：ベクトルプロセッサにおいて、スカ
ラオペランド対ベクトルオペランド、ベクトルオペラン
ド対スカラオペランドなどのオペランドの組み合わせに
柔軟に対応できる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施の形態における命令フィールドの説明図で
ある。

【図３】実施の形態における浮動／固定少数点乗加算演
算装置を示した図である。

【図４】図３の一部拡大図である。

【図５】各部の説明図である。

【図６】実施の形態における演算処理フローチャートで
ある。

【図７】実施の形態における浮動小数点乗算演算装置を
示した図である。

【図８】実施の形態における浮動小数点加算演算装置を
示した図である。

【図９】実施の形態における固定少数点乗算演算装置を
示した図である。

【図１０】実施の形態における固定少数点加算演算装置
を示した図である。

【図１１】従来の命令フィールド説明図である。

【図１２】従来の浮動小数点乗加算演算装置を示した図
である。

【図１３】従来の浮動小数点乗算演算装置を示した図で
ある。

【図１４】従来の浮動小数点加算演算装置を示した図で
ある。

【図１５】従来の固定小数点乗加算演算装置を示した図
である。

【図１６】従来の固定小数点乗算演算装置を示した図で
ある。

【図１７】従来の固定小数点加算演算装置を示した図で
ある。

【符号の説明】

２０ 演算器 ２１ データ入力部 ２２ 制御データ入力部 ２５、２９、３０ ＡＮＤ回路 ２６、２７、２８ ＥＸ−ＯＲ回路 １−１〜１２−１ オペランドＡの入力データ １−２〜１２−２ オペランドＢの入力データ １−３〜１０−３ オペランドＣの入力データ １−４〜５−４ 命令コード制御部 １−８、１−９〜３−９、１−１０〜３−１０ 符号反
転回路 １−１１〜５−１１ 演算制御回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】少なくとも、命令を逐次解釈し演算装置に
   より演算命令を実行するプロセッサにおいて、 演算命令のフィールド中に、個々のオペランドにそれぞ
   れ対応して反転ビットを設け、前記反転ビットを演算装
   置の制御データとして入力し、前記反転ビットがビット
   反転を指示する値であれば、前記演算装置により、その
   ビットに対応するオペランドの値を（−１）倍した値と
   して演算を実行することを特徴とした演算実行方法。
2. 【請求項２】前記演算命令が浮動小数点演算命令で、入
   力オペランドに対応する反転ビットがビット反転を指示
   する値の場合、前記演算装置により、そのビットに対応
   するオペランドの符号ビットを反転してから演算を実行
   することを特徴とした請求項１記載の演算実行方法。
3. 【請求項３】前記演算命令が固定小数点演算命令の場
   合、入力オペランドに対応する反転ビットと演算命令コ
   ードを組み合わせて演算制御信号を作成し、この演算制
   御信号で演算装置の演算操作を制御し、演算を実行する
   ことを特徴とした請求項１記載の演算実行方法。
4. 【請求項４】前記演算命令が減算命令の場合、前記演算
   装置により、減算命令を加算命令として実行することを
   特徴とした請求項１記載の演算実行方法。
5. 【請求項５】演算命令のフィールド中に、個々のオペラ
   ンドにそれぞれ対応して、各オペランドの符号ビットの
   反転／非反転を指示する反転ビットを設けると共に、少
   なくとも、浮動小数点演算器を備え、演算命令を逐次解
   釈し実行するプロセッサの演算装置であって、 前記反転ビットを制御データとして入力する制御データ
   入力部と、前記反転ビットのそれぞれに対応させた符号
   反転回路を設け、前記符号反転回路は、それぞれ浮動小
   数点データの符号ビットと、対応する反転ビットを入力
   し、前記反転ビットの指示に従って前記符号ビットを反
   転／非反転処理し、その出力が浮動小数点演算器のオペ
   ランド入力となるように構成したことを特徴とする演算
   装置。
6. 【請求項６】演算命令のフィールド中に、個々のオペラ
   ンドにそれぞれ対応して、各オペランドの符号ビットの
   反転／非反転を指示する反転ビットを設けると共に、少
   なくとも、固定小数点演算器を備え、演算命令を逐次解
   釈し実行するプロセッサの演算装置であって、 前記反転ビット及び演算命令コードを制御データとして
   入力する制御データ入力部と、演算制御回路を設け、か
   つ、前記固定小数点演算器に補数変換回路を設け、 前記演算制御回路は、前記反転ビット及び演算命令コー
   ドを入力して演算制御信号を生成し、前記演算制御信号
   で固定小数点演算器の演算操作を制御する構成とし、前
   記補数変換回路は、固定小数点演算器の出力と演算制御
   回路からの補数変換用の演算制御信号を入力して補数変
   換を行う構成としたことを特徴とする演算装置。
7. 【請求項７】演算命令のフィールド中に、個々のオペラ
   ンドにそれぞれ対応して、各オペランドの符号ビットの
   反転／非反転を指示する反転ビットを設けると共に、少
   なくとも、固定小数点演算及び浮動小数点演算の両方を
   実行する演算器を備え、演算命令を逐次解釈し実行する
   プロセッサの演算装置であって、 前記反転ビット及び命令コードを制御データとして入力
   する制御データ入力部と、前記反転ビットのそれぞれに
   対応させた符号反転回路と、演算制御回路を設け、か
   つ、前記演算器に補数変換回路を設け、 前記符号反転回路は、浮動小数点データの符号ビット
   と、対応する反転ビットと、演算命令コードを入力し、
   前記反転ビットの指示に従って符号ビットを反転／非反
   転処理し、その出力が演算器のオペランド入力となる構
   成とし、 前記演算制御回路は、前記反転ビット及び演算命令コー
   ドを入力して演算制御信号を生成し、その演算制御信号
   で演算器の演算操作を制御する構成とし、 前記補数変換回路は、前記演算器の出力と、前記演算制
   御回路からの補数変換用の演算制御信号を入力して補数
   変換を行う構成としたことを特徴とする演算装置。
8. 【請求項８】前記補数変換回路は、浮動小数点演算器で
   必要な既存のビット反転回路、及び丸め回路と共用化し
   たことを特徴とした請求項７記載の演算装置。