JPH10512990A - バス終端用の本質的に均衡がとられた電圧調整および電流源 - Google Patents

バス終端用の本質的に均衡がとられた電圧調整および電流源

Info

Publication number
JPH10512990A
JPH10512990A JP9518920A JP51892097A JPH10512990A JP H10512990 A JPH10512990 A JP H10512990A JP 9518920 A JP9518920 A JP 9518920A JP 51892097 A JP51892097 A JP 51892097A JP H10512990 A JPH10512990 A JP H10512990A
Authority
JP
Japan
Prior art keywords
bus
power supply
current source
line
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9518920A
Other languages
English (en)
Other versions
JP3258332B2 (ja
Inventor
ダン キキニス、
Original Assignee
エロネックス・テクノロジーズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エロネックス・テクノロジーズ・インコーポレーテッド filed Critical エロネックス・テクノロジーズ・インコーポレーテッド
Publication of JPH10512990A publication Critical patent/JPH10512990A/ja
Application granted granted Critical
Publication of JP3258332B2 publication Critical patent/JP3258332B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 バス(202)用の本質的に均衡がとられた電源システムが、コンピュータシステムにおけるバス終端に対する改善された信頼性を提供する。この装置は、経路を2つの等しい長さのセグメント(216,218)に分割する給電線のほぼ中点においてバス(202)の対向する端部に接続されている給電線(216,218)に対して給電する単一の電流源(212)を含む。バスに接続されている集積回路チップ(208)がスイッチオンされると、集積回路チップ(208)が各給電線セグメントを通して実質的に等量の電流を引き出し、バスの各端部において実質的に等しい電圧降下を生み出す。

Description

【発明の詳細な説明】 バス終端用の本質的に均衡がとられた電圧調整および電流源 発明の分野 本発明は一般的に電流源および電圧調整に関し、特に、コンピュータシステム のバス構造に対して均衡がとられた方法で電力を供給するシステムに関する。 発明の背景 コンピュータシステムでは、中央処理装置(CPU)とCPUの外側の電子装 置との間の通信は相互接続バスによりなされる。バスは、アドレスおよびデータ 用のビットや、通信を管理するための制御信号用のビットのような特定目的の専 用線を含む1組の並列導体である。バスにおける並列線の数は変化する。例えば あるプロトコルは16アドレスビットおよび16データビットを有し、他のプロトコ ルはそれぞれ32ビットを有する。あるプロトコルでは、並列導体の同じ組がデー タとアドレス間で多重化される。制御信号も変化する。 バス通信において、その目的は、データワードを1つの位置から他の位置に転 送することである。データはデータ線上で表され、位置はアドレス線上でアドレ スにより表される。制御線は、通信を促進および指示するために、割込要求、読 出し/書込み命令、およびこれらに類する信号を伝える。通信の順序および速度 は、データのアドレス指定および転送をペース調整する高速発振器(クロック) により制御される。 初期のコンピュータのクロックは例えば8メガヘルツにおいて動作していたも のであり、少なくとも理論的には、各サイクルで特定のデジタル動作が実行され ていた。8メガヘルツでは、サイクルは125 ナノ秒である。この出願時点におけ るコンピュータは通常66メガヘルツで動作している。この出願時点において市場 に入ってきているモデルは100 メガヘルツ以上で動作する。 初期のパーソナルコンピュータの設計では、バス、CPU、およびバスに接続 されているすべての装置は同じ速度で動作していた。これは追加メモリのような アクセサリをシステムバスに直接プラグインできるようにしていた。最新式のコ ンピュータでは、CPUは他の装置よりもかなり速くなっており、これは、CP Uの効率的な利用と周辺装置の動作のために、バスが異なる速度で動作すること を要求する。 CPUの速度を増加させることにより生じる困難性に対する1つの解法は、イ ンテル社から提供され、周辺構成部品相互接続(PCI)バスと呼ばれているバ スであり、このバスは、CPUとメモリが1つのバス上である速度で動作する一 方、より遅い入力/出力装置が他のバス上でより遅い速度で動作することを可能 にする。システムバスから分離されたCPUにより、PC製造業者は、それぞれ の新しいプロセッサに対してマザーボードのI/Oサブシステムを再設計する必 要なく、いくつかの世代のPCと動作するマザーボードを設計することができる 。 PCIバスは以前のバス設計に対して改良されたものであるが、今日の常に進 化しているCPUはPCIバス構造の限界を明かにしている。例えば、信号のか なり増加したスイッチング速度により、PCI設計における3.3 ボルト遷移より も低い1.5 ボルトのような電圧で信号をスイッチングすることが必要になる。 非常に高速なバスと動作するように開発された1つのバス構造は、ガニングト ランシーバ論理(GTL)バス構造と呼ばれており、以下の説明において言及す る。 一般的にバス構造の適切な動作に対する重要な基準は、バスが適切に終端され ていることである。終端されているとは、バス上の装置が動作するように設計さ れている電圧でバスに電流を供給する装置にバスの線が接続されているような形 態を意味している。このような装置は、当業者によりさまざまな名称で呼ばれて おり、使用されている多様な用語は混乱を招く。しかしながら、一般的に、これ らの装置は比較的固定された調整電圧でバス構造中の線に電流を供給し、本発明 に関係しているバス以外の他の装置および構成部品にも電力を供給する。この出 願の目的のために、これらの電源を電圧が調整された電流源と呼び、時にはただ 単に電流源と呼ぶ。 適切な終端は、新しいGTL構造のような高性能バス構造において特に重要で ある。適切で実行可能な終端は、バスの端部間の電圧差を例えば50ミリボルトの ような特定範囲内に確実に維持する。バス電圧における過度のドリフトを導く不 適切な終端はバス構造内に大きな電流を発生させ、これは、接続されているデリ ケートな集積回路チップや、バス線そのもののような他の傷つきやすい構造に損 傷を与える。さらに、不適切な終端はバス上の不規則な反射パターンとなり、こ れはGTL構造中のガンニングトランシーバによる信号遷移を滑らかにする効率 を低くする。バスの適切な電圧終端は最も重要な懸念であることが技術的によく 知られている。 バス電圧を比較的一定に保とうとするのに使用される本発明者が知っている1 つの技術は、バス構造に対する複数の調整された電流源の構成である。これは、 電圧ドリフトの場合にクロス調整フィードバックを使用して独立して補償する能 力を各電流源に対して要求する。このようなシステムは図1に図示されている。 図1は、複数の電流源を使用するバス構造の終端を示している簡単化されたブ ロック図である。図中において単一線として示されているバス102 は複数の導体 バスを表しており、バスの各端部において接続されているプルアップ抵抗104,10 6 を持っている。バス中の個々の線に対して個々の抵抗が実際にあるが、図の単 一線による類推は複雑さを避け、さまざまな素子の機能のより明確な表示を提供 する。 2つの集積回路チップ103 がバス102 に接続されて示されている。これらのチ ップは、CPUやこれに類するもののような、バスに接続されているいくつかの 任意の装置を表している。電圧が調整された電源108,110 は、バス102 の両端部 における電圧振幅と安定性を保持するために、プルアップ抵抗106,108 を通して バスに接続されている。電源108,110 に接続されているフィードバック線112,11 3 は、システムがいずれかの電源のドリフトを補償できるように、電源間のフィ ードバック情報を提供する。この方法において、バスの2つの端部間の電圧差が 指定範囲内に維持されなければならない。 フィードバック信号が認識可能な遅延時間を持つことから、この比較的複雑な 構成において、バス構造中の異なる位置において複数の電圧が調整された電源を 使用して、バス全体を通して正確で均一な電圧調整を達成することは困難である 。遅延フィードバックから振動が生じることが知られており、このような振動は 実 際自己増強する。 複数の電源の解法による別の問題は、余分な構成部品すべてが全体的な構造の 費用を増加させることである。必要とされるものは、簡単で、信頼性があり、比 較的安価な、高性能バス構造用の電圧終端装置および方法である。 発明の要約 本発明の先のおよび他の目的を達成するために、また本発明の目的にしたがっ て、コンピュータシステムにおけるバス構造の終端のための本質的に均衡がとら れたシステムがここに開示される。本発明の好ましい実施形態では、出力を有す る単一の電流源が、2つの等しい長さのセグメントとなる給電線の中央に給電す る。バスは給電線の各端部に接続され、複数の集積回路構成部品はバスに接続さ れる。バスに接続されている何らかの装置がスイッチオンされると、等量の電流 が両セグメントを通して引き出され、バスの両端部に等しい電圧降下を生じさせ 、これにより、本質的な電圧安定性を生み出す。代わりのバス構成が本発明の原 理にしたがって提供され、バスの両端部への給電線の電流路を等しく保つことを 同様に効果的に提供するように機能する。プルアップ抵抗がバスに接続され、バ ス電圧を特定の値に上げる。さらに、カップリングコンデンサがバスに接続され 、バスの一端により近く接続されている構成部品に対する短期電流の影響を補償 する。 本発明の方法の観点において、単一の電流源からの出力が給電線に接続される 。2つの等しい長さのセグメントが生成されるように、出力が給電線のトポロジ ー中央点に接続される。プルアップ抵抗はバスの各端部に接続され、バスを特定 の電圧に上げる。カップリングコンデンサは次にバスに接続され、バスの一端に より近く接続されている集積回路構成部品に対する短期電流の不均衡を補償する 。本発明は、単一の電源からバスの両端部に入る電流を本質的に均衡させる比較 的簡単で効率的な方法を提供する。これは、複数のレギュレータおよびフィード バックを使用することなく電圧安定性を顕著に改善し、バスの終端を維持する。 本発明のこれらおよび他の効果は、以下の詳細な説明を読み、様々な図面を考 慮することにより明かになるであろう。 図面の簡単な説明 本発明とともにその別の目的および効果は、添付した図面と関連付けて以下の 説明を参照することにより最もよく理解できるであろう。 図1は、クロスフィードバックを有する複数のレギュレータを使用する典型的 な終端バス構造の簡単化したブロック図である。 図2は、バス構造を終端するための本発明の第1の実施形態の簡単化したブロ ック図である。 図3は、バス構造を終端するための本発明の第2の実施形態の簡単化したブロ ック図である。 図4は、バス構造を終端するための本発明の第3の実施形態の簡単化したブロ ック図である。 好ましい実施形態の説明 上記の背景のセクションにおける図1の議論は、複数の電源を使用するバス構 造の電圧終端に向けられている。本発明のさまざまな実施形態にしたがって、コ ンピュータシステムにおけるバス構造に対する簡単化した終端方法および装置を 以下に説明する。 先に説明した図1における場合のように、以下に説明するすべての図において バスは単一線として図示されているが、この単一線はいくつかの並列導体を表し ていることを理解すべきである。 図2を参照すると、バス202 のそれぞれ右左端部においてバス202 がプルアッ プ抵抗RPR204 およびプルアップ抵抗RPL206 に接続されている。プルアップ抵 抗の数はいく分任意であるが、以下の説明では図示のためにここでは2つを使用 する。 図1の場合のように、プルアップ抵抗は、速いスイッチング速度を持つ構造に 対して使用される1.5 ボルトのような特定の値に、バス線上の電圧レベルを上げ るために含まれている。プルアップ抵抗は、線を特定の電圧に上げるために使用 される低い抵抗値の抵抗である。装置208 はバス202 に接続されるさまざまな装 置を表しており、異なる点においてバス202 に接続されるように表されている。 デカップリングコンデンサ210 は、バス202 をデカップリングしてバスに接続 されている構成部品を電圧または電流スパイクから保護し、バスの他端よりもバ スのもう一端に近い構成部品をスイッチングすることにより引き起こされる短期 の電流不均衡を補償するように設けられている。バス上の装置がスイッチオンさ れると、非常に短い時間の間、さらに多くの電流がバスのより近い端部から当初 引き出されるので、均衡状態に達するまでその短時間の間に、装置により近いデ カップリングコンデンサ210 が電流を供給する。当業者に知られているように、 充電/放電時間(時定数)が短期電流を供給するのに十分であるようにキャパシ タンスを選択しなければならない。抵抗、コンデンサ、これに類するものに対す る実際の値は、本発明を実施する際の適用に応じて変化するが、要求される値は 、過度の実験をすることなく当業者によく知られている技術により計算すること ができる。 本発明にしたがうと、電源212 は、出力線214 を通して給電線216,218 に電流 を供給する。給電線216,218 は実質的に等しい長さであり、本発明の異なる適用 において容易に測定および計算することができる何らかの固有抵抗を持っている 。 IC構成部品のトランシーバユニット208 は一般的にMOSトランジスタのオ ープンコレクタを構成するので、構成部品がスイッチオンした時に、各給電線21 6,218 を通して対称の電流が実現されるような方法で単一の電源212 から電流が 引き出される。これは、バスの端部においてほぼ等しい電圧降下(すなわちVL =VR)となり、電圧差を実質的にゼロにする。引き出された電流における変化 が各給電線に実質的に等しく影響を及し、これによりバスの両端部において本質 的に同じ電圧が維持されることから、この状態は安定なままである。 本発明のある実施形態では、電源212 は、異なる点における電圧を感知するフ ィードバック線を有する調整された電源である。線217 は、等しい長さの給電線 216,218 の交点における電圧を感知する任意選択的な線である。線219,221 は、 バス202 の端部における電圧を感知する任意選択的な線である。これらの任意選 択線は、図3および図4に示されていないが、以下に説明する図3および図4の 実施形態において使用してもよい。 バス電圧にかなり大きい差がある場合に比較的大量の電流が発生することから 、 適切なバス終端は、これら説明したようなコンピュータ適用においてかなり重要 である。また、不適切な終端は、バスにおける好ましくない反射特性のような他 の影響を生み出す。GTL技術では、例えば、不適切な反射により信号遷移が歪 むようになり、遷移を滑らかにする際のガンニングトランシーバの有効性を減少 させるので、反射特性は直接動作に影響を及す。バス上のチップ相互間の近接に より反射特性も影響を受ける。したがって、反射の完全さを保持するようにチッ プ間の最小距離を維持しなければならない。 図2に示されている構造は、バスと、バス用の電源と、バスに接続されている 構成部品とを備え、コンピュータシステム用のマザーボードとして考えることが できる。同じことが以下に説明する図3および図4に対していえる。 図3は、本発明の他の実施形態のブロック図であり、馬蹄形バス302 と、等し い長さのセグメント316,317 を含むまっすぐな給電線とを示している。この構成 は、さまざまな回路ボードの特定の間隔要求に適する代わりのチップレイアウト を可能にする。図3の実施形態では、多数の装置209 がバス302 に接続されてお り、バス302 は半円形に伸びている。図2の実施形態の場合と同じように、プル アップ抵抗205,207 がバス302 の端部に接続され、デカップリングコンデンサ21 1 が図2のコンデンサに対して説明したのと同様な理由のために付加されている 。単一の出力215 を有する電源213 が実質的に等しい長さの給電線316,317 に供 給されており、これによりセグメント316,317 に等しい電流を生み出している。 複雑な回路構成やクロスレギュレーションフィードバックを必要とせずに、安定 で、ほぼゼロの電圧差がバスの端部において本質的に維持されている。 図4は、本発明にしたがった別の代わりの実施形態を図示しており、まっすぐ なバス402 に接続されている装置409 に対する代わりの構成を示している。この 構成では、装置409 は、バス402 の両側において都合よく配置されている。前の 実施形態と同様に、バス402 の両端部はそれぞれ右左のプルアップ抵抗404,405 に両方とも接続されている。出力線414 を有する電源412 は、等しい長さのセグ メント406,408 を形成する給電線の中央に接続されている。これらのセグメント の端部はプルアップ抵抗404,405 を通してバス402 に接続されている。さらにデ カップリングコンデンサ410 がバスの両側に接続されている。電流補償デカップ リングコンデンサ410 は短期均衡のために含まれている。 本発明は、単一の電源からバスの両端部に入る電流を本質的に均衡させる比較 的簡単で効率的な方法を提供する。これは、複数のレギュレータおよびフィード バックを使用することなく電圧安定性を顕著に改善し、バスの終端を維持する。 さらに、この方法は、さまざまな装置構成をバスに接続できるようにする際のさ まざまなボード間隔要求を調整する場合に柔軟性を提供する。 本発明の3つの実施形態を詳細に説明してきたが、本発明の技術的範囲を逸脱 することなく本発明は他の多くの特定形態に具体化できることを理解すべきであ る。特に、本発明における方法がプリント回路ボードに適用できるものとして説 明したが、本発明はIC上に実現されるバスのような他の実施形態においても適 用可能である。したがって、先に提供した例は例示的なもので限定的なものでな いものとして考えるべきであり、本発明はここに提供された詳細な説明に限定さ れるべきでなく、添付した請求の範囲の範囲内で修正されるものである。

Claims (1)

  1. 【特許請求の範囲】 1.出力を有する電流源と、 それぞれ前記電流源の出力に接続された第1の端部と第2の端部とを有する、 実質的に等しい長さの第1および第2の給電線と、 複数の電子装置を相互接続し、第1および第2の端部を有するように構成され たバスとを具備し、 前記バスの第1の端部が前記第1の給電線の第2の端部に接続され、前記バス の第2の端部が前記第2の給電線の第2の端部に接続されているコンピュータバ ス用の電源システム。 2.前記バスの第1および第2の端部と前記第1および第2の給電線の第2の端 部との間のプルアップ抵抗をさらに具備している請求項1記載のコンピュータバ ス用の電源システム。 3.前記バスの他端よりもバスのもう一端により近く接続されている構成部品に 対して短期電流補償を提供するようにデカップリングコンデンサが前記バスに接 続されている請求項1記載のコンピュータバス用の電源システム。 4.前記バスが線形形態である請求項1記載のコンピュータバス用の電源システ ム。 5.前記バスは輪郭が付けられている請求項1記載のコンピュータバス用の電源 システム。 6.第1の端部と第2の端部を有し、プリント回路ボード上に実現される複数導 体の並列バスと、 前記複数導体の並列バスに接続された複数の電子装置と、 前記複数導体の並列バス用の電源システムとを具備し、 前記電源システムが、出力を有する電流源と、前記電流源の出力と前記バスの 第1の端部とに接続された第1の給電線と、前記第1の給電線と実質的に等しい 長さであり、前記電流源の出力と前記バスの第2の端部とに接続された第2の給 電線とを備えている、コンピュータシステムで使用するためのマザーボード。 7.前記電源システムは、前記バス線を特定の電圧に上げるためのプルアップ抵 抗を含んでいる請求項6記載のマザーボード。 8.前記バスの一端により近く接続されている構成部品に対して短期電流補償を 提供するようにデカップリングコンデンサが前記バスに接続されている請求項6 記載のマザーボード。 9.表示モニタと、 入力装置と、 第1および第2の端部を有するバスと、CPUと、前記バスに結合された複数 の装置とを含むマザーボードと、 出力を有する電流源と、前記電流源の出力と前記バスの第1の端部とに接続さ れた第1の給電線と、前記第1の給電線と実質的に等しい長さであり、前記電流 源の出力と前記バスの第2の端部とに接続された第2の給電線とを備えている電 源システムとを具備するコンピュータシステム。 10.前記電源システムは、前記バス線を特定の電圧に上げるためのプルアップ 抵抗をさらに備えている請求項9記載のコンピュータシステム。 11.前記バスの他端よりも前記バスのもう一端により近く接続されている構成 部品に対して短期電流補償を提供するようにデカップリングコンデンサが前記バ スに接続されている請求項9記載のコンピュータシステム。 12.(a)単一の給電線によりバスの対向する端部を互いに接続し、 (b)前記バス構造の端部から実質的に等しい距離の点において前記単一の給電 線に単一の電流源を接続するステップを含むバス構造を終端させる方法。 13.前記バスと前記給電線の端部との間のバスの各端部にプルアップ抵抗を提 供するステップを含む請求項12記載の方法。 14.短期電流の影響を補償するように、前記バスの各端部にデカップリングコ ンデンサを提供するステップを含む請求項12記載の方法。
JP51892097A 1995-11-13 1996-11-06 バス終端用の本質的に均衡がとられた電圧調整および電流源 Expired - Fee Related JP3258332B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/556,723 US5635853A (en) 1995-11-13 1995-11-13 Inherently balanced voltage regulation and current supply for bus termination
US08/556,723 1995-11-13
US556,723 1995-11-13
PCT/US1996/017792 WO1997018631A1 (en) 1995-11-13 1996-11-06 Inherently balanced voltage regulation and current supply for bus termination

Publications (2)

Publication Number Publication Date
JPH10512990A true JPH10512990A (ja) 1998-12-08
JP3258332B2 JP3258332B2 (ja) 2002-02-18

Family

ID=24222575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51892097A Expired - Fee Related JP3258332B2 (ja) 1995-11-13 1996-11-06 バス終端用の本質的に均衡がとられた電圧調整および電流源

Country Status (4)

Country Link
US (1) US5635853A (ja)
EP (1) EP0864202A4 (ja)
JP (1) JP3258332B2 (ja)
WO (1) WO1997018631A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070206A (en) * 1997-03-31 2000-05-30 Lsi Logic Corporation Method and apparatus for terminating a bus
US5949253A (en) 1997-04-18 1999-09-07 Adaptec, Inc. Low voltage differential driver with multiple drive strengths
US6061806A (en) * 1997-05-12 2000-05-09 Lsi Logic Corporation Method and apparatus for maintaining automatic termination of a bus in the event of a host failure
US6124727A (en) * 1997-07-11 2000-09-26 Adaptec, Inc. Bias compensator for differential transmission line with voltage bias
US6092131A (en) * 1997-07-28 2000-07-18 Lsi Logic Corporation Method and apparatus for terminating a bus at a device interface
US6058444A (en) * 1997-10-02 2000-05-02 Micron Technology, Inc. Self-terminating electrical socket
JP3442273B2 (ja) * 1997-12-17 2003-09-02 株式会社日立製作所 バスシステムおよび回路基板
US6317801B1 (en) * 1998-07-27 2001-11-13 Intel Corporation System for post-driving and pre-driving bus agents on a terminated data bus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2902016B2 (ja) * 1989-11-21 1999-06-07 株式会社日立製作所 信号伝送方法および回路
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
US5414583A (en) * 1991-12-19 1995-05-09 Unitrode Corporation Current source bus terminator with voltage clamping and steady state power reduction
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
JP3025118B2 (ja) * 1992-10-26 2000-03-27 株式会社日立製作所 半導体集積回路装置と情報処理システム
US5347177A (en) * 1993-01-14 1994-09-13 Lipp Robert J System for interconnecting VLSI circuits with transmission line characteristics
US5481209A (en) * 1993-09-20 1996-01-02 Lsi Logic Corporation Clock distribution and control in an integrated circuit
US5528168A (en) * 1995-03-29 1996-06-18 Intel Corporation Power saving terminated bus

Also Published As

Publication number Publication date
WO1997018631A1 (en) 1997-05-22
EP0864202A1 (en) 1998-09-16
US5635853A (en) 1997-06-03
EP0864202A4 (en) 2001-10-17
JP3258332B2 (ja) 2002-02-18

Similar Documents

Publication Publication Date Title
Crisp Direct Rambus technology: The new main memory standard
US7009863B2 (en) Memory module with integrated bus termination
US5955889A (en) Electronic circuit apparatus for transmitting signals through a bus and semiconductor device for generating a predetermined stable voltage
US5122691A (en) Integrated backplane interconnection architecture
US7205789B1 (en) Termination arrangement for high speed data rate multi-drop data bit connections
US5821767A (en) Information processing apparatus and backboard having on backboard side matching resistors suited to modules connected thereto
US5663661A (en) Modular bus with single or double parallel termination
US5734872A (en) CPU interconnect system for a computer
US7227377B2 (en) Apparatus and method for bus signal termination compensation during detected quiet cycle
KR100941024B1 (ko) 메모리 동작 장치, 시스템 및 방법
TW498202B (en) Feedback structure adaptable to different memory module load
KR20080076851A (ko) 바이트 레인마다의 동적 온-다이(on-die) 종단
JP3258332B2 (ja) バス終端用の本質的に均衡がとられた電圧調整および電流源
US6941483B2 (en) Bus capability voting mechanism
WO1997018631A9 (en) Inherently balanced voltage regulation and current supply for bus termination
Mutnury et al. Analysis of fully buffered DIMM interface in high-speed server applications
US6453421B1 (en) Processor system with power supply selection mechanism
US6054847A (en) Method and apparatus to automatically select operating voltages for a device
US5968155A (en) Digital gate computer bus
TW502145B (en) System circuit board, computer system and electronic machine using the same
JP2000284873A (ja) メモリ回路基板
US8164935B2 (en) Memory modules and methods for modifying memory subsystem performance
US6064254A (en) High speed integrated circuit interconnection having proximally located active converter
US6487625B1 (en) Circuit and method for achieving hold time compatability between data-source devices coupled to a data-requesting device through a data bus
US20030071671A1 (en) Topology for flexible and precise signal timing adjustment

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees