JPH10511259A

JPH10511259A - 動的バイアスをかけるようにした全波整流回路を備えたムーブメント・パワード方式の医用パルス・ジェネレータ

Info

Publication number: JPH10511259A
Application number: JP8519900A
Authority: JP
Inventors: ヴェイヤンド，クーン・イェー
Original assignee: メドトロニック・インコーポレーテッド
Priority date: 1994-12-19
Filing date: 1995-12-15
Publication date: 1998-10-27
Also published as: EP0843576A2; EP0843576B1; WO1996019261A3; DE69526265T2; DE69516544D1; CA2204879A1; EP0976420A1; US5540729A; AU4519396A; DE69516544T2; EP0974377A1; DE69526265D1; WO1996019261A2; EP0974377B1

Abstract

(57)【要約】本発明は、運動から動力を得るムーブメント・パワード方式のパルス・ジェネレータに関するものである。この種の装置には、心臓ペースメーカ等の植込形医用デバイスや、腕時計等の各種時計が含まれる。本発明は特に、動的バイアスをかけるようにした全波整流回路を備えたパルス・ジェネレータに関するものである。この全波整流回路は４個の電界効果トランジスタ（ＦＥＴ）を用いて構成され、それらＦＥＴは、整流回路の第１入力端子、第２入力端子、第１出力端子、及び第２出力端子の間の電流経路を選択的に確立するように動作する。２対のダイオード／ＦＥＴ（ダイオード接続したＦＥＴ）の各対が、整流すべき入力信号の正方向偏位の期間と負方向偏位の期間とに交互に導通状態になる。２つの差動センス増幅回路が２個のダイオード／ＦＥＴの夫々に付設されている。動的バイアス回路が入力信号の正方向偏位と負方向偏位との両方に応答して２つの差動センス増幅回路の少なくとも一方にバイアス電流を供給するようにした。これによって、所定スレショルド電圧が、通常のダイオードのスレショルド電圧よりはるかに小さくなっている。

Description

【発明の詳細な説明】動的バイアスをかけるようにした全波整流回路を備えたムーブメント・パワード方式の医用パルス・ジェネレータ発明の分野本発明は、広くはパルス・ジェネレータに関するものであり、具体的な実施の形態としては、動的バイアスをかけるようにした全波整流回路を備えたパルス・ジェネレータに関するものである。発明の背景本発明は、運動から動力を得るムーブメント・パワード方式のパルス・ジェネレータに関する。通常、運動を利用して電力を発生するように構成した発電機が発生する電力は交流信号の形の電力である。これに対して、パルス・ジェネレータが必要とする電源は殆どの場合、直流電源である。従ってムーブメント・パワード方式のパルス・ジェネレータでは、交流信号を直流信号に変換する必要があり、即ち交流信号を整流する必要がある。本発明は特に、動的バイアスをかけるようにした全波整流回路を備えたパルス・ジェネレータに関するものである。この全波整流回路は、様々なムーブメント・パワード方式のパルス・ジェネレータに用いることができ、例えばペースメーカ等の植込形医用デバイスや、腕時計等に用いて特に好適なものである。広い意味での交流信号とは、正方向偏位と負方向偏位との両方を含む振動する電圧のことをいう。また広い意味での整流とは、振動する電圧信号のうちの負方向偏位の極性を反転することによって、正方向偏位しか含まない電圧を得ることをいう。現在までに幾種類もの整流回路が開発されている。広く知られている整流回路のうちの１つに「グレーツ・ブリッジ」整流回路がある。グレーツ・ブリッジは４個のダイオードを組み合せて構成した回路である。グレーツ・ブリッジにも、またその他の周知の整流回路にも、様々なダイオードを使用することができるが、それらのうちでも特に、通常のＰ−Ｎダイオードや、公知のショットキーダイオードがよく使用される。「理想的な」Ｐ−Ｎダイオード（即ち、回路の概念設計のために通常用いられる理論上のダイオード）は、電流を一方向（順方向）だけに流し、その反対方向（逆方向）に流れようとする電流を完全に阻止する。また、回路の概念設計という目的のためには、理想ダイオードの両端子間には電圧降下が発生しないと見なしても構わないことがある。しかしながら実際のダイオードでは、逆方向電流を必ずしも完全には阻止できない（即ち、ダイオードを流れる「逆方向漏れ電流」が多少なりとも存在し得る）。また実際のダイオードには、たいていの場合、約０．７ボルト程度のスレショルド電圧（「ターンオン」電圧とも呼ばれる）が付随している。これは、そのダイオードに印加される順方向バイアス電圧が０．７ボルト以上にならないと順方向電流が流れはじめないということでもあり、また、電流がそのダイオードを流れている間は、そのダイオードの両端子間に０．７ボルトの電圧降下が発生しているということでもある。ショットキーダイオードは、Ｐ−Ｎダイオードと比べれば、スレショルド電圧が比較的低い。しかしながらショットキーダイオードには、Ｐ−Ｎダイオードと比べて、逆方向漏れ電流が比較的大きいという性質がある（これは、自己漏れ電流とも呼ばれている）。殆どの用途において、Ｐ−Ｎダイオードとショットキーダイオードのいずれも、それらダイオードのスレショルド電圧特性及び逆方向漏れ電流特性が、それらダイオードを使用している回路の性能に及ぼす影響は無視可能なほど小さなものである。しかしながら場合によっては、ダイオードのスレショルド電圧特性及び逆方向漏れ電流特性が、その回路の動作にとって非常に重大なものとなることがある。そうなるのは、例えば使用電圧が低い場合であり、具体的には、電源電圧が１〜３ボルト、或いはそれ以下の回路の場合である。そのような回路は、例えばペースメーカ等のムーブメント・パワード方式の医用パルス・ジェネレータや、腕時計等に使用されている。通常のダイオードに付随しているこのスレショルド電圧の問題を解決するための方法の１つに、ダイオードに常時バイアスをかけて導通状態にしておくという方法がある。この方法は、例えば米国特許第４５３３９８８号（発明者:Daly et al.、発明の名称:On-Chip CMOS Bridge Circuit）に提案されている。しかしながらこの解決方法は、電源の電流消費量をできる限る小さく抑えることが重要な用途には適さないことがある。なぜならば、例えばバッテリ電源方式の電子デバイス等では、常時バイアスされている回路が電流を消費するということが、その電子デバイスの動作寿命に悪影響を及ぼすおそれがあるからである。通常のＰ−Ｎダイオードやショットキーダイオードの、以上のような性能は、例えばｋＨｚレンジ以上の周波数レンジの交流信号を整流する整流回路等のように比較的高い周波数を扱う用途においても問題を生じることがある。即ち、上述した常時バイアスをかけておく構成とすることで、ダイオードの周波数応答を改善できることがあるが、ただしその場合でも、電源の電流消費量をできる限り小さく抑えることが必要な状況には、この方法は適さないことがある。従来より、電界効果トランジスタ（ＦＥＴ）を使用した低インピーダンスのフルブリッジ形整流回路が幾種類も提案されている。その種の整流回路のうちの１つに、２個のクロス接続したＮ形ＦＥＴと、２個のクロス接続したＰ形のＦＥＴとを使用して、全波整流を行うようにしたものがある。これに関しては、例えば「1984，Siliconix Inc．MOSPOWER Applications Handbook，pp．5-91 - 5-92」という文献を参照されたい。しかしながらこの構成は基本的に、入力電圧が常時存在している状況でなければ利用することができない。発明の概要本発明は、運動から動力を得るムーブメント・パワード方式のパルス・ジェネレータに関する。また本発明は特に、動的バイアスをかけるようにした全波整流回路を備えたパルス・ジェネレータに関する。この全波整流回路は、様々な実施の形態のムーブメント・パワード方式のパルス・ジェネレータに使用し得るものであり、例えばペースメーカ等の植込形医用デバイスにも、また腕時計等の時計にも使用することができる。本発明のパルス・ジェネレータは、全波整流回路を用いて比較的電圧の低い信号や、比較的周波数の高い（即ち、ｋＨｚレンジ以上の）信号を整流するものである。１つの実施の形態においては、この全波整流回路は、電界効果トランジスタ（ＦＥＴ）で構成した４個のスイッチを有し、それらスイッチによって、振動する入力信号を整流するために必要な電流経路を選択的に確立する。２対のダイオード／ＦＥＴ（ダイオード接続したＦＥＴ）の各対が、整流すべき入力信号の正方向偏位の期間と負方向偏位の期間とに交互に導通状態になる。本発明の１つの局面によれば、２つの差動センス増幅回路が装備され、それら差動センス増幅回路によって、入力信号の大きさを、整流回路から送出される出力信号の大きさと比較する。それら差動センス増幅回路の各々は、入力信号の大きさが出力信号の大きさを所定大きさ分以上超えたときに、ダイオード／ＦＥＴのうちの１つを導通状態にし、この所定大きさ分とは即ち、差動センス増幅器によって意図的に導入されたオフセット電圧にほかならない。本発明の別の１つの局面によれば、動的バイアス回路が装備され、この動的バイアス回路は、入力信号の正方向偏位と負方向偏位との両方に応答してセンス増幅回路へバイアス電流を供給するようにしたものであり、従って、入力信号が存在しないときにはバイアス電流を供給しないようにしたものである。本発明の更に別の１つの局面によれば、動的バイアス回路が動的に活動状態となるようにすることで整流回路の電流消費量を非常に小さく抑えており、それによって、電力消費量が重要視される用途における整流回路の動作特性を改善している。図面の簡単な説明本発明の以上の局面並びにその他の局面は、本発明の具体的な実施の形態についての詳細な説明を添付図面と共に参照することにより、更に明瞭に理解することができる。図面については以下の通りである。図１は、本発明の１つの実施の形態にかかる植込形パルス・ジェネレータを患者の体内に植込んだ状態を示した図である。図２は図１の植込形パルス・ジェネレータのブロック図である。図３は図２の植込形パルス・ジェネレータの機能要素を示したブロック図である。図４Ａは腕時計に組込んだ、本発明の全波整流回路を備えた別の実施の形態にかかるパルス・ジェネレータのブロック図である。図４Ｂは図４Ａに示した別の実施の形態にかかるパルス・ジェネレータに使用しているパルス制御回路のブロック図である。図５は本発明の１つの実施の形態にかかる全波整流回路の簡単な回路図である。図６Ａは整流前の振動する電気信号波形のグラフである。図６Ｂは整流後の電気信号波形のグラフである。図７は図５の整流回路の更に詳細な回路図である。図８は本発明の別の実施の形態にかかる全波整流回路の回路図である。図９は電圧発生装置、図７の整流回路、及びエネルギ蓄積装置から成る回路のブロック図である。図１０Ａは図９の電圧発生装置が発生する振動する減衰正弦波状の電気エネルギのバーストの波形を示したグラフである。図１０Ｂは図１０Ａの電気エネルギのバーストを図７の整流回路で整流した後の波形を示したグラフである。発明の詳細な説明本発明は、運動から動力を得るムーブメント・パワード方式のパルス・ジェネレータに関する。この種のデバイスには、例えば心臓ペースメーカ等の植込形医用デバイスが含まれ、また腕時計等も含まれる。一般的に、この種のデバイスでは、人の動き即ち運動を利用して電力を発生するようにしている。通常、運動を利用して電力を発生するように構成した発電機が発生する電力は交流信号の形の電力である。これに対して、パルス・ジェネレータが必要とする電源は、殆どの場合、直流電源である。従って、ムーブメント・パワード方式のパルス・ジェネレータでは、交流信号を直流信号に変換する必要があり、即ち交流信号を整流する必要がある。本発明は特に、動的バイアスをかけるようにした全波整流回路を備えたパルス・ジェネレータに関するものである。本発明の整流回路を備えた植込形医用デバイスの詳細な説明図１は、患者１２の体内に植込まれた本発明の１つの実施の形態にかかる植込形医用デバイス１０の全体を示した図である。植込形医用デバイス１０は、生体不活性材料で製作した密閉可能な収容遮蔽容器である「カン」９の中に収容されている。植込形医用デバイス１０には植込形リード１４が電気的に接続されており、この植込形リード１４は静脈１８を介して患者の心臓１６の中へ導入されている。リード１４の先端には、露出した導電性の電極が１個または２個以上装備され、それら電極を介して、心電信号の検出や心臓１６への電気刺激の供給を行う。リード１４を植込む際には、その先端を心臓１６の心房内に定位することもあり、また心室内に定位することもある。図２は、図１の植込形医用デバイス１０のブロック図である。図示のごとく、植込形医用デバイス１０は電力供給装置１を備えており、この電力供給装置１は配線２を介して整流回路５１０に接続されている。この実施の形態における電力供給装置１は、その方向が必ずしも一定しない、植込形医用デバイス１０の運動（例えば患者が身体を動かしたり歩行したりする際に発生する運動であり、呼吸によって発生する運動も含まれる）を利用して電力を発生する装置である。電力供給装置１として用いるのに適した機構としては、例えば、米国特許第４６４４２４６号（発明者：Knapen、発明の名称:Electric Power Supply System for Po rtable Miniature Size Power Consuming Devicves）に記載されているデバイス等がある。以下に更に詳細に説明するように、電力供給装置１が発生する電力は交流電気信号である。整流回路５１０はこの交流信号を整流してそれを直流信号に変換する。整流回路５１０の動作及び具体的な構成を図５〜図１０に示してあり、それらの図については後に詳述する。整流回路５１０は配線４を介して電力蓄積装置３に接続されている。電力蓄積装置３には適当なデバイスを用いればよく、例えば電圧レギュレータとバッテリないしキャパシタとを組み合せたものを用いてもよく、更にその他の適当な組合せを用いてもよい。電力蓄積装置３は配線６を介してパルス制御回路５に接続されている。図３は、図２の植込形医用デバイス１０に使用している植込形パルス・ジェネレータの機能要素を示したブロック図である。植込形医用デバイス１０は身体活動センサ２０を含んでおり、この身体活動センサ２０は、例えば植込形パルス・ジェネレータの収容遮蔽容器の内面に接着した圧電素子等である。身体活動センサ２０は、患者１２の生理的要求に関係した測定パラメータの関数として変化するセンサ出力を送出する。図３の植込形医用デバイス１０は、外部のプログラミング装置（図には示さない）を用いてプログラム（設定）することができるようにしてある。本発明の目的に適したプログラミング装置の１つは、Medtronic社の「9790型」プログラミング装置である。このプログラミング装置は、マイクロプロセッサを使用したデバイスであり、プログラミング・ヘッド（図には示さない）を介して植込形医用デバイス１０へ一連の符号化信号を送出するようにしたものであり、またそのプログラミング・ヘッドは、テレメトリ方式により植込形医用デバイス１０へ高周波（ＲＦ）符号化信号を送出するようにしたものである。植込形医用デバイス１０はペーシング用リード１４を介して患者の心臓１６に電気的に接続されている。リード１４はその先端近傍に心臓内電極２４を備えており、この電極２４は、心臓１６の右心室（ＲＶ）または右心房（ＲＡ）の中に定位される。リード１４は当業界で周知のバイポーラ形電極である。ただし、ユニポーラ形の心内膜電極ないし心外膜電極等の、その他の種類のリードを使用することもできる。リード１４は、入力キャパシタ２６を介してノード２８に接続されており、そこから更に入出力回路３０の入出力端子に接続されている。身体活動センサ２０は植込形パルス・ジェネレータの収容遮蔽容器の内面に接着されている。図３に示したように、身体活動センサ２０の出力は入出力回路３０に接続されており、より詳しくは、後に説明する身体活動検出回路７０に接続されている。入出力回路３０は、心臓１６、身体活動センサ２０、それにアンテナ５２へのインターフェースのための様々なアナログ回路を含むと共に、心臓１６へ刺激パルスを供給してそのレート（心拍数）を刺激パルスの関数として制御し、しかもその制御をマイクロコンピュータ回路３２内のソフトウェアで構築したアルゴリズムの制御下で行わせるための、様々な回路を含んでいる。尚、入出力回路３０とマイクロコンピュータ回路３２とで、図２のパルス制御回路５が構成されている。マイクロコンピュータ回路３２は、オンボード回路３４とオフボード回路３６とで構成されている。オンボード回路３４は、マイクロプロセッサ３８と、システム・クロック回路４０と、オンボードＲＡＭ４２と、オンボードＲＯＭ４４とを含んでいる。本発明のこの実施の形態においては、オフボード回路３６はＲＡＭ／ＲＯＭユニットを含んでいる。オンボード回路３４及びオフボード回路３６はいずれもデータ通信バス４８を介してディジタル・コントローラ／タイマ回路５０に接続されている。マイクロコンピュータ回路３２は、カスタム集積回路デバイスに通常のＲＡＭ及びＲＯＭの部品を付加して製作したものである。電源は、電力供給装置１から得ている。図２に示すように、電力供給装置１は配線２を介して整流回路５１０に接続されている。更に整流回路５１０は配線４を介して電力蓄積装置３に接続されている。アンテナ５２は、アップリンク・テレメトリ／ダウンリンク・テレメトリに使用するために、ＲＦ送受信回路ユニット５４を介して入出力回路３０に接続されている。水晶発振回路５６は、水晶発振子で周波数制御するようにした発振回路であって、その水晶発振子の周波数は一般的には32,768Ｈｚであり、ディジタル・コントローラ／タイマ回路５０へ基本タイミング・クロック信号を供給している。基準電圧／バイアス回路５８は、入出力回路３０の様々なアナログ回路へ供給するための安定した基準電圧及びバイアス電流を発生している。アナログ・ディジタル・コンバータ（ＡＤＣ）／マルチプレクサ回路６０は、アナログ信号及びアナログ電圧をディジタル化することによって「リアルタイム」のテレメトリ心臓内信号を送出すると共に、バッテリ寿命終了（end-of-life:ＥＯＬ）に伴うバッテリ交換に関連した機能を果たすものである。ΔＺプロセッサ１００は、インピーダンス・センサの出力信号に関係した機能を果たしている。電源投入時リセット（power-on-reset：ＰＯＲ）回路６２は、バッテリ出力低下状態を検出したときに回路及びその関連機能をリセットしてデフォールト状態にする手段としての機能を果たしており、バッテリ出力低下状態が検出されるのは、例えば、初めてデバイスに電源を投入したときであるが、その他に、電磁妨害が生じているときにも一過性のものとして検出されることがある。植込形医用デバイス１０のタイミングを制御するための様々な動作コマンドが、バス４８を介してディジタル・コントローラ／タイマ回路５０へ伝達され、このディジタル・コントローラ／タイマ回路５０の内部では、ディジタル・タイマ及びディジタル・カウンタによって、植込形パルス・ジェネレータの全体逸脱期間、様々な不応期、ブランキング期間、及びその他のタイミング・ウィンドウが設定され、それら期間及びタイミング・ウィンドウによって、入出力回路３０に含まれている種々の周辺構成要素の動作が制御される。ディジタル・コントローラ／タイマ回路５０は検出回路部に接続されており、この検出回路部は、センス増幅回路６４と、ピーク検出／スレショルド測定回路６５と、比較／スレショルド検出回路６９とを含んでいる。ディジタル・コントローラ／タイマ回路５０は更に、心電信号（ＥＧＭ）増幅回路６６の出力を受け取るように接続されている。ＥＧＭ増幅回路６６は、マルチプレクサ８４が出力する電気信号を受け取って増幅し、その増幅した信号に処理を施す。マルチプレクサ８４は、２種類の信号のうちのいずれか一方を受け入れるように動作し、それら２種類の信号の一方は、電極２４からリード配線１４及びキャパシタ２６を介して入力してくる患者の心臓１６の電気的活動性を表す信号であり、他方の信号は、インピーダンス検出回路８２（これについては後に詳述する）の動作によって発生するインピーダンス波形の信号である。センス増幅回路６４は、検出された心電信号を増幅し、その増幅した信号をピーク検出／スレショルド測定回路６５へ送出する。ピーク検出／スレショルド測定回路６５は、ピーク検出電圧を表す信号と、センス増幅回路スレショルド電圧の測定値を表す信号とを、複数本の配線から成る信号経路６７を介してディジタル・コントローラ／タイマ回路５０へ送出する。増幅されたセンス増幅回路６４の信号は更に、比較／スレショルド検出回路６９へ供給される。センス増幅回路６４には、例えば米国特許第４３７９４５９号（発明者:Stein）に開示されているものと同様のものを使用することができ、同米国特許の内容はこの言及をもって本願開示に組込まれたものとする。センス増幅回路６４の感度は、感度制御回路７５によって制御されている。ＥＧＭ増幅回路６６が送出する心電信号は、身体に植込まれているデバイスが外部のプログラミング装置（不図示）から照会を受けたときに参照され、それによって、患者の心臓の電気的活動性を示すアナログ心電図を表す信号がアップリンク・テレメトリを介して送信される。これについては、例えば米国特許第４５５６０６３号(発明者：Thompson et al.)等に記載されているとおりであり、同米国特許の内容はこの言及をもって本願開示に組込まれたものとする。既述のごとく、ＥＧＭ増幅回路６６は、選択的にインピーダンス波形を受け取ることもあり、受け取られたインピーダンス波形はアップリンク・テレメトリを介して外部のプログラミング装置へ送信される。出力パルス発生回路６８は、ディジタル・コントローラ／タイマ回路５０が発生するペーシング・トリガ信号に応答して、キャパシタ７４を介して患者の心臓１６へペーシング刺激を供給する。ディジタル・コントローラ／タイマ回路５０がペーシング・トリガ信号を発生するのは、逸脱期間が満了したときと、外部から送信されたペーシング・コマンドを受け取ったときであり、また更に、格納コマンドに応答してペーシング・トリガ信号を発生する場合もあり、これらはいずれもペーシングの分野では周知となっている。出力増幅回路６８には、例えば米国特許第４４７６８６８号（発明者：Thompson）に開示されている出力増幅回路と同様のものを使用することができ、同米国特許の内容はこの言及をもって本願開示に組込まれたものとする。以上の説明では、入力増幅回路６４、出力増幅回路６８、及びＥＧＭ増幅回路６６の具体的な実施の形態を詳述したが、これはあくまでも具体例を提示することを目的としたものである。それら回路が具体的にどのように構成されているかは本発明にとって重要なことではなく、それら回路は、刺激パルスを発生する機能と、自発性の心収縮ないしは刺激によって誘発された心収縮を表す信号をディジタル・コントローラ／タイマ回路５０に供給する機能とを提供する手段となり得るものでありさえすればよい。ディジタル・コントローラ／タイマ回路５０は、配線１１１、１１３及び１１５を介して身体活動検出回路７０に接続されている。身体活動検出回路７０は、身体活動センサ２０から信号を受け取り、その信号を増幅し、その信号に処理を施す回路である。ディジタル・コントローラ／タイマ回路５０はまた、配線８０を介してΔＺプロセッサ回路１００にも接続されており、このΔＺプロセッサ回路１００は更にインピーダンス検出回路８２に接続されている。インピーダンス検出回路８２は配線８３を介してペーシング用リード１４に直接接続されている。インピーダンス検出回路８２は心臓のインピーダンスを測定する回路であり、その測定のために、周期的にペーシング用リード１４上へ二相電流パルスを出力し、その電流パルスを出力したために発生した電圧を測定する。そしてその発生した電圧をＡＣ結合方式で検出及び復調して電圧波形を得る（この波形のことを以下の説明では「インピーダンス波形」という）。このインピーダンス波形は、（ベースライン・インピーダンスを基準とした）インピーダンスの変動を反映している。心臓用の植込形パルス・ジェネレータにこの種のインピーダンス・センサを使用するということは、米国特許第４７０２２５３号（発明者:Nappholz et al. ）の主題となっており、同米国特許の内容はこの言及をもって本願開示に組込まれたものとする。こうして測定されたインピーダンス変動は、その周波数及び振幅が呼吸変動に関連したものとなっている。このアナログのインピーダンス波形に、インピーダンス検出回路８２においてスケーリング及びフィルタ処理が施され、その処理後の波形がΔＺプロセッサ１００へ供給されてディジタル形式へ変換される。この種の植込形パルス・ジェネレータの構成及び動作に関する更に詳細な説明が、米国特許第５２７１３９５号（発明者:Wahlstrand et al.、発明の名称:Method and Apparatus for Rate-Responsive Cardiac Pacing）に記載されており、同米国特許の内容はこの言及をもって本願開示に組込まれたものとする。以上の説明では、シングル・チャンバ形の植込形パルス・ジェネレータの場合に即して本発明を具体的に説明したが、本発明はデュアル・チャンバ形の植込形パルス・ジェネレータにも適用可能である。更には、本発明を具体的に説明するために、心臓ペースメーカとして機能する植込形パルス・ジェネレータの場合に即して説明したが、本明細書におけるパルス・ジェネレータという用語は、そのもっとも広い意味で使用されており、除細動器（デフィブリレータ）、除細動装置（カルジオバータ）、心臓補助システム、神経刺激器、そして更にその他の医用パルス・ジェネレータを何ら制限なく包含するものである。本発明の整流回路を備えた腕時計の詳細な説明図４Ａは、腕時計９００に全波整流回路５１０を使用した本発明の別の実施の形態のブロック図である。図示のごとく、腕時計はハウジング９９９内に収容されている。ハウジング９９９は、例えば時計バンド９９８等の、このハウジング９９９を人に装着するための手段に取付けられ、一般的には手首に装着される。ハウジング９９９には電力供給装置１が収容されており、この電力供給装置１は配線２を介して整流回路５１０に接続されている。電力供給装置１は、その方向が必ずしも一定しない運動を利用して電力を発生する装置であり、上で説明した電力供給装置と同一のものとしてもよい。以下に更に詳細に説明するように、電力供給装置１が発生する電力は交流電気信号である。整流回路５１０はこの交流信号を整流して直流信号に変換する。整流回路５１０の動作及び具体的な構成は図５〜図１０に示してあり、それらの図については後に詳述する。更に整流回路５１０は配線４を介して電力蓄積装置３に接続されている。電力蓄積装置３には適当なデバイスを用いればよく、例えば電圧レギュレータとバッテリないしキャパシタとを組み合せたものを用いてもよく、更にその他の適当な組合せを用いることも可能である。電力蓄積装置３は配線６を介してパルス制御回路５’に接続されている。図４Ｂは、図４Ａに示したパルス・ジェネレータに用いられているパルス制御回路５’のブロック図である。図示のごとく、パルス制御回路５’は時間基準供給装置９０１を含んでいる。時間基準供給装置９０１は水晶発振回路（不図示）を含んでおり、周波数分割回路９０３に接続されている。更に、周波数分割回路９０３はモータ駆動回路９０５に接続されている。モータ駆動回路９０５は、モータ・コイル９０７を駆動し、このモータ・コイル９０７がステッピング・モータ９０９を駆動して時計針（不図示）を回転させる。適当なパルス制御回路５’ の構成及び動作についての更に詳細な説明は、例えば米国特許第４７８８６６９号（発明者：Kamiyama、発明の名称：Electronic Timepiece）や、米国特許第４６１５６２５号（発明者：Moriya、発明の名称:Analog Electronic Timepiece）等に記載されており、これら米国特許の内容はこの言及をもって本願開示に組込まれたものとする。本発明に採用している全波整流回路既述のごとく、本発明のパルス・ジェネレータは、電力供給装置１が出力する交流信号を、パルス制御回路５（または５’）が利用するのに適した直流信号へ変換するために、全波整流回路５１０を使用している。図５は整流回路５１０の簡単な回路図である。図示のごとく、整流回路５１０は４個のダイオード５１２、５１４、５１６、５１８で構成されている。以下に更に詳細に説明するが、これらダイオード５１２、５１４、５１６、及び５１８は、通常のＰ−Ｎダイオードやショットキーダイオードではなく、回路技術の分野では周知の技法を用いて電界効果トランジスタ（ＦＥＴ）で構成したダイオードである。整流回路５１０は、ノードＷ１とＷ２との間に印加される振動信号（例えば交流信号）を受け取り、ノードＶ_DDとＶ_SSとの間に整流信号（すなわち直流信号）を発生するように構成されている（ここで用語について説明しておくと、「入力信号」とは、第１入力端子Ｗ１と第２入力端子Ｗ２との間に存在する電圧差のことをいい、「出力電圧」とは、出力端子Ｖ_DDとＶ_SSとの間に発生する電圧差のことをいう。これらは回路技術の分野の通常の用語法に従ったものである）。従って、例えば図６Ａに示したような電圧波形が、ノードＷ１とＷ２との間に印加されたならば、その結果としてノードＶ_DDとＶ_SSとの間に観察される波形は、図６Ｂに示したような波形となる。既述のごとく、整流回路５１０のダイオード５１２、５１４、５１６、５１８はＦＥＴで構成されており、ＦＥＴは基本的に、その制御入力（ゲート）に印加される電圧に応じてオン・オフするスイッチとして動作するものである。特に、整流回路５１０は、集積回路（ＩＣ）上に構成したものとすることが好ましく、そのように構成した場合を示したのが図７の詳細回路図である。図７に示すように、ダイオード５１２と５１６とは、Ｐチャネル形ＦＥＴで構成されており、一方、ダイオード５１４と５１８とは、Ｎチャネル型ＦＥＴで構成されている（尚、図７では、図中の各ＦＥＴのゲート、ソース、ドレインを表すのに、夫々「Ｇ」、「Ｓ」、「Ｄ」という文字を使用している。従って、以下の説明において例えば「ＦＥＴ５１２のゲート」というとき、それは、図中において「Ｇ」を付したＦＥＴ５１２のゲート端子を指しているものと理解されたい）。図７に示すように、整流回路５１０は更にその他の様々な素子を含んでいるが、それらの中で特に重要なものは、２つの電圧検出差動増幅回路５２０、５２４である。電圧検出差動増幅回路５２０は２個のＰチャネル形ＦＥＴ５２１、５２２で構成されており、ＦＥＴ／ダイオード５１２に付設されている。また、電圧検出差動増幅回路５２４は、２個のＰチャネル形ＦＥＴ５２５、５２６で構成されており、ＦＥＴ／ダイオード５１６に付設されている。整流回路５１０は更にその他の幾つかのＦＥＴ５３０、５３２、５３４、５３６、５３８、５４０、５４２、５４４、５４６と、３個の抵抗Ｒ１、Ｒ２、Ｒ３とを含んでいる。これらの回路素子の機能については後に詳述する。図５に関連して先に説明したように、整流回路５１０は、ノードＷ１とＷ２との間に入力信号を受け取るように構成されている。ノードＷ１とＷ２とは、例えば交流発電機の出力端子等に接続され、この場合の発電機は、例えば後に説明する米国特許第４６４４２４６号（発明者：Knapen）に開示されている発電機等である。またノードＷ１とＷ２とは、例えばShouichi Nagao et al.著「″A Study of the Automatic Generation System--Improvement of the Total System Per formance;″Communication 33，4th Congress European de Chronometrie，Octo ber 29-30，1992」に記載されているような、比較的低い電圧の発電機にも接続することができる。このNagao et al.の文献に記載されている、非常に小型の、発電機に類似した構造のデバイスは回転錘を備えており、この回転錘が、例えば時計装用者の腕の運動のように比較的方向が一定しない運動を、ダイナモの電機子を回転させるために利用可能な回転運動へ変換して、交流電気信号を発生するようにしたものである。整流回路５１０のノードＷ１とＷ２との間に交流信号（例えば図６Ａに示したような信号）を印加しているときには、その信号の一方の位相の期間においては接地電位に対しＷ１の電圧は正で、Ｗ２の電圧は負になっており、その信号の他方の位相の期間においては接地電位に対しＷ２の電圧は正で、Ｗ１の電圧は負になっている（尚、以下の説明においては、説明を簡明にするために、Ｖ_SSは接地電位にあり、Ｖ_DDは正の電圧であるものとする）。図７に示すように、ＦＥＴ５１４のゲートは抵抗Ｒ１を介してＶ_SSに、また、ＦＥＴ５１８のゲートは抵抗Ｒ２を介してＶ_SSに接続されていると共に、それらゲートは相手のＦＥＴのドレインにクロス接続されている（即ち、ＦＥＴ５１４のゲートはＦＥＴ５１８のドレインに接続されており、後者のゲートは前者のドレインに接続されている）。ＦＥＴ５１４のドレインはノードＷ１に、またＦＥＴ５１８のドレインはノードＷ２に接続されている。ＦＥＴ５１４のソース及びＦＥＴ５１８のソースはいずれもノードＶ_SSに直接接続されている。更に、ＦＥＴ５１４のドレイン及びＦＥＴ５１８のゲートはＦＥＴ５１２のドレインに接続されており、ＦＥＴ５１８のドレイン及びＦＥＴ５１４のゲートはＦＥＴ５１６のドレインに接続されている。ＦＥＴ５１２のソース及びＦＥＴ５１６のソースはいずれもノードＶ_DDに接続されている。以下の説明では理解を容易にするために、初期状態では、ノードＷ１とＷ２との間に電圧差は存在しておらず、またノードＶ_DDとＶ_SSとの間にも電圧差は存在していないものとする。このときＦＥＴ５１４及びＦＥＴ５１８はいずれも非導通状態にあり、なぜなら、それらＦＥＴは夫々のゲートが抵抗Ｒ１ないしＲ２を介してＶ_SSに接続されているからである。この状態からノードＷ１とＷ２との間に例えば図６Ａに示したような交流信号が印加されたならば、先ず最初に、ノードＷ１の電圧（これはＦＥＴ５１４のドレインとＦＥＴ５１８のゲートとに接続されている）が上昇するためＦＥＴ５１８が導通状態になる。またそれと共に、ＦＥＴ５１４のドレインとＦＥＴ５４０のゲートとが接続されているため、ノードＷ１の電圧が上昇したことに応答してＦＥＴ５４０も導通状態となり、その結果、ＦＥＴ５３０、５３２、５３４、５３６、及び５３８の全てのソースがＶ_SS に結合されることになる。本発明のこの実施の形態の１つの局面として、ＦＥＴ５３０、５３２、５３４、５３６、及び５３８が、差動増幅回路５２０及び５２４へ電流を供給するバイアス回路５９９として機能しているということがある。このバイアス回路５９９へは、Ｖ_DDから、ダイオード接続されたＦＥＴ５３８を介して電流が注入され、またこのＦＥＴ５３８は、カレント・ミラーとして動作するようにしてある。図７に示すように、ＦＥＴ５３０及びＦＥＴ５３２の各ゲートは、カレント・ミラー／ＦＥＴ５３８のゲート及びドレインへ共通接続されている。また、それらＦＥＴ５３０及びＦＥＴ５３２の各ソースは互いに接続されており、それらソースはノードＷ１が正電圧になったときにそれに応答してＦＥＴ５４０を介してＶ_SS に結合されるようにしてある。同様に、ＦＥＴ５３４及びＦＥＴ５３６の各ゲートは、ＦＥＴ５３８のゲート及びドレインに共通接続されており、またそれらＦＥＴ５３４及びＦＥＴ５３６の各ソースは互いに接続された上で、ノードＷ２が正電圧になったときにそれに応答してＦＥＴ５４２を介してＶ_SSに結合されるようにしてある。現時点で好適であると考えられる本発明のこの実施の形態においては、ＦＥＴ５３０及びＦＥＴ５３２の寸法を、それらＦＥＴに共通のゲート電圧及び共通のソース電圧を印加した場合にＦＥＴ５３０を流れる電流がＦＥＴ５３２を流れる電流より大きくなるように定めてある。より具体的には、ここに開示している実施の形態においては、ＦＥＴ５３０の寸法（幅／長さ）を２０μ／１５μとしたのに対して、ＦＥＴ５３２の寸法を２０μ／１０μとしている。そのため、印加するゲート電圧の大きさを同じにした場合にＦＥＴ５３０を流れる電流がＦＥＴ５３２を流れる電流より約５０％大きくなる。ＦＥＴ５３４とＦＥＴ５３６との間にも同様の関係がある。即ち、ＦＥＴ５３４に対するＦＥＴ５３６の相対的な寸法を、それらＦＥＴのゲートどうし及びソースどうしを共通接続とした場合にＦＥＴ５３６を流れる電流がＦＥＴ５３４を流れる電流より約５０％大きくなるようにしてある。図７に示したように、ＦＥＴ５３０のドレインはＦＥＴ５２１及びＦＥＴ５２２の各ゲートに接続されており、ＦＥＴ５３２のドレインは、ＦＥＴ５２１のドレインと、ＦＥＴ５１２のゲートとに接続されている。ここでもノードＷ１の入力電圧がはじめて上昇して行く場合を考えると、ノードＷ１の電圧がＶ_DDに近付いたときには、ＦＥＴ５３０を流れる電流とＦＥＴ５３２を流れる電流とが等しくないために、差動センス増幅回路５２０のＦＥＴ５２１とＦＥＴ５２２とではゲート電圧が互いに異なっている。当業者には容易に理解されるように、ＦＥＴ５２１とＦＥＴ５２２とは上述のように接続されているため、ソース接続差動増幅回路として動作して、ノードＷ１の電圧とノードＶ_DDの電圧との間の電圧差を検出する。より具体的には、平衡状態に達するためには、ノードＷ１の電圧が、ノードＶ_DDの電圧より僅かだけ（１０〜１５ｍＶ程度）高くなければならず、平衡状態に達したならばＦＥＴ５２１が非導通状態になる。またこの時点でＦＥＴ５３２が導通状態になるため、ＦＥＴ５１２のゲートの電位がＶ_SSへ低下し、このＦＥＴ５１２が導通状態になる。更に同じこの時点で、ＦＥＴ５１２のドレインがＦＥＴ５１８のゲートに接続されているためにＦＥＴ５１８も導通状態になる。これらの結果として、整流回路５１０はブリッジとしての動作を開始し、このとき、ノードＷ２とノードＶ_SSとの間の電流経路がＦＥＴ５１８によって確立され、また、ノードＷ１とノードＶ_DDとの間の電流経路がＦＥＴ５１２によって確立されている。当業者には容易に理解されるように、ＦＥＴ５２１を非導通状態にしてＦＥＴ５１２を導通状態にするためにＷ１の電圧がＶ_DDよりその分だけ大きくなければならないところの小さなスレショルド電圧（既述のごとく、１０〜１５ｍＶ程度である）は、通常のダイオードの典型的なスレショルド電圧である０．７Ｖと比べてはるかに小さい。ノードＷ１とＷ２との間の電圧が負方向へ偏位している期間は、ノードＷ２の電圧がノードＷ１の電圧より高くなっている。ノードＷ２の電圧の方が高くなるとＦＥＴ５１４が導通状態となり、それによってＦＥＴ５１８のゲートが略々接地電位となり、ＦＥＴ５１４のドレイン−ソース電圧が低下する。これによってＦＥＴ５１８のドレイン電圧が上昇する。ＦＥＴ５１８のドレイン電圧が上昇するとＦＥＴ５４２が導通状態となり、それによってＦＥＴ５３０、５３２、５３４、及び５３６のソース線路がＶ_SSの電位になる。この場合もＦＥＴ５３８はカレント・ミラーとして動作して、ＦＥＴ５３０、５３２、５３４、及び５３６へ電流を注入する。既述のごとく、ＦＥＴ５３４とＦＥＴ５３６との間の相対的寸法は、ＦＥＴ５３０とＦＥＴ５３２との間の相対的寸法と同様に、両者に共通のゲート電圧を印加したときにＦＥＴ５３６を流れる電流がＦＥＴ５３４を流れる電流より約５０％大きくなるように定めてある。そのため、ノードＷ２の電圧がノードＶ_DDの電圧に近付いたならば、ＦＥＴ５２４のゲート電圧とＦＥＴ５２６のゲート電圧とが異なるようになる。１つの差動増幅回路として動作しているＦＥＴ５２５及びＦＥＴ５２６が平衡状態に達するためには、ＦＥＴ５２６のゲート電圧がＦＥＴ５２５のゲート電圧よりも僅かに大きくなければならず、そうなればＦＥＴ５２５が非導通状態になる。そして、そのようになるのは、ノードＷ２の電圧がＶ_DDをほんの僅かに超えたときである。ＦＥＴ５２５が非導通状態になったならば、ＦＥＴ５３４が導通状態となっているためＦＥＴ５１６のゲート電圧が低下し、そのためこのＦＥＴ５１６が導通状態となって、ノードＷ２とノードＶ_DDとの間の（ＦＥＴ５１６を介した）電流経路が確立されると共に、ノードＷ１とノードＶ_SSとの間の（ＦＥＴ５１４を介した）電流経路が確立される。この場合も、当業者には容易に理解されるように、ＦＥＴ５２５を非導通状態にしてＦＥＴ５１６を導通状態にするためにノードＷ２の電圧がＶ_DDよりその分だけ大きくなければならないところのスレショルド電圧は、通常のダイオードのスレショルド電圧である０．７Ｖと比べてはるかに小さい。本発明の以上に開示した実施の形態による整流回路５１０の動作を要約するならば、ＦＥＴ５３０、５３２、５３４、５３６、及び５３８から成るバイアス回路５９９は、ノードＷ１とＷ２との間の入力信号の正方向偏位と負方向偏位との両方に応答して電圧検出差動増幅回路を（入力信号の正方向偏位に対しては差動増幅回路５２０を、また負方向偏位に対しては差動増幅回路５２４を）活動状態にする。活動状態になった電圧検出差動増幅回路５２０ないし５２４は、入力信号がＶ_DDを超えたときにそのことを検出する。即ち、差動増幅回路５２０はノードＷ１の電圧がＶ_DDを超えたときにそのことを検出し、差動増幅回路５２４はノードＷ２の電圧がＶ_DDを超えたときにそのことを検出する。ノードＷ１とＷ２との間の入力信号が正方向に偏位したときには、入力信号がＶ_DDを超えるとすぐに（即ち、それらの差がスレショルド電圧である０．７Ｖを超えるまでもなく）差動増幅回路５２０が動作して、第１のダイオード／ＦＥＴ５１２を導通状態にし、それによってノードＷ１とノードＶ_DDとの間の電流経路を確立する。またこのとき同時に、ＦＥＴ５１８のゲートがノードＷ１に接続されＦＥＴ５１４のゲートがノードＷ２に接続されているため、ダイオード／ＦＥＴ５１８が導通状態になりダイオード／ＦＥＴ５１４が非導通状態になる。これによって、ノードＷ２とノードＶ_SSとの間にも、１つの電流経路が確立される。ノードＷ１とＷ２との間の入力信号が負方向に偏位したときには、ノードＷ２の電圧がＶ_DDを超えたときにそれに応答して差動増幅回路５２４が動作して、ダイオード／ＦＥＴ５１６を導通状態にし、それによってノードＷ２とノードＶ_DD との間の電流経路を確立する。またこのとき同時に、ダイオード／ＦＥＴ５１４のゲートがノードＷ２に接続されダイオード／ＦＥＴ５１８のゲートがノードＷ１に接続されているため、ダイオード／ＦＥＴ５１４が導通状態になりダイオード／ＦＥＴ５１８が非導通状態になる。従ってノードＷ１とノードＶ_SSとの間にも、１つの電流経路が確立される。本発明の重要な局面の１つに、ＦＥＴ５３０、５３２、５３４、５３６、及び５３８で構成したバイアス回路５９９が、２つの差動増幅回路５２０、５２４のうちの一方へ電流を供給するように動作するということがある。それによって、ダイオード／ＦＥＴ５１２及び５１６の事実上の「スレショルド電圧」を非常に小さくしており、なぜならば、入力信号の大きさの絶対値がＶ_DDを超えるとすぐに２個のＦＥＴ５１２及び５１６のうちの一方が導通状態とされるからである。また更に、このバイアス回路５９９は、比較的僅かな電流しか消費せず（数ｍＡ程度）、しかも整流回路５１０の入力信号がゼロでないとき（即ち、整流回路５１０が活動状態にあるとき）にしか電流を消費しない。図７に参照番号５４４と５４６とで示した２個のＰ形ＦＥＴは、入力信号が印加されていないときの整流回路５１０の漏れ電流を防止するために装備したものである。既述のごとく、ＦＥＴ５３０、５３２、５３４、５３６、及び５３８で構成したバイアス回路５９９は、ノードＷ１とＷ２との間に入力信号が（正であれ負であれ）存在しているときにだけ活動状態となる。従って、入力信号が存在していないときには、差動増幅回路５２０及び５２４は機能していない。それら差動増幅回路５２０及び５２４は、夫々、ダイオード／ＦＥＴ５１２のゲートとダイオード／ＦＥＴ５１６のゲートとに接続されているが、入力信号が整流回路５１０に印加されていないときにはそれら差動センス増幅回路５２０及び５２４はいずれも動作状態にはないため、それら差動センス増幅回路５２０及び５２４に接続している夫々のダイオード／ＦＥＴを導通状態にすることも、非導通状態にすることもない。これはとりもなおさず、ダイオード／ＦＥＴ５１２のゲート及びダイオード／ＦＥＴ５１６のゲートが事実上「浮動状態」になるということであり、従ってそれらＦＥＴ５１２及び５１６の一方もしくは両方が導通状態になり得るということである。もしそうなったならば、ダイオード／ＦＥＴ５１２から抵抗Ｒ２を通って、或いはダイオード／ＦＥＴ５１６から抵抗Ｒ１を通って、Ｖ_DDとＶ_SSとの間を漏れ電流が流れるおそれがある。この問題を克服するために、ＦＥＴ５４４及び５４６を整流回路５１０に装備することによって、ノードＷ１とＷ２との間に入力信号が存在しないときには、ダイオード／ＦＥＴ５１２及び５１６を確実に非導通状態に保持するようにしている。ＦＥＴ５４４は、そのゲートがノードＷ１に接続されており、そのソースがＶ_DDに接続されており、そのドレインがダイオード／ＦＥＴ５１２のゲートに接続されている。ＦＥＴ５４６は、そのゲートがノードＷ２に接続されており、そのソースがＶ_DDに接続されており、そのドレインがダイオード／ＦＥＴ５１６のゲートに接続されている。ＦＥＴ５４４は、ノードＷ１とＷ２との間に入力信号が存在しないときには、ダイオード／ＦＥＴ５１２のゲートにＶ_DD電圧を印加してこのダイオード／ＦＥＴ５１２を非導通状態に保持する。同様に、ＦＥＴ５４６は、ノードＷ１とＷ２との間に入力信号が存在しないときには、ダイオード／ＦＥＴ５１６のゲートにＶ_DD電圧を印加してこのダイオード／ＦＥＴ５１６を非導通状態に保持する。従って、ＦＥＴ５４４及び５４６は、ノードＷ１とＷ２との間に入力信号が存在しないときにＦＥＴ５１２及び５１６が活動状態となるのを阻止するクランプ回路として動作している。抵抗Ｒ１及びＲ２は、ＦＥＴ５１４及び５１８が非導通状態にあるとき（即ち、ノードＷ１とＷ２との間に入力信号が存在しないとき）に、これらＦＥＴ５１４及び５１８のゲート電圧をバランスさせる機能を果たしている。次の表１は、図７の回路中の各回路部品のデバイス・タイプとデバイス・サイズとをまとめて示したものである（ＦＥＴのデバイス・サイズは「幅／長さ」で表してある）。図８に、本発明の別の実施の形態を示した。この図８の実施の形態には、上に図７を参照して説明した実施の形態より好ましい点が幾つかある。図８の整流回路５１０’の構成は図７のものと殆ど同じであるが、ただし、図７の実施の形態ではＮ形ＦＥＴであったものが図８の実施の形態では全てＰ形ＦＥＴに替えられており、逆に図７の実施の形態ではＰ形ＦＥＴであったものが図８の実施の形態では全てＮ形ＦＥＴに替えられている。図８では、図７の各参照番号にダッシュ（’）を付加した参照番号を使用しており、従って、例えば図８のＦＥＴで図７のＦＥＴ５１２に対応するものには参照番号５１２’を付してあり、その他も同様である。当業者には周知のごとく、Ｎ形ＦＥＴとＰ形ＦＥＴとは相補的な関係にあり、しかも、図７の回路の動作については既に詳細な説明をしたため、図８の整流回路５１０’の動作に関する詳細な説明は不要であろう。その概要のみを述べておくと、図８の構成においてＦＥＴ５１８’が導通状態になるのは、ノードＷ１とＷ２との間の入力信号が負方向に偏位したときであり、一方、図７の実施の形態においてＦＥＴ５１８が導通状態になるのは、入力信号が正方向に偏位したときである。同様に、図８の実施の形態においては、入力信号が負方向に偏位したときにＦＥＴ５２８’が導通状態になり、ＦＥＴ５３０’、５３２’、５３４’、５３６’及び５３８’から成るバイアス回路５９９’のドレインをＶ_DDに短絡する。図８の構成が図７の構成より好ましいと考えられる理由の１つは、周知のごとく、デバイス・サイズが同じであればＮ形ＦＥＴの方がＰ形ＦＥＴよりも導通時の抵抗が小さいからである。従って、バイアス条件及びゲート電圧が同じであるときＰ形ＦＥＴとＮ形ＦＥＴとで導電性が等しくなるようにするには、Ｐ形ＦＥＴの寸法をＮ形ＦＥＴの寸法より大きくしておく必要がある。図７の整流回路５１０では、差動増幅回路５２０及び５２４が駆動するＦＥＴはＰ形ＦＥＴ５１２及び５１６である。ところが、Ｐ形ＦＥＴはＮ形ＦＥＴより大型とならざるを得ず、その結果、より大きなキャパシタンスを持つようになることから、図８に示した別の実施の形態のように差動増幅回路５２０’、５２４’がＮ形ＦＥＴを駆動する構成とすることが好ましいと考えられるのである。図７と図８のいずれの実施の形態においても、整流回路５１０、５１０’は、それらが電子的切換動作（即ち、入力電圧がＶ_DD以上（または−Ｖ_DD以下）になった直後に差動センス増幅回路５２０及び５２４が動的にバイアスされてダイオード／ＦＥＴ５１２及び５１４を導通状態にする動作）を開始する際に、Ｖ_DD及びＶ_SSから供給されている電流を僅かに消費する。ただしこの消費電流は、この整流回路５１０に整流されて流れる電流の大きさと比べればはるかに小さい。即ち、Ｖ_DD端子及びＶ_SS端子から供給される電流のうち、整流回路５１０（または５１０’）が消費する電流は例えば数ｍＡ程度であるのに対して、整流されて流れる電流は数十ｍＡにもなる。しかも、電流が消費されるのは、整流回路５１０（または５１０’）が活動状態にあるときだけである。次に図９について説明すると、同図は、本発明にかかる整流回路５１０（または整流回路５１０’）の具体的な利用例を示した図である。図９の回路において、整流回路５１０（または整流回路５１０’）は、電圧発生装置２００の出力端子に接続されており、この電圧発生装置は、１つの具体的応用例では、腕時計等に装備するのに適した小型発電アセンブリである。このような用途に使用可能なジェネレータの１つに、先に言及したShouichi Nagao et al.の文献「″A Study o f the Automatic Generation System--Improvement of the Total System Perfo rmance;″Communication 33，4th Congress European de Chronometrie，Octobe r 29-30，1992」に開示されているものがある。電圧発生装置２００として使用可能なジェネレータの更に別の一例は、オランダ、Tilburgに所在のKinetron，B .V.社が製造及び販売している「キネトロン・ダイナモ」という製品である。このキネトロン・ダイナモについては、先に言及した米国特許第４６４４２４６号（発明者：Knapen、発明の名称:Electric Power Supply System for Portable M iniature Size Power Consuming Devicves）に詳細に説明されている。この米国特許第４６４４２４６号の開示によれば、キネトロン・ダイナモは、永久磁石で形成した複数の磁極を有する多極ロータと、１つないし複数のコイルを有するステータとを備えている。また、それらステータ及びロータの軸心を中心として回転する偏心錘を装備している。偏心錘が回転すると、その回転エネルギが板ばねの撓みエネルギに変換されて、徐々にこの板ばねに蓄積されて行く。この板ばねは、偏心錘が一方向にしか回転しないように規制しており、この板ばねに十分なエネルギが蓄積されたならば偏心錘が解放される。すると、板ばねに蓄積されていたエネルギが、ロータの瞬発的な、短時間の加速回転（バースト回転）に変換される。キネトロン・ダイナモは、腕時計を装用した人の腕の運動のように、方向が比較的一定しない運動をロータの回転運動に変換することによって、振動する（即ち交流の）電気信号を発生するようにしたものである。板ばねの撓みが解放されることによってロータが回転させられ、このロータの回転の最高速度は約１万５千〜２万ＲＰＭに達し、この回転の持続時間は２００ｍ秒程度である。これによって放出される電気エネルギのバーストは、その振動周波数が約２〜３ｋＨｚ程度であり、その電流レベルが約５〜１０ｍＡ程度であり、その最大ピークピーク電圧が約７Ｖ程度である。各バーストは、減衰正弦波の波形を有し、通常の使用状態で発生するバーストの発生頻度は、１秒間に１回ないし２回程度である。キネトロン・ダイナモの出力波形の具体例を図１０Ａに示した。整流回路５１０は、以上のようなダイナモが発生する、周波数が比較的高く、電流が比較的小さい電気エネルギのバーストを整流するのに特に適していると考えられる。それには、図９に示したように、整流回路５１０のＷ１入力端子及びＷ２入力端子を電圧発生装置２００の出力端子に接続し、整流回路５１０のＶ_DD 出力端子及びＶ_SS出力端子をエネルギ蓄積装置２０２に接続すればよい。このエネルギ蓄積装置２０２として、図９に示したものではキャパシタを使用しているが、バッテリ等を使用することも可能である。図９に示した構成は、腕時計をはじめとする、様々な小型のバッテリ電源式デバイスに好適に使用し得るものである。エネルギ蓄積装置２０２は、その１つの実施の形態を挙げるならば、大電力を蓄えることができ、しかも体積あたりの蓄電量が大きい、二層式の電解キャパシタを挙げることができる（この種のキャパシタは、「スーパーキャップ」と呼ばれることもあり、Glenda Derman著「Dlectronic Engineering Times，″Electro chemical Caps Diversify″June 20，1994，pp．58-61」という文献に詳細に記載されている）。周知のごとく、スーパーキャップは、約５０Ω程度の等価直列抵抗（equivalent series resistance：ＥＳＲ）を有する。用途によっては、このＥＳＲを有するということが不都合なこともあるが、本発明を実施する上では実はこのＥＳＲが利点となるのである。即ち、既述のごとく、整流回路５１０が動作することによって、この整流回路５１０のノードＶ_DDから電流が送出され、この電流によって図９のようにエネルギ蓄積装置が充電される。その際に、整流回路５１０（または５１０’）から送出された電流がスーパーキャップ２０２に供給されると同時に、スーパーキャップ２０２のＥＳＲのためにノードＶ_DDに電圧が発生する。これによって、整流回路５１０は即座に活動状態に入って、電子的切換動作を開始し、差動センス増幅回路５２０、５２４に動的バイアスがかけられる。図９のスーパーキャップ２０２に替えて、それよりインピーダンスの低いエネルギ蓄積装置を使用した場合にはＶ_DD電圧の発生が遅れるおそれがある。ただし、このＶ_DD電圧の発生の遅れという現象は、それほど甚だしいものではなく、整流回路５１０が最小の電圧で動作している場合を除いて無視し得る程度のものである。以上、本発明の具体的な実施の形態について詳細に説明したが、この説明から明らかなように、ここに開示したものは、ムーブメント・パワード方式のパルス・ジェネレータである。また、以上に説明した具体的な実施の形態は、心臓ペースメーカと腕時計とであった。本発明は特に、動的バイアスをかけるようにした全波整流回路を備えたパルス・ジェネレータに関するものである。尚、以上に説明したのは本発明の具体的な実施の形態であるが、それらを説明したのは、本発明をその様々な局面において具体的に例示することを目的としてのことであり、本発明の範囲を限定することを意図してのことではない。以上に開示した実施の形態に対しては、本発明の概念から離れることなく、また添付の請求の範囲に明示した本発明の範囲から逸脱することなく、本明細書中で説明したもの及びその他のものを含めた様々な代替、変更、ないし改変を施すことができるであろう。例えば、以上に開示した本発明の実施の形態に関連して、具体的なＦＥＴのデバイス・サイズ及びデバイス・タイプを本明細書中に記載したが、当業者には容易に理解されるように、本発明の具体的なある構成が与えられたならば、通常の回路設計技術に従って、その構成に対し、本明細書中に記載したものとはまた異なったデバイス・サイズ及びデバイス・タイプを指定することができる。

───────────────────────────────────────────────────── 【要約の続き】ている。

Claims

【特許請求の範囲】１．植込形パルス・ジェネレータにおいて、密閉可能な容器と、前記容器に連結された、患者の身体運動から交流信号を発生させる手段と、前記交流信号を整流する整流手段であって、前記交流信号を受け取るための第１入力端子及び第２入力端子と、前記第１入力端子に接続された第１差動センス増幅回路と、前記第２入力端子に接続された第２差動センス増幅回路と、整流後の出力信号を送出するための第１出力端子及び第２出力端子と、入力信号が存在しないときには前記第１差動センス増幅回路にバイアス電流を供給しないようにして前記第１差動センス増幅回路に動的バイアスをかけると共に、入力信号が存在しないときには前記第２差動センス増幅回路にバイアス電流を供給しないようにして前記第２差動センス増幅回路に動的バイアスをかける手段とを有する前記整流手段と、前記第１出力端子及び前記第２出力端子に接続されたエネルギ蓄積装置と、前記エネルギ蓄積装置に接続された、臓器の電気的活動性を検出する臓器電気的活動性検出手段と、前記臓器電気的活動性検出手段に接続された、臓器の検出された電気的活動性に応答してその臓器へ電気刺激を供給する手段と、を備えたことを特徴とする植込形パルス・ジェネレータ。２．前記第１入力端子と前記第１出力端子との間に介設された第１スイッチであって、みずからの制御入力部に印加される制御信号に応答して前記第１入力端子と前記第１出力端子との間の電流経路を選択的に確立する前記第１スイッチと、前記第２入力端子と前記第１出力端子との間に介設された第２スイッチであって、みずからの制御入力部に印加される制御信号に応答して前記第２入力端子と前記第１出力端子との間の電流経路を選択的に確立する前記第２スイッチと、前記第１入力端子と前記第２出力端子との間に介設された第３スイッチであって、前記第２入力端子に接続されたみずからの制御入力部に印加される制御信号に応答して前記第１入力端子と前記第２出力端子との間の電流経路を選択的に確立する前記第３スイッチと、前記第２入力端子と前記第２出力端子との間に介設された第４スイッチであって、前記第１入力端子に接続されたみずからの制御入力部に印加される制御信号に応答して前記第２入力端子と前記第２出力端子との間の電流経路を選択的に確立する前記第４スイッチと、前記第１入力端子と前記第１出力端子とに夫々接続された入力部を有し、前記第１スイッチの前記制御入力部に接続された制御信号出力部を有する前記第１差動増幅回路であって、前記第１入力端子の電圧が前記第１出力端子の電圧を所定電圧分以上超えたときにそれに応答して前記第１スイッチの前記制御入力部に制御信号を印加し、それによって前記第１入力端子と前記第１出力端子との間の電流経路を確立させる前記第１差動増幅回路と、前記第２入力端子と前記第１出力端子とに夫々接続された入力部を有し、前記第２スイッチの前記制御入力部に接続された制御信号出力部を有する前記第２差動増幅回路であって、前記第２入力端子の電圧が前記第１出力端子の電圧を前記所定電圧分以上超えたときにそれに応答して前記第２スイッチの前記制御入力部に制御信号を印加し、それによって前記第２入力端子と前記第１出力端子との間の電流経路を確立させる前記第２差動増幅回路と、を更に備えたことを特徴とする請求項１記載の植込形パルス・ジェネレータ。３．前記第３スイッチの前記制御入力部を前記第２入力端子に接続することにより、前記第２入力端子と前記第１出力端子との間の前記電流経路が確立したときに前記第１入力端子と前記第２出力端子との間の前記電流経路が確立するようにしてあり、更に、前記第４スイッチの前記制御入力部を前記第１入力端子に接続することにより、前記第１入力端子と前記第１出力端子との間の前記電流経路が確立したときに前記第２入力端子と前記第２出力端子との間の前記電流経路が確立するようにしてあることを特徴とする請求項１記載の植込形パルス・ジェネレータ。４．前記第１スイッチ及び前記第２スイッチがいずれもＮ形ＦＥＴであることを特徴とする請求項１記載の植込形パルス・ジェネレータ。５．前記第３スイッチ及び前記第４スイッチがいずれもＰ形ＦＥＴであることを特徴とする請求項４記載の植込形パルス・ジェネレータ。６．前記所定電圧分が０．７Ｖより小さいことを特徴とする請求項１記載の植込形パルス・ジェネレータ。７．前記第１入力端子と前記第２入力端子との間に入力信号が存在しないことに応答して、前記第１差動増幅回路が前記第１スイッチの前記制御入力部に前記制御信号を印加すること及び前記第２差動増幅回路が前記第２スイッチの前記制御入力部に前記制御信号を印加することを夫々阻止する、第１クランプ回路及び第２クランプ回路を更に備えたことを特徴とする請求項１記載の植込形パルス・ジェネレータ。８．前記エネルギ蓄積装置がキャパシタであることを特徴とする請求項１記載の植込形パルス・ジェネレータ。９．全波整流回路において、整流されていない入力信号を受け取るための第１入力端子及び第２入力端子と、整流後の出力信号を送出するための第１出力端子及び第２出力端子と、前記第１入力端子と前記第１出力端子との間に介設された第１スイッチであって、みずからの制御入力部に印加される制御信号に応答して前記第１入力端子と前記第１出力端子との間の電流経路を選択的に確立する前記第１スイッチと、前記第２入力端子と前記第１出力端子との間に介設された第２スイッチであって、みずからの制御入力部に印加される制御信号に応答して前記第２入力端子と前記第１出力端子との間の電流経路を選択的に確立する前記第２スイッチと、前記第１入力端子と前記第２出力端子との間に介設された第３スイッチであって、前記第２入力端子に接続されたみずからの制御入力部に印加される制御信号に応答して前記第１入力端子と前記第２出力端子との間の電流経路を選択的に確立する前記第３スイッチと、前記第２入力端子と前記第２出力端子との間に介設された第４スイッチであって、前記第１入力端子に接続されたみずからの制御入力部に印加される制御信号に応答して前記第２入力端子と前記第２出力端子との間の電流経路を選択的に確立する前記第４スイッチと、前記第１入力端子と前記第１出力端子とに夫々接続された入力部を有し、前記第１スイッチの前記制御入力部に接続された制御信号出力部を有する第１差動増幅回路であって、前記第１入力端子の電圧が前記第１出力端子の電圧を所定電圧分以上超えたときにそれに応答して前記第１スイッチの前記制御入力部に制御信号を印加し、それによって前記第１入力端子と前記第１出力端子との間の電流経路を確立させる前記第１差動増幅回路と、前記第２入力端子と前記第１出力端子とに夫々接続された入力部を有し、前記第２スイッチの前記制御入力部に接続された制御信号出力部を有する第２差動増幅回路であって、前記第２入力端子の電圧が前記第１出力端子の電圧を前記所定電圧分以上超えたときにそれに応答して前記第２スイッチの前記制御入力部に制御信号を印加し、それによって前記第２入力端子と前記第１出力端子との間の電流経路を確立させる前記第２差動増幅回路と、を備えたことを特徴とする全波整流回路。１０．前記第３スイッチの前記制御入力部を前記第２入力端子に接続することにより、前記第２入力端子と前記第１出力端子との間の前記電流経路が確立したときに前記第１入力端子と前記第２出力端子との間の前記電流経路が確立するようにしてあり、更に、前記第４スイッチの前記制御入力部を前記第１入力端子に接続することにより、前記第１入力端子と前記第１出力端子との間の前記電流経路が確立したときに前記第２入力端子と前記第２出力端子との間の前記電流経路が確立するようにしてあることを特徴とする請求項９記載の整流回路。１１．前記第１スイッチ及び前記第２スイッチがいずれもＮ形ＦＥＴであることを特徴とする請求項９記載の整流回路。１２．前記第３スイッチ及び前記第４スイッチがいずれもＰ形ＦＥＴであることを特徴とする請求項１１記載の整流回路。１３．前記所定電圧分が０．７Ｖより小さいことを特徴とする請求項９記載の整流回路。１４．前記第１入力端子、前記第２入力端子、前記第１差動増幅回路及び前記第２差動増幅回路に接続され、前記第１入力端子と前記第２入力端子との間に印加されている前記入力信号の正方向偏位と負方向偏位との両方に応答して、前記第１差動増幅回路と前記第２差動増幅回路との少なくとも一方にバイアス電流を供給するバイアス回路を更に備えたことを特徴とする請求項９記載の整流回路。１５．前記第１入力端子と前記第２入力端子との間に入力信号が存在しないことに応答して、前記第１差動増幅回路が前記第１スイッチの前記制御入力部に前記制御信号を印加すること及び前記第２差動増幅回路が前記第２スイッチの前記制御入力部に前記制御信号を印加することを夫々阻止する、第１クランプ回路及び第２クランプ回路を更に備えたことを特徴とする請求項９記載の整流回路。１６．前記第１入力端子と前記第２入力端子とが、夫々、交流電圧発生装置の第１出力端子と第２出力端子とに接続されていることを特徴とする請求項９記載の整流回路。１７．前記交流電圧発生装置が小型交流発電機であることを特徴とする請求項１６記載の整流回路。１８．前記第１出力端子及び前記第２出力端子がエネルギ蓄積装置に接続されていることを特徴とする請求項１６記載の整流回路。１９．前記エネルギ蓄積装置がキャパシタであることを特徴とする請求項１８記載の整流回路。２０．前記エネルギ蓄積装置がバッテリであることを特徴とする請求項１８記載の整流回路。２１．前記キャパシタが体積あたり蓄電量の大きな電解キャパシタであることを特徴とする請求項１９記載の整流回路。２２．第１入力端子と第２入力端子との間に存在する振動する電気入力信号を整流して第１出力端子と第２出力端子との間に整流後の信号を送出する方法において、 (a)前記入力信号の正方向偏位の期間に第１差動増幅回路にバイアス電流を供給するステップと、 (b)前記入力信号の負方向偏位の期間に第２差動増幅回路にバイアス電流を供給するステップと、 (c)前記第１入力端子の電圧が前記第１出力端子の電圧を所定電圧分以上超えたときにそれに応答して前記第１差動増幅回路から第１制御信号を送出させるステップと、 (d)前記第２入力端子の電圧が前記第１出力端子の電圧を前記所定電圧分以上超えたときにそれに応答して前記第２差動増幅回路から第２制御信号を送出させるステップと、 (e)前記第１入力端子の電圧が前記第１出力端子の電圧を前記所定電圧分以上超えたときに、前記第１入力端子と前記第１出力端子との間に介設された第１スイッチに前記第１制御信号を印加することによって前記第１入力端子と前記第１出力端子との間の電流経路を確立するステップと、 (f)前記第２入力端子の電圧が前記第１出力端子の電圧を前記所定電圧分以上超えたときに、前記第２入力端子と前記第１出力端子との間に介設された第２スイッチに前記第２制御信号を印加することによって前記第２入力端子と前記第１出力端子との間の電流経路を確立するステップと、を含んでいることを特徴とする方法。２３．前記所定電圧分が０．７Ｖより小さいことを特徴とする請求項２２記載の方法。２４．(g)前記第２入力端子を、前記第１入力端子と前記第２出力端子との間に介設された第３スイッチの制御入力部に接続することにより、前記第２入力端子と前記第１出力端子との間の前記電流経路が確立したときに前記第１入力端子と前記第２出力端子との間の電流経路が確立するようにするステップと、 (h)前記第１入力端子を、前記第２入力端子と前記第２出力端子との間に介設された第４スイッチの制御入力部に接続することにより、前記第１入力端子と前記第１出力端子との間の前記電流経路が確立したときに前記第２入力端子と前記第２出力端子との間の電流経路が確立するようにするステップと、を更に含んでいることを特徴とする請求項２２記載の方法。２５．前記第１入力端子と前記第２入力端子との間に入力信号が存在しないときに、前記第１差動増幅回路及び前記第２差動増幅回路にバイアス電流を供給しないようにすることを特徴とする請求項２２記載の方法。２６．前記第１入力端子及び前記第２入力端子を振動電圧発生装置に接続し、前記第１出力端子及び前記第２出力端子をエネルギ蓄積装置に接続することを特徴とする請求項２２記載の方法。２７．身体運動から動力を得る時計において、ハウジングと、前記ハウジングを人に装着する手段と、前記ハウジングに連結された、人の身体運動から交流信号を発生させる手段と、前記交流信号を整流する整流手段であって、前記交流信号を受け取るための第１入力端子及び第２入力端子と、前記第１入力端子に接続された第１差動センス増幅回路と、前記第２入力端子に接続された第２差動センス増幅回路と、整流後の出力信号を送出するための第１出力端子及び第２出力端子と、入力信号が存在しないときには前記第１差動センス増幅回路にバイアス電流を供給しないようにして前記第１差動センス増幅回路に動的バイアスをかけると共に、入力信号が存在しないときには前記第２差動センス増幅回路にバイアス電流を供給しないようにして前記第２差動センス増幅回路に動的バイアスをかける手段とを有する前記整流手段と、前記第１出力端子及び前記第２出力端子に接続されたエネルギ蓄積装置と、前記エネルギ蓄積装置に接続された時間基準供給装置と、前記時間基準供給装置に接続された水晶発振回路と、前記水晶発振回路に接続された周波数分割回路と、前記周波数分割回路の接続された、アナログ時計針を回転させるモータと、を備えたことを特徴とする時計。２８．前記第１入力端子と前記第１出力端子との間に介設された第１スイッチであって、みずからの制御入力部に印加される制御信号に応答して前記第１入力端子と前記第１出力端子との間の電流経路を選択的に確立する前記第１スイッチと、前記第２入力端子と前記第１出力端子との間に介設された第２スイッチであって、みずからの制御入力部に印加される制御信号に応答して前記第２入力端子と前記第１出力端子との間の電流経路を選択的に確立する前記第２スイッチと、前記第１入力端子と前記第２出力端子との間に介設された第３スイッチであって、前記第２入力端子に接続されたみずからの制御入力部に印加される制御信号に応答して前記第１入力端子と前記第２出力端子との間の電流経路を選択的に確立する前記第３スイッチと、前記第２入力端子と前記第２出力端子との間に介設された第４スイッチであって、前記第１入力端子に接続されたみずからの制御入力部に印加される制御信号に応答して前記第２入力端子と前記第２出力端子との間の電流経路を選択的に確立する前記第４スイッチと、前記第１入力端子と前記第１出力端子とに夫々接続された入力部を有し、前記第１スイッチの前記制御入力部に接続された制御信号出力部を有する前記第１差動増幅回路であって、前記第１入力端子の電圧が前記第１出力端子の電圧を所定電圧分以上超えたときにそれに応答して前記第１スイッチの前記制御入力部に制御信号を印加し、それによって前記第１入力端子と前記第１出力端子との間の電流経路を確立させる前記第１差動増幅回路と、前記第２入力端子と前記第１出力端子とに夫々接続された入力部を有し、前記第２スイッチの前記制御入力部に接続された制御信号出力部を有する前記第２差動増幅回路であって、前記第２入力端子の電圧が前記第１出力端子の電圧を前記所定電圧分以上超えたときにそれに応答して前記第２スイッチの前記制御入力部に制御信号を印加し、それによって前記第２入力端子と前記第１出力端子との間の電流経路を確立させる前記第２差動増幅回路と、を更に備えたことを特徴とする請求項２７記載の時計。２９．前記第３スイッチの前記制御入力部を前記第２入力端子に接続することにより、前記第２入力端子と前記第１出力端子との間の前記電流経路が確立したときに前記第１入力端子と前記第２出力端子との間の前記電流経路が確立するようにしてあり、更に、前記第４スイッチの前記制御入力部を前記第１入力端子に接続することにより、前記第１入力端子と前記第１出力端子との間の前記電流経路が確立したときに前記第２入力端子と前記第２出力端子との間の前記電流経路が確立するようにしてあることを特徴とする請求項２７記載の時計。３０．前記第１スイッチ及び前記第２スイッチがいずれもＮ形ＦＥＴであることを特徴とする請求項２７記載の時計。３１．前記第３スイッチ及び前記第４スイッチがいずれもＰ形ＦＥＴであることを特徴とする請求項３０記載の時計。３２．前記所定電圧分が０．７Ｖより小さいことを特徴とする請求項２７記載の時計。３３．前記第１入力端子と前記第２入力端子との間に入力信号が存在しないことに応答して、前記第１差動増幅回路が前記第１スイッチの前記制御入力部に前記制御信号を印加すること及び前記第２差動増幅回路が前記第２スイッチの前記制御入力部に前記制御信号を印加することを夫々阻止する、第１クランプ回路及び第２クランプ回路を更に備えたことを特徴とする請求項２７記載の時計。３４．前記エネルギ蓄積装置がキャパシタであることを特徴とする請求項２７記載の時計。