JPH10511210A - 磁気記録媒体を用いたビデオ装置用信号記録装置 - Google Patents

Abstract

(57)【要約】 磁気記録媒体を用いたビデオ装置用の信号記録装置であって、パイロットトーンが付与される出力信号を計算した後、「１」又は「０」を付与する時にその出力信号を訂正することにより、テープに記録されるべき信号をより正確に計算することを可能とする。更に、コードワードに「０」又は「１」が常に付与されるという想定のもとに一つのラインブロックが用いられる。

Description

【発明の詳細な説明】 磁気記録媒体を用いたビデオ装置用信号記録装置 技術分野 本発明は、磁気記録媒体を用いたビデオ装置用信号記録装置に関し、特に自動 トラッキングのためのパイロットトーンの発生を可能とすると共に、磁気テープ 等の磁気記録媒体にディジタル信号を記録する際、記録／再生ヘッドの磁気記録 トラックに対する正確な位置付けを可能にする改良したビデオ装置に関する。 背景技術 一般に、磁気記録媒体にディジタル情報を記録する回路は、信号源から送られ てきたビデオ信号又はオーディオ信号を標準化したディジタル形式に変換する。 この変換過程は、エラー訂正過程及びコーディング過程を含み、記録ユニット及 びコーディングユニットを用いて信号を処理して、記録信号形式に変換する。 上述のように、ディジタル情報（ディジタルオーディオ又はビデオデータ）を 磁気記録媒体に記録する際、一般に、トラックフォローイング回路が記録装置と して使用されてきた。 トラックフォローイング回路は、トラック内に於いてデータ信号とサーボ信号 システムを完全に分離するための時間多重化方法、及びデータとパイロットトラ ッキングトーン等のサーボ位置情報とを別々の周波数領域に分けて記録する周波 数多重化方法を利用する。 図１は１画像に関するテープ上のトラック配置を示す図である。ディジタル信 号は周波数多重化方法に従ってトラックに記録される。更に詳しくは、入力デー タはトラックＦ０、Ｆ１、Ｆ２、Ｆ０、 Ｆ１、．．．に記録され、ヘッドは各トラックの下方部から上方部に向かって、 テープのトラック上を斜めに移動する。更に、図１に図示の通り、１画像は２０ トラックからなっている。 次にヘッドが記録データをどの様に読むかについて説明する。 いま仮に、２ｎ番目トラックのパイロットトーン周波数をｆ１、２ｎ＋１番目 トラックのパイロットトーン周波数をｆ１とは異なるｆ２とすると、ｆ１及びｆ ２はバンドパスフィルタを用いて分離することができる。従って、サーボ位置情 報ｆ１及びｆ２のサイズからトラックを正確に追跡することができる。即ち、ヘ ッドがその対応トラックから偏った場合、一周波数成分の量は増加し、他の周波 数成分の量は減少するから、隣り同志のトラックのパイロットトーンの大きさの 差を計算することによってヘッドの位置の移動量を検出することができる。 ヘッドを正確に位置付けするためには、符号化したデータビットストリームの 電力スペクトルをパイロットトーン周波数近くまで落とし、それからデータを符 号化しなければならない。 図１に於いて、テープの各トラックは周波数特性に従ってＦ０、Ｆ１、Ｆ２に 区分される。トラックＦ０では、パイロットトーンは周波数ｆ０及びｆ１には存 在しない。トラックＦ１ではパイロットトーンは周波数ｆ１にはなく、トラック Ｆ２では、パイロットトーンは周波数ｆ２に存在しない。 図２に更に詳しく示すように、トラックＦ０の周波数は、周波数ｆ１及びｆ２ のエネルギーを正規レベルより９ｄＢ低くするためのノッチを有している。好ま しくは、パイロットトーンは１６ｄＢ〜１９ｄＢの範囲以下でなければならない 。 これらのパイロットトーンは、記録データの位置を正確に読み取るためのトラ ッキング信号と呼ばれるものであって、ビデオ及びオ ーディオデータ等のその他のディジタル情報と一緒に磁気記録媒体に記録される 。 パイロットトーン及びディジタル情報は国際標準規格に従って記録される。更 に詳しく言えば、図１に示すように１トラックはＩＴＩ（インサート／トラック 情報）、ビデオデータ、オーディオデータ、及びサブコード等の４つのセクタか らなっている。これら４つのセクタ間には、ギャップが存在しているので、デー タはそれぞれの領域のデータと重なることなく各セクタに記録される。更に、所 定トラック内のデータにはエラー訂正コードが付け加えられ、次いでスクランブ ル処理されて、２４ビット毎の複数のビットに分割される。各２４ビットのトッ プにはコーディングのために１ビットが加えられ、全記録比は約４２Ｍｂｐｓと なる。 この処理は２４−２５変調と称し、ここで出来た２５ビット全体は１コードワ ードと呼ばれ、以下の二つの限定条件に従って選択されたコードワードがテープ に記録される。 条件１（優先順位１）： 連続する“０”又は“１”ビットの“ランレングス ”は１０未満でなければならない。１ビット（“０”又は“１”）を加えること によって、最大ビットランレングス（ビットの数）が９以上になる場合には、追 加の１ビットを選択して、コードワードの最大ビットランレングスを短くする。 条件２（優先順位２）： 変調したシーケンスが上記の条件１（優先順位１） を満たす場合には、変調したシーケンスの周波数特性を図２に図示の各トラック に関する周波数特性に近づけるように１ビットを選択する。 図３は、記録及びコーディング過程の間に、入力ビットストリームからの各２ ４ビットのトップに１ビットを付与することによってパイロットトーンを発生す る従来形の回路を示す図である。この１ ビットを加えることによって、トラッキングパイロットトーンはデータに含まれ る。 パイロット信号は、磁気テープに記録した情報を再生するため、ビデオヘッド がトラック上を走る際に制御信号として用いられる。即ち、加えるビットを“０ ”又は“１”に制御することによって、所定の長さの入力データに含まれる“０ ”又は“１”の数のディジタル加算値(ＤＳＶ：digital sum value)を周期的に 変化させることが可能になると共に、前述の２種類のパイロットトーン周波数ｆ １及びｆ２を持つ信号を発生することが可能になる。図１に図示の３つのトラッ クＦ０、Ｆ１、Ｆ２はトラック毎にパイロットトーン信号を変化することによっ て形成される。各トラックの周波数スペクトルを図２に示す。 パイロットトーンと共にデータを記録する図３に図示の回路は、ｎ＋１ビット の情報を得るように、１ビット信号を付与するための信号付与部分、コードワー ドを発生するための２Ｔプリコーダ、及び制御信号を発生するための所定部分を 含んでいる。 更に、図３に示すように、従来形の信号記録装置は８ビット並列入力データを ２４ビットの直列データストリームに変換する並直列変換器３０１を含んでいる 。信号付与ユニット３０２は、並直列変換器３０１の出力を受信し、１ビットを “０”にセットする。信号付与ユニット３０３は、並直列変換器３０１の出力を 受信し、１ビットを“１”にセットする。２Ｔプリコーダ３０４は、信号付与ユ ニット３０２の出力を受信し、２５ビットのコードワードを発生する。２Ｔプリ コーダ３０５は、信号付与ユニット３０３の出力を受信し、２５ビットのコード ワードを出力する。制御信号発生器３０６は、プリコーダ３０４及び３０５の出 力を受信して、各ビットストリーム（２５ビットコードワード）の周波数特性を 検出し、二つ のビットストリームのうち、記録されるトラックの周波数特性に最も近いビット ストリームを選択する制御信号を発生する。 更に、図３に示すように、Ｔｍａｘ検出器３０７は信号付与ユニット３０４の ビット長さの上限値（例えば１０）を検出する。また、このＴｍａｘ検出器３０ ７は、制御信号発生器３０６に信号を供給する。もう一つのＴｍａｘ検出器３０ ８は、信号付与ユニット３０５のビット長さの上限値を検出し、それに応じて制 御信号発生器３０６に検出値を出力する。決定ユニット３０９は制御信号発生器 ３０６からの出力と、Ｔｍａｘ検出器３０７、３０８からの出力を受信し、記録 するコードワードを選択、制御する。ヘッド／スイッチングユニット３１０は、 記録信号決定ユニット３０９の制御信号を受信し、記録信号決定ユニット３０９ の制御出力に従って、２Ｔプリコーダ３０４の１コードワード及び２Ｔプリコー ダ３０５の１コードワードを選択する。次いで、これらコードワードが記録され る。 この従来形の信号記録ユニットでは、ビットランレングス（連続する“０”又 は“１”の数）は９以下に制限される。この条件下では、“ａ？２”の条件を持 つ“ＡＴ”−プリコーダは、“１Ｔ”−プリコーダより良く、“ｎ（入力ユニッ トのビット数）？１０”を選択すれば、効率は改善される。 図３に図示の回路は、ｎビットの情報を記録するハードウェアであって、各ブ ロックに関する信号記録動作は次のように行われる。 ８ビットの並列ビデオデータは並直列変換器３０１に入力される。次いで、並 直列変換器３０１は、入力８ビット並列データの３グープを２４ビットの直列デ ータからなるビットストリームに変換する。それ故、変換されたデータの２４ビ ットは“０”信号付与ユニット３０２及び“１”信号付与ユニット３０３に入力 される。 “０”信号付与ユニット３０２は、前述の２４−２５変調のため、入力２４ビ ットストリームの各２４ビットのトップの１ビットに“０”を付与する。更に、 “１”信号付与ユニット３０３は、２４−２５変調のため、入力２４ビットスト リームの２４ビットのトップの１ビットに“１”を付与する。 上記の処理を通して、信号付与ユニット３０２、３０３によって、２５ビット のチャンネルワードが得られる。 ２５ビットのチャンネルワードは、２Ｔプリコーダ３０４、３０５にそれぞれ 入力され、そこで２５ビットのコードワードに変換される。図４はプリコーダ３ ０４、３０５の一構成を示す図である。 プリコーダは、排他的論理和ゲート（ＸＯＲ）４０１と、２個のレジスタＲ１ 、Ｒ２（４０２、４０３）を含んでいる。チャンネルワードデータ及び入力信号 のクロック周期Ｔだけ遅れた所定の特性を持つＲ１レジスタ４０２の値は、排他 的論理和ゲート４０１に入力されて、出力データが発生される。この出力は排他 的論理和ゲート４０１に入力するためＲ２レジスタ４０３に供給される。 “０”又は“１”を付与した２つの２５ビットチャンネルワードをコードワー ドに変換する際、レジスタＲ１及びＲ２、Ｘ１及びＸ２にそれぞれ記憶されてい るＲ値は２Ｔプリコーダのレジスタ値にそれぞれ割り当てられ、２Ｔプリコーダ は前のコードワード中から記録／選択されたコードワードを出力する。従って、 同期を取った後コードワード間の相互依存性は保持されるから、原信号への復帰 が可能になる。 ２つのレジスタ４０２、４０３は上記理由から利用され、それらの各出力は２ Ｔプリコーダに入力され、もう一つのプリコーダからの出力はレジスタ４０２、 ４０３に入力される。 図５は図４の２Ｔプリコーダの入出力関係の具体例を示す図であ る。 ２Ｔプリコーダによってコードワードに変換されたデータは、図３に示す順序 で、制御信号発生器３０６、Ｔｍａｘ検出器３０７、３０８、及び遅延ユニット ３１２、３１３の順に入力される。遅延回路は、制御信号発生器が制御信号を発 生するまでコードワードを記憶保持する。制御信号発生器３０６は２５ビット入 力コードワードビットの周波数特性を検出し、この検出結果に応じて、２つのコ ードワードのうち、記録するトラックの周波数特性に最も近いコードワードを選 択することが出来るように制御信号を発生する。 Ｔｍａｘ検出器３０７、３０８はコードワードのビットランレングスを検出す る。コードワードのビットランレングスが１０を越えた場合には、検出信号（即 ち、制御信号）が制御信号発生器３０６に入力される。例えば、制御信号がＴｍ ａｘ検出器によって発生された場合、Ｔｍａｘ検出器３０７の制御信号が優先的 に記録信号決定ユニット３０９に入力されて、その制御信号に影響を与えるが、 制御信号発生器３０６の制御信号には影響を与えない。 上記のような仕方で、記録信号決定ユニット３０９は、より短いビットランレ ングスを持ったコードワードを選択するための制御信号を出力し、ヘッド／スイ ッチングユニット３１０は２Ｔプリコーダ３０５のコードワードを選択して、そ れを磁気テープ３１１に記録する。事実、遅延回路ユニット３１３に記憶されて いる２Ｔプリコーダ３０５のコードワードが選択されて記憶される。 もう一方のＴｍａｘ検出器３０８は上記と同様の動作を行う。即ち、Ｔｍａｘ 検出器３０８が１０以上のビットランレングスを検出した場合、記録信号決定ユ ニット３０９は制御信号発生器３０６の制御信号をブロックし、２Ｔプリコーダ ３０４の出力を記憶し、それを磁気テープに記録する遅延ユニット３１２のコー ドワードを選 択する。 図６は、２Ｔプリコーダの一つから入力されるコードワードデータを受信する 制御信号発生器３０６の一例を示す図である。コードワードデータは加算機６０ １及びメモリ６０２によって積分される。この積分によって得た値はＤＳＶ f１ ６２６及び減算器６０３によって減算され、２乗演算ユニット６０４を介して加 算ユニット６０５に入力される。 また、２Ｔプリコーダの一つから入力されるコードワードデータは、乗算器６ ０６によって正弦波信号ｓｉｎ ｗ２と掛け合わされ、次いで帯域フィルタによ るフィルタ処理を受ける。その結果は、加算機６０７及びメモリ６０８によって 積分される。この積分によって得た値は、２乗演算ユニット６０９を介して加算 ユニット６０５に入力される。 ２Ｔプリコーダの一つから入力されるコードワードデータは、乗算器６１０に よって余弦信号ｃｏｓ ｗ２と掛け合わされ、次いで帯域フィルタによるフィル タ処理を受ける。その結果は加算機６１１及びメモリ６１２によって積分される 。この積分結果は乗算器６１３を介して加算ユニット６０５に入力される。 もう一つの２Ｔプリコーダから入力されるコードワードデータは、加算機６１ ４及びメモリ６１５によって積分されれ、この積分によって得た値はＤＳＶ f１ ６２６及び減算器６１６によって減算される。 もう一つの２Ｔプリコーダから入力されるコードワードデータは、乗算器６１ ９によって正弦波号ｓｉｎ ｗ２と掛け合わされ、次いで帯域フィルタによるフ ィルタ処理を受ける。その結果は加算機６２０及びメモリ６２１によって積分さ れ、次いで結果は２乗演算ユニット６１７を介して加算ユニット６１８に入力さ れる。 また、もう一つの２Ｔプリコーダから入力されるコードワードデータは、乗算 器６１９によって正弦波号ｓｉｎ ｗ２と掛け合わされ、次いで帯域フィルタに よるフィルタ処理を受ける。その結果は加算機６２０及びメモリ６２１によって 積分され、次いでその結果は乗算器６２２を介して加算ユニット６１８に入力さ れる。 もう一つの２Ｔプリコーダから入力されるコードワードデータは、乗算器６２ ３によって余弦波信号ｃｏｓ ｗ２と掛け合わされ、次いで帯域フィルタによる フィルタ処理を受ける。その結果は加算機６２４及びメモリ６２５によって積分 され、この積分結果は乗算器６２６を介して加算ユニット６１８に入力される。 比較ユニット６２７は、コードワードが二つの加算ユニット６０５、６１８の 出力のうち、最も低い値を出力するための制御信号ＣＳを出力する。この制御信 号ＣＳは２Ｔプリコーダの二つのレジスタ値と、２５ビット全てに対する制御信 号発生器の積分ユニットの値を設定するのに使用される。こうして、パイロット トーンは周波数ｆ１で発生され、ノッチは周波数ｆ２で形成され、ＤＣ周波数と なる。 図７は従来形の制御信号発生器３０６のもう一つの具体例を示す回路図であっ て、この回路はフィルタ回路を使用すると共に、方形波を使用するパイロットト ーンをパイロットトーンとして発生する。 この回路は、図３の２Ｔプリコーダの一つから入力される信号を処理する所定 の要素を有している。この回路は、入力コードワードと方形波 f1 ７０２との減 算を実施する減算器７０１を有している。また、減算器７０１の出力と正弦波ｓ ｉｎｗ１の乗算を行う乗算器７０３を含んでいる。もう一つの乗算器７０４は、 減算器７０１の出力と余弦波ｃｏｓ ｗ１の乗算を行う。更にもう一つの乗算器 ７０５は、減算器７０１の出力と正弦波ｓｉｎ ｗ２の乗算を行う。 乗算器７０６は、減算器７０１の出力と余弦波ｃｏｓ ｗ２の乗算を行い、積 分ユニット７０７は、減算器の出力を積分する。また、積分ユニット７０８〜７ １１は、乗算器７０３〜７０６の出力をそれぞれ積分し、２乗演算ユニット７１ ２〜７１６は、積分ユニットの出力の２乗演算を行う。加算ユニット７１７は乗 算器出力の総和を取ると共に、制御信号を出力する。 制御信号発生器は、方形波を使用するパイロットトーンをパイロットトーンと して発生する。また、この発生器は、コードワードが制御信号発生器から入力さ れる前に、減算器７０１を用いて基準値を減算し、サイズ“Ａ”を有するパイロ ットトーンをパイロットトーンとして使用する。２Ｔプリコーダを通過したコー ドワードの値は、方形波の基準値だけ減算されて、ＤＣ−フリーブロック７０７ 、７１２と、ｆ１発生クロック７０３、７０４、７０８、７０９、７１３、７１ ４と、ｆ２発生クロック７０５、７０６、７１０、７１５、７１６とに入力され 、各クロックによって処理される。次いで電力が加算ユニット７１７によって計 算される。 これまで、図３から図７に示した従来形のディジタル情報記録装置は、データ をリアルタイムで記録する上で不利である。即ち、記録するデータの選択処理に 於ける遅延時間が長いため、リアルタイムでデータを処理するのが難しい。リア ルタイム処理のためには、４ラインブロックが必要となり、回路が複雑化する。 更に、２Ｔプリコーダのレジスタは、新たなコードワードが２Ｔプリコーダに 入力される以前に正確な値に設定されていなければならず、この設定値は先行コ ードワードによって発生される制御信号ＣＳに従って決定されている。 ２５ビットコードワードの第１ビットを２Ｔプリコーダに入力するためには、 先行コードワードの最終ビットは２３ｎｓｅｃ以内に通過しなければならない。 しかし、一般に使用されている演算子を用いて、このスピードを得ることは難し い。と言うのは、２Ｔプリコーダの出力から制御ブロックの出力までの１クロッ クタイム（２３ｎｓｅｃ）以内に、一つのデータ計算を完了するのは非常に困難 だからである。 上記の信号伝送過程の間に起こる最大遅延時間の原因となる経路は、減算器、 マルチプレクサ、積分ユニット、乗算器、加算機、比較ユニット等を通過する経 路と考えられる。上記問題を解決する効果的な方法は、図２から図７に示したラ インブロックを４つに拡張し、全ての可能な状態に対応できるように準備し、全 てのコードワードに関してより正確なラインブロックを選択することである。 しかし、上記の方法では、必要なハードウエア量の増加と言う不利が生ずる。 発明の開示 従って、本発明の目的は、従来形のビデオ装置用信号記録装置に見られる問題 点を克服した磁気記録媒体を用いた改良されたビデオ装置用信号記録装置を提供 することにある。 本発明の他の目的は、パイロットトーンを付与した出力信号を計算した後に“ １”又は“０”を付与する際に、出力信号を訂正してテープに記録される信号を 、より正確に計算できる磁気記録媒体を用いたビデオ装置用信号記録装置を提供 することにある。更に、コードワードには“１”又は“０”が常に付与されると 言う仮定のもとに１ラインブロックが使用される。 また、本発明の他の目的は、リアルタイムでデータを処理する際 に必要なラインブロックの数を、４から２に減縮することが出来る磁気記録媒体 を用いたビデオ装置用信号記録装置を提供することにある。このデータ処理は、 プリコーダからのビットデータ出力の規則的特性と、２乗演算ブロックの分割を 利用する。この２乗演算ブロックの分割は回路の大きさを決定し、２乗演算ブロ ックの数を一つに減縮する上で、重要な役割を演ずると共に、エラー信号の計算 にも利用される。 更に、本発明の他の目的は、ディジタル情報をリアルタイムで処理し、回路構 成の簡素化を達成できる磁気記録媒体を用いたビデオ装置用信号記録装置を提供 することにある。 また更に、本発明の目的は、主積分ユニットの前段にサブ積分ユニットを用い て、パイロットトーンを発生することが出来る磁気記録媒体を用いたビデオ装置 用信号記録装置を提供することにある。更に、基準方形波形の計算が所定のテー ブルを用いて実施されるため、リアルタイムでのデータ処理及び回路構成を簡素 化する。 本発明の目的を達成するため、本発明の一見地によれば、一つ以上のｎビット 情報ワードに対応する周波数スペクトルを有するディジタルトラッキング信号を 発生する装置が提供される。この装置は（ｎ＋ｍ）ビットのチャンネルワードを 発生するため、ｎビット情報ワードの各々に、所定の値のｍビットのディジタル ワードを付与する手段と；“ａ”を２より大きい整数値とし、“Ｔ”を（ｎ＋ｍ ）ビットのチャンネルワードに関するビット周期とし、（ｎ＋ｍ）ビットのチャ ンネルワードのそれぞれ一つを符号化して、（ｎ＋ｍ）ビットのコードワードを 発生するａＴプリコーダと； このａＴプリコーダに結合し、（ｎ＋ｍ）ビット のコードワードに関する周波数スペクトルが、所望のパターンを有しているか否 かを決定し、その決定結果に基づいて制御信号を発生する制御信号発生器； 及 びａＴプリコーダに結合し、（ｎ＋ｍ）ビットのコードワードを訂正し、制御信 号に応答して所望の周波数スペクトルを有するトラッキング信号を発生する訂正 装置を含んでいる。 本発明の目的を達成するため、本発明の他の見地によれば、一つ以上のｎビッ ト情報ワードに対応する周波数スペクトルを有するディジタルトラッキング信号 を発生する装置が提供される。この装置は、第１の（ｎ＋ｍ）ビットのチャンネ ルワードを発生するため、ｎビット情報ワードの各々に、第１の値のｍビットの ディジタルワードを付与する第１手段と；第２の（ｎ＋ｍ）ビットのチャンネル ワードを発生するため、ｎビット情報ワードの各々に、第１の値とは異なる第２ の値のｍビットのディジタルワードを付与する第２手段と； 第１付与手段に結 合され、第１の（ｎ＋ｍ）ビットのチャンネルワードを積分して、第１チャンネ ル値を発生する第１積分器と； 第２付与手段に結合され、第２の（ｎ＋ｍ）ビ ットのチャンネルワードを積分して、第２チャンネル値を発生する第２積分器と ； 制御信号に応答して第１及び第２チャンネル値からチャンネル値を選択する 選択器と； この選択器に結合され、第１の選択されたチャンネル値を連続的に 積分して第１の電力値を与える第３積分器と； 選択器に結合され、第１の選択 されたチャンネル値とは異なる第２の選択されたチャンネル値を連続的に積分し て第２の電力値を与える第４積分器； 及び第１及び第２の電力値に関して前記 制御信号を発生する制御器を含んでいる。 図面の簡単な説明 本発明は以下の詳細な説明及び添付の図面から、より完全に理解されよう。但 し、この図面は単に実例として添付したものであって、本発明を限定するもので はない。添付図面中： 図１は従来形の信号記録装置の１画像に関するトラック配置を示す図； 図２Ａは従来形の信号記録装置のＦ０トラックの周波数特性を示すグラフ； 図２Ｂは従来形の信号記録装置のＦ１トラックの周波数特性を示すグラフ； 図２Ｃは従来形の信号記録装置のＦ２トラックの周波数特性を示すグラフ； 図３はＴｍａｘ検出器を有する従来形の記録ユニットを示すブロック図； 図４は図３の２Ｔプリコーダを示す詳細ブロック図； 図５は図４の２Ｔプリコーダの入力／出力値を示すテーブル； 図６は図３の制御信号発生器を更に詳細に示すブロック図； 図７は従来形の制御信号発生器の他の実施例の詳細を示すブロック図； 図８は本発明の第１実施例による信号記録装置を示すブロック図； 図９は本発明の第１実施例による信号記録装置を示す詳細なブロック図； 図１０は本発明の第１実施例による奇数ビット及び偶数ビットの正確な判断を 示すテーブル； 図１１は本発明の第２実施例による信号記録装置を示すブロック図； 図１２は本発明の第２実施例による信号記録装置を示す図； 図１３は本発明の第２実施例による信号記録装置を示す詳細図；そして 図１４は本発明の第２実施例による計算値の訂正に使用する値を 示すテーブルである。 発明を実施するための形態 図８は本発明の第１実施例による磁気記録媒体を用いたビデオ装置用信号記録 装置を示す。この信号記録装置は、並列入力データを直列データに変換する並直 列変換器８０１、この並直列変換器８０１からの出力の１ビットを“０”設定す る信号付与ユニット８０２、この信号付与ユニット８０２の出力をコードワード に変換する２Ｔプリコーダ８０３を含んでいる。また、制御信号発生器８０４は 、２Ｔプリコーダ８０３の出力を受けて、各ビットストリームが有する周波数特 性を検出するために設けられている。この検出結果に応じて、制御信号発生器８ ０４は、二つのビットストリームの中からトラックの周波数特性に近いビットス トリームを選択するための制御信号を発生する。所定のデータはトラックに記録 される。訂正／Ｔｍａｘ検出器８０５は２Ｔプリコーダ８０３の出力を受信し、 “０”を付与したコードワード及び“１”を付与したコードワードの訂正を実行 する。また、この回路はビットランレングスを検出し、このビットランレングス 検出結果に従って、制御信号を記録信号決定ユニット８０６に入力する。また、 訂正／Ｔｍａｘ検出器８０５は訂正されたコートワードをヘッド／スイッチング ユニット８０７に入力する。 また、記録信号決定ブロック８０６は、制御信号発生装置の出力及び訂正／Ｔ ｍａｘ検出器８０５の出力を受信し、記録するコードワードの選択を制御するた めに設けられている。更に、ヘッド／スイッチングユニット８０７は記録信号決 定ユニット８０６の制御を受けて、訂正／Ｔｍａｘ検出器８０５からのコードワ ードの中から１コードワードを選択し、それを磁気テープ８０８に記録する。 本発明の第１実施例では、図３に図示の従来型装置で“０”及び“１”をそれ ぞれセットするのに使用した二つのブロックの代わりに一つのブロックを使用す る。 コードワード“０”又は“１”が付与されると言う仮定の下に、パイロットト ーンが付与されている出力信号を計算した後に“１”を付与する際、出力信号は 訂正され、テープに記録する信号が正確に計算される。即ち、ただ一つの“０” ビットが並直列変換器８０１からの２４ビット出力データにデフォルト値として 付与され、“０”付与コードワードを用いる“０”付与ワードの電力、及び“１ ”付与ワードの電力が、プリコード８０３の出力特性を用いて容易に計算される 。 “０”付与コードワードからの“１”付与コードワードの検出、及び二つのコ ードワードの電力計算について以下に詳しく述べる。 “０”信号付与ユニット８０２によって“０”が付与された２５ビットのチャ ンネルワードは、２Ｔプリコーダ８０３に入力されて、２５ビットのコードワー ドに変換される。このプリコーダの内部構成は図４に図示のものと同様に、排他 的論理和ゲート及び二つのレジスタから成っている。２５ビットのコードワード は、プリコーダ８０３から制御信号発生器８０４及び訂正／Ｔｍａｘ検出器８０ ５に向けて出力される。プリコーダ８０３の出力は、出力されるビット順に偶数 出力及び奇数出力に分割した後に計算される。 プリコーダの出力を偶数出力及び奇数出力に分割する場合、コードワードのｉ 番目の出力ビットＹｉ及びｉ＋１番目の出力ビットＹｉ＋１は次のように計算で きる。 式（１）：偶数出力の計算 ｙｉ＝（ｘ０ＸＯＲｓ０ＸＯＲ，．．．，ＸＯＲｓｉ−２ＸＯＲｓｉ） 式（２）：奇数出力の計算 ｙｉ＋１＝（ｘ１ＸＯＲｓ１ＸＯＲ，．．．，ＸＯＲｓｉ−１ＸＯＲｓｉ＋ １） 式（１）は、ｉ番目の入力ビットが２Ｔプリコーダ８０３によって符号化され 、且つそれから出力される時、偶数出力値ｙｉはｘ０に対する偶数入力ビット及 びｉ番目ビットに関してＸＯＲ演算によって計算されることを示している。 更に、式（２）は、ｉ番目の入力ビットが２Ｔプリコーダ８０３によって符号 化され、且つそれから出力される時、奇数出力値ｙｉ＋１はｘ１に対する奇数入 力ビット及び（ｉ＋１）番目ビットに関してＸＯＲ演算によって計算されること を示している。従って、偶数出力ビットの値は偶数入力ビットとｘ０の値によっ て決定され、奇数出力ビットの値は奇数入力ビットとｘ１の値によって決定され る。 この第１実施例に於いて、ｎ個のビット入力を順次ＯＲ演算することによって 得られる値と、ｎ個のビットの中の１ビットを反転して得られる値との間には， ＸＯＲ演算に於ける所定の反転関係がある。しかし、２Ｔプリコーダ８０３によ ってコードワードに変化された２５ビットコードワードに“０”を付与したコー ドワードと、“１”を付与したコードワードのトップ１ビットとは反転され、そ して２４ビットはそのままに残るから、ＸＯＲ演算の特性を使用することが可能 になる。 二つのレジスタ値ｘ０、ｘ１はｘ０＝ｙ２３ｎ−１、ｙ２４ｎ−１の二つの場 合に分けても良い。ここで、１コードワードは０から２４ビットで表現され、そ の偶数ビットは０、２、４、．．．、２４であり、奇数ビットは１、３、５、． ．．、２３である。更に、ｙ２３ｎ−１は（ｎ−１）番目のコードワードの最終 ２３番目のビ ット値を示し、ｙ２４ｎ−１は（ｎ−１）番目のコードワードの最終２４番目の ビット値を示す。 上述の計算による同期を含むコードワードに於いては、プリコーダのレジスタ 値ｘ０及びｘ１は常時０にセットされる。更に、同期を含まないｎ番目の最後の ２ビットはレジスタの値にセットされる。 それ故、出力特性、特に、ＸＯＲ演算の特性（所定のｎ個のビット入力を順次 ＸＯＲ演算することによって得られる値と、ｎ個のビット中の１ビットを反転し て得られる値との間にある所定関係）を用いて、“０”を付与したコードワード から“１”を付与したコードワードを正確に計算することが可能になる。従って 、コードワードは、それを偶数ビットと奇数ビットに分けて計算することが出来 る。 例えば、レジスタ値ｘ０、ｘ１が正確であれば、“１”を付与したコードワー ドを正確に計算できる。更に、コードワードが同期を含んでいれば、偶数ビット と奇数ビットは全て反転されて出力される。更に、コードワードが同期を含んで いなければ、トップのビットｓ０だけが反転されるから、偶数ビット値は反転さ れて、出力される。しかし、プリコーダ内の二つのレジスタ値ｘ０、ｘ１は正確 な値としてセットされて、計算されるかも知れないし、また不正確な値でセット されて、計算されるかも知れない。 本発明による第１実施例では、二つのレジスタ値ｘ０、ｘ１は３０コードワー ド毎に正確な値としてセットされ、一つの同期パターンを含んでいる。 二つのレジスタ値が正確な値か否かは、以下の４つの状態に基づいて決定され る（図１８参照）。 図１０は、（ｎ−１）番目のコードワードが出力された後に記憶 された二つのレジスタ値の正確さに従って、ｎ番目の“０”を付与したコードワ ード並びに“１”を付与したコードワードの偶数及び奇数出力ビットの正確さの 判断に用いるテーブルを示す図である。更に、図１０に示すように、ｊ２３ｎ− １、ｊ２４ｎ−１は奇数出力ビットの正確さを判断するのに使用され、（ｎ−１ ）番目のコードワードが選択された後に決定される変数を示す。更に、図示のよ うに、４つの初期値があって、これらは“０”を付与したコードワードが“０” 信号付与ユニット８０２によってデフォルト値として入力されるから、“０”を 付与したコードワードの値を取る。 図１０に示すように、Ｒ１Ｒ２はプリコード８０３の出力に当たる奇数ビット 及び偶数ビットが正確であることを示し、／Ｒ１／Ｒ２（／：バー）はプリコー ド８０３からの奇数ビット及び偶数ビット出力が反転された値であることを示す 。Ｒ１／Ｒ２は奇数ビットが正確で、偶数ビットが反転されていることを示し、 そして／Ｒ１Ｒ２は奇数ビットが反転され、偶数ビットが正確であることを示し ている。 更に、図１０の第１欄はｎ番目のコードワードが同期か非同期かを示すと共に 、“０”を付与したコードワードが処理されたか否か示している。また、“１” を付与したコードワードが処理されたか否かも示している。 さて、ここで図１０のテーブルを参照して、同期コードワードの場合の奇数ビ ット及び偶数ビットの正確さについて説明する。 “０”を付与したコードワードが同期を含むコードワードであって、ｊ２３ｎ −１、ｊ２４ｎ−１＝Ｒ１Ｒ２である場合、ｎ番目の“０”を付与したコードワ ードの奇数ビット及び偶数ビットは全て正確である。 “１”を付与したコードワードが同期を含むコードワードであっ て、ｊ２３ｎ−１、ｊ２４ｎ−１＝／Ｒ１／Ｒ２である場合、ｎ番目の“１”を 付与したコードワードの奇数ビット及び偶数ビットは全て反転されている。 次に、“０”を付与したコードワードを用いた“０”及び“１”が付与されて いるコードワードの電力の計算方法について説明する。 ｊ２３ｎ−１、ｊ２４ｎ−１＝／Ｒ１／Ｒ２である場合、制御信号が出力され た後のｎ番目のコードワードの電力計算及びｊ２３ｎ−１、ｊ２４ｎ−１の値の 計算の際には、ｎ番目のコードワードの電力は以下の二つの場合に分けて、（ｎ −１）番目のコードワードが同期含んで存在しているか否かに従って計算される 。 場合１： コードワードが同期を含んでいる場合、“０”を付与したコードワ ードの奇数ビット計算値、及び偶数ビットの計算値が正確に計算される。更に、 “１”を付与したコードワードに於いて、奇数ビット計算値、及び偶数ビットの 計算値が全て反転された値、即ち負の値で計算される。 “０”又は“１”を付与されたコードワードが電力計算の後で選択された場合 、即ちＣＳ＝０（１）、ｊ２３ｎ−１、ｊ２４ｎ−１＝Ｒ１Ｒ２（／Ｒ１／Ｒ２ ）の時、付与されているコードワードの値は、（ｎ＋１）番目のコードワードの 奇数及び偶数ビットの正確さの判断に用いられる。 場合２： この場合、コードワードは同期を含んでいない。“０”を付与した コードワードに於いては、奇数ビット計算値、及び偶数ビットの計算値が正確に 計算され、そして“１”を付与されたコードワードに於いては、奇数ビット計算 値が正確に計算され、偶数ビット計算値は反転される。 “０”又は“１”を付与したコードワードが電力計算の後で選択 された場合、即ちＣＳ＝０（１）、ｊ２３ｎ−１、ｊ２４ｎ−１＝Ｒ１Ｒ２（／ Ｒ１／Ｒ２）の時、付与されたコードワードの値は（ｎ＋１）番目のコードワー ドの奇数及び偶数ビットの正確さの判断に用いられる。 これまでに述べたように、ビデオ装置の磁気記憶媒体に対して本発明の信号記 録装置を用いれば、“０”を付与したコードワードから“１”を付与したコード ワードを容易に検出することができる。更に、“０”を付与したコードワードの 電力計算及び“１”を付与したコードワードの電力計算は、“１”を付与したコ ードワードの検出に使用できる。 次に、上記記載を参照して、図８の実施例に於ける記録及び符号化処理を詳し く述べよう。 先ず、並直列変換器８０１が２４ビットのデータストリームを出力する。信号 付与ユニット８０２は一つの制御信号を付与する。図に於いて、付与信号はデー タストリームに対して“０”と仮定されている。従って、チャンネルワードは、 ２Ｔプリコーダ８０３によって、２５ビットのコードワードに変換され、次いで 訂正／Ｔｍａｘ検出器８０５及び制御信号発生器８０４にそれぞれ入力される。 訂正／Ｔｍａｘ検出器８０５はプリコーダ８０３の出力を記憶し、“０”を付与 したコードワード及び“１”を付与したコードワードに対し図１０に示したよう に記憶された値を訂正し、ビットランレングスを検出する。 図９に図示のように、訂正／Ｔｍａｘ検出器８０５は、入力コードワードを記 憶するバッファ９０１と、このバッファ９０１に記憶されたコードワードを訂正 する訂正ユニット９０２を含んでいる。バッファ９０３及び９０４は訂正ユニッ ト９０２から出力されるコードワードを記憶し、“０”ビットランレングス検出 器９０５は訂 正ユニット９０２から出力されるコードワードの“０”ビットランレングスを検 出する。“１”ビットランレングス検出ユニット９０６は訂正ユニット９０２か ら出力されるコードワードの“１”ビットランレングスを検出する。 ２５ビットのコードワードは２Ｔプリコーダから出力されて、バッファ９０２ に記憶される。次いで、記憶された値は訂正ユニット９０２によって、正確な“ ０”を付与したコードワードと、“１”を付与したコードワードに訂正される。 “０”ビットランレングス検出器９０５は、“０”を付与したコードワードの ビットランレングスを検出し、制御信号を記録信号決定ユニット８０６に入力す る。更に、“１”ビットランレングス検出器９０６は“１”を付与したコードワ ードのビットランレングスを検出し、制御信号を記録信号決定ユニット８０６に 入力する。 バッファ９０３及び９０４は、ビットランレングスの検出間に、訂正ユニット ９０２からのコードワード出力を記憶し、次いでヘッド／スイッチングユニット ８０７に入力を供給する。 図８に示すように、制御信号発生器８０４は制御信号を、２Ｔプリコーダ８０ ３からのからの２５ビットコードワード出力と共に、記録信号決定ユニット８０ ６に入力する。 図９は、制御信号発生器８０４の構成を示し、この発生器８０４は入力コード ワードを記憶するためのバッファ９０１と、このバッファ９０１に記憶されたコ ードワードを訂正するための訂正ユニット９０２を含んでいる。バッファ９０３ 、９０４は訂正ユニット９０２の出力コードワードを記憶し、“０”ビットラン レングス検出器９０５は、訂正ユニット９０２の出力コードワードの“０”ビッ トランレングスを検出する。更に、“１”ビットランレングス検出器９０６は、 訂正ユニット９０２の出力コードワードの“１”ビッ トランレングスを検出し、積分ユニット９０７は入力コードワードを積分する。 レジスタ９０８は積分ユニット９０７の出力を記憶するために設けられ、乗算器 １０は入力コードワードと正弦波信号ｓｉｎ ｗ１との乗算を行う。更に、積分 ユニット９１１は乗算器９１０からの出力を積分する。 レジスタ９１２、９１３は積分ユニット９１１の出力を記憶し、乗算器９１４ は入力コードワードと余弦波信号との乗算を実行する。積分ユニット９１５は乗 算器９１４の出力を積分し、レジスタ９１６、９１７は積分ユニット９１５の出 力を記録する。 乗算器９１８は入力コードワードと正弦波信号ｓｉｎ ｗ２との乗算を実行し 、積分ユニット９１９は乗算器９１８の出力を積分する。レジスタ９２０、９２ １は積分ユニット９１９の出力を記憶し、乗算器９２２は入力コードワードと余 弦波信号ｃｏｓ ｗ２との乗算を実行する。積分ユニット９２３は乗算器９２２ の出力を積分するために設けられ、レジスタ９２６、９２７は積分ユニット９２ ３の出力を記憶する。 マルチプレクサ９２６、９２７はレジスタの出力を多重化し、加算器９２８は マルチプレクサの出力を加算する。更に、加算器９２９は方形波発生器９３０か らの基準方形波出力を加算器９２８の出力に加算し、加算器９３１はレジスタ９ ３２の出力を加算器９２９の出力に加算する。マルチプレクサ９３３は加算器９ ３１及びレジスタ９３２の出力を多重化し、レジスタ９３２に対する入力を供給 する。２乗演算ユニット９３４は加算器９３１の出力を２乗し、比較判定ユニッ ト９３５は２乗演算ユニット９３４の出力を受信して、それに応答する制御信号 を出力する。２Ｔプリコーダ８０３によって符号化されたコードワードは積分ユ ニット９０７及び乗算器９１０、９１４、９１８、及び９２２に入力される。 次いで、奇数及び偶数ビットは積分ユニット９０７、９１１、９１５、９１９ 、及び９２３に供給される。特に、２５ビットのコードワードは１３個の奇数ビ ット及び１２個の偶数ビットに分割されて積分される。この積分結果は各２５ビ ット毎に、それぞれ１０個のレジスタ９０８、９０９、９１２、９１３、９１６ 、９１７、９２０、９２１、９２４、及び９２５に記憶される。 その間に、乗算器９１０は入力コードワードによるテーブルの正弦値ｓｉｎ ｗ１の乗算演算を行う。次いで、この演算による積は、積分ユニット９１１によ って積分されれる。更に、乗算器９１４は入力コードワードによるテーブルの余 弦値ｃｏｓ ｗ１の乗算演算を行い、この演算による積は、積分ユニット９１５ によって積分されれる。乗算器９１８は入力コードワードによるテーブルの正弦 値ｓｉｎ ｗ２の乗算演算を行い、この演算による積は、積分ユニット９１９に よって積分されれる。乗算器９２２は入力コードワードによるテーブルの余弦値 ｃｏｓ ｗ２の乗算演算を行い、次いでこの演算による積は、積分ユニット９２ ３によって積分されれる。 それ故、積分用として正弦信号及び余弦信号に関するテーブルを前もって用意 しておくことによって、計算時間を短縮することが可能になる。 入力コードワードは積分ユニット９０７によって積分されて、レジスタ９０８ 及び９０９に記憶される。 マルチプレクサ９２６はレジスタ９０８、９１２、９１６、９２０、及び９２ ４に記憶された偶数ビット積分値を選択し、マルチプレクサ９２７はレジスタ９ ０９、９１３、９１７、９２１、及び９２５に記憶された偶数ビット積分値を選 択する。マルチプレクサ９２６、９２７によって選択された積分値は加算器によ って加算され、１３個の奇数ビット能勢気分値と、１２個の偶数ビットの積分値 は合計されて、２５ビットの合計値が得られる。 加算器９２８が偶数及び奇数ビットを加算する際、“０”を付与したコードワ ードと、“１”を付与したコードワードは、偶数及び奇数ビットの正確な判定信 号を用いて加算される。加算器９２８の合計出力は加算器９２９に入力され、こ こで基準方形波発生器９３０の出力値と加算器９２８の出力値が加算される。こ の時、方形波信号は正弦関数、余弦関数、及び２５ビットユニットに対して前も って計算され、基準方形波テーブルとして発生器９３０に記憶されている。 それ故、基準方形波発生器９３０に記憶されている０”を付与したコードワー ド及び“１”を付与したコードワードの電力が計算され、合計される。選択され たコードワードに関して、電力を再度計算する際には、それらは再度合計される 。 加算器９３１では、最終コードワードまで（を含んで）積分され、レジスタ９ ３２に記憶された５つのラインに関する電力値Ｒ０〜Ｒ４と、“０”及び“１” を付与した２５ビットコードワードの積分値（即ち、加算器９２９の出力）が加 算される。 マルチプレクサ９３３はレジスタＲ０の出力を選択して、それをレジスタＲ４ に供給し、こうして５つのレジスタ値をクロックに従ってシフトするから、レジ スタ９３２の値は変化しない。 その間に、加算器９３１によって積分された値は２乗演算ユニット９３４によ って２乗される。更に、この２乗演算ユニット９３４の出力は比較判定ユニット ９３５に入力され、この比較判定ユニット９３５は、“０”を付与したコードワ ードの電力を計算する際、５回加算される。また、“１”を付与したコードワー ドの電力を計算する際にも、５回加算される。サイズは減算又は加算結果の値を 用いて判定される。判定結果信号は制御信号ＣＳとして記録信号決 定ユニット８０６に入力される。 上記の方法によって、制御信号ＣＳの発生が制御信号発生器８０４によって達 成される。 図８に於いて、記録信号決定ユニット８０６は、訂正／Ｔｍａｘ検出器８０５ からのＴｍａｘ検出信号の入力と、制御信号発生器８０４からの制御信号ＣＳの 入力とを用いて、何れの信号を記録するかを決定する。回路８０６は制御信号を ヘッド／スイッチングユニット８０７に供給する。この時、訂正／Ｔｍａｘ検出 器８０５によるビットランレングスの検出結果は、制御信号発生器８０４の電力 計算結果より優先権を有している。従って、記録信号決定ユニット８０６は最終 コードワードの選択信号を出力し、この選択信号に従って、ヘッド／スイッチン グユニット８０７は、訂正／Ｔｍａｘ検出器８０５のバッファ９０３の出力、又 はバッファ９０４の出力の何れかから一つのコードワードを選択する。そして、 このコードワードが磁気テープ８０８に記録される。 それ故、コードワード選択信号に従って、“０”を付与したコードワード又は “１”を付与したコードワードの何れかが選択される。更に、図９の選択された コードワードの電力値は、そのコードワードの直前までに積分された電力値に加 算され、マルチプレクサ９３３を介して５個のレジスタ９３２に記録される。従 って、回路のサイズは分割可能な回路によって減縮される。 更に、レジスタ９３２に記録された値は、次ぎに入力されるコードワードの計 算に使用される。 本発明の第１実施例では、“０”を付与したコードワードは常に付与されてい ると仮定している。従って、パイロットトーンが付与されている出力信号が計算 された後に、“１”を付与する際、出力信号は訂正される。更に、磁気テープに 記録する信号は、適当なコ ードワードを磁気テープに記録するため、正確に計算される。従って、記録デー タをリアルタイムで処理することが可能になる。更に、回路要素が分割可能であ るから、ビデオシステムの構成を簡素化することが出来る。 図１１は本発明の第２の実施例による磁気記録媒体を用いたビデオ装置用信号 記録装置を示すブロック図である。 この実施例は遅延問題を解消し、４ラインブロック、即ちブロック１からブロ ック４を用いたのと同じ効果が得られるように、２Ｔプリコーダからの出力デー タの規則性を利用することを指向している。 ここで、ラインブロックは第１ラインブロック、即ちブロック１を含み、この ブロック１では、先ず（２４＋１）ビットのチャンネルワードに“０”が付与さ れる。次ぎに、２Ｔプリコーディングが実行され、その後に、正弦波／余弦波の 乗算が実行される。次いで、積分が実行され、その後に２乗演算が実行される。 第２ラインブロック、即ちフロック２では、先ず“１”を付与した（２４＋１） ビットのチャンネルワードが変換され、次いで２Ｔプリコーダが実行される。次 ぎに、正弦／余弦波の乗算が実施され、その後に、その積分が行われる。最後に 、２乗演算が実施される。第３ラインブロック、即ちブロック３では、データを リアルタイムで処理するため、“０”を付与した（２４＋１）ビットのチャンネ ルワードの変換が行われる。次いで、2Tプリコーダが実施された後に、正弦／余 弦波信号の乗算が実施される。積分を実施して後に、２乗演算が行われる。第４ ブロック、即ちブロック４では、先ず“１”を付与した（２４＋１）ビットのチ ャンネルワードが変換され、その後に、２Ｔプリコーダが実行される。次いで、 正弦／余弦波信号の乗算が実施され、その後、積分及び２乗演算が連続的に実施 される。 本発明の第２実施例によれば、８ビットの並列入力データを２４ビットの直列 データストリームに変換するために、並直列変換器１１０１が設けられている。 信号付与ユニット１１０２は並直列変換器１１０１の出力を受信し、データスト リームに対して“０”１ビットを付与する。信号付与ユニット１１０３は並直列 変換器１１０１の出力を受信し、“１”１ビットを付与する。次ぎに、２Ｔプリ コーダ１１０４は、信号付与ユニット１１０２の出力を受信し、２５ビットのコ ードワードを発生する。２Ｔプリコーダ１１０５は、信号付与ユニット１１０３ の出力を受信し、２５ビットのコードワードを発生する。制御信号発生器１１０ ６は、プリコーダ１１０４、１１０５の出力を受信して、“０”付与仮定が正し くないとき、正規ビットデータの特性テーブルを利用して、対応するコードワー ドの値を正しい値に訂正する。従って、制御信号は、二つのビットストリームの うち、記録されるトラックの周波数特性に最も近いビットストリームを選択する ために発生される。 訂正／Ｔｍａｘ検出器１１０７は信号付与ユニット１１０４のビットランレン グスの上限値（例えば、１０）を検出し、その信号を制御信号発生器３０６に供 給すると共に、入力コードワードを訂正する。他方、訂正／Ｔｍａｘ検出器１１ ０８は、信号付与ユニット１１０５のビットランレングスの上限値（例えば、１ ０）を検出し、その信号を制御信号発生器３０６に供給すると共に、入力コード ワードを訂正する。 記録信号決定ユニット１１０９は、制御信号発生器１１０６の出力、並びに訂 正／Ｔｍａｘ検出器１１０７及び１１０８からの出力を受信し、それに応じて選 択的にコードワードを制御する。ヘッド／スイッチングユニット１１１０は、記 録信号決定ユニット１１０９の制御出力を受信し、訂正／Ｔｍａｘ検出器１１０ ７のコードワ ードか、訂正／Ｔｍａｘ検出器１１０８のコードワードか、何れか一方を選択す る。その結果は磁気テープ１１１１に記録される。 次に、本発明による信号記録ユニットの動作を説明する。 先ず、並直列変換器１１０１は、８ビットの並列ディジタルデータを２４ビッ トの直列ディジタルデータに変換する。“０”信号付与ユニット１１０２は、２ ４ビットの入力しデータに対し“０”１ビットを付与して、２５ビットのチャン ネルワードを形成する。“１”信号付与ユニット１１０２は、２４ビットの入力 データに対し“１”１ビットを付与して、２５ビットのチャンネルワードを形成 する。一つの２５ビットのチャンネルワードは“０”信号付与ユニット１１０２ から出力されて、２Ｔプリコーダ１１０４に供給され、そこで第１のコードワー ドに変換される。また、他の２５ビットのチャンネルワードは“１”信号付与ユ ニット１１０３から出力されて、２Ｔプリコーダ１１０５に供給され、そこで第 ２のコードワードに変換される。 ２Ｔプリコード１１０４、１１０５からそれぞれ出力された第１及び第２コー ドワードは、制御信号発生器１１０６に入力されると共に、訂正／Ｔｍａｘ検出 器１１０７、１１０８に入力される。制御信号発生器１１０６は、“０”が常に 入力コードワードに付与されていると仮定して、コードワードの電力を計算し、 情報を記録するトラックの周波数特性に近いビットストリームが選択できるよう に制御信号を発生する。次いで、この制御信号は記録信号決定ユニット１１０９ に入力される。 訂正／Ｔｍａｘ検出器１１０７、１１０８は入力コードを記録し、コードワー ドの訂正を実行すると共に、ビットランレングスの上限値を検出する。ビットラ ンレングスの上限値に対応する信号は、記録信号決定ユニット１１０９に入力さ れ、訂正されたコードワー ドはヘッド／スイッチングユニット１１１０に入力される。 記録信号決定ユニット１１０９は、制御信号発生器１１０６の出力と、訂正／ Ｔｍａｘ検出器１１０７、１１０８の出力を受信し、ヘッド／スイッチングユニ ット１１１０を制御して、コードワードを選択する。従って、記録トラックの周 波数特性に対して適当なディジタル情報が磁気テープ１１１１に記録される。 図１２は、本発明の第２実施例による制御信号発生器、及び２Ｔプリコーダを 含む訂正／Ｔｍａｘ検出器の内部構造を示している。 この第２実施例によれば、図１０及び１１に図示の信号記録装置のようなパイ ロットトーン発生回路は以下の特性を有している。 パイロットトーンは発生されて、ディジタル情報はプリコーダからのビットデ ータ出力の規則的特性を用いて記録される。これら規則的特性は、リアルタイム でデータを処理するのに必要なブロックの数を４ブロックから２ブロックに減縮 することに関係する。 プリコーダから出力されるビットデータの規則的特性として、図１２のプリコ ーダ１１０４、１１０５のレジスタＲ１１、Ｒ２１、Ｒ１２、Ｒ２２の値がＲ１ １ ＸＯＲ １ｎ（ｎ，１）の値、及び新たなチャンネルワードの入力以前のＲ １１ ＸＯＲ １ｎ（ｎ，１）の値と異なっている場合には、異なるブロックか ら出力されたコードワードの（２ｎ＋１）番目の出力は、常に反転される。更に 、Ｒ２１とＲ２２の値が互いに異なっている場合には、二つのブロックから出力 されるコードワードのｎ番目出力も異なる。 更に、本発明の第２実施例は基準方形波の使用と、２乗演算ユニットブロック の分割を試行しているから、ハードウエアを減縮した信号記録ユニットの形成が 可能となり、これによって装置の占有空間を少なくすることが出来る。 特に、２乗演算ブロックの数は、４ラインブロックの場合に較べ て、２０分の１に減少する。更に、主積分ユニットの前段には、サブ積分ユニッ トが設けられるから、リアルタイムで入力ビットを処理する際の速度問題を解決 することが出来る。 上記特性を有する本発明のパイロットトーン発生動作を図１２を参照して以下 に説明する。 先ず、図１２に示すように、制御信号発生器はその構成の中に、基準方形波計 算用テーブル情報を含む基準方形波発生器１２０１を含んでいる。乗算器１２０ ２〜１２０５は、２Ｔプリコーダ１１０４のコードワードのテーブルにある正弦 波信号及び余弦波信号（即ち、ｓｉｎ ｗ１、ｃｏｓ ｗ１、ｓｉｎ ｗ２、ｃ ｏｓ ｗ２）の乗算を実行する。サブ積分ユニット１２１０〜１２１４は、２Ｔ プリコーダ１１０４の出力と、乗算器１２０２〜１２０５の出力を受信し、その 入力信号を積分するが、正確な選択信号が最終出力から出力されるまでは不正確 な計算となる。主積分ユニット１２２０〜１２２４は、サブ積分ユニット１２１ ０〜１２１４の出力を受信し、入力データの積分値とは別に、基準方形波発生器 １２０１の値を処理する。この処理は、サブ積分ユニットによる不正確な計算を 訂正したときに実行される。 乗算器１２０６から１２０９は、２Ｔプリコーダ１１０５のコードワードテー ブルにある正弦波信号及び余弦波信号（即ち、ｓｉｎ ｗ１、ｃｏｓ ｗ１、ｓ ｉｎ ｗ２、ｃｏｓ ｗ２）の乗算を実行する。サブ積分ユニット１２１５〜１ ２１９は、２Ｔプリコーダ１１０５の出力と、乗算器１２０６〜１２０９の出力 を受信し、その入力信号を積分するが、正確な選択信号が信号出力から発生する までは不正確な計算となる。主積分ユニット１２２５〜１２２９は、サブ積分ユ ニット１２１５〜１２１９の出力を受信し、基準方形波発生器１２０１の値を訂 正したとき、入力データ積分値とは別に 、基準方形波発生器１２０１の値を処理する。 マルチプレクサ１２３０は、主積分ユニット１２２０〜１２２９の出力を多重 化すると共に、２乗演算ユニット１２３１はマルチプレクサ１２３０の出力の２ 乗演算を実行する。比較判定器１２３２は２乗演算ユニット１２３１からの出力 を受信し、“０”を付与したコートワード及び“１”を付与したコードワードの 加算又は減算に従って電力を計算する。 本発明によるパイロットトーン発生回路は、４ラインブロックを用いる代わり にコードワード直前の制御ビットを参照すると仮定して、二つの場合の計算を指 向する。 即ち、コードワードの直前に参照されるコードワードの制御ビットとして、“ ０”ビットが選択されれば、二つのブロックに於いて正確な計算が実行できる。 仮定が正しくない場合、即ち“１”を付与したコードワードが選択された場合 、その値はプリコーダのレジスタ値を計算する代わりに、もっと正確に訂正され る。図１４に図示のレジスタ値関係テーブルが使用される。例えば、図１４はプ リコーダの二つのレジスタ値がどの様に訂正されるかを示すために、コードワー ド直前の制御ビットとして、“１”を付与したビットが選択された場合の計算値 に使用される修正テーブルを示している。 図１４に於いて、ａ、ｂ、ｃ、ｄ、ｅ、ｆ、｛０、１｝、＜−＞は反転された ビットストリームを示す。Ｂｉ＝Ｒ１ｉＲ２ｉは、４つのブロック、即ちブロッ ク１、ブロック２、ブロック３、ブロック４のｉ番目ブロックのレジスタ値を示 し、括弧の外側の値はブロック１（ブロック１）を示す。ブロック２（ブロック ）及び括弧内の値は、ブロック３（ブロック３）及びブロック４（ブロック４） を示す。 これらブロックは２Ｔプリコーダ１１０４、１１０５、及びプリコーダの出力 値を計算する制御信号発生器によって加算される。更に、ブロック１、２（ブロ ック３、４）はコードワード直前に“０”（“１”）が付与されていると仮定し て、計算される。 コードワードは、以下の三つの場合に分けられる。 即ち、場合１：コードワードが同期を含む場合、場合２：次のコードワードが 同期コードワードを含む場合、及び場合３：その他のコードワードの場合、の三 つの場合に分けられる。 本発明では、二つのコードワードだけしか使用しないから、Ｂ３Ｂ４が必要な 場合、先ずＢ１Ｂ２を計算しなければならない。 図１４に示すように、回路の遅延時間のため、レジスタの値を訂正する必要は ない。 それ故、訂正を行わねばならない場合は、場合２及び３が参照される。即ち、 場合２： Ｂ３＜（Ｒ１１Ｒ１２）、Ｂ４＜−（Ｒ１２Ｒ２２） 場合３： Ｂ３＜（Ｒ１２Ｒ２２）、Ｂ４＜−（Ｒ１１Ｒ２１） 即ち、場合２のＢ３、Ｂ４の値は、Ｂ１、Ｂ２の値を反転することによって得 られ、場合３のＢ３、Ｂ４の値は、Ｂ２、Ｂ１の値を反転することによって得ら れる。 次に、パイロットトーン発生器の各要素の動作を図１２を参照して説明する。 ２Ｔプリコーダ１１０４，１１０５は一度に１ビット宛連続的に２５ビットのデ ータを処理してコードワードとして出力する。二つのレジスタ（Ｒ１１、Ｒ１２ ）及び（Ｒ１２、Ｒ２２）の値は、入力データの第１ビットが入力される前にセ ットされる。 同期を含むコードワード入力の場合を除いて、二つのレジスタの 値はパイロットトーン発生器の制御信号発生器からの制御信号出力に従って決定 される。 レジスタの値を適当にセットするためには、コードワードの第１ビットが入力 される以前に、先行の制御信号ＣＳが出力されていなければならない。しかし、 制御ブロックに於ける遅延時間のため、そうすることは出来ないから、ディフォ ルト値を持つブロック内の二つのレジスタ値が、２Ｔプリコーダのレジスタ値と してセットされる。 ２Ｔプリコーダ内の二つのレジスタ値を訂正する方法は、以下の場合に分かれ る。即ち、同期信号を含む第１のコードワードの場合、第２のコードワードの場 合、その他のコードワードの場合に分かれる。ここで、訂正方法は、図１４に図 示の方法の規則的特性及びデータストリームに、その基礎を置いている。 同期信号を含む第１コードワードの場合、二つのレジスタ（Ｒ１１、Ｒ２１） 、（Ｒ１２、Ｒ２２）の値は正しくセットされて、出力されるから、値を訂正す る必要はない。更に、第２コードワードに関しては、レジスタ（Ｒ１１、Ｒ２１ ）及び（Ｒ１２、Ｒ２２）の値は全て反転される。 更に、２Ｔプリコーダの特性を説明したときのその他のコードワード、及び第 １及び第２コードワードが出力される場合を除く、コードワードに関しては、第 １及び第４ブロックの出力値、即ちブロック１及びブロック４は常に反転され、 そして第２及び第３ブロックの出力値、即ちブロック２及びブロック３はそれぞ れ常に反転される。 第１及び第４レジスタ及び第２及び第３レジスタは連続的に反転される。 それ故、第１ラインブロックの結果の値が、第３ラインブロック の値に等しくなるためには、第２ブロックのレジスタ値が反転されて、第１ブロ ックに記憶されなければならない。更に、第２ブロックの結果の値が。第４ブロ ックの値に等しくなるためには、第１ブロックのレジスタ値が反転されて、第２ ブロックに記憶されなければならない。 同時に、乗算器１２０２〜１２０９は、事前にセットされた正弦及び余弦テー ブルから供給される正弦波信号及び余弦波信号（ｓｉｎ ｗ１、ｃｏｓ ｗ１、 ｓｉｎ ｗ２、ｃｏｓ ｗ２）と、プリコーダからのコードワード出力をそれぞ れ掛け合わせる演算を行う。次いで、この演算による積は、サブ積分ユニット１ ２１１〜２１４及び１２１６〜２１９に入力される。 サブ積分ユニット１２１０〜２１９は、入力ビットをリアルタイムで処理する ときの速度問題を解決するように新しく加えられる。特に、サブ積分ユニット１ ２１０〜１２１９は２５ビットデータの処理に必要な時間に、二つの積分処理を 別々に繰り返す。 即ち、一つの処理は、コードワード“ｎ−１”によって発生された制御信号に 従って訂正されないコードワード“ｎ”の１７ビットに関する余弦値と正弦値の 乗算結果の積分処理であって、更にもう一つの処理は、コードワード“ｎ”の残 りの８ビットに関する余弦値と正弦値の乗算結果の積分処理である。更に、サブ 積分ユニット１２１０〜１２１９の値は１７ビット、２５ビット毎に初期化され て“０”に復帰し、初期化毎にその積分値は主積分ユニット１２２０〜１２２９ に入力される。 コードワード“ｎ”を計算する際、１７ビット間の積分値は入力データと見な されるから、その結果は誤りである。従って、図１４図の方法に関して述べたよ うに、誤った積分値は２Ｔプリコーダ１１０４及び１１０５の出力特性を用いて 正しい積分値に訂正されな ければならない。しかし、次の８ビットの積分によって得られる値は、コードワ ード（ｎ−１）の二つのパターンから選ばれるパターンが既知であるから、正し い値である。 次に、サブ積分ユニット１２１０〜２１９によって積分された値の訂正方法を 以下に説明する。同期を含む第１コードワードが関与している場合、その関係は 必要ない。しかし、第２コードワードの場合、サブ積分ユニット１２１０〜１２ １９に記憶された値が主積分ユニット１２２０〜１２２９に入力されると、（− ）がサブ積分ユニット１２１０〜１２１９の値に加えられ、その値が主積分ユニ ット１２２０〜１２２９によって加算される。 この過程は、第１（第２）ブロック及び第３（第４）ブロックの２Ｔプリコー ダ出力が常に反転されるために、実行される。従って、第１（第２）ブロックに よって第３（第４）ブロックと同じ結果を得るためには、同じラインブロックの サブ積分ユニット１２１０〜１２１９の値を、主積分ユニット１２２０〜１２２ ９の値から減算する。 その他のコードワードに関しては、第１ラインブロックのサブ積分ユニットの 値は第２ブロックの積分ユニットにパスされ、第２ラインブロックのサブ積分ユ ニット値は、第１ラインブロックにパスされる。この時、サブ積分ユニットから パスされた値は、それ自身の値から引かれる。 同様に、サブ積分ユニットによって積分された値（１７ビット又は８ビット） は、各コードワードに入力され、主積分ユニット１２２０〜１２２９によって繰 り返し積分される。 基準方形波発生器１２１０に於いて、正弦及び余弦値は２５ビットの商と乗算 され、積分された全ての値はテーブルの内容に含まれている。次いで、これらの 値は２５クロックサイクルで、主積分ユ ニット１２２０〜１２２９に与えられる。従って、基準方形波情報は、２５クロ ックサイクル毎に直接主積分ユニット１２２０〜１２２９に入力されて、積分さ れる。 この時、主積分ユニット１２２０〜１２２９を用いる積分に要する時間は、２ ５ビットの処理の間に常に利用可能だから、テーブルの値を読み出すのに利用出 来る実質的な時間量が有る。 主積分ユニット１２２０〜１２２９による積分値は、マルチプレクサ１２３０ を介して２乗演算ユニット１２３１に入力され、２乗演算を受けた後に比較判定 ユニット１２３２に入力される。 比較判定ユニット１２３２は２乗演算ユニットの出力を受信し、“０”を付与 したコードワード及び“１”を付与したコードワードに従って、加算演算又は減 算演算を介して電力を計算する。サイズはこの計算結果を用いて判定され、次い で制御信号ＣＳが出力される。この制御信号ＣＳは、二つの可能なコードワード の中から一つを選択するために、記録信号決定ユニットに入力される。 図１３は図１２に図示のパイロットトーン発生回路の全体構成を示す図である 。図１３に図示の要素の多くは、図１２の要素と同じであって、同じ参照文字が 付けられている。 この実施例は、事前にセットされた正弦波テーブル１３０２、１３０５、余弦 波テーブル１３０３、１３０６、各波の情報を読み取るためのテーブルカウンタ １３０１、１３０４を含んでいる。更に、サブ積分ユニット１２１０〜１２１９ から主積分ユニット１２２０〜１２２９へのデータ入力を一時的に記憶するため のラッチ１２２０ａ、１２２０ｂが設けられている。更に、基準方形波情報は基 準方形波発生器１２０１から与えられる。 更に、訂正／Ｔｍａｘ検出器１１０７、１１０８は、“０”を付与したコード ワードを記憶する遅延バッファ１１０７ａ、“０”を 付与したコードワードの“０”ビットランレングス検出器１１０７ｂ、“１”を 付与したコードワードを記憶する遅延バッファ１１０８ａ、及び“１”を付与し たコードワードの“１”ビットランレングス検出器１１０８ｂを含んでいる。 ビットランレングス検出器１１０７ｂ、１１０８ｂは、入力コードの“０”及 び“１”ビットランレングスの上限を検出し、制御信号を記録信号決定ユニット １１０９に入力する。遅延バッファ１１０７ａ、１１０８ａは２Ｔプリコーダ１ １０４、１１０５の出力バッファを記憶すると共に、少なくとも１コードワード に当たるバッファのフル容量を記憶することが出来る。コードワードは制御ブロ ックの処理に必要な時間の間記憶される。更に、遅延バッファ１１０７ａ、１１ ０８ａに記憶されたビット値は制御信号ＣＳによって訂正される。 コードワード（ｎ−１）が判定され、２Ｔプリコーダ１１０４、１１０５のレ ジスタ値が制御信号に従って訂正される以前に、コードワード“ｎ”の２５ビッ トの中の１７ビットが正しいか否かを判定するのは難しい。しかし、制御信号Ｃ Ｓがコードワード（ｎ−１）に従って発生されたときには、現在の入力コードが 正しいか否かを判定することは可能である。この時、入力コードワード値は訂正 される。 遅延バッファのビット値の訂正は、２Ｔプリコーダのレジスタの値に関連した 訂正方法と同じである。 記録信号決定ユニット１１０９は、制御信号発生ユニット及び比較判定ユニッ ト１２３２の出力、並びにビットランレングス検出器１１０７ｂ、１１０８ｂの 出力を受信する。また、ユニット１１０９はヘッド／スイッチングユニット１１ １０を制御して、遅延バッファ１１０７ａ又は１１０８ａからのコードワードの 一つを磁気テ ープに記録する。 上述のように、本発明による磁気記録媒体を用いたビデオ装置用信号記録装置 は、パイロットトーンを付与した出力信号を計算することによって、パイロット トーン発生システムの簡素化を指向するものである。出力信号は“１”を付与し たとき訂正され、テープに記録される信号は、コードワードに常に“０”が付与 されているものと仮定して、正確に計算される。 更に、本発明はブロックの数を４から２又は１に減縮し、回路の最大数を分割 して、回路構成を簡素化し、且つデータをリアルタイムで処理することを指向し ている。 更に、本発明はルックアップテーブルを用いて基準方形波信号、正弦及び余弦 信号の計算を実施するため、これらパラメータの計算時間を減縮することができ る。それ故、システム構成は簡素化され、データをリアルタイムで記録すること ができる。 以上、本発明の好適実施例を、その例示を目的として開示してきたが、添付請 求の範囲に記載した本発明の範囲及び精神を逸脱することなく、本発明の種々の 変形、付加及び置き換えが可能であることは、当業者の認めるところであろう。

Claims (1)

1. 【特許請求の範囲】 １．一つ以上のｎビット情報ワードに対応する周波数スペクトルを有するディ ジタルトラッキング信号を発生する装置であって、この装置は： （ｎ＋ｍ）ビットのチャンネルワードを発生するため、前記ｎビット情報ワー ドの各々に、所定の値のｍビットのディジタルワードを付与する手段と； “ａ”を２より大きい整数値とし、“Ｔ”を前記（ｎ＋ｍ）ビットのチャンネ ルワードに関するビット周期とし、前記（ｎ＋ｍ）ビットのチャンネルワードの それぞれ一つを符号化して、（ｎ＋ｍ）ビットのコードワードを発生するａＴプ リコーダと； 前記ａＴプリコーダに結合し、前記（ｎ＋ｍ）ビットのコードワードに関する 周波数スペクトルが、所望のパターンを有しているか否かを決定し、その決定結 果に基づいて制御信号を発生する制御信号発生器；及び 前記ａＴプリコーダに結合し、前記（ｎ＋ｍ）ビットのコードワードを訂正し 、前記制御信号に応答して所望の周波数スペクトルを有するトラッキング信号を 発生する訂正装置を含む、ディジタルトラッキング信号発生装置。 ２．前記訂正装置は、前記（ｎ＋ｍ）ビットコードワードの連続シーケンスに 於ける“０”ビット又は“１”ビットの数をカウントするカウンタを含む、請求 項１に記載の装置。 ３．前記訂正装置に結合し、前記トラッキング信号を記録媒体に記録する手段 を更に含む、請求項１に記載の装置。 ４．前記付与手段と結合し、ｎビットの並列情報ワードをｎビットの直列情報 ワードに変換する並直列変換器を更に含む、請求項１ に記載の装置。 ５．前記ｍビットのディジタルワードの前記所定値は“０”又は“１”を含む 、請求項１に記載の装置。 ６．前記ａＴプリコーダは、（ｎ＋ｍ）ビットのチャンネルワードの排他的論 理和を取るゲート回路と、このゲート回路の出力を記憶する少なくとも二つのレ ジスタを含む、請求項１に記載の装置。 ７．前記制御信号発生器は、前記（ｎ＋ｍ）ビットのコードワードを奇数ビッ トグループと偶数ビットグループに分け、これら奇数ビットグループと偶数ビッ トグループの各々を別々に積分し、前記（ｎ＋ｍ）ビットコードワードの電力を 決定する、請求項１に記載の装置。 ８．前記訂正装置は、前記（ｎ＋ｍ）ビットコードワードの訂正に用いる前記 （ｎ＋ｍ）ビットコードワードの規則的特性に関連する情報を有する正確判定テ ーブルを含む、請求項１に記載の装置。 ９．前記カウンタは、コードワードの連続シーケンスに於ける前記“０”ビッ ト又は“１”ビットの数が所定の数を越えているか否かを決定する手段を含む、 請求項２に記載の装置。 １０．前記訂正装置は、前記（ｎ＋ｍ）ビットコードワードの連続シーケンス に於ける“０”ビット又は“１”ビットの数をカウントするカウンタを含み、カ ウント数が所定数を越えているか否かを決定し、前記記録手段は前記カウンタに 結合されると共に、前記決定の基づいて前記トラッキング信号を選択的に記録す る手段を含む、請求項３に記載の装置。 １１．一つ以上のｎビット情報ワードに対応する周波数スペクトルを有するデ ィジタルトラッキング信号を発生する方法であって、この方法は： 前記ｎビット情報ワードの各々に、所定の値のｍビットのディジ タルワードを付与し、（ｎ＋ｍ）ビットのチャンネルワードを発生する段階と； 前記（ｎ＋ｍ）ビットのチャンネルワードのそれぞれ一つを符号化して、（ｎ ＋ｍ）ビットのコードワードを発生する段階と； 前記（ｎ＋ｍ）ビットのコードワードに関する周波数スペクトルが、所望のパ ターンを有しているか否かを決定し、その決定結果に基づいて制御信号を発生す る段階；及び 前記（ｎ＋ｍ）ビットのコードワードを訂正し、前記制御信号に応答して所望 の周波数スペクトルを有するトラッキング信号を発生する段階を含む、ディジタ ルトラッキング信号発生方法。 １２．前記訂正段階は、前記（ｎ＋ｍ）ビットコードワードの連続シーケンス に於ける“０”ビット又は“１”ビットの数をカウントする段階を含む、請求項 １１に記載の方法。 １３．前記トラッキング信号を記録媒体に記録する段階を更に含む、請求項１ １に記載の方法。 １４．ｎビットの並列情報ワードをｎビットの直列情報ワードに変換する段階 を更に含む、請求項１１に記載の方法。 １５．前記ｍビットのディジタルワードの前記所定値は“０”又は“１”を含 む、請求項１１に記載の方法。 １６．前記符号化段階は、（ｎ＋ｍ）ビットのチャンネルワードの排他的論理 和を取る段階と、この排他的論理和結果をレジスタに記憶する段階とを含む、請 求項１１に記載の方法。 １７．前記決定段階は、前記（ｎ＋ｍ）ビットのコードワードを奇数ビットグ ループと偶数ビットグループに分ける段階と、これら奇数ビットグループと偶数 ビットグループの各々を別々に積分し、前記（ｎ＋ｍ）ビットコードワードの電 力を決定する段階とを含む、請求項１１に記載の方法。 １８．前記訂正段階は、前記（ｎ＋ｍ）ビットコードワードの訂正に用いる前 記（ｎ＋ｍ）ビットコードワードの規則的特性に関連する情報を有する正確判定 テーブルを用意する段階を含む、請求項１１に記載の方法。 １９．前記カウント段階は、コードワードの連続シーケンスに於ける前記“０ ”ビット又は“１”ビットのカウント数が所定の数を越えているか否かを決定す る段階を含む、請求項１２に記載の方法。 ２０．前記訂正段階は、前記（ｎ＋ｍ）ビットのコードワードの連続シーケン スに於ける“０”ビット又は“１”ビットの数をカウントする段階と、カウント 数が所定数を越えているか否かを決定する段階とを含み、前記記録段階は、前記 決定の結果に基づいて、前記トラッキング信号を選択的に記録する段階を含む、 請求項１３に記載の方法。 ２１．一つ以上のｎビット情報ワードに対応する周波数スペクトルを有するデ ィジタルトラッキング信号を発生する装置であって、この装置は： 第１の（ｎ＋ｍ）ビットのチャンネルワードを発生するため、前記ｎビット情 報ワードの各々に、第１の値のｍビットのディジタルワードを付与する第１手段 と； 第２の（ｎ＋ｍ）ビットのチャンネルワードを発生するため、前記ｎビット情 報ワードの各々に、前記第１の値とは異なる第２の値のｍビットのディジタルワ ードを付与する第２手段と； 前記第１付与手段に結合され、前記第１の（ｎ＋ｍ）ビットのチャンネルワー ドを積分して、第１チャンネル値を発生する第１積分器と； 前記第２付与手段に結合され、前記第２の（ｎ＋ｍ）ビットのチ ャンネルワードを積分して、第２チャンネル値を発生する第２積分器と； 制御信号に応答して前記第１及び第２チャンネル値からチャンネル値を選択す る選択器と； 前記選択器に結合され、第１の選択されたチャンネル値を連続的に積分して第 １の電力値を与える第３積分器と； 前記選択器に結合され、前記第１の選択されたチャンネル値とは異なる第２の 選択されたチャンネル値を連続的に積分して第２の電力値を与える第４積分器； 及び 前記第１及び第２の電力値に関して前記制御信号を発生する制御器を含む、デ ィジタルトラッキング信号発生装置。 ２２．前記制御器は、前記第１及び第２の（ｎ＋ｍ）チャンネルワードの連続 シーケンスに於ける“０”ビット又は“１”ビットの数をカウントするカウンタ を含む、請求項２１に記載の装置。 ２３．前記第１及び第２付与手段に結合し、ｎビットの並列情報ワードをｎビ ットの直列情報ワードに変換する並直列データ変換器を更に含む、請求項２１に 記載の装置。 ２４．前記ｍビットのディジタルワードの前記第１の値は“０”又は“１”を 含む、請求項２１に記載の装置。 ２５．前記ｍビットのディジタルワードの前記第２の値は“０”又は“１”を 含む、請求項２１に記載の装置。 ２６．一つ以上のｎビット情報ワードに対応する周波数スペクトルを有するデ ィジタルトラッキング信号を発生する方法であって、この方法は： 第１の（ｎ＋ｍ）ビットのチャンネルワードを発生するため、ｎビット情報ワ ードに、第１の値のｍビットのディジタルワードを付与する段階と； 第２の（ｎ＋ｍ）ビットのチャンネルワードを発生するため、前記ｎビット情 報ワードに、前記第１の値とは異なる第２の値のｍビットのディジタルワードを 付与する段階と； 前記第１の（ｎ＋ｍ）ビットのチャンネルワードを積分して、第１チャンネル 値を発生する段階と； 前記第２の（ｎ＋ｍ）ビットのチャンネルワードを積分して、第２チャンネル 値を発生する段階と； 制御信号に応答して前記第１及び第２チャンネル値からチャンネル値を選択す る段階と； 第１の選択されたチャンネル値を連続的に積分して第１の電力値を与える段階 と； 前記第１の選択されたチャンネル値とは異なる第２の選択されたチャンネル値 を連続的に積分して第２の電力値を与える段階；及び 前記第１及び第２の電力値に関して前記制御信号を発生する段階を含む、ディ ジタルトラッキング信号発生方法。 ２７．前記発生段階は、前記第１及び第２の（ｎ＋ｍ）チャンネルワードの連 続シーケンスに於ける“０”ビット又は“１”ビットの数をカウントする段階を 含む、請求項２６に記載の装置。 ２８．ｎビットの並列情報ワードをｎビットの直列情報ワードに変換する段階 を更に含む、請求項２６に記載の装置。 ２９．前記ｍビットのディジタルワードの前記第１の値は“０”又は“１”を 含む、請求項２６に記載の装置。 ３０．前記ｍビットのディジタルワードの前記第２の値は“０”又は“１”を 含む、請求項２６に記載の装置。