JPH1049093A - Display device - Google Patents

Display device

Info

Publication number
JPH1049093A
JPH1049093A JP8205820A JP20582096A JPH1049093A JP H1049093 A JPH1049093 A JP H1049093A JP 8205820 A JP8205820 A JP 8205820A JP 20582096 A JP20582096 A JP 20582096A JP H1049093 A JPH1049093 A JP H1049093A
Authority
JP
Japan
Prior art keywords
signal
circuit
frequency
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8205820A
Other languages
Japanese (ja)
Inventor
Takashi Arai
孝 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Columbia Co Ltd
Original Assignee
Nippon Columbia Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Columbia Co Ltd filed Critical Nippon Columbia Co Ltd
Priority to JP8205820A priority Critical patent/JPH1049093A/en
Publication of JPH1049093A publication Critical patent/JPH1049093A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a display device capable of preventing picture disturbance from occurring during a follow-up time of a synchronizing circuit. SOLUTION: This device is provided with a synchronizing signal separation circuit extracting a horizontal synchronizing signal from a video signal, a horizontal oscillation circuit 9, a synchronizing circuit 10 for controlling the horizontal oscillation circuit 9 so as to match the frequency and phase of the output pulse signal of the horizontal oscillation circuit 9 with those of a horizontal synchronizing signal, a detection circuit 13, and a blanking circuit 19. The detection circuit 13 detects mis-matching between the frequency and phase of the horizontal synchronizing signal and those of the output signal of the horizontal oscillation circuit 9. The blanking circuit 19 halts displaying a picture on a screen while a mis-matching is being detected by the detection circuit 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディスプレイ装
置、特に複数の同期周波数で画像を表示することができ
るマルチスキャン型ディスプレイ装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly to a multi-scan display device capable of displaying an image at a plurality of synchronization frequencies.

【0002】[0002]

【従来の技術】従来より、複数の水平及び垂直同期周波
数で画像を表示することができるマルチスキャン型ディ
スプレイ装置がある。このディスプレイ装置では、入力
された映像信号の同期信号周波数が切り替わった場合
や、該同期信号の位相が変化した場合に、同期回路で、
ディスプレイ装置内の発振回路の発振周波数及び発振タ
イミングを該同期信号の周波数及び位相に一致させ、該
発振回路からの発振信号を偏向回路に供給している。こ
のようにすることで、入力された映像信号の同期信号周
波数が切り替わった場合や、該同期信号の位相が変化し
た場合でも、画像を表示できるようにしている。
2. Description of the Related Art Conventionally, there is a multi-scan type display device capable of displaying an image at a plurality of horizontal and vertical synchronization frequencies. In this display device, when the synchronization signal frequency of the input video signal is switched or when the phase of the synchronization signal changes, the synchronization circuit
The oscillation frequency and the oscillation timing of the oscillation circuit in the display device are matched with the frequency and phase of the synchronization signal, and the oscillation signal from the oscillation circuit is supplied to the deflection circuit. By doing so, an image can be displayed even when the synchronization signal frequency of the input video signal is switched or when the phase of the synchronization signal is changed.

【0003】ところで、同期回路は、図7に示すよう
に、同期分離回路60で映像信号から抽出された同期信
号と発振回路50の発振信号とを比較器51で比較し
て、当該比較結果を積分回路52で積分し、積分回路5
2での積分結果を基に発振回路50を制御する構成とな
っている。したがって、同期回路は、該同期信号の周波
数が切り替わってから、あるいは該同期信号の位相が変
化してから、発振回路50の発振周波数及び発振タイミ
ングを該同期信号の周波数及び位相に一致させるまで
に、少なくとも積分回路52の時定数によって定まる時
間(以下、追従時間と称する)を必要とする。このた
め、上記のマルチスキャン型ディスプレイ装置では、同
期回路の追従時間の間、表示画面は同期が外れた状態に
なり、画像が乱れてしまう。
As shown in FIG. 7, the synchronizing circuit compares the synchronizing signal extracted from the video signal by the synchronizing separation circuit 60 with the oscillating signal of the oscillating circuit 50 by a comparator 51, and compares the comparison result. The integration is performed by the integration circuit 52 and the integration circuit 5
The configuration is such that the oscillation circuit 50 is controlled based on the integration result in Step 2. Therefore, after the frequency of the synchronization signal is switched or the phase of the synchronization signal is changed, the synchronization circuit operates until the oscillation frequency and the oscillation timing of the oscillation circuit 50 match the frequency and the phase of the synchronization signal. , At least a time determined by the time constant of the integrating circuit 52 (hereinafter, referred to as a following time) is required. For this reason, in the above-described multi-scan display device, the display screen is out of synchronization during the follow-up time of the synchronization circuit, and the image is disturbed.

【0004】尚、表示画面の同期が外れて、画像が乱れ
るのを防止する手段として、特開平4−30782号公
報記載のものや、特開平2−272977号公報記載の
ものが提案されている。
As means for preventing the display screen from being out of synchronization and disturbing the image, the means described in JP-A-4-30782 and the means described in JP-A-2-272977 have been proposed. .

【0005】特開平4−30782号公報記載のもの
は、入力された映像信号の水平同期信号が非標準である
か否かを検出する非標準同期信号検出回路を設け、該非
標準同期信号検出回路での検出結果に応じて、水平同期
回路の追従時間を決定する積分回路を切り替える構成と
している。ここで、非標準同期信号とは、ビデオテープ
レコーダのポーズや2倍速再生等の特殊再生での同期信
号を意味する。このようにすることで、入力された映像
信号の水平同期信号が非標準である場合に、水平同期回
路の追従時間を短くして、画像の乱れを低減させてい
る。
Japanese Unexamined Patent Publication No. Hei 4-30782 discloses a non-standard synchronization signal detecting circuit for detecting whether or not a horizontal synchronization signal of an input video signal is non-standard. In accordance with the detection result of the above, the integration circuit for determining the follow-up time of the horizontal synchronization circuit is switched. Here, the non-standard synchronizing signal means a synchronizing signal in special reproduction such as pause of a video tape recorder or double speed reproduction. By doing so, when the horizontal synchronization signal of the input video signal is non-standard, the tracking time of the horizontal synchronization circuit is shortened, and the disturbance of the image is reduced.

【0006】また、特開平2−272977号公報記載
のものは、入力された映像信号が非同期且つ雑音を多く
含む場合に、正規の画像信号から抽出した水平及び垂直
同期信号に同期して発生する水平及び垂直ドライブ信号
に代えて、基準とする水平及び垂直ドライブ信号による
ラスタのみを表示している。ここで、入力された映像信
号が非同期且つ雑音を多く含む場合とは、入力された映
像信号が同期回路の同期引込範囲(発振回路の発振周波
数及び発振タイミングを、入力された映像信号の同期信
号の周波数及び位相に一致させることができる範囲)外
である場合を意味する。
[0006] Further, according to Japanese Unexamined Patent Application Publication No. 2-272977, when an input video signal is asynchronous and contains a lot of noise, it is generated in synchronization with a horizontal and vertical synchronization signal extracted from a regular image signal. Instead of the horizontal and vertical drive signals, only the rasters based on the reference horizontal and vertical drive signals are displayed. Here, the case where the input video signal is asynchronous and contains a lot of noise means that the input video signal has the synchronization pull-in range of the synchronization circuit (the oscillation frequency and the oscillation timing of the oscillation circuit are determined by the synchronization signal of the input video signal). Out of a range that can be matched to the frequency and phase of

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記特
開平4−30782号公報記載の手段は、標準信号及び
非標準信号各々に適した積分回路を予め2つ用意し、入
力された映像信号が標準信号から非標準信号に切り替わ
った場合に積分回路を切り替えて、水平同期回路の追従
時間を短くしようとするものである。したがって、たと
えば、標準信号がNTSCの映像信号であり、非標準信
号がビデオテープレコーダのポーズや2倍速再生等の特
殊再生用映像信号であるといったような、予め標準信号
と非標準信号が特定されているテレビジョン受像機では
有効であるが、マルチスキャン型ディスプレイ装置のよ
うに、異なる水平同期信号の周波数及び位相を有する複
数の映像信号を基に画像を表示するディスプレイ装置に
は、適用することができないという問題がある。
However, the means described in Japanese Patent Application Laid-Open No. Hei 4-30782 is to prepare two integrator circuits suitable for the standard signal and the non-standard signal in advance, and to input the video signal to the standard signal. When the signal is switched to a non-standard signal, the integration circuit is switched to shorten the tracking time of the horizontal synchronization circuit. Therefore, for example, a standard signal and a non-standard signal are specified in advance, such as a case where the standard signal is an NTSC video signal and the non-standard signal is a video signal for special reproduction such as pause of a video tape recorder or double-speed reproduction. Although it is effective for a television receiver, it is applicable to a display device that displays an image based on a plurality of video signals having different horizontal synchronization signal frequencies and phases, such as a multi-scan display device. There is a problem that can not be.

【0008】また、上記特開平2−272977号公報
記載の手段では、正規の画像信号から抽出した水平及び
垂直同期信号に同期して発生する水平及び垂直ドライブ
信号に代えて、基準とする水平及び垂直ドライブ信号に
切り替える場合、前者の水平及び垂直ドライブ信号と、
後者の水平及び垂直ドライブ信号とは、互いに周波数及
び位相が異なる。このため、水平及び垂直ドライブ回路
の入力先である水平及び垂直ドライブ回路が、該ドライ
ブ信号の切り替えに直ぐに対応できずに、一瞬、画像の
乱れを生じるという問題がある。また、上記特開平2−
272977号公報記載の手段は、入力された映像信号
が予め設定された同期回路の同期引込範囲外である場合
に、ラスタを表示するものであるので、同期回路の同期
引込範囲内において、入力された映像信号の水平同期信
号の周波数が切り替わった場合や、該水平同期信号の位
相が変化した場合、同期回路の追従時間の間、表示画面
は同期が外れた状態になり、画像が乱れてしまうという
問題がある。
In the means described in Japanese Patent Laid-Open No. 2-272977, the horizontal and vertical drive signals generated in synchronization with the horizontal and vertical synchronizing signals extracted from the normal image signal are replaced with the horizontal and vertical reference signals. When switching to the vertical drive signal, the former horizontal and vertical drive signal,
The latter horizontal and vertical drive signals have different frequencies and phases from each other. For this reason, there is a problem that the horizontal and vertical drive circuits, which are the input destinations of the horizontal and vertical drive circuits, cannot immediately respond to the switching of the drive signal, and the image is momentarily disturbed. In addition, Japanese Patent Application Laid-Open
The means described in Japanese Patent No. 272977 is for displaying a raster when the input video signal is out of the preset synchronization pull-in range of the synchronization circuit. When the frequency of the horizontal synchronizing signal of the video signal is switched, or when the phase of the horizontal synchronizing signal changes, the display screen is out of synchronization during the tracking time of the synchronizing circuit, and the image is disturbed. There is a problem.

【0009】本発明は上記事情を鑑みてなされたもので
あり、同期回路の追従時間中に生ずる画像の乱れを防止
することができるディスプレイ装置を提供することを目
的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a display device capable of preventing an image from being disturbed during a follow-up time of a synchronous circuit.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、入力された映像信号から同期信号を抽出
する同期信号分離手段と、発振信号を出力する発振手段
と、前記発振手段から出力された発振信号の周波数及び
位相を、前記同期分離手段で抽出された同期信号の周波
数及び位相に一致させるように前記発振手段を制御する
同期手段とを具備し、前記発振手段から出力された発振
信号を基に画面を走査して、前記画面上に前記映像信号
によって特定される画像を表示するディスプレイ装置で
あって、前記同期信号分離手段で抽出された同期信号の
周波数及び/又は位相と、前記発振手段から出力された
発振信号の周波数及び/又は位相との不一致を検出する
検出手段と、前記検出手段で不一致が検出されている
間、画面への画像の表示を停止する停止手段と、を備え
ていることを特徴とする。
In order to solve the above-mentioned problems, the present invention provides a synchronizing signal separating means for extracting a synchronizing signal from an input video signal, an oscillating means for outputting an oscillating signal, and the oscillating means. And a synchronizing means for controlling the oscillating means so that the frequency and phase of the oscillating signal output from the oscillating signal coincide with the frequency and phase of the synchronizing signal extracted by the synchronizing separation means. A display device that scans a screen based on the oscillating signal and displays an image specified by the video signal on the screen, wherein the frequency and / or phase of the synchronization signal extracted by the synchronization signal separating unit is Detecting means for detecting a mismatch with the frequency and / or phase of the oscillation signal output from the oscillating means; and detecting the mismatch on the screen while the detecting means detects the mismatch. Characterized in that it comprises a stop means for stopping the view, the.

【0011】ここで、検出手段は、前記同期信号分離手
段で抽出された同期信号を所定の波形に波形整形する第
一の波形整形手段と、前記発振手段から出力された発振
信号を前記所定の波形に波形整形する第二の波形整形手
段と、前記第一の波形整形手段の出力信号波形と、前記
第二の波形整形手段の出力信号波形とを比較して、両者
の不一致部分を検出する比較手段と、前記比較手段で前
記不一致部分が検出される毎に停止信号を所定時間出力
する信号出力手段と、を有するものであり、停止手段
は、前記信号出力手段から停止信号が出力されている
間、画面に供給される映像信号を遮断するものであるこ
とが好ましい。
Here, the detecting means comprises first waveform shaping means for shaping the synchronization signal extracted by the synchronizing signal separating means into a predetermined waveform, and converting the oscillation signal output from the oscillation means to the predetermined waveform. A second waveform shaping means for shaping the waveform into a waveform, an output signal waveform of the first waveform shaping means, and an output signal waveform of the second waveform shaping means are compared to detect a mismatch between the two. A comparison unit, and a signal output unit that outputs a stop signal for a predetermined time every time the mismatching part is detected by the comparison unit, wherein the stop unit outputs a stop signal from the signal output unit. It is preferable to shut off the video signal supplied to the screen during the operation.

【0012】また、前記所定時間は、入力された映像信
号の同期信号の周波数及び/又は位相が変わってから、
前記発振手段から出力された発振信号の周波数及び/又
は位相を、該同期信号の周波数及び/又は位相に一致さ
せるまでに、前記同期手段が要する時間よりも長くなる
ように設定されていることが好ましい。
[0012] Further, the predetermined period of time is determined after the frequency and / or phase of the synchronization signal of the input video signal changes.
The frequency and / or phase of the oscillation signal output from the oscillation means may be set to be longer than the time required by the synchronization means until the frequency and / or phase of the oscillation signal coincides with the frequency and / or phase of the synchronization signal. preferable.

【0013】[0013]

【発明の実施の形態】以下に、本発明の一実施形態につ
いて図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0014】図1は本発明の一実施形態であるマルチス
キャン型ディスプレイ装置の概略ブロック図、図2は図
1に示す検出回路の概略ブロック図、図3は図2に示す
波形整形回路の入力波形と出力波形を説明するための図
である。
FIG. 1 is a schematic block diagram of a multi-scan display device according to an embodiment of the present invention, FIG. 2 is a schematic block diagram of a detection circuit shown in FIG. 1, and FIG. 3 is an input of a waveform shaping circuit shown in FIG. FIG. 3 is a diagram for explaining a waveform and an output waveform.

【0015】本実施形態のマルチスキャン型ディスプレ
イ装置は、図1に示すように、CRT1と、CRT1の
ネックに装着された偏向コイル2と、CRT1に高圧を
供給する高圧回路3と、偏向コイル2に水平走査用の電
流を供給する水平出力回路4と、偏向コイル2に垂直走
査用の電流を供給する垂直出力回路5と、映像信号から
水平同期信号を抽出する水平同期信号分離回路6と、映
像信号から垂直同期信号を抽出する垂直同期信号分離回
路7と、垂直同期信号分離回路7で抽出した垂直同期信
号を基に垂直出力回路5を駆動するためのパルス信号を
出力する垂直発振回路8と、水平出力回路4を駆動する
ためのパルス信号を出力する水平発振回路9と、水平同
期信号分離回路6で抽出された水平同期信号と水平発振
回路9のパルス信号とを比較器11で比較して当該比較
結果を積分回路12で積分し、得られた結果を基に水平
発振回路9を制御する同期回路10と、検出回路13
と、ブランキング回路19と、映像信号を増幅してCR
T1に供給する映像信号増幅回路20と、を備えて構成
される。
As shown in FIG. 1, the multi-scan display device of the present embodiment comprises a CRT 1, a deflection coil 2 mounted on the neck of the CRT 1, a high voltage circuit 3 for supplying a high voltage to the CRT 1, and a deflection coil 2. A horizontal output circuit 4 for supplying a current for horizontal scanning to the deflection coil 2, a vertical output circuit 5 for supplying a current for vertical scanning to the deflection coil 2, a horizontal synchronization signal separation circuit 6 for extracting a horizontal synchronization signal from a video signal, A vertical synchronizing signal separating circuit 7 for extracting a vertical synchronizing signal from a video signal, and a vertical oscillation circuit 8 for outputting a pulse signal for driving the vertical output circuit 5 based on the vertical synchronizing signal extracted by the vertical synchronizing signal separating circuit 7 A horizontal oscillation circuit 9 for outputting a pulse signal for driving the horizontal output circuit 4, a horizontal synchronization signal extracted by the horizontal synchronization signal separation circuit 6, and a pulse signal of the horizontal oscillation circuit 9. The comparison result is integrated by the integrating circuit 12 and compared in the comparator 11 the door, a synchronization circuit 10 for controlling the horizontal oscillation circuit 9 based on the results obtained, the detection circuit 13
, A blanking circuit 19, and amplifying the video signal to
And a video signal amplifying circuit 20 for supplying to T1.

【0016】ここで、CRT1、偏向コイル2、高圧回
路3、水平出力回路4、垂直出力回路5、水平同期信号
分離回路6、垂直同期信号分離回路7、垂直発振回路
8、水平発振回路9、同期回路10、および映像信号増
幅回路20は、従来のマルチスキャン型ディスプレイ装
置に用いられているものと基本的に同様である。このた
め、本実施形態では、これ等の詳細な説明を省略して、
本実施形態の特徴的な部分である検出回路13及びブラ
ンキング回路14についてのみ説明する。
Here, the CRT 1, the deflection coil 2, the high voltage circuit 3, the horizontal output circuit 4, the vertical output circuit 5, the horizontal synchronization signal separation circuit 6, the vertical synchronization signal separation circuit 7, the vertical oscillation circuit 8, the horizontal oscillation circuit 9, The synchronization circuit 10 and the video signal amplification circuit 20 are basically the same as those used in the conventional multi-scan display device. For this reason, in this embodiment, these detailed descriptions are omitted,
Only the detection circuit 13 and the blanking circuit 14, which are characteristic parts of the present embodiment, will be described.

【0017】検出回路13は、図2に示すように、波形
整形回路14、15と、一致回路16と、積分回路17
と、ブランク信号発生回路18と、を備えている。
As shown in FIG. 2, the detection circuit 13 includes waveform shaping circuits 14 and 15, a matching circuit 16 and an integrating circuit 17
And a blank signal generation circuit 18.

【0018】波形整形回路14は、図3(a)に示すよ
うに、水平同期信号分離回路6で映像信号から抽出され
た水平同期信号の立上がりを契機とする所定パルス幅の
パルス信号を生成する。水平同期信号のパルス幅は、映
像信号の種類(主に、水平同期周波数)によって種々異
なるが、波形整形回路14によれば、水平同期信号のパ
ルス幅に関わらず、一定のパルス幅のパルス信号が生成
される。
As shown in FIG. 3A, the waveform shaping circuit 14 generates a pulse signal having a predetermined pulse width triggered by the rise of the horizontal synchronizing signal extracted from the video signal by the horizontal synchronizing signal separating circuit 6. . Although the pulse width of the horizontal synchronizing signal varies depending on the type of the video signal (mainly, the horizontal synchronizing frequency), according to the waveform shaping circuit 14, the pulse signal having a constant pulse width regardless of the pulse width of the horizontal synchronizing signal. Is generated.

【0019】波形整形回路15は、図3(b)に示すよ
うに、水平発振回路9から出力されたパルス信号の立上
がりを契機とする所定パルス幅のパルス信号を生成す
る。ここで、波形整形回路15は、生成するパルス信号
のパルス幅が波形整形回路14で生成されるパルス信号
のパルス幅と略同一となるように設定する必要がある。
また、水平同期信号の周波数や位相に変化がない場合、
生成されるパルス信号の立上がりが、波形整形回路14
で生成されるパルス信号の立上がりと一致するように、
タイミング補正しておく必要がある。尚、波形整形回路
14、15は、例えば単安定マルチバイブレータ等を用
いて構成することができる。
The waveform shaping circuit 15 generates a pulse signal having a predetermined pulse width triggered by a rise of the pulse signal output from the horizontal oscillation circuit 9, as shown in FIG. Here, the waveform shaping circuit 15 needs to be set so that the pulse width of the pulse signal to be generated is substantially the same as the pulse width of the pulse signal generated by the waveform shaping circuit 14.
Also, if there is no change in the frequency or phase of the horizontal sync signal,
The rise of the generated pulse signal is determined by the waveform shaping circuit 14.
To match the rising edge of the pulse signal generated by
It is necessary to correct the timing. Note that the waveform shaping circuits 14 and 15 can be configured using, for example, a monostable multivibrator.

【0020】一致回路16は、波形整形回路14で生成
されたパルス信号と、波形整形回路15で生成されたパ
ルス信号とを比較し、比較結果に応じて信号を出力す
る。本実施形態では、両者が一致しているときはハイレ
ベルの信号を出力し、両者が一致していないときはロー
レベルの信号を出力するように設定している。一致回路
16は、例えば4回路2入力エクスクルシブOR(型
名:74HC86)等を用いて構成することができる。
The matching circuit 16 compares the pulse signal generated by the waveform shaping circuit 14 with the pulse signal generated by the waveform shaping circuit 15 and outputs a signal according to the comparison result. In the present embodiment, a setting is made such that a high-level signal is output when both match, and a low-level signal is output when they do not match. The matching circuit 16 can be configured using, for example, a four-circuit two-input exclusive OR (model name: 74HC86).

【0021】ブランク信号発生回路18は、入力信号の
立下がりを契機として、ブランク信号を所定時間出力す
る。本実施形態では、ブランク信号発生回路18の出力
を通常はハイレベルとして、ローレベルのブランク信号
を出力するように設定している。尚、ブランク信号の出
力時間は、同期回路10の追従時間、即ち少なくとも積
分回路12の時定数によって定まる時間よりも長くなる
ように設定することが好ましい。水平同期信号の周波数
変化が大きくなると、同期回路10の追従時間も長くな
る傾向にあるが、概ね2秒程度に設定すれば十分であ
る。ブランク信号発生回路18は、例えば入力信号の立
下がりでトリガがかかるリトリガブル・ワンショット・
マルチバイブレータを用いて構成することができる。
The blank signal generation circuit 18 outputs a blank signal for a predetermined time, triggered by the fall of the input signal. In the present embodiment, the output of the blank signal generation circuit 18 is normally set to a high level, and a low-level blank signal is set to be output. Note that the output time of the blank signal is preferably set to be longer than the tracking time of the synchronous circuit 10, that is, at least the time determined by the time constant of the integrating circuit 12. When the frequency change of the horizontal synchronizing signal increases, the follow-up time of the synchronizing circuit 10 also tends to increase, but it is sufficient to set the horizontal synchronizing signal to about 2 seconds. The blank signal generation circuit 18 is, for example, a retriggerable one-shot type that triggers on the falling edge of the input signal.
It can be configured using a multivibrator.

【0022】積分回路17は、一致回路16の出力にパ
ルス性のノイズが含まれているような場合に、該ノイズ
によってブランク信号発生回路18が誤動作するのを防
止するためのものである。積分回路17は、一致回路1
6から出力される信号の波形に大きな影響を与えない程
度の時定数となるように設定する必要がある。
The integrating circuit 17 is for preventing the blank signal generating circuit 18 from malfunctioning due to the noise when the output of the matching circuit 16 contains pulse noise. The integrating circuit 17 is a matching circuit 1
It is necessary to set the time constant so as not to greatly affect the waveform of the signal output from the signal generator 6.

【0023】ブランキング回路14は、ブランク信号発
生回路18からブランク信号が出力されている間、映像
信号をカットオフして、映像信号の映像信号増幅回路1
9への供給を遮断する。
The blanking circuit 14 cuts off the video signal while the blank signal is being output from the blank signal generation circuit 18, and cuts off the video signal.
Cut off the supply to 9.

【0024】次に、本実施形態の動作について説明す
る。
Next, the operation of this embodiment will be described.

【0025】先ず、入力された映像信号の水平同期信号
の周波数及び位相が安定している場合における動作につ
いて図4を参照して説明する。
First, the operation when the frequency and phase of the horizontal synchronizing signal of the input video signal are stable will be described with reference to FIG.

【0026】図4は入力された映像信号の水平同期信号
の周波数及び位相が安定している場合における図2に示
すa点〜f点での信号波形を説明するための図である。
FIG. 4 is a diagram for explaining signal waveforms at points a to f shown in FIG. 2 when the frequency and phase of the horizontal synchronizing signal of the input video signal are stable.

【0027】入力された映像信号の水平同期信号の周波
数及び位相が安定している場合、同期回路10に入力さ
れる水平同期信号(図2のa点での信号)と、水平発振
回路9から出力されるパルス信号(図2のb点での信
号)とは、周波数及び位相が一致した状態にある。した
がって、波形整形回路14から出力される信号(図2の
c点での信号)の波形と、波形整形回路15から出力さ
れる信号(図2のd点での信号)の波形とは、互いに一
致する。一致回路16は、波形整形回路14で生成され
たパルス信号と波形整形回路15で生成されたパルス信
号とが一致する場合にハイレベルの信号を出力し、一致
していない場合にローレベルの信号を出力するように設
定してあるので、図2のe点での信号は常にハイレベル
となる。この場合、ブランク信号発生回路18はブラン
ク信号を出力しないので、図2のf点での信号は常にハ
イレベルとなる。このため、映像信号は、ブランキング
回路19によって遮断されることなく映像信号増幅回路
20に供給される。したがって、CRT1には、入力さ
れた映像信号によって特定される画像が表示される。
When the frequency and phase of the horizontal synchronizing signal of the input video signal are stable, the horizontal synchronizing signal (signal at point a in FIG. 2) input to the synchronizing circuit 10 and the horizontal oscillator 9 The output pulse signal (the signal at point b in FIG. 2) is in a state where the frequency and the phase match. Therefore, the waveform of the signal (signal at point c in FIG. 2) output from the waveform shaping circuit 14 and the waveform of the signal (signal at point d in FIG. 2) output from the waveform shaping circuit 15 are mutually different. Matches. The matching circuit 16 outputs a high-level signal when the pulse signal generated by the waveform shaping circuit 14 and the pulse signal generated by the waveform shaping circuit 15 match, and outputs a low-level signal when they do not match. Is output, the signal at point e in FIG. 2 is always at a high level. In this case, since the blank signal generation circuit 18 does not output a blank signal, the signal at point f in FIG. 2 is always at a high level. Therefore, the video signal is supplied to the video signal amplification circuit 20 without being interrupted by the blanking circuit 19. Therefore, an image specified by the input video signal is displayed on the CRT 1.

【0028】次に、入力された映像信号の水平同期信号
の周波数が変化して、同期回路が追従動作(水平発振回
路の出力パルス信号の周波数及び位相を水平同期信号の
周波数及び位相に一致させる動作)を行っている場合に
おける動作について図5を参照して説明する。
Next, the frequency of the horizontal synchronizing signal of the input video signal changes, and the synchronizing circuit performs the following operation (the frequency and phase of the output pulse signal of the horizontal oscillation circuit are matched with the frequency and phase of the horizontal synchronizing signal). The operation when (operation) is performed will be described with reference to FIG.

【0029】図5は入力された映像信号の水平同期信号
の周波数が変化して、同期回路が追従動作を行っている
場合における図2に示すa点〜f点での信号波形を説明
するための図である。
FIG. 5 is a diagram for explaining signal waveforms at points a to f shown in FIG. 2 when the frequency of the horizontal synchronizing signal of the input video signal changes and the synchronizing circuit performs the following operation. FIG.

【0030】入力された映像信号が切替わって水平同期
信号の周波数が変化すると、同期回路10の追従時間内
において、同期回路10に入力される水平同期信号(図
2のa点での信号)と、水平発振回路9から出力される
パルス信号(図2のb点での信号)とは、周波数が一致
しない状態にある。したがって、波形整形回路14から
出力される信号(図2のc点での信号)の波形と、波形
整形回路15から出力される信号(図2のd点での信
号)の波形とに、不一致部分が生ずる。一致回路16
は、波形整形回路14で生成されたパルス信号と波形整
形回路15で生成されたパルス信号とが一致する場合に
ハイレベルの信号を出力し、一致していない場合にロー
レベルの信号を出力するように設定してあるので、図2
のe点での信号は、c点での信号波形とd点での信号波
形との不一致部分でローレベルとなる。この場合、ブラ
ンク信号発生回路18は、入力信号(図2のe点での信
号)の立下がりでトリガされて、ローレベルのブランク
信号を所定時間出力する。そして、ブランク信号出力中
に、ローレベルのパルスが入力される毎に、当該パルス
の立下がりでリトリガされ、最後に入力されたローレベ
ルのパルスの立下がりから所定時間経過後にブランク信
号の出力を停止し、ハイレベルの信号を出力する。この
ため、図2のf点での信号は、同期回路10の追従時間
中、ローレベルとなる。これにより、同期回路10の追
従時間中、映像信号は、ブランキング回路19によって
遮断され、映像信号増幅回路20に供給されない。した
がって、同期回路10の追従時間中、CRT1には、何
も表示されない。
When the frequency of the horizontal synchronizing signal changes due to switching of the input video signal, the horizontal synchronizing signal (signal at point a in FIG. 2) input to the synchronizing circuit 10 within the following time of the synchronizing circuit 10 And the pulse signal (the signal at point b in FIG. 2) output from the horizontal oscillation circuit 9 is in a state where the frequencies do not match. Therefore, the waveform of the signal output from the waveform shaping circuit 14 (the signal at the point c in FIG. 2) does not match the waveform of the signal output from the waveform shaping circuit 15 (the signal at the point d in FIG. 2). Parts occur. Match circuit 16
Outputs a high-level signal when the pulse signal generated by the waveform shaping circuit 14 matches the pulse signal generated by the waveform shaping circuit 15, and outputs a low-level signal when the pulse signal does not match. Fig. 2
The signal at the point e becomes a low level at a mismatch portion between the signal waveform at the point c and the signal waveform at the point d. In this case, the blank signal generation circuit 18 is triggered by the fall of the input signal (the signal at point e in FIG. 2) and outputs a low-level blank signal for a predetermined time. During the blank signal output, every time a low-level pulse is input, the trigger is retriggered at the falling edge of the pulse, and the blank signal output is output after a predetermined time has elapsed from the falling edge of the last input low-level pulse. Stops and outputs a high-level signal. Therefore, the signal at point f in FIG. 2 is at a low level during the tracking time of the synchronous circuit 10. Thus, during the follow-up time of the synchronization circuit 10, the video signal is cut off by the blanking circuit 19 and is not supplied to the video signal amplification circuit 20. Therefore, nothing is displayed on the CRT 1 during the tracking time of the synchronous circuit 10.

【0031】尚、図5では、入力された映像信号の水平
同期信号の周波数が変化して、同期回路が追従動作を行
っている場合の動作について説明したが、入力された映
像信号の水平同期信号の位相が変化して、同期回路が追
従動作を行っている場合も、同じ要領で、同期回路10
の追従時間中、CRT1への画像表示が停止される。
In FIG. 5, the operation when the frequency of the horizontal synchronizing signal of the input video signal changes and the synchronizing circuit performs the following operation has been described. In the same manner, when the phase of the signal changes and the synchronous circuit is performing the following operation, the synchronous circuit 10
During the following time, image display on the CRT 1 is stopped.

【0032】次に、映像信号の水平同期信号が途切れた
場合(所謂、フリーランの場合)における動作について
図6を参照して説明する。
Next, the operation when the horizontal synchronizing signal of the video signal is interrupted (so-called free-run) will be described with reference to FIG.

【0033】図6は映像信号の水平同期信号が途切れた
場合における図2に示すa点〜f点での信号波形を説明
するための図である。
FIG. 6 is a diagram for explaining signal waveforms at points a to f shown in FIG. 2 when the horizontal synchronizing signal of the video signal is interrupted.

【0034】映像信号の水平同期信号が途切れると、図
2に示すa点の信号波形は常にローレベルとなるので、
同期回路10に入力される信号と、水平発振回路9から
出力されるパルス信号(図2のb点での信号)とは、周
波数が一致しない状態にある。したがって、波形整形回
路14から出力される信号(図2のc点での信号)の波
形と、波形整形回路15から出力される信号(図2のd
点での信号)の波形とに、不一致部分が生ずる。一致回
路16は、波形整形回路14で生成されたパルス信号と
波形整形回路15で生成されたパルス信号とが一致する
場合にハイレベルの信号を出力し、一致していない場合
にローレベルの信号を出力するように設定してあるの
で、図2のe点での信号は、c点での信号波形とd点で
の信号波形との不一致部分でローレベルとなる。この場
合、ブランク信号発生回路18は、入力信号(図2のe
点での信号)の立下がりでトリガされて、ローレベルの
ブランク信号を所定時間出力する。そして、ブランク信
号出力中に、ローレベルのパルスが入力される毎に、当
該パルスの立下がりでリトリガされる。このため、図2
のf点での信号はローレベルとなるので、映像信号はブ
ランキング回路19によって遮断され、映像信号増幅回
路20に供給されない。したがって、CRT1には、何
も表示されない。
When the horizontal synchronizing signal of the video signal is interrupted, the signal waveform at point a shown in FIG.
The frequency of the signal input to the synchronization circuit 10 and the frequency of the pulse signal (signal at point b in FIG. 2) output from the horizontal oscillation circuit 9 do not match. Therefore, the waveform of the signal output from the waveform shaping circuit 14 (the signal at point c in FIG. 2) and the signal output from the waveform shaping circuit 15 (d in FIG. 2)
And the waveform at the point). The matching circuit 16 outputs a high-level signal when the pulse signal generated by the waveform shaping circuit 14 and the pulse signal generated by the waveform shaping circuit 15 match, and outputs a low-level signal when they do not match. Is output, the signal at the point e in FIG. 2 is at a low level at the mismatch between the signal waveform at the point c and the signal waveform at the point d. In this case, the blank signal generation circuit 18 outputs the input signal (e in FIG. 2).
Triggered by the falling edge of the signal at the point, a low-level blank signal is output for a predetermined time. Then, every time a low-level pulse is input during the blank signal output, the trigger is retriggered at the falling edge of the pulse. Therefore, FIG.
Since the signal at the point f becomes low level, the video signal is cut off by the blanking circuit 19 and is not supplied to the video signal amplifier circuit 20. Therefore, nothing is displayed on CRT1.

【0035】本実施形態では、同期回路10に入力され
た水平同期信号の周波数及び位相と、水平発振回路9か
ら出力されたパルス信号の周波数及び位相との不一致を
検出回路13で検出している。そして、検出回路13で
不一致が検出されている間、ブランキング回路19によ
り映像信号をカットオフして、CRT1への画像表示を
停止している。したがって、本実施形態によれば、入力
された映像信号の水平同期信号の周波数が切り替わった
場合や、該水平同期信号の位相が変化した場合に、乱れ
た画像がCRT1に表示されるのを防止することができ
る。また、入力された映像信号が途切れた場合や、入力
された映像信号が同期回路10の同期引込範囲(水平発
振回路9の発振周波数及び発振タイミングを、水平同期
信号の周波数及び位相に一致させることができる範囲)
外となった場合にも、同様に、乱れた画像がCRT1に
表示されるのを防止することができる。
In this embodiment, the detection circuit 13 detects a mismatch between the frequency and phase of the horizontal synchronization signal input to the synchronization circuit 10 and the frequency and phase of the pulse signal output from the horizontal oscillation circuit 9. . While the detection circuit 13 detects the mismatch, the video signal is cut off by the blanking circuit 19 and the image display on the CRT 1 is stopped. Therefore, according to the present embodiment, when the frequency of the horizontal synchronization signal of the input video signal is switched or when the phase of the horizontal synchronization signal changes, a disturbed image is prevented from being displayed on the CRT 1. can do. Further, when the input video signal is interrupted, or when the input video signal is in the synchronization pull-in range of the synchronization circuit 10 (the oscillation frequency and the oscillation timing of the horizontal oscillation circuit 9 are matched with the frequency and phase of the horizontal synchronization signal). Can be)
Similarly, even when it is outside, it is possible to prevent a disturbed image from being displayed on the CRT 1.

【0036】また、本実施形態では、検出回路13とし
て、水平同期信号を波形整形する波形整形回路14と、
水平発振回路9の出力パルス信号を波形整形する波形整
形回路15と、波形整形回路14の出力信号波形と波形
整形回路15の出力信号波形とを比較して、両者の不一
致部分を検出する一致回路16と、一致回路16で不一
致部分が検出される毎にブランク信号を所定時間出力す
るブランク信号発生回路18とを有するものを用いてい
る。これ等の各構成要素は、特別複雑な回路を用いるこ
となく、一般的な回路を用いて構成することができるの
で、本実施形態によれば、検出回路を比較的安く作製す
ることができる。また、本実施形態によれば、水平同期
信号の周波数や位相に変化がない場合に、波形整形回路
15の出力信号波形が波形整形回路14の出力信号波形
と一致するように設定することにより、入力された映像
信号の水平同期信号の周波数や位相が変化した場合等
に、乱れた画像がCRT1に表示されるのをより正確に
防止することができる。
In this embodiment, the detection circuit 13 includes a waveform shaping circuit 14 for shaping the waveform of the horizontal synchronizing signal.
A waveform shaping circuit 15 for shaping the output pulse signal of the horizontal oscillation circuit 9, and a matching circuit for comparing the output signal waveform of the waveform shaping circuit 14 and the output signal waveform of the waveform shaping circuit 15 to detect a mismatch between the two. 16 and a blank signal generation circuit 18 that outputs a blank signal for a predetermined time every time a mismatch portion is detected by the matching circuit 16. Each of these components can be configured using a general circuit without using a specially complicated circuit. Therefore, according to the present embodiment, the detection circuit can be manufactured relatively inexpensively. Further, according to the present embodiment, by setting the output signal waveform of the waveform shaping circuit 15 to coincide with the output signal waveform of the waveform shaping circuit 14 when there is no change in the frequency or phase of the horizontal synchronization signal, When the frequency or phase of the horizontal synchronization signal of the input video signal changes, it is possible to more accurately prevent a disturbed image from being displayed on the CRT 1.

【0037】尚、本発明は上記の実施形態に限定される
ものではなく、その要旨の範囲内で数々の変形が可能で
ある。たとえば、上記の実施形態では、映像信号の水平
同期信号の周波数や位相が切り替わった場合等に、映像
信号をカットオフして、乱れた画像がCRT1に表示さ
れるのを防止するものについて説明したが、本発明はこ
れに限定されるものではない。映像信号の垂直同期信号
の周波数や位相が切り替わった場合にも、水平同期信号
の場合と同様に、映像信号をカットオフして、乱れた画
像がCRT1に表示されるのを防止してもよい。これ
は、垂直発振回路8に入力された垂直同期信号の周波数
及び位相と、垂直発振回路8から出力されたパルス信号
の周波数及び位相との不一致を検出する検出回路を設
け、検出回路で不一致が検出されている間、ブランキン
グ回路19により映像信号をカットオフすることによ
り、実現することができる。
It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible within the scope of the invention. For example, in the above-described embodiment, an example has been described in which, when the frequency or phase of the horizontal synchronization signal of the video signal is switched, the video signal is cut off to prevent a disturbed image from being displayed on the CRT 1. However, the present invention is not limited to this. Even when the frequency and phase of the vertical synchronizing signal of the video signal are switched, the video signal may be cut off to prevent a disturbed image from being displayed on the CRT 1 as in the case of the horizontal synchronizing signal. . This is provided with a detection circuit for detecting a mismatch between the frequency and the phase of the vertical synchronization signal input to the vertical oscillation circuit 8 and the frequency and the phase of the pulse signal output from the vertical oscillation circuit 8. This can be realized by cutting off the video signal by the blanking circuit 19 during the detection.

【0038】また、上記の実施形態では、CRTを用い
たディスプレイ装置について説明したが、本発明は、例
えば液晶パネルを用いたディスプレイ装置にも同様に適
用できる。さらに、本発明は、マルチスキャン型ディス
プレイ装置に限定されるものではなく、例えばテレビジ
ョン受像機等にも適用可能である。
In the above embodiment, the display device using the CRT has been described, but the present invention can be similarly applied to a display device using a liquid crystal panel, for example. Further, the present invention is not limited to a multi-scan display device, but can be applied to, for example, a television receiver.

【0039】[0039]

【発明の効果】以上説明したように、本発明によれば、
入力された映像信号の同期信号の周波数や位相が変化し
た場合や、入力された映像信号が途切れた場合、あるい
は、入力された映像信号が同期手段の同期引込範囲外と
なった場合に、乱れた画像が表示されるのを防止するこ
とができる。
As described above, according to the present invention,
When the frequency or phase of the synchronization signal of the input video signal changes, when the input video signal is interrupted, or when the input video signal is out of the synchronization pull-in range of the synchronization means, disturbance occurs. The displayed image can be prevented from being displayed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態であるマルチスキャン型デ
ィスプレイ装置の概略ブロック図である。
FIG. 1 is a schematic block diagram of a multi-scan display device according to an embodiment of the present invention.

【図2】図1に示す検出回路の概略ブロック図である。FIG. 2 is a schematic block diagram of a detection circuit shown in FIG.

【図3】図2に示す波形整形回路の入力波形と出力波形
を説明するための図である。
FIG. 3 is a diagram for explaining an input waveform and an output waveform of the waveform shaping circuit shown in FIG. 2;

【図4】入力された映像信号の水平同期信号の周波数及
び位相が安定している場合における図2に示すa点〜f
点での信号波形を説明するための図である。
4 shows points a to f shown in FIG. 2 when the frequency and phase of the horizontal synchronization signal of the input video signal are stable.
FIG. 4 is a diagram for explaining a signal waveform at a point.

【図5】入力された映像信号の水平同期信号の周波数が
変化して、同期回路が追従動作を行っている場合におけ
る図2に示すa点〜f点での信号波形を説明するための
図である。
FIG. 5 is a diagram for explaining signal waveforms at points a to f shown in FIG. 2 when the frequency of a horizontal synchronization signal of an input video signal changes and the synchronization circuit performs a following operation; It is.

【図6】映像信号の水平同期信号が途切れた場合におけ
る図2に示すa点〜f点での信号波形を説明するための
図である。
6 is a diagram for explaining signal waveforms at points a to f shown in FIG. 2 when the horizontal synchronizing signal of the video signal is interrupted.

【図7】従来のマルチスキャン型ディスプレイ装置に用
いられている同期回路の概略ブロック図である。
FIG. 7 is a schematic block diagram of a synchronization circuit used in a conventional multi-scan display device.

【符号の説明】[Explanation of symbols]

1 CRT 2 偏向コイル 3 高圧回路 4 水平出力回路 5 垂直出力回路 6 水平同期信号分離回路 7 垂直同期信号分離回路 8 垂直発振回路 9 水平発振回路 10 同期回路 11 比較器 12、17 積分回路 13 検出回路 14、15 波形整形回路 16 一致回路 18 ブランク信号発生回路 19 ブランキング回路 20 映像信号増幅回路 DESCRIPTION OF SYMBOLS 1 CRT 2 Deflection coil 3 High voltage circuit 4 Horizontal output circuit 5 Vertical output circuit 6 Horizontal synchronization signal separation circuit 7 Vertical synchronization signal separation circuit 8 Vertical oscillation circuit 9 Horizontal oscillation circuit 10 Synchronization circuit 11 Comparator 12, 17 Integration circuit 13 Detection circuit 14, 15 Waveform shaping circuit 16 Matching circuit 18 Blank signal generating circuit 19 Blanking circuit 20 Video signal amplifying circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 // H04N 3/27 H04N 3/27 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical indication // H04N 3/27 H04N 3/27

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】入力された映像信号から同期信号を抽出す
る同期信号分離手段と、発振信号を出力する発振手段
と、前記発振手段から出力された発振信号の周波数及び
位相を、前記同期分離手段で抽出された同期信号の周波
数及び位相に一致させるように、前記発振手段を制御す
る同期手段とを具備し、前記発振手段から出力された発
振信号を基に画面を走査して、前記画面上に前記映像信
号によって特定される画像を表示するディスプレイ装置
であって、 前記同期信号分離手段で抽出された同期信号の周波数及
び/又は位相と、前記発振手段から出力された発振信号
の周波数及び/又は位相との不一致を検出する検出手段
と、 前記検出手段で不一致が検出されている間、画面への画
像の表示を停止する停止手段と、 を備えていることを特徴とするディスプレイ装置。
1. A synchronizing signal separating means for extracting a synchronizing signal from an input video signal, an oscillating means for outputting an oscillating signal, and a frequency and a phase of the oscillating signal output from the oscillating means, A synchronizing means for controlling the oscillating means so as to match the frequency and phase of the synchronizing signal extracted in the above, and scans a screen based on the oscillating signal output from the oscillating means, A display device for displaying an image specified by the video signal, wherein a frequency and / or a phase of the synchronization signal extracted by the synchronization signal separation unit and a frequency and / or a frequency of an oscillation signal output from the oscillation unit Or detecting means for detecting a mismatch with the phase, and stopping means for stopping display of an image on a screen while the mismatch is detected by the detecting means. Display device that.
【請求項2】請求項1において、 検出手段は、前記同期信号分離手段で抽出された同期信
号を所定の波形に波形整形する第一の波形整形手段と、 前記発振手段から出力された発振信号を前記所定の波形
に波形整形する第二の波形整形手段と、 前記第一の波形整形手段の出力信号波形と、前記第二の
波形整形手段の出力信号波形とを比較して、両者の不一
致部分を検出する比較手段と、 前記比較手段で前記不一致部分が検出される毎に停止信
号を所定時間出力する信号出力手段と、を有するもので
あり、 停止手段は、前記信号出力手段から停止信号が出力され
ている間、画面に供給される映像信号を遮断するもので
あることを特徴とするディスプレイ装置。
2. The apparatus according to claim 1, wherein said detecting means comprises: first waveform shaping means for shaping the synchronous signal extracted by said synchronous signal separating means into a predetermined waveform; and an oscillating signal output from said oscillating means. A second waveform shaping unit for shaping the waveform into the predetermined waveform, and comparing an output signal waveform of the first waveform shaping unit with an output signal waveform of the second waveform shaping unit, and disagreement between the two. Comparing means for detecting a portion, and signal output means for outputting a stop signal for a predetermined time every time the mismatching part is detected by the comparing means, wherein the stop means outputs a stop signal from the signal output means. A display device for shutting off a video signal supplied to a screen while the image is being output.
【請求項3】請求項2において、 入力された映像信号の同期信号の周波数及び/又は位相
が変わってから、前記発振手段から出力された発振信号
の周波数及び/又は位相を、該同期信号の周波数及び/
又は位相に一致させるまでに、前記前記同期手段が要す
る時間よりも長くなるように、前記所定時間が設定され
ていることを特徴とするディスプレイ装置。
3. The method according to claim 2, wherein the frequency and / or phase of the synchronization signal of the input video signal is changed, and then the frequency and / or phase of the oscillation signal output from the oscillating means is changed. Frequency and / or
Alternatively, the predetermined time is set so as to be longer than the time required by the synchronization means until the phase coincides with the phase.
JP8205820A 1996-08-05 1996-08-05 Display device Pending JPH1049093A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8205820A JPH1049093A (en) 1996-08-05 1996-08-05 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8205820A JPH1049093A (en) 1996-08-05 1996-08-05 Display device

Publications (1)

Publication Number Publication Date
JPH1049093A true JPH1049093A (en) 1998-02-20

Family

ID=16513250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8205820A Pending JPH1049093A (en) 1996-08-05 1996-08-05 Display device

Country Status (1)

Country Link
JP (1) JPH1049093A (en)

Similar Documents

Publication Publication Date Title
KR920010502B1 (en) Synchronized switching regulator
US5608462A (en) Synchronizing arrangement including a gate circuit and a window circuit for determining the occurrence of output pulses
JPS6111023B2 (en)
JP2963459B2 (en) Deflection circuit for video equipment
US4126886A (en) Jitter correcting system using a pseudo composite video signal for use in a video reproduction apparatus
US4709268A (en) Automatic frequency pulling circuit
JPH1049093A (en) Display device
JPH0795444A (en) Vertical synchronizing circuit
KR100391580B1 (en) Apparatus for generating vertical synchronous signal of complex signal
US5544202A (en) Synchronization apparatus
US5627596A (en) Video synchronization circuit comprising a PLL with a circuit to set the frequency of the output signal when the feedback signal is not present
JP2794693B2 (en) Horizontal deflection circuit
US5258841A (en) Horizontal synchronizing signal separation circuit
KR100224579B1 (en) Horizontal signchroniting apparatus and method using pll in image processing system
JP2002359753A (en) Video display and video image stabilizing method
KR0144885B1 (en) A sync signal processing circuit of liquid projector
KR930010368B1 (en) Sync-singnal processing apparatus including test-signal circuit
KR0124385B1 (en) Apparatus of compensating position on screen display
KR100464163B1 (en) Monitor vertical screen compensation circuit
JP3519878B2 (en) Control circuit for vertical synchronous operation
JP3101689B2 (en) Synchronous signal generation circuit for video signal processing device
JPH11177840A (en) Device for automatically adjusting amplitude of picture
JPH07253761A (en) Screen distortion correcting circuit
JPH06189157A (en) Jitter reducing method
KR19990053555A (en) Various Blanking Pulse Generators in Multi-Sync Monitors