JPH1048246A - Semiconductor acceleration sensor - Google Patents

Semiconductor acceleration sensor

Info

Publication number
JPH1048246A
JPH1048246A JP20958196A JP20958196A JPH1048246A JP H1048246 A JPH1048246 A JP H1048246A JP 20958196 A JP20958196 A JP 20958196A JP 20958196 A JP20958196 A JP 20958196A JP H1048246 A JPH1048246 A JP H1048246A
Authority
JP
Japan
Prior art keywords
layer
movable electrode
silicon
silicide layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20958196A
Other languages
Japanese (ja)
Inventor
Yasuhiro Mochizuki
康弘 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20958196A priority Critical patent/JPH1048246A/en
Publication of JPH1048246A publication Critical patent/JPH1048246A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a small high sensitivity sensor by forming a cantilever or a bridge, as a mass for movable electrode, of a metal silicide layer having high density. SOLUTION: A silicon oxide is deposited on the major surface of a semiconductor substrate 11 and an opening is made in a specified region. A silicon single crystal epitaxial layer is then grown selectively at the opening and an amorphous silicon layer is grown on the entire surface. Tantalum is then deposited on the amorphous silicon layer and patterned into a specified shape and then a fixed electrode 12 and a cantilever movable electrode 13 having one fixed to the semiconductor substrate 11 are formed before being annealed to form a high density tantalum silicide layer. Subsequently, underlying silicon oxide is removed by etching so that the movable electrode 13 of silicide layer can be displaced. Finally, the fixed electrode 12 and the movable electrode 13 are connected to form a capacitor bridge. Since the movable electrode 13 is formed of a high density metal silicide layer, output voltage from the bridge can be increased.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体式の加速度セ
ンサに係り、特に、自動車用エアバッグシステムやサス
ペンジョン制御システム用の小型化,高感度の加速度セ
ンサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor acceleration sensor, and more particularly, to a miniaturized and high-sensitivity acceleration sensor for an airbag system and a suspension control system for an automobile.

【0002】[0002]

【従来の技術】近年、マイクロマシーニング技術を用い
てシリコン半導体基板の表面に小型の加速度センサを形
成し、その動作の信号を処理する回路を該基板上に一体
化集積化し装置が提案されている。
2. Description of the Related Art In recent years, an apparatus has been proposed in which a small acceleration sensor is formed on the surface of a silicon semiconductor substrate by using micromachining technology, and a circuit for processing an operation signal is integrated and integrated on the substrate. I have.

【0003】これらでは、加速度センサのカンチレバー
(片持ち梁)やブリッジ等の可動電極用質量体はシリコ
ン単結晶層またはシリコン多結晶層等で形成している。
シリコン単結晶層の場合は、シリコン・オン・インシュ
レータ(SOI)基板を使用している。シリコン多結晶
層の場合は、一般のシリコン半導体デバイスの製造と同
様のCVDプロセスで形成している。
[0003] In these, a mass for a movable electrode such as a cantilever (cantilever) or a bridge of an acceleration sensor is formed of a silicon single crystal layer or a silicon polycrystal layer.
In the case of a silicon single crystal layer, a silicon-on-insulator (SOI) substrate is used. In the case of a silicon polycrystalline layer, it is formed by the same CVD process as that for manufacturing a general silicon semiconductor device.

【0004】この種の装置として関連するものには、例
えば特開平5−304303 号公報,特開平4−504003号公
報,特開昭62−123361号公報,米国特許第5151763号、
等が挙げられる。
[0004] Related devices of this type include, for example, JP-A-5-304303, JP-A-4-504003, JP-A-62-123361, U.S. Pat.
And the like.

【0005】[0005]

【発明が解決しようとする課題】上記従来技術では、可
動電極用質量体の素材としてはシリコン層を用いてい
る。シリコンの密度は他の金属に比べて比較的小さい。
このため、高感度化と小型化の両立が困難である。
In the above prior art, a silicon layer is used as the material of the mass for the movable electrode. Silicon has a relatively low density compared to other metals.
Therefore, it is difficult to achieve both high sensitivity and miniaturization.

【0006】容量式加速度センサでは、可動電極である
質量体の変位からキャパシタンスの変化量を測定する。
この時、キャパシタンスからの出力電圧は可動電極の質
量に比例して大きくなり、即ち高感度にすることができ
る。あるいは高感度にするためには、可動電極の質量を
大きくすること、即ち可動電極のサイズを大きくするこ
とが必要となり、小型化低コスト化との両立が困難とな
る。
In a capacitive acceleration sensor, the amount of change in capacitance is measured from the displacement of a mass that is a movable electrode.
At this time, the output voltage from the capacitance increases in proportion to the mass of the movable electrode, that is, the sensitivity can be increased. Alternatively, in order to achieve high sensitivity, it is necessary to increase the mass of the movable electrode, that is, to increase the size of the movable electrode, and it is difficult to achieve both reduction in size and cost.

【0007】本発明の目的は、小型で高感度、かつ製造
プロセスが容易であり低コストの加速度センサを提供す
ることにある。
An object of the present invention is to provide a low-cost acceleration sensor that is small, has high sensitivity, is easy to manufacture, and has a low cost.

【0008】[0008]

【課題を解決するための手段】上記目的は可動電極用質
量体としてのカンチレバー(片持ち梁)やブリッジ等を
密度の大きい金属シリサイド層で形成することにより達
成される。
The above object can be achieved by forming a cantilever (cantilever), bridge, or the like as a mass for a movable electrode with a metal silicide layer having a high density.

【0009】[0009]

【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0010】〔第1の実施例〕図1は本発明の第1の実
施例による加速度センサの容量検出部の部分斜視図、図
2は図1におけるAA′断面の製造工程毎の断面図であ
る。
FIG. 1 is a partial perspective view of a capacitance detecting section of an acceleration sensor according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line AA 'in FIG. is there.

【0011】図1で、シリコン半導体基板11の上面
に、固定電極12及び一端が基板に固定されたカンチレ
バーの可動電極13が形成されており、それぞれの電極
は結線されてコンデンサのブリッジを形成している。図
面では省略されているが、シリコン半導体基板11の所
定の位置に信号処理回路が形成されており、固定電極1
2及び可動電極13からの出力端子と接続されている。
In FIG. 1, a fixed electrode 12 and a movable electrode 13 of a cantilever having one end fixed to the substrate are formed on an upper surface of a silicon semiconductor substrate 11, and the respective electrodes are connected to form a bridge of a capacitor. ing. Although not shown in the drawing, a signal processing circuit is formed at a predetermined position on the silicon semiconductor substrate 11, and the fixed electrode 1
2 and an output terminal from the movable electrode 13.

【0012】次に本発明の半導体加速度センサの製造方
法を説明する。
Next, a method of manufacturing the semiconductor acceleration sensor according to the present invention will be described.

【0013】図2(a)はシリコン半導体単結晶基板2
1を示す。この結晶の品位は、製法;CZ(チョコラル
スキー法;引上げ法)、結晶方位;3±0.5°のオフア
ングル(オフオリエンテーション)した(100)面、
導電型;n型、抵抗率;10Ω−cmである。オフアング
ルはエピタキシャル工程における積層欠陥の発生を防止
するためである。図面では省略してあるが、所定の領域
に通常のCMOSプロセスまたはバイポーラプロセス等
を用いて信号処理回路を形成している。
FIG. 2A shows a silicon semiconductor single crystal substrate 2.
1 is shown. The quality of this crystal is as follows: production method: CZ (Czochralski method; pulling method), crystal orientation; (100) plane with 3 ± 0.5 ° off-angle (off-orientation),
Conductivity type; n-type; resistivity; 10 Ω-cm. The off-angle is for preventing the occurrence of stacking faults in the epitaxial process. Although not shown in the drawing, a signal processing circuit is formed in a predetermined area by using a normal CMOS process or a bipolar process.

【0014】図2(b)はシリコン半導体単結晶基板2
1の主表面にシリコン酸化膜22を形成し、所定の領域
に開口部23を設けた状態を示す。シリコン酸化膜22
の厚みは1〜2μmで、形成方法は熱酸化またはCVD
法を用いることができる。なお、シリコン酸化膜22に
代わって、シリコン窒化膜とシリコン酸化膜の積層膜を
用いることも可能である。
FIG. 2B shows a silicon semiconductor single crystal substrate 2.
1 shows a state in which a silicon oxide film 22 is formed on the main surface and an opening 23 is provided in a predetermined region. Silicon oxide film 22
Has a thickness of 1-2 μm and is formed by thermal oxidation or CVD.
Method can be used. Note that a stacked film of a silicon nitride film and a silicon oxide film can be used instead of the silicon oxide film 22.

【0015】図2(c)は開口部に選択的にシリコン単
結晶エピタキシャル層24aと全面にアモルファスまた
は多結晶シリコン層24bを成長させた状態を示す。シ
リコン単結晶エピタキシャル層24aは、基板温度78
5℃、シランガス(SiH4)を原料とし、シリコン酸化
膜22上の堆積を防ぐため雰囲気の水素ガスに0.02〜
0.1% の塩化水素ガスを添加して成長させたものであ
る。厚みはシリコン酸化膜22の厚みと同じ1〜2μm
である。成長時の基板温度は信号処理回路に害を及ぼさ
ないためであり、低温のため単結晶といえども、一般の
LSIに使用するエピタキシャル層に比べて転位や積層
欠陥が多く品位は劣っているが、本発明の使用にあたっ
ては特別な障害とはならない。さらに連続して、基板表
面の全面にアモルファスまたは多結晶シリコン層24b
を堆積させた。これはこの工程に引き続いて同一反応装
置内で、基板温度を550℃とし、雰囲気中に塩化水素
ガスを添加することを停止して、基板全面にCVDの反
応をさせたものである。
FIG. 2C shows a state in which a silicon single crystal epitaxial layer 24a is selectively grown in the opening and an amorphous or polycrystalline silicon layer 24b is grown on the entire surface. The silicon single crystal epitaxial layer 24a has a substrate temperature of 78
At 5 ° C., silane gas (SiH 4 ) is used as a raw material.
It is grown by adding 0.1% hydrogen chloride gas. The thickness is the same as the thickness of the silicon oxide film 22, that is, 1 to 2 μm.
It is. This is because the substrate temperature during the growth does not harm the signal processing circuit. Even though it is a single crystal due to the low temperature, it has many dislocations and stacking faults as compared with the epitaxial layer used for a general LSI, but the quality is inferior. However, there is no particular obstacle in using the present invention. Further continuously, an amorphous or polycrystalline silicon layer 24b is formed over the entire surface of the substrate.
Was deposited. This is a process in which the substrate temperature is set to 550 ° C., the addition of hydrogen chloride gas is stopped in the atmosphere, and the entire surface of the substrate is subjected to a CVD reaction in the same reaction apparatus following this step.

【0016】図2(d)はアモルファスまたは多結晶シ
リコン層24b上にタンタル膜25を堆積させパターニ
ングした状態を示す。タンタル膜25の形成はスパッタ
法により、厚みは2.5〜3.0μmである。パターンの
形状は可動電極及び固定電極を形成する領域である。パ
ターニングは通常のホトリソグラフィ法と塩酸・硝酸混
合液を用いたウエットエッチング法による。
FIG. 2D shows a state in which a tantalum film 25 is deposited and patterned on the amorphous or polycrystalline silicon layer 24b. The tantalum film 25 is formed by sputtering and has a thickness of 2.5 to 3.0 μm. The shape of the pattern is a region where the movable electrode and the fixed electrode are formed. Patterning is performed by a usual photolithography method and a wet etching method using a mixed solution of hydrochloric acid and nitric acid.

【0017】図2(e)はアモルファスまたは多結晶シ
リコン層24bを所定の形状にパターニングした状態を
示す。パターンの形状は図1に示したように固定電極1
2用固定端と可動電極13用質量体を分離形成させるも
のである。アモルファスまたは多結晶シリコン層24b
のパターニングは通常のホトリソグラフィとマイクロ波
励起プラズマエッチングによる異方性加工による。
FIG. 2E shows a state in which the amorphous or polycrystalline silicon layer 24b is patterned into a predetermined shape. The shape of the pattern is fixed electrode 1 as shown in FIG.
The fixed end for 2 and the mass for the movable electrode 13 are formed separately. Amorphous or polycrystalline silicon layer 24b
Is performed by anisotropic processing using ordinary photolithography and microwave-excited plasma etching.

【0018】図2(f)はアニールによりタンタル膜2
5とアモルファスまたは多結晶シリコン層24bを反応
させてタンタルシリサイド層26を形成した状態を示
す。アニールの条件は、ヘリウムガス気流中またはヘリ
ウムと水素の混合ガス気流中雰囲気で、温度600〜7
50℃、時間30分〜2時間である。この時、膜厚1単
位のタンタルは、膜厚約2.2単位のシリコンと反応
し、膜厚約2.4単位のタンタルシリサイド層になる。
タンタル膜が過剰に厚い場合はシイリサイド層の上に未
反応のタンタル膜が残存した2層構造、シリコン層が過
剰に厚い場合はシイリサイド層の下部に未反応のシリコ
ン層が残る2層構造となる。いずれの場合もそれぞれの
厚みを調整することにより層構造とその厚みを制御でき
る。シリサイド化の反応では体積収縮が起こり、膜中に
引っ張り応力が発生するが、シリコン層24を一部残存
させた2層の積層膜構造とすることにより応力の緩和を
図ることができる。また、反応時の温度に起因する熱膨
張率の差異により発生する応力を低減するためには、ア
ニール温度を正確に制御することが必要であり、タンタ
ルシリサイドでは670℃付近が適している。
FIG. 2F shows a tantalum film 2 formed by annealing.
5 shows a state in which a tantalum silicide layer 26 is formed by reacting No. 5 with an amorphous or polycrystalline silicon layer 24b. The annealing condition is a temperature of 600 to 7 in an atmosphere of a helium gas stream or a mixed gas stream of helium and hydrogen.
50 ° C., time 30 minutes to 2 hours. At this time, tantalum having a thickness of 1 unit reacts with silicon having a thickness of about 2.2 units to form a tantalum silicide layer having a thickness of about 2.4 units.
If the tantalum film is excessively thick, a two-layer structure in which an unreacted tantalum film remains on the silicide layer, and if the silicon layer is excessively thick, a two-layer structure in which an unreacted silicon layer remains under the silicide layer. . In each case, the layer structure and its thickness can be controlled by adjusting the respective thicknesses. In the silicidation reaction, volume shrinkage occurs, and tensile stress is generated in the film. However, the stress can be reduced by forming a two-layer laminated film structure in which the silicon layer 24 is partially left. Further, in order to reduce the stress generated due to the difference in the coefficient of thermal expansion caused by the temperature during the reaction, it is necessary to precisely control the annealing temperature, and for tantalum silicide, around 670 ° C. is suitable.

【0019】このアニール時に、タンタル膜の下部やそ
れ以外領域のアモルファスまたは多結晶シリコン層24
bも同時にアニールされて結晶化が促進され、シリコン
単結晶エピタキシャル層24aに接した部分から固相成
長が始まりシリコン単結晶エピタキシャル層24aと同
じ結晶方位に配向された高品位シリコン層24となる。
ここで、高品位シリコン層とは、結晶粒サイズが大きく
整っており、かつ結晶方位配向性が優れているものを意
味する。これは、可動電極用質量体を固定端と接続懸垂
するビーム部27のシリコン層の彎曲や変形を防ぎ高信
頼化に極めて有効である。
At the time of this annealing, the amorphous or polycrystalline silicon layer 24 below the tantalum film and other regions is used.
b is also annealed at the same time to promote crystallization, and solid-phase growth starts from the portion in contact with the silicon single-crystal epitaxial layer 24a to form the high-quality silicon layer 24 oriented in the same crystal orientation as the silicon single-crystal epitaxial layer 24a.
Here, the high-quality silicon layer means a layer having a large crystal grain size and excellent crystal orientation. This is very effective in preventing the bending and deformation of the silicon layer of the beam portion 27 that connects and suspends the movable electrode mass with the fixed end, and achieves high reliability.

【0020】これにより形成したタンタルシリサイドの
密度は、結晶構造と分子密度から計算すると、シリコン
のそれの約2.53 倍となる。
The density of the tantalum silicide thus formed is about 2.53 times that of silicon when calculated from the crystal structure and the molecular density.

【0021】図2(g)は下地のシリコン酸化膜22を
エッチング除去した状態を示す。シリコン酸化膜22の
エッチングは、フッ酸とフッ化アンモニウム混合液に浸
積して表面露出部のみならず可動電極26および固定端
と接続懸垂するビーム部27の下部もサイドエッチング
させて除去したものである。
FIG. 2G shows a state in which the underlying silicon oxide film 22 is removed by etching. The etching of the silicon oxide film 22 is performed by immersing in a mixed solution of hydrofluoric acid and ammonium fluoride and removing not only the surface exposed portion but also the lower portion of the movable electrode 26 and the lower portion of the beam portion 27 connected to the fixed end by side etching. It is.

【0022】これにより、シリサイド層26が可動変位
することができるようになる。
As a result, the silicide layer 26 can be movably displaced.

【0023】金属シリサイド層としてはタンタル以外に
も、次の条件満たすものを採用することができる。
As the metal silicide layer, a material satisfying the following conditions can be employed other than tantalum.

【0024】(1)高密度であること(シリコンの密度
の約2倍以上が望ましい)。
(1) High density (preferably about twice or more the density of silicon).

【0025】(2)半導体プロセスに適合できること
(製造温度,耐薬品性,シリコンやシリコン酸化膜の性
質を劣化させない等)。
(2) Being compatible with semiconductor processes (manufacturing temperature, chemical resistance, not deteriorating the properties of silicon or silicon oxide film, etc.).

【0026】(3)機械的に安定なこと(密着性,応力
等)。
(3) Mechanically stable (adhesion, stress, etc.).

【0027】(4)経年変化がないこと。(4) No change over time.

【0028】(5)製造が容易でコストが安価なこと。(5) The manufacturing is easy and the cost is low.

【0029】この様な金属材料は、元素周期表のIVb
(チタン,ジルコニウム,ハーフニウム),Vb(バナ
ジウム,ニオブ,タンタル),VIb(クロム,モリブデ
ン,タングステン)族の金属が挙げられる。特にこれら
の金属のダイシリサイドは固相反応により元のシリコン
層とほぼ同じ体積のシリサイド層が生成されるため表面
がほぼ平坦に保たれること、固相反応の温度を適切に選
定することにより内部応力を小さくまたその経時変化を
小さくすることができること等により、優れている。
Such a metal material is represented by IVb in the periodic table of the elements.
(Titanium, zirconium, halfnium), Vb (vanadium, niobium, tantalum) and VIb (chromium, molybdenum, tungsten) group metals. In particular, the disilicide of these metals forms a silicide layer with almost the same volume as the original silicon layer by the solid phase reaction, so that the surface is kept almost flat, and by appropriately selecting the temperature of the solid phase reaction It is excellent because the internal stress can be reduced and its change with time can be reduced.

【0030】〔第2の実施例〕次に第2の実施例を第1
の実施例との相違点を主体に説明する。
[Second Embodiment] Next, the second embodiment will be described with reference to the first embodiment.
The following description will focus on the differences from the embodiment.

【0031】第1の実施例では、固定電極と可動電極を
ともにシリコン半導体基板上に堆積させたシリコン層か
ら形成したが、固定電極を予めシリコン半導体基板の所
定の位置に所定のパターンの拡散層を形成しておくこと
によっても可能である。
In the first embodiment, both the fixed electrode and the movable electrode are formed from a silicon layer deposited on a silicon semiconductor substrate. However, the fixed electrode is previously placed at a predetermined position on the silicon semiconductor substrate in a diffusion layer having a predetermined pattern. It is also possible by forming.

【0032】図3は本発明の第2の実施例による加速度
センサの容量検出部の部分斜視図、図4は図3における
AA′断面の製造工程毎の断面図である。
FIG. 3 is a partial perspective view of a capacitance detecting section of an acceleration sensor according to a second embodiment of the present invention, and FIG. 4 is a sectional view of the AA 'section in FIG.

【0033】図3で、シリコン半導体基板31の上面の
主表面内に固定電極、シリコン半導体基板31の主面上
に堆積させたシリコン層で可動電極の質量体33が形成
されている。可動電極の質量体33は四隅から懸垂する
ビーム部34により固定端35と接続されている。それ
ぞれの電極は結線されてコンデンサのブリッジを形成し
ている。図面では省略されているが、シリコン半導体基
板31の所定の位置に信号処理回路が形成されており、
固定電極及び可動電極からの出力端子と接続されてい
る。
In FIG. 3, a movable electrode mass body 33 is formed of a fixed electrode in the main surface of the upper surface of the silicon semiconductor substrate 31 and a silicon layer deposited on the main surface of the silicon semiconductor substrate 31. The movable electrode mass 33 is connected to the fixed end 35 by beam portions 34 hanging from the four corners. Each electrode is connected to form a capacitor bridge. Although omitted in the drawing, a signal processing circuit is formed at a predetermined position on the silicon semiconductor substrate 31,
It is connected to output terminals from the fixed electrode and the movable electrode.

【0034】次に本発明の半導体加速度センサの製造方
法を説明する。
Next, a method of manufacturing the semiconductor acceleration sensor according to the present invention will be described.

【0035】図4(a)はシリコン半導体単結晶基板4
1を示す。この結晶の品位は、実施例1の場合と同様で
ある。
FIG. 4A shows a silicon semiconductor single crystal substrate 4.
1 is shown. The quality of this crystal is the same as that of the first embodiment.

【0036】図4(b)はシリコン半導体単結晶基板4
1に固定電極形成する領域にボロンを拡散してp型層4
8を形成し、その上のシリコン酸化膜42を形成し、更
に所定の領域に開口部43を設けた状態を示す。p型層
48の形成は、図面では省略してあるが、信号処理回路
を形成するときに同時に形成できる。
FIG. 4B shows a silicon semiconductor single crystal substrate 4.
1. Boron is diffused into a region where a fixed electrode is
8 is formed, a silicon oxide film 42 is formed thereon, and an opening 43 is provided in a predetermined region. Although the formation of the p-type layer 48 is omitted in the drawing, it can be formed simultaneously with the formation of the signal processing circuit.

【0037】図4(c)はシリコン単結晶エピタキシャ
ル層44aとアモルファスまたは多結晶シリコン層44
bを成長させた状態を示す。実施例1と同様である。
FIG. 4C shows a silicon single crystal epitaxial layer 44a and an amorphous or polycrystalline silicon layer 44.
This shows a state where b has grown. This is similar to the first embodiment.

【0038】図4(d)はアモルファスまたは多結晶シ
リコン層44b上にタンタル膜45を堆積させパターニ
ングした状態を示す。パターンの形状は可動電極の質量
体となる領域の中心部である。タンタル膜45の厚みは
3μmで、アモルファスまたは多結晶シリコン層44b
を厚み方向に全部シリサイド化するのに充分な量であ
る。
FIG. 4D shows a state in which a tantalum film 45 is deposited and patterned on the amorphous or polycrystalline silicon layer 44b. The shape of the pattern is the center of the region that will be the mass of the movable electrode. The thickness of the tantalum film 45 is 3 μm, and the amorphous or polycrystalline silicon layer 44 b
In the thickness direction.

【0039】図4(e)はアモルファスまたは多結晶シ
リコン層44bを所定の形状にパターニングした状態を
示す。パターンの形状は図3に示したように平面内のX
方向Y方向の2次元方向に伸延する櫛状の可動電極と懸
垂用のビームを分離形成させるものである。
FIG. 4E shows a state where the amorphous or polycrystalline silicon layer 44b is patterned into a predetermined shape. The shape of the pattern is X in the plane as shown in FIG.
A movable electrode in the form of a comb extending in the two-dimensional direction Y and a suspension beam are formed separately.

【0040】図4(f)はアニールによりタンタル膜4
5とアモルファスまたは多結晶シリコン層44bを反応
させてタンタルシリサイド層46を形成した状態を示
す。
FIG. 4F shows a tantalum film 4 formed by annealing.
5 shows a state in which a tantalum silicide layer 46 is formed by reacting No. 5 with an amorphous or polycrystalline silicon layer 44b.

【0041】アニールの条件は、第1の実施例と同様で
ある。
The annealing conditions are the same as in the first embodiment.

【0042】第1の実施例では、可動電極の質量体は金
属シリサイド層とシリコン層が上下に積層された構造で
あるが、ここでは、可動電極の質量体は金属シリサイド
層の両側面にシリコン層を残存させた3列構造である。
シリサイド層のみではなくシリコン層も残存させて用い
るのは、第1の実施例の場合と同様に応力の緩和のため
である。
In the first embodiment, the mass of the movable electrode has a structure in which a metal silicide layer and a silicon layer are vertically stacked. Here, the mass of the movable electrode is formed on both sides of the metal silicide layer. This is a three-row structure in which layers are left.
The reason why not only the silicide layer but also the silicon layer is left and used is to relieve stress as in the case of the first embodiment.

【0043】過剰の未反応タンタル膜が残存する場合
は、硝酸等でエッチング除去する。
If an excess unreacted tantalum film remains, it is removed by etching with nitric acid or the like.

【0044】図4(g)は下地のシリコン酸化膜42を
エッチング除去した状態を示す。シリコン酸化膜42の
エッチングは、フッ酸とフッ化アンモニウム混合液に浸
積して表面露出部のみならず可動電極および固定端と接
続懸垂するビーム部の下部もサイドエッチングさせて除
去したものである。
FIG. 4G shows a state in which the underlying silicon oxide film 42 is removed by etching. The etching of the silicon oxide film 42 is performed by immersing in a mixed solution of hydrofluoric acid and ammonium fluoride and removing not only the surface exposed portion but also the lower portion of the beam portion connected to and suspended from the movable electrode and the fixed end by side etching. .

【0045】なお、本発明の実施例では、シリサイド層
の形成方法として金属とシリコンの直接固相反応を用い
ているが、他の方法、例えば金属とシリコンの同時スパ
ッタ又は蒸着,金属シリサイドのスパッタ,金属シリサ
イドのCVDを用いることも可能である。
In the embodiment of the present invention, a direct solid-phase reaction between metal and silicon is used as a method for forming a silicide layer. However, other methods, such as simultaneous sputtering or vapor deposition of metal and silicon, and metal silicide sputtering, It is also possible to use CVD of metal silicide.

【0046】[0046]

【発明の効果】本発明によれば、カンチレバーやブリッ
ジ等の可動電極の質量体を高密度の金属シリサイド層で
形成することにより、キャパシタンスからの出力電圧を
大きくできる。または、可動電極質量体の大きさを半分
以下の小型化しても従来と同等の出力電圧が得られる。
これにより加速度センサの小型化高感度化が達成でき
る。
According to the present invention, the output voltage from the capacitance can be increased by forming a movable electrode mass such as a cantilever or a bridge from a high-density metal silicide layer. Alternatively, even if the size of the movable electrode mass is reduced to half or less, an output voltage equivalent to that of the related art can be obtained.
As a result, the acceleration sensor can be reduced in size and sensitivity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例のセンサ主要部の斜視
図。
FIG. 1 is a perspective view of a main part of a sensor according to a first embodiment of the present invention.

【図2】本発明の第1の実施例の製造工程を示すための
図1のAA′断面図。
FIG. 2 is a sectional view taken along the line AA ′ of FIG. 1 for illustrating the manufacturing process of the first embodiment of the present invention.

【図3】本発明の第2の実施例のセンサ主要部の斜視
図。
FIG. 3 is a perspective view of a main part of a sensor according to a second embodiment of the present invention.

【図4】本発明の第2の実施例の製造工程を示すための
図1のAA′断面図。
FIG. 4 is a sectional view taken along the line AA ′ of FIG. 1 for illustrating a manufacturing process according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11,21,31,41…シリコン単結晶半導体基板、
12…固定電極部、13,33…可動電極の質量体、2
2,42…シリコン酸化膜、24,44…シリコン層、
25,45…金属膜、26,46…金属シリサイド層、
27,34…懸垂ビーム部、35…固定端、48…拡散
層。
11, 21, 31, 41 ... a silicon single crystal semiconductor substrate,
12: fixed electrode portion, 13, 33: mass of movable electrode, 2
2, 42 ... silicon oxide film, 24, 44 ... silicon layer,
25, 45 ... metal film, 26, 46 ... metal silicide layer,
27, 34: suspended beam part, 35: fixed end, 48: diffusion layer.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】シリコン半導体基板上に形成された加速度
を検出するための容量式センサにおいて、少なくとも一
つの固定電極と、前記固定電極に対面し受けた加速度に
応答して移動可能な可動電極とよりなるコンデンサとを
備え、前記可動電極の質量体は金属シリサイドを主体と
する層により形成されていることを特徴とする半導体加
速度センサ。
1. A capacitive sensor for detecting acceleration formed on a silicon semiconductor substrate, comprising: at least one fixed electrode; and a movable electrode movable in response to the acceleration facing the fixed electrode. A mass of the movable electrode is formed of a layer mainly composed of metal silicide.
【請求項2】請求項1において、前記金属シリサイド層
の金属は元素周期表のIVb,Vb,およびVIbに属する
金属のうちの一つまたは複数よりなる加速度センサ。
2. The acceleration sensor according to claim 1, wherein the metal of the metal silicide layer is one or more of metals belonging to IVb, Vb, and VIb of the periodic table.
JP20958196A 1996-08-08 1996-08-08 Semiconductor acceleration sensor Pending JPH1048246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20958196A JPH1048246A (en) 1996-08-08 1996-08-08 Semiconductor acceleration sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20958196A JPH1048246A (en) 1996-08-08 1996-08-08 Semiconductor acceleration sensor

Publications (1)

Publication Number Publication Date
JPH1048246A true JPH1048246A (en) 1998-02-20

Family

ID=16575209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20958196A Pending JPH1048246A (en) 1996-08-08 1996-08-08 Semiconductor acceleration sensor

Country Status (1)

Country Link
JP (1) JPH1048246A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007152554A (en) * 2005-05-27 2007-06-21 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2008119818A (en) * 2006-10-20 2008-05-29 Seiko Epson Corp Mems device and its manufacturing method
CN102602876A (en) * 2006-10-20 2012-07-25 精工爱普生株式会社 Mems device and fabrication method thereof
US8455287B2 (en) 2005-05-27 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including microstructure
WO2014031527A1 (en) * 2012-08-20 2014-02-27 Robert Bosch Gmbh Mems sensor and method of forming a sensor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007152554A (en) * 2005-05-27 2007-06-21 Semiconductor Energy Lab Co Ltd Semiconductor device
US8455287B2 (en) 2005-05-27 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including microstructure
JP2008119818A (en) * 2006-10-20 2008-05-29 Seiko Epson Corp Mems device and its manufacturing method
CN102602876A (en) * 2006-10-20 2012-07-25 精工爱普生株式会社 Mems device and fabrication method thereof
US8552512B2 (en) 2006-10-20 2013-10-08 Seiko Epson Corporation MEMS device and fabrication method thereof
CN102602877B (en) * 2006-10-20 2015-01-14 精工爱普生株式会社 Mems device
CN102602876B (en) * 2006-10-20 2015-01-14 精工爱普生株式会社 Mems device and fabrication method thereof
WO2014031527A1 (en) * 2012-08-20 2014-02-27 Robert Bosch Gmbh Mems sensor and method of forming a sensor device
CN104797915A (en) * 2012-08-20 2015-07-22 罗伯特·博世有限公司 MEMS sensor and method of forming a sensor device
US9556016B2 (en) 2012-08-20 2017-01-31 Robert Bosch Gmbh Capacitive MEMS sensor and method

Similar Documents

Publication Publication Date Title
JP2615390B2 (en) Method of manufacturing silicon carbide field effect transistor
US5753134A (en) Method for producing a layer with reduced mechanical stresses
JP2746225B2 (en) Semiconductor device and manufacturing method thereof
JP2675260B2 (en) Method for manufacturing semiconductor device field oxide film
JPH1048246A (en) Semiconductor acceleration sensor
JPH1056186A (en) Manufacture of polycrystalline silicon thin film and polycrystalline silicon thin-film structure element
JPH1131825A (en) Method for manufacturing semiconductor dynamic quantity sensor
JPS5947470B2 (en) Method of manufacturing a charge coupled device
JP2766417B2 (en) Manufacturing method of bonded dielectric separation wafer
JPS6022502B2 (en) Manufacturing method of semiconductor device
JPS60193324A (en) Manufacture of semiconductor substrate
WO2006079870A1 (en) Method of fabricating a silicon-on-insulator structure
JP2945023B2 (en) Method for manufacturing thin film transistor
JP3775629B2 (en) Semiconductor pressure sensor and manufacturing method thereof
JPH02143465A (en) Semiconductor sensor and manufacture thereof
JP2946351B2 (en) Infrared sensor and method of manufacturing the same
JP2981777B2 (en) Semiconductor substrate manufacturing method
JPH0114714B2 (en)
JPH1062447A (en) Semiconductor acceleration sensor and its production
JP2722823B2 (en) Selective deposition method of polycrystalline Si film
JPH05136060A (en) Formation of crystalline thin film
JPH05259154A (en) Manufacture of semiconductor device
JP2664458B2 (en) Element isolation method
JPS60154576A (en) Manufacture of semiconductor strain detector
JPH09213892A (en) Manufacture of semiconductor device