JPH1048083A - Manufacture of electrostatic capacity sensor - Google Patents

Manufacture of electrostatic capacity sensor

Info

Publication number
JPH1048083A
JPH1048083A JP20478496A JP20478496A JPH1048083A JP H1048083 A JPH1048083 A JP H1048083A JP 20478496 A JP20478496 A JP 20478496A JP 20478496 A JP20478496 A JP 20478496A JP H1048083 A JPH1048083 A JP H1048083A
Authority
JP
Japan
Prior art keywords
layer
space
substrate layer
electrode
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20478496A
Other languages
Japanese (ja)
Inventor
Yutaka Takagi
豊 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP20478496A priority Critical patent/JPH1048083A/en
Publication of JPH1048083A publication Critical patent/JPH1048083A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide such a manufacturing method of an electrostatic capacity sensor as being capable of improving the positioning precision of electrodes, providing stable sensor property and stabilizing electric insulation property of the electrodes. SOLUTION: This electrostatic capacity sensor has a hole 15 made in the second substrate layer 13 of a chip 10 ranging from the outer surface 13b to a silicon oxide film layer 11. In the oxide film layer 11, a space 16 where the inside surface 12a of the first silicon substrate layer 12 is opposed to the inside surface 13a of the second silicon substrate layer 13 is formed by removing the necessary end of the hole 15. Fluid application diffusing agent is supplied into the space 16 to be poured therein in a depressurized atmosphere. The application diffusing agent applied to the inner periphery of the space 16 is heated for diffusion to form the first electrode layer 17 and the second electrode layer 18 so that a spatial displacement between the first electrode layer 17 and the second electrode layer 18 to be measured can be detected by the change of an electrostatic capacity.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば静電容量式
半導体センサ(圧力センサあるいは加速度センサなど)
について、特に電極の位置精度を向上させて特性のバラ
ツキを少なくするのに好適な静電容量式センサの製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to, for example, a capacitance type semiconductor sensor (such as a pressure sensor or an acceleration sensor).
In particular, the present invention relates to a method for manufacturing a capacitance-type sensor suitable for improving the positional accuracy of electrodes and reducing variations in characteristics.

【0002】[0002]

【従来の技術】通常の静電容量式半導体圧力センサは、
例えば図8に示すようなチップ構造になっている。この
センサチップは、図に示すように、シリコンSi基板a
にエッチング工程により薄膜部a1を形成し、一方、ガ
ラス基板bにもエッチング工程により薄膜部b1を形成
している。そして、前記薄膜部a1には例えばp+層か
らなる電極c1を形成し、また、前記薄膜部b1には例
えば白金からなる電極c2を形成する。該シリコンSi
基板aにガラス基板bを電極c1,c2を対向させて貼
り合わせ、それぞれの電極c1とc2との間に空隙を形
成してコンデンサにしたものである。なお、静電容量式
半導体圧力センサに関する従来技術には、例えば特開平
2−134570号、特開平8−128909号があ
る。
2. Description of the Related Art An ordinary capacitance type semiconductor pressure sensor is
For example, it has a chip structure as shown in FIG. This sensor chip is, as shown in the figure, a silicon Si substrate a
The thin film portion a1 is formed by an etching process, and the thin film portion b1 is formed also on the glass substrate b by an etching process. Then, an electrode c1 made of, for example, a p + layer is formed on the thin film portion a1, and an electrode c2 made of, for example, platinum is formed on the thin film portion b1. The silicon Si
A glass substrate b is bonded to a substrate a with electrodes c1 and c2 facing each other, and a gap is formed between each of the electrodes c1 and c2 to form a capacitor. The prior art relating to the capacitance type semiconductor pressure sensor includes, for example, JP-A-2-134570 and JP-A-8-128909.

【0003】図8の静電容量式半導体圧力センサでは、
圧力が変化するとシリコン基板aの薄膜部a1が歪ん
で、前記対向するガラスb下面の電極c2とシリコンS
i基板a上の電極c1との距離が変化し、それによっ
て、静電容量C0も変化する。そして、その静電容量C0
を周波数に変換することにより圧力変化を信号として取
り出すことにができるようにしている。電極c1,c2
間の距離は数μm程度である。
In the capacitance type semiconductor pressure sensor shown in FIG.
When the pressure changes, the thin film portion a1 of the silicon substrate a is distorted, and the electrode c2 on the lower surface of the facing glass b and the silicon S
i and the distance change between the electrodes c1 on the substrate a, whereby the capacitance C 0 is also changed. Then, the capacitance C 0
Is converted into a frequency so that a pressure change can be extracted as a signal. Electrodes c1, c2
The distance between them is about several μm.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記構
造にするとシリコンSi基板aとガラス基板bとに電極
c1とc2とをそれぞれ形成した後に次の工程で貼り合
わせなければならないため、上下の電極c2,c1の面
方向の位置ずれが生じやすい。また、ガラス基板bをエ
ッチングするためその時の深さ方向のエッチングのバラ
ツキが出て、電極間の距離方向の位置精度の制御性が悪
い。したがって、従来の静電容量式半導体センサでは、
位置精度がバラツいて特性(電気的絶縁特性)にバラツ
キが生じてしまう。
However, according to the above structure, the electrodes c1 and c2 must be formed on the silicon Si substrate a and the glass substrate b and then bonded in the next step. , C1 are likely to be displaced in the plane direction. In addition, since the glass substrate b is etched, variations in etching in the depth direction at that time appear, and controllability of positional accuracy in the distance direction between the electrodes is poor. Therefore, in the conventional capacitance type semiconductor sensor,
Variations occur in characteristics (electrical insulation characteristics) due to variations in positional accuracy.

【0005】本発明は、前記従来の問題点を解消するべ
くなされたものであって、電極の位置精度が向上しかつ
電気的絶縁特性が安定したセンサ特性が得られる静電容
量式センサの製造方法を提供することを課題とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and is intended to manufacture a capacitance type sensor capable of improving the positional accuracy of electrodes and obtaining sensor characteristics with stable electrical insulation characteristics. It is an object to provide a method.

【0006】[0006]

【課題を解決するための手段】本発明は、前記課題を解
決するため次の構成を有する。請求項1の発明は、中間
層の両面にそれぞれ第1の基板層と第2の基板層とを有
する積層材の第2の基板層に外表面から中間層の位置に
わたる穴をエッチングにより穿設する穴加工エッチング
工程と、前記中間層の該穴の先端必要箇所をエッチング
で除去して第1の基板層内表面と第2の基板層内表面が
対向する空間部を形成する空間部形成工程と、流動性の
塗布拡散剤を前記空間部に供給しかつ減圧雰囲気下で前
記空間部内に塗布拡散剤を流し込む工程と、前記空間部
内周面に塗布拡散剤が付着した積層材を加熱して拡散源
の拡散処理を行うことにより、前記空間部における第1
の基板層内表面に第1の電極層の形成と共に、前記第2
の基板層内表面に第2の電極層の形成を行う電極層形成
工程とを含み、測定対象による第1の電極層と第2の電
極層との間隔の変位を静電容量の変化で検出するように
したことを特徴とする静電容量式センサの製造方法であ
る。
The present invention has the following arrangement to solve the above-mentioned problems. According to the first aspect of the present invention, a hole extending from the outer surface to the position of the intermediate layer is formed in the second substrate layer of the laminated material having the first substrate layer and the second substrate layer on both surfaces of the intermediate layer by etching. And a space forming step of forming a space where the inner surface of the first substrate layer and the inner surface of the second substrate layer face each other by removing a required portion of the intermediate layer by etching. A step of supplying a flowable application / diffusion agent to the space and pouring the application / diffusion agent into the space under a reduced pressure atmosphere, and heating the laminated material to which the application / diffusion agent adheres to the inner peripheral surface of the space. By performing the diffusion process of the diffusion source, the first in the space portion
Forming the first electrode layer on the inner surface of the substrate layer
An electrode layer forming step of forming a second electrode layer on the inner surface of the substrate layer, and detecting a displacement of a distance between the first electrode layer and the second electrode layer due to a measurement object by a change in capacitance. A method for manufacturing a capacitance-type sensor, characterized in that:

【0007】請求項1の発明においては、中間層の両面
にそれぞれ第1の基板層と第2の基板層とを設ける。こ
れはウエハ材の状態でもよい。その第2の基板層に外表
面から中間層の位置にわたって穴を穿設し、そして、前
記中間層の該穴の先端必要箇所を除去して空間部を形成
する。この空間部は、第1の基板層内表面と第2の基板
層内表面が対向しており、その各内表面に電極層を形成
する。
According to the first aspect of the present invention, a first substrate layer and a second substrate layer are provided on both surfaces of the intermediate layer. This may be in the state of a wafer material. A hole is formed in the second substrate layer from the outer surface to the position of the intermediate layer, and a necessary portion of the hole in the intermediate layer is removed to form a space. In this space, the inner surface of the first substrate layer and the inner surface of the second substrate layer face each other, and an electrode layer is formed on each of the inner surfaces.

【0008】電極層の間隔の精度は、中間層の厚さのみ
に依存しており、中間層の厚さ精度さえ良好にすれば、
従来のようなエッチング精度の低下により電極間の距離
精度が低下するということがない。また、空間部の広が
りに対して第1の基板層内表面と第2の基板層内表面と
は同じく広がり、除去部分の広がりにもかかわらずに同
位置で対向するので、位置ずれが生じない。したがっ
て、電極の距離および対向の位置の精度が高くなり、特
性のバラツキが少ない安定したセンサが得られる。
[0008] The accuracy of the interval between the electrode layers depends only on the thickness of the intermediate layer.
The accuracy of the distance between the electrodes does not decrease due to the decrease in the etching accuracy as in the related art. Further, since the inner surface of the first substrate layer and the inner surface of the second substrate layer are also spread with respect to the expansion of the space, and opposed at the same position despite the expansion of the removed portion, no positional displacement occurs. . Therefore, the accuracy of the distance between the electrodes and the position of the opposing electrodes is increased, and a stable sensor with less variation in characteristics can be obtained.

【0009】また、積層材に例えば中間層をシリコン酸
化膜(SiO2)層とし第1、第2の基板層をシリコン
基板としたSOIウエハを用いた場合、シリコン酸化膜
層はその厚さが均一でかつ正確に制御しやすく、膜厚は
数μmのときに膜厚精度が±100Åとし得るので、電
極間隔の精度が極めて良好である。
In the case where an SOI wafer having a silicon oxide film (SiO 2 ) layer as an intermediate layer and a silicon substrate as the first and second substrate layers is used as a laminated material, the thickness of the silicon oxide film layer is reduced. Uniform and accurate control is easy, and when the film thickness is several μm, the film thickness accuracy can be ± 100 °, so that the accuracy of the electrode interval is extremely good.

【0010】また、前記電極の形成は、流動性の塗布拡
散剤を用い、それを前記空間部に供給し、かつ、減圧雰
囲気下で前記空間部内に流し込み、そして、塗布拡散剤
の溶剤を揮散した後で、空間部内周面に塗布した拡散剤
を加熱して拡散処理を行う。ここで、拡散にはガス拡散
もあるが、前記中間層がシリコン酸化膜である場合は上
記のように層厚が数μmであり、空間部はその層厚の隙
間になるので、ガス拡散では、ガスが上記の隙間の中で
特に奥に入りにくく空間部全体で拡散を均一に行いにく
い。これに対して、流動性の塗布拡散剤を空間部に供給
するだけでは空間部の奥に気泡が残りやすくなるが、減
圧雰囲気下にするので、空間部の奥に入っている気泡は
塗布拡散剤から外部に逃げる。このため、空間部内の塗
布拡散剤中の気泡の脱泡が可能となる。したがって、電
極形成部である空間部の内周面に均一に拡散剤を塗布す
ることができる。
The electrode is formed by using a flowable coating and diffusing agent, supplying it to the space, pouring it into the space under a reduced pressure atmosphere, and volatilizing the solvent of the coating and diffusing agent. After that, the diffusing agent applied to the inner peripheral surface of the space is heated to perform a diffusion process. Here, there is gas diffusion in the diffusion, but when the intermediate layer is a silicon oxide film, the layer thickness is several μm as described above, and the space becomes a gap of the layer thickness. In addition, it is difficult for gas to enter the inside of the above-mentioned gap particularly, and it is difficult to uniformly diffuse gas in the entire space. On the other hand, bubbles are likely to remain in the interior of the space simply by supplying the fluid application / diffusion agent to the interior of the space. Run away from the agent. For this reason, it is possible to remove bubbles in the application and diffusion agent in the space. Therefore, the diffusing agent can be uniformly applied to the inner peripheral surface of the space that is the electrode forming portion.

【0011】なお、空間部に拡散工程で電極を形成する
が、その際にシリコン酸化膜層にも拡散するが、これが
電気的導電性を生じることがあるので、シリコン酸化膜
層の拡散処理された部分はエッチングにより除去して、
センサの電気的絶縁特性を確保する。
In the meantime, an electrode is formed in the space by a diffusion process. At this time, the electrode is also diffused into the silicon oxide film layer. However, since this may cause electrical conductivity, the silicon oxide film layer is diffused. Removed by etching,
Ensure the electrical insulation properties of the sensor.

【0012】なお、中間層はSOIのシリコン酸化膜層
とする他に、第1のシリコン基板層上に第3のシリコン
基板層をエピタキシャル成長させて中間層とし、その第
3のシリコン基板層上に、第2のシリコン基板層をさら
にエピタキシャル成長させてシリコンウエハ材とするこ
とができる。
In addition to the intermediate layer being a silicon oxide film layer of SOI, a third silicon substrate layer is epitaxially grown on the first silicon substrate layer to form an intermediate layer, and the intermediate layer is formed on the third silicon substrate layer. The second silicon substrate layer can be further epitaxially grown into a silicon wafer material.

【0013】[0013]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1〜図4は本発明の1実
施形態にかかる静電容量式半導体圧力センサチップの構
造および製造工程説明図、図5は該圧力センサをパッケ
ージに組み込んだものの説明図、図6は配線をチップ上
面に配設した説明図である。
Embodiments of the present invention will be described below in detail with reference to the drawings. 1 to 4 are explanatory views of a structure and a manufacturing process of a capacitance type semiconductor pressure sensor chip according to an embodiment of the present invention, FIG. 5 is an explanatory view of a case where the pressure sensor is incorporated in a package, and FIG. FIG. 3 is an explanatory diagram provided on a chip upper surface.

【0014】製造後のチップ10は、図2の(c)に示
すように、中間層であるシリコン酸化(SiO2)膜層
11の両面にそれぞれ第1のシリコン基板層12と第2
のシリコン基板層13とを有するセンサチップ10であ
って、その第2のシリコン基板層13には、下表面(外
表面)からシリコン酸化膜層11の下部位置にわたって
角錐形状の穴15が穿設されている。
As shown in FIG. 2C, the manufactured chip 10 has a first silicon substrate layer 12 and a second silicon substrate layer 12 on both surfaces of a silicon oxide (SiO 2 ) film layer 11 as an intermediate layer.
A sensor chip 10 having a silicon substrate layer 13 having a pyramid shape formed in the second silicon substrate layer 13 from the lower surface (outer surface) to the lower position of the silicon oxide film layer 11. Have been.

【0015】また、前記シリコン酸化膜層11は、該穴
15の先端必要箇所(先端周囲箇所)15aが除去され
て、第1のシリコン基板層12内表面12aと第2のシ
リコン基板層13内表面13aが対向する空間部16が
形成されている。この空間部16は円盤形状を呈してお
り、前記穴15と空間部16とでは、空間が繋がってお
りその空間はほぼキノコ形状を呈している。
In the silicon oxide film layer 11, a required portion (a portion around the tip) 15 a of the tip of the hole 15 is removed, and the inner surface 12 a of the first silicon substrate layer 12 and the inner surface 12 a of the second silicon substrate layer 13 are removed. A space portion 16 whose front surface 13a faces is formed. The space 16 has a disk shape, and the space is connected between the hole 15 and the space 16, and the space has a substantially mushroom shape.

【0016】また、第1のシリコン基板層12内表面1
2aには、第1の電極層17が形成されると共に、前記
第2のシリコン基板層13の外表面13aから前記穴1
5の内周面15aさらには第2シリコン層内表面13a
に第2の電極層18が形成されており、第1の電極層1
7と第2の電極層18とが対向している箇所で静電容量
1を持つコンデンサの構造になっている。第1の電極
層17と第2の電極層18のいずれも拡散層(例えばボ
ロンBが拡散)により形成される。
The inner surface 1 of the first silicon substrate layer 12
2a, the first electrode layer 17 is formed, and the hole 1 is formed from the outer surface 13a of the second silicon substrate layer 13.
5 and the inner surface 13a of the second silicon layer.
The second electrode layer 18 is formed on the first electrode layer 1.
7 and the second electrode layer 18 has a structure of a capacitor having a capacitance C 1 at the location of the face. Each of the first electrode layer 17 and the second electrode layer 18 is formed by a diffusion layer (for example, boron B is diffused).

【0017】チップ10では、第1の電極層17にアル
ミニウムパッド19および高濃度拡散層20からなる端
子21が形成かつ接続されている。このような静電容量
式センサでは、その検出対象圧力を第1のシリコン基板
層12上に導くなどして前記空間部16上の第1のシリ
コン基板層12を変位させその変位により第1の電極層
17と第2の電極層18との間隔が変位し、この変位に
より静電容量C1が変化するのを周波数に変換して検出
し、周波数から検出対象圧力を検出するようにしたもの
である。
In the chip 10, a terminal 21 comprising an aluminum pad 19 and a high-concentration diffusion layer 20 is formed and connected to the first electrode layer 17. In such a capacitance type sensor, the first silicon substrate layer 12 on the space 16 is displaced by guiding the pressure to be detected onto the first silicon substrate layer 12, and the first pressure is displaced by the displacement. and interval displacement between the electrode layer 17 and the second electrode layer 18, which capacitance C 1 by the displacement detected by converting the frequency to change, and to detect the detection target pressure from the frequency It is.

【0018】なお、チップ10では、第1のシリコン基
板上面に保護膜としてシリコン酸化膜(SiO2膜)2
2、さらに上面にシリコン窒化膜(SiN膜)23が形
成される。
In the chip 10, a silicon oxide film (SiO 2 film) 2 is formed as a protective film on the upper surface of the first silicon substrate.
2. Further, a silicon nitride film (SiN film) 23 is formed on the upper surface.

【0019】次に、上記静電容量式圧力センサの製造方
法を図1〜図4に基づき説明する。図1の(a)に示す
ように、まず、シリコン酸化膜層11の上下両面にそれ
ぞれ第1のシリコン基板層12と第2のシリコン基板層
13とを有するウエハ材14を準備する。このウエハ材
14は製造してもあるいは購入してもいずれでもよい。
また、上記のウエハ材14で多数のチップ10を同時に
製造する。
Next, a method of manufacturing the above-mentioned capacitance type pressure sensor will be described with reference to FIGS. As shown in FIG. 1A, first, a wafer material 14 having a first silicon substrate layer 12 and a second silicon substrate layer 13 on both upper and lower surfaces of a silicon oxide film layer 11 is prepared. This wafer material 14 may be manufactured or purchased.
In addition, a large number of chips 10 are simultaneously manufactured from the above-described wafer material 14.

【0020】次いで、図1の(b)に示すように、前記
ウエハ材14の上面と下面のいずれにも保護膜としてシ
リコン酸化(SiO2)膜22,24とシリコン窒化
(SiN)膜23,25を成膜する。
Next, as shown in FIG. 1 (b), silicon oxide (SiO 2 ) films 22 and 24 and silicon nitride (SiN) films 23 and 24 are formed on both upper and lower surfaces of the wafer material 14 as protective films. 25 is formed.

【0021】次いで、図1の(c)に示すように、第2
のシリコン基板層13に下面の外表面からシリコン酸化
膜層11の位置にわたる円錐形状の穴15をエッチング
により穿設する(穴加工エッチング工程)。この場合、
フォトリソグラフィによりレジストを塗布し穴15のパ
ターンを空けた状態にレジストを除去してその部分の保
護膜であるシリコン窒化膜25およびシリコン酸化膜2
4をエッチングにより除去する。その後レジストを除去
し、前記パターンにしたがって、第2のシリコン基板層
13を例えばKOH等のエッチング液で異方性エッチン
グして除去し、穴15を形成する。このエッチングは中
間層であるシリコン酸化膜層11に接して停止し、穴1
5が例えば上面の平坦な角錐形に空く。
Next, as shown in FIG.
A hole 15 having a conical shape extending from the outer surface of the lower surface to the position of the silicon oxide film layer 11 is formed in the silicon substrate layer 13 by etching (a hole etching step). in this case,
A resist is applied by photolithography, and the resist is removed in a state where the pattern of the hole 15 is opened.
4 is removed by etching. Thereafter, the resist is removed, and the second silicon substrate layer 13 is removed by anisotropic etching with an etching solution such as KOH according to the pattern, thereby forming a hole 15. This etching stops in contact with the silicon oxide film layer 11 as the intermediate layer, and the hole 1
5 is vacant, for example, in the shape of a flat pyramid on the top surface.

【0022】次いで、図1の(d)に示すように、前記
シリコン酸化膜層11のエッチングを例えばフッ酸(弗
酸)系のエッチング液で行う。このエッチングは等方性
エッチングであり、該穴15の先端必要箇所(先端周囲
箇所など)15aをエッチングで除去して第1のシリコ
ン基板層12内表面12aと第2のシリコン基板層13
内表面13aが対向する空間部16を形成する(空間部
形成工程)。穴15と空間部16とでちょうどキノコ形
状を呈する。そして、シリコン酸化膜24と窒化膜25
とをエッチングにより除去する。
Next, as shown in FIG. 1D, the silicon oxide film layer 11 is etched with a hydrofluoric acid (hydrofluoric acid) based etching solution. This etching is an isotropic etching, and a necessary portion (a portion around the tip) 15a of the tip of the hole 15 is removed by etching, and the inner surface 12a of the first silicon substrate layer 12 and the second silicon substrate layer 13 are removed.
The space 16 where the inner surface 13a faces is formed (space forming step). The hole 15 and the space 16 have a mushroom shape. Then, the silicon oxide film 24 and the nitride film 25
And are removed by etching.

【0023】次いで、図3の(a)に示すように、流動
性を有する塗布拡散剤16aをウエハ材14上に流し
て、第2のシリコン基板層13外表面13bから穴15
内周面部さらには空間部16内に供給する。そして、図
3の(b)に示すように、溶剤を揮散して塗布拡散剤の
拡散剤のみを空間部16内周面、穴15内周面第2のシ
リコン基板層13の下面に塗布する。
Next, as shown in FIG. 3A, a flowable coating / diffusing agent 16a is flowed over the wafer material 14 to remove the holes 15 from the outer surface 13b of the second silicon substrate layer 13.
It is supplied to the inner peripheral surface portion and further into the space portion 16. Then, as shown in FIG. 3B, the solvent is vaporized to apply only the diffusing agent of the coating and diffusing agent to the lower surface of the second silicon substrate layer 13 on the inner peripheral surface of the space 16 and the inner peripheral surface of the hole 15. .

【0024】すなわち、この塗布拡散剤16aは、加熱
処理により基板に拡散する拡散剤を含むものであって、
拡散剤+有機バインダー+アルコール系の溶剤からなる
流動性を有する塗布拡散剤を用いることが好適であり、
さらにはPBF(ポリボロンフィルム:東京応化工業
(株)製品名)を用いるのが好適である。また、塗布拡
散剤16aを流し込んだ状態のウエハ材14は、図4
(a)に示すように、常圧下では気泡Bが残る。そし
て、このウエハ材14を真空チャンバーの中に入れて減
圧すると、図4(b)に示すように、気泡Bが塗布拡散
剤16a表面に浮き出して抜けて行き、これにより、空
間部16内に残った気泡を完全に除去する。
That is, the coating and diffusing agent 16a contains a diffusing agent that diffuses to the substrate by heat treatment.
It is preferable to use a coating and diffusing agent having fluidity consisting of a diffusing agent + an organic binder + an alcohol-based solvent,
Further, it is preferable to use PBF (polyboron film: product name of Tokyo Ohka Kogyo Co., Ltd.). Further, the wafer material 14 into which the coating diffuser 16a has been poured is shown in FIG.
As shown in (a), bubbles B remain under normal pressure. Then, when the wafer material 14 is placed in a vacuum chamber and decompressed, as shown in FIG. 4 (b), the bubbles B emerge and escape from the surface of the application / diffusion agent 16 a, whereby Completely remove the remaining air bubbles.

【0025】そして、気泡を抜いた後で塗布拡散剤16
aの溶剤を揮散し、塗布拡散剤16aの拡散剤のみを空
間部16内周面、穴15内周面および第2のシリコン基
板層13の下面に塗布させる。これを加熱処理すること
により、空間部16内周面を含んで穴15内周面、第2
のシリコン基板層13の下面に拡散する。
After the bubbles are removed, the coating and diffusion agent 16
The solvent of a is volatilized, and only the diffusion agent of the application diffusion agent 16a is applied to the inner peripheral surface of the space 16, the inner peripheral surface of the hole 15, and the lower surface of the second silicon substrate layer 13. By subjecting this to heat treatment, the inner peripheral surface of the hole 15 including the inner peripheral surface of the space 16,
To the lower surface of the silicon substrate layer 13.

【0026】上記のようにして、図2の(a)の如く、
前記第1のシリコン基板層13内表面13aへの第1の
電極層17の形成と共に、前記第2のシリコン基板層1
3の外表面13bから前記穴15の内周面15aさらに
は第2シリコン基板層13内表面13aに第2の電極層
18の形成を行う(電極形成工程)。この工程ではシリ
コン酸化膜層11の空間部16に面している部分11a
も同時に拡散が生じる(SiO2+B)。
As described above, as shown in FIG.
Along with the formation of the first electrode layer 17 on the inner surface 13a of the first silicon substrate layer 13, the second silicon substrate layer 1
Then, a second electrode layer 18 is formed from the outer surface 13b of the third electrode 3 to the inner peripheral surface 15a of the hole 15 and the inner surface 13a of the second silicon substrate layer 13 (electrode forming step). In this step, the portion 11a of the silicon oxide film layer 11 facing the space 16 is
Also diffuses simultaneously (SiO 2 + B).

【0027】次いで、図2の(b)に示すように、上記
電極形成工程でシリコン酸化膜層11の拡散した部分1
1aをエッチングにより除去する(除去工程)。この部
分11aの除去は、拡散によりこの部分11aが導電性
になりセンサの電気的絶縁特性に影響を与えるために、
その影響をなくするために行うものである。ただし、セ
ンサの電気的絶縁特性に影響を与えない程度しか拡散し
ていない場合は、この除去工程を省略することができ
る。
Next, as shown in FIG. 2B, the portion 1 where the silicon oxide film layer 11
1a is removed by etching (removal step). The removal of the portion 11a is performed because the portion 11a becomes conductive by diffusion and affects the electrical insulation characteristics of the sensor.
This is done to eliminate the effect. However, if the diffusion is only to such an extent that the electrical insulation characteristics of the sensor are not affected, this removing step can be omitted.

【0028】次いで、図2の(c)に示すように、第1
のシリコン基板層12の上面から、第1の電極層17に
向けて電極用穴26を窒化膜23とシリコン酸化膜22
に空け、さらに電極用穴26と第1の電極層16との間
の、第1のシリコン基板層12の部分は高濃度拡散層2
0を形成して導電性を付与する。そして、前記電極用穴
26にアルミニウムパッド19を嵌入した状態に形成す
る。なお、前記チップ10下面からは、第2の電極層1
8が露出している。
Next, as shown in FIG.
From the upper surface of the silicon substrate layer 12 toward the first electrode layer 17, an electrode hole 26 is formed in the nitride film 23 and the silicon oxide film 22.
And the portion of the first silicon substrate layer 12 between the electrode hole 26 and the first electrode layer 16 is
0 is formed to provide conductivity. Then, the aluminum pad 19 is formed so as to be fitted into the electrode hole 26. In addition, from the lower surface of the chip 10, the second electrode layer 1
8 is exposed.

【0029】上記のようにウエハ材14に形成されたチ
ップ10をダイシングによりウエハ材14から個々に分
ける。その分けたチップ10を、図5に示すように、椀
状に上部を開放してパッケージ27に収容する。このパ
ッケージ27には、一対のピン端子28a,28bが一
対固定されており、収容されたチップ10の底面に露出
する第2の電極層18は一方のピン端子28aに乗せて
接続し、アルミウムパッド19の上面部からリード29
を介して他のピン端子28bに接続する。そして、パッ
ケージ27の空いた部分には上方から圧力を導入できる
様に導入パイプなどを設けた構造とする。
The chips 10 formed on the wafer material 14 as described above are individually separated from the wafer material 14 by dicing. As shown in FIG. 5, the divided chip 10 is housed in a package 27 with its upper part opened in a bowl shape. A pair of pin terminals 28a and 28b are fixed to the package 27, and the second electrode layer 18 exposed on the bottom surface of the accommodated chip 10 is mounted on one of the pin terminals 28a and connected to the aluminum pad. Lead 29 from the top of 19
To another pin terminal 28b. Then, an introduction pipe or the like is provided in an empty portion of the package 27 so that pressure can be introduced from above.

【0030】前記センサでは、前記ピン端子28a,2
8bを介して前記両電極層17,18に周波数信号を入
力して、両電極層17,18間の間隔の変位(変化)に
よる静電容量の変化を検出する。この静電容量の検出の
詳細は、周知のため省略する。
In the sensor, the pin terminals 28a, 28
A frequency signal is input to the two electrode layers 17 and 18 via 8b to detect a change in capacitance due to a displacement (change) in the interval between the two electrode layers 17 and 18. Details of the detection of the capacitance are omitted because they are well known.

【0031】実施形態の圧力センサによれば、各電極層
17,18の間隔の精度は、中間層であるシリコン酸化
膜層11の厚さのみに依存しており、このシリコン酸化
膜層11の厚さ精度さえ良好にすれば、従来のようなエ
ッチング精度の低下により電極17,18間の距離精度
が低下するということがない。また、空間部16の広が
りに対して第1のシリコン基板層12内表面12aと第
2のシリコン基板層13内表面13aとは同じく広が
り、除去部分の広がりにかかわらず同位置で対向するの
で、前記電極層17,18間には位置ずれが生じない。
したがって、電極の距離および対向の位置の精度が高く
なり、特性のバラツキが少ない安定したセンサが得られ
る。
According to the pressure sensor of the embodiment, the accuracy of the interval between the electrode layers 17 and 18 depends only on the thickness of the silicon oxide film layer 11 which is the intermediate layer. As long as the thickness accuracy is improved, the accuracy of the distance between the electrodes 17 and 18 does not decrease due to the decrease in etching accuracy as in the related art. In addition, since the inner surface 12a of the first silicon substrate layer 12 and the inner surface 13a of the second silicon substrate layer 13 also spread with respect to the expansion of the space 16 and oppose at the same position regardless of the expansion of the removed portion, No displacement occurs between the electrode layers 17 and 18.
Therefore, the accuracy of the distance between the electrodes and the position of the opposing electrodes is increased, and a stable sensor with less variation in characteristics can be obtained.

【0032】また、電極層17,18を拡散処理により
形成するのに、ガス雰囲気中での拡散処理ではなく、流
動性の塗布拡散剤16aを流しかつ減圧した後に加熱し
て拡散処理している。拡散にはガス雰囲気中でのガス拡
散処理もあるが、空間部16内は極めて狭い(数μm程
度にできる)ので、ガス拡散では、ガスが上記の隙間の
中で特に奥に入りにくく空間部16全体で拡散を均一に
行いにくい。そして、流動性の塗布拡散剤16aを空間
部16に供給するだけでは空間部16の奥に気泡が残り
やすくなるが、減圧雰囲気にするので、空間部16の奥
に入っている気泡は塗布拡散剤16aから外部に揮散す
る。したがって、流動性の拡散剤は狭い空間部16に容
易に流し込むことができ、電極形成部である空間部16
の内周面に均一に塗布することができる。次に、塗布拡
散剤16aの溶剤を飛ばして拡散炉に挿入して拡散処理
を行うことにより、均一な電極層17,18が形成でき
る。
In forming the electrode layers 17 and 18 by the diffusion process, the diffusion process is performed not by the diffusion process in the gas atmosphere but by the flow of the fluid coating and diffusion agent 16a and the heating after the pressure is reduced. . In the diffusion, there is a gas diffusion treatment in a gas atmosphere. However, since the inside of the space 16 is extremely narrow (can be made to be about several μm), in the gas diffusion, the gas hardly enters the inside of the above-mentioned gap particularly in the space. It is difficult to perform uniform diffusion over the entirety. When the fluid application / diffusion agent 16a is merely supplied to the space 16, air bubbles tend to remain in the interior of the space 16; It evaporates from the agent 16a to the outside. Therefore, the fluid diffusing agent can be easily poured into the narrow space 16 and the space 16 serving as an electrode forming portion can be easily formed.
Can be uniformly applied to the inner peripheral surface of the substrate. Next, the solvent of the applied diffusing agent 16a is removed and inserted into a diffusion furnace to perform diffusion processing, whereby uniform electrode layers 17, 18 can be formed.

【0033】また、前記チップ10は、中間層をシリコ
ン酸化膜(SiO2)層としたSOIウエハであり、シ
リコン酸化膜層11はその厚さが均一でかつ正確に制御
しやすく、膜厚は数μmのときに膜厚精度が±100Å
であるので、空間部の幅精度すなわち電極の間隔の制御
精度が極めて良好である。したがって、非常に微小な圧
力変化を検出でき、例えば50g/cm2も検出可能で
ある。また、空間部16の上下方向の間隔が狭いので、
過大な作用力が加わって第1のシリコン基板12が大き
く変形しても、その内表面12aが第2のシリコン基板
13の内表面に突き当たるのでストッパになり、第1の
シリコン基板12ダイヤフラムが薄膜化しても製造工程
でのセンサチップ10の破壊を防止できる。
The chip 10 is an SOI wafer having a silicon oxide film (SiO 2 ) layer as an intermediate layer. The silicon oxide film layer 11 has a uniform thickness and is easily controlled accurately. Film thickness accuracy of ± 100 mm at several μm
Therefore, the width accuracy of the space, that is, the control accuracy of the electrode interval is extremely good. Therefore, a very small pressure change can be detected, for example, 50 g / cm 2 can be detected. Also, since the space in the vertical direction of the space 16 is narrow,
Even if the first silicon substrate 12 is greatly deformed due to an excessive force, the inner surface 12a of the first silicon substrate 12 abuts against the inner surface of the second silicon substrate 13 and serves as a stopper. Even if it becomes, the destruction of the sensor chip 10 in the manufacturing process can be prevented.

【0034】また、空間部の拡散工程で電極17,18
を形成し、その際にシリコン酸化膜層11にも拡散する
が、これが電気的導電性を生じることがあるので、シリ
コン酸化膜層が拡散処理された部分をエッチングにより
除去して、センサの電気的絶縁特性を確保する。但し、
不要の場合ではその工程を省略できる。
In the step of diffusing the space, the electrodes 17 and 18 are formed.
Is formed, and at this time, the silicon oxide film layer 11 is also diffused. However, since this may cause electrical conductivity, a portion where the silicon oxide film layer has been subjected to the diffusion treatment is removed by etching, and the sensor electric current is removed. To ensure proper insulation properties. However,
If unnecessary, the step can be omitted.

【0035】ここで、実施の形態の変形例のチップ30
を図6に示す。すなわち、前記図1〜図3に示したチッ
プ10では、その上下で電極層17,18から電気的接
続部が形成されていて(アルミニウムパッド19,第2
のシリコン基板層13下面に延びた第2の電極層1
8)、チップへの電気的接続はチップの上下から行うよ
うになっているが、この変形例のチップ30では、上記
チップ10と同様部分30A(チップ10と同様部分に
同一符号を付する)に並べて、第2の電極層18をチッ
プ30上面に電気的に接続する導電部30Bを形成した
ものである。
Here, a chip 30 according to a modification of the embodiment will be described.
Is shown in FIG. That is, in the chip 10 shown in FIGS. 1 to 3, electrical connections are formed from the electrode layers 17 and 18 above and below the chip 10, and the aluminum pad 19 and the second
Electrode layer 1 extending to the lower surface of silicon substrate layer 13 of FIG.
8) The electrical connection to the chip is made from above and below the chip. In the chip 30 of this modified example, the same portion 30A as the above-mentioned chip 10 (the same reference numerals are given to the same portions as the chip 10). And a conductive portion 30 </ b> B for electrically connecting the second electrode layer 18 to the upper surface of the chip 30.

【0036】前記導電部30Bはチップ30上面シリコ
ン酸化膜層22と窒化膜23に穴31を形成し、その穴
31の下部に対応する第1のシリコン基板層12の部分
32を高濃度拡散により導電性を持たせる。また、第2
のシリコン基板層13には、角錐形状の穴33をエッチ
ングで空け(上記の穴15の形成と同時に行う)て、そ
の穴33の先端部に位置する部分(先端必要箇所に相
当)34のシリコン酸化膜層11をエッチングで除去す
る。そして、その穴33の内周面に前記第2の電極層1
8に電気的に繋がる電極層35を同時に形成する。
In the conductive portion 30B, a hole 31 is formed in the silicon oxide film layer 22 and the nitride film 23 on the upper surface of the chip 30, and a portion 32 of the first silicon substrate layer 12 corresponding to a lower portion of the hole 31 is diffused by high concentration. Have conductivity. Also, the second
In the silicon substrate layer 13, a pyramid-shaped hole 33 is formed by etching (simultaneously with the formation of the above-described hole 15), and the silicon 34 in a portion (corresponding to a required tip) 34 located at the tip of the hole 33 is formed. The oxide film layer 11 is removed by etching. Then, the second electrode layer 1 is formed on the inner peripheral surface of the hole 33.
The electrode layer 35 electrically connected to 8 is formed at the same time.

【0037】前記の上部の穴31と、下部の穴33およ
び部分34とにアルミニウムを流し込むことにより、第
2の電極層18を下部のアルミニウム36aおよび高濃
度拡散部分32を介して上部のアルミニウム36b上面
のパッド37に繋ぐ。
By flowing aluminum into the upper hole 31 and the lower hole 33 and the portion 34, the second electrode layer 18 is separated from the upper aluminum 36b via the lower aluminum 36a and the high concentration diffusion portion 32. Connect to pad 37 on top.

【0038】前記チップ30では、アルミニウムパッド
19とパッド37が双方ともチップ30の上面部に形成
されており、2つの端子が同じ方向に設置されているの
で、この端子へのパッケージ端子あるいは検出機器への
接続が極めて容易になる。
In the chip 30, the aluminum pad 19 and the pad 37 are both formed on the upper surface of the chip 30, and the two terminals are installed in the same direction. The connection to is very easy.

【0039】次に本発明の他の実施形態を図5に基づき
説明する。この他の実施形態は加速度センサに本発明を
実施したものである。図7(a),(b)は、この静電
容量式加速度センサのチップ40を示す縦断面図、およ
び平面図である。図1〜図3と同様部分には同一の符号
を付している。
Next, another embodiment of the present invention will be described with reference to FIG. In other embodiments, the present invention is applied to an acceleration sensor. FIGS. 7A and 7B are a vertical sectional view and a plan view showing a chip 40 of the capacitive acceleration sensor. 1 to 3 are denoted by the same reference numerals.

【0040】図に示すように、この加速度センサチップ
40では、前記図1〜図3に示した圧力センサチップ1
0にさらに、上面から空間部16の縁部近傍に向けて窒
化膜23、シリコン酸化膜22、第1のシリコン基板層
12に溝41を彫り込み、この溝41と空間部16との
間に薄肉部42を形成すると共に、溝41で囲まれた第
1のシリコン基板層12の部分を質量部43にしたもの
である。この実施形態では、図7の(b)に示すよう
に、溝41は上面視で円形連続して形成し、その中に、
円柱状の質量部43を形成している。もちろん溝41は
円形以外の形状でもよい。
As shown in the drawing, the acceleration sensor chip 40 includes the pressure sensor chip 1 shown in FIGS.
Further, a groove 41 is formed in the nitride film 23, the silicon oxide film 22, and the first silicon substrate layer 12 from the upper surface toward the vicinity of the edge of the space 16, and a thin wall is formed between the groove 41 and the space 16. A part 42 is formed, and a part of the first silicon substrate layer 12 surrounded by the groove 41 is used as a mass part 43. In this embodiment, as shown in FIG. 7B, the grooves 41 are formed in a continuous circular shape when viewed from above, and
A columnar mass 43 is formed. Of course, the groove 41 may have a shape other than a circle.

【0041】この加速度センサは、加速度が加わると質
量部43が重錘体になって前記薄肉部42が梁になって
撓み、これにより第1の電極層17と第21の電極層1
8との距離が変化するので、前記圧力センサと同様に静
電容量の変化から加速度を検出できる。
In this acceleration sensor, when an acceleration is applied, the mass portion 43 becomes a weight body and the thin portion 42 becomes a beam and bends, whereby the first electrode layer 17 and the twenty-first electrode layer 1 are bent.
8, the acceleration can be detected from the change in capacitance as in the case of the pressure sensor.

【0042】また、さらに他の実施形態として中間層を
前記実施形態のシリコン酸化膜に代えてエピタキシャル
成長させて形成することもできる。この場合、例えば第
1のシリコン基板層をp型シリコン半導体層で形成し、
その上面に、中間層として、n型シリコン半導体層をエ
ピタキシャル成長により形成し、さらに中間層上に第2
のシリコン基板層とp型シリコン半導体層をエピタキシ
ャル成長させたエピタキシャルウエハ材を用いて、エッ
チングおよび拡散電極形成を行ってセンサを製造するこ
とができる。もちろん他の半導体材料からなるエピタキ
シャルウエハ材を用いてもよい。
In still another embodiment, the intermediate layer may be formed by epitaxial growth instead of the silicon oxide film of the above embodiment. In this case, for example, the first silicon substrate layer is formed of a p-type silicon semiconductor layer,
An n-type silicon semiconductor layer is formed as an intermediate layer on the upper surface by epitaxial growth, and a second
Using an epitaxial wafer material obtained by epitaxially growing a silicon substrate layer and a p-type silicon semiconductor layer, a sensor can be manufactured by etching and forming diffusion electrodes. Of course, an epitaxial wafer material made of another semiconductor material may be used.

【0043】[0043]

【発明の効果】以上説明した通り本発明によれば、電極
層の間隔の精度は、中間層の厚さのみに依存しており、
中間層の厚さ精度さえ良好にすれば、従来のようなエッ
チング精度の低下により電極間の距離精度が低下すると
いうことがない。また、空間部の広がりに対して第1の
基板層内表面と第2の基板層内表面とは同じく広がり、
除去部分の広がりにかかわらず同位置で対向するので、
位置ずれが生じない。
As described above, according to the present invention, the accuracy of the interval between the electrode layers depends only on the thickness of the intermediate layer.
As long as the thickness accuracy of the intermediate layer is improved, the accuracy of the distance between the electrodes does not decrease due to the decrease in the etching accuracy as in the related art. In addition, the inner surface of the first substrate layer and the inner surface of the second substrate layer also expand with respect to the expansion of the space,
Because they face at the same position regardless of the extent of the removed part,
No displacement occurs.

【0044】したがって、電極の距離および対向の位置
合わせの精度が高くなり、バラツキの少ない安定したセ
ンサ特性が得られる。なお、本発明を圧力センサに採用
した場合、精度を上げるためにダイアフラムの厚さを薄
くする必要があり、従来は、それにより、工程上でダイ
アフラムが破損する恐れがあった。しかしながら、本発
明では、空間部の厚さを薄くでき、第2の基板層内表面
がストッパーの役目を果たすので、工程でのダイアフラ
ム割れが少なくなり、歩留まりが向上する。
Accordingly, the distance between the electrodes and the accuracy of the opposing positioning are increased, and stable sensor characteristics with little variation can be obtained. When the present invention is applied to a pressure sensor, it is necessary to reduce the thickness of the diaphragm in order to increase the accuracy. Conventionally, the diaphragm may be damaged in the process. However, in the present invention, the thickness of the space can be reduced, and the inner surface of the second substrate layer functions as a stopper, so that the number of diaphragm cracks in the process is reduced and the yield is improved.

【0045】また、流動性の塗布拡散剤を空間部に供給
するだけでは空間部の奥に気泡が残りやすくなるが、減
圧雰囲気下にするので、空間部の奥に入っている気泡は
塗布拡散剤から外部に揮散する。したがって、流動性の
拡散剤は狭い空間部でも容易に流し込むことができ、電
極形成部である空間部の内周面に均一に拡散剤を塗布す
ることができる。よって、拡散処理により均一な電極層
を形成でき、センサの電気的絶縁特性のバラツキがなく
なり、歩留まりも極めて向上する。
Further, bubbles are likely to remain in the interior of the space simply by supplying the fluid application / diffusion agent to the interior of the space. Volatilizes from the agent to the outside. Therefore, the fluid diffusing agent can be easily poured even in a narrow space, and the diffusing agent can be uniformly applied to the inner peripheral surface of the space as the electrode forming portion. Therefore, a uniform electrode layer can be formed by the diffusion treatment, the variation in the electrical insulation characteristics of the sensor is eliminated, and the yield is greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d)はそれぞれ、本発明の1実施形
態にかかる静電容量式半導体圧力センサチップの構造お
よび製造工程説明図である。
FIGS. 1A to 1D are explanatory views of the structure and manufacturing process of a capacitance type semiconductor pressure sensor chip according to an embodiment of the present invention.

【図2】(a)〜(c)はそれぞれ図1に続くセンサチ
ップの構造および製造工程説明図である。
FIGS. 2 (a) to 2 (c) are explanatory views of the structure and the manufacturing process of the sensor chip following FIG.

【図3】(a)は塗布拡散剤の塗布状態説明図、(b)
は溶剤を飛ばした拡散源付着状態説明図である。
FIG. 3 (a) is an explanatory view of an application state of an application and diffusion agent, and FIG.
FIG. 3 is an explanatory diagram of a diffusion source attached state in which a solvent is removed.

【図4】(a)は塗布拡散剤の塗布状態説明図、(b)
は脱泡の状態説明図である。
FIG. 4 (a) is an explanatory view of a coating state of a coating diffuser, and FIG. 4 (b).
FIG. 3 is an explanatory diagram of a state of defoaming.

【図5】静電容量式センサをパッケージに組み込んだも
のの説明図である。
FIG. 5 is an explanatory view of a case where a capacitance type sensor is incorporated in a package.

【図6】センサの配線をチップ上面に配設した説明図で
ある。
FIG. 6 is an explanatory diagram in which sensor wiring is provided on the upper surface of a chip.

【図7】本発明を加速度センサに実施した実施形態の説
明図であって、(a),(b)は、この静電容量式加速
度センサのチップを示す縦断面図,平面図である。
FIGS. 7A and 7B are explanatory views of an embodiment in which the present invention is applied to an acceleration sensor, and FIGS. 7A and 7B are a longitudinal sectional view and a plan view showing a chip of the capacitive acceleration sensor. FIGS.

【図8】従来の静電容量式半導体圧力センサの縦断面構
造説明図である。
FIG. 8 is an explanatory view of a vertical sectional structure of a conventional capacitance type semiconductor pressure sensor.

【符号の説明】[Explanation of symbols]

10 圧力センサチップ 11 シリコン酸化膜層 12 第1のシリコン基板層 13 第2のシリコン基板層 14 ウエハ材 15 穴 15a 先端必要箇所 16 空間部 16a 塗布拡散剤 17 第1の電極層 18 第2の電極層 30 圧力センサチップ 30A センサ部 30B 導電部 40 加速度センサチップ DESCRIPTION OF SYMBOLS 10 Pressure sensor chip 11 Silicon oxide film layer 12 1st silicon substrate layer 13 2nd silicon substrate layer 14 Wafer material 15 Hole 15a Necessary tip 16 Space 16a Coating and diffusion agent 17 First electrode layer 18 Second electrode Layer 30 Pressure sensor chip 30A Sensor unit 30B Conductive unit 40 Acceleration sensor chip

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 中間層の両面にそれぞれ第1の基板層と
第2の基板層とを有する積層材の第2の基板層に外表面
から中間層の位置にわたる穴をエッチングにより穿設す
る穴加工エッチング工程と、 前記中間層の該穴の先端必要箇所をエッチングで除去し
て第1の基板層内表面と第2の基板層内表面が対向する
空間部を形成する空間部形成工程と、 流動性の塗布拡散剤を前記空間部に供給しかつ減圧雰囲
気下で前記空間部内に塗布拡散剤を流し込む工程と、 前記空間部内周面に塗布拡散剤が付着した積層材を加熱
して拡散源の拡散処理を行うことにより、前記空間部に
おける第1の基板層内表面に第1の電極層の形成と共
に、前記第2の基板層内表面に第2の電極層の形成を行
う電極層形成工程とを含み、 測定対象による第1の電極層と第2の電極層との間隔の
変位を静電容量の変化で検出するようにしたことを特徴
とする静電容量式センサの製造方法。
1. A hole for etching a hole extending from an outer surface to a position of an intermediate layer in a second substrate layer of a laminated material having a first substrate layer and a second substrate layer on both surfaces of the intermediate layer. A processing etching step, and a space forming step of forming a space where the first substrate layer inner surface and the second substrate layer inner surface face each other by removing a required portion at the tip of the hole of the intermediate layer by etching, A step of supplying a flowable application / diffusion agent to the space and pouring the application / diffusion agent into the space under a reduced-pressure atmosphere; and heating a laminated material to which the application / diffusion agent adheres to the inner peripheral surface of the space to obtain a diffusion source. Forming a first electrode layer on the inner surface of the first substrate layer in the space and forming a second electrode layer on the inner surface of the second substrate layer by performing the diffusion process A first electrode layer and a second electrode layer depending on the object to be measured. Method of manufacturing a capacitive sensor, characterized in that the displacement of the distance between the electrode layers to detect a change in capacitance.
JP20478496A 1996-08-02 1996-08-02 Manufacture of electrostatic capacity sensor Pending JPH1048083A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20478496A JPH1048083A (en) 1996-08-02 1996-08-02 Manufacture of electrostatic capacity sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20478496A JPH1048083A (en) 1996-08-02 1996-08-02 Manufacture of electrostatic capacity sensor

Publications (1)

Publication Number Publication Date
JPH1048083A true JPH1048083A (en) 1998-02-20

Family

ID=16496297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20478496A Pending JPH1048083A (en) 1996-08-02 1996-08-02 Manufacture of electrostatic capacity sensor

Country Status (1)

Country Link
JP (1) JPH1048083A (en)

Similar Documents

Publication Publication Date Title
JP3114570B2 (en) Capacitive pressure sensor
US5283459A (en) Semiconductor sensor including an aperture having a funnel shaped section intersecting a second section
US4188258A (en) Process for fabricating strain gage transducer
US5830777A (en) Method of manufacturing a capacitance type acceleration sensor
CN103969296B (en) Sensor device and its manufacturing method based on film
US8384170B2 (en) Pressure sensor
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPH0453267B2 (en)
KR20000064964A (en) Element for acceleration sensor and manufacturing method thereof
JPH0750789B2 (en) Method for manufacturing semiconductor pressure converter
JPH0380254B2 (en)
JP3191770B2 (en) Semiconductor acceleration sensor and method of manufacturing the same
JP4168497B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP2000155030A (en) Manufacture of angular velocity sensor
JP3079993B2 (en) Vacuum micro device and manufacturing method thereof
JPH0481868B2 (en)
JPH1048083A (en) Manufacture of electrostatic capacity sensor
JP3633555B2 (en) Semiconductor dynamic quantity sensor
US7319581B2 (en) Capacitive pressure sensor
JPH1038737A (en) Static electricity capacity type sensor and method for manufacturing the same
JPS6267880A (en) Manufacture of semiconductor device
JP3580285B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP3506795B2 (en) Manufacturing method of capacitance type acceleration sensor
JPH1151966A (en) Semiconductor acceleration sensor and manufacture thereof
JPH08181330A (en) Manufacture of semiconductor sensor