JPH1041203A - Manufacturing system of semiconductor device and manufacture of semiconductor device using it - Google Patents

Manufacturing system of semiconductor device and manufacture of semiconductor device using it

Info

Publication number
JPH1041203A
JPH1041203A JP19666196A JP19666196A JPH1041203A JP H1041203 A JPH1041203 A JP H1041203A JP 19666196 A JP19666196 A JP 19666196A JP 19666196 A JP19666196 A JP 19666196A JP H1041203 A JPH1041203 A JP H1041203A
Authority
JP
Japan
Prior art keywords
manufacturing
data
semiconductor device
cleaning
foreign matter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19666196A
Other languages
Japanese (ja)
Other versions
JP3862322B2 (en
Inventor
Kazuhiro Tanaka
和裕 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19666196A priority Critical patent/JP3862322B2/en
Publication of JPH1041203A publication Critical patent/JPH1041203A/en
Application granted granted Critical
Publication of JP3862322B2 publication Critical patent/JP3862322B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the rate of good articles with no lowering of the rate of operation of a device by a concentrated control of the data relating to foreign matters in each process of the manufacturing processes of a semiconductor wafer so as to identify a process for cleaning from these control data. SOLUTION: A manufacturing process of a semiconductor device comprises a process (S1) of forming a film by using for instance, a sputtering method or a CVD method, a photoengraving process baking a desired pattern and an etching process (E1) performing a pattern process according to the pattern. The number of foreign matters is detected in every process being the generation sources of these actual foreign matters for performing batch control thereof. Then, the foreign matter data from the etching device (E1) or the like are concentratedly controlled by a host computer 5. Then, finally the correlation between the data and a yield coefficient or the like are analysed for identifying which process device should be cleaned at what timing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造システムおよびそれを用いた半導体装置の製造方法に
関し、より特定的には、半導体ウェハの製造工程中の異
物を検出する半導体装置の製造システムおよびそれを用
いた半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing system and a semiconductor device manufacturing method using the same, and more particularly, to a semiconductor device manufacturing system for detecting foreign matter during a semiconductor wafer manufacturing process. And a method of manufacturing a semiconductor device using the same.

【0002】[0002]

【従来の技術】図15は、従来の半導体ウェハの製造装
置の1つであるエッチング装置を示した概略図である。
図15を参照して、従来のエッチング装置100は、エ
ッチング処理を行なう真空チャンバー101と、ウェハ
104および105の搬入および搬出時に使用するロー
ドロック室102とを備えている。真空チャンバー10
1内には互いに対向する1対の電極107および108
が設置されている。電極107は接地されており、電極
108には高周波電源103が接続されている。また真
空チャンバー101にはエッチングガスを供給するため
のエッチングガス供給装置106が接続されている。
2. Description of the Related Art FIG. 15 is a schematic view showing an etching apparatus which is one of conventional semiconductor wafer manufacturing apparatuses.
Referring to FIG. 15, a conventional etching apparatus 100 includes a vacuum chamber 101 for performing an etching process, and a load lock chamber 102 used when loading and unloading wafers 104 and 105. Vacuum chamber 10
A pair of electrodes 107 and 108 opposed to each other are provided in one.
Is installed. The electrode 107 is grounded, and the high frequency power supply 103 is connected to the electrode 108. An etching gas supply device 106 for supplying an etching gas is connected to the vacuum chamber 101.

【0003】半導体ウェハ104および105を製造す
る方法においてエッチング工程は不可欠である。エッチ
ング装置100を使用する場合には、半導体材料ガス
(エッチングガス)を真空チャンバー101内に導入す
る。そして、高周波電源103により高周波出力を電極
108および107間に印加することによってプラズマ
放電を起こさせてガスプラズマを形成する。このガスプ
ラズマによってエッチングが行なわれる。
An etching step is indispensable in a method of manufacturing semiconductor wafers 104 and 105. When using the etching apparatus 100, a semiconductor material gas (etching gas) is introduced into the vacuum chamber 101. Then, a high-frequency output is applied between the electrodes 108 and 107 by the high-frequency power source 103 to cause plasma discharge to form gas plasma. Etching is performed by this gas plasma.

【0004】最近では微細パターン化が進行しており、
従来のドライエッチング技術のみでは加工が不可能にな
りつつある。そこで、従来、エッチングガスとして、エ
ッチングするためだけのガスからエッチング側壁を保護
するデポ性(堆積性)のガスを用いることが提案されて
いる。このようなデポ性のガスをガスプラズマ化するこ
とによって、被エッチング物の側壁を保護しながらエッ
チングすることが可能となる。
Recently, fine patterning has been progressing,
Processing is becoming impossible with only conventional dry etching techniques. Therefore, conventionally, it has been proposed to use, as an etching gas, a deposition (deposition) gas that protects an etching side wall from a gas only for etching. By converting such a deposition gas into gas plasma, etching can be performed while protecting the side wall of the object to be etched.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
ようなデポ性のガスをエッチングガスとして用いる方法
では、被エッチング物である半導体ウェハにエッチング
中のデポ性ガスの堆積物が蓄積されて異物となり、この
異物がウェハ製造中の歩留(良品率)を低下させるとい
う不都合が生じていた。従来ではこのような不都合を解
消するために、図15に示したように、実際にエッチン
グを行なった製造工程中の半導体ウェハ105を一旦エ
ッチング装置100外へ搬出して異物検査を行なってい
た。そしてその異物検査の結果に基づき、異物数に応じ
て、エッチングチャンバー101をクリーニングした
り、その他の部分をクリーニングしたり、あるいは電極
107および108を交換するなどの方法によって処理
していた。しかしながら、異物数がどの程度の場合にク
リーニングを行なうかおよび異物数がどの程度の場合に
真空チャンバー101のクリーニングまたは電極107
および108の交換などを行なうかの基準は、すべて経
験的に判断しており、必ずしも適切なクリーニングを行
なうことは困難であった。つまり、従来では、どの程度
の異物数でクリーニングすべきかという基準が曖昧であ
り、かつ、どの程度の異物数でどこをどうクリーニング
すべきかまたどれくらいクリーニングすればよいかの基
準も曖昧であったため、適切なクリーニングを行なうの
は困難であった。その結果、不必要にクリーニングを実
施することもあり、その場合には装置の稼働率が低下す
るという問題点があった。また、本来のクリーニングが
必要な装置にクリーニングが行なわれないというような
不都合も生じており、この場合にはデバイス完成品の不
良率が増加し、歩留を向上することが困難であった。な
お、エッチング工程以外の工程でも異物は発生していた
が、この場合も上記と同様基準があいまいであるという
問題点があった。
However, in the above-mentioned method using a depot gas as an etching gas, deposits of the depot gas during etching are accumulated on a semiconductor wafer to be etched and become foreign matters. However, there is a problem that the foreign matter lowers the yield (rate of non-defective products) during wafer manufacturing. Conventionally, in order to solve such inconvenience, as shown in FIG. 15, the semiconductor wafer 105 in the manufacturing process where etching has been actually performed is once carried out of the etching apparatus 100 to perform a foreign substance inspection. Then, based on the result of the foreign substance inspection, processing is performed by a method such as cleaning the etching chamber 101, cleaning other parts, or replacing the electrodes 107 and 108 according to the number of foreign substances. However, when the number of foreign substances is to be cleaned, and when the number of foreign substances is, the cleaning of the vacuum chamber 101 or the electrode 107 is performed.
All of the criteria for exchanging the parts 108 and 108 are empirically determined, and it is difficult to perform appropriate cleaning. In other words, in the past, the standard of how much foreign matter should be cleaned was ambiguous, and the standard of how much foreign matter should be cleaned where and how much should be cleaned was ambiguous. It was difficult to perform a proper cleaning. As a result, cleaning may be performed unnecessarily, and in that case, there is a problem that the operation rate of the apparatus is reduced. In addition, there is also a disadvantage that the cleaning is not performed on an apparatus that originally needs cleaning, and in this case, the defective rate of a completed device increases, and it is difficult to improve the yield. Although foreign matter was generated in steps other than the etching step, there was a problem that the standard was ambiguous in this case as well.

【0006】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の1つの目的は、
装置の稼働率を落とすことなく歩留(良品率)を向上す
ることが可能な半導体装置の製造システムおよびそれを
用いた半導体装置の製造方法を提供することである。
[0006] The present invention has been made to solve the above-mentioned problems, and one object of the present invention is to provide:
An object of the present invention is to provide a semiconductor device manufacturing system capable of improving the yield (non-defective product rate) without lowering the operation rate of the device, and a semiconductor device manufacturing method using the same.

【0007】この発明のもう1つの目的は、各製造工程
に対応する製造装置の適切なクリーニングを行なうこと
が可能な半導体装置の製造システムおよびそれを用いた
半導体装置の製造方法を提供することを目的とする。
It is another object of the present invention to provide a semiconductor device manufacturing system and a semiconductor device manufacturing method using the same, which can perform appropriate cleaning of a manufacturing apparatus corresponding to each manufacturing process. Aim.

【0008】[0008]

【課題を解決するための手段】請求項1における半導体
装置の製造システムは、一括管理手段と判別手段とを備
えている。一括管理手段は、半導体ウェハの製造工程中
の各工程における異物に関するデータを集中的に管理す
るためのものである。判別手段は、一括管理手段による
データに基づいてクリーニングすべき工程を判別するた
めのものである。このような一括管理手段および判別手
段は、たとえばホスト計算機によって構成する。このよ
うに半導体ウェハの製造中の異物に関するデータを集中
的に管理することによって、各工程における異物に関す
るデータと製品不良率との関係を容易に分析することが
でき、その結果不良率に重大に影響する工程を把握する
ことができる。それにより、その工程における異物数を
重点的に管理してクリーニングを行なうことによって、
不良率をより有効に低減することもできる。また、不良
率にあまり影響しない工程ではクリーニング回数を減少
させることができ、その結果稼働率を落とすことなく歩
留を向上させることができる。
According to a first aspect of the present invention, there is provided a semiconductor device manufacturing system including a collective managing unit and a determining unit. The collective management means is for centrally managing data on foreign matter in each step of the semiconductor wafer manufacturing process. The determining means is for determining a process to be cleaned based on data by the collective managing means. Such collective management means and determination means are constituted by, for example, a host computer. In this way, by centrally managing the data on foreign matter during the manufacture of semiconductor wafers, it is possible to easily analyze the relationship between the data on foreign matter in each process and the product defect rate, and as a result, the defect rate is significantly reduced. It is possible to understand the process that affects. As a result, the number of foreign substances in the process is mainly controlled and cleaning is performed.
The defective rate can also be reduced more effectively. Further, the number of times of cleaning can be reduced in a process that does not significantly affect the defect rate, and as a result, the yield can be improved without lowering the operation rate.

【0009】請求項2の半導体装置の製造システムで
は、上記請求項1の構成に加えて、各工程に対応する製
造装置および検査装置を含み、異物に関するデータを一
括管理手段に上記製造装置および検査装置からオンライ
ンで伝送するよう構成する。
A semiconductor device manufacturing system according to a second aspect of the present invention includes, in addition to the configuration of the first aspect, a manufacturing apparatus and an inspection apparatus corresponding to each step, and collectively manages data relating to foreign substances by the collective management means. Configured to be transmitted online from the device.

【0010】請求項3における半導体装置の製造システ
ムでは、上記請求項1の構成において、さらに、各工程
に対応する製造装置を含むように構成するとともに、そ
の製造装置が製造装置内の異物を検出する手段を含むよ
うに構成する。
According to a third aspect of the present invention, in the semiconductor device manufacturing system according to the first aspect of the present invention, the manufacturing apparatus further includes a manufacturing apparatus corresponding to each step, and the manufacturing apparatus detects foreign matter in the manufacturing apparatus. It is configured to include means for performing

【0011】請求項4における半導体装置の製造システ
ムでは、上記請求項1の構成において、さらに各工程に
対応する製造装置を含むように構成し、その製造装置が
製造装置の内部をクリーニングするためのクリーニング
手段を含むように構成する。
According to a fourth aspect of the present invention, there is provided a semiconductor device manufacturing system according to the first aspect, further including a manufacturing apparatus corresponding to each step, wherein the manufacturing apparatus cleans the inside of the manufacturing apparatus. It is configured to include a cleaning unit.

【0012】請求項5に記載の半導体装置の製造システ
ムでは、上記請求項4の構成においてクリーニング手段
が、判別手段によってクリーニングが必要と判断された
場合に上記クリーニングが必要と判断された工程に対応
する製造装置のクリーニングを行なうように構成する。
According to a fifth aspect of the present invention, in the semiconductor device manufacturing system according to the fourth aspect, the cleaning means corresponds to the step in which the cleaning is determined to be necessary when the determining means determines that the cleaning is required. The cleaning of the manufacturing apparatus to be performed is performed.

【0013】請求項6における半導体装置の製造方法で
は、一括管理するステップと判別するステップとを備え
ている。一括管理するステップでは、半導体ウェハの製
造中の各工程における異物に関するデータを一括管理す
る。判別するステップでは、上記一括管理しているデー
タに基づいてクリーニングすべき工程を判別する。これ
により上記請求項1と同様の効果を得ることができる。
The method of manufacturing a semiconductor device according to claim 6 includes a step of collectively managing and a step of determining. In the step of collectively managing, data relating to foreign matter in each process during the manufacture of the semiconductor wafer is collectively managed. In the determining step, a process to be cleaned is determined based on the collectively managed data. Thus, the same effect as the first aspect can be obtained.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0015】まず、半導体装置の製造プロセスについて
図1を参照して説明する。半導体装置の製造プロセスで
は、たとえばスパッタ法やCVD法などを用いて膜を形
成する工程(S1)と、所望のパターンを焼付ける写真
製版工程(P1)と、そのパターンに応じてパターン加
工を行なうエッチング工程(E1)とから構成されてい
る。これらの各工程が実際異物の発生源となっている。
したがって、本実施の形態では、各工程ごとに異物数を
検出し、それらを一括管理する。それにより異物が多く
発生している工程および装置が明確になり、その結果異
物を低減するための的確なクリーニング処置が可能とな
り、稼働率および歩留向上に繋がる。
First, a manufacturing process of a semiconductor device will be described with reference to FIG. In a semiconductor device manufacturing process, for example, a step of forming a film using a sputtering method or a CVD method (S1), a photoengraving step of printing a desired pattern (P1), and pattern processing according to the pattern. And an etching step (E1). Each of these steps is actually a source of foreign matter.
Therefore, in the present embodiment, the number of foreign substances is detected for each process, and these are collectively managed. As a result, a process and an apparatus in which a large amount of foreign matter is generated become clear, and as a result, an accurate cleaning process for reducing the foreign matter can be performed, which leads to an improvement in the operation rate and the yield.

【0016】このように各製造工程に対応する異物数を
一括管理するためには、たとえば図2に示すような構成
が考えられる。図2では、エッチング装置(E1)、ス
パッタ装置(S1)、CVD装置(C1)および他のエ
ッチング装置(E2)などの各工程に対応した製造装置
と、異物解析装置(I1)および異物検査機(I2)な
どの検査装置とをともにホスト計算機(ホストコンピュ
ータ)5に接続する。そして、エッチング装置(E1)
などからの異物データをホスト計算機5によって集中的
に管理する。その場合、エッチング装置(E1)などに
よって検出された異物数は各ウェハの処理ごとにファイ
ル管理され、ホスト計算機5にオンラインで伝送され
る。各プロセスのデータがすべてオンラインにてホスト
計算機5に伝送され、データの蓄積および統計処理がな
され、各ファイルごとにトレンド管理(傾向管理)がな
される。
In order to collectively manage the number of foreign substances corresponding to each manufacturing process as described above, for example, a configuration as shown in FIG. 2 can be considered. In FIG. 2, manufacturing apparatuses corresponding to respective processes such as an etching apparatus (E1), a sputtering apparatus (S1), a CVD apparatus (C1), and another etching apparatus (E2), a foreign substance analyzing apparatus (I1), and a foreign substance inspection machine An inspection device such as (I2) is connected to the host computer (host computer) 5 together. And an etching device (E1)
Foreign matter data from the host computer 5 is centrally managed by the host computer 5. In this case, the number of foreign substances detected by the etching apparatus (E1) or the like is file-managed for each wafer process and transmitted to the host computer 5 online. All the data of each process is transmitted to the host computer 5 online, data accumulation and statistical processing are performed, and trend management (trend management) is performed for each file.

【0017】図2に示したような構成を達成するために
は、製造装置側にも従来と異なる構成が必要である。図
3には、図2に示した構成を達成するためのエッチング
装置(E1)の具体的構造が示されている。図3を参照
して、このエッチング装置では、真空チャンバー2内に
真空チャンバー2内の異物を検出するためのセンサ10
aおよび10bが設けられている。そしてセンサ10b
からの信号を受取るとともにホスト計算機5との信号の
やり取りを行なうCPU4もエッチング装置(E1)に
設けられている。
In order to achieve the configuration shown in FIG. 2, a configuration different from the conventional one is required on the manufacturing apparatus side. FIG. 3 shows a specific structure of the etching apparatus (E1) for achieving the configuration shown in FIG. Referring to FIG. 3, in this etching apparatus, a sensor 10 for detecting foreign matter in vacuum chamber 2 is provided in vacuum chamber 2.
a and 10b are provided. And the sensor 10b
The CPU 4 that receives signals from the host computer and exchanges signals with the host computer 5 is also provided in the etching apparatus (E1).

【0018】また、クリーニングが必要と判断された場
合に真空チャンバー2内にクリーニングガスを供給する
ためのクリーニングガス供給装置8も設けられている。
クリーニングガス供給装置8と真空チャンバー2との間
にはバルブ9が設けられている。また同様にエッチング
ガス供給装置6とバルブ7も設けられている。このよう
にエッチング装置(E1)を構成することによって、図
2で示されたような異物数データの一括管理を達成する
ことが可能となる。具体的には、エッチング処理中の異
物数をセンサ10aおよび10bによって検出し、その
検出信号をCPU4に送り、CPU4からホスト計算機
5に向かってデータをオンラインで伝送する。
Further, a cleaning gas supply device 8 for supplying a cleaning gas into the vacuum chamber 2 when it is determined that cleaning is necessary is provided.
A valve 9 is provided between the cleaning gas supply device 8 and the vacuum chamber 2. Similarly, an etching gas supply device 6 and a valve 7 are provided. By configuring the etching apparatus (E1) in this way, it is possible to achieve batch management of the foreign matter count data as shown in FIG. Specifically, the number of foreign substances during the etching process is detected by the sensors 10a and 10b, a detection signal is sent to the CPU 4, and data is transmitted from the CPU 4 to the host computer 5 online.

【0019】図2に示したスパッタ装置(S1)やCV
D装置(C1)なども図3に示したエッチング装置E1
と同様に構成することによって、図2に示したシステム
を達成することができる。さらに、図2に示したよう
に、異物解析装置(I2)(たとえばKLA社の異物解
析装置やフェイルビットマップ機能付プリテスタなど)
のデータもホスト計算機5に伝送してデータの蓄積およ
び統計処理などを行なう。
The sputtering apparatus (S1) shown in FIG.
The etching apparatus E1 shown in FIG. 3 also includes the D apparatus (C1).
The configuration shown in FIG. 2 can achieve the system shown in FIG. Further, as shown in FIG. 2, a foreign substance analyzer (I2) (for example, a foreign substance analyzer of KLA, a pretester with a fail bit map function, etc.)
Is transmitted to the host computer 5 to perform data accumulation and statistical processing.

【0020】ここで、KLAデータとはKLA社の異物
解析装置により検出したデータであり、具体的にはプロ
セス中のウェハ上の異物についてその場所、数および異
物内容を検出して分析したデータである。また、フェイ
ルビットマップとは電気特性を最終ウェハプロセス工程
にて測定する際に不良となったチップのウェハ上の位
置、そのチップ内の不良となった位置、不良数および不
良内容を検出し分析したデータである。図2に示したシ
ステムにおける統計処理方法としては、各プロセスご
との統計処理、トレンド(傾向)管理、各プロセス
間、各プロセスの組合せによる統計処理、トレンド管
理、歩留データと各プロセスとの相関関係統計処理、
異物検査機や異物解析装置間の相関関係統計処理、
異物解析装置データによる異物発生分析処理を行なう。
Here, the KLA data is data detected by a foreign substance analyzer of KLA, specifically, data obtained by detecting and analyzing the location, number and contents of foreign substances on a wafer during a process. is there. In addition, the fail bit map is used to detect and analyze the position of a defective chip on the wafer, the position of the defective chip in the chip, the number of defects, and the content of the defect when measuring the electrical characteristics in the final wafer process. Data. The statistical processing method in the system shown in FIG. 2 includes statistical processing for each process, trend (trend) management, statistical processing between processes, a combination of processes, trend management, correlation between yield data and each process. Relational statistics processing,
Statistical processing of correlation between foreign matter inspection machines and foreign matter analyzers,
Foreign matter generation analysis processing is performed based on the foreign matter analyzer data.

【0021】上記の各プロセスごとの統計処理および
トレンド管理については、図4〜図6に例が示されてい
る。図4は図1のスパッタ膜形成工程のスパッタ装置
(S1)の異物数測定データの2つの例((a),
(b))を示しており、図5はエッチング工程における
エッチング装置(E1)の異物数測定データの2つの例
((a),(b))を示している。また、図6は異物解
析工程における異物解析装置(I1)の処理ウェハごと
の異物数測定データである。図4を参照して、(a)の
場合には異物数が予め設定された基準値よりも常に小さ
いことがわかる。しかし、(b)の場合では所定の時間
における異物数が基準値を超えていることがわかる。同
様に、図5では、(a)では異物数は基準値を超えてい
ないが(b)では基準値を超えていることがわかる。ま
た、図6に示すように、異物解析装置による異物数デー
タでも基準値を超えている処理ウェハがあることがわか
る。
FIGS. 4 to 6 show examples of the above-described statistical processing and trend management for each process. FIG. 4 shows two examples ((a), FIG. 4) of the foreign matter number measurement data of the sputtering apparatus (S1) in the sputter film forming step of FIG.
(B)), and FIG. 5 shows two examples ((a) and (b)) of the foreign matter count measurement data of the etching apparatus (E1) in the etching step. FIG. 6 shows measurement data of the number of foreign substances for each processed wafer of the foreign substance analyzing apparatus (I1) in the foreign substance analysis step. Referring to FIG. 4, it can be seen that in the case of (a), the number of foreign substances is always smaller than the preset reference value. However, in the case of (b), it can be seen that the number of foreign substances in the predetermined time exceeds the reference value. Similarly, in FIG. 5, it can be seen that the number of foreign substances does not exceed the reference value in (a), but exceeds the reference value in (b). Further, as shown in FIG. 6, it can be seen that there is a processed wafer exceeding the reference value even in the foreign substance count data by the foreign substance analyzing apparatus.

【0022】上記の各プロセス間における統計処理や
各プロセスの組合せによる統計処理の一例を図7および
図8に示している。具体的には、図7には、異物解析装
置(I1)の異物数データとエッチング装置(E1)と
の関係が示されており、図8には異物解析装置(I1)
の異物数データとスパッタ装置(S1)の異物数データ
との関係が示されている。図7および図8を参照して、
I1の異物数とE1の異物数との間には相関関係がある
が、I1の異物数とS1の異物数との間にはあまり相関
関係がないことがわかる。
FIGS. 7 and 8 show an example of statistical processing between the above-described processes and statistical processing by a combination of the processes. Specifically, FIG. 7 shows the relationship between the foreign matter count data of the foreign matter analyzer (I1) and the etching apparatus (E1), and FIG. 8 shows the foreign matter analyzer (I1).
The relationship between the data of the number of foreign substances and the data of the number of foreign substances of the sputtering apparatus (S1) is shown. Referring to FIG. 7 and FIG.
It can be seen that there is a correlation between the number of foreign substances in I1 and the number of foreign substances in E1, but there is not much correlation between the number of foreign substances in I1 and the number of foreign substances in S1.

【0023】上記したの歩留データと各プロセスとの
相関関係の例として図9および図10が示される。図9
はエッチング装置(E1)の異物数データとデバイス歩
留との関係を示したものであり、図10はスパッタ装置
(S1)の異物数データとデバイス歩留との関係を示し
たものである。図9および図10を参照して、デバイス
歩留とエッチング装置(E1)の異物数とは相関関係が
あるが、デバイス歩留とスパッタ装置の異物数データと
はあまり相関関係がないことがわかる。
FIGS. 9 and 10 show examples of the correlation between the above-described yield data and each process. FIG.
FIG. 10 shows the relationship between the foreign matter count data of the etching apparatus (E1) and the device yield, and FIG. 10 shows the relationship between the foreign matter count data of the sputtering apparatus (S1) and the device yield. Referring to FIGS. 9 and 10, it can be seen that there is a correlation between the device yield and the number of foreign substances in the etching apparatus (E1), but there is little correlation between the device yield and the data on the number of foreign substances in the sputtering apparatus. .

【0024】図7〜図10の統計処理結果に基づけばス
パッタ装置の異物数とデバイス歩留とはあまり相関関係
がないので、図4に示したスパッタ装置の(b)の場合
のように異物数の多い場合でも、必ずしもクリーニング
を行なう必要のないことがわかる。図4および図5に示
した(a)および(b)の例を組合せた4つのケースの
場合を図11に示している。図11を参照して、ケース
3の場合のようにエッチング装置(E1)の異物数が基
準値よりも低い場合(a)には、たとえスパッタ装置
(S1)の異物数が基準値を超えていても(b)、クリ
ーニングは必ずしも行なう必要はない。従来ではこのケ
ース3のような場合にはスパッタ装置のクリーニングを
行なっていたのに対し、本実施形態ではそのクリーニン
グを省略することができ、装置の稼働率を落とすことな
く歩留を向上させることができる。
Based on the statistical processing results shown in FIGS. 7 to 10, there is little correlation between the number of foreign substances in the sputtering apparatus and the device yield. Therefore, as shown in FIG. It can be seen that cleaning is not necessarily required even when the number is large. FIG. 11 shows four cases in which the examples of (a) and (b) shown in FIGS. 4 and 5 are combined. Referring to FIG. 11, when the number of foreign particles in etching apparatus (E1) is lower than the reference value as in Case 3, (a), even if the number of foreign particles in sputtering apparatus (S1) exceeds the reference value. However, (b), cleaning need not always be performed. Conventionally, in the case of the case 3, the sputtering apparatus is cleaned, but in the present embodiment, the cleaning can be omitted, and the yield can be improved without lowering the operation rate of the apparatus. Can be.

【0025】また、上記の異物解析装置間の相関関係
統計処理については、図示はしていないが、たとえばK
LA装置での異物データ(各プロセスでの異物数)とプ
リテスタでのフェイルビットデータ(チップが電気特性
としてNGになる確率)との相関を取る。これにより、
真に歩留に関与しているプロセスを見出すとともに相関
データよりその異物の低減および管理強化を行なってい
く。また、上記の異物解析装置データによる異物発生
分析処理については、KLAデータ(各プロセスでの異
物の場所)とフェイルビットマップデータ(チップが電
気特性としてNGになる場所)を重畳させることによっ
て異物発生源の分析を行なう。図12および図13を用
いてその具体例を説明する。図12は、フェイルビット
マップデータ(チップが電気特性としてNGになる場
所)を×印で示している。また、図13は各プロセスで
の異物の場所をKLA社の異物解析装置(I1)により
分析したものである。○印が異物の場所を示している。
図12に示した×印と図13に示した○印とが一致する
場所に対応する図12の×印のところに○印を付してい
る。この図12に示された×および○印の両方を有する
位置では異物に起因してチップの不良が発生していると
いうことがわかる。
The above-described statistical processing of the correlation between the foreign substance analyzing devices is not shown in the figure.
The correlation between the foreign substance data in the LA device (the number of foreign substances in each process) and the fail bit data (the probability that the chip becomes NG as an electrical characteristic) in the pretester is calculated. This allows
We will find out the processes that are truly involved in the yield, and reduce and enhance the management of the foreign substances based on the correlation data. In the foreign matter generation analysis processing using the above foreign matter analysis device data, the KLA data (the place of the foreign matter in each process) and the fail bit map data (the place where the chip becomes NG as an electrical characteristic) are superimposed to generate the foreign matter. Perform source analysis. A specific example will be described with reference to FIGS. FIG. 12 shows fail bitmap data (a place where a chip becomes NG as an electrical characteristic) with an x mark. FIG. 13 shows the location of foreign matter in each process analyzed by a foreign matter analyzer (I1) manufactured by KLA. A mark indicates the location of the foreign matter.
A circle is attached to a place of the cross in FIG. 12 corresponding to a place where the cross in FIG. 12 matches the circle in FIG. It can be seen that a chip defect has occurred at a position having both the X and O marks shown in FIG.

【0026】上記した〜の統計処理によって、どの
工程の異物が製品の歩留に影響しているのかを分析する
ことができ、デバイスの特性に影響を及ぼす工程を重点
的に管理することができるという利点がある。
By the above-mentioned statistical processing, it is possible to analyze in which process the foreign matter affects the yield of the product, and it is possible to mainly manage the process which affects the characteristics of the device. There is an advantage.

【0027】なお、装置構成の変化、装置自身の変更、
プロセスの変更および作製品種の変更によって上記した
ような各相関関係が変化する。したがって、ホストコン
ピュータ5による統計処理の結果に基づき処置方法(ク
リーニング方法)を決定する必要がある。
It should be noted that changes in the device configuration, changes in the device itself,
The above-described correlations change due to a change in the process and a change in the product type. Therefore, it is necessary to determine a treatment method (cleaning method) based on the result of the statistical processing by the host computer 5.

【0028】本実施の形態では、上記のようにホスト計
算機5を用いて各工程における異物数を一括管理すると
ともに、そのデータと最終的な製品の歩留率との相関関
係などを分析することによって、どのタイミングでどの
工程の製造装置をクリーニングすべきかを容易に判別す
ることができる。そして、さらにホスト計算機5で判明
したクリーニングすべき装置については、信号を各プロ
セス装置に送りクリーニングの指示を出す。これによ
り、各装置のCPU内で信号が処理され、たとえば図3
に示したエッチング装置では、エッチング処理を中断し
セルフクリーニングのシーケンスに変更される。これに
より、エッチングガス供給装置6からのエッチングガス
の供給がバルブ7によって自動的に停止され、この後バ
ルブ9の操作によってクリーニングガスがクリーニング
ガス供給装置8から自動的に真空チャンバー2内に供給
され、クリーニングが行なわれる。他の装置の場合も同
様の動作が行なわれる。
In the present embodiment, the number of foreign substances in each process is collectively managed using the host computer 5 as described above, and the correlation between the data and the final product yield is analyzed. Accordingly, it is possible to easily determine at which timing the manufacturing apparatus of which process should be cleaned. Further, for the device to be cleaned which is found by the host computer 5, a signal is sent to each process device to issue a cleaning instruction. As a result, signals are processed in the CPU of each device.
In the etching apparatus shown in (1), the etching process is interrupted and the sequence is changed to a self-cleaning sequence. Thereby, the supply of the etching gas from the etching gas supply device 6 is automatically stopped by the valve 7, and thereafter, the cleaning gas is automatically supplied from the cleaning gas supply device 8 into the vacuum chamber 2 by operating the valve 9. , Cleaning is performed. Similar operations are performed for other devices.

【0029】上述したホスト計算機によるクリーニング
動作の概略的なフローが図14に示されている。図14
を参照して、この処理は全てオンラインで行われる。ま
た、異物解析装置では異物の種類(ゴミかまたは金属な
どか)についても分析可能であり、フェイルビット付プ
リテスタではどの工程で不良となったのかを分析するこ
とができる。
FIG. 14 shows a schematic flow of the cleaning operation by the host computer described above. FIG.
, This processing is all performed online. The foreign substance analyzer can also analyze the type of foreign substance (whether it is dust or metal), and the pretester with a fail bit can analyze in which process a failure has occurred.

【0030】なお、上記実施の形態では、エッチング装
置およびスパッタ装置の組合せについて述べたが、本発
明はこれに限らず、他の工程間の装置の組合せでも同様
に適用可能である。また、異物分析データと各工程の異
物数データとの組合せに基づいてクリーニングの是非の
判断を行なう場合について述べたが、各工程の異物数デ
ータのみに基づいて行なってもよく、これらのデータが
統計処理可能であれば同様の効果を奏する。また、異物
分析データ間のみの組合せに基づいてどの工程でクリー
ニングすべきかの判断を行なってもよい。さらに、本実
施の形態では、装置の内部の異物データを検出してオン
ラインでホスト計算機に伝送する方法を述べたが、本発
明はこれに限らず、異物モニタウェハを用いてその異物
モニタウェハ自体の異物数データを検出する方法であっ
てもよい。また、図2に示した6つの装置以上の装置を
含む半導体製造システムにおいても各装置ごとに異物数
検出手段を設けてオンライン化するようにしてもよい。
In the above embodiment, a combination of an etching apparatus and a sputtering apparatus has been described. However, the present invention is not limited to this, and can be similarly applied to a combination of apparatuses between other processes. In addition, although a case has been described where the determination of cleaning is performed based on a combination of the foreign substance analysis data and the foreign substance count data of each step, the determination may be made based only on the foreign substance count data of each step. The same effect is obtained if statistical processing is possible. Further, it may be determined at which step cleaning should be performed based on a combination of only the foreign substance analysis data. Further, in the present embodiment, the method of detecting foreign matter data inside the apparatus and transmitting the foreign matter data to the host computer online has been described. However, the present invention is not limited to this. Alternatively, a method of detecting the number data of foreign substances may be used. Further, in the semiconductor manufacturing system including six or more devices shown in FIG. 2, a foreign matter number detecting means may be provided for each device to bring the device online.

【0031】[0031]

【発明の効果】以上のように、請求項1〜5に記載の半
導体装置の製造システムによれば、各工程の製造装置の
適切なクリーニングを行なうことによって、装置の稼働
率を低下させることなく歩留(良品率)を向上させるこ
とができる。
As described above, according to the semiconductor device manufacturing system according to the first to fifth aspects, by appropriately cleaning the manufacturing apparatus in each step, the operating rate of the apparatus is not reduced. Yield (non-defective rate) can be improved.

【0032】請求項6に記載の半導体装置の製造方法に
よれば、余分なクリーニングを省略することができるの
で、装置の稼働率を落とすことなく歩留を向上すること
ができる。
According to the method of manufacturing a semiconductor device according to the sixth aspect, unnecessary cleaning can be omitted, so that the yield can be improved without lowering the operation rate of the device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施の形態による半導体装置の製
造プロセスの一例を示した図である。
FIG. 1 is a diagram showing an example of a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図2】 本発明の一実施の形態による半導体装置の製
造システムの構成を示した概略図である。
FIG. 2 is a schematic diagram showing a configuration of a semiconductor device manufacturing system according to an embodiment of the present invention.

【図3】 図2に示したホスト計算機とエッチング装置
の詳細を示した構成図である。
FIG. 3 is a configuration diagram showing details of a host computer and an etching apparatus shown in FIG. 2;

【図4】 図1に示したスパッタ膜形成工程における時
間と異物数データとの関係を示した相関図である。
FIG. 4 is a correlation diagram showing a relationship between time and foreign matter count data in the sputter film forming step shown in FIG.

【図5】 図1に示したエッチング工程における時間と
異物数データとの関係を示した相関図である。
FIG. 5 is a correlation diagram showing a relationship between time and foreign matter count data in the etching step shown in FIG. 1;

【図6】 図1に示した異物解析工程の異物解析装置に
おける各処理ウェハごとの異物数データを示した図であ
る。
FIG. 6 is a view showing foreign matter count data for each processing wafer in the foreign matter analyzing apparatus in the foreign matter analyzing step shown in FIG. 1;

【図7】 異物解析装置(I1)の異物数とエッチング
装置(E1)の異物数との関係を示した相関図である。
FIG. 7 is a correlation diagram showing a relationship between the number of foreign substances in the foreign substance analyzer (I1) and the number of foreign substances in the etching apparatus (E1).

【図8】 図1に示した異物解析工程の異物解析装置
(I1)とスパッタ装置(S1)の異物数との関係を示
した相関図である。
FIG. 8 is a correlation diagram showing a relationship between the number of foreign substances in the foreign substance analyzing apparatus (I1) and the number of foreign substances in the sputtering apparatus (S1) in the foreign substance analyzing step shown in FIG.

【図9】 デバイスの歩留とエッチング装置(E1)の
異物数との関係を示した相関図である。
FIG. 9 is a correlation diagram showing a relationship between a device yield and the number of foreign substances in the etching apparatus (E1).

【図10】 デバイス歩留とスパッタ装置(S1)の異
物数との関係を示した相関図である。
FIG. 10 is a correlation diagram showing a relationship between a device yield and the number of foreign particles in the sputtering apparatus (S1).

【図11】 図4および図5に示した(a)および
(b)の場合の組合せの処置方法を示した図である。
FIG. 11 is a diagram showing a combination treatment method in the cases (a) and (b) shown in FIGS. 4 and 5;

【図12】 半導体ウェハ上の不良チップの位置を示し
た平面図である。
FIG. 12 is a plan view showing a position of a defective chip on a semiconductor wafer.

【図13】 異物解析装置による半導体ウェハ上の異物
の位置を示した図である。
FIG. 13 is a view showing the position of a foreign substance on a semiconductor wafer by the foreign substance analyzing apparatus.

【図14】本発明のホスト計算機によるクリーニング動
作の概略的なフローを示した図である。
FIG. 14 is a diagram showing a schematic flow of a cleaning operation by the host computer of the present invention.

【図15】 従来のエッチング装置の構成と異物検査・
処理工程を説明するための概略図である。
FIG. 15 shows the structure of a conventional etching apparatus and the inspection of foreign matter.
It is a schematic diagram for explaining a processing process.

【符号の説明】[Explanation of symbols]

2 真空チャンバー、4 CPU、5 ホスト計算機、
8 クリーニングガス供給装置、9 バルブ、10a,
10b センサ。
2 vacuum chamber, 4 CPU, 5 host computer,
8 cleaning gas supply device, 9 valve, 10a,
10b Sensor.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハの製造工程中の各工程にお
ける異物に関するデータを集中的に管理するための一括
管理手段と、 前記一括管理手段によるデータに基づいてクリーニング
すべき工程を判別するための判別手段とを備えた、半導
体装置の製造システム。
1. A collective management means for centrally managing data relating to foreign matter in each step of a semiconductor wafer manufacturing process, and a determination for determining a step to be cleaned based on data by the collective management means. And a means for manufacturing a semiconductor device.
【請求項2】 前記各工程に対応する製造装置および検
査装置を含み、前記異物に関するデータは前記製造装置
および検査装置から前記一括管理手段にオンラインで伝
送される、請求項1に記載の半導体装置の製造システ
ム。
2. The semiconductor device according to claim 1, further comprising a manufacturing apparatus and an inspection apparatus corresponding to each of said steps, wherein data relating to said foreign matter is transmitted online from said manufacturing apparatus and said inspection apparatus to said collective management means. Manufacturing system.
【請求項3】 前記各工程に対応する製造装置を含み、
前記製造装置は前記製造装置内の異物を検出する手段を
含む、請求項1に記載の半導体装置の製造システム。
3. A manufacturing apparatus corresponding to each of the steps,
2. The semiconductor device manufacturing system according to claim 1, wherein said manufacturing apparatus includes a unit for detecting a foreign substance in said manufacturing apparatus.
【請求項4】 前記各工程に対応する製造装置を含み、 前記製造装置は前記製造装置の内部をクリーニングする
ためのクリーニング手段を含む、請求項1に記載の半導
体装置の製造システム。
4. The semiconductor device manufacturing system according to claim 1, further comprising a manufacturing apparatus corresponding to each of the steps, wherein the manufacturing apparatus includes a cleaning unit for cleaning the inside of the manufacturing apparatus.
【請求項5】 前記クリーニング手段は、前記判別手段
によってクリーニングが必要と判断された場合に前記ク
リーニングが必要と判断された工程に対応する製造装置
のクリーニングを行なう、請求項4に記載の半導体装置
の製造システム。
5. The semiconductor device according to claim 4, wherein said cleaning means cleans the manufacturing apparatus corresponding to the step determined to require cleaning when said determination means determines that cleaning is necessary. Manufacturing system.
【請求項6】 半導体ウェハの製造工程中の各工程にお
ける異物に関するデータを一括管理するステップと、 前記一括管理しているデータに基づいてクリーニングす
べき工程を判別するステップとを備えた、半導体装置の
製造方法。
6. A semiconductor device, comprising: a step of collectively managing data relating to foreign matter in each step of a semiconductor wafer manufacturing process; and a step of determining a step to be cleaned based on the collectively managed data. Manufacturing method.
JP19666196A 1996-07-25 1996-07-25 Semiconductor device manufacturing system and semiconductor device manufacturing method using the same Expired - Fee Related JP3862322B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19666196A JP3862322B2 (en) 1996-07-25 1996-07-25 Semiconductor device manufacturing system and semiconductor device manufacturing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19666196A JP3862322B2 (en) 1996-07-25 1996-07-25 Semiconductor device manufacturing system and semiconductor device manufacturing method using the same

Publications (2)

Publication Number Publication Date
JPH1041203A true JPH1041203A (en) 1998-02-13
JP3862322B2 JP3862322B2 (en) 2006-12-27

Family

ID=16361502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19666196A Expired - Fee Related JP3862322B2 (en) 1996-07-25 1996-07-25 Semiconductor device manufacturing system and semiconductor device manufacturing method using the same

Country Status (1)

Country Link
JP (1) JP3862322B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190509A (en) * 2000-12-22 2002-07-05 Mitsubishi Electric Corp Inspection analysis method and semiconductor device
JP2006202912A (en) * 2005-01-19 2006-08-03 Tokyo Electron Ltd Method and program of inspecting substrate processing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190509A (en) * 2000-12-22 2002-07-05 Mitsubishi Electric Corp Inspection analysis method and semiconductor device
US6551847B2 (en) 2000-12-22 2003-04-22 Mitsubishi Denki Kabushiki Kaisha Inspection analyzing apparatus and semiconductor device
JP2006202912A (en) * 2005-01-19 2006-08-03 Tokyo Electron Ltd Method and program of inspecting substrate processing apparatus

Also Published As

Publication number Publication date
JP3862322B2 (en) 2006-12-27

Similar Documents

Publication Publication Date Title
US5993615A (en) Method and apparatus for detecting arcs
JP4008899B2 (en) Semiconductor device manufacturing system and semiconductor device manufacturing method
US7469195B2 (en) Integrated stepwise statistical process control in a plasma processing system
KR100299802B1 (en) Semiconductor manufacturing system for processing wafers
JPH09180976A (en) Control method of semiconductor manufacturing process by feedback of failure analysis
TWI272675B (en) Plasma processing apparatus and plasma processing method
JP3660896B2 (en) Maintenance method of plasma processing apparatus
US6469518B1 (en) Method and apparatus for determining measurement frequency based on hardware age and usage
JP2006157029A (en) Manufacturing system and method of semiconductor device
JP2004025057A (en) Substrate treatment system, substrate treatment apparatus, substrate treatment method, program, and recording medium
US20060151429A1 (en) Plasma processing method
JP4363860B2 (en) Foreign matter management device and foreign matter management method for vacuum processing apparatus
JP3862322B2 (en) Semiconductor device manufacturing system and semiconductor device manufacturing method using the same
JP4781505B2 (en) Processing device automatic inspection method and automatic return method
JP2005286102A (en) Vacuum processing equipment and vacuum processing method
JPH085542A (en) Method and apparatus for fabricating semiconductor device
JPH10223499A (en) Method and system for manufacture of product as well as operating method for a plurality of working and treatment devices
US8206996B2 (en) Etch tool process indicator method and apparatus
JP2007088497A (en) Process control system, process control method and process processing device
JP2003045846A (en) Monitoring and controlling method of semiconductor- manufacturing apparatus
US5604134A (en) Particle monitoring method for plasma reactors with moving gas distribution housings
JP2001262355A (en) Plasma, cvd system, and method for detecting its malfunction
US6374194B1 (en) System and method of diagnosing particle formation
JP2001118762A (en) Method and device for manufacturing semiconductor device
KR100689696B1 (en) semiconductor device manufacturing system and using method there of

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060926

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees