JP3862322B2 - Semiconductor device manufacturing system and semiconductor device manufacturing method using the same - Google Patents

Semiconductor device manufacturing system and semiconductor device manufacturing method using the same Download PDF

Info

Publication number
JP3862322B2
JP3862322B2 JP19666196A JP19666196A JP3862322B2 JP 3862322 B2 JP3862322 B2 JP 3862322B2 JP 19666196 A JP19666196 A JP 19666196A JP 19666196 A JP19666196 A JP 19666196A JP 3862322 B2 JP3862322 B2 JP 3862322B2
Authority
JP
Japan
Prior art keywords
data
foreign matter
semiconductor device
cleaning
foreign
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19666196A
Other languages
Japanese (ja)
Other versions
JPH1041203A (en
Inventor
和裕 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP19666196A priority Critical patent/JP3862322B2/en
Publication of JPH1041203A publication Critical patent/JPH1041203A/en
Application granted granted Critical
Publication of JP3862322B2 publication Critical patent/JP3862322B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体装置の製造システムおよびそれを用いた半導体装置の製造方法に関し、より特定的には、半導体ウェハの製造工程中の異物を検出する半導体装置の製造システムおよびそれを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
図15は、従来の半導体ウェハの製造装置の1つであるエッチング装置を示した概略図である。図15を参照して、従来のエッチング装置100は、エッチング処理を行なう真空チャンバー101と、ウェハ104および105の搬入および搬出時に使用するロードロック室102とを備えている。真空チャンバー101内には互いに対向する1対の電極107および108が設置されている。電極107は接地されており、電極108には高周波電源103が接続されている。また真空チャンバー101にはエッチングガスを供給するためのエッチングガス供給装置106が接続されている。
【0003】
半導体ウェハ104および105を製造する方法においてエッチング工程は不可欠である。エッチング装置100を使用する場合には、半導体材料ガス(エッチングガス)を真空チャンバー101内に導入する。そして、高周波電源103により高周波出力を電極108および107間に印加することによってプラズマ放電を起こさせてガスプラズマを形成する。このガスプラズマによってエッチングが行なわれる。
【0004】
最近では微細パターン化が進行しており、従来のドライエッチング技術のみでは加工が不可能になりつつある。そこで、従来、エッチングガスとして、エッチングするためだけのガスからエッチング側壁を保護するデポ性(堆積性)のガスを用いることが提案されている。このようなデポ性のガスをガスプラズマ化することによって、被エッチング物の側壁を保護しながらエッチングすることが可能となる。
【0005】
【発明が解決しようとする課題】
しかしながら、上記のようなデポ性のガスをエッチングガスとして用いる方法では、被エッチング物である半導体ウェハにエッチング中のデポ性ガスの堆積物が蓄積されて異物となり、この異物がウェハ製造中の歩留(良品率)を低下させるという不都合が生じていた。従来ではこのような不都合を解消するために、図15に示したように、実際にエッチングを行なった製造工程中の半導体ウェハ105を一旦エッチング装置100外へ搬出して異物検査を行なっていた。そしてその異物検査の結果に基づき、異物数に応じて、エッチングチャンバー101をクリーニングしたり、その他の部分をクリーニングしたり、あるいは電極107および108を交換するなどの方法によって処理していた。しかしながら、異物数がどの程度の場合にクリーニングを行なうかおよび異物数がどの程度の場合に真空チャンバー101のクリーニングまたは電極107および108の交換などを行なうかの基準は、すべて経験的に判断しており、必ずしも適切なクリーニングを行なうことは困難であった。つまり、従来では、どの程度の異物数でクリーニングすべきかという基準が曖昧であり、かつ、どの程度の異物数でどこをどうクリーニングすべきかまたどれくらいクリーニングすればよいかの基準も曖昧であったため、適切なクリーニングを行なうのは困難であった。その結果、不必要にクリーニングを実施することもあり、その場合には装置の稼働率が低下するという問題点があった。また、本来のクリーニングが必要な装置にクリーニングが行なわれないというような不都合も生じており、この場合にはデバイス完成品の不良率が増加し、歩留を向上することが困難であった。なお、エッチング工程以外の工程でも異物は発生していたが、この場合も上記と同様基準があいまいであるという問題点があった。
【0006】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、装置の稼働率を落とすことなく歩留(良品率)を向上することが可能な半導体装置の製造システムおよびそれを用いた半導体装置の製造方法を提供することである。
【0007】
この発明のもう1つの目的は、各製造工程に対応する製造装置の適切なクリーニングを行なうことが可能な半導体装置の製造システムおよびそれを用いた半導体装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1における半導体装置の製造システムは、一括管理手段と判別手段とを備えている。一括管理手段は、半導体ウェハの製造工程中の各工程における異物に関するデータを集中的に管理するためのものである。判別手段は、一括管理手段によるデータに基づいてクリーニングすべき工程を判別するためのものである。このような一括管理手段および判別手段は、たとえばホスト計算機によって構成する。このように半導体ウェハの製造中の異物に関するデータを集中的に管理することによって、各工程における異物に関するデータと製品不良率との関係を容易に分析することができ、その結果不良率に重大に影響する工程を把握することができる。それにより、その工程における異物数を重点的に管理してクリーニングを行なうことによって、不良率をより有効に低減することもできる。また、不良率にあまり影響しない工程ではクリーニング回数を減少させることができ、その結果稼働率を落とすことなく歩留を向上させることができる。
【0009】
請求項2の半導体装置の製造システムでは、上記請求項1の構成に加えて、各工程に対応する製造装置および検査装置を含み、異物に関するデータを一括管理手段に上記製造装置および検査装置からオンラインで伝送するよう構成する。
【0010】
請求項3における半導体装置の製造システムでは、上記請求項1の構成において、さらに、各工程に対応する製造装置を含むように構成するとともに、その製造装置が製造装置内の異物を検出する手段を含むように構成する。
【0011】
請求項4における半導体装置の製造システムでは、上記請求項1の構成において、さらに各工程に対応する製造装置を含むように構成し、その製造装置が製造装置の内部をクリーニングするためのクリーニング手段を含むように構成する。
【0012】
請求項5に記載の半導体装置の製造システムでは、上記請求項4の構成においてクリーニング手段が、判別手段によってクリーニングが必要と判断された場合に上記クリーニングが必要と判断された工程に対応する製造装置のクリーニングを行なうように構成する。
【0013】
請求項6における半導体装置の製造方法では、一括管理するステップと判別するステップとを備えている。一括管理するステップでは、半導体ウェハの製造中の各工程における異物に関するデータを一括管理する。判別するステップでは、上記一括管理しているデータに基づいてクリーニングすべき工程を判別する。これにより上記請求項1と同様の効果を得ることができる。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【0015】
まず、半導体装置の製造プロセスについて図1を参照して説明する。半導体装置の製造プロセスでは、たとえばスパッタ法やCVD法などを用いて膜を形成する工程(S1)と、所望のパターンを焼付ける写真製版工程(P1)と、そのパターンに応じてパターン加工を行なうエッチング工程(E1)とから構成されている。これらの各工程が実際異物の発生源となっている。したがって、本実施の形態では、各工程ごとに異物数を検出し、それらを一括管理する。それにより異物が多く発生している工程および装置が明確になり、その結果異物を低減するための的確なクリーニング処置が可能となり、稼働率および歩留向上に繋がる。
【0016】
このように各製造工程に対応する異物数を一括管理するためには、たとえば図2に示すような構成が考えられる。図2では、エッチング装置(E1)、スパッタ装置(S1)、CVD装置(C1)および他のエッチング装置(E2)などの各工程に対応した製造装置と、異物解析装置(I1)および異物検査機(I2)などの検査装置とをともにホスト計算機(ホストコンピュータ)5に接続する。そして、エッチング装置(E1)などからの異物データをホスト計算機5によって集中的に管理する。その場合、エッチング装置(E1)などによって検出された異物数は各ウェハの処理ごとにファイル管理され、ホスト計算機5にオンラインで伝送される。各プロセスのデータがすべてオンラインにてホスト計算機5に伝送され、データの蓄積および統計処理がなされ、各ファイルごとにトレンド管理(傾向管理)がなされる。
【0017】
図2に示したような構成を達成するためには、製造装置側にも従来と異なる構成が必要である。図3には、図2に示した構成を達成するためのエッチング装置(E1)の具体的構造が示されている。図3を参照して、このエッチング装置では、真空チャンバー2内に真空チャンバー2内の異物を検出するためのセンサ10aおよび10bが設けられている。そしてセンサ10bからの信号を受取るとともにホスト計算機5との信号のやり取りを行なうCPU4もエッチング装置(E1)に設けられている。
【0018】
また、クリーニングが必要と判断された場合に真空チャンバー2内にクリーニングガスを供給するためのクリーニングガス供給装置8も設けられている。クリーニングガス供給装置8と真空チャンバー2との間にはバルブ9が設けられている。また同様にエッチングガス供給装置6とバルブ7も設けられている。このようにエッチング装置(E1)を構成することによって、図2で示されたような異物数データの一括管理を達成することが可能となる。具体的には、エッチング処理中の異物数をセンサ10aおよび10bによって検出し、その検出信号をCPU4に送り、CPU4からホスト計算機5に向かってデータをオンラインで伝送する。
【0019】
図2に示したスパッタ装置(S1)やCVD装置(C1)なども図3に示したエッチング装置E1と同様に構成することによって、図2に示したシステムを達成することができる。さらに、図2に示したように、異物解析装置(I2)(たとえばKLA社の異物解析装置やフェイルビットマップ機能付プリテスタなど)のデータもホスト計算機5に伝送してデータの蓄積および統計処理などを行なう。
【0020】
ここで、KLAデータとはKLA社の異物解析装置により検出したデータであり、具体的にはプロセス中のウェハ上の異物についてその場所、数および異物内容を検出して分析したデータである。また、フェイルビットマップとは電気特性を最終ウェハプロセス工程にて測定する際に不良となったチップのウェハ上の位置、そのチップ内の不良となった位置、不良数および不良内容を検出し分析したデータである。図2に示したシステムにおける統計処理方法としては、▲1▼各プロセスごとの統計処理、トレンド(傾向)管理、▲2▼各プロセス間、各プロセスの組合せによる統計処理、トレンド管理、▲3▼歩留データと各プロセスとの相関関係統計処理、▲4▼異物検査機や異物解析装置間の相関関係統計処理、▲5▼異物解析装置データによる異物発生分析処理を行なう。
【0021】
上記▲1▼の各プロセスごとの統計処理およびトレンド管理については、図4〜図6に例が示されている。図4は図1のスパッタ膜形成工程のスパッタ装置(S1)の異物数測定データの2つの例((a),(b))を示しており、図5はエッチング工程におけるエッチング装置(E1)の異物数測定データの2つの例((a),(b))を示している。また、図6は異物解析工程における異物解析装置(I1)の処理ウェハごとの異物数測定データである。図4を参照して、(a)の場合には異物数が予め設定された基準値よりも常に小さいことがわかる。しかし、(b)の場合では所定の時間における異物数が基準値を超えていることがわかる。同様に、図5では、(a)では異物数は基準値を超えていないが(b)では基準値を超えていることがわかる。また、図6に示すように、異物解析装置による異物数データでも基準値を超えている処理ウェハがあることがわかる。
【0022】
上記▲2▼の各プロセス間における統計処理や各プロセスの組合せによる統計処理の一例を図7および図8に示している。具体的には、図7には、異物解析装置(I1)の異物数データとエッチング装置(E1)との関係が示されており、図8には異物解析装置(I1)の異物数データとスパッタ装置(S1)の異物数データとの関係が示されている。図7および図8を参照して、I1の異物数とE1の異物数との間には相関関係があるが、I1の異物数とS1の異物数との間にはあまり相関関係がないことがわかる。
【0023】
上記した▲3▼の歩留データと各プロセスとの相関関係の例として図9および図10が示される。図9はエッチング装置(E1)の異物数データとデバイス歩留との関係を示したものであり、図10はスパッタ装置(S1)の異物数データとデバイス歩留との関係を示したものである。図9および図10を参照して、デバイス歩留とエッチング装置(E1)の異物数とは相関関係があるが、デバイス歩留とスパッタ装置の異物数データとはあまり相関関係がないことがわかる。
【0024】
図7〜図10の統計処理結果に基づけばスパッタ装置の異物数とデバイス歩留とはあまり相関関係がないので、図4に示したスパッタ装置の(b)の場合のように異物数の多い場合でも、必ずしもクリーニングを行なう必要のないことがわかる。図4および図5に示した(a)および(b)の例を組合せた4つのケースの場合を図11に示している。図11を参照して、ケース3の場合のようにエッチング装置(E1)の異物数が基準値よりも低い場合(a)には、たとえスパッタ装置(S1)の異物数が基準値を超えていても(b)、クリーニングは必ずしも行なう必要はない。従来ではこのケース3のような場合にはスパッタ装置のクリーニングを行なっていたのに対し、本実施形態ではそのクリーニングを省略することができ、装置の稼働率を落とすことなく歩留を向上させることができる。
【0025】
また、上記▲4▼の異物解析装置間の相関関係統計処理については、図示はしていないが、たとえばKLA装置での異物データ(各プロセスでの異物数)とプリテスタでのフェイルビットデータ(チップが電気特性としてNGになる確率)との相関を取る。これにより、真に歩留に関与しているプロセスを見出すとともに相関データよりその異物の低減および管理強化を行なっていく。また、上記▲5▼の異物解析装置データによる異物発生分析処理については、KLAデータ(各プロセスでの異物の場所)とフェイルビットマップデータ(チップが電気特性としてNGになる場所)を重畳させることによって異物発生源の分析を行なう。図12および図13を用いてその具体例を説明する。図12は、フェイルビットマップデータ(チップが電気特性としてNGになる場所)を×印で示している。また、図13は各プロセスでの異物の場所をKLA社の異物解析装置(I1)により分析したものである。○印が異物の場所を示している。図12に示した×印と図13に示した○印とが一致する場所に対応する図12の×印のところに○印を付している。この図12に示された×および○印の両方を有する位置では異物に起因してチップの不良が発生しているということがわかる。
【0026】
上記した▲1▼〜▲5▼の統計処理によって、どの工程の異物が製品の歩留に影響しているのかを分析することができ、デバイスの特性に影響を及ぼす工程を重点的に管理することができるという利点がある。
【0027】
なお、装置構成の変化、装置自身の変更、プロセスの変更および作製品種の変更によって上記したような各相関関係が変化する。したがって、ホストコンピュータ5による統計処理の結果に基づき処置方法(クリーニング方法)を決定する必要がある。
【0028】
本実施の形態では、上記のようにホスト計算機5を用いて各工程における異物数を一括管理するとともに、そのデータと最終的な製品の歩留率との相関関係などを分析することによって、どのタイミングでどの工程の製造装置をクリーニングすべきかを容易に判別することができる。そして、さらにホスト計算機5で判明したクリーニングすべき装置については、信号を各プロセス装置に送りクリーニングの指示を出す。これにより、各装置のCPU内で信号が処理され、たとえば図3に示したエッチング装置では、エッチング処理を中断しセルフクリーニングのシーケンスに変更される。これにより、エッチングガス供給装置6からのエッチングガスの供給がバルブ7によって自動的に停止され、この後バルブ9の操作によってクリーニングガスがクリーニングガス供給装置8から自動的に真空チャンバー2内に供給され、クリーニングが行なわれる。他の装置の場合も同様の動作が行なわれる。
【0029】
上述したホスト計算機によるクリーニング動作の概略的なフローが図14に示されている。図14を参照して、この処理は全てオンラインで行われる。また、異物解析装置では異物の種類(ゴミかまたは金属などか)についても分析可能であり、フェイルビット付プリテスタではどの工程で不良となったのかを分析することができる。
【0030】
なお、上記実施の形態では、エッチング装置およびスパッタ装置の組合せについて述べたが、本発明はこれに限らず、他の工程間の装置の組合せでも同様に適用可能である。また、異物分析データと各工程の異物数データとの組合せに基づいてクリーニングの是非の判断を行なう場合について述べたが、各工程の異物数データのみに基づいて行なってもよく、これらのデータが統計処理可能であれば同様の効果を奏する。また、異物分析データ間のみの組合せに基づいてどの工程でクリーニングすべきかの判断を行なってもよい。さらに、本実施の形態では、装置の内部の異物データを検出してオンラインでホスト計算機に伝送する方法を述べたが、本発明はこれに限らず、異物モニタウェハを用いてその異物モニタウェハ自体の異物数データを検出する方法であってもよい。また、図2に示した6つの装置以上の装置を含む半導体製造システムにおいても各装置ごとに異物数検出手段を設けてオンライン化するようにしてもよい。
【0031】
【発明の効果】
以上のように、請求項1〜5に記載の半導体装置の製造システムによれば、各工程の製造装置の適切なクリーニングを行なうことによって、装置の稼働率を低下させることなく歩留(良品率)を向上させることができる。
【0032】
請求項6に記載の半導体装置の製造方法によれば、余分なクリーニングを省略することができるので、装置の稼働率を落とすことなく歩留を向上することができる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態による半導体装置の製造プロセスの一例を示した図である。
【図2】 本発明の一実施の形態による半導体装置の製造システムの構成を示した概略図である。
【図3】 図2に示したホスト計算機とエッチング装置の詳細を示した構成図である。
【図4】 図1に示したスパッタ膜形成工程における時間と異物数データとの関係を示した相関図である。
【図5】 図1に示したエッチング工程における時間と異物数データとの関係を示した相関図である。
【図6】 図1に示した異物解析工程の異物解析装置における各処理ウェハごとの異物数データを示した図である。
【図7】 異物解析装置(I1)の異物数とエッチング装置(E1)の異物数との関係を示した相関図である。
【図8】 図1に示した異物解析工程の異物解析装置(I1)とスパッタ装置(S1)の異物数との関係を示した相関図である。
【図9】 デバイスの歩留とエッチング装置(E1)の異物数との関係を示した相関図である。
【図10】 デバイス歩留とスパッタ装置(S1)の異物数との関係を示した相関図である。
【図11】 図4および図5に示した(a)および(b)の場合の組合せの処置方法を示した図である。
【図12】 半導体ウェハ上の不良チップの位置を示した平面図である。
【図13】 異物解析装置による半導体ウェハ上の異物の位置を示した図である。
【図14】本発明のホスト計算機によるクリーニング動作の概略的なフローを示した図である。
【図15】 従来のエッチング装置の構成と異物検査・処理工程を説明するための概略図である。
【符号の説明】
2 真空チャンバー、4 CPU、5 ホスト計算機、8 クリーニングガス供給装置、9 バルブ、10a,10b センサ。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device manufacturing system and a semiconductor device manufacturing method using the same, and more specifically, a semiconductor device manufacturing system for detecting foreign matter during a semiconductor wafer manufacturing process and a semiconductor device using the same. It relates to the manufacturing method.
[0002]
[Prior art]
FIG. 15 is a schematic view showing an etching apparatus which is one of conventional semiconductor wafer manufacturing apparatuses. Referring to FIG. 15, a conventional etching apparatus 100 includes a vacuum chamber 101 that performs an etching process, and a load lock chamber 102 that is used when wafers 104 and 105 are carried in and out. A pair of electrodes 107 and 108 facing each other are installed in the vacuum chamber 101. The electrode 107 is grounded, and the high-frequency power source 103 is connected to the electrode 108. Further, an etching gas supply device 106 for supplying an etching gas is connected to the vacuum chamber 101.
[0003]
An etching process is indispensable in the method of manufacturing the semiconductor wafers 104 and 105. When the etching apparatus 100 is used, a semiconductor material gas (etching gas) is introduced into the vacuum chamber 101. A high frequency output is applied between the electrodes 108 and 107 by the high frequency power source 103 to cause plasma discharge to form gas plasma. Etching is performed by this gas plasma.
[0004]
Recently, micropatterning has progressed, and it is becoming impossible to process using only conventional dry etching techniques. Therefore, conventionally, it has been proposed to use a depositing (depositing) gas that protects the etching sidewall from a gas only for etching. By making such a deposition gas into gas plasma, etching can be performed while protecting the side wall of the object to be etched.
[0005]
[Problems to be solved by the invention]
However, in the method using the depositing gas as the etching gas as described above, deposits of the depositing gas being etched are accumulated on the semiconductor wafer, which is an object to be etched, and becomes a foreign substance. The inconvenience of lowering the yield (non-defective product rate) occurred. Conventionally, in order to eliminate such inconvenience, as shown in FIG. 15, the semiconductor wafer 105 in the manufacturing process in which etching is actually performed is once carried out of the etching apparatus 100 and foreign matter inspection is performed. Based on the result of the foreign matter inspection, processing is performed by a method such as cleaning the etching chamber 101, cleaning other portions, or replacing the electrodes 107 and 108 in accordance with the number of foreign matters. However, the criteria for determining when the number of foreign matters is to be cleaned and when the number of foreign matters is to be used for cleaning the vacuum chamber 101 or replacing the electrodes 107 and 108 are all determined empirically. Therefore, it has been difficult to perform appropriate cleaning. In other words, in the past, the standard of how much foreign matter should be cleaned is ambiguous, and the standard of how much foreign matter should be cleaned and how much cleaning should be done is also ambiguous. It was difficult to perform proper cleaning. As a result, cleaning may be performed unnecessarily. In this case, there is a problem that the operating rate of the apparatus is lowered. In addition, there is a disadvantage that the device that originally needs to be cleaned is not cleaned. In this case, the defective rate of the finished device is increased and it is difficult to improve the yield. In addition, foreign matters were generated in processes other than the etching process, but in this case as well, there was a problem that the standard was ambiguous as described above.
[0006]
The present invention has been made to solve the above-described problems, and one object of the present invention is a semiconductor capable of improving yield (non-defective product rate) without reducing the operation rate of the apparatus. An apparatus manufacturing system and a semiconductor device manufacturing method using the same.
[0007]
Another object of the present invention is to provide a semiconductor device manufacturing system and a semiconductor device manufacturing method using the same that can perform appropriate cleaning of the manufacturing apparatus corresponding to each manufacturing process. .
[0008]
[Means for Solving the Problems]
According to another aspect of the present invention, there is provided a semiconductor device manufacturing system including collective management means and discrimination means. The collective management means is for centrally managing data on foreign matters in each process during the manufacturing process of the semiconductor wafer. The discriminating means is for discriminating a process to be cleaned based on data from the collective management means. Such collective management means and determination means are constituted by, for example, a host computer. In this way, by centrally managing data related to foreign matter during the manufacture of semiconductor wafers, the relationship between the data related to foreign matter in each process and the product failure rate can be easily analyzed. It is possible to grasp the process that affects. Accordingly, the defect rate can be more effectively reduced by performing cleaning while intensively managing the number of foreign matters in the process. In addition, the number of cleanings can be reduced in a process that does not significantly affect the defective rate, and as a result, the yield can be improved without reducing the operating rate.
[0009]
The semiconductor device manufacturing system according to a second aspect includes a manufacturing apparatus and an inspection apparatus corresponding to each process in addition to the configuration of the first aspect, and data relating to foreign matters is online from the manufacturing apparatus and the inspection apparatus to a collective management means. Configured to transmit on.
[0010]
According to a third aspect of the present invention, there is provided a semiconductor device manufacturing system further including a manufacturing apparatus corresponding to each step in the configuration of the first aspect, wherein the manufacturing apparatus detects foreign matter in the manufacturing apparatus. Configure to include.
[0011]
According to a fourth aspect of the present invention, there is provided a semiconductor device manufacturing system including a manufacturing apparatus corresponding to each step in the configuration of the first aspect, wherein the manufacturing apparatus includes cleaning means for cleaning the inside of the manufacturing apparatus. Configure to include.
[0012]
6. The semiconductor device manufacturing system according to claim 5, wherein the cleaning means in the configuration of claim 4 corresponds to a process in which the cleaning is determined to be required when the determination means determines that cleaning is required. The cleaning is performed.
[0013]
According to a sixth aspect of the present invention, there is provided a semiconductor device manufacturing method including a batch management step and a determination step. In the batch management step, data on foreign matters in each process during the manufacture of the semiconductor wafer is collectively managed. In the determining step, a process to be cleaned is determined based on the data managed in batch. Thus, the same effect as in the first aspect can be obtained.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0015]
First, a manufacturing process of a semiconductor device will be described with reference to FIG. In the semiconductor device manufacturing process, for example, a film forming process (S1) using, for example, a sputtering method or a CVD method, a photoengraving process (P1) for baking a desired pattern, and pattern processing according to the pattern. And an etching step (E1). Each of these processes is actually a source of foreign matter. Therefore, in this embodiment, the number of foreign matters is detected for each process, and these are collectively managed. As a result, a process and an apparatus in which a large amount of foreign matter is generated are clarified. As a result, an accurate cleaning treatment for reducing the foreign matter can be performed, leading to an improvement in operating rate and yield.
[0016]
Thus, in order to collectively manage the number of foreign matters corresponding to each manufacturing process, for example, a configuration as shown in FIG. 2 can be considered. In FIG. 2, a manufacturing apparatus corresponding to each process such as an etching apparatus (E1), a sputtering apparatus (S1), a CVD apparatus (C1), and another etching apparatus (E2), a foreign matter analysis apparatus (I1), and a foreign matter inspection machine. Both the inspection apparatus such as (I2) are connected to the host computer (host computer) 5. Then, the host computer 5 centrally manages the foreign matter data from the etching apparatus (E1) and the like. In that case, the number of foreign matters detected by the etching apparatus (E1) or the like is file-managed for each wafer processing and transmitted to the host computer 5 online. All data of each process is transmitted online to the host computer 5, data accumulation and statistical processing are performed, and trend management (trend management) is performed for each file.
[0017]
In order to achieve the configuration shown in FIG. 2, a configuration different from the conventional configuration is required on the manufacturing apparatus side. FIG. 3 shows a specific structure of the etching apparatus (E1) for achieving the configuration shown in FIG. Referring to FIG. 3, in this etching apparatus, sensors 10 a and 10 b for detecting foreign matter in vacuum chamber 2 are provided in vacuum chamber 2. A CPU 4 that receives a signal from the sensor 10b and exchanges signals with the host computer 5 is also provided in the etching apparatus (E1).
[0018]
A cleaning gas supply device 8 is also provided for supplying a cleaning gas into the vacuum chamber 2 when it is determined that cleaning is necessary. A valve 9 is provided between the cleaning gas supply device 8 and the vacuum chamber 2. Similarly, an etching gas supply device 6 and a valve 7 are also provided. By configuring the etching apparatus (E1) in this way, it is possible to achieve collective management of the foreign matter number data as shown in FIG. Specifically, the number of foreign matters during the etching process is detected by the sensors 10a and 10b, the detection signal is sent to the CPU 4, and data is transmitted from the CPU 4 to the host computer 5 online.
[0019]
The system shown in FIG. 2 can be achieved by configuring the sputtering apparatus (S1) and the CVD apparatus (C1) shown in FIG. 2 in the same manner as the etching apparatus E1 shown in FIG. Further, as shown in FIG. 2, the data of the foreign matter analysis device (I2) (for example, the foreign matter analysis device of KLA, pretester with fail bit map function, etc.) is also transmitted to the host computer 5 to accumulate data and perform statistical processing, etc. To do.
[0020]
Here, the KLA data is data detected by a foreign matter analysis apparatus manufactured by KLA, and specifically, data obtained by detecting the location, number, and content of foreign matter on the foreign matter on the wafer being processed. The fail bit map is used to detect and analyze the position of the chip on the wafer that was defective when measuring the electrical characteristics in the final wafer process, the position of the defective chip, the number of defects, and the content of the defect. Data. The statistical processing methods in the system shown in FIG. 2 are: (1) statistical processing for each process, trend (trend) management, (2) statistical processing by a combination of processes, trend management, (3) Correlation statistical processing between yield data and each process, (4) Correlation statistical processing between foreign matter inspection machines and foreign matter analysis devices, and (5) Foreign matter generation analysis processing based on foreign matter analysis device data.
[0021]
Examples of statistical processing and trend management for each process of (1) above are shown in FIGS. FIG. 4 shows two examples ((a) and (b)) of foreign matter count measurement data of the sputtering apparatus (S1) in the sputtered film formation process of FIG. 1, and FIG. 5 shows the etching apparatus (E1) in the etching process. Two examples ((a), (b)) of the foreign matter count measurement data are shown. FIG. 6 shows the foreign matter count measurement data for each processing wafer of the foreign matter analysis apparatus (I1) in the foreign matter analysis step. Referring to FIG. 4, in the case of (a), it can be seen that the number of foreign matters is always smaller than a preset reference value. However, in the case of (b), it can be seen that the number of foreign substances in a predetermined time exceeds the reference value. Similarly, in FIG. 5, it can be seen that the number of foreign objects does not exceed the reference value in (a), but exceeds the reference value in (b). Further, as shown in FIG. 6, it can be seen that there is a processed wafer that exceeds the reference value even in the foreign matter number data obtained by the foreign matter analyzing apparatus.
[0022]
An example of statistical processing between the processes (2) and a statistical processing by a combination of the processes is shown in FIGS. Specifically, FIG. 7 shows the relationship between the foreign matter number data of the foreign matter analyzer (I1) and the etching device (E1), and FIG. 8 shows the foreign matter number data of the foreign matter analyzer (I1). The relationship with the foreign matter number data of the sputtering apparatus (S1) is shown. Referring to FIG. 7 and FIG. 8, there is a correlation between the number of foreign substances of I1 and the number of foreign substances of E1, but there is not much correlation between the number of foreign substances of I1 and the number of foreign substances of S1. I understand.
[0023]
FIG. 9 and FIG. 10 are shown as examples of the correlation between the above-described yield data (3) and each process. FIG. 9 shows the relationship between the foreign matter number data of the etching apparatus (E1) and the device yield, and FIG. 10 shows the relation between the foreign matter count data of the sputtering apparatus (S1) and the device yield. is there. Referring to FIGS. 9 and 10, it can be seen that the device yield and the number of foreign substances in the etching apparatus (E1) have a correlation, but the device yield and the number of foreign substances in the sputtering apparatus do not have much correlation. .
[0024]
Based on the statistical processing results of FIGS. 7 to 10, the number of foreign substances in the sputtering apparatus and the device yield are not so correlated, so the number of foreign substances is large as in the case of (b) of the sputtering apparatus shown in FIG. 4. Even in this case, it can be seen that cleaning is not always necessary. FIG. 11 shows the case of four cases in which the examples of (a) and (b) shown in FIGS. 4 and 5 are combined. Referring to FIG. 11, when the number of foreign substances in the etching apparatus (E1) is lower than the reference value as in case 3 (a), the number of foreign substances in the sputtering apparatus (S1) exceeds the reference value. However, (b) cleaning is not necessarily performed. Conventionally, in this case 3, the sputtering apparatus is cleaned, but in this embodiment, the cleaning can be omitted, and the yield is improved without reducing the operating rate of the apparatus. Can do.
[0025]
Further, the correlation statistical processing between the foreign matter analysis devices in the above (4) is not shown, but for example, foreign matter data (number of foreign matters in each process) in the KLA device and fail bit data (chip) in the pretester. The probability of becoming NG as an electrical characteristic). As a result, a process that is truly involved in the yield is found, and the foreign matter is reduced and management is strengthened from the correlation data. In addition, in the foreign matter generation analysis process based on the foreign matter analysis device data of (5) above, KLA data (place of foreign matter in each process) and fail bitmap data (place where the chip becomes NG as electrical characteristics) are superimposed. Analyze the source of foreign matter. A specific example will be described with reference to FIGS. FIG. 12 shows fail bit map data (where the chip becomes NG as an electrical characteristic) with a cross. FIG. 13 shows the result of analyzing the location of foreign matter in each process using a foreign matter analyzer (I1) manufactured by KLA. A circle indicates the location of a foreign object. A circle mark is attached to the place of the x mark in FIG. 12 corresponding to the place where the mark x shown in FIG. 12 and the circle mark shown in FIG. 13 match. It can be seen that at the position having both the x and the ◯ marks shown in FIG. 12, a chip defect has occurred due to foreign matter.
[0026]
By the statistical processing of (1) to (5) described above, it is possible to analyze which foreign substance in the process affects the product yield, and to manage the processes that affect the device characteristics with priority. There is an advantage that you can.
[0027]
Note that the correlations described above change due to changes in the device configuration, changes in the device itself, changes in the process, and changes in the production type. Therefore, it is necessary to determine a treatment method (cleaning method) based on the result of statistical processing by the host computer 5.
[0028]
In this embodiment, as described above, the host computer 5 is used to collectively manage the number of foreign matters in each process, and by analyzing the correlation between the data and the final product yield, It is possible to easily determine which process of the manufacturing apparatus should be cleaned at the timing. Further, for the device to be cleaned, which is found by the host computer 5, a signal is sent to each process device to give an instruction for cleaning. As a result, signals are processed in the CPU of each apparatus. For example, in the etching apparatus shown in FIG. 3, the etching process is interrupted and the sequence is changed to a self-cleaning sequence. Thereby, the supply of the etching gas from the etching gas supply device 6 is automatically stopped by the valve 7, and then the cleaning gas is automatically supplied from the cleaning gas supply device 8 into the vacuum chamber 2 by the operation of the valve 9. Cleaning is performed. Similar operations are performed for other devices.
[0029]
A schematic flow of the cleaning operation by the host computer described above is shown in FIG. Referring to FIG. 14, this process is all performed online. In addition, the foreign matter analysis apparatus can also analyze the type of foreign matter (whether it is dust or metal), and the pretester with a fail bit can analyze which process is defective.
[0030]
In the above embodiment, the combination of the etching apparatus and the sputtering apparatus has been described. However, the present invention is not limited to this, and the present invention can be similarly applied to a combination of apparatuses between other processes. In addition, the case where the right or wrong of the cleaning is determined based on the combination of the foreign matter analysis data and the foreign matter number data of each process has been described. However, the determination may be made based only on the foreign matter number data of each step. If statistical processing is possible, the same effect is produced. Further, it may be determined which process should be cleaned based on a combination of foreign matter analysis data only. Furthermore, in the present embodiment, the method of detecting foreign matter data inside the apparatus and transmitting it to the host computer online has been described. However, the present invention is not limited to this, and the foreign matter monitor wafer itself is used using the foreign matter monitor wafer. It is also possible to detect the number of foreign matter data. Further, even in a semiconductor manufacturing system including six or more devices shown in FIG. 2, a foreign substance number detecting means may be provided for each device and brought online.
[0031]
【The invention's effect】
As described above, according to the semiconductor device manufacturing system of any one of claims 1 to 5, by appropriately cleaning the manufacturing apparatus in each step, the yield (non-defective product ratio) can be achieved without reducing the operating rate of the apparatus. ) Can be improved.
[0032]
According to the semiconductor device manufacturing method of the sixth aspect, since unnecessary cleaning can be omitted, the yield can be improved without reducing the operation rate of the device.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of a manufacturing process of a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a schematic diagram showing a configuration of a semiconductor device manufacturing system according to an embodiment of the present invention;
FIG. 3 is a configuration diagram showing details of a host computer and an etching apparatus shown in FIG. 2;
4 is a correlation diagram showing the relationship between the time and the number of foreign matter data in the sputtered film forming step shown in FIG.
5 is a correlation diagram showing the relationship between the time in the etching process shown in FIG. 1 and the number of foreign matter data.
6 is a diagram showing the number of foreign matter data for each processing wafer in the foreign matter analyzing apparatus in the foreign matter analyzing step shown in FIG. 1. FIG.
FIG. 7 is a correlation diagram showing the relationship between the number of foreign matters in the foreign matter analyzing apparatus (I1) and the number of foreign matters in the etching apparatus (E1).
8 is a correlation diagram showing the relationship between the number of foreign substances in the foreign substance analyzing apparatus (I1) and the sputtering apparatus (S1) in the foreign substance analyzing step shown in FIG.
FIG. 9 is a correlation diagram showing the relationship between the device yield and the number of foreign substances in the etching apparatus (E1).
FIG. 10 is a correlation diagram showing the relationship between the device yield and the number of foreign substances in the sputtering apparatus (S1).
FIG. 11 is a diagram showing a combination treatment method in the case of (a) and (b) shown in FIG. 4 and FIG. 5;
FIG. 12 is a plan view showing the position of a defective chip on a semiconductor wafer.
FIG. 13 is a diagram showing the position of foreign matter on a semiconductor wafer by the foreign matter analysis apparatus.
FIG. 14 is a diagram showing a schematic flow of a cleaning operation by the host computer of the present invention.
FIG. 15 is a schematic diagram for explaining a configuration of a conventional etching apparatus and a foreign matter inspection / processing step.
[Explanation of symbols]
2 vacuum chamber, 4 CPU, 5 host computer, 8 cleaning gas supply device, 9 valve, 10a, 10b sensor.

Claims (6)

半導体ウェハの製造工程中の各工程における異物に関するデータを集中的に管理するための一括管理手段と、
前記一括管理手段によるデータに基づいて、前記各工程における異物に関するデータと、前記各工程を経て製造される半導体ウェハの最終的製品の歩留データとを対比し、各工程での異物の発生と製造される半導体ウェハの歩留率との相関関係を分析し、その結果に基づいてクリーニングすべき工程を判別するための判別手段とを備えた、半導体装置の製造システム。
A collective management means for centrally managing data on foreign matters in each process during the manufacturing process of a semiconductor wafer;
Based on the data from the centralized management unit, and data relating to the foreign matter in the respective steps, the contrast and the yield data of the final product of the semiconductor wafer to be manufactured through the respective steps, and generation of foreign substances in each process A semiconductor device manufacturing system, comprising: a discriminating means for analyzing a correlation with a yield rate of a semiconductor wafer to be manufactured and discriminating a process to be cleaned based on the result .
前記各工程に対応する製造装置および検査装置を含み、前記異物に関するデータは前記製造装置および検査装置から前記一括管理手段にオンラインで伝送される、請求項1に記載の半導体装置の製造システム。  2. The semiconductor device manufacturing system according to claim 1, further comprising a manufacturing apparatus and an inspection apparatus corresponding to each of the steps, wherein data relating to the foreign matter is transmitted online from the manufacturing apparatus and the inspection apparatus to the collective management unit. 前記各工程に対応する製造装置を含み、前記製造装置は前記製造装置内の異物を検出する手段を含む、請求項1に記載の半導体装置の製造システム。  2. The semiconductor device manufacturing system according to claim 1, further comprising a manufacturing apparatus corresponding to each of the steps, wherein the manufacturing apparatus includes means for detecting a foreign substance in the manufacturing apparatus. 前記各工程に対応する製造装置を含み、前記製造装置は前記製造装置の内部をクリーニングするためのクリーニング手段を含む、請求項1に記載の半導体装置の製造システム。  2. The semiconductor device manufacturing system according to claim 1, further comprising a manufacturing apparatus corresponding to each of the steps, wherein the manufacturing apparatus includes a cleaning unit for cleaning the inside of the manufacturing apparatus. 前記クリーニング手段は、前記判別手段によってクリーニングが必要と判断された場合に前記クリーニングが必要と判断された工程に対応する製造装置のクリーニングを行なう、請求項4に記載の半導体装置の製造システム。  5. The semiconductor device manufacturing system according to claim 4, wherein the cleaning unit performs cleaning of a manufacturing apparatus corresponding to a process in which the cleaning is determined to be necessary when the determination unit determines that cleaning is necessary. 6. 半導体ウェハの製造工程中の各工程における異物に関するデータを一括管理するステップと、前記一括管理しているデータに基づいて、前記各工程における異物に関するデータと、前記各工程を経て製造される半導体ウェハの最終的製品の歩留データとを対比し、前記各工程での異物の発生と製造される半導体ウェハの歩留率との相関関係を分析し、その結果に基づいてクリーニングすべき工程を判別するステップとを備えた、半導体装置の製造方法。A step of collectively managing data on foreign matters in each process during the manufacturing process of a semiconductor wafer, a data on foreign matters in each step based on the data being collectively managed, and a semiconductor wafer manufactured through each step Compared with the final product yield data , analyze the correlation between the generation of foreign matter in each process and the yield rate of the manufactured semiconductor wafer, and determine the process to be cleaned based on the result A method for manufacturing a semiconductor device.
JP19666196A 1996-07-25 1996-07-25 Semiconductor device manufacturing system and semiconductor device manufacturing method using the same Expired - Fee Related JP3862322B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19666196A JP3862322B2 (en) 1996-07-25 1996-07-25 Semiconductor device manufacturing system and semiconductor device manufacturing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19666196A JP3862322B2 (en) 1996-07-25 1996-07-25 Semiconductor device manufacturing system and semiconductor device manufacturing method using the same

Publications (2)

Publication Number Publication Date
JPH1041203A JPH1041203A (en) 1998-02-13
JP3862322B2 true JP3862322B2 (en) 2006-12-27

Family

ID=16361502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19666196A Expired - Fee Related JP3862322B2 (en) 1996-07-25 1996-07-25 Semiconductor device manufacturing system and semiconductor device manufacturing method using the same

Country Status (1)

Country Link
JP (1) JP3862322B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190509A (en) * 2000-12-22 2002-07-05 Mitsubishi Electric Corp Inspection analysis method and semiconductor device
JP5192122B2 (en) * 2005-01-19 2013-05-08 東京エレクトロン株式会社 Inspection method and inspection program for substrate processing apparatus

Also Published As

Publication number Publication date
JPH1041203A (en) 1998-02-13

Similar Documents

Publication Publication Date Title
US5993615A (en) Method and apparatus for detecting arcs
TWI709173B (en) Wear detection of consumable part in semiconductor manufacturing equipment
JP4008899B2 (en) Semiconductor device manufacturing system and semiconductor device manufacturing method
US7047095B2 (en) Process control system and process control method
US7469195B2 (en) Integrated stepwise statistical process control in a plasma processing system
JP2000349076A5 (en)
JPH10125660A (en) Plasma processor, process monitoring method and fabrication of semiconductor device
TWI272675B (en) Plasma processing apparatus and plasma processing method
KR20010051255A (en) Semiconductor manufacturing apparatus
US6553332B2 (en) Method for evaluating process chambers used for semiconductor manufacturing
US6469518B1 (en) Method and apparatus for determining measurement frequency based on hardware age and usage
JP2006157029A (en) Manufacturing system and method of semiconductor device
JP3862322B2 (en) Semiconductor device manufacturing system and semiconductor device manufacturing method using the same
JP2004025057A (en) Substrate treatment system, substrate treatment apparatus, substrate treatment method, program, and recording medium
JP4970847B2 (en) Method for detecting abnormal operation of plasma processing
JP4869551B2 (en) Process control system and process control method
JP4808627B2 (en) Plasma processing system test apparatus, test method, and program storage apparatus therefor
JP2004241499A (en) Device and method for managing foreign matter in vacuum processor
JP2000200783A (en) Apparatus and method for plasma treatment
US8492174B2 (en) Etch tool process indicator method and apparatus
JP2007088497A (en) Process control system, process control method and process processing device
JPH10223499A (en) Method and system for manufacture of product as well as operating method for a plurality of working and treatment devices
JP2003045846A (en) Monitoring and controlling method of semiconductor- manufacturing apparatus
US5604134A (en) Particle monitoring method for plasma reactors with moving gas distribution housings
JP3540487B2 (en) Semiconductor manufacturing equipment

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees