JPH1040819A - Manufacture of plasma display panel - Google Patents

Manufacture of plasma display panel

Info

Publication number
JPH1040819A
JPH1040819A JP19476296A JP19476296A JPH1040819A JP H1040819 A JPH1040819 A JP H1040819A JP 19476296 A JP19476296 A JP 19476296A JP 19476296 A JP19476296 A JP 19476296A JP H1040819 A JPH1040819 A JP H1040819A
Authority
JP
Japan
Prior art keywords
layer
insulating material
external connection
material layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19476296A
Other languages
Japanese (ja)
Other versions
JP3560417B2 (en
Inventor
Fumihiro Namiki
文博 並木
Keiichi Betsui
圭一 別井
Seiichi Iwasa
誠一 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19476296A priority Critical patent/JP3560417B2/en
Publication of JPH1040819A publication Critical patent/JPH1040819A/en
Application granted granted Critical
Publication of JP3560417B2 publication Critical patent/JP3560417B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce as much as possible the number of special processes to provide protrusions for preventing short-circuit between terminals and to improve productivity. SOLUTION: In manufacturing a PDP(a plasma display panel) which has an electrode pattern PA, containing external connecting terminals Aa arranged in one direction, barriers to partition a display area E1 and protrusions to prevent short-circuit in the external connecting terminals Aa neighboring each other, an insulating material layer 290 is formed on a substrate 21 provided with the electrode pattern PA, to be extended across the display area E1 and a terminal formation area EAa on the outside thereof. On the insulating material layer 290, mask layers 63, 64 are formed by the pattern exposure of a photosensitive material, which correspond to the arrangement pattern for the barriers and the protrusions. The exposed portion of the insulating material layer 290 is removed, for forming the barriers and the protrusions at the same time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、PDP(Plasma D
isplay Panel:プラズマディスプレイパネル)の製造方
法に関する。
TECHNICAL FIELD The present invention relates to a PDP (Plasma D
The present invention relates to a method for manufacturing an isplay panel (plasma display panel).

【0002】PDPは、高速の大画面表示が可能である
ことから、ハイビジョン用のカラー表示デバイスとして
注目されている。市場における低価格化の要求に応える
上でPDPの生産性を高める技術は重要である。
2. Description of the Related Art PDPs have attracted attention as high-definition color display devices because of their capability of high-speed large-screen display. Technologies for increasing the productivity of PDPs are important in meeting the demand for lower prices in the market.

【0003】[0003]

【従来の技術】PDPは、一対の基板(通常はガラス
板)を微小間隙を設けて対向配置し、周囲を封止するこ
とによって内部に放電空間を形成した自己発光型の表示
パネルである。一般に、マトリクス表示形式のPDPで
は、一方の基板に行方向に延びる多数の電極が設けら
れ、他方の基板に列方向に延びる多数の電極が設けられ
ている。各基板において、各電極は基板の端縁部まで導
出され、それぞれの端部は外部接続端子として局部的に
膨大化されている。各基板の端縁部において電極配列方
向に沿って外部接続端子が並び、これら外部接続端子
は、フレキシブル配線板を介して外部の駆動回路と電気
的に接続される。一群の外部接続端子とフレキシブル配
線板との圧着を可能にするため、各基板の大きさは、外
部接続端子の配置された端縁部が他方の基板の外側に張
り出すように選定される。
2. Description of the Related Art A PDP is a self-luminous display panel in which a pair of substrates (usually glass plates) are opposed to each other with a minute gap therebetween, and a discharge space is formed therein by sealing the periphery. In general, in a matrix display type PDP, one substrate is provided with a large number of electrodes extending in a row direction, and the other substrate is provided with a large number of electrodes extending in a column direction. In each substrate, each electrode is led out to the edge of the substrate, and each end is locally enlarged as an external connection terminal. External connection terminals are arranged along the electrode arrangement direction at the edge of each substrate, and these external connection terminals are electrically connected to an external drive circuit via a flexible wiring board. In order to enable a group of external connection terminals to be crimped to the flexible wiring board, the size of each substrate is selected so that the edge where the external connection terminals are arranged protrudes outside the other substrate.

【0004】従来において、各外部接続端子の間に絶縁
材料からなる突起(隔壁)を有したパネル構造が知られ
ている(特開平5−217509号)。この構造によれ
ば、フレキシブル配線板が適正に位置決めされ、端子間
の短絡が防止される。つまり、互いに近接した外部接続
端子の間に突起が無い場合には、フレキシブル配線板の
圧着に際してフレキシブル配線板の位置が外部接続端子
の配列方向にずれると、配線板側の導体が隣接する2つ
の外部接続端子の両方と接触して端子間の短絡が生じて
しまう。
Conventionally, there has been known a panel structure having a projection (partition wall) made of an insulating material between each external connection terminal (Japanese Patent Laid-Open No. 5-217509). According to this structure, the flexible wiring board is properly positioned, and a short circuit between the terminals is prevented. In other words, when there is no protrusion between the external connection terminals adjacent to each other, if the position of the flexible wiring board is shifted in the direction in which the external connection terminals are arranged during crimping of the flexible wiring board, the two conductors on the wiring board side are adjacent to each other. Contact with both of the external connection terminals causes a short circuit between the terminals.

【0005】[0005]

【発明が解決しようとする課題】表示が高精細になるに
つれて外部接続端子の配置ピッチが小さくなり、端子間
の距離も短くなる。スクリーン印刷法によるパターン幅
の下限値は50μm程度であるので、上述した短絡防止
用の突起を形成するには、一様な厚さの絶縁層をフォト
リソグラフィによってパターニングする手法を用いなけ
ればならない。しかし、端子間の短絡防止のために特別
に絶縁層を設けると、その分だけPDPの製造工数が増
加し、コスト上昇を招いてしまう。
As the display becomes finer, the pitch of the external connection terminals becomes smaller and the distance between the terminals becomes shorter. Since the lower limit of the pattern width by the screen printing method is about 50 μm, a method of patterning an insulating layer having a uniform thickness by photolithography must be used in order to form the above-described protrusion for preventing short circuit. However, if an insulating layer is specially provided to prevent a short circuit between terminals, the number of manufacturing steps of the PDP is increased by that amount and the cost is increased.

【0006】本発明は、端子間の短絡を防止する突起を
設けるための特別の工程をできるだけ低減し、生産性を
高めることを目的としている。
SUMMARY OF THE INVENTION It is an object of the present invention to reduce the number of special steps for providing a projection for preventing a short circuit between terminals as much as possible and to increase productivity.

【0007】[0007]

【課題を解決するための手段】請求項1の発明の方法
は、一方向に並ぶ外部接続端子を含む電極パターン、表
示領域を区画する隔壁、及び隣接した外部接続端子どう
しの短絡を防止するための突起を有したプラズマディス
プレイパネルの製造方法であって、前記電極パターンの
形成された基板の上に、前記表示領域とその外側の端子
形成領域とに跨がって拡がる絶縁材料層を形成する工程
と、前記絶縁材料層の上に、感光性材料のパターン露光
によって前記隔壁及び前記突起の配置パターンに対応し
たマスク層を形成する工程と、前記絶縁材料層の露出部
分を除去して、前記隔壁及び前記突起を同時に形成する
工程とを含むものである。
According to a first aspect of the present invention, there is provided a method for preventing a short circuit between an electrode pattern including external connection terminals arranged in one direction, a partition partitioning a display area, and adjacent external connection terminals. A method of manufacturing a plasma display panel having projections, wherein an insulating material layer is formed on a substrate on which the electrode pattern is formed, the insulating material layer extending over the display region and a terminal formation region outside the display region. Forming a mask layer corresponding to the arrangement pattern of the barrier ribs and the protrusions by pattern exposure of a photosensitive material on the insulating material layer, removing the exposed portion of the insulating material layer, Simultaneously forming the partition and the protrusion.

【0008】表示領域を区画する隔壁を形成するための
絶縁材料層をパターニングすることによって突起を形成
するので、突起を形成するために特別に絶縁材料層を設
けたり、フォトリソグラフィ工程を追加したりする必要
がない。
[0008] Since projections are formed by patterning an insulating material layer for forming a partition for partitioning a display area, an insulating material layer is specially provided for forming the projections, or a photolithography step is added. No need to do.

【0009】請求項2の発明の方法は、一方向に並ぶ外
部接続端子を含む電極パターン、前記電極パターンのう
ちの表示領域内の部分を被覆する絶縁体層、及び隣接し
た外部接続端子どうしの短絡を防止するための突起を有
したプラズマディスプレイパネルの製造方法であって、
前記電極パターンの形成された基板の上に、前記絶縁体
層を含む層であって前記表示領域とその外側の端子形成
領域とに跨がって拡がる絶縁材料層を形成する工程と、
前記絶縁材料層の上に、感光性材料のパターン露光によ
って前記突起の配置パターンに対応したマスク層を形成
する工程と、前記絶縁材料層のうちの前記表示領域の外
側における露出部分を除去して、前記突起を形成する工
程とを含むものである。
According to a second aspect of the present invention, there is provided a method of forming an electrode pattern including an external connection terminal arranged in one direction, an insulator layer covering a portion of the electrode pattern in a display area, and an adjacent external connection terminal. A method for manufacturing a plasma display panel having a projection for preventing a short circuit,
Forming an insulating material layer on the substrate on which the electrode pattern is formed, the insulating material layer including the insulator layer and extending over the display region and a terminal forming region outside the display region.
Forming a mask layer corresponding to the arrangement pattern of the protrusions by pattern exposure of a photosensitive material on the insulating material layer, and removing an exposed portion of the insulating material layer outside the display region. Forming the protrusions.

【0010】電極パターンを被覆する絶縁体層をパター
ニングすることによって突起を形成するので、突起を形
成するために特別に絶縁材料層を設ける必要がない。
Since the projection is formed by patterning the insulator layer covering the electrode pattern, it is not necessary to provide a special insulating material layer for forming the projection.

【0011】[0011]

【発明の実施の形態】図1は第1実施形態に係るPDP
1の内部構造を示す分解斜視図である。PDP1は、A
C駆動形式の面放電型PDPである。前面側のガラス基
板11の内面に、マトリクス表示のライン毎に一対のサ
ステイン電極X,Yが配列されている。サステイン電極
X,Yは、それぞれが透明導電膜41と金属膜42とか
らなり、AC駆動のための誘電体層17で被覆されてい
る。誘電体層17の表面には酸化マグネシウム(Mg
O)からなる保護膜18が蒸着されている。
FIG. 1 shows a PDP according to a first embodiment.
FIG. 2 is an exploded perspective view showing the internal structure of No. 1. PDP1 is A
This is a C-drive type surface discharge type PDP. On the inner surface of the glass substrate 11 on the front side, a pair of sustain electrodes X and Y are arranged for each matrix display line. The sustain electrodes X and Y each include a transparent conductive film 41 and a metal film 42, and are covered with a dielectric layer 17 for AC driving. On the surface of the dielectric layer 17, magnesium oxide (Mg)
A protective film 18 of O) is deposited.

【0012】一方、背面側のガラス基板21の内面に
は、アドレス電極A、隔壁29、及びカラー表示のため
の蛍光体層28が設けられている。各アドレス電極Aは
マトリクス表示の1列に対応する。各隔壁29の平面視
形状は直線状である。これらの隔壁29によって放電空
間30がマトリクス表示のライン方向にサブピクセルE
U毎に区画され、且つ放電空間30の間隙寸法が一定値
に規定されている。表示の1ピクセル(画素)EGは、
ライン方向に並ぶ3つのサブピクセルEUからなる。P
DP1では、隔壁29の配置パターンがいわゆるストラ
イプパターンであることから、放電空間30の内の各列
に対応した部分は、全てのラインに跨がって列方向に連
続している。各列内のサブピクセルEUの発光色は同一
である。
On the other hand, on the inner surface of the glass substrate 21 on the back side, address electrodes A, partition walls 29, and a phosphor layer 28 for color display are provided. Each address electrode A corresponds to one column of the matrix display. The shape of each partition wall 29 in a plan view is linear. These partition walls 29 allow the discharge space 30 to be arranged in the sub-pixel E direction in the line direction of the matrix display.
U, and the gap size of the discharge space 30 is defined to a constant value. One pixel (pixel) EG of the display is
It consists of three sub-pixels EU arranged in the line direction. P
In DP1, since the arrangement pattern of the partition walls 29 is a so-called stripe pattern, the portion corresponding to each column in the discharge space 30 is continuous in the column direction across all the lines. The emission colors of the sub-pixels EU in each column are the same.

【0013】ピクセルEGはほぼ正方形であり、サブピ
クセルEUは列方向に長い四角形である。このため、必
然的にアドレス電極Aの配列ピッチがサステイン電極
X,Yの配列ピッチに比べて小さく、アドレス電極Aの
端子間の短絡が生じ易い。言い換えれば、サステイン電
極X,Yについては、短絡防止の上で十分に大きい端子
間距離を確保することができる。したがって、PDP1
では、特にアドレス電極Aについて端子間の短絡に対す
る配慮が必要である。
The pixel EG is substantially square, and the sub-pixel EU is a rectangle long in the column direction. For this reason, the arrangement pitch of the address electrodes A is inevitably smaller than the arrangement pitch of the sustain electrodes X and Y, and a short circuit between the terminals of the address electrodes A is likely to occur. In other words, for the sustain electrodes X and Y, a sufficiently large distance between terminals can be ensured in order to prevent a short circuit. Therefore, PDP1
In this case, it is necessary to particularly consider the short circuit between the terminals of the address electrode A.

【0014】図2はアドレス電極Aの端子構造を示す斜
視図、図3はアドレス電極Aと外部導体とを接続した状
態を示す断面図である。図2において、各アドレス電極
Aは、ガラス基板21の端縁部に導出され、外部接続端
子Aaと一体に形成されている。各外部接続端子Aaは
等間隔に配置され、各外部接続端子Aaの間には短絡防
止のための壁状の突起51が設けられている。
FIG. 2 is a perspective view showing a terminal structure of the address electrode A, and FIG. 3 is a sectional view showing a state where the address electrode A is connected to an external conductor. In FIG. 2, each address electrode A is led out to the edge of the glass substrate 21 and is formed integrally with the external connection terminal Aa. The external connection terminals Aa are arranged at equal intervals, and wall-shaped projections 51 are provided between the external connection terminals Aa to prevent a short circuit.

【0015】PDP1の使用に際して、図3のようにガ
ラス基板21にはフレキシブル配線板90が圧着され
る。フレキシブル配線板90には、外部接続端子Aaと
同一ピッチで端子92が設けられている。フレキシブル
配線板90とガラス基板21との重ね合わせに際して、
端子92は突起51によって位置決めされて外部接続端
子Aaと当接する。突起51の高さは、外部接続端子A
aの厚さ(例えば2μm)と端子92の厚さ(例えば3
0μm)との和より若干小さい値(例えば30μm)に
選定されている。
When the PDP 1 is used, a flexible wiring board 90 is crimped to the glass substrate 21 as shown in FIG. Terminals 92 are provided on the flexible wiring board 90 at the same pitch as the external connection terminals Aa. When overlapping the flexible wiring board 90 and the glass substrate 21,
The terminal 92 is positioned by the protrusion 51 and contacts the external connection terminal Aa. The height of the projection 51 is determined by the external connection terminal A.
a (for example, 2 μm) and the thickness of the terminal 92 (for example, 3 μm).
0 μm) (for example, 30 μm).

【0016】以上の構成のPDP1は、各ガラス基板1
1,21について別個に所定の構成要素を設けて前面側
パネル及び背面側パネルを作製し、その後に両パネルを
重ね合わせて封止を行い、内部の排気及び放電ガスの充
填を行う一連の工程によって製造される。以下、本発明
に特有の工程を含む背面側パネルの製造方法を説明す
る。
The PDP 1 having the above-described structure is used for each glass substrate 1
A series of steps for preparing front and rear panels by providing predetermined components separately for the components 1 and 21 and then performing sealing by overlapping the panels and filling the inside with exhaust gas and discharge gas Manufactured by Hereinafter, a method of manufacturing a back panel including a process unique to the present invention will be described.

【0017】図4は第1実施形態の製造方法の模式図で
ある。まず、ガラス基板21の上に、金属薄膜のパター
ニングによって、外部接続端子Aaを有した多数のアド
レス電極Aからなる電極パターンPAを形成する〔図4
(A)〕。図示の例では、各アドレス電極Aは1本ずつ
交互にガラス基板21の列方向の一端部と他端部とに振
り分けて導出され、外部接続端子Aaが列方向の両側に
分散配置されている。
FIG. 4 is a schematic view of the manufacturing method according to the first embodiment. First, an electrode pattern PA including a large number of address electrodes A having external connection terminals Aa is formed on a glass substrate 21 by patterning a metal thin film [FIG.
(A)]. In the illustrated example, each address electrode A is alternately distributed to one end and the other end in the column direction of the glass substrate 21 one by one, and the external connection terminals Aa are dispersedly arranged on both sides in the column direction. .

【0018】次に、ガラス基板21のほぼ全面にガラス
ペーストを塗布して乾燥させ、表示領域E1とその外側
の端子形成領域EAaとに跨がって拡がるペースト層2
90を形成する。このとき、後工程の焼成での収縮を見
込み、焼成後の厚さが表示領域E1では隔壁29の高さ
に相当し、端子形成領域EAaでは突起51の高さに相
当するように、ペースト層290の各部の厚さを選定す
る〔図4(B)〕。このような部位によって厚さの異な
るペースト層290は、開口サイズの異なる2つのスク
リーンマスクを用いる重ね印刷によって容易に形成する
ことができる。
Next, a glass paste is applied to almost the entire surface of the glass substrate 21 and dried, and the paste layer 2 extending over the display area E1 and the terminal forming area EAa outside the display area E1.
90 are formed. At this time, the paste layer is expected to shrink in the post-process baking, so that the thickness after the baking corresponds to the height of the partition wall 29 in the display region E1 and the height of the protrusion 51 in the terminal formation region EAa. The thickness of each part of the 290 is selected (FIG. 4B). The paste layers 290 having different thicknesses depending on such portions can be easily formed by overlap printing using two screen masks having different opening sizes.

【0019】乾燥状態のペースト層290の上に、例え
ばドライフィルム状のレジストをラミネータを用いて貼
り付け、パターン露光と現像とを行うフォトリソグラフ
ィによって、隔壁29に対応した平面視形状のマスク層
63及び突起51に対応した平面視形状のマスク層64
を形成する〔図4(C)(D)〕。
On the paste layer 290 in a dry state, for example, a resist in the form of a dry film is stuck using a laminator, and the mask layer 63 having a plan view shape corresponding to the partition wall 29 is formed by photolithography for pattern exposure and development. And mask layer 64 having a plan view shape corresponding to projection 51
Is formed (FIGS. 4C and 4D).

【0020】続いて、サンドブラストによってペースト
層290の露出部分を除去し、所定形状のペースト層2
9s,51sを形成する〔図4(E)〕。そして、ペー
スト層29s,51sを一括に焼成し、隔壁29及び突
起51を同時に形成する。以降は、3色の蛍光体を1色
ずつ順に塗布して背面パネルを完成させる。
Subsequently, the exposed portion of the paste layer 290 is removed by sandblasting, and the paste layer 2 having a predetermined shape is removed.
9s and 51s are formed (FIG. 4E). Then, the paste layers 29 s and 51 s are fired at a time to form the partition walls 29 and the projections 51 at the same time. Thereafter, phosphors of three colors are sequentially applied one by one to complete the rear panel.

【0021】図5は第2実施形態に係るPDP2の構造
を示す図である。同図において図1及び図2のPDP1
の構成要素と同一の機能を有した構成要素には、同一の
符合を付してある。
FIG. 5 is a view showing the structure of the PDP 2 according to the second embodiment. In the figure, the PDP 1 shown in FIGS.
The components having the same functions as those of the component (1) are denoted by the same reference numerals.

【0022】PDP2の基本構成は上述のPDP1と同
一である。PDP2とPDP1との構造上の相違点は、
図5(A)のようにアドレス電極Aが絶縁体層(誘電
体)24で被覆されている点、及び各アドレス電極Aの
外部接続端子Aaどうしの間に絶縁体層24と同一材料
からなる突起52が設けられている点である。
The basic configuration of PDP2 is the same as PDP1 described above. The structural differences between PDP2 and PDP1 are:
As shown in FIG. 5A, the address electrode A is covered with the insulator layer (dielectric) 24 and the same material as the insulator layer 24 is provided between the external connection terminals Aa of each address electrode A. The point is that the projection 52 is provided.

【0023】突起52は端子間の短絡を防止する構造体
であり、その高さは外部接続端子Aaの厚さ(例えば2
μm)と図示しないフレキシブル配線板の端子の厚さ
(例えば30μm)との和より若干小さい値(例えば3
0μm)に選定されている。
The protrusion 52 is a structure for preventing a short circuit between the terminals, and has a height equal to the thickness of the external connection terminal Aa (for example, 2 mm).
μm) and the thickness (eg, 3 μm) of the terminal of the flexible wiring board (not shown) (eg, 30 μm).
0 μm).

【0024】図6は第2実施形態の製造方法の模式図で
ある。まず、ガラス基板21の上に、金属薄膜のパター
ニングによって、外部接続端子Aaを有した所定数のア
ドレス電極Aからなる電極パターンPAを形成する〔図
6(A)〕。図示の例では、各アドレス電極Aは1本ず
つ交互にガラス基板21の列方向の一端部と他端部とに
振り分けて導出され、外部接続端子Aaが列方向の両側
に分散配置されている。
FIG. 6 is a schematic view of the manufacturing method according to the second embodiment. First, an electrode pattern PA including a predetermined number of address electrodes A having external connection terminals Aa is formed on a glass substrate 21 by patterning a metal thin film (FIG. 6A). In the illustrated example, each address electrode A is alternately distributed to one end and the other end in the column direction of the glass substrate 21 one by one, and the external connection terminals Aa are dispersedly arranged on both sides in the column direction. .

【0025】次に、ガラス基板21のほぼ全面にガラス
ペーストを塗布して焼成し、表示領域E1とその外側の
端子形成領域EAaとに跨がって拡がるガラス層240
を形成する。このとき、焼成での収縮を見込み、焼成後
の厚さが表示領域E1では絶縁体層24の厚さ(例えば
10μm)に相当し、端子形成領域EAaでは突起52
の高さに相当するように、ガラス層240の各部の厚さ
を選定する〔図6(B)〕。つまり、ガラス層240は
絶縁体層24を含んだ層である。このような部位によっ
て厚さの異なるガラス層240は、開口パターンの異な
る2つのスクリーンマスクを用いてガラスペーストの重
ね印刷をすることによって容易に形成することができ
る。
Next, a glass paste is applied to almost the entire surface of the glass substrate 21 and baked, so that the glass layer 240 extending over the display area E1 and the terminal formation area EAa outside the display area E1.
To form At this time, shrinkage due to baking is expected, and the thickness after baking corresponds to the thickness (for example, 10 μm) of the insulator layer 24 in the display region E1, and the protrusion 52 in the terminal formation region EAa.
The thickness of each part of the glass layer 240 is selected so as to correspond to the height [FIG. 6 (B)]. That is, the glass layer 240 is a layer including the insulator layer 24. The glass layers 240 having different thicknesses depending on such portions can be easily formed by overlapping printing of a glass paste using two screen masks having different opening patterns.

【0026】ガラス層240の上に隔壁29を形成する
〔図6(C)(D)〕。形成の手順は次のとおりであ
る。ガラスペーストを一様に塗布して乾燥させる。
フォトリソグラフィによって所定パターンのマスク層を
設ける。サンドブラストによりペースト層をパターニ
ングする。パターニング後のペースト層を焼成する。
The partition 29 is formed on the glass layer 240 (FIGS. 6C and 6D). The procedure of formation is as follows. The glass paste is applied uniformly and dried.
A mask layer having a predetermined pattern is provided by photolithography. The paste layer is patterned by sandblasting. The paste layer after patterning is fired.

【0027】隔壁29を形成した後、ガラス層240の
上に耐酸性のレジストを塗布し、パターン露光を行って
突起52に対応した平面視形状のマスク層65を設ける
〔図6(E)〕。そして、硝酸溶液などのエッチング液
に、ガラス基板21の列方向の一端部及び他端部を順に
浸漬することによって、ガラス層240のうちの不要部
分を除去して突起52を形成する〔図6(F)〕。以降
は、3色の蛍光体を1色ずつ順に塗布して背面パネルを
完成させる。
After forming the partition wall 29, an acid-resistant resist is applied on the glass layer 240, and pattern exposure is performed to provide a mask layer 65 having a plan view shape corresponding to the projection 52 (FIG. 6E). . Then, one end and the other end of the glass substrate 21 in the column direction are sequentially immersed in an etching solution such as a nitric acid solution to remove unnecessary portions of the glass layer 240 to form the projections 52 (FIG. 6). (F)]. Thereafter, phosphors of three colors are sequentially applied one by one to complete the rear panel.

【0028】なお、製造段階におけるアドレス電極Aの
酸化を防止する層としてガラス層240を利用する場合
には、ガラス層240のエッチングを行う以前に、マス
ク層65の形成に続けて蛍光体層28を設け、一対のガ
ラス基板11,21の封止を終えておく。マスク層65
の材料として耐熱性レジストを用いることにより、封止
時の熱処理によるマスク層65の劣化を避けることがで
きる。封止後にガラス層240を部分的にエッチングし
て突起52を形成する。アドレス電極Aがアルミニウム
などの酸化のしにくい材料からなる場合には、上述のよ
うに突起52の形成した後に基板の封止を行っても支障
はない。
When the glass layer 240 is used as a layer for preventing the address electrode A from being oxidized in the manufacturing stage, the phosphor layer 28 is formed after the mask layer 65 is formed before the glass layer 240 is etched. And sealing of the pair of glass substrates 11 and 21 is completed. Mask layer 65
By using a heat-resistant resist as the material of the mask layer, deterioration of the mask layer 65 due to heat treatment at the time of sealing can be avoided. After the sealing, the projections 52 are formed by partially etching the glass layer 240. When the address electrode A is made of a material such as aluminum which is hardly oxidized, there is no problem even if the substrate is sealed after the projections 52 are formed as described above.

【0029】以上の第1及び第2の実施形態において
は、アドレス電極Aの外部接続端子Aaの間に突起5
1,52を設ける例を挙げたが、サステイン電極X,Y
の短絡を防止するための突起を設けてもよい。その場
合、誘電体層17と突起とについて工程の共通化が可能
である。
In the first and second embodiments described above, the protrusion 5 is provided between the external connection terminals Aa of the address electrode A.
1, 52, but the sustain electrodes X, Y
May be provided. In this case, the process can be shared for the dielectric layer 17 and the projection.

【0030】[0030]

【発明の効果】請求項1及び請求項2の発明によれば、
端子間の短絡を防止する突起を設けるための特別の工程
をできるだけ低減し、PDPの生産性を高めることがで
きる。
According to the first and second aspects of the present invention,
A special process for providing a projection for preventing a short circuit between terminals can be reduced as much as possible, and PDP productivity can be increased.

【0031】請求項1の発明によれば、隔壁と突起とに
ついてリソグラフィ工程を共通化することができるの
で、特別の工程を設けることなく微細な突起を有した高
精細のPDPを製造することができる。
According to the first aspect of the present invention, the lithography process can be shared for the partition and the projection, so that a high-definition PDP having fine projections can be manufactured without providing a special process. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施形態に係るPDPの内部構造を示す分
解斜視図である。
FIG. 1 is an exploded perspective view showing an internal structure of a PDP according to a first embodiment.

【図2】アドレス電極の端子構造を示す斜視図である。FIG. 2 is a perspective view showing a terminal structure of an address electrode.

【図3】アドレス電極と外部導体とを接続した状態を示
す断面図である。
FIG. 3 is a sectional view showing a state where an address electrode and an external conductor are connected.

【図4】第1実施形態の製造方法の模式図である。FIG. 4 is a schematic view of the manufacturing method according to the first embodiment.

【図5】第2実施形態に係るPDP2の構造を示す図で
ある。
FIG. 5 is a diagram illustrating a structure of a PDP 2 according to a second embodiment.

【図6】第2実施形態の製造方法の模式図である。FIG. 6 is a schematic view of a manufacturing method according to a second embodiment.

【符号の説明】[Explanation of symbols]

1,2 PDP(プラズマディスプレイパネル) 29 隔壁 24 絶縁体層 51,52 突起 63,64 マスク層 65 マスク層 240 ガラス層(絶縁材料層) 290 ペースト層(絶縁材料層) Aa 外部接続端子 E1 表示領域 EAa 端子形成領域 PA 電極パターン 1, 2 PDP (Plasma Display Panel) 29 Partition wall 24 Insulator layer 51, 52 Projection 63, 64 Mask layer 65 Mask layer 240 Glass layer (insulating material layer) 290 Paste layer (insulating material layer) Aa External connection terminal E1 Display area EAa terminal formation area PA electrode pattern

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】一方向に並ぶ外部接続端子を含む電極パタ
ーン、表示領域を区画する隔壁、及び隣接した外部接続
端子どうしの短絡を防止するための突起を有したプラズ
マディスプレイパネルの製造方法であって、 前記電極パターンの形成された基板の上に、前記表示領
域とその外側の端子形成領域とに跨がって拡がる絶縁材
料層を形成する工程と、 前記絶縁材料層の上に、感光性材料のパターン露光によ
って前記隔壁及び前記突起の配置パターンに対応したマ
スク層を形成する工程と、 前記絶縁材料層の露出部分を除去して、前記隔壁及び前
記突起を同時に形成する工程とを含むことを特徴とする
プラズマディスプレイパネルの製造方法。
1. A method of manufacturing a plasma display panel, comprising: an electrode pattern including external connection terminals arranged in one direction; a partition for partitioning a display area; and a projection for preventing a short circuit between adjacent external connection terminals. Forming, on the substrate on which the electrode pattern is formed, an insulating material layer extending over the display region and a terminal forming region outside the display region; and forming a photosensitive layer on the insulating material layer. Forming a mask layer corresponding to the arrangement pattern of the partition walls and the projections by pattern exposure of a material; and removing the exposed portions of the insulating material layer to simultaneously form the partition walls and the projections. A method for manufacturing a plasma display panel, comprising:
【請求項2】一方向に並ぶ外部接続端子を含む電極パタ
ーン、前記電極パターンのうちの表示領域内の部分を被
覆する絶縁体層、及び隣接した外部接続端子どうしの短
絡を防止するための突起を有したプラズマディスプレイ
パネルの製造方法であって、前記電極パターンの形成さ
れた基板の上に、前記絶縁体層を含む層であって前記表
示領域とその外側の端子形成領域とに跨がって拡がる絶
縁材料層を形成する工程と、 前記絶縁材料層の上に、感光性材料のパターン露光によ
って前記突起の配置パターンに対応したマスク層を形成
する工程と、 前記絶縁材料層のうちの前記表示領域の外側における露
出部分を除去して、前記突起を形成する工程とを含むこ
とを特徴とするプラズマディスプレイパネルの製造方
法。
2. An electrode pattern including external connection terminals arranged in one direction, an insulator layer covering a part of the electrode pattern in a display area, and a projection for preventing a short circuit between adjacent external connection terminals. A method for manufacturing a plasma display panel, comprising: a substrate including the insulator layer, the layer including the insulator layer, and straddling the display region and a terminal formation region outside the substrate. Forming an insulating material layer that spreads out, and forming a mask layer corresponding to the arrangement pattern of the protrusions by pattern exposure of a photosensitive material on the insulating material layer; and Removing the exposed portion outside the display area to form the projection.
JP19476296A 1996-07-24 1996-07-24 Method for manufacturing plasma display panel Expired - Fee Related JP3560417B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19476296A JP3560417B2 (en) 1996-07-24 1996-07-24 Method for manufacturing plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19476296A JP3560417B2 (en) 1996-07-24 1996-07-24 Method for manufacturing plasma display panel

Publications (2)

Publication Number Publication Date
JPH1040819A true JPH1040819A (en) 1998-02-13
JP3560417B2 JP3560417B2 (en) 2004-09-02

Family

ID=16329822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19476296A Expired - Fee Related JP3560417B2 (en) 1996-07-24 1996-07-24 Method for manufacturing plasma display panel

Country Status (1)

Country Link
JP (1) JP3560417B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003295786A (en) * 2002-02-01 2003-10-15 Matsushita Electric Ind Co Ltd Method of manufacturing plasma display device
US7008284B2 (en) * 2002-08-30 2006-03-07 Fujitsu Hitachi Plasma Display Limited Method of manufacturing a plasma display panel
KR100829744B1 (en) 2006-08-11 2008-05-15 삼성에스디아이 주식회사 plasma display panel device and the fabrication method thereof
WO2010010602A1 (en) * 2008-07-25 2010-01-28 株式会社日立製作所 Plasma display panel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003295786A (en) * 2002-02-01 2003-10-15 Matsushita Electric Ind Co Ltd Method of manufacturing plasma display device
US7008284B2 (en) * 2002-08-30 2006-03-07 Fujitsu Hitachi Plasma Display Limited Method of manufacturing a plasma display panel
US7230381B2 (en) 2002-08-30 2007-06-12 Fujitsu Hitachi Plasma Display Limited Method of manufacturing a plasma display panel
KR100829744B1 (en) 2006-08-11 2008-05-15 삼성에스디아이 주식회사 plasma display panel device and the fabrication method thereof
WO2010010602A1 (en) * 2008-07-25 2010-01-28 株式会社日立製作所 Plasma display panel

Also Published As

Publication number Publication date
JP3560417B2 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
US20040000873A1 (en) Plasma display panel including barrier ribs and method for manufacturing barrier ribs
EP1596413A1 (en) Plasma display panel and method of fabricating the same
US20080036381A1 (en) Plasma display panel and method of fabricating the same
JP4604752B2 (en) Photomask used for manufacturing flat display panel and flat display panel manufacturing method
JP3560417B2 (en) Method for manufacturing plasma display panel
KR100667925B1 (en) Plasma display panel and manufacturing method thereof
KR100515320B1 (en) Plasma display panel
US7220653B2 (en) Plasma display panel and manufacturing method thereof
JP3054489B2 (en) Method for manufacturing plasma display panel
JP4307101B2 (en) Method for manufacturing plasma display panel
KR20050047305A (en) Plasma dispaly panel and the fabrication method thereof
JPH07320641A (en) Bulkhead forming method for pdp(plasma display panel)
KR100416090B1 (en) Plasma display panel and the fabrication method thereof
US6737806B2 (en) Plasma display panel including transparent electrode layer
JP3960019B2 (en) Method for manufacturing plasma display panel
KR100670285B1 (en) Plasma display panel and the fabrication method thereof
JP2003203576A (en) Method of manufacturing surface discharge type plasma display panel
JP4221974B2 (en) Method for manufacturing plasma display panel
US7498121B2 (en) Manufacturing method of plasma display panel
KR100560484B1 (en) Plasma display panel
JP4520841B2 (en) Plasma display panel and display device
JP2003162958A (en) Manufacturing method of surface discharge type plasma display panel
KR100467686B1 (en) Fabrication method for plasma display panel
KR100457619B1 (en) Plasma display panel and the fabrication method thereof
KR100590115B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040301

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Effective date: 20040430

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040525

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313131

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090604

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100604

LAPS Cancellation because of no payment of annual fees