JPH104069A - Method of fabricating fine semiconductor structure - Google Patents

Method of fabricating fine semiconductor structure

Info

Publication number
JPH104069A
JPH104069A JP15671596A JP15671596A JPH104069A JP H104069 A JPH104069 A JP H104069A JP 15671596 A JP15671596 A JP 15671596A JP 15671596 A JP15671596 A JP 15671596A JP H104069 A JPH104069 A JP H104069A
Authority
JP
Japan
Prior art keywords
film
probe
gaas
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15671596A
Other languages
Japanese (ja)
Other versions
JP3402425B2 (en
Inventor
Makoto Kakazu
誠 嘉数
Toshiki Makimoto
俊樹 牧本
Naoki Kobayashi
小林  直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15671596A priority Critical patent/JP3402425B2/en
Publication of JPH104069A publication Critical patent/JPH104069A/en
Application granted granted Critical
Publication of JP3402425B2 publication Critical patent/JP3402425B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of fabricating a fine structure with high accuracy so as to have the same size by allowing the tip of a probe to approach the surface of a selection film only by a predetermined distance on an atom unit basis and selectively etching the selection film by flowing a tunnel current between a semiconductor substrate and the probe. SOLUTION: An oxide film 2 on the surface of a GaAs substrate 1 exposed in the atmosphere is heated and removed in vacuum, thus exposing the surface of the GaAs substrate 1. A GaN film 4a is deposited on the exposed surface of the GaAs substrate 1 and a probe 11 is brought close to the surface of the GaN film 4a at a distance of 1nm. A switch 13 is changed to increase a tunnel current between the probe 11 and the GaAs substrate 1 and partial etching is performed to the GaN film 4a with the energy on an atom unit basis. Consequently, the GaN film 4a is selectively patterned. Thus, the fine structure can be fabricated so as to have the same size with high accuracy.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、1枚の基板上に
ナノメートルの半導体微細構造を、寸法,形状,及び,
基板上の位置を正確に制御して立体的に作製する半導体
微細構造の作製方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a nanometer-sized semiconductor microstructure on a single substrate by measuring the size, shape and
The present invention relates to a method for manufacturing a semiconductor microstructure which is three-dimensionally manufactured by accurately controlling a position on a substrate.

【0002】[0002]

【従来の技術】半導体微細構造の寸法を数十ナノメート
ルより小さくすると、量子力学によれば、その構造内の
電子,正孔のエネルギー分布幅を極めて狭くできる。こ
のような構造は、量子ドット(量子箱)と呼ばれる。寸
法の均一な複数の量子箱を半導体レーザーに応用すれ
ば、閾電流の極めて低い半導体レーザを実現できる。こ
の半導体微細構造である量子箱の作製方法の一例とし
て、選択成長と呼ばれる方法を以下に示す。
2. Description of the Related Art If the size of a semiconductor fine structure is made smaller than several tens of nanometers, the width of energy distribution of electrons and holes in the structure can be made extremely narrow according to quantum mechanics. Such a structure is called a quantum dot (quantum box). If a plurality of quantum boxes having uniform dimensions are applied to a semiconductor laser, a semiconductor laser having an extremely low threshold current can be realized. As an example of a method of manufacturing the quantum box having the semiconductor fine structure, a method called selective growth will be described below.

【0003】まず、図7(a)に示すように、真空中で
GaAs基板71を600℃程度で加熱することで、そ
の表面に形成されている自然酸化膜72をエッチングす
る。真空中で加熱することで、GaAsの酸化物は分解
して気化していく。ただし、このとき、基板表面に気体
となったAsを導入しておく。これは、加熱することで
分解する段階で、Asを補償するためにおこなう。Ga
に比較してV族元素であるAsは気化しやすいため、A
s過剰の雰囲気としておく必要があるためである。
First, as shown in FIG. 7A, a GaAs substrate 71 is heated at about 600 ° C. in a vacuum to etch a natural oxide film 72 formed on the surface thereof. By heating in a vacuum, the GaAs oxide is decomposed and vaporized. However, at this time, gaseous As is introduced into the substrate surface. This is performed to compensate for As at the stage of decomposition by heating. Ga
As, which is a group V element, is easily vaporized as compared with
This is because it is necessary to keep the atmosphere in excess of s.

【0004】しかし、このエッチングでは、GaAs基
板71表面に気化したAsを導入しておいても、GaA
s基板71表面のAsの欠陥が補償しきれず、その表面
は平坦にできない。このため、そのエッチングに引き続
いて、図7(b)に示すように、加熱されたGaAs基
板71表面にトリエチルガリウム(TEGa)と気化し
たAsを導入し、その表面にGaAsバッファ層73を
成長させて表面を平坦化する。このとき、GaAsバッ
ファ層73にはSiもしくはZnを不純物として導入
し、導電性をもたせておく。
However, in this etching, even if As vaporized is introduced into the surface of the GaAs substrate 71, the GaAs
As defects on the surface of the s-substrate 71 cannot be completely compensated for, and the surface cannot be made flat. Therefore, following the etching, triethyl gallium (TEGa) and vaporized As are introduced into the surface of the heated GaAs substrate 71, and a GaAs buffer layer 73 is grown on the surface, as shown in FIG. To flatten the surface. At this time, Si or Zn is introduced as an impurity into the GaAs buffer layer 73 to have conductivity.

【0005】ついで、図7(c)に示すように、ジメチ
ルヒドラジンとともにトリメチルガリウムをGaAs基
板71表面に導入し、ガリウム窒素(GaN)からなる
薄膜74を堆積させる。ジメチルヒドラジンは窒素原料
となるが、このかわりに、アンモニアをクラッキングす
ることで窒素原子を供給するようにしてもよい。
Then, as shown in FIG. 7C, trimethylgallium is introduced into the surface of the GaAs substrate 71 together with dimethylhydrazine, and a thin film 74 made of gallium nitrogen (GaN) is deposited. Dimethylhydrazine is used as a nitrogen source, but instead, nitrogen atoms may be supplied by cracking ammonia.

【0006】次に、図7(d)に示すように、電子ビー
ムを照射することで、選択的に薄膜74を蒸発させてG
aAsバッファ層73表面を露出させる。次に、図7
(e)に示すように、トリメチルガリウムと気化したA
sを加熱したGaAs基板71上に導入して、GaAs
バッファ層73が露出した部分に、選択的にGaAsか
らなる微細構造75を成長させる。そして、図7(f)
に示すように、GaNからなる薄膜74を除去し、Ga
Asバッファ層73上に微細構造75が形成されたGa
As基板71を得る。
[0006] Next, as shown in FIG. 7 (d), the thin film 74 is selectively evaporated by irradiating an electron beam.
The surface of the aAs buffer layer 73 is exposed. Next, FIG.
As shown in (e), trimethylgallium and vaporized A
s is introduced onto the heated GaAs substrate 71 and GaAs
A microstructure 75 made of GaAs is selectively grown in a portion where the buffer layer 73 is exposed. Then, FIG.
As shown in FIG. 7, the thin film 74 made of GaN is removed, and Ga
Ga having microstructure 75 formed on As buffer layer 73
As substrate 71 is obtained.

【0007】[0007]

【発明が解決しようとする課題】上述したように、従来
の製造方法では、微細構造のパターン化の際に、電子ビ
ーム露光が用いられてきた。しかし、電子ビームの焦点
の広がりは、最小に絞っても50nmほどとなる。そし
て、そのエッジはシャープではなく、中心部分を最大エ
ネルギーとし、周辺に向かってエネルギーが徐々に減衰
するように分布しているこのため、従来では、電子ビー
ムの照射量を調整することで、10ナノメーター程度の
大きさの微細構造を形成するようにしてきた。しかし、
そのようにして形成した微細構造は、再現性が低く、複
数の微細構造を作製する際に、同じ大きさにそろえるこ
とが非常に困難であった。従って、従来では有用な量子
箱構造を形成することができなかった。
As described above, in the conventional manufacturing method, electron beam exposure has been used in patterning a fine structure. However, the spread of the focal point of the electron beam is about 50 nm even if it is reduced to the minimum. Then, the edge is not sharp, but the energy is distributed so that the central portion has the maximum energy and the energy gradually decreases toward the periphery. Microstructures on the order of nanometers have been formed. But,
The microstructure formed in this way has low reproducibility, and it is very difficult to make the same size when manufacturing a plurality of microstructures. Therefore, conventionally, a useful quantum box structure could not be formed.

【0008】また、従来の電子ビーム照射の間は、表面
をその場で観察することができない。このため、露光の
状況や基板上の露光の位置をモニタして制御することは
できなかった。そのため、複数の微細構造を同一基板上
に作製する場合、構造間の相対位置がわからないため、
立体的に作製することはもちろん、高密度に作製するこ
とが非常に困難であった。
Also, during conventional electron beam irradiation, the surface cannot be observed in situ. For this reason, it was not possible to monitor and control the state of exposure and the position of exposure on the substrate. Therefore, when manufacturing a plurality of microstructures on the same substrate, the relative position between the structures is not known,
It has been very difficult to produce a high-density one as well as a three-dimensional one.

【0009】この発明は、以上のような問題点を解消す
るためになされたものであり、量子効果を発揮する微細
な構造が、大きさの揃った状態で精度良く作製できるよ
うにすることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to enable a fine structure exhibiting a quantum effect to be accurately manufactured in a uniform size. Aim.

【0010】[0010]

【課題を解決するための手段】この発明の半導体微細構
造の作製方法は、第1に半導体基板表面の酸化膜を除去
して清浄化し、第2に半導体基板を加熱してこの表面に
ラジカル化した窒素を供給して窒素を含む選択膜を形成
し、第3に原子レベルに鋭利にされた先端を有する探針
の先端を選択膜表面に常に一定の距離だけ接近させて半
導体基板と探針との間にトンネル電流を流すことで選択
膜を選択的にエッチングする。そして、第4に、半導体
基板を加熱してこの上にIII族原子を含む有機金属ガ
スとV族原子を含む有機金属ガスを供給してエッチング
した領域のみにIII族原子とV族原子とからなる微細
半導体構造を成長し、第5に選択膜を除去するようにし
た。
According to the method of manufacturing a semiconductor microstructure of the present invention, first, an oxide film on a surface of a semiconductor substrate is removed and cleaned, and second, a semiconductor substrate is heated to form radicals on the surface. Third, a selective film containing nitrogen is formed by supplying the selected nitrogen, and thirdly, the tip of the probe having a tip sharpened to an atomic level is always brought close to the surface of the selective film by a certain distance, and the semiconductor substrate and the probe are contacted. Then, a selective current is selectively etched by passing a tunnel current between them. Fourth, the semiconductor substrate is heated, and an organic metal gas containing group III atoms and an organic metal gas containing group V atoms are supplied thereon. Fifth, a fine semiconductor structure was grown, and fifthly, the selective film was removed.

【0011】以上のことにより、探針と半導体基板との
トンネル電流により選択膜をエッチングするので、エッ
チングしているときの加工表面の状態を観察することが
できる。前述したように、半導体微細構造の寸法を数十
ナノメートルより小さくすると、量子力学によればその
構造内の電子,正孔のエネルギー分布幅を極めて狭くで
きる。このような、寸法の均一な複数の量子箱構造を半
導体レーザーに応用すれば、閾電流の極めて低い半導体
レーザを実現できる。
As described above, since the selective film is etched by the tunnel current between the probe and the semiconductor substrate, the state of the processed surface during the etching can be observed. As described above, when the size of the semiconductor microstructure is made smaller than several tens of nanometers, according to quantum mechanics, the energy distribution width of electrons and holes in the structure can be made extremely narrow. By applying such a plurality of quantum box structures having uniform dimensions to a semiconductor laser, a semiconductor laser having an extremely low threshold current can be realized.

【0012】この発明においては、探針で表面を走査
し、トンネル電流を検知することにより表面の形状を観
察すると同時に、選択成長の選択膜の微細加工を行い、
その領域に微細構造を成長するようにした。このため、
この発明では、パターン形成時にその形成形状の観察が
可能なため、寸法や位置および組成の制御が可能とな
り、立体的に格段に均一な量子箱構造を作製することが
できる。
In the present invention, the surface is scanned with a probe, and the surface shape is observed by detecting a tunnel current.
A microstructure was grown in that area. For this reason,
According to the present invention, the shape of the pattern can be observed when the pattern is formed, so that the dimensions, position, and composition can be controlled, and a quantum box structure that is three-dimensionally much more uniform can be produced.

【0013】[0013]

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。図1は、この発明の実施の形態にお
ける微細構造の作製方法を示す断面図である。この実施
の形態では、GaAsとInAs半導体微細構造を同一
のGaAs基板1上に作製する場合について示す。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view illustrating a method for manufacturing a fine structure according to an embodiment of the present invention. In this embodiment, a case will be described in which GaAs and InAs semiconductor fine structures are formed on the same GaAs substrate 1.

【0014】まず、図1(a)に示すように、大気中に
放置されたGaAs基板1表面には、酸化膜2が存在し
ている。この酸化膜2を除去するため、GaAs基板1
を真空中で500℃に加熱することで、酸化膜2を加熱
分解して除去する。このとき、図1(b)に示すよう
に、GaAs基板1表面にV族元素を含む有機金属であ
るターシャリーブチルアルシン(TBAs)を供給す
る。これにより、清浄なGaAs基板1表面が露出す
る。
First, as shown in FIG. 1A, an oxide film 2 exists on the surface of a GaAs substrate 1 left in the atmosphere. In order to remove the oxide film 2, the GaAs substrate 1
Is heated to 500 ° C. in vacuum to thermally decompose and remove oxide film 2. At this time, as shown in FIG. 1B, tertiary butyl arsine (TBAs), which is an organic metal containing a group V element, is supplied to the surface of the GaAs substrate 1. Thereby, a clean GaAs substrate 1 surface is exposed.

【0015】従来では、この酸化膜2のエッチングにお
いては、気化したAsを基板表面に導入するようにして
いた。そして、このことにより、GaAs基板から蒸気
圧の高いV族元素が欠損するのを防ぐようにしていた。
しかし、気化したAsの使用では、GaAs基板のAs
の欠損が補償しきれずに、表面にGaのドロップレット
が生じることがある。このため、従来では、基板の平坦
性が失われることがあった。しかし、この実施の形態で
は、酸化膜2をエッチングしている基板1上にTBAs
導入するようにしたので、表面が非常に平坦になる。
Conventionally, in etching the oxide film 2, vaporized As has been introduced to the substrate surface. This prevents the V-group element having a high vapor pressure from being lost from the GaAs substrate.
However, the use of vaporized As requires the use of As on the GaAs substrate.
May not be compensated for, and Ga droplets may be generated on the surface. For this reason, conventionally, the flatness of the substrate may be lost. However, in this embodiment, TBAs are formed on the substrate 1 where the oxide film 2 is being etched.
Since it is introduced, the surface becomes very flat.

【0016】これは、TBAsが熱で分解されること
で、As原子と共に生成した水素原子が、ガリウムも効
果的にエッチング除去するためである。TBAsが供給
されてるGaAs基板1表面は、熱により分解して主に
Asがエッチングされると共に、水素原子によりガリウ
ムもエッチングされていく。そして、As原子の供給に
よりAsの補償も成されているので、総合的にみて、ガ
リウムもAsも均一にエッチングされた状態となってい
る。
This is because hydrogen atoms generated together with As atoms due to decomposition of TBAs by heat effectively remove gallium by etching. The surface of the GaAs substrate 1 to which TBAs is supplied is decomposed by heat and mainly As is etched, and gallium is also etched by hydrogen atoms. Since As is compensated by the supply of As atoms, both gallium and As are uniformly etched as a whole.

【0017】従来では、気化したAsを導入することで
GaAs基板1表面におけるAsを補償していた。しか
しこの方法では、完全にはAsの欠損が補えず、エッチ
ング後に平坦な面を回復するために、GaAsバッファ
層を成長させなければならなかった。また、従来では、
電子ビーム照射で加工をおこなうようにしていたため、
このGaAsバッファ層に導電性をもたせる必要があ
り、SiやZnを不純物として添加しなければならず、
プロセスを複雑にしていた。導電性をもたせないと、電
子ビームを照射したときにチャージアップしてしまうた
めである。
Conventionally, As on the surface of the GaAs substrate 1 has been compensated by introducing vaporized As. However, in this method, the deficiency of As cannot be completely compensated, and a GaAs buffer layer had to be grown in order to recover a flat surface after etching. Conventionally,
Because the processing was done by electron beam irradiation,
The GaAs buffer layer needs to have conductivity, and Si or Zn must be added as an impurity.
The process was complicated. This is because if the film is not made conductive, it will charge up when irradiated with an electron beam.

【0018】しかし、この実施の形態に示したように、
TBAsを導入することで、GaAs基板1表面におけ
るAsを補償し、かつガリウムもエッチングされる状態
とすれば、GaAsバッファ層の形成は必要ない。ま
た、GaAsでなくInPを基板に用いる場合は、ター
シャリーブチルホスフィン(TBP)が有効である。す
なわち、酸化膜除去のエッチングにおいて、V族原子を
含む有機金属を基板表面に導入するようにすればよい。
特に、V族原子と水素とが直接結合した構造の有機金属
が効果的である。ただし、たとえば、トリメチルヒ素を
用いるようにしても、若干効果は劣るが有効である。
However, as shown in this embodiment,
By introducing TBAs, the As on the surface of the GaAs substrate 1 is compensated, and if the gallium is also etched, it is not necessary to form a GaAs buffer layer. When InP is used for the substrate instead of GaAs, tertiary butyl phosphine (TBP) is effective. That is, in the etching for removing the oxide film, an organic metal containing a group V atom may be introduced to the substrate surface.
In particular, an organic metal having a structure in which a group V atom and hydrogen are directly bonded is effective. However, even if trimethyl arsenic is used, for example, the effect is slightly inferior but effective.

【0019】次に、図1(c)に示すように、加熱した
タングステンフィラメントに窒素ガスを通してこれを窒
素原子にして250℃に加熱したGaAs基板1表面に
供給し、非晶質のGaNからなるGaN膜4a(選択
膜)を堆積する。このGaNは堆積温度(基板温度)に
よって、図3(a)に示すように、その表面の凹凸状態
が変化する。基板温度が400℃を越えると、堆積する
GaNは多結晶状態となり、図3(a)に示すように、
その表面凹凸は大きいものとなる。しかし、基板温度が
400℃以下では、堆積するGaNがアモルファス状態
となるため、その表面の凹凸はかなり減少する。したが
って、GaNは400℃以下で成長するのが望ましい。
Next, as shown in FIG. 1 (c), a nitrogen gas is passed through a heated tungsten filament and turned into nitrogen atoms to be supplied to the surface of the GaAs substrate 1 heated to 250 ° C., and is made of amorphous GaN. A GaN film 4a (selective film) is deposited. As shown in FIG. 3A, the state of the surface of the GaN changes depending on the deposition temperature (substrate temperature). When the substrate temperature exceeds 400 ° C., the deposited GaN becomes polycrystalline, and as shown in FIG.
The surface irregularities are large. However, when the substrate temperature is 400 ° C. or lower, the deposited GaN is in an amorphous state, so that the surface irregularities are considerably reduced. Therefore, GaN is preferably grown at 400 ° C. or lower.

【0020】一方、GaNの堆積時の温度条件と、その
温度で堆積したGaN上にGaAsを堆積したときのG
aAs膜の膜厚を比較すると、図3(b)に示すよう
に、400℃以下で堆積したGaN上には、GaAsが
ほとんど堆積しない。これに対して、GaAs上にGa
N膜を薄く形成した場合、GaN膜が多結晶状態では形
成したGaN膜に下のGaAs表面が一部露出してしま
う。このため、GaAs上に400℃を越えて形成した
GaN膜上には、GaAsが成長することになる。Ga
N膜はGaAsの選択成長のために用いるので、この観
点からも、GaNは基板温度が400℃以下の状態で成
長させる必要がある。
On the other hand, the temperature conditions at the time of GaN deposition and the G when GaAs is deposited on the GaN deposited at that temperature.
When comparing the thickness of the aAs film, as shown in FIG. 3B, GaAs hardly deposits on GaN deposited at 400 ° C. or lower. In contrast, Ga on GaAs
When the N film is formed thin, a part of the underlying GaAs surface is exposed in the formed GaN film when the GaN film is in a polycrystalline state. Therefore, GaAs grows on the GaN film formed on GaAs at a temperature exceeding 400 ° C. Ga
Since the N film is used for selective growth of GaAs, from this viewpoint, GaN must be grown at a substrate temperature of 400 ° C. or lower.

【0021】次いで、図1(d)に示すように、探針1
1を用いてGaN膜4aを部分的に除去する。図1
(d)において、探針11は、走査型トンネル顕微鏡を
構成する部分である。探針11はピエゾ12aとピエゾ
12bとにより、xy方向およびz方向に位置制御され
る。ピエゾ12a,12bは、印加される電圧Vx,Vy
およびVzの値に比例して変位する。ピエゾ12aは、
探針11を走査するために用いる。以上の構成により、
探針11とGaAs基板1との間に一定の電圧Vt を印
加した状態で、回路を流れる電流値(トンネル電流)が
一定になるようにピエゾ12bに印加する電圧Vz を制
御する。
Next, as shown in FIG.
1 is used to partially remove the GaN film 4a. FIG.
In (d), the probe 11 is a part constituting a scanning tunneling microscope. The position of the probe 11 is controlled in the xy direction and the z direction by the piezo 12a and the piezo 12b. Piezo 12a, 12b, the voltage V x to be applied, V y
And in proportion to the value of V z . Piezo 12a
Used to scan the probe 11. With the above configuration,
While applying a constant voltage V t between the probe 11 and the GaAs substrate 1, and controls the voltage V z to be applied to the piezoelectric 12b as the value of the current flowing through the circuit (tunnel current) is constant.

【0022】この状態で、探針11を表面より2〜3n
m離した状態で走査すれば、走査している表面の凹凸に
対応して、ピエゾ12bは探針11と表面との距離を一
定にしようとしてその変位量を変化させる。そして、こ
の変位量を計測することで、走査している表面の凹凸状
態を観察することが可能となる。これが、走査型トンネ
ル顕微鏡による表面形状の観察原理である。なお、図1
(d)では、スイッチ13が観察状態の接続を示してい
る。ここで、GaAs基板1上のGaN膜4a表面に、
距離1nm近くまで探針11を近づける。そして、スイ
ッチ13を切り換えることで、探針11とGaAs基板
1間の電流を増加させる。すると、そのエネルギーでG
aN膜4aの部分的なエッチングを分子1個単位でする
ことができる。
In this state, the probe 11 is moved 2-3 n from the surface.
If scanning is performed at a distance of m, the piezo 12b changes its displacement amount in an attempt to keep the distance between the probe 11 and the surface constant in accordance with the unevenness of the surface being scanned. Then, by measuring the amount of displacement, it is possible to observe the unevenness of the surface being scanned. This is the principle of observing the surface shape using a scanning tunneling microscope. FIG.
In (d), the switch 13 shows the connection in the observation state. Here, on the surface of the GaN film 4a on the GaAs substrate 1,
The probe 11 is brought closer to a distance of about 1 nm. Then, by switching the switch 13, the current between the probe 11 and the GaAs substrate 1 is increased. Then, with that energy, G
The aN film 4a can be partially etched by one molecule.

【0023】この結果、図1(d)に示すように、Ga
N膜4aを選択的にパターン加工することができる。ま
た、このとき、数nmオーダで、この加工をおこなうこ
とが可能となる。この加工の際には、スイッチ13を切
り換えることで、瞬時に加工状態と観察状態とを切り換
えられるので、エッチング加工の状態をその場で観察す
ることが可能となる。また、表面を観察しながら加工を
したい場所へ探針11を移動できるので、極めて高精度
に微細構造を形成することが可能となる。
As a result, as shown in FIG.
The N film 4a can be selectively patterned. At this time, this processing can be performed on the order of several nm. At the time of this processing, by switching the switch 13, the processing state and the observation state can be instantaneously switched, so that the state of the etching processing can be observed on the spot. Further, since the probe 11 can be moved to a place where processing is desired while observing the surface, it is possible to form a microstructure with extremely high precision.

【0024】以下、この加工方法について、図4の断面
図を用いてより詳細に説明する。図4(a)において、
GaAs基板1の表面状態を観察しているときの探針1
1先端の軌跡を点線で示している。また、トンネル電流
の値を増加させた状態で走査をおこなった、加工時の場
合の探針11先端の軌跡を実線で示している。走査型ト
ンネル顕微鏡で観察対象の表面を走査するときは、トン
ネル電流が一定となるように探針11を上下させてい
る。すなわち、トンネル電流が減少したら探針11を下
げ、トンネル電流が増加したら探針11を上げる。結果
として、探針11先端と観察対象の表面との距離を一定
に保つように制御している。そして、その制御により探
針11を動かした状態が、観察対象の表面状態を示して
いることになる。したがって、この探針11を動かした
状態により、GaAs基板1の表面状態を観測すること
ができる。
Hereinafter, this processing method will be described in more detail with reference to the sectional view of FIG. In FIG. 4A,
Probe 1 when observing the surface state of GaAs substrate 1
The trajectory of one tip is indicated by a dotted line. In addition, the trajectory of the tip of the probe 11 in the case of processing when scanning is performed with the value of the tunnel current increased is shown by a solid line. When scanning the surface of the observation object with the scanning tunnel microscope, the probe 11 is moved up and down so that the tunnel current is constant. That is, when the tunnel current decreases, the probe 11 is lowered, and when the tunnel current increases, the probe 11 is raised. As a result, control is performed so that the distance between the tip of the probe 11 and the surface of the observation target is kept constant. Then, the state where the probe 11 is moved by the control indicates the surface state of the observation target. Therefore, the surface state of the GaAs substrate 1 can be observed by moving the probe 11.

【0025】しかし、トンネル電流が一定に保たれるよ
うに制御していても、図4(a)の点線で示すように、
探針11先端は時間的に遅れてGaAs基板1の表面状
態を再現して動作する。ここで、表面を加工するために
探針11先端を表面に近づけると、図4(a)の実線で
示すように、表面に衝突したり、表面より離れすぎたり
して、一定の条件で加工することができない。つまり、
表面状態を観察しているときと同じように、先端位置を
フィードバック制御した状態で探針11先端をGaAs
基板1表面に近づけて加工を行うと、一定の条件で加工
することができない。
However, even if the tunnel current is controlled to be kept constant, as shown by the dotted line in FIG.
The tip of the probe 11 operates while reproducing the surface state of the GaAs substrate 1 with a time delay. Here, when the tip of the probe 11 is brought close to the surface in order to process the surface, as shown by a solid line in FIG. Can not do it. That is,
As in the case of observing the surface condition, the tip of the probe 11 is made of GaAs while the tip position is feedback-controlled.
If processing is performed close to the surface of the substrate 1, processing cannot be performed under certain conditions.

【0026】これに対して、以下に示す動作を繰り返す
ことで表面の加工を行うようにすれば、表面を一様に加
工することができる(図4(b))。すなわち、ま
ず、表面状態を観察しているモードより、ある位置で観
察モードを変更して探針11を一定距離下げる。たとえ
ば、図4(b)において、矢印の方向に矢印で示す距離
だけ下げる。すると、電流は増加して加工状態となる。
ついで、所定時間加工状態とした後、再び探針11を
上げる。図4(b)において、矢印の元の黒点の位置に
まで探針11先端の位置を戻す。そして、観察状態とし
て所定の距離移動させる。たとえば、図4(b)におい
て、隣の黒点の位置まで探針11先端を移動する。以上
示したように、,を繰り返していくことで、加工時
の探針11先端は、図4(a)に示した方法に比較し
て、飛躍的に均一な加工が行える。
On the other hand, by processing the surface by repeating the following operation, the surface can be processed uniformly (FIG. 4B). That is, first, the observation mode is changed at a certain position from the mode in which the surface state is observed, and the probe 11 is lowered by a certain distance. For example, in FIG. 4B, the distance is lowered by the distance indicated by the arrow in the direction of the arrow. Then, the current increases to be in a processing state.
Next, after the processing state is maintained for a predetermined time, the probe 11 is raised again. In FIG. 4B, the position of the tip of the probe 11 is returned to the position of the original black point of the arrow. Then, it is moved by a predetermined distance as the observation state. For example, in FIG. 4B, the tip of the probe 11 is moved to the position of the adjacent black dot. As described above, by repeating, the tip of the probe 11 at the time of processing can be drastically and uniformly processed as compared with the method shown in FIG.

【0027】以上示したことにより、精度よく一様にG
aN膜4aを選択的に除去したあと、図1(e)に示す
ように、GaAs基板1の表面が露出したところに、選
択的にGaAsからなる微細構造5aを形成する。これ
は、真空中でGaAs基板1を600℃に過熱した状態
で、基板表面にTMGaとTBAsを供給することでお
こなう(有機金属分子線エピタキシー法)。この分子線
エピタキシー法では、GaN膜4a上にはGaAsが成
長しない選択成長となる。
As described above, G is accurately and uniformly obtained.
After selectively removing the aN film 4a, a fine structure 5a made of GaAs is selectively formed where the surface of the GaAs substrate 1 is exposed, as shown in FIG. This is performed by supplying TMGa and TBAs to the substrate surface in a state where the GaAs substrate 1 is heated to 600 ° C. in a vacuum (organic metal molecular beam epitaxy method). In this molecular beam epitaxy method, selective growth is performed in which GaAs does not grow on the GaN film 4a.

【0028】次いで、加熱したGaAs基板1上に水素
原子を導入して、図1(f)に示すように、GaN膜4
aをエッチング除去する。次に、図2(g)に示すよう
に、GaAs基板1上に微細構造5aを覆うようにGa
N膜4bを形成する。そして、前述したようにして、探
針11により選択的にGaN膜4bを除去し、図2
(h)に示すように、GaAs基板1および微細構造5
a上を部分的に露出させる。なお、図2(h)に示すス
イッチ13の状態が、加工状態の接続を示している。
Next, hydrogen atoms are introduced onto the heated GaAs substrate 1 and, as shown in FIG.
a is removed by etching. Next, as shown in FIG. 2 (g), Ga is deposited on the GaAs substrate 1 so as to cover the microstructure 5a.
An N film 4b is formed. Then, as described above, the GaN film 4b is selectively removed by the probe 11, and FIG.
As shown in (h), the GaAs substrate 1 and the fine structure 5
a is partially exposed. Note that the state of the switch 13 shown in FIG. 2H indicates the connection in the processing state.

【0029】次に、図2(i)に示すように、この露出
した領域に、たとえば、有機金属分子線エピタキシー法
法により、トリメチルインジウム(TMIn)とTBA
sを供給することで、InPからなる微細構造5bを形
成する。そして、加熱したGaAs基板1上に水素原子
を導入して、図2(j)に示すように、GaN膜4bを
エッチング除去する。この結果、同一のGaAs基板1
上に、微細構造5aと微細構造5bとが形成された状態
が実現される。
Next, as shown in FIG. 2 (i), trimethylindium (TMIn) and TBA are formed in the exposed region by, for example, a metalorganic molecular beam epitaxy method.
By supplying s, the fine structure 5b made of InP is formed. Then, hydrogen atoms are introduced onto the heated GaAs substrate 1, and the GaN film 4b is removed by etching as shown in FIG. As a result, the same GaAs substrate 1
A state in which the fine structure 5a and the fine structure 5b are formed thereon is realized.

【0030】図5は、以上示したことにより形成した微
細構造を有する半導体装置の断面図である。図5(a)
は量子箱半導体レーザを示し、n+ 形のGaAs基板5
1上に、AlGaAs層52を形成し、この上にp+
のGaAsからなるクラッド層54形成している。そし
て、AlGaAs層52内には微細な量子箱構造とした
GaAs量子箱53が形成され、これらで活性層を構成
している。このような量子箱半導体レーザは、活性層に
おけるGaAs量子箱53が均一に作成されていない
と、図6(a)に示すように、発光波長の幅が広く発光
強度も高くできない。
FIG. 5 is a sectional view of a semiconductor device having a fine structure formed as described above. FIG. 5 (a)
Denotes a quantum box semiconductor laser, and an n + -type GaAs substrate 5
1, an AlGaAs layer 52 is formed, and a p + -type GaAs clad layer 54 is formed thereon. A GaAs quantum box 53 having a fine quantum box structure is formed in the AlGaAs layer 52, and these constitute an active layer. In such a quantum box semiconductor laser, if the GaAs quantum box 53 in the active layer is not uniformly formed, as shown in FIG. 6A, the emission wavelength is wide and the emission intensity cannot be increased.

【0031】これに比較して、上記実施の形態により均
一にGaAs量子箱53が形成された量子箱半導体レー
ザでは、図6(b)に示すように、半値幅が1000分
の1となり、その発光強度は1000倍となる。そし
て、閾電流も10分の1に減少した。従来の技術では、
量子箱が形成できるが、その大きさをそろえることがで
きず、3〜10nmの範囲でばらついてしまう。しか
し、上記実施の形態によれば、例えば、5nmの大きさ
の量子箱を均一に精度良く複数形成することができる。
この結果、これを活性層に用いた量子箱半導体レーザで
は、波長の揃った高い発光強度のレーザ光を低い閾電流
で発振させることができる。
In comparison with this, in the quantum box semiconductor laser in which the GaAs quantum box 53 is formed uniformly according to the above-described embodiment, as shown in FIG. The emission intensity is increased by a factor of 1000. Then, the threshold current also decreased to one tenth. With conventional technology,
Although a quantum box can be formed, the size cannot be uniform, and the quantum box varies in a range of 3 to 10 nm. However, according to the above-described embodiment, for example, a plurality of quantum boxes having a size of 5 nm can be uniformly and accurately formed.
As a result, in the quantum box semiconductor laser using the active layer as the active layer, it is possible to oscillate laser light having a high emission intensity with a uniform wavelength at a low threshold current.

【0032】また、図5(b)はヘテロ接合バイポーラ
トランジスタを示している。これは、n+ 形のGaAs
基板61上にn形GaAsからなるコレクター62と、
p形AlyGa1−yAsからなるベース63と、その
上にn形AlGaAsからなるエミッター65とを形成
してある。なお、GaAs基板61上にはコレクター電
極61aも形成されており、また、ベース63上にはベ
ース電極63aが形成されており、エミッター65上に
はエミッター電極65aが形成されている。
FIG. 5B shows a heterojunction bipolar transistor. This is an n + type GaAs
A collector 62 made of n-type GaAs on a substrate 61;
A base 63 made of p-type AlyGa1-yAs and an emitter 65 made of n-type AlGaAs are formed thereon. Note that a collector electrode 61 a is also formed on the GaAs substrate 61, a base electrode 63 a is formed on the base 63, and an emitter electrode 65 a is formed on the emitter 65.

【0033】そして、このヘテロ接合バイポーラトラン
ジスタは、ベース63にGaAsからなる量子箱64が
形成されている。このように均一な大きさの量子箱構造
によるヘテロ接合バイポーラトランジスタでは、ベース
準位が量子化されることによって、カットオフ周波数が
これまで220GHzであったものが、450GHzま
で高くすることが可能となった。
In this heterojunction bipolar transistor, a quantum box 64 made of GaAs is formed on a base 63. In such a heterojunction bipolar transistor having a quantum box structure with a uniform size, the base level is quantized, so that the cutoff frequency can be increased from 220 GHz to 450 GHz. became.

【0034】また、図5(c)は、図5(a)に示した
量子箱半導体レーザの他の例を示す断面図である。図5
(c)に示すように、GaAsからなる量子箱53a
と、InAsからなる量子箱5bとからなる微細構造
が、AlGaAs層52に形成されている。このよう
に、異なる材料からなる量子箱を形成した量子箱半導体
レーザでは、低閾電流で、2つの発光波長のレーザー発
振が可能となる。
FIG. 5C is a sectional view showing another example of the quantum box semiconductor laser shown in FIG. 5A. FIG.
As shown in (c), quantum box 53a made of GaAs
A microstructure composed of a quantum box 5b made of InAs is formed in the AlGaAs layer 52. Thus, in a quantum box semiconductor laser in which quantum boxes made of different materials are formed, laser oscillation of two emission wavelengths can be performed with a low threshold current.

【0035】[0035]

【発明の効果】以上説明したように、この発明では、原
子レベルに鋭利にされた先端を有する探針の先端を、選
択膜表面に常に一定の距離だけ接近させ、半導体基板と
探針との間にトンネル電流を流すことで選択膜を選択的
にエッチングするようにした。このため、この発明で
は、パターン形成時にその形成形状の観察が可能なた
め、寸法や位置および組成の制御が可能となり、立体的
に格段に均一な量子箱構造を作製することができる。こ
の結果、閾電流の極めて低い半導体レーザや、動作周波
数のより高いトランジスタを実現できる。
As described above, according to the present invention, the tip of the probe having the tip sharpened to the atomic level is always brought close to the surface of the selective film by a fixed distance, and the contact between the semiconductor substrate and the probe is made. The selective film was selectively etched by passing a tunnel current therebetween. Therefore, in the present invention, the formed shape can be observed at the time of pattern formation, so that the size, position, and composition can be controlled, and a three-dimensionally uniform quantum box structure can be manufactured. As a result, a semiconductor laser with an extremely low threshold current and a transistor with a higher operating frequency can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態における微細構造の作
製方法を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a method for manufacturing a fine structure according to an embodiment of the present invention.

【図2】 図1に続く、この発明の実施の形態における
微細構造の作製方法を示す断面図である。
FIG. 2 is a cross-sectional view following FIG. 1 showing a method for manufacturing a fine structure in the embodiment of the present invention.

【図3】 成長温度によるGaNの表面の凹凸状態の変
化を示す特性図である。
FIG. 3 is a characteristic diagram showing a change in an uneven state of a GaN surface depending on a growth temperature.

【図4】 この発明の実施の形態における加工方法を示
す説明図である。
FIG. 4 is an explanatory diagram showing a processing method according to the embodiment of the present invention.

【図5】 この発明の実施の形態により形成した微細構
造を有する半導体装置の断面図である。
FIG. 5 is a sectional view of a semiconductor device having a fine structure formed according to an embodiment of the present invention.

【図6】 量子箱半導体レーザの発光特性を示す特性図
である。
FIG. 6 is a characteristic diagram showing emission characteristics of the quantum box semiconductor laser.

【図7】 従来の微細構造の作製方法を示す断面図であ
る。
FIG. 7 is a cross-sectional view illustrating a conventional method for manufacturing a fine structure.

【符号の説明】[Explanation of symbols]

1…GaAs基板、2…酸化膜、4a,4b…GaN薄
膜、5a,5b…微細構造、11…探針、12a,12
b…ピエゾ、13…スイッチ。
DESCRIPTION OF SYMBOLS 1 ... GaAs substrate, 2 ... oxide film, 4a, 4b ... GaN thin film, 5a, 5b ... fine structure, 11 ... probe, 12a, 12
b: piezo, 13: switch.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/66 H01S 3/18 21/331 H01L 29/205 29/73 29/72 H01S 3/18 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 29/66 H01S 3/18 21/331 H01L 29/205 29/73 29/72 H01S 3/18

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板表面の酸化膜を除去して清浄
化する第1の工程と、 前記半導体基板を加熱して、この表面にラジカル化した
窒素を供給し、窒素を含む選択膜を形成する第2の工程
と、 原子レベルに鋭利にされた先端を有する探針の先端を、
前記選択膜表面に常に一定の距離だけ接近させ、前記半
導体基板と前記探針との間にトンネル電流を流すこと
で、前記選択膜を選択的にエッチングする第3の工程
と、 前記半導体基板を加熱し、この上にIII族原子を含む
有機金属ガスとV族原子を含む有機金属ガスを供給し、
前記エッチングした領域のみに前記III族原子とV族
原子とからなる微細半導体構造を成長する第4の工程
と、 前記選択膜を除去する第5の工程とを含むことを特徴と
する半導体微細構造の作製方法。
1. A first step of removing and cleaning an oxide film on a surface of a semiconductor substrate, and heating the semiconductor substrate to supply radicalized nitrogen to the surface to form a selective film containing nitrogen. A second step of: tipping the tip having a tip sharpened to an atomic level,
A third step of selectively etching the select film by always bringing the select film close to the surface of the select film by a certain distance and flowing a tunnel current between the semiconductor substrate and the probe; Heating, and an organic metal gas containing a group III atom and an organic metal gas containing a group V atom are supplied thereon;
A fourth step of growing a fine semiconductor structure comprising the group III atoms and group V atoms only in the etched region; and a fifth step of removing the selective film. Method of manufacturing.
【請求項2】 請求項1記載の半導体微細構造の作製方
法において、 前記第1の工程では、前記半導体基板表面にV族原子を
含む有機金属ガスを供給することで清浄化をおこなうこ
とを特徴とする半導体微細構造の作製方法。
2. The method for manufacturing a semiconductor microstructure according to claim 1, wherein in the first step, cleaning is performed by supplying an organic metal gas containing a group V atom to the surface of the semiconductor substrate. Of manufacturing a semiconductor microstructure.
【請求項3】 請求項1または2記載の半導体微細構造
の作製方法において、 前記第2の工程では、窒素ガスを加熱することでラジカ
ル化した窒素を供給することを特徴とする半導体微細構
造の作製方法。
3. The method for manufacturing a semiconductor microstructure according to claim 1, wherein in the second step, radicalized nitrogen is supplied by heating a nitrogen gas. Production method.
【請求項4】 請求項1〜3いずれか1項記載の半導体
微細構造の作製方法において、 前記第5の工程では、原子状の水素を前記半導体基板上
に供給することで前記選択膜を除去することを特徴とす
る半導体微細構造の作製方法。
4. The method for manufacturing a semiconductor microstructure according to claim 1, wherein in the fifth step, the selective film is removed by supplying atomic hydrogen onto the semiconductor substrate. A method of manufacturing a semiconductor microstructure.
JP15671596A 1996-06-18 1996-06-18 Manufacturing method of semiconductor fine structure Expired - Fee Related JP3402425B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15671596A JP3402425B2 (en) 1996-06-18 1996-06-18 Manufacturing method of semiconductor fine structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15671596A JP3402425B2 (en) 1996-06-18 1996-06-18 Manufacturing method of semiconductor fine structure

Publications (2)

Publication Number Publication Date
JPH104069A true JPH104069A (en) 1998-01-06
JP3402425B2 JP3402425B2 (en) 2003-05-06

Family

ID=15633762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15671596A Expired - Fee Related JP3402425B2 (en) 1996-06-18 1996-06-18 Manufacturing method of semiconductor fine structure

Country Status (1)

Country Link
JP (1) JP3402425B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173751A (en) * 2005-12-20 2007-07-05 Kanji Iizuka Method of preparing array-controlled quantum dot, and semiconductor device using quantum dot whose array is controlled
JP2007318164A (en) * 2007-07-17 2007-12-06 Univ Of Tsukuba Semiconductor device, and method of manufacturing the same
JP2008522848A (en) * 2004-12-09 2008-07-03 ザ プレジデント アンド フェロウズ オブ ハーバード カレッジ Lift-off patterning method using energy-induced local removal of solid condensate gas layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008522848A (en) * 2004-12-09 2008-07-03 ザ プレジデント アンド フェロウズ オブ ハーバード カレッジ Lift-off patterning method using energy-induced local removal of solid condensate gas layer
JP2007173751A (en) * 2005-12-20 2007-07-05 Kanji Iizuka Method of preparing array-controlled quantum dot, and semiconductor device using quantum dot whose array is controlled
JP2007318164A (en) * 2007-07-17 2007-12-06 Univ Of Tsukuba Semiconductor device, and method of manufacturing the same

Also Published As

Publication number Publication date
JP3402425B2 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
US5294465A (en) Microtip-controlled nanostructure fabrication and multi-tipped field emission tool for parallel-process nanostructure fabrication
US5126574A (en) Microtip-controlled nanostructure fabrication and multi-tipped field-emission tool for parallel-process nanostructure fabrication
JP2697474B2 (en) Manufacturing method of microstructure
US4962057A (en) Method of in situ photo induced evaporation enhancement of compound thin films during or after epitaxial growth
US6744066B2 (en) Semiconductor device and method for manufacturing the same
US6033972A (en) Growing method of GaAs quantum dots using chemical beam epitaxy
JPH05144744A (en) Formation of semiconductor thin film
US5922621A (en) Quantum semiconductor device and a fabrication process thereof
JP4651759B2 (en) Device with quantum dots
JP3402425B2 (en) Manufacturing method of semiconductor fine structure
JPH10289996A (en) Semiconductor quantum dot and its manufacture
JPH04118916A (en) Semiconductor device and its manufacture
JP4803513B2 (en) Ion beam micromachining method
JP2005228899A (en) Semiconductor quantum dot, microwiring forming method, semiconductor device using the dot and the method, and method for manufacturing the device
JPH05347251A (en) Iii-v compound semiconductor vapor growth and semiconductor device
JP4041887B2 (en) Method for forming antimony quantum dots
JP2803555B2 (en) Fabrication method of ultra-fine tunnel barrier
JPH05110066A (en) Manufacture of quantum fine wire structure
JPH04306821A (en) Compound semiconductor crystal growth method
JPH11186536A (en) Manufacture of semiconductor quantum dot element
JP2004281954A (en) Method of manufacturing quantum dot
JP2717125B2 (en) Method for manufacturing semiconductor quantum well structure
JPH04340708A (en) Semiconductor device and its manufacture
JPH10261785A (en) Quantum box semiconductor device and its manufacture
JP2000100796A (en) Formation of microstructure

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090228

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees