JPH1039332A - Liquid crystal panel and substrate for liquid crystal panel as well as projection type display device - Google Patents

Liquid crystal panel and substrate for liquid crystal panel as well as projection type display device

Info

Publication number
JPH1039332A
JPH1039332A JP19084796A JP19084796A JPH1039332A JP H1039332 A JPH1039332 A JP H1039332A JP 19084796 A JP19084796 A JP 19084796A JP 19084796 A JP19084796 A JP 19084796A JP H1039332 A JPH1039332 A JP H1039332A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
potential
conductive layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19084796A
Other languages
Japanese (ja)
Inventor
Hideaki Oka
秀明 岡
Akihito Tsuda
昭仁 津田
Tatsuya Asaga
達也 浅賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP19084796A priority Critical patent/JPH1039332A/en
Publication of JPH1039332A publication Critical patent/JPH1039332A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technique capable of obtaining a sufficient holding capacitance even if the size of pixel electrodes is small and decreasing leak currents by decreasing the quantity of leak light in a reflection type LCD(liquid crystal display device) using semiconductors as substrates. SOLUTION: Conductive layers 9 which constitute holding capacitors are formed by each of respective pixels below the pixel electrodes 14 which are reflection electrodes. Semiconductor regions 8 or another conductive layers which are the other terminals of these holding capacitors are formed via insulating films below or above the conductive layers 9. The conductive layers 9 are electrically connected to transistors (MOSFETs) for driving the pixel electrodes 14. The semiconductor regions 8 or the other conductive layers are electrically connected to wiring layers 12 which apply the potential near the common potential or near the central potential of the frequency of the voltage impressed on the reflection electrodes described above or the intermediate potential of both potentials so as to fix the potential.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置さら
には反射型液晶表示装置に関し、特に半導体基板上に形
成されたMOSFET(絶縁ゲート型電界効果トランジ
スタ)によって画素電極を駆動するアクティブマトリッ
クス型LCD(液晶表示装置)に利用して好適な技術に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and, more particularly, to a reflection type liquid crystal display device, and more particularly to an active matrix type LCD in which pixel electrodes are driven by MOSFETs (insulated gate type field effect transistors) formed on a semiconductor substrate. (Liquid crystal display device).

【0002】[0002]

【従来の技術】従来、反射型アクティブマトリックスL
CDとしては、ガラス基板上にアモルファスシリコンを
用いたTFTアレーを形成し、さらにその上にアクリル
樹脂等を介して反射電極となる画素電極を形成してTF
Tで駆動するようにした構造のLCDが実用化されてい
る。
2. Description of the Related Art Conventionally, a reflective active matrix L
As a CD, a TFT array using amorphous silicon is formed on a glass substrate, and a pixel electrode serving as a reflection electrode is formed thereon via an acrylic resin or the like to form a TF.
An LCD having a structure driven by T has been put to practical use.

【0003】[0003]

【発明が解決しようとする課題】上記TFTを用いた反
射型アクティブマトリックスLCDはデバイスサイズが
比較的大きいため、例えばこれをライトバルブとして組
み込んだビデオプロジェクタのような投射型表示装置に
あっては、装置全体が大型化してしまうという不具合が
ある。
The reflection type active matrix LCD using the above TFT has a relatively large device size. For example, in a projection type display device such as a video projector incorporating this as a light valve, There is a problem that the entire device is enlarged.

【0004】一方、上記反射型アクティブマトリックス
LCDに比べてサイズが小さい反射型LCDとして、半
導体基板上に形成されたMOSFETアレーで反射電極
となる画素電極を駆動するようにしたものがある。
On the other hand, as a reflection type LCD having a smaller size than the reflection type active matrix LCD, there is a type in which a pixel electrode serving as a reflection electrode is driven by a MOSFET array formed on a semiconductor substrate.

【0005】しかしながら半導体を基板とするLCDに
おいては、デバイスサイズの縮小に応じて各画素のサイ
ズも小さくなるため、画素電極のみでは液晶の駆動に必
要な電圧を保持するのに充分な容量(100fF程度が
必要)が得られないという欠点がある。
However, in an LCD using a semiconductor as a substrate, the size of each pixel becomes smaller as the device size is reduced. Therefore, only a pixel electrode alone has a sufficient capacity (100 fF) to hold a voltage necessary for driving the liquid crystal. (Necessary degree) cannot be obtained.

【0006】また、各画素電極と画素電極との隙間から
光が漏れてPN接合(画素電極駆動用FETのソース・
ドレイン領域)を通過するとリーク電流が流れてしまう
という問題があるが、半導体を基板とするLCDにおい
てはウェル領域があるため、漏れ光がトランジスタ部分
のみでなくそこから離れた半導体基板を通過しただけで
リーク電流が流れることがあり、光リーク電流がガラス
基板のLCDに比べて多くなるという欠点がある。
Further, light leaks from a gap between each pixel electrode and a PN junction (a source electrode of a pixel electrode driving FET).
There is a problem that a leak current flows when the light passes through the (drain region). However, in an LCD using a semiconductor as a substrate, there is a well region, so that light leaks not only from a transistor portion but also from a semiconductor substrate separated therefrom. However, there is a disadvantage that a leak current may flow, and a light leak current is increased as compared with an LCD having a glass substrate.

【0007】この発明の目的は、半導体を基板とする反
射型LCDにおいて、画素電極のサイズが小さくても充
分な保持容量が得られ、また漏れ光の量を減らしてリー
ク電流を減らすことができる技術を提供することにあ
る。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a reflection type LCD using a semiconductor as a substrate, in which a sufficient storage capacity can be obtained even if the size of a pixel electrode is small, and a leakage current can be reduced by reducing an amount of leakage light. To provide technology.

【0008】この発明の他の目的は、半導体を基板とす
る反射型LCDにおける画素電極の反射率を高めるとと
もに、デバイス強度を高めることにある。
Another object of the present invention is to increase the reflectance of a pixel electrode and the device strength in a reflective LCD using a semiconductor as a substrate.

【0009】[0009]

【課題を解決するための手段】この発明は、上記目的を
達成するため、反射電極となる画素電極の下方に各画素
毎に保持容量を構成する導電層を形成し、この導電層の
下方または上方に絶縁膜を介して前記保持容量の他方の
端子となる半導体領域または他の導電層を形成し、上記
導電層は画素電極を駆動するMOSFETのソース・ド
レイン領域に電気的に接続させるとともに上記半導体領
域または他の導電層はコモン電位近傍あるいは上記反射
電極に印加される電圧の振幅の中心電位近傍あるいは両
電位の中間の電位を与える配線層に電気的に接続させて
電位を固定するようにした。
According to the present invention, in order to achieve the above object, a conductive layer constituting a storage capacitor for each pixel is formed below a pixel electrode serving as a reflective electrode, and a conductive layer is formed under the conductive layer. A semiconductor region or another conductive layer serving as the other terminal of the storage capacitor is formed above via an insulating film, and the conductive layer is electrically connected to a source / drain region of a MOSFET for driving a pixel electrode. The semiconductor region or the other conductive layer is electrically connected to a wiring layer that provides a potential near the common potential or near the center potential of the amplitude of the voltage applied to the reflective electrode or an intermediate potential between the two potentials so that the potential is fixed. did.

【0010】これによって、保持容量の値が確保される
とともに、保持容量の電圧は画素電極と対向電極間に印
加される電圧と同一となり、データ線が交流駆動された
場合にも対称的な電圧波形が得られるようになる。
Thus, the value of the storage capacitor is secured, and the voltage of the storage capacitor becomes the same as the voltage applied between the pixel electrode and the counter electrode, and the voltage is symmetric even when the data line is driven by AC. A waveform can be obtained.

【0011】上記の場合、保持容量を構成する導電層と
上記コモン電位を与える配線層とがオーバーラップする
ように形成したり、あるいは保持容量の絶縁膜を反射電
極を駆動するMOSFETのゲート絶縁膜より薄い膜厚
にすることにより、さらに大きな容量を持たせることが
できる。
In the above case, the conductive layer forming the storage capacitor and the wiring layer for applying the common potential are formed so as to overlap with each other, or the insulating film of the storage capacitor is formed as a gate insulating film of a MOSFET for driving the reflection electrode. By making the film thickness smaller, a larger capacity can be provided.

【0012】しかも、上記保持容量を構成する導電層
は、上記MOSFETを構成するゲート電極と同一工程
で形成されるポリシリコン層としたり、保持容量の絶縁
膜を、画素電極を駆動する上記MOSFETまたは周辺
回路を構成するMOSFETのゲート絶縁膜と同一工程
で形成される絶縁膜とすることで、プロセスを複雑にす
ることなく保持容量を形成することができる。
Further, the conductive layer forming the storage capacitor may be a polysilicon layer formed in the same step as the gate electrode forming the MOSFET, or the insulating film of the storage capacitor may be formed by the MOSFET or the MOSFET driving the pixel electrode. By using an insulating film formed in the same step as the gate insulating film of the MOSFET forming the peripheral circuit, a storage capacitor can be formed without complicating the process.

【0013】また、各画素電極を駆動するMOSFET
を画素電極のほぼ中央付近に配置して、その周囲に上記
保護容量を構成する導電層を形成するようにした。これ
によって、保持容量の導電層が遮光膜となってリーク電
流を減らすことができる。
Also, MOSFETs for driving each pixel electrode
Was disposed near the center of the pixel electrode, and a conductive layer constituting the above-mentioned protection capacitor was formed around the pixel electrode. Thereby, the conductive layer of the storage capacitor serves as a light-shielding film, so that a leak current can be reduced.

【0014】さらに、各画素電極間のスリット下方には
遮光性を有する層を形成するようにした。この場合の遮
光層は、データ線と同一の導電層により構成し、LCコ
モン電位近傍あるいは上記反射電極に印加される電圧の
振幅の中心電位近傍あるいは両電位の中間の電位を印加
させるようにすると良い。
Further, a layer having a light-shielding property is formed below the slit between the pixel electrodes. In this case, the light-shielding layer is formed of the same conductive layer as the data line, and is applied near the LC common potential, near the center potential of the amplitude of the voltage applied to the reflective electrode, or an intermediate potential between both potentials. good.

【0015】また、反射電極となる画素電極の形成に際
しては、画素電極を駆動するMOSFETを覆う絶縁膜
表面に、各画素電極の形状に対応した凹部を形成した
後、メタル層を全面的に被着し、CMP(化学的機械研
磨)法により上記凹部内にのみメタル層が残るように研
磨を行なって表面を平坦化させる。これによって、画素
電極の反射率を高めることができる。
When forming a pixel electrode serving as a reflective electrode, a concave portion corresponding to the shape of each pixel electrode is formed on the surface of an insulating film covering a MOSFET for driving the pixel electrode, and then a metal layer is entirely covered. Then, polishing is performed by CMP (Chemical Mechanical Polishing) so that the metal layer remains only in the recesses, and the surface is flattened. Thereby, the reflectance of the pixel electrode can be increased.

【0016】さらに、上記半導体基板の裏面にはガラス
もしくはセラミック等からなる支持基盤を接着剤等を用
いて固定するようにする。これによって、半導体を基板
とする反射型LCDのデバイス強度を高めることができ
る。
Further, a support base made of glass or ceramic or the like is fixed to the back surface of the semiconductor substrate using an adhesive or the like. As a result, the device strength of a reflective LCD using a semiconductor as a substrate can be increased.

【0017】[0017]

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0018】図1および図2は、本発明を適用した反射
型LCDの反射側基板の第1の実施例を示す。なお、図
1および図2にはマトリックス状に配置されている画素
のうち一画素部分の断面図と平面レイアウトを示す。図
1は図2におけるI−I線に沿った断面を示す。
FIGS. 1 and 2 show a first embodiment of a reflective substrate of a reflective LCD to which the present invention is applied. 1 and 2 show a cross-sectional view and a planar layout of one pixel portion of the pixels arranged in a matrix. FIG. 1 shows a cross section taken along line II in FIG.

【0019】図1において、1は単結晶シリコンのよう
なP型半導体基板、2はこの半導体基板1の表面に形成
されたP型ウェル領域、3は半導体基板1の表面に形成
された素子分離用のフィールド酸化膜(いわゆるLOC
OS)である。上記ウェル領域は2は、特に限定されな
いが、例えば768×1024のような画素の共通ウェ
ル領域として形成され、図6に示されているようなデー
タ線駆動回路やゲート線駆動回路、入力回路、タイミン
グ制御回路等の周辺回路を構成する素子が形成される部
分のウェル領域とは分離して形成されている。
In FIG. 1, 1 is a P-type semiconductor substrate such as single crystal silicon, 2 is a P-type well region formed on the surface of the semiconductor substrate 1, and 3 is an element isolation formed on the surface of the semiconductor substrate 1. Field oxide film (so-called LOC)
OS). Although the well region 2 is not particularly limited, the well region 2 is formed as a common well region of a pixel such as 768 × 1024, and includes a data line driving circuit, a gate line driving circuit, an input circuit, It is formed separately from a well region where a component constituting a peripheral circuit such as a timing control circuit is formed.

【0020】上記フィールド酸化膜3に開口部が形成さ
れ、該開口部の内側中央にゲート酸化膜を介してポリシ
リコン等からなるゲート電極4aが形成され、このゲー
ト電極4aの両側の基板表面には高不純物濃度のN型拡
散層からなるソース、ドレイン領域5a,5bが形成さ
れ、MOSFETが構成されている。そして、上記ソー
ス、ドレイン領域5a,5bのうち一方(図では5a)
の上方には、PSG膜のような絶縁膜6を介して一層目
のアルミニウム層からなるデータ線7が形成され、この
データ線7の一部が上記絶縁膜6に形成されたコンタク
トホールにてソース、ドレイン領域5aに電気的に接続
されている。
An opening is formed in the field oxide film 3, and a gate electrode 4a made of polysilicon or the like is formed at the center of the inside of the opening with a gate oxide film interposed therebetween. Is formed with source and drain regions 5a and 5b formed of an N-type diffusion layer having a high impurity concentration to constitute a MOSFET. One of the source and drain regions 5a and 5b (5a in the figure)
Above this, a data line 7 made of a first aluminum layer is formed via an insulating film 6 such as a PSG film, and a part of this data line 7 is formed by a contact hole formed in the insulating film 6. It is electrically connected to the source and drain regions 5a.

【0021】また、上記MOSFETの周囲には上記フ
ィールド酸化膜3に環状の開口部が形成され、該開口部
内側の基板表面には低不純物濃度のN型拡散層8が形成
されているとともに、この拡散層8の表面にはゲート絶
縁膜と同一工程で形成された絶縁膜を介してポリシリコ
ン層等からなる電極9が形成され、この電極9と上記拡
散層8との間に絶縁膜容量が構成されている。上記電極
9とその下の絶縁膜とは、MOSFETのゲート電極お
よびゲート絶縁膜となるポリシリコン層および絶縁膜と
同一工程にて形成することができる。
An annular opening is formed in the field oxide film 3 around the MOSFET, and a low impurity concentration N-type diffusion layer 8 is formed on the substrate surface inside the opening. An electrode 9 made of a polysilicon layer or the like is formed on the surface of the diffusion layer 8 with an insulating film formed in the same step as the gate insulating film interposed between the electrode 9 and the diffusion layer 8. Is configured. The electrode 9 and the insulating film therebelow can be formed in the same step as the polysilicon layer and the insulating film serving as the gate electrode and the gate insulating film of the MOSFET.

【0022】そして、上記電極9の内縁部の一部には上
記MOSFETのソース、ドレイン領域5a,5bのう
ち他方(図では5b)に一端が接触されたアルミ配線1
0の他端が電気的に接続されている。また、上記拡散層
8の内側にはその一部に接するように高不純物濃度のN
型拡散層からなるコンタクト部11が形成され、このコ
ンタクト部11には、上記絶縁膜6を介してその上方に
形成された一層目にアルミニウム層からなるLCコモン
電位を伝える配線(以下LCコモンラインと称する)1
2の一部が上記絶縁膜6に形成されたコンタクトホール
にて電気的に接続されている。なお、ここで、LCコモ
ン電位とは、上記画素電極14と液晶を挟んで対向され
る電極に印加される電圧で、液晶駆動で問題となるいわ
ゆるプッシュダウン(容量カップリングにより実質的な
書込み電圧がマイナス側シフトする現象)を考慮してそ
の分だけ予めシフトした電圧である。
An aluminum wiring 1 having one end in contact with the other (5b in the figure) of the source and drain regions 5a and 5b of the MOSFET is provided on a part of the inner edge of the electrode 9.
0 is electrically connected to the other end. In addition, the inside of the diffusion layer 8 has a high impurity concentration of N
A contact portion 11 formed of a mold diffusion layer is formed. The contact portion 11 is provided with a wiring (hereinafter referred to as an LC common line) for transmitting an LC common potential made of an aluminum layer to a first layer formed above the insulating film 6 via the insulating film 6. 1)
Part 2 is electrically connected to a contact hole formed in the insulating film 6. Here, the LC common potential is a voltage applied to an electrode opposed to the pixel electrode 14 with the liquid crystal interposed therebetween, and is a so-called push-down (substantial writing voltage due to capacitive coupling) which is a problem in driving the liquid crystal. Is a voltage shifted in advance by that amount in consideration of the phenomenon in which the voltage shifts to the negative side.

【0023】これによって、上記MOSFETのソー
ス、ドレイン領域5bに、上記電極9と上記拡散層8と
の間に形成された絶縁膜容量が、一端がLCコモン電位
に固定された保持容量として接続されることとなる。こ
れによってMOSFETには電極9とLCコモンライン
12との間に存在する容量が接続されることとなり、保
持容量の値が確保されるようになっている。また、保持
容量の一端をLCコモン電位とすることで、保持容量の
電圧は画素電極と対向電極間に印加される電圧と同一と
なり、データ線が交流駆動された場合にも対称的な電圧
波形が得られる。なお、上記LCコモンライン12は、
電極9とオーバーラップするので、電極9とLCコモン
ライン12との間にも保持容量を形成することができ
る。さらに、図1に2点鎖線Aで示すように、LCコモ
ンライン12を上記電極9と大きくオーバーラップさせ
ることにより、さらに大きな保持容量を持たせることが
できる。
As a result, the insulation film capacitance formed between the electrode 9 and the diffusion layer 8 is connected to the source / drain region 5b of the MOSFET as a storage capacitance having one end fixed to the LC common potential. The Rukoto. As a result, the capacitance existing between the electrode 9 and the LC common line 12 is connected to the MOSFET, and the value of the storage capacitance is ensured. Further, by setting one end of the storage capacitor to the LC common potential, the voltage of the storage capacitor becomes the same as the voltage applied between the pixel electrode and the counter electrode, and a symmetrical voltage waveform is obtained even when the data line is AC driven. Is obtained. Note that the LC common line 12 is
Since the electrode 9 overlaps with the electrode 9, a storage capacitor can be formed between the electrode 9 and the LC common line 12. Furthermore, as shown by the two-dot chain line A in FIG. 1, the LC common line 12 largely overlaps with the electrode 9 so that a larger storage capacity can be provided.

【0024】上記アルミ配線10の一部には、上記MO
SFETおよび保持容量の電極9の上方を覆うように形
成された二酸化シリコンのような絶縁物からなるLTO
(Low Tenperature Oxide)膜13を介してその表面に
形成された二層目のアルミニウム層からなる反射電極と
しての画素電極14が、タングステン等の高融点金属か
らなる接続プラグ15によって電気的に接続されてい
る。
A part of the aluminum wiring 10 has the MO
LTO made of an insulator such as silicon dioxide formed so as to cover the SFET and the electrode 9 of the storage capacitor.
(Low Tenperature Oxide) A pixel electrode 14 serving as a reflection electrode made of a second aluminum layer formed on the surface of the film 13 via a film 13 is electrically connected by a connection plug 15 made of a refractory metal such as tungsten. ing.

【0025】上記画素電極14は、特に限定されない
が、接続プラグ15を構成するタングステン等をCVD
法により被着した後、タングステンとLTO膜12とを
CMP(化学的機械研磨)法で削って平坦化してから、
例えば低温スパッタ法により形成され、一辺が約20μ
mの正方形のような形状とされる。上記画素電極14の
上方には、ITOからなる対向電極を有する入射側のガ
ラス基板が適当な間隔をおいて配置され、周囲をシール
材で封止された間隙内にTN(Twisted Nematic)型液
晶またはSH(Super Homeotropic)型液晶などが充填
されて反射型LCDが構成される(図7参照)。
The pixel electrode 14 is not particularly limited, but tungsten or the like constituting the connection plug 15 is formed by CVD.
After being deposited by the method, the tungsten and the LTO film 12 are flattened by CMP (chemical mechanical polishing),
For example, it is formed by low-temperature sputtering, and one side is about 20 μm.
m is shaped like a square. Above the pixel electrode 14, a glass substrate on the incident side having a counter electrode made of ITO is arranged at an appropriate interval, and a TN (Twisted Nematic) liquid crystal is disposed in a gap surrounded by a sealing material. Alternatively, a reflective LCD is formed by filling an SH (Super Homeotropic) liquid crystal or the like (see FIG. 7).

【0026】図2は図1に示されている反射側の液晶パ
ネル基板の平面レイアウトである。同図に示されている
ように、この実施例では、データ線7とゲート線4とが
互いに直交するように形成され、ゲート電極4aは図の
横方向に沿って延設されたゲート線4から突出するよう
に形成されているとともに、MOSFETの一方のソー
ス、ドレイン領域5aもデータ線7から突出するように
形成された部分に接続されている。
FIG. 2 is a plan layout of the liquid crystal panel substrate on the reflection side shown in FIG. As shown in the figure, in this embodiment, the data line 7 and the gate line 4 are formed so as to be orthogonal to each other, and the gate electrode 4a is formed so as to extend in the horizontal direction of the figure. , And one source / drain region 5 a of the MOSFET is also connected to a portion formed to project from the data line 7.

【0027】また、各画素の保持容量にLCコモン電位
を与える上記コモンライン12および上記ウェル領域2
にVss(例えば0V)のような電位を与えるVssラ
イン16が上記データ線7と平行に配設されている。ま
た、半導体基板(P--)1にもVssが印加される。こ
のVssライン16は、ウェル領域2に設けられたコン
タクト領域2a(図1参照)にて、ウェル領域に接続さ
れる。このコンタクト領域2aは各画素毎に設ける必要
はなく、適当な間隔をおいて形成すれば良い。これによ
り、ウェル電位はVss、容量部はLC−COMに電位
が固定されるため、キャリアの発生による電位変動を受
けにくくなり、安定した動作が実現できる。
The common line 12 and the well region 2 for applying an LC common potential to the storage capacitor of each pixel.
A Vss line 16 for applying a potential such as Vss (for example, 0 V) to the data line 7 is provided in parallel with the data line 7. Vss is also applied to the semiconductor substrate (P-) 1. The Vss line 16 is connected to the well region at a contact region 2a (see FIG. 1) provided in the well region 2. The contact region 2a does not need to be provided for each pixel, and may be formed at appropriate intervals. Thereby, the well potential is fixed at Vss and the potential of the capacitor is fixed at LC-COM. Therefore, the potential variation due to the generation of carriers is less likely to occur, and stable operation can be realized.

【0028】さらに、この実施例では、データ線7は互
いに隣接する画素電極と画素電極との間の縦方向のスリ
ット17aに沿って配置され、スリットからの漏れ光を
遮断する機能をも有するように形成されている。一方、
画素電極と画素電極の横方向のスリット17bにもアル
ミニウム層からなる遮光層18が配設されている。この
遮光層18は、本実施例の液晶パネルがノーマリブラッ
クモードであるため、上記LCコモンライン12と接続
されることにより、LCコモン電位が印加されて遮光層
18の電位が固定されるように構成されている。
Further, in this embodiment, the data lines 7 are arranged along the vertical slits 17a between the pixel electrodes adjacent to each other, and have a function of blocking light leaked from the slits. Is formed. on the other hand,
A light-shielding layer 18 made of an aluminum layer is also provided in the pixel electrode and the slit 17b in the lateral direction of the pixel electrode. Since the liquid crystal panel of this embodiment is in a normally black mode, the light-shielding layer 18 is connected to the LC common line 12 so that an LC common potential is applied and the potential of the light-shielding layer 18 is fixed. Is configured.

【0029】ところで、画素駆動用のFET(電界効果
トランジスタ)のゲート電極4aには、図8に示すよう
に、15Vのような大きな電圧VGが印加されるのに対
し、周辺回路のトランジスタは5Vのような小さな電圧
で駆動されるため、周辺回路を構成するFETのゲート
絶縁膜を画素駆動用FETのゲート絶縁膜よりも薄く形
成してFETの特性を向上させ周辺回路の動作速度を高
めるという技術が考えられる。このような技術を適用し
た場合、ゲート絶縁膜の耐圧から、周辺回路を構成する
FETのゲート絶縁膜の厚みを画素駆動用FETのゲー
ト絶縁膜の厚みの約3分の1にすることができる。第1
の実施例においては、保持容量の電極間に印加される最
大電圧は、図8に示すように、データ線に印加される電
圧VdとこのVdの振幅の中心電位Vcとの差の約5V
(LCコモン電位LC−COMはVcよりΔVだけシフ
トされているが、実際に画素電極に印加される電圧もΔ
VシフトしたVd−ΔVとなる)にすぎない。そこで、
第1の実施例においては、画素駆動用TFTのゲート絶
縁膜と保持容量の絶縁膜とを同一工程で形成していた
が、保持容量の一方の電極を構成するポリシリコン層9
直下の絶縁膜を、画素駆動用FETのゲート絶縁膜でな
く周辺回路を構成するFETの絶縁膜と同時に形成する
ように変形すると、第1の実施例に比べて保持容量の絶
縁膜厚を3分の1にすることができ、これによって容量
値を3倍にすることができるという利点がある。
As shown in FIG. 8, a large voltage VG such as 15V is applied to the gate electrode 4a of a pixel driving FET (field effect transistor), while the transistor of the peripheral circuit is 5V. In order to improve the characteristics of the FET and increase the operation speed of the peripheral circuit, the gate insulating film of the FET constituting the peripheral circuit is formed thinner than the gate insulating film of the pixel driving FET. Technology is conceivable. When such a technique is applied, the thickness of the gate insulating film of the FET constituting the peripheral circuit can be reduced to about one third of the thickness of the gate insulating film of the pixel driving FET from the breakdown voltage of the gate insulating film. . First
In the embodiment, as shown in FIG. 8, the maximum voltage applied between the electrodes of the storage capacitor is about 5 V which is the difference between the voltage Vd applied to the data line and the center potential Vc of the amplitude of Vd.
(The LC common potential LC-COM is shifted by ΔV from Vc, but the voltage actually applied to the pixel electrode is also ΔV.
Vd-ΔV shifted by V). Therefore,
In the first embodiment, the gate insulating film of the pixel driving TFT and the insulating film of the storage capacitor are formed in the same step, but the polysilicon layer 9 forming one electrode of the storage capacitor is formed.
When the insulating film immediately below is modified so as to be formed simultaneously with the insulating film of the FET constituting the peripheral circuit instead of the gate insulating film of the pixel driving FET, the insulating film thickness of the storage capacitor is reduced by 3 times as compared with the first embodiment. There is an advantage that the capacitance value can be tripled by this.

【0030】図3は、本発明を適用した反射型LCDの
反射側基板の第2の実施例を示す。なお、平面レイアウ
トは図2と同じである。図3は図1と同一箇所すなわち
図2におけるI−I線に沿った断面を示す。
FIG. 3 shows a second embodiment of the reflection side substrate of the reflection type LCD to which the present invention is applied. The plane layout is the same as that of FIG. FIG. 3 shows a cross section taken along the same location as FIG. 1, that is, along the line II in FIG.

【0031】この実施例では、第1の実施例と異なり、
保持容量が絶縁膜6aを介して対向する一対の導電層
9,19からなる絶縁膜容量で構成されている。この実
施例においては、フィールド酸化膜3上に保持容量の一
方の電極となる下側の導電層9がゲート電極4aを構成
するポリシリコン層と同時に形成されるポリシリコン層
で構成され、その上に窒化シリコンのような絶縁物から
なるHTO(High Tenperature Oxide)膜6aを介して
他方の電極となる導電層(例えばポリシリコンまたはア
ルミニウム)19が形成されている。上記導電層9は例
えばポリシリコン層と金属層とを重ねて形成しておい
て、その上に上記HTO膜6aを形成する際に金属層を
シリサイド化させるようにしても良い。あるいは上記導
電層9(ポリシリコン)の表面を熱酸化して酸化膜を形
成し、その酸化膜を誘電体とする容量としても良い。
In this embodiment, unlike the first embodiment,
The storage capacitor is constituted by an insulating film capacitor including a pair of conductive layers 9 and 19 opposed to each other via the insulating film 6a. In this embodiment, on the field oxide film 3, the lower conductive layer 9, which is one electrode of the storage capacitor, is formed of a polysilicon layer formed simultaneously with the polysilicon layer forming the gate electrode 4a. A conductive layer (for example, polysilicon or aluminum) 19 serving as the other electrode is formed via an HTO (High Tenperature Oxide) film 6a made of an insulator such as silicon nitride. The conductive layer 9 may be formed, for example, by stacking a polysilicon layer and a metal layer, and the metal layer may be silicided when the HTO film 6a is formed thereon. Alternatively, the surface of the conductive layer 9 (polysilicon) may be thermally oxidized to form an oxide film, and the oxide film may be used as a dielectric to form a capacitor.

【0032】図4は、反射側基板の第3の実施例を示
す。図4の実施例と図1および図3の実施例とは、回路
的には同一の構成であり、レイアウトが異なっている。
容量部の断面構造は図3と同様である。
FIG. 4 shows a third embodiment of the reflection-side substrate. The embodiment of FIG. 4 and the embodiments of FIGS. 1 and 3 have the same configuration in terms of circuit, but have different layouts.
The cross-sectional structure of the capacitor is the same as that of FIG.

【0033】図4に示されているように、この実施例で
は、画素電極14を駆動するMOSFETが画素電極1
4直下のほぼ中央に配置されているとともに、MOSF
ETの周囲を囲むように保持容量の電極を構成する導電
層9,19が形成されている。すなわち、この実施例で
は、第2の実施例(図3)と同様に、保持容量を絶縁膜
を介して対向する一対の導電層9,19からなる絶縁膜
容量で構成されている。ゲート容量を利用しないのは、
保持容量を構成する電導電層が画素電極を駆動するMO
SFETのゲート電極と交差することとなるためであ
る。そのため、この実施例では、保持容量の一方の電極
となる導電層9がゲート電極とは異なるポリシリコン層
(2層目のポリシリコン)またはアルミニウムその他の
金属層で構成されているとともに、上記導電層9の上に
HTO膜6aを介して他方の電極となる導電層19が例
えば3層目のポリシリコンまたはアルミニウムなどの金
属層が形成されている。
As shown in FIG. 4, in this embodiment, the MOSFET driving the pixel electrode 14 is
4 and the MOSF
Conductive layers 9 and 19 forming electrodes of the storage capacitor are formed so as to surround the periphery of the ET. That is, in this embodiment, as in the second embodiment (FIG. 3), the storage capacitor is constituted by an insulating film capacitor including a pair of conductive layers 9 and 19 opposed to each other via an insulating film. Not using gate capacitance
The MO in which the conductive layer constituting the storage capacitor drives the pixel electrode
This is because they cross the gate electrode of the SFET. Therefore, in this embodiment, the conductive layer 9 serving as one electrode of the storage capacitor is formed of a polysilicon layer (second polysilicon) different from the gate electrode or a metal layer of aluminum or the like. A conductive layer 19 serving as the other electrode is formed on the layer 9 via the HTO film 6a, for example, a third metal layer such as polysilicon or aluminum.

【0034】また、この第3実施例では、データ線7は
MOSFETの近くを通過するように導電層9,19と
交差して設けられ、データ線7の代りにVssライン1
6が互いに隣接する画素電極14間の縦方向のスリット
17aに沿って配置され、スリットからの漏れ光を遮断
する機能をも有するように形成されている。画素電極と
画素電極の横方向のスリット17bにも、LCコモンラ
イン12から延設されたアルミニウム層からなる遮光層
18が設けられている。また、画素電極間の横方向のス
リット17bの一部を遮蔽する遮光層16aが、上記V
ssライン16から延設された形で形成されている。
In the third embodiment, the data line 7 is provided to cross the conductive layers 9 and 19 so as to pass near the MOSFET, and the Vss line 1 is used instead of the data line 7.
6 are arranged along a vertical slit 17a between the pixel electrodes 14 adjacent to each other, and are formed so as to also have a function of blocking light leaked from the slit. A light-shielding layer 18 made of an aluminum layer extending from the LC common line 12 is also provided in the pixel electrode and the slit 17 b in the lateral direction of the pixel electrode. Further, the light shielding layer 16a that shields a part of the horizontal slit 17b between the pixel electrodes is
It is formed so as to extend from the ss line 16.

【0035】以上のようにこの実施例においては、MO
SFETが画素電極14のほぼ中央に位置するように配
置されているため、隣接する画素電極と画素電極14の
間のスリット17から進入した光がMOSFET部分に
到達しにくくなる。しかも、縦方向のスリット17aに
沿ってVssライン16が、また横方向のスリット17
bに沿って遮光層16a,18が配設されているため、
半導体基板自身に到達漏れ光の量も減らすことができリ
ーク電流を大幅に低減することが可能となる。なお、以
上の実施例において、保持電極の導電層に電位を与える
ライン12は、LC−COM電位だけでなく、LC−C
OM電位近傍あるいは図8に示す画素電極に印加する電
圧Vdの中心電位近傍あるいはLC−COMとVd中心
との中間電位を与えるようにしてもかまわない。しかし
ながら、最適な電位はLC−COMである。
As described above, in this embodiment, the MO
Since the SFET is arranged so as to be located substantially at the center of the pixel electrode 14, it is difficult for light entering from the slit 17 between the adjacent pixel electrodes to reach the MOSFET portion. In addition, the Vss line 16 extends along the vertical slit 17a and the horizontal slit 17
b, the light-shielding layers 16a and 18 are arranged along
The amount of leakage light reaching the semiconductor substrate itself can also be reduced, and the leakage current can be greatly reduced. In the above embodiment, the line 12 for applying the potential to the conductive layer of the holding electrode is not only the LC-COM potential but also the LC-C potential.
The potential near the OM potential, near the center potential of the voltage Vd applied to the pixel electrode shown in FIG. 8, or an intermediate potential between LC-COM and the center of Vd may be applied. However, the optimal potential is LC-COM.

【0036】図5および図6は、反射側基板の第4の実
施例を示す。なお、図5および図6にはマトリックス状
に配置されている画素のうち一画素部分の断面図と平面
レイアウトを示す。図5は図6におけるV−V線に沿っ
た断面を示す。
FIGS. 5 and 6 show a fourth embodiment of the reflection-side substrate. 5 and 6 show a cross-sectional view and a planar layout of one pixel portion of the pixels arranged in a matrix. FIG. 5 shows a cross section along the line VV in FIG.

【0037】この実施例では、保持容量が、第1の実施
例と同様に、ゲート電極と同時に形成されたポリシリコ
ン層9と基板表面に形成された拡散層8’との間の絶縁
膜容量で構成されている。トランジスタのゲート電極と
保持容量の絶縁膜とは同一工程で形成される。ただし、
この実施例では、保持容量の他方の電極となる拡散層と
して、第1実施例のN型拡散層8の代わりにP型拡散層
8’を用いるとともに、この拡散層8’には第1実施例
のLCコモンライン12に代えてVssライン16を接
続するようにしている。この実施例によると、LCコモ
ンラインが不要になるため、電極間の絶縁膜(ゲート絶
縁膜)の厚みが同一であれば、第1実施例に比べて導電
層9の面積を大きくして保持容量を大きくすることがで
きるという利点がある。
In this embodiment, as in the first embodiment, the storage capacitance is the insulation film capacitance between the polysilicon layer 9 formed simultaneously with the gate electrode and the diffusion layer 8 'formed on the substrate surface. It is composed of The gate electrode of the transistor and the insulating film of the storage capacitor are formed in the same step. However,
In this embodiment, a P-type diffusion layer 8 'is used instead of the N-type diffusion layer 8 of the first embodiment as a diffusion layer serving as the other electrode of the storage capacitor. A Vss line 16 is connected instead of the LC common line 12 in the example. According to this embodiment, since the LC common line becomes unnecessary, if the thickness of the insulating film (gate insulating film) between the electrodes is the same, the area of the conductive layer 9 is maintained larger than that of the first embodiment. There is an advantage that the capacity can be increased.

【0038】図7は、画素電極14の形成方法の実施例
を示す。上記実施例においては、LTO膜13を形成し
てその表面をCMP(化学的機械研磨)法により平坦化
した後、アルミニウム層を低温スパッタ法で被着し選択
エッチングでパターニングして画素電極14を形成して
いるが、図7の実施例では、LTO膜13を形成してた
後、画素電極が形成される部分に凹部13aを形成して
その上にアルミニウム層14’を低温スパッタ法等で被
着する(図7(A))。それから、その表面をCMP
(化学的機械研磨)法によりLTO膜が現れるまでアル
ミニウム層とLTO膜表面を研磨する。この場合、上記
CMPによる研磨を、第1段階で例えば粒径が400〜
800(好ましくは500)オングストロームの荒いス
ラリを含む研磨剤を用いて行ない、第2段階で例えば粒
径が50〜200(好ましくは100)オングストロー
ムの細かなスラリを含む研磨剤を用いて行なうようにす
るのが望ましい。一般にCMPによる研磨ではスラリの
径の10分の1の傷が研磨面に残ることが知られてい
る。上記2段階研磨によれば、アルミニウム層14の表
面に20オングストローム以下の傷しか残らないため、
光学的に充分な特性を有する反射電極が得られる。
FIG. 7 shows an embodiment of a method for forming the pixel electrode 14. In the above embodiment, after the LTO film 13 is formed and its surface is flattened by the CMP (Chemical Mechanical Polishing) method, an aluminum layer is applied by a low temperature sputtering method and patterned by selective etching to form the pixel electrode 14. In the embodiment shown in FIG. 7, after the LTO film 13 is formed, a concave portion 13a is formed in a portion where a pixel electrode is formed, and an aluminum layer 14 'is formed thereon by a low-temperature sputtering method or the like. It is attached (FIG. 7A). Then, the surface is CMP
The surface of the aluminum layer and the LTO film is polished by the (chemical mechanical polishing) method until the LTO film appears. In this case, the polishing by the above-mentioned CMP is performed in the first stage, for example, when the particle size is 400 to
The polishing is performed using an abrasive containing 800 (preferably 500) angstroms of a rough slurry, and in a second step using an abrasive containing a fine slurry having a particle size of, for example, 50 to 200 (preferably 100) angstroms. It is desirable to do. In general, it is known that a scratch of one tenth of a diameter of a slurry remains on a polished surface in polishing by CMP. According to the two-stage polishing, only a scratch of 20 Å or less remains on the surface of the aluminum layer 14.
A reflective electrode having optically sufficient characteristics can be obtained.

【0039】これによって、図7(B)のように、上記
凹部13a内にアルミ画素電極14が残るように形成さ
れるとともに、全体が平坦化される。しかも、このとき
画素電極14の表面はCMP法で研磨されているため、
前記実施例のようにCMP処理しないものに比べて反射
率が非常に高くなる。なお、画素電極14の材料は上記
実施例のアルミニウムに限定されるものでなく、反射率
が高くかつ導電体であればどのような材料であっても良
い。また、画素電極14の表面にプラチナあるいは銀等
を薄く形成して反射率を高めるようにしてもよい。
As a result, as shown in FIG. 7B, the aluminum pixel electrode 14 is formed so as to remain in the recess 13a, and the whole is flattened. Moreover, at this time, since the surface of the pixel electrode 14 is polished by the CMP method,
The reflectivity is much higher than that of the embodiment without the CMP treatment. The material of the pixel electrode 14 is not limited to the aluminum of the above embodiment, but may be any material as long as it has a high reflectance and is a conductor. Alternatively, platinum or silver may be thinly formed on the surface of the pixel electrode 14 to increase the reflectance.

【0040】図9は上記実施例を適用した液晶パネル基
板(反射側基板)の平面レイアウト構成を示す。
FIG. 9 shows a planar layout configuration of a liquid crystal panel substrate (reflection side substrate) to which the above embodiment is applied.

【0041】図9に示されているように、この実施例に
おいては、基板の周縁部に設けられている周辺回路に光
が入射するのを防止する遮光層25が設けられている。
ここで、周辺回路とは、上記画素電極がマトリックス状
に配置された画素領域20の周辺に設けられ、上記デー
タ線7を画像データに応じて駆動するデータ線駆動回路
21やゲート線4を順番に走査駆動するゲート線駆動回
路22、パッド領域26を介して外部から入力される画
像データを取り込む入力回路23、これらの回路を制御
するタイミング制御回路24等の回路であり、これらの
回路は画素電極駆動用MOSFETと同一工程で形成さ
れるMOSFETを能動素子もしくはスイッチング素子
とし、これに抵抗や容量などの負荷素子を組み合わせる
ことで構成される。
As shown in FIG. 9, in this embodiment, a light-shielding layer 25 for preventing light from entering a peripheral circuit provided on the peripheral portion of the substrate is provided.
Here, the peripheral circuit means a data line driving circuit 21 and a gate line 4 which are provided around a pixel region 20 in which the pixel electrodes are arranged in a matrix and drive the data lines 7 according to image data. A gate line driving circuit 22 for scanning and driving, an input circuit 23 for taking in image data input from the outside via a pad area 26, and a timing control circuit 24 for controlling these circuits. A MOSFET formed in the same step as the electrode driving MOSFET is used as an active element or a switching element, and is combined with a load element such as a resistor or a capacitor.

【0042】この実施例においては、上記遮光層25
は、図1や図3,図5に示されている画素電極14と同
一工程で形成される二層目のアルミニウム層で構成さ
れ、LCコモン電位が印加されるように構成されてい
る。26は電源電圧を供給するために使用されるパッド
もしくは端子が形成されたパッド領域である。LCコモ
ン電位を印加することでフローティングや他の電位であ
る場合に比べて反射を少なくすることができる。
In this embodiment, the light shielding layer 25
Is composed of a second aluminum layer formed in the same step as the pixel electrode 14 shown in FIGS. 1, 3 and 5, and is configured to apply an LC common potential. Reference numeral 26 denotes a pad region in which pads or terminals used to supply a power supply voltage are formed. By applying the LC common potential, the reflection can be reduced as compared with the case of floating or other potential.

【0043】図10は上記液晶パネル基板31を適用し
た反射型液晶パネルの断面構成を示す。図10に示すよ
うに、上記液晶パネル基板31は、その裏面にガラスも
しくはセラミック等からなる支持基板32が接着剤によ
り接着されている。これとともに、その表面側には、L
Cコモン電位が印加される透明導電膜(ITO)からな
る対向電極33を有する入射側のガラス基板35が適当
な間隔をおいて配置され、周囲をシール材36で封止さ
れた間隙内にTN(Twisted Nematic)型液晶またはS
H(Super Homeotropic)型液晶37などが充填されて
液晶パネル30として構成されている。なお、外部から
信号を入力したり、パッド領域26は上記シール材36
の外側に来るようにシール材を設ける位置が設計されて
いる。
FIG. 10 shows a sectional structure of a reflection type liquid crystal panel to which the liquid crystal panel substrate 31 is applied. As shown in FIG. 10, a support substrate 32 made of glass, ceramic, or the like is adhered to the back surface of the liquid crystal panel substrate 31 with an adhesive. At the same time, L
An incident side glass substrate 35 having a counter electrode 33 made of a transparent conductive film (ITO) to which a C common potential is applied is disposed at an appropriate interval, and TN is disposed in a gap surrounded by a sealing material 36. (Twisted Nematic) type liquid crystal or S
The liquid crystal panel 30 is filled with an H (Super Homeotropic) type liquid crystal 37 or the like. It should be noted that a signal is externally input or the pad area 26 is
The position where the sealing material is provided is designed so as to come to the outside of the device.

【0044】周辺回路上の遮光層25は、液晶37を介
在して対向電極33と対向されるように構成されてい
る。そして、遮光層25と対向電極33にはLCコモン
電位が印加されるので、その間に介在する液晶には直流
電圧が印加されなくなる。よってTN型液晶であれば常
に液晶分子がねじれたままとなり、SH型液晶であれば
常に垂直配向された状態に液晶分子が保たれる。
The light-shielding layer 25 on the peripheral circuit is configured to face the counter electrode 33 with the liquid crystal 37 interposed. Since the LC common potential is applied to the light shielding layer 25 and the counter electrode 33, no DC voltage is applied to the liquid crystal interposed therebetween. Therefore, in the case of the TN type liquid crystal, the liquid crystal molecules are always kept twisted, and in the case of the SH type liquid crystal, the liquid crystal molecules are always kept in a vertically aligned state.

【0045】この実施例においては、半導体基板からな
る上記液晶パネル基板31は、その裏面にガラスもしく
はセラミック等からなる支持基板32が接着剤により接
合されているため、その強度が著しく高められる。特に
セラミックの場合は、加工精度に優れ光学部品に組み込
んだ場合の精度を得やすい。その結果、液晶パネル基板
31に支持基板32を接合させてから対向基板との貼り
合わせを行なうようにすると、パネル全体にわたってギ
ャップが均一になるという利点がある。
In this embodiment, the strength of the liquid crystal panel substrate 31 made of a semiconductor substrate is significantly increased because a support substrate 32 made of glass, ceramic, or the like is bonded to the back surface thereof with an adhesive. In particular, in the case of ceramics, the processing accuracy is excellent and the accuracy when incorporated into an optical component is easily obtained. As a result, when the support substrate 32 is bonded to the liquid crystal panel substrate 31 and then bonded to the counter substrate, there is an advantage that the gap becomes uniform over the entire panel.

【0046】図11には上記実施例の反射型液晶パネル
をライトバルブとして応用した投射型表示装置の一例と
してビデオプロジェクタの構成例が示されている。
FIG. 11 shows a configuration example of a video projector as an example of a projection type display device in which the reflection type liquid crystal panel of the above embodiment is applied as a light valve.

【0047】図11において、100は光源としてのラ
ンプ、101〜103はそれぞれ直角プリズムである。
2つの直角プリズムは斜面に選択反射膜をコーティング
してから接着剤により張り合わせ、キューブプリズムを
構成している。プリズム101と103、102と10
3の間も接着剤により貼り合わせている。これらの接着
剤は、屈折率がプリズムの屈折率により近いものが使わ
れる。また、111、112は、上記実施例の反射型液
晶パネルを用いた青色光用、緑色光用、赤色光用のライ
トバルブであり、120は各ライトバルブにより変調さ
れた色光を合成してなるカラー画像をスクリーン130
に投射する投射レンズである。
In FIG. 11, reference numeral 100 denotes a lamp as a light source, and reference numerals 101 to 103 denote right-angle prisms.
The two right-angle prisms form a cube prism by coating an inclined surface with a selective reflection film and bonding them together with an adhesive. Prisms 101 and 103, 102 and 10
3 is also bonded with an adhesive. The adhesive whose refractive index is closer to the refractive index of the prism is used. Reference numerals 111 and 112 denote light valves for blue light, green light, and red light using the reflection type liquid crystal panel of the above embodiment, and 120 synthesizes the color light modulated by each light valve. Color image on screen 130
Is a projection lens that projects light to

【0048】以上の構成において、光源からの光は次に
説明するように、分離、変調、合成、投射される。10
2aは光源100からの光のうちP偏光を選択的に透過
し、S偏光成分を選択的に反射する偏光ビームスプリッ
タ層である。もちろん、この偏光成分スプリッタはS偏
光成分を透過し、P偏光成分を反射する構成でも構わな
い。
In the above configuration, the light from the light source is separated, modulated, synthesized, and projected as described below. 10
Reference numeral 2a denotes a polarization beam splitter layer that selectively transmits P-polarized light of the light from the light source 100 and selectively reflects an S-polarized component. Of course, the polarization component splitter may be configured to transmit the S polarization component and reflect the P polarization component.

【0049】上記偏光ームスプリッタ層102aで反射
されたS偏光成分は、プリズム101に入射される。1
01aは青色光の波長成分のみ透過し、他の波長成分は
反射する波長選択反射層(ダイクロイックミラー)であ
る。これにより、液晶パネル111には青色光が入射さ
れる。一方、上記偏光ームスプリッタ層102aを透過
したP偏光成分は、プリズム103に入射される。10
3aは緑色光の波長成分を反射し、他の波長成分は透過
するダイクロイックミラーである。103aにより反射
された緑色光は、液晶パネル112に入射される。ま
た、103aを透過した色光には赤色光成分だけでな
く、青色光成分も含まれている。よって、プリズム10
3の液晶パネル113への出射面に赤色フィルタを形成
して、液晶パネル113へは赤色光を入射するようにし
ている。
The S-polarized light component reflected by the polarization beam splitter layer 102a enters the prism 101. 1
Reference numeral 01a denotes a wavelength selective reflection layer (a dichroic mirror) that transmits only the wavelength component of blue light and reflects other wavelength components. Thereby, blue light is incident on the liquid crystal panel 111. On the other hand, the P-polarized light component transmitted through the polarization beam splitter layer 102a enters the prism 103. 10
Reference numeral 3a denotes a dichroic mirror that reflects a wavelength component of green light and transmits other wavelength components. The green light reflected by the light 103a enters the liquid crystal panel 112. The color light transmitted through 103a includes not only a red light component but also a blue light component. Therefore, the prism 10
A red filter is formed on the exit surface of the third liquid crystal panel 113 so that red light is incident on the liquid crystal panel 113.

【0050】液晶パネル111、112、113はTN
型液晶またはSH型液晶を採用した反射型液晶パネルで
ある。TN型液晶を採用した場合には、液晶層への印加
電圧がほぼ0の画素(OFF状態)では、入射した色光
は液晶層にて楕円偏光され、画素電極により反射され、
液晶層により再度楕円偏光されるので、入射した色光の
偏光軸とほぼ90度ずれた偏光軸の光として反射・出射
される。一方、液晶層に電圧印加された画素(ON状
態)では、入射した色光のまま画素電極に至り、反射さ
れて、入射時と同一の偏光軸のまま反射・出射される。
画素電極に印加された電圧に応じてTN型液晶の液晶分
子の配列角度が変化するので、入射光に対する反射光の
偏光軸の角度は、画素のトランジスタを介して画素電極
に印加する電圧に応じて可変される。
The liquid crystal panels 111, 112 and 113 are TN
A reflective liquid crystal panel employing a liquid crystal or SH liquid crystal. When a TN type liquid crystal is employed, in a pixel where the voltage applied to the liquid crystal layer is almost 0 (OFF state), the incident color light is elliptically polarized by the liquid crystal layer and reflected by the pixel electrode.
Since the light is again elliptically polarized by the liquid crystal layer, the light is reflected and emitted as light having a polarization axis that is shifted from the polarization axis of the incident color light by approximately 90 degrees. On the other hand, in a pixel (ON state) in which a voltage is applied to the liquid crystal layer, the incident color light reaches the pixel electrode as it is, is reflected, and is reflected and emitted with the same polarization axis as at the time of incidence.
Since the alignment angle of the liquid crystal molecules of the TN liquid crystal changes according to the voltage applied to the pixel electrode, the angle of the polarization axis of the reflected light with respect to the incident light depends on the voltage applied to the pixel electrode via the transistor of the pixel. Variable.

【0051】また、SH型液晶を採用した場合には、液
晶層への印加電圧がほぼ0の画素(OFF状態)では、
入射した色光のまま画素電極に至り、反射されて、入射
時と同一の偏光軸のまま反射・出射される。一方、液晶
層に電圧印加された画素(ON状態)では、入射した色
光は液晶層にて楕円偏光され、画素電極により反射さ
れ、液晶層により再度楕円偏光されるので、入射した色
光の偏光軸とほぼ90度ずれた偏光軸の光として反射・
出射される。画素電極に印加された電圧に応じてSH型
液晶の液晶分子の配列角度が変化するので、入射光に対
する反射光の偏光軸の角度は、画素のトランジスタを介
して画素電極に印加する電圧に応じて可変される。
When the SH type liquid crystal is adopted, in a pixel where the voltage applied to the liquid crystal layer is almost 0 (OFF state),
The incident color light reaches the pixel electrode as it is, is reflected, and is reflected and emitted with the same polarization axis as at the time of incidence. On the other hand, in a pixel (ON state) in which a voltage is applied to the liquid crystal layer, the incident color light is elliptically polarized by the liquid crystal layer, reflected by the pixel electrode, and again elliptically polarized by the liquid crystal layer. And reflected as light with a polarization axis that is almost 90 degrees
Is emitted. Since the alignment angle of the liquid crystal molecules of the SH type liquid crystal changes according to the voltage applied to the pixel electrode, the angle of the polarization axis of the reflected light with respect to the incident light depends on the voltage applied to the pixel electrode via the transistor of the pixel. Variable.

【0052】例えば、液晶パネル111では、S偏光の
青色光が入射されると、TN型液晶の場合には、OFF
状態画素はP偏光に変換して反射・出射、ON状態画素
はS偏光のまま反射・出射する。SH型液晶の場合は、
OFF状態画素はS偏光のまま反射・出射、ON状態画
素はP偏光に変換して反射・出射する。一方、液晶パネ
ル112、113では、P偏光の色光が入射されるの
で、TN型液晶の場合には、OFF状態画素はS偏光に
変換して反射・出射、ON状態画素はP偏光のまま反射
・出射する。SH型液晶の場合は、OFF状態画素はP
偏光のまま反射・出射、ON状態画素はS偏光に変換し
て反射・出射する。
For example, when S-polarized blue light is incident on the liquid crystal panel 111, it is turned off in the case of a TN type liquid crystal.
The state pixel converts to P-polarized light and reflects and emits light, and the ON state pixel reflects and emits S-polarized light. In the case of SH type liquid crystal,
The OFF state pixel reflects and emits S-polarized light, and the ON state pixel converts to P-polarized light and reflects and emits. On the other hand, since the P-polarized color light is incident on the liquid crystal panels 112 and 113, in the case of the TN type liquid crystal, the OFF state pixel is converted to S-polarized light and reflected and emitted, and the ON state pixel is reflected as P-polarized light.・ Exit. In the case of SH type liquid crystal, the OFF state pixel is P
The reflected / emitted, ON state pixel is converted to S-polarized light while being polarized and reflected / emitted.

【0053】液晶パネル111で反射された青色光はダ
イクロイックミラー101aを透過して、S偏光成分反
射・P偏光透過の偏光ビームスプリッタ102aに至
る。従って、液晶パネル111の反射光は、TN型液晶
の場合には、OFF状態画素はP偏光の反射光は透過し
て投射レンズ120へ至るが、ON状態画素のS偏光の
反射光は反射されてレンズ120へは至らない。一方、
SH型液晶の場合は、OFF状態画素はS偏光の反射光
は反射されてレンズ120へは透過せず、ON状態画素
はP偏光の反射光は透過してレンズ120へ至る。以上
の変調制御により、液晶パネルの各画素への電圧印加に
応じて、102aでの透過光量が画素毎に制御され、青
色光の画像が形成される。
The blue light reflected by the liquid crystal panel 111 passes through the dichroic mirror 101a and reaches the polarization beam splitter 102a that reflects the S-polarized component and transmits the P-polarized light. Therefore, in the case of the TN type liquid crystal, the reflected light of the liquid crystal panel 111 transmits the P-polarized reflected light from the OFF-state pixel to the projection lens 120, but reflects the S-polarized reflected light of the ON-state pixel. Does not reach the lens 120. on the other hand,
In the case of the SH type liquid crystal, the OFF state pixel reflects the S-polarized reflected light and does not transmit to the lens 120, and the ON state pixel transmits the P-polarized reflected light to reach the lens 120. By the above-described modulation control, the amount of transmitted light at 102a is controlled for each pixel in accordance with the application of a voltage to each pixel of the liquid crystal panel, and a blue light image is formed.

【0054】これに対して、液晶パネル112、113
により反射された色光はダイクロイックミラー103a
で合成されて、偏光ビームスプリッタ102aに至る。
従って、液晶パネル112、113の反射光は、TN型
液晶の場合には、OFF状態画素はS偏光の反射光は反
射して投射レンズ120へ至るが、ON状態画素のP偏
光の反射光は透過してレンズ120へは至らない。一
方、SH型液晶の場合は、OFF状態画素はP偏光の反
射光は透過されてレンズ120へは至らず、ON状態画
素はS偏光の反射光は反射してレンズ120へ至る。以
上の変調制御により、液晶パネルの各画素への電圧印加
に応じて、102aでの透過光量が画素毎に制御され、
緑色光と赤色光の画像が形成される。
On the other hand, the liquid crystal panels 112 and 113
Is reflected by the dichroic mirror 103a
And reaches the polarizing beam splitter 102a.
Accordingly, in the case of the TN type liquid crystal, the reflected light of the liquid crystal panels 112 and 113 reflects the S-polarized reflected light from the OFF state pixel to reach the projection lens 120, but the P-polarized reflected light of the ON state pixel reflects The light does not pass through the lens 120. On the other hand, in the case of the SH type liquid crystal, the OFF state pixel transmits the P-polarized reflected light and does not reach the lens 120, and the ON state pixel reflects the S-polarized reflected light and reaches the lens 120. By the above modulation control, the amount of transmitted light at 102a is controlled for each pixel in accordance with the application of a voltage to each pixel of the liquid crystal panel,
Green and red light images are formed.

【0055】従って、偏光ビームスプリッタ102によ
る反射・透過により、3原色を合成した画像が形成さ
れ、投射レンズ120によりスクリーン130へ投射さ
れる。反射型液晶パネル111〜113として、TN型
液晶の液晶パネルを用いた場合には、OFF状態画素の
反射光は投射レンズ120へ至るため、ノーマリホワイ
ト表示となる。一方、SH型液晶の液晶パネルを用いた
場合は、OFF状態画素の反射光はレンズ120へ至ら
ないため、ノーマリブラック表示となる。
Therefore, an image in which the three primary colors are combined is formed by reflection and transmission by the polarization beam splitter 102, and is projected on the screen 130 by the projection lens 120. When TN type liquid crystal panels are used as the reflection type liquid crystal panels 111 to 113, the reflected light of the OFF-state pixels reaches the projection lens 120, so that normally white display is performed. On the other hand, when the liquid crystal panel of the SH type liquid crystal is used, the reflected light of the OFF state pixel does not reach the lens 120, so that a normally black display is performed.

【0056】図9にて説明したように、液晶パネルの周
辺回路部は遮光膜で覆われ、対向基板の対向する位置に
形成される対向電極と共に同じ電圧(例えばLCコモン
電位。同じ電位であればこれと異なる電位でも構わな
い。但し、画素部の対向電極と異なる電位となるので、
この場合画素部の対向電極とは分離された周辺対向電極
となる。)が印加されるので、両者間に介在する液晶に
はほぼ0Vが印加され、液晶はOFF状態と同じにな
る。従って、TN型液晶の液晶パネルでは、ノーマリホ
ワイト表示に合わせて画像領域の周辺が全て白表示にで
き、SH型液晶の液晶パネルでは、ノーマリブラック表
示に合わせて画像領域の周辺が全て黒表示にできる。
As described with reference to FIG. 9, the peripheral circuit portion of the liquid crystal panel is covered with a light-shielding film, and has the same voltage (for example, an LC common potential or the same potential) together with a counter electrode formed at a position opposing the counter substrate. If the potential is different from this, the potential may be different from that of the counter electrode of the pixel portion.
In this case, the peripheral counter electrode is separated from the counter electrode of the pixel portion. ) Is applied, approximately 0 V is applied to the liquid crystal interposed between them, and the liquid crystal becomes the same as the OFF state. Therefore, in the liquid crystal panel of the TN type liquid crystal, all the periphery of the image region can be displayed white in accordance with the normally white display, and in the liquid crystal panel of the SH type liquid crystal, the periphery of the image region can be entirely black in accordance with the normally black display. Can be displayed.

【0057】上記実施例に従うと、反射型液晶パネル1
11〜113の各画素電極に印加された電圧が充分に保
持されるとともに、画素電極の反射率が非常に高いため
鮮明な映像が得られる。
According to the above embodiment, the reflection type liquid crystal panel 1
The voltage applied to each of the pixel electrodes 11 to 113 is sufficiently maintained, and a clear image is obtained because the reflectance of the pixel electrodes is extremely high.

【0058】[0058]

【発明の効果】以上説明したように、この発明は、反射
電極となる画素電極の下方に各画素毎に保持容量を構成
する導電層を形成し、この導電層の下方または上方に絶
縁膜を介して前記保持容量の他方の端子となる半導体領
域または他の導電層を形成し、上記導電層は画素電極を
駆動するトランジスタに電気的に接続させるとともに上
記半導体領域または他の導電層はコモン電位近傍あるい
は上記反射電極に印加される電圧の振幅の中心電位近傍
あるいは両電位の中間の電位を与える配線層に電気的に
接続させて電位を固定するようにしたので、画素電極の
持つ容量の他に保持容量が接続されて画素電極に印加さ
れた電荷が保持されるため、リークによる電位の減少が
なくなるとともに、保持容量の他方の端子がコモン電位
に固定されるため、安定した大きな容量値が得られる。
As described above, according to the present invention, a conductive layer constituting a storage capacitor for each pixel is formed below a pixel electrode serving as a reflective electrode, and an insulating film is formed below or above this conductive layer. A semiconductor region or another conductive layer serving as the other terminal of the storage capacitor is formed through the transistor, the conductive layer is electrically connected to a transistor for driving a pixel electrode, and the semiconductor region or another conductive layer is connected to a common potential. The potential is fixed by being electrically connected to a wiring layer that gives a potential near the center or near the center potential of the amplitude of the voltage applied to the reflective electrode or between the two potentials. Since the storage capacitor is connected to the storage capacitor and the charge applied to the pixel electrode is held, the potential is not reduced due to leakage, and the other terminal of the storage capacitor is fixed at the common potential. Large capacitance value stable is obtained.

【0059】また、各画素電極を駆動するトランジスタ
を画素電極のほぼ中央付近に配置して、その周囲に上記
保護容量を構成する導電層を形成するようにしたので、
画素電極間の隙間から漏れた光が画素駆動トランジスタ
に届きにくくなり、リーク電流が低減される。
Further, the transistor for driving each pixel electrode is arranged near the center of the pixel electrode, and the conductive layer forming the above-mentioned protection capacitor is formed around the transistor.
Light leaked from the gap between the pixel electrodes hardly reaches the pixel driving transistor, and the leak current is reduced.

【0060】さらに、各画素電極間のスリット下方には
遮光性を有する層を形成するようにしたので、画素電極
間の隙間から漏れた光が半導体基板に到達しにくくな
り、さらにリーク電流を低減することができる。
Further, since a layer having a light-shielding property is formed below the slit between the pixel electrodes, light leaked from the gap between the pixel electrodes hardly reaches the semiconductor substrate, and the leak current is further reduced. can do.

【0061】また、反射電極となる画素電極の形成に際
しては、画素電極を駆動するトランジスタを覆う絶縁膜
表面に各画素電極の形状に対応した凹部を形成した後、
液晶と屈折率が近いメタル層を全面的に被着し、CMP
(化学的機械研磨)法により上記凹部内にのみメタル層
が残るように研磨を行なって表面を平坦化させるように
したので、画素電極の反射率を高めることができる。
When a pixel electrode serving as a reflective electrode is formed, a concave portion corresponding to the shape of each pixel electrode is formed on the surface of an insulating film covering a transistor for driving the pixel electrode.
A metal layer with a refractive index close to that of the liquid crystal is completely deposited, and the CMP
Since the surface is flattened by the chemical mechanical polishing method so that the metal layer remains only in the concave portion, the reflectance of the pixel electrode can be increased.

【0062】さらに、上記半導体基板の裏面にはガラス
もしくはセラミック等からなる支持基盤を接着剤等を用
いて固定するようにしたので、半導体を基板とする反射
型LCDのデバイス強度を、ガラスを基板とする反射型
LCDの強度と同程度もしくはそれ以上に高めることが
できる。
Further, since a support base made of glass or ceramic is fixed to the back surface of the semiconductor substrate using an adhesive or the like, the device strength of a reflective LCD using a semiconductor as a substrate is reduced. The intensity can be increased to about the same as or higher than that of the reflective LCD.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した反射型LCDの反射側基板の
第1の実施例を示す断面図。
FIG. 1 is a sectional view showing a first embodiment of a reflection side substrate of a reflection type LCD to which the present invention is applied.

【図2】本発明を適用した反射型LCDの反射側基板の
第1の実施例を示す平面レイアウト図。
FIG. 2 is a plan layout view showing a first embodiment of a reflection-side substrate of a reflection type LCD to which the present invention is applied.

【図3】本発明を適用した反射型LCDの反射側基板の
第2の実施例を示す断面図。
FIG. 3 is a sectional view showing a second embodiment of the reflection-side substrate of the reflection type LCD to which the present invention is applied.

【図4】本発明を適用した反射型LCDの反射側基板の
第3の実施例を示す平面レイアウト図。
FIG. 4 is a plan layout view showing a third embodiment of the reflection-side substrate of the reflection type LCD to which the present invention is applied.

【図5】本発明を適用した反射型LCDの反射側基板の
第4の実施例を示す断面図。
FIG. 5 is a sectional view showing a fourth embodiment of the reflection-side substrate of the reflection type LCD to which the present invention is applied.

【図6】本発明を適用した反射型LCDの反射側基板の
第4の実施例を示す平面レイアウト図。
FIG. 6 is a plan layout view showing a fourth embodiment of the reflection side substrate of the reflection type LCD to which the present invention is applied.

【図7】画素電極の形成方法の実施例を示す断面図。FIG. 7 is a sectional view showing an embodiment of a method for forming a pixel electrode.

【図8】本発明を適用した反射型LCDの画素電極駆動
用FETのゲート駆動波形およびデータ線駆動波形例を
示す波形図。
FIG. 8 is a waveform diagram showing an example of a gate drive waveform and a data line drive waveform of a pixel electrode driving FET of a reflection type LCD to which the present invention is applied.

【図9】実施例の液晶パネル用基板(反射側基板)のレ
イアウト構成例を示す平面図。
FIG. 9 is a plan view showing a layout configuration example of a liquid crystal panel substrate (reflection side substrate) according to the embodiment.

【図10】実施例の液晶パネル基板を適用した反射型液
晶パネルの一例を示す断面図。
FIG. 10 is a cross-sectional view illustrating an example of a reflective liquid crystal panel to which the liquid crystal panel substrate according to the embodiment is applied.

【図11】実施例の反射型液晶パネルをライトバルブと
して応用した投射型表示装置の一例としてビデオプロジ
ェクタの概略構成図である。
FIG. 11 is a schematic configuration diagram of a video projector as an example of a projection display device in which the reflective liquid crystal panel of the embodiment is applied as a light valve.

【符号の説明】[Explanation of symbols]

1 半導体基板 4 ゲート線(ゲート電極) 5a,5b ソース・ドレイン領域 7 データ線 9 保持容量の電極(導電層) 12 LCコモンライン 14 画素電極 20 画素領域 21 データ線駆動回路 22 ゲート線駆動回路 23 入力回路 24 タイミング制御回路 25 遮光層 26 パッド領域 31 液晶パネル基板 32 支持基板 33 対向電極 35 入射側のガラス基板 36 シール材 37 液晶 100 ランプ 101〜103 直角プリズム 111〜113 反射型液晶パネル 120 投射レンズ 130 スクリーン Reference Signs List 1 semiconductor substrate 4 gate line (gate electrode) 5a, 5b source / drain region 7 data line 9 electrode of storage capacitor (conductive layer) 12 LC common line 14 pixel electrode 20 pixel region 21 data line drive circuit 22 gate line drive circuit 23 Input circuit 24 Timing control circuit 25 Light shielding layer 26 Pad area 31 Liquid crystal panel substrate 32 Support substrate 33 Counter electrode 35 Glass substrate on incident side 36 Seal material 37 Liquid crystal 100 Lamp 101-103 Right angle prism 111-113 Reflective liquid crystal panel 120 Projection lens 130 screen

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に反射電極がマトリックス
状に形成されるとともに各反射電極に対応して各々トラ
ンジスタが形成され、前記トランジスタを介して前記反
射電極に電圧が印加されるように構成された液晶パネル
用基板において、 上記反射電極の下方には各画素毎に保持容量を構成する
一方の導電層が形成され、この導電層の下方または上方
には絶縁膜を介して前記保持容量の他方の端子となる他
方の導電層が形成され、上記導電層は上記トランジスタ
に電気的に接続されるとともに上記他方の導電層には液
晶パネルのコモン電位近傍あるいは上記反射電極に印加
される電圧の振幅の中心電位近傍あるいは両電位の中間
の電位を与える配線層が電気的に接続されていることを
特徴とする液晶パネル用基板。
1. A structure in which reflective electrodes are formed in a matrix on a semiconductor substrate, transistors are formed corresponding to the respective reflective electrodes, and a voltage is applied to the reflective electrodes via the transistors. In the liquid crystal panel substrate, one conductive layer forming a storage capacitor for each pixel is formed below the reflective electrode, and the other of the storage capacitor is formed below or above the conductive layer via an insulating film. And the other conductive layer is electrically connected to the transistor, and the other conductive layer has an amplitude of a voltage applied near the common potential of the liquid crystal panel or to the reflective electrode. A wiring layer for giving a potential near the center potential or an intermediate potential between the two potentials.
【請求項2】 上記保持容量を構成する導電層と上記コ
モン電位を与える配線層とがオーバーラップするように
形成されていることを特徴とする請求項1に記載の液晶
パネル用基板。
2. The liquid crystal panel substrate according to claim 1, wherein a conductive layer forming the storage capacitor and a wiring layer for giving the common potential are formed so as to overlap with each other.
【請求項3】 上記各反射電極間の一方のスリット下方
にはスリットに沿ってデータ線が配設され、上記スリッ
トと直交する他方のスリットの下方には上記データ線と
同一の導電層により構成された遮光層が配設され、この
遮光層には上記コモン電位近傍あるいは上記反射電極に
印加される電圧の振幅の中心電位近傍あるいは両電位の
中間の電位が印加されるように接続がなされていること
を特徴とする請求項1または2に記載の液晶パネル用基
板。
3. A data line is provided along one slit under one of the slits between the reflective electrodes, and is formed of the same conductive layer as the data line below the other slit orthogonal to the slit. The light-shielding layer is connected to the light-shielding layer so that a potential near the common potential, near the center potential of the amplitude of the voltage applied to the reflective electrode, or an intermediate potential between the two potentials is applied. The substrate for a liquid crystal panel according to claim 1, wherein:
【請求項4】 上記保持容量を構成する導電層は、上記
トランジスタを構成するゲート電極と同一工程で形成さ
れたポリシリコン層であることを特徴とする請求項1、
2または3に記載の液晶パネル用基板。
4. The semiconductor device according to claim 1, wherein the conductive layer forming the storage capacitor is a polysilicon layer formed in the same step as a gate electrode forming the transistor.
4. The liquid crystal panel substrate according to 2 or 3.
【請求項5】 上記保持容量の絶縁膜は、上記反射電極
に接続されたトランジスタのゲート絶縁膜より薄い膜厚
を有することを特徴とする請求項1、2、3または4に
記載の液晶パネル用基板。
5. The liquid crystal panel according to claim 1, wherein the insulating film of the storage capacitor has a smaller thickness than a gate insulating film of a transistor connected to the reflective electrode. Substrate.
【請求項6】 上記各反射電極に接続されたトランジス
タと、該トランジスタのゲート電極および上記データ線
を駆動する周辺回路を構成するトランジスタとが同一の
半導体基板上に形成された液晶パネル用基板であって、
上記保持容量を構成する一対の導電層間の絶縁膜は、上
記周辺回路のトランジスタを構成するゲート絶縁膜と同
一工程で形成された絶縁膜であることを特徴とする請求
項5に記載の液晶パネル用基板。
6. A liquid crystal panel substrate in which a transistor connected to each of the reflective electrodes and a transistor constituting a peripheral circuit for driving the gate electrode and the data line of the transistor are formed on the same semiconductor substrate. So,
6. The liquid crystal panel according to claim 5, wherein the insulating film between the pair of conductive layers forming the storage capacitor is an insulating film formed in the same step as a gate insulating film forming the transistor of the peripheral circuit. Substrate.
【請求項7】 半導体基板上に反射電極がマトリックス
状に形成されるとともに各反射電極に対応して各々トラ
ンジスタが形成され、前記トランジスタを介して前記反
射電極に電圧が印加されるように構成された液晶パネル
用基板において、 上記トランジスタは対応する反射電極のほぼ中央付近に
配置され、その周囲の上記反射電極の下方には各画素毎
に保持容量を構成する一方の導電層が形成され、この導
電層の下方または上方には絶縁膜を介して前記保持容量
の他方の端子となる他方の導電層が形成され、前記他方
の導電層は液晶パネルのコモン電位近傍あるいは上記反
射電極に印加される電圧の振幅の中心電位近傍あるいは
両電位の中間の電位を与える配線層に接続され、上記一
方の導電層は上記トランジスタに接続されていることを
特徴とする液晶パネル用基板。
7. A structure in which reflective electrodes are formed in a matrix on a semiconductor substrate, transistors are formed corresponding to the respective reflective electrodes, and a voltage is applied to the reflective electrodes via the transistors. In the liquid crystal panel substrate, the transistor is disposed near the center of the corresponding reflective electrode, and one conductive layer constituting a storage capacitor for each pixel is formed below the reflective electrode around the transistor. Below or above the conductive layer, another conductive layer serving as the other terminal of the storage capacitor is formed via an insulating film, and the other conductive layer is applied near the common potential of the liquid crystal panel or to the reflective electrode. The one conductive layer is connected to the transistor which is connected to a wiring layer which gives a potential near the center potential of the voltage amplitude or an intermediate potential between the two potentials; Substrate for a liquid crystal panel according to symptoms.
【請求項8】 上記各反射電極間の一方のスリット下方
にはスリットに沿って半導体基板にバイアス電位を与え
る配線が配設され、上記スリットと直交する他方のスリ
ットの下方には導電層よりなる遮光層が配設され、この
遮光層には上記コモン電位近傍あるいは上記反射電極に
印加される電圧の振幅の中心電位近傍あるいは両電位の
中間の電位が印加されるように接続がなされていること
を特徴とする請求項6に記載の液晶パネル用基板。
8. A wiring for applying a bias potential to the semiconductor substrate is provided along one of the slits between the reflective electrodes and a conductive layer is formed below the other slit orthogonal to the slit. A light-shielding layer is provided, and the light-shielding layer is connected so that a potential near the common potential, near a center potential of the amplitude of the voltage applied to the reflective electrode, or an intermediate potential between the two potentials is applied. The liquid crystal panel substrate according to claim 6, wherein:
【請求項9】 上記反射電極およびこれに接続された上
記トランジスタは半導体基板の中央部に形成され、その
周囲に上記データ線およびゲート電極が接続されたゲー
ト線を駆動する周辺回路が形成され、この周辺回路の上
方には導電層により構成された遮光層が設けられている
ことを特徴とする請求項1〜8に記載の液晶パネル用基
板。
9. The reflection electrode and the transistor connected to the reflection electrode are formed in a central portion of a semiconductor substrate, and a peripheral circuit for driving a gate line connected to the data line and the gate electrode is formed around the reflection electrode and the transistor. 9. The liquid crystal panel substrate according to claim 1, wherein a light shielding layer made of a conductive layer is provided above the peripheral circuit.
【請求項10】 半導体基板上に反射電極がマトリック
ス状に形成されるとともに各反射電極に対応して各々ト
ランジスタが形成され、前記トランジスタを介して前記
反射電極に電圧が印加されるように構成された液晶パネ
ル用基板において、 上記反射電極の下方には各画素毎に保持容量を構成する
一方の導電層が形成され、この導電層の下方または上方
には絶縁膜を介して前記保持容量の他方の端子となる他
方の導電層が形成され、上記導電層は上記トランジスタ
に電気的に接続されるとともに上記他方の導電層へ電位
を印加し且つ上記トランジスタが形成されるウェル領域
に電位を供給する導電層が形成されていることを特徴と
する液晶パネル用基板。
10. A structure in which reflective electrodes are formed in a matrix on a semiconductor substrate, transistors are formed corresponding to the respective reflective electrodes, and a voltage is applied to the reflective electrodes via the transistors. In the liquid crystal panel substrate, one conductive layer forming a storage capacitor for each pixel is formed below the reflective electrode, and the other of the storage capacitor is formed below or above the conductive layer via an insulating film. Is formed, and the conductive layer is electrically connected to the transistor, applies a potential to the other conductive layer, and supplies a potential to a well region where the transistor is formed. A liquid crystal panel substrate having a conductive layer formed thereon.
【請求項11】 上記トランジスタおよび上記保持容量
を覆うように形成された絶縁膜の反射電極形成部分に凹
部が形成され、その上に金属層が形成され、この金属層
および上記絶縁膜が化学的機械研磨法により研磨されて
上記凹部内に上記金属層からなる反射電極が形成され、
該反射電極からその周囲の絶縁膜にかけて表面が平坦化
されていることを特徴とする請求項1〜10に記載の液
晶パネル用基板。
11. A concave portion is formed in a reflection electrode forming portion of an insulating film formed so as to cover the transistor and the storage capacitor, and a metal layer is formed thereon, and the metal layer and the insulating film are chemically formed. A reflective electrode made of the metal layer is formed in the concave portion by being polished by a mechanical polishing method,
11. The substrate for a liquid crystal panel according to claim 1, wherein the surface is flattened from the reflective electrode to the surrounding insulating film.
【請求項12】 上記半導体基板の裏面には補強用の支
持基盤が接合されていることを特徴とする請求項1〜1
1に記載の液晶パネル用基板。
12. A semiconductor device according to claim 1, wherein a support base for reinforcement is joined to a back surface of said semiconductor substrate.
2. The liquid crystal panel substrate according to 1.
【請求項13】 請求項1〜12に記載の液晶パネル用
基板と、対向電極を有する入射側の透明基板とが適当な
間隔をおいて配置されるとともに、上記液晶パネル用基
板と上記透明基板との間隙内に液晶が封入されているこ
とを特徴とする液晶パネル。
13. The liquid crystal panel substrate according to claim 1 and an incident side transparent substrate having a counter electrode are arranged at an appropriate distance, and the liquid crystal panel substrate and the transparent substrate are arranged. A liquid crystal panel characterized in that liquid crystal is sealed in a gap between the liquid crystal panel and the liquid crystal panel.
【請求項14】 光源と、前記光源からの光を変調して
反射する請求項13に記載の構成の液晶パネルと、これ
らの液晶パネルにより変調された光を集光し拡大投射す
る投射光学手段とを備えていることを特徴とする投射型
表示装置。
14. A light source, a liquid crystal panel configured to modulate and reflect light from said light source, and projection optical means for condensing and modulating and projecting light modulated by these liquid crystal panels. And a projection-type display device.
JP19084796A 1996-07-19 1996-07-19 Liquid crystal panel and substrate for liquid crystal panel as well as projection type display device Withdrawn JPH1039332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19084796A JPH1039332A (en) 1996-07-19 1996-07-19 Liquid crystal panel and substrate for liquid crystal panel as well as projection type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19084796A JPH1039332A (en) 1996-07-19 1996-07-19 Liquid crystal panel and substrate for liquid crystal panel as well as projection type display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003032790A Division JP2003287764A (en) 2003-02-10 2003-02-10 Liquid crystal panel, substrate for liquid crystal panel and reflection type display device

Publications (1)

Publication Number Publication Date
JPH1039332A true JPH1039332A (en) 1998-02-13

Family

ID=16264772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19084796A Withdrawn JPH1039332A (en) 1996-07-19 1996-07-19 Liquid crystal panel and substrate for liquid crystal panel as well as projection type display device

Country Status (1)

Country Link
JP (1) JPH1039332A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396470B1 (en) 1999-03-19 2002-05-28 Fujitsu Limited Liquid crystal display apparatus
WO2003104883A1 (en) * 2002-06-11 2003-12-18 ソニー株式会社 Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
JP2004102230A (en) * 2002-06-11 2004-04-02 Sony Corp Semiconductor device, reflective liquid crystal display device and reflective liquid crystal projector
US7362398B2 (en) 1998-06-16 2008-04-22 Semiconductor Energy Laboratory Co., Ltd. Camera and personal computer having a reflection type liquid crystal device with particular dielectric multi-layer film and interlayer insulating films
US7439087B2 (en) 2002-12-27 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010035548A1 (en) * 2008-09-24 2010-04-01 シャープ株式会社 Liquid crystal display device, active matrix substrate, and electronic device
US8654293B2 (en) 2010-02-08 2014-02-18 Seiko Epson Corporation Liquid-crystal apparatus, method for manufacturing the same, and electronic device
JP2016080809A (en) * 2014-10-15 2016-05-16 セイコーエプソン株式会社 Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
CN106353937A (en) * 2016-11-28 2017-01-25 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof and display device
JP2021179619A (en) * 2016-09-09 2021-11-18 ソニーセミコンダクタソリューションズ株式会社 Display device and electronic equipment

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362398B2 (en) 1998-06-16 2008-04-22 Semiconductor Energy Laboratory Co., Ltd. Camera and personal computer having a reflection type liquid crystal device with particular dielectric multi-layer film and interlayer insulating films
US6396470B1 (en) 1999-03-19 2002-05-28 Fujitsu Limited Liquid crystal display apparatus
JP4501362B2 (en) * 2002-06-11 2010-07-14 ソニー株式会社 Semiconductor device, reflective liquid crystal display device, and reflective liquid crystal projector
WO2003104883A1 (en) * 2002-06-11 2003-12-18 ソニー株式会社 Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
JP2004102230A (en) * 2002-06-11 2004-04-02 Sony Corp Semiconductor device, reflective liquid crystal display device and reflective liquid crystal projector
EP1513005A1 (en) * 2002-06-11 2005-03-09 Sony Corporation Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
EP1513005A4 (en) * 2002-06-11 2007-02-14 Sony Corp Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
CN100354741C (en) * 2002-06-11 2007-12-12 索尼株式会社 Semiconductor device, reflective liquid crystal display device and reflective liquid crystal projector
US7309877B2 (en) 2002-06-11 2007-12-18 Sony Corporation Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
US7439087B2 (en) 2002-12-27 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8193531B2 (en) 2002-12-27 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010035548A1 (en) * 2008-09-24 2010-04-01 シャープ株式会社 Liquid crystal display device, active matrix substrate, and electronic device
US8421726B2 (en) 2008-09-24 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device, active matrix substrate, and electronic device
JP5290307B2 (en) * 2008-09-24 2013-09-18 シャープ株式会社 Liquid crystal display device, active matrix substrate, electronic equipment
US8654293B2 (en) 2010-02-08 2014-02-18 Seiko Epson Corporation Liquid-crystal apparatus, method for manufacturing the same, and electronic device
JP2016080809A (en) * 2014-10-15 2016-05-16 セイコーエプソン株式会社 Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP2021179619A (en) * 2016-09-09 2021-11-18 ソニーセミコンダクタソリューションズ株式会社 Display device and electronic equipment
US11563070B2 (en) 2016-09-09 2023-01-24 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
CN106353937A (en) * 2016-11-28 2017-01-25 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof and display device

Similar Documents

Publication Publication Date Title
JP5088715B2 (en) Liquid crystal panel, electronic apparatus using the same, and projection display device
JP5668808B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JP3788093B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel
JPH1039332A (en) Liquid crystal panel and substrate for liquid crystal panel as well as projection type display device
JP3541650B2 (en) Liquid crystal panel substrate, liquid crystal panel, electronic device using the same, and projection display device
JP4222311B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP4036224B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JP4197046B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JPH10325949A (en) Substrate for liquid crystal panel, its production, liquid crystal panel and electronic appliance using liquid crystal panel
JP3803436B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JP2003287764A (en) Liquid crystal panel, substrate for liquid crystal panel and reflection type display device
JP3690405B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP4222326B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP4222312B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP2004206134A (en) Substrate for liquid crystal panel, liquid crystal panel, and electronic appliance and projection display apparatus using the same
JP3654295B2 (en) Substrate for liquid crystal panel, liquid crystal panel, and electronic device using the same
JP4270157B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP3632698B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP3632699B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP3680851B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030430

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060111