JP4197046B2 - Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device - Google Patents

Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device Download PDF

Info

Publication number
JP4197046B2
JP4197046B2 JP2007232409A JP2007232409A JP4197046B2 JP 4197046 B2 JP4197046 B2 JP 4197046B2 JP 2007232409 A JP2007232409 A JP 2007232409A JP 2007232409 A JP2007232409 A JP 2007232409A JP 4197046 B2 JP4197046 B2 JP 4197046B2
Authority
JP
Japan
Prior art keywords
liquid crystal
light
pixel
crystal panel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007232409A
Other languages
Japanese (ja)
Other versions
JP2008009459A (en
Inventor
昌宏 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007232409A priority Critical patent/JP4197046B2/en
Publication of JP2008009459A publication Critical patent/JP2008009459A/en
Application granted granted Critical
Publication of JP4197046B2 publication Critical patent/JP4197046B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、液晶パネル用基板、さらにはその基板を用いて構成された反射型液晶パネルに関し、特に基板上に形成されたスイッチング素子によって画素電極をスイッチングするアクティブマトリックス型液晶パネルに利用して好適な技術に関する。また、この液晶パネルを用いた電子機器及び投写型表示装置に関する。   The present invention relates to a liquid crystal panel substrate, and further to a reflective liquid crystal panel configured using the substrate, and is particularly suitable for use in an active matrix liquid crystal panel in which pixel electrodes are switched by switching elements formed on the substrate. Technology. The present invention also relates to an electronic apparatus and a projection display device using the liquid crystal panel.

従来、投写型表示装置のライトバルブに用いられるアクティブマトリックス液晶パネルとしては、ガラス基板上にアモルファスシリコンを用いた薄膜トランジスタ(TFT)アレーを画素のスイッチング素子として有する構造の液晶パネルが実用化されている。   Conventionally, as an active matrix liquid crystal panel used for a light valve of a projection display device, a liquid crystal panel having a structure having a thin film transistor (TFT) array using amorphous silicon as a pixel switching element on a glass substrate has been put into practical use. .

上記TFTを用いたアクティブマトリックス液晶パネルは、TFT素子の移動度が低くデバイスサイズが大きいため、例えばこれをライトバルブとして組み込んだプロジェクタのような投写型表示装置にあっては、装置全体が大型化してしまうという不具合がある。また、透過型液晶パネルの場合は、各画素に設けられたTFTの領域が光を透過させる画素の透過領域とならないため、パネルの解像度がXGA,SXGAと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。   Since the active matrix liquid crystal panel using the TFT has a low TFT element mobility and a large device size, for example, in a projection display device such as a projector in which the TFT is incorporated as a light valve, the entire device becomes large. There is a problem that it ends up. In the case of a transmissive liquid crystal panel, the area of the TFT provided in each pixel does not become the transmission area of the pixel that transmits light, so that the aperture ratio decreases as the panel resolution increases to XGA and SXGA. Have certain flaws.

そこで、透過型アクティブマトリックス液晶パネルに比べてサイズが小さい液晶パネルとして、半導体基板上に形成された絶縁ゲート電界効果トランジスタ(MOSFET)アレーをスイッチング素子として反射電極となる画素電極への印加電圧を制御するようにした反射型アクティブマトリックス液晶パネルがある。   Therefore, as a liquid crystal panel that is smaller in size than a transmissive active matrix liquid crystal panel, an insulated gate field effect transistor (MOSFET) array formed on a semiconductor substrate is used as a switching element to control the voltage applied to the pixel electrode serving as a reflective electrode. There is a reflection type active matrix liquid crystal panel designed to do this.

以上のようにトランジスタ素子をガラス又は半導体の基板に形成したアクティブマトリックス液晶パネルにおいては、各画素電極と画素電極との隙間から光が漏れると半導体層又は半導体基板内のPN接合(トランジスタのソース・ドレイン領域とチャネル領域の接合や、ソース・ドレイン領域とウエルとの接合など)において、電子、正孔対が発生し、光リーク電流が流れて半導体層や半導体基板又はウェルの電位が不安定となるという問題がある。反射型の場合、例えば最上層に画素電極を形成し画素電極同士を近接して設けることにより、特に遮光対策をしなくても透過型に比べて光の漏れ量は少なくすることができる。しかしながら、投写型表示装置のライトバルブに用いられる反射型液晶パネルでは、強力な光が集光されるので、画素電極の間隙にも強い光が入射することになり、画素電極同士の隣接配置では充分な対策とは言えない。   As described above, in an active matrix liquid crystal panel in which transistor elements are formed on a glass or semiconductor substrate, when light leaks from the gap between each pixel electrode, the PN junction (transistor source / transistor in the semiconductor substrate or the semiconductor substrate). Electron and hole pairs are generated at the junction of the drain region and the channel region, the junction of the source / drain region and the well, etc., and the light leakage current flows and the potential of the semiconductor layer, semiconductor substrate or well becomes unstable. There is a problem of becoming. In the case of the reflective type, for example, by forming pixel electrodes on the uppermost layer and providing the pixel electrodes close to each other, the amount of light leakage can be reduced as compared with the transmissive type without any particular measures against light shielding. However, in the reflective liquid crystal panel used for the light valve of the projection display device, strong light is collected, so that strong light also enters the gap between the pixel electrodes. It is not a sufficient measure.

特に、半導体を基板とする液晶パネルは、ウェル領域があるため、漏れ光がトランジスタ部分のみでなくそこから離れた半導体基板を通過しただけで光リーク電流が流れることがある。そのため、しっかりとした漏光対策をしないと、この光リーク電流が、ガラス基板上にスイッチング素子としてのTFTを配置した液晶パネルに比べて多くなるという欠点がある。   In particular, since a liquid crystal panel using a semiconductor as a substrate has a well region, a light leakage current may flow only when light leaks not only through the transistor portion but also through a semiconductor substrate away from the transistor portion. For this reason, unless a firm countermeasure against light leakage is taken, there is a drawback that this light leakage current becomes larger than that of a liquid crystal panel in which TFTs as switching elements are arranged on a glass substrate.

また、トランジスタ素子をガラス又は半導体の基板に形成したアクティブマトリックス液晶パネルにおいては、走査側駆動回路やデータ線駆動回路等の周辺回路を、同一基板上に形成したトランジスタにより構成しているが、このような周辺回路においても光が入り込むと、光リーク電流が発生して周辺回路が誤動作する問題を抱えていた。   Further, in an active matrix liquid crystal panel in which transistor elements are formed on a glass or semiconductor substrate, peripheral circuits such as a scanning side driving circuit and a data line driving circuit are configured by transistors formed on the same substrate. Even in such a peripheral circuit, when light enters, a light leakage current is generated and the peripheral circuit malfunctions.

さらに、反射型液晶パネルにおいては、画素電極と画素電極の隙間に絶縁膜が露出することとなるが、その絶縁膜表面で反射した光がそのまま180度方向転換して出射すると余分な光として表示されてしまいことになり、画質を低下させることになる問題も有していた。   Furthermore, in a reflective liquid crystal panel, an insulating film is exposed in the gap between the pixel electrode, but if the light reflected by the surface of the insulating film is directly turned 180 degrees and emitted, it is displayed as extra light. As a result, the image quality is degraded.

この発明の目的は、反射型液晶パネルにおいて、画素電極間の隙間からの光の漏れ量を減らして基板において発生する光リーク電流を減らすことができるようにした技術を提供することにある。   An object of the present invention is to provide a technique capable of reducing a light leakage current generated in a substrate by reducing a light leakage amount from a gap between pixel electrodes in a reflective liquid crystal panel.

この発明の他の目的は、画素電極がマトリックス状に配置された画素領域の外側に周辺回路が設けられている反射型液晶パネルにおいて、プロセスの工程数を増加させることなく画素領域および周辺回路の光の漏れ量を減らすことができるようにした技術を提供することにある。   Another object of the present invention is to provide a reflection type liquid crystal panel in which a peripheral circuit is provided outside a pixel region in which pixel electrodes are arranged in a matrix, without increasing the number of process steps. The object is to provide a technique capable of reducing the amount of light leakage.

この発明の他の目的は、反射型液晶パネルにおいて、画素電極と画素電極の隙間に露出する絶縁膜表面での反射光による表示画質への悪影響を防止することができるようにした技術を提供することにある。   Another object of the present invention is to provide a technique capable of preventing an adverse effect on display image quality caused by reflected light on the surface of an insulating film exposed in a gap between a pixel electrode in a reflective liquid crystal panel. There is.

この発明は、上記目的を達成するため、本発明の液晶パネル用基板は、反射電極となる画素電極と、該画素電極に対応して設けられたスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、前記単位画素がマトリックス状に配置される画素領域に、隣り合う前記画素電極の間の領域を覆う第1遮光層が、前記画素電極と前記スイッチング素子との間に設けられており、前記画素電極と前記第1遮光層との間に層間絶縁膜が配置されており、前記層間絶縁膜の前記画素電極側には窒化シリコン膜が形成されており、該窒化シリコン膜と前記画素電極との間に反射防止膜が形成されており、前記画素領域の外側に配置される周辺領域に、同一のメタル層から前記画素電極と同時に形成された第2遮光層と、同一のメタル層から前記第1遮光層と同時に形成された第3遮光層とを有し、前記層間絶縁膜は、前記第2遮光層と前記第3遮光層との間に配置されていることを特徴とする。これによって、水等の進入に対する耐湿性を向上させるだけでなく、窒化シリコンの屈折率が高いため、液晶側から光が入射した時、その入射光を反射させ遮光することができる。更に、画素電極と遮光層との間に反射防止膜を設けることで、より遮光性を向上させることができる
In order to achieve the above object, according to the present invention, a substrate for a liquid crystal panel according to the present invention includes a unit pixel having a pixel electrode serving as a reflective electrode and a switching element provided corresponding to the pixel electrode in a matrix form. A first light-shielding layer covering a region between adjacent pixel electrodes in a pixel region in which the unit pixels are arranged in a matrix , and the pixel electrode, the switching element, and the switching element; An interlayer insulating film is disposed between the pixel electrode and the first light shielding layer, and a silicon nitride film is formed on the pixel electrode side of the interlayer insulating film, and the silicon nitride film above and antireflection film between the pixel electrode is formed, a peripheral region arranged outside the pixel region, the formed simultaneously with the pixel electrode of the same metal layer A light shielding layer and a third light shielding layer formed simultaneously with the first light shielding layer from the same metal layer, and the interlayer insulating film is disposed between the second light shielding layer and the third light shielding layer. It is characterized by being. This not only improves the moisture resistance against the ingress of water or the like, but also because the refractive index of silicon nitride is high, when light is incident from the liquid crystal side, the incident light can be reflected and shielded. Furthermore, by providing an antireflection film between the pixel electrode and the light shielding layer, the light shielding property can be further improved .

また、反射電極となる画素電極と、該画素電極に対応して設けられたスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、隣り合う前記画素電極の間の領域を覆う第1遮光層が、前記画素電極と前記スイッチング素子との間に設けられており、前記画素電極と前記第1遮光層との間に層間絶縁膜が配置されており、前記層間絶縁膜の前記画素電極側には窒化シリコン膜が形成されており、該窒化シリコン膜と前記画素電極との間に反射防止膜が形成されており、前記層間絶縁膜又は前記第1遮光層は、隣り合う前記画素電極の間の領域において、少なくとも斜面を有する溝を形成してなることを特徴とする。
また、反射電極となる画素電極と、該画素電極に対応して設けられたスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、隣り合う前記画素電極の間の領域を覆う第1遮光層が、前記画素電極と前記スイッチング素子との間に設けられており、前記画素電極と前記第1遮光層との間に層間絶縁膜が配置されており、前記層間絶縁膜の前記画素電極側には窒化シリコン膜が形成されており、該窒化シリコン膜と前記画素電極との間に反射防止膜が形成されており、前記層間絶縁膜は、TEOS膜を有することを特徴とする。

Further, in a liquid crystal panel substrate in which unit pixels having pixel electrodes to be reflective electrodes and switching elements provided corresponding to the pixel electrodes are arranged in a matrix on the substrate, between the adjacent pixel electrodes A first light-shielding layer is provided between the pixel electrode and the switching element, and an interlayer insulating film is disposed between the pixel electrode and the first light-shielding layer. A silicon nitride film is formed on the pixel electrode side of the insulating film, an antireflection film is formed between the silicon nitride film and the pixel electrode, and the interlayer insulating film or the first light shielding layer is A groove having at least a slope is formed in a region between adjacent pixel electrodes.
Further, in a liquid crystal panel substrate in which unit pixels having pixel electrodes to be reflective electrodes and switching elements provided corresponding to the pixel electrodes are arranged in a matrix on the substrate, between the adjacent pixel electrodes A first light-shielding layer is provided between the pixel electrode and the switching element, and an interlayer insulating film is disposed between the pixel electrode and the first light-shielding layer. A silicon nitride film is formed on the pixel electrode side of the insulating film, an antireflection film is formed between the silicon nitride film and the pixel electrode, and the interlayer insulating film has a TEOS film It is characterized by.

さらに、前記反射防止膜は、前記画素電極の下層に設けてなることを特徴とする。  Further, the antireflection film is provided in a lower layer of the pixel electrode.
また、前記反射防止膜は、前記遮光層の表面、もしくは前記層間絶縁膜の中に設けてな  Further, the antireflection film should not be provided on the surface of the light shielding layer or in the interlayer insulating film.
る。The
また、本発明の液晶パネルは、上記いずれかに記載の液晶パネル用基板とこれに対向す  Moreover, the liquid crystal panel of the present invention is opposed to the liquid crystal panel substrate according to any one of the above.
る基板との間に液晶を挟持して構成されることを特徴とする。The liquid crystal is sandwiched between the substrate and the substrate.

さらに、本発明の電子機器は、上記液晶パネルを表示部として備えることを特徴とする  Furthermore, an electronic apparatus according to the present invention includes the liquid crystal panel as a display unit.
.

さらに、本発明の投写型表示装置は、光源と、前記光源と、前記光源からの光を変調す  Further, the projection display device of the present invention modulates light from the light source, the light source, and the light source.
る上記の液晶パネルと、前記液晶パネルにより変調された光を集光し投写する投写光学手The above-mentioned liquid crystal panel and a projection optical hand for condensing and projecting light modulated by the liquid crystal panel
段とを備えることを特徴とする。And a step.

また、上記目的を達成するための参考例に係る液晶パネル用基板は、反射電極となる画In addition, a liquid crystal panel substrate according to a reference example for achieving the above-described object is provided with an image serving as a reflective electrode.
素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する単位画素が基A unit pixel having an element electrode and a switching element that controls voltage application to the pixel electrode is based on the unit pixel.
板にマトリックス状に配置されてなる液晶パネル用基板において、前記画素電極と前記スIn a liquid crystal panel substrate arranged in a matrix on a plate, the pixel electrode and the spacer
イッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接すIt has an opening surrounding the connection conductor formation point for electrically connecting the switching element, and is adjacent to it.
る複数の前記画素電極の間の領域には開口を有さない遮光層を、前記画素電極と前記スイA light-shielding layer having no opening in a region between the plurality of pixel electrodes.
ッチング素子の間に設けてなり、前記画素電極と前記遮光層の間に層間絶縁膜が配置されAn interlayer insulating film is disposed between the pixel electrode and the light shielding layer.
、隣接する複数の前記画素電極の間の領域において、前記遮光層の表面に、対向する斜面An inclined surface facing the surface of the light shielding layer in a region between the adjacent pixel electrodes.
を有するV字状の溝を形成してなることを特徴とする。It is characterized by forming a V-shaped groove having
また、前記画素電極と前記遮光層との間に反射防止膜を設けてなり、Further, an antireflection film is provided between the pixel electrode and the light shielding layer,
さらに、前記反射防止膜は前記画素電極の下面に設けてなることを特徴とする。Further, the antireflection film is provided on the lower surface of the pixel electrode.

さらに、前記反射防止膜は前記遮光層の表面、又は前記層間絶縁膜の中間に設けてなるFurther, the antireflection film is provided on the surface of the light shielding layer or in the middle of the interlayer insulating film.
ことを特徴とする。It is characterized by that.

より具体的に参考例の特徴をまとめれば、以下の通りとなる。
More specifically, the features of the reference example are summarized as follows.

第1に、反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する画素単位が基板上にマトリックス状に配置されてなる液晶パネル用基板において、前記画素電極と前記スイッチング素子の端子電極を構成する導電層との間に、前記画素電極と前記端子電極とを接続するためのコンタクトホールを形成し、該コンタクトホールの形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない遮光層を、前記画素電極と前記導電層との間に設けることを特徴とする。これによって、入射する光が画素電極の隙間を抜けてスイッチング素子まで漏れてくる光の量をほぼゼロとすることができる。   First, in a liquid crystal panel substrate in which pixel units each including a pixel electrode serving as a reflective electrode and a switching element that controls voltage application to the pixel electrode are arranged in a matrix on the substrate, the pixel electrode A contact hole for connecting the pixel electrode and the terminal electrode is formed between the conductive layer constituting the terminal electrode of the switching element, and an opening surrounding the contact hole forming portion is formed adjacent to the contact hole. A light-shielding layer having no opening is provided between the pixel electrode and the conductive layer in a region between the plurality of pixel electrodes. Thus, the amount of incident light that leaks through the gap between the pixel electrodes and leaks to the switching element can be made substantially zero.

第2に、前記画素電極と前記遮光層との間に反射防止膜を設けることを特徴とする。これによって、遮光層をアルミ等の比較的反射率の高いメタル層で構成した場合に、画素電極の間隙に入射した光が遮光層の表面で反射した光を吸収することができる。   Second, an antireflection film is provided between the pixel electrode and the light shielding layer. As a result, when the light shielding layer is made of a metal layer having a relatively high reflectance such as aluminum, the light incident on the gap between the pixel electrodes can be absorbed by the surface of the light shielding layer.

第3に、前記画素電極の下面に、該画素電極とほぼ同一形状の反射防止膜を配置したことを特徴とする。これにより、画素電極の間隙に入射した光が遮光層の表面と画素電極の裏面との間で反射を繰り返して、画素電極とスイッチング素子とを接続する接続導電体形成個所に設けた開口部からスイッチング素子の側に光が漏れて半導体層又は半導体基板内に達し、これにより光リーク電流が流れるのを防止することができる。   Third, an antireflection film having substantially the same shape as the pixel electrode is disposed on the lower surface of the pixel electrode. As a result, the light incident on the gap between the pixel electrodes is repeatedly reflected between the surface of the light shielding layer and the back surface of the pixel electrode, and from the opening provided in the connection conductor forming portion that connects the pixel electrode and the switching element. It is possible to prevent light from leaking to the switching element side and reaching the semiconductor layer or the semiconductor substrate, thereby preventing a light leak current from flowing.

第4に、前記反射防止膜は窒化チタンからなることを特徴とする。窒化チタンはAlのような画素電極との密着性も良く、且つ光吸収性も良い。   Fourth, the antireflection film is made of titanium nitride. Titanium nitride has good adhesion to a pixel electrode such as Al and also has good light absorption.

第5に、前記窒化チタンの膜厚は500〜1000オングストロームであることを特徴とする。可視光を吸収する膜厚として上の範囲が好ましい。   Fifth, the thickness of the titanium nitride is 500 to 1000 angstroms. The upper range is preferable as the film thickness for absorbing visible light.

第6に、隣接する複数の前記画素電極の間の領域においては、前記画素電極の下層絶縁膜の表面もしくは該下層絶縁膜の下方の前記遮光層の表面に、少なくとも斜面を有する溝を形成してなることを特徴とする。これによって、画素電極の隙間から入射した光を斜め方向に反射させることができるので、隙間から入射した光が遮光層で反射して再び隙間から出射し、画素電極からの反射光にこの光が混入してしまうことを防ぐことができる。結果として、液晶パネルのコントラストを向上することができる。   Sixth, in a region between a plurality of adjacent pixel electrodes, a groove having at least a slope is formed on the surface of the lower insulating film of the pixel electrode or on the surface of the light shielding layer below the lower insulating film. It is characterized by. As a result, the light incident from the gap between the pixel electrodes can be reflected in an oblique direction, so that the light incident from the gap is reflected by the light shielding layer and is emitted again from the gap, and this light is reflected in the reflected light from the pixel electrode. It can prevent mixing. As a result, the contrast of the liquid crystal panel can be improved.

第7に、前記画素電極の下面に、該画素電極とほぼ同一形状の反射防止膜を配置したことを特徴とする。これによって、画素電極の裏面側の反射防止膜で吸収し、画素電極の隙間に露出する絶縁膜の表面もしくはその下方の遮光層で反射した光がそのまま180度方向転換して出射するのを防止して、表示画質を向上させることができる。     Seventh, an antireflection film having substantially the same shape as the pixel electrode is disposed on the lower surface of the pixel electrode. As a result, light that is absorbed by the antireflection film on the back side of the pixel electrode and reflected by the surface of the insulating film exposed in the gap between the pixel electrodes or the light shielding layer therebelow is prevented from being output after being turned 180 degrees as it is. Thus, the display image quality can be improved.

第8に、前記反射防止膜は窒化チタンからなることを特徴とする。   Eighth, the antireflection film is made of titanium nitride.

第9に、前記窒化チタンの膜厚は500〜1000オングストロームであることを特徴とする。これらの効果は、上記第4、第5の効果と同様である。   Ninth, the thickness of the titanium nitride is 500 to 1000 angstroms. These effects are the same as the fourth and fifth effects.

第10に、前記コンタクトホールは前記画素電極の平面形状におけるほぼ中心となる位置に設けることを特徴とする。これにより、各画素電極の端部(画素電極どうしの隙間)から遮光層に設けられた開口までに距離が、各端部からほぼ均等に離れるので、画素電極の隙間から入射した光が遮光層の開口まで到達する距離が長くなって、スイッチング素子側に光を到達しにくくすることができる。   Tenth, the contact hole is provided at a position substantially at the center of the planar shape of the pixel electrode. As a result, the distance from the end of each pixel electrode (gap between the pixel electrodes) to the opening provided in the light shielding layer is substantially evenly separated from each end, so that light incident from the gap between the pixel electrodes is blocked by the light shielding layer. The distance to reach the opening becomes longer, making it difficult for light to reach the switching element side.

第11に、反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する画素単位が基板上にマトリックス状に配置されてなる液晶パネル用基板において、複数の前記画素単位から構成される画素領域と、該画素領域の周辺領域に配置される周辺回路とを同一基板上に構成し、前記画素領域における前記反射電極と同一層により構成された遮光層を、前記周辺回路の上方に設けることを特徴とする。これによって、液晶パネル用基板の製造プロセスの工程数を増加させることなく画素領域および周辺回路における光の漏れ量を減らすことができる。   Eleventh, in a liquid crystal panel substrate in which pixel units each including a pixel electrode serving as a reflective electrode and a switching element that controls voltage application to the pixel electrode are arranged in a matrix on the substrate, a plurality of the pixels A pixel region composed of units and a peripheral circuit disposed in a peripheral region of the pixel region are configured on the same substrate, and a light shielding layer configured by the same layer as the reflective electrode in the pixel region It is provided above the circuit. Thereby, the amount of light leakage in the pixel region and the peripheral circuit can be reduced without increasing the number of steps of the manufacturing process of the liquid crystal panel substrate.

第12に、前記遮光層は、前記周辺回路の配置されない領域を含む前記画素領域の全周を囲む周辺領域に配置されることを特徴とする。画素電極は、画素領域の周りに配置されて「見切り」の役目を果たすことができる。   12thly, the said light shielding layer is arrange | positioned in the peripheral region surrounding the perimeter of the said pixel area | region including the area | region where the said peripheral circuit is not arrange | positioned. The pixel electrode may be disposed around the pixel region and serve as a “parting”.

第13に、前記画素領域においては、前記画素電極と前記スイッチング素子との間に第2の遮光層が配置され、前記周辺回路の上方に配置される第1の遮光層と前記画素領域における最外端の前記画素電極との間の領域には、前記第2の遮光層が配置されることを特徴とする。画素領域において、画素電極下に配置される第2の遮光層により、画素領域と周辺回路領域の境界部から光入射してしまうことを防ぐことができる。   13thly, in the said pixel area, the 2nd light shielding layer is arrange | positioned between the said pixel electrode and the said switching element, and the 1st light shielding layer arrange | positioned above the said peripheral circuit and the most in the said pixel area. The second light shielding layer is arranged in a region between the outer end and the pixel electrode. In the pixel region, the second light shielding layer disposed under the pixel electrode can prevent light from entering from the boundary between the pixel region and the peripheral circuit region.

第14に、前記画素電極と前記スイッチング素子の端子電極を構成する導電層との間に、前記画素電極と前記端子電極とを接続するためのコンタクトホールが形成され、前記画素領域においては、該コンタクトホールの形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない第2の遮光層を、前記画素電極と前記導電層との間に設けてなり、前記周辺回路においては、第1の前記遮光層の下方に前記第2の遮光層が配置され、前記第2の遮光層が該周辺回路における接続配線部として用いられることを特徴とする。これにより、周辺回路部は、画素領域での遮光層を利用して多層配線が可能となり、駆動回路等を高集積化できる。   Fourteenth, a contact hole for connecting the pixel electrode and the terminal electrode is formed between the pixel electrode and a conductive layer constituting the terminal electrode of the switching element. A second light-shielding layer having an opening surrounding a contact hole forming portion and having no opening in a region between a plurality of adjacent pixel electrodes is provided between the pixel electrode and the conductive layer. Thus, in the peripheral circuit, the second light shielding layer is disposed below the first light shielding layer, and the second light shielding layer is used as a connection wiring portion in the peripheral circuit. As a result, the peripheral circuit portion can be multi-layered using the light shielding layer in the pixel region, and the drive circuit and the like can be highly integrated.

第15に、前記第2の遮光層は、前記接続配線部から延在された、もしくは前記接続配線部から分離された遮光部を有することを特徴とする。これにより、周辺回路は、2層の遮光層により光から保護される。   15th, The said 2nd light shielding layer has the light shielding part extended from the said connection wiring part, or isolate | separated from the said connection wiring part. Thus, the peripheral circuit is protected from light by the two light shielding layers.

以下、本発明の好適な実施例を図面に基づいて説明する。   Preferred embodiments of the present invention will be described below with reference to the drawings.

(半導体基板を用いた液晶パネル用基板の説明)
図1および図3は、本発明を適用した反射型液晶パネルの反射電極側基板の第1の実施例を示す。なお、図1および図3にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。図1(a)は図3におけるI−I線に沿った断面を示す。図1(b)は同じく図3におけるII−II線に沿った断面を示す。
(Description of substrate for liquid crystal panel using semiconductor substrate)
1 and 3 show a first embodiment of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied. 1 and 3 show a cross-sectional view and a planar layout of one pixel portion among pixels arranged in a matrix. FIG. 1A shows a cross section taken along line II in FIG. FIG.1 (b) shows the cross section along the II-II line in FIG. 3 similarly.

図1において、1は単結晶シリコンのようなP型半導体基板(N型半導体基板(N-)でもよい)、2はこの半導体基板1の表面に形成されたP型ウェル領域、3は半導体基板1の表面に形成された素子分離用のフィールド酸化膜(いわゆるLOCOS)である。上記ウェル領域2は、特に限定されないが、例えば768×1024のようなマトリックス状に画素が配置されてなる画素領域の共通ウェル領域として形成されている。また、液晶パネル用基板の全体の平面図を示す図5において図示されているようなデータ線駆動回路21やゲート線駆動回路22、入力回路23、タイミング制御回路24等の周辺回路を構成するトランジスタ素子が形成される部分のウエル領域とは分離して形成してもよい。 In FIG. 1, 1 is a P-type semiconductor substrate (N-type semiconductor substrate (N )) such as single crystal silicon, 2 is a P-type well region formed on the surface of the semiconductor substrate 1, and 3 is a semiconductor substrate. 1 is a field oxide film (so-called LOCOS) for element isolation formed on the surface of 1. The well region 2 is not particularly limited, but is formed as a common well region of a pixel region in which pixels are arranged in a matrix such as 768 × 1024. Transistors constituting peripheral circuits such as a data line driving circuit 21, a gate line driving circuit 22, an input circuit 23, and a timing control circuit 24 as shown in FIG. 5 showing a plan view of the entire liquid crystal panel substrate. It may be formed separately from the well region where the element is formed.

高周波クロックにより動作する周辺回路の素子の形成されるウェル領域にて発生したキャリアが、画素領域のウエル領域に流れ込んで画素のトランジスタが誤動作する現象は、ウェルの分離により防ぐことができる。さらに、外部からの静電気ノイズが入力回路23からウェル領域に入り込み、このノイズが画素領域のウェルに入り込んで画素のトランジスタを誤動作させるような影響も、ウエルの分離により防ぐことができる。   A phenomenon in which carriers generated in a well region where an element of a peripheral circuit operated by a high-frequency clock flows into the well region of the pixel region and the pixel transistor malfunctions can be prevented by well separation. Further, the separation of wells can also prevent the influence of external static noise entering the well region from the input circuit 23 and the noise entering the well of the pixel region and causing the pixel transistor to malfunction.

また、上記フィールド酸化膜3は選択熱酸化によって5000〜7000オングストロームのような厚さに形成される。上記フィールド酸化膜3には一画素ごとに2つの開口部が形成され、一方の開口部の内側中央にゲート酸化膜(絶縁膜)4bを介してポリシリコンあるいはメタルシリサイド等からなるゲート電極4aが形成され、このゲート電極4aの両側の基板表面には高不純物濃度のN型不純物導入層(以下、ドーピング層という)からなるソース、ドレイン領域5a,5bが形成され、スイッチング素子としての電界効果型トランジスタ(MOSFET)が構成されている。ゲート電極4aは走査線方向(画素行方向)に延在されて、ゲート線4を構成する。   The field oxide film 3 is formed to a thickness of 5000 to 7000 angstroms by selective thermal oxidation. In the field oxide film 3, two openings are formed for each pixel, and a gate electrode 4a made of polysilicon, metal silicide, or the like is formed at the inner center of one of the openings via a gate oxide film (insulating film) 4b. Source and drain regions 5a and 5b made of high impurity concentration N-type impurity introduction layers (hereinafter referred to as doping layers) are formed on the surface of the substrate on both sides of the gate electrode 4a. A transistor (MOSFET) is configured. The gate electrode 4 a extends in the scanning line direction (pixel row direction) to form the gate line 4.

また、上記フィールド酸化膜3に形成された他方の開口部の内側の基板表面にはP型ドーピング領域8が形成されているとともに、このP型ドーピング領域8の表面には絶縁膜9bを介してポリシリコンあるいはメタルシリサイド等からなる電極9aが形成され、この電極9aと上記P型ドーピング領域8との間に絶縁膜容量が構成されている。上記電極9aは前記MOSFETのゲート電極4aとなるポリシリコンあるいはメタルシリサイド層と同一工程にて、また電極9aの下の絶縁膜9bはゲート絶縁膜4bとなる絶縁膜と同一工程にてそれぞれ形成することができる。   A P-type doping region 8 is formed on the surface of the substrate inside the other opening formed in the field oxide film 3, and the surface of the P-type doping region 8 is interposed via an insulating film 9b. An electrode 9 a made of polysilicon or metal silicide is formed, and an insulating film capacitance is formed between the electrode 9 a and the P-type doping region 8. The electrode 9a is formed in the same process as the polysilicon or metal silicide layer used as the gate electrode 4a of the MOSFET, and the insulating film 9b under the electrode 9a is formed in the same process as the insulating film used as the gate insulating film 4b. be able to.

上記絶縁膜4b,9bは熱酸化によって上記開口部の内側半導体基板表面に400〜800オングストロームのような厚さに形成される。上記電極4a,9aは、ポリシリコン層を1000〜2000オングストロームのような厚さに形成しその上にMoあるいはWのような高融点金属のシリサイド層を1000〜3000オングストロームのような厚さに形成した構造とされている。ソース、ドレイン領域5a,5bは、上記ゲート電4aをマスクとしてその両側の基板表面にN型不純物をイオン打ち込みで注入することで自己整合的に形成される。なお、ゲート電極4aの直下のウェル領域はMOSFETのチャネル領域5cとなる。   The insulating films 4b and 9b are formed on the inner semiconductor substrate surface of the opening to a thickness of 400 to 800 angstroms by thermal oxidation. In the electrodes 4a and 9a, a polysilicon layer is formed to a thickness of 1000 to 2000 angstroms, and a refractory metal silicide layer such as Mo or W is formed to a thickness of 1000 to 3000 angstroms thereon. It is made the structure. The source / drain regions 5a and 5b are formed in a self-aligned manner by implanting N-type impurities by ion implantation into the substrate surface on both sides of the gate electrode 4a as a mask. The well region immediately below the gate electrode 4a becomes a channel region 5c of the MOSFET.

また、上記P型ドーピング領域8は、例えば、専用のイオン打込みと熱処理によるドーピング処理で形成され、ゲート電極を形成する前にイオン注入法で形成するとよい。つまり、絶縁膜4b,9b形成後にウェルと同極性の不純物を注入し、ウェルの表面はウェルよりも高不純物濃度として低抵抗化して形成する。上記ウェル領域2の好ましい不純物濃度は1×1017/cm3以下で、1×1016〜5×1016/cm3程度が望ましい。ソース、ドレイン領域5a,5bの好ましい表面不純物濃度は1×1020〜3×1020/cm3、P型ドーピング領域8の好ましい表面不純物濃度は1×1018〜5×1019/cm3であるが、保持容量を構成する絶縁膜の信頼性及び耐圧の観点から1×1018〜1×1019/cm3が特に好ましい。 The P-type doping region 8 may be formed by, for example, a dedicated ion implantation and doping treatment by heat treatment, and may be formed by an ion implantation method before forming the gate electrode. That is, after forming the insulating films 4b and 9b, impurities having the same polarity as the well are implanted, and the surface of the well is formed with a higher impurity concentration and lower resistance than the well. A preferable impurity concentration of the well region 2 is 1 × 10 17 / cm 3 or less, and preferably about 1 × 10 16 to 5 × 10 16 / cm 3 . The preferred surface impurity concentration of the source / drain regions 5a and 5b is 1 × 10 20 to 3 × 10 20 / cm 3 , and the preferred surface impurity concentration of the P-type doping region 8 is 1 × 10 18 to 5 × 10 19 / cm 3 . However, 1 × 10 18 to 1 × 10 19 / cm 3 is particularly preferable from the viewpoint of the reliability and breakdown voltage of the insulating film constituting the storage capacitor.

上記電極4aおよび9aからフィールド酸化膜3上にかけては第1の層間絶縁膜6が形成され、この絶縁膜6上にはアルミニウムを主体とするメタル層からなるデータ線7(図3参照)およびこのデータ線から突出するように形成されたソース電極7aおよび補助結合配線10が設けられており、ソース電極7aは絶縁膜6に形成されたコンタクトホール6aにてソース領域5aに、また補助結合配線10の一端は絶縁膜6に形成されたコンタクトホール6bにてドレイン領域5bに電気的に接続され、他端は絶縁膜6に形成されたコンタクトホール6cを介して電極9aに電気的に接続されている。   A first interlayer insulating film 6 is formed from the electrodes 4a and 9a to the field oxide film 3, and a data line 7 (see FIG. 3) made of a metal layer mainly composed of aluminum is formed on the insulating film 6. A source electrode 7 a and an auxiliary coupling wiring 10 formed so as to protrude from the data line are provided. The source electrode 7 a is formed in the source region 5 a through a contact hole 6 a formed in the insulating film 6, and the auxiliary coupling wiring 10. One end is electrically connected to the drain region 5b through a contact hole 6b formed in the insulating film 6, and the other end is electrically connected to the electrode 9a through a contact hole 6c formed in the insulating film 6. Yes.

上記絶縁膜6は、例えばHTO膜(高温CVD法により形成される酸化シリコン膜)を1000オングストローム程度堆積した上に、BPSG膜(ボロンおよびリンを含むシリケートガラス膜)を8000〜10000オングストロームのような厚さに堆積して形成される。ソース電極7a(データ線7)および補助結合配線10を構成するメタル層は、例えば下層からTi/TiN/Al/TiNの4層構造とされる。各層は、下層のTiが100〜600オングストローム、TiNが1000オングストローム程度、Alが4000〜10000オングストローム、上層のTiNが300〜600オングストロームのような厚さとされる。   As the insulating film 6, for example, an HTO film (silicon oxide film formed by a high-temperature CVD method) is deposited to about 1000 angstroms, and a BPSG film (silicate glass film containing boron and phosphorus) is 8000 to 10,000 angstroms. It is deposited to a thickness. The metal layer constituting the source electrode 7a (data line 7) and the auxiliary coupling wiring 10 has, for example, a four-layer structure of Ti / TiN / Al / TiN from the lower layer. Each layer has a thickness such that the lower Ti layer is 100 to 600 angstroms, the TiN layer is about 1000 angstroms, the Al layer is 4000 to 10000 angstroms, and the upper TiN layer is 300 to 600 angstroms.

上記ソース電極7aおよび補助結合配線10から層間絶縁膜6上にかけては第2の層間絶縁膜11が形成され、この第2層間絶縁膜11上にはアルミニウムを主体とする二層目のメタル層12からなる遮光層(遮光層)が形成されている。この遮光層を構成する二層目のメタル層12は、後述するように画素領域の周囲に形成される駆動回路等の周辺回路において素子間の接続用配線を構成する金属層としても形成されるものである。従って、この遮光層12のみを形成するために工程を追加する必要がなく、プロセスが簡略化される。また、上記遮光層12は、上記補助結合配線10に対応する位置に、後述の画素電両とMOSFETを電気的に接続するための柱状の接続プラグ15を貫通させるための開口部12aが形成され、それ以外は画素領域全面を覆うように形成される。すなわち、図3に示されている平面図においては、符号12aが付されている矩形状の枠が上記開口部を表しており、この開口部12aの外側がすべて遮光層12となっている。これによって、図1の上方(液晶層側)から入射する光をほぼ完全に遮断して画素のスイッチング用MOSFETのチャネル領域およびウェル領域に光が入り込んで光リーク電流が流れるのを防止することができる。   A second interlayer insulating film 11 is formed on the interlayer insulating film 6 from the source electrode 7a and the auxiliary coupling wiring 10, and a second metal layer 12 mainly composed of aluminum is formed on the second interlayer insulating film 11. A light shielding layer (light shielding layer) is formed. The second metal layer 12 constituting the light shielding layer is also formed as a metal layer constituting connection wiring between elements in a peripheral circuit such as a drive circuit formed around the pixel region as described later. Is. Therefore, it is not necessary to add a process to form only the light shielding layer 12, and the process is simplified. Further, the light shielding layer 12 is formed with an opening 12a through which a columnar connection plug 15 for electrically connecting a pixel electrode and a MOSFET, which will be described later, penetrates at a position corresponding to the auxiliary coupling wiring 10. The others are formed so as to cover the entire pixel region. That is, in the plan view shown in FIG. 3, a rectangular frame denoted by reference numeral 12 a represents the opening, and the outside of the opening 12 a is the light shielding layer 12. Thereby, light incident from above (the liquid crystal layer side) in FIG. 1 is almost completely blocked to prevent light leaking from flowing into the channel region and well region of the switching MOSFET of the pixel. it can.

上記第2層間絶縁膜11は、例えばTEOS(テトラエチルオルソシリケート)を材料としプラズマCVD法により形成される酸化シリコン膜(以下、TEOS膜と称する)を3000〜6000オングストローム程度堆積した上に、SOG膜(スピン・オン・ガラス膜)を堆積し、それをエッチバックで削ってからさらにその上に第2のTEOS膜を2000〜5000オングストローム程度の厚さに堆積して形成される。遮光層を構成する二層目のメタル層12は、上記一層目のメタル層7(7a)と同じものでよく、例えば下層からTi/TiN/Al/TiNの4層構造とされる。各層は、最下層のTiが100〜600オングストローム、その上のTiNが1000オングストローム程度、Alが4000〜10000オングストローム、最上層のTiNが300〜600オングストロームのような厚さとされる。   The second interlayer insulating film 11 is formed, for example, by depositing a silicon oxide film (hereinafter referred to as a TEOS film) formed by a plasma CVD method using TEOS (tetraethyl orthosilicate) as a material to a thickness of about 3000 to 6000 angstroms. (Spin-on-glass film) is deposited, etched by etchback, and then a second TEOS film is deposited thereon to a thickness of about 2000 to 5000 angstroms. The second metal layer 12 constituting the light shielding layer may be the same as the first metal layer 7 (7a), for example, a four-layer structure of Ti / TiN / Al / TiN from the lower layer. Each layer has a thickness such that the lowermost layer of Ti is 100 to 600 angstroms, the upper TiN layer is about 1000 angstroms, Al is about 4000 to 10000 angstroms, and the uppermost layer of TiN is 300 to 600 angstroms.

この実施例においては、上記遮光層12の上に第3層間絶縁膜13が形成され、この第3層間絶縁膜13の上に図3に示されているように、ほぼ一画素に対応した矩形状の反射電極となる画素電極14が形成されている。そして、上記遮光層12に設けられた開口部12aに対応してその内側に位置するように、上記第3層間絶縁膜13および第2層間絶縁膜11を貫通するコンタクトホール16が設けられており、このコンタクトホール16内に上記補助結合配線10と上記画素電極14とを電気的に接続するタングステン等の高融点金属からなる柱状の接続プラグ15が充填されている。さらに、上記画素電極14の上には、パシベーション膜17が全面的に形成されている。   In this embodiment, a third interlayer insulating film 13 is formed on the light shielding layer 12, and a rectangular shape corresponding to one pixel is formed on the third interlayer insulating film 13 as shown in FIG. A pixel electrode 14 to be a reflective electrode having a shape is formed. A contact hole 16 penetrating through the third interlayer insulating film 13 and the second interlayer insulating film 11 is provided so as to be located inside the opening 12a provided in the light shielding layer 12. The contact hole 16 is filled with a columnar connection plug 15 made of a refractory metal such as tungsten for electrically connecting the auxiliary coupling wiring 10 and the pixel electrode 14. Further, a passivation film 17 is formed on the entire surface of the pixel electrode 14.

液晶パネルを構成する際には、この反射電極側基板上にさらに配向膜を形成し、ここ基板と対向するように所定の間隙にて、対向基板を対向配置する。この対向基板の内面には、予め対向電極(共通電極)が形成されその上に配向膜が形成されている。さらに、一対の基板の周辺部をシール材により接着固定し、それにより形成された間隙に液晶を充填・封入することにより、液晶パネルが構成される。   When a liquid crystal panel is configured, an alignment film is further formed on the reflective electrode side substrate, and the counter substrate is disposed opposite to the substrate with a predetermined gap so as to face the substrate. A counter electrode (common electrode) is previously formed on the inner surface of the counter substrate, and an alignment film is formed thereon. Further, the peripheral portions of the pair of substrates are bonded and fixed with a sealing material, and liquid crystal is filled and sealed in a gap formed thereby, thereby forming a liquid crystal panel.

特に限定されないが、接続プラグ15を構成するタングステン等をCVD法により被着した後、タングステンと第3層間絶縁膜13をCMP(化学的機械研磨)法で削って平坦化してから、画素電極14を例えば低温スパッタ法によりアルミニウム層を300〜5000オングストロームのような厚さに形成し、パターニングにより一辺が15〜20μm程度の正方形のような形状として形成される。なお、上記接続プラグ15の形成方法としては、CMP法で第3層間絶縁膜13を平坦化してから、コンタクトホールを開口し、その中にタングステンを被着して形成する方法もある。上記パシベーション膜17としては、画素領域部においては500〜2000オングストロームのような厚さの酸化シリコン膜が用いらわ、基板の周辺回路部およびシール部36、スクライブ部には2000〜10000オングストロームのような厚さの窒化シリコン膜が用いられる。なお、前述のシール部とは、上記したように、液晶パネルを構成する際に一対の基板を接着固定するためのシール材の形成領域を示す。また、前述のスクライブ部とは、本発明の反射側液晶パネル用基板が半導体ウエハーに多数個形成され、それをスクライブラインに沿って書く半導体チップにダイシングして分離する際のスクライブ領域に沿った部分(すなわち液晶パネル用基板の端部)となる部分である。   Although not particularly limited, after tungsten or the like constituting the connection plug 15 is deposited by a CVD method, the tungsten and the third interlayer insulating film 13 are shaved and planarized by a CMP (chemical mechanical polishing) method, and then the pixel electrode 14 is formed. For example, an aluminum layer is formed to a thickness of 300 to 5000 angstroms by, for example, a low-temperature sputtering method, and is formed into a square shape having a side of about 15 to 20 μm by patterning. As a method for forming the connection plug 15, there is a method in which the third interlayer insulating film 13 is flattened by the CMP method, a contact hole is opened, and tungsten is deposited therein. As the passivation film 17, a silicon oxide film having a thickness of 500 to 2000 angstroms is used in the pixel region, and the peripheral circuit part of the substrate and the seal part 36 and the scribe part are 2000 to 10,000 angstroms. A silicon nitride film having a proper thickness is used. Note that, as described above, the above-described seal portion indicates a formation region of a seal material for bonding and fixing a pair of substrates when a liquid crystal panel is configured. In addition, the above-mentioned scribe portion is formed along the scribe region when the reflection side liquid crystal panel substrate of the present invention is formed on a semiconductor wafer and diced into semiconductor chips to be written along the scribe line. This is a portion to be a portion (that is, an end portion of the liquid crystal panel substrate).

また、画素領域部を覆うパシベーション膜17として酸化シリコン膜を使用することにより、膜厚のばらつきによって反射率が大きく変化したり、光の波長によって反射率が大きく変動する現象を抑えることができる。   In addition, by using a silicon oxide film as the passivation film 17 that covers the pixel region portion, it is possible to suppress a phenomenon in which the reflectance changes greatly due to variations in film thickness or the reflectance varies greatly depending on the wavelength of light.

一方、基板の周辺領域、特に液晶が封入された領域よりも外側(シール部材よりも外側)の領域を覆うパシベーション膜17は、基板の耐水性等の観点において酸化シリコン膜に比べて保護膜として優れた窒化シリコン膜を使用し、この窒化シリコン膜の単層構造とするか、あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜とすることにより信頼性を更に向上させることができる。すなわち、外気に触れる基板周辺領域、特にスクライブ部においては、そこから水分等が入り込みやすくなるが、その部分を窒化シリコン膜の保護膜で覆うので信頼性、耐久性を向上することができる。   On the other hand, the passivation film 17 covering the peripheral area of the substrate, particularly the area outside the area where the liquid crystal is sealed (outside the seal member) is used as a protective film compared to the silicon oxide film in terms of the water resistance of the substrate. Reliability is further improved by using an excellent silicon nitride film and making it a single layer structure of this silicon nitride film or a protective film having a two-layer structure in which a silicon nitride film is formed on a silicon oxide film. be able to. That is, in the substrate peripheral area that is exposed to the outside air, particularly in the scribe portion, moisture and the like easily enter from there, but the portion is covered with the protective film of the silicon nitride film, so that the reliability and durability can be improved.

反射電極上に形成するパシベーション膜としては、500〜2000オングストロームの範囲の膜厚を得れば、画素電極による反射率の波長依存性の少ない反射側液晶パネルを構成することができる。なお、パシベーション膜17上には、液晶パネルを構成する際に、ポリイミドからなる配向膜が全面に形成され、ラビング処理される。   As a passivation film formed on the reflective electrode, if a film thickness in the range of 500 to 2000 angstroms is obtained, a reflection-side liquid crystal panel with little wavelength dependency of reflectance by the pixel electrode can be configured. An alignment film made of polyimide is formed on the entire surface of the passivation film 17 and rubbed when a liquid crystal panel is formed.

図3は図1に示されている反射側の液晶パネル基板の平面レイアウト図である。同図に示されているように、この実施例では、データ線7とゲート線4とが互いに交差するように形成される。ゲート線4がゲート電極4aを兼ねるように構成されるので、図3のハッチングHで示す箇所のゲート線4部分がゲート電極4aとなり、その下の基板表面には画素スイッチング用MOSFETのチャネル領域5cが設けられる。上記チャネル領域5cの両側(図3では上下)の基板表面には、ソース、ドレイン領域5a、5bが形成されている。また、データ線に接続されるソース電極7aは、図3の縦方向に沿って延設されたデータ線7から突出するように形成されて、コンタクトホールを介してMOSFETのソース領域5aに接続されでいる。   FIG. 3 is a plan layout diagram of the liquid crystal panel substrate on the reflection side shown in FIG. As shown in the figure, in this embodiment, the data line 7 and the gate line 4 are formed so as to cross each other. Since the gate line 4 is configured to also serve as the gate electrode 4a, the gate line 4 portion indicated by hatching H in FIG. 3 becomes the gate electrode 4a, and a channel region 5c of the pixel switching MOSFET is formed on the substrate surface below the gate line 4a. Is provided. Source and drain regions 5a and 5b are formed on the substrate surface on both sides (upper and lower in FIG. 3) of the channel region 5c. The source electrode 7a connected to the data line is formed so as to protrude from the data line 7 extending along the vertical direction of FIG. 3, and is connected to the source region 5a of the MOSFET through the contact hole. It is out.

また、保持容量の一方の端子を構成するP型ドーピング領域8はゲート線4と平行な方向(画素行方向)に隣接する画素のP型ドーピング領域と連続するように形成されている。そして、画素領域の外側に配設された電源ライン70にコンタクトホール71にて接続され、0V(接地電位)のような所定の電圧Vssが印加されるように構成されている。この所定の電圧Vssは、対向基板に配置される共通電極の電位あるいはその近傍の電位、またはデータ線に供給される画像信号の振幅の中心電位あるいはその近傍の電位、または共通電極電位とが層信号電位の振幅中心電位の中間電位のいずれかの電位であってもよい。   Further, the P-type doping region 8 constituting one terminal of the storage capacitor is formed to be continuous with the P-type doping region of the adjacent pixel in the direction parallel to the gate line 4 (pixel row direction). The power supply line 70 disposed outside the pixel region is connected to the contact hole 71 so that a predetermined voltage Vss such as 0 V (ground potential) is applied. This predetermined voltage Vss is composed of the potential of the common electrode arranged on the counter substrate or a potential in the vicinity thereof, the central potential of the amplitude of the image signal supplied to the data line, the potential in the vicinity thereof, or the common electrode potential. Any one of the intermediate potentials of the amplitude central potential of the signal potential may be used.

画素領域の外側においてP型ドーピング領域8を共通に電圧Vssに接続することによって、保持容量の一方の電極の電位を安定させ、画素の非選択期間(MOSFETの非導通時)に保持容量が保持する保持電位を安定化させ、1フレーム期間に画素電極に与える電位の変動を低減することができる。また、画素電極の所望しない電位の変動を防止することができる。また、MOSFETの近傍にP型ドーピング領域8を設け、Pウェルの電位も同時に固定しているため、MOSFETの基体電位を安定させバックゲート効果によるしきい値電圧の変動を防ぐことができる。   By connecting the P-type doping region 8 to the voltage Vss in common outside the pixel region, the potential of one electrode of the storage capacitor is stabilized, and the storage capacitor is held during the pixel non-selection period (when the MOSFET is non-conductive). The holding potential to be stabilized can be stabilized, and the fluctuation of the potential applied to the pixel electrode in one frame period can be reduced. In addition, an undesired potential change of the pixel electrode can be prevented. Further, since the P-type doping region 8 is provided in the vicinity of the MOSFET and the potential of the P well is also fixed at the same time, the substrate potential of the MOSFET can be stabilized and fluctuations in the threshold voltage due to the back gate effect can be prevented.

図示しないが、上記電源ライン70は、画素領域の外側に設けられる周辺回路のP型ウェル領域にウェル電位として所定の電圧Vssを供給するラインとしても使用されている。上記電源ライン70は上記データ線7と同一の一層目のメタル層によって構成されている。画素電極14は各々矩形状をなし、隣接する画素電極14とは例えば1μmのような間隔をおいて互い近接して設けられており、画素電極間のすき間から漏れる光の量を極力減らすように構成されている。   Although not shown, the power supply line 70 is also used as a line for supplying a predetermined voltage Vss as a well potential to a P-type well region of a peripheral circuit provided outside the pixel region. The power supply line 70 is formed of the same first metal layer as the data line 7. The pixel electrodes 14 each have a rectangular shape, and are adjacent to each other with an interval of, for example, 1 μm from adjacent pixel electrodes 14 so as to reduce the amount of light leaking from the gap between the pixel electrodes as much as possible. It is configured.

また、図では、画素電極の形状の中心とコンタクトホール16の中心とがずれているが、両者の中心をほぼ一致させる又は重ねる方が、隣接する画素電極の隙間から入った光がコンタクトホールに到達するまでの距離が画素電極端部からほぼ均一になり、光漏れの量を減らす上では好ましい。この理由は、コンタクトホール16の周囲は遮光機能を有する二層目のメタル層12が12aにて開口されているため、画素電極14の端部付近に開口12aがあると、画素電極の間隙から入射した光が二層目のメタル層12と画素電極14の裏面の間で乱反射して、開口12aまで至り、その開口から下の基板側に入射して光リークが発生してしまうからである。従って、画素電極の中心とコンタクトホール16の中心とをほぼ一致させる又は重ねることにより、隣接する画素電極の隙間から入った光がコンタクトホールに到達するまでの距離が各画素電極端部からほぼ均一になり、基板側に光入射する恐れのあるコンタクトホールに光が届きにくくすることができるので好ましい。   In the figure, the center of the shape of the pixel electrode and the center of the contact hole 16 are shifted from each other. However, when the centers of the two are substantially matched or overlapped, light entering from the gap between the adjacent pixel electrodes enters the contact hole. The distance to reach is almost uniform from the end of the pixel electrode, which is preferable in reducing the amount of light leakage. This is because the second metal layer 12 having a light shielding function is opened at 12a around the contact hole 16, so that if there is an opening 12a near the end of the pixel electrode 14, the gap between the pixel electrodes This is because the incident light is diffusely reflected between the second metal layer 12 and the back surface of the pixel electrode 14, reaches the opening 12 a, enters the lower substrate side from the opening, and light leakage occurs. . Therefore, by making the center of the pixel electrode and the center of the contact hole 16 substantially coincide or overlap, the distance until the light entering from the gap between the adjacent pixel electrodes reaches the contact hole is substantially uniform from the end of each pixel electrode. Therefore, it is preferable because light can be made difficult to reach a contact hole where light may be incident on the substrate side.

なお、上記実施例では、画素スイッチング用MOSFETをNチャネル型とし、保持容量の一方の電極となる半導体領域8をP型ドーピング層とした場合について説明したが、ウェル領域2をN型とし、画素スイッチング用MOSFETをPチャネル型とし、保持容量の一方の電極となる半導体領域をN型ドーピング層とすることも可能である。その場合、保持容量の一方の電極となるN型ドーピング層には、N型ウェル領域に印加されるのと同様に所定の電位V DDを印加するように構成するのが望ましい。なお、この所定の定電位V DDは、N型ウェル領域に電位を与えるものであるため、電源電圧の高い側の電位であることが好ましい。すなわち、画素スイッチング用MOSFETのソース・ドレインに印加される画像信号の電圧が5Vであれば、この所定の定電位V DDも5Vとすることが好ましい。   In the above embodiment, the case where the pixel switching MOSFET is an N-channel type and the semiconductor region 8 serving as one electrode of the storage capacitor is a P-type doping layer has been described. The switching MOSFET may be a P-channel type, and the semiconductor region serving as one electrode of the storage capacitor may be an N-type doping layer. In that case, it is desirable that a predetermined potential V DD is applied to the N-type doping layer serving as one electrode of the storage capacitor in the same manner as applied to the N-type well region. Note that the predetermined constant potential V DD is for applying a potential to the N-type well region, and is preferably a potential on the higher power supply voltage side. That is, if the voltage of the image signal applied to the source / drain of the pixel switching MOSFET is 5V, the predetermined constant potential V DD is preferably 5V.

さらに、画素スイッチング用のMOSFETのゲート電極4aには、15Vのような大きな電圧が印加されるのに対し、周辺回路のシフトレジスタ等のロジック回路などは5Vのような小さな電圧で駆動される(周辺回路の一部、例えばゲート線に走査信号を供給する回路等は15Vで駆動される)ため、5Vで動作する周辺回路を構成するFETのゲート絶縁膜を、画素スイッチング用FETのゲート絶縁膜よりも薄く形成して(ゲート絶縁膜の製造工程を別工程とする、または周辺回路のFETのゲート絶縁膜表面をエッチングする等により形成して)、周辺回路のFETの応答特姓を向上させ周辺回路(特に、高速な走査が求められるデータ線側駆動回路のシフトレジスタ)の動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するFETのゲート絶縁膜の厚みを画素スイッチング用FETのゲート絶縁膜の厚みの約3分の1〜5分の1(例えば80〜200オングストローム)にすることができる。   Further, a large voltage such as 15V is applied to the gate electrode 4a of the pixel switching MOSFET, whereas a logic circuit such as a shift register in the peripheral circuit is driven with a small voltage such as 5V ( A part of the peripheral circuit, for example, a circuit for supplying a scanning signal to the gate line is driven by 15V), so that the gate insulating film of the FET constituting the peripheral circuit operating at 5V is used as the gate insulating film of the pixel switching FET. It is made thinner (by making the gate insulating film manufacturing process a separate process, or by etching the gate insulating film surface of the peripheral circuit FET, etc.) to improve the response characteristics of the peripheral circuit FET. A technique for increasing the operation speed of peripheral circuits (particularly, a shift register of a data line side driving circuit that requires high-speed scanning) can be considered. When such a technique is applied, the thickness of the gate insulating film of the FET constituting the peripheral circuit is set to about 1/3 to 1/5 of the thickness of the gate insulating film of the pixel switching FET due to the breakdown voltage of the gate insulating film. (For example, 80 to 200 angstroms).

ところで、第1の実施例における駆動波形は図7に示すようになる。図中、VGは画素スイッチング用MOSFETのゲート電極に印加される走査信号であり、期間t H1は画素のMOSFETを導通させる選択期間(走査期間)であって、その以外の期間は画素のMOSFETを非導通とする非選択期間である。また、Vdはデータ線に印加される画像信号の最大振幅、Vcは画像信号の中心電位、LC−COMは反射電極側基板と対向する対向基板に形成された対向(共通)電極に印加される共通電位である。   Incidentally, the driving waveform in the first embodiment is as shown in FIG. In the figure, VG is a scanning signal applied to the gate electrode of the pixel switching MOSFET, and a period t H1 is a selection period (scanning period) in which the MOSFET of the pixel is made conductive. This is a non-selection period for non-conduction. Vd is the maximum amplitude of the image signal applied to the data line, Vc is the center potential of the image signal, and LC-COM is applied to the counter (common) electrode formed on the counter substrate facing the reflective electrode side substrate. Common potential.

保持容量の電極間に印加される電圧は、図7に示すようなデータ線に印加される画像信号電圧VdとP型半導体領域8にかかる0Vのような所定の電圧Vssの差で決定される。しかし、本来保持容量に印加されるべき電位差は画像信号電圧Vdと画像信号の中心電位Vcとの差の約5V(図6の液晶パネルの対向基板35に設けられる対向(共通)電極33に印加される共通電位LC−COMはVcよりΔVだけシフトされているが、実際に画素電極に印加される電圧もΔVシフトしたVd−ΔVとなる)で十分である。そこで、第1の実施例においては、保持容量の一方の端子を構成するドーピング領域8をウェルと逆極性(P型ウェルの場合はN型)にし、画素領域の周辺部でVcもしくはLC−COM近傍の電位に接続し、ウェル電位(例えばP型ウェルはVss)とは異なる電位にすることも可能である。これにより保持容量の一方の電極9aを構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜9bを、画素スイッチング用FETのゲート絶縁膜でなく周辺回路を構成するFETのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を3分の1〜5分の1にすることかでき、これによって容量値を3〜5倍にすることもできる。   The voltage applied between the electrodes of the storage capacitor is determined by the difference between the image signal voltage Vd applied to the data line as shown in FIG. 7 and a predetermined voltage Vss such as 0 V applied to the P-type semiconductor region 8. . However, the potential difference that should be originally applied to the storage capacitor is about 5 V, which is the difference between the image signal voltage Vd and the center potential Vc of the image signal (applied to the counter (common) electrode 33 provided on the counter substrate 35 of the liquid crystal panel in FIG. 6). The common potential LC-COM is shifted by ΔV from Vc, but the voltage actually applied to the pixel electrode is also Vd−ΔV shifted by ΔV). Therefore, in the first embodiment, the doping region 8 constituting one terminal of the storage capacitor has a polarity opposite to that of the well (N-type in the case of a P-type well), and Vc or LC-COM is formed around the pixel region. It is also possible to connect to a nearby potential and set the potential different from the well potential (for example, Vss for a P-type well). Thus, the insulating film 9b immediately below the polysilicon or metal silicide layer constituting one electrode 9a of the storage capacitor is formed simultaneously with the gate insulating film of the FET constituting the peripheral circuit, not the gate insulating film of the pixel switching FET. Thus, the insulating film thickness of the storage capacitor can be reduced to 1/3 to 1/5 as compared with the above embodiment, and the capacitance value can be increased 3 to 5 times.

図1(b)は本発明の一実施例の画素領域の周辺部の断面(図3 II-II)を示す。画素領域の走査方向(画素行方向)に伸びたドーピング領域8を所定の電位(Vss)に接続する構成を示している。80は周辺回路のMOSFETのソース・ドレイン領域と同一工程で形成したP型コンタクト領域であり、ゲート電極形成前に形成したドーピング領域8に対して、ゲート電両形成後に同極性の不純物をイオン注入して形成される。コンタクト領域80は、コンタクトホール71を介して配線70に接続され、定電圧Vssが印加される。なお、このコンタクト領域80上も三層目のメタル層からなる遮光層14’によって遮光される。すなわち、画素領域の全周を囲む周辺領域には、画素領域の最外端の画素の画素電極14と分離された遮光層14’が形成される。この遮光層14’は画素電極14と同一層である。最外端の画素電極14と周辺領域の遮光層14’との間隙から入り込む光を遮光するために、一層目のメタル層12’が最外端の画素領域の遮光層12から延在されて配置される。   FIG. 1B shows a cross section (FIG. 3 II-II) of the periphery of the pixel region of one embodiment of the present invention. A configuration is shown in which a doping region 8 extending in the scanning direction (pixel row direction) of the pixel region is connected to a predetermined potential (Vss). Reference numeral 80 denotes a P-type contact region formed in the same process as the source / drain region of the MOSFET of the peripheral circuit. Impurities having the same polarity are ion-implanted into the doped region 8 formed before the gate electrode is formed after the gate electrode is formed. Formed. The contact region 80 is connected to the wiring 70 through the contact hole 71 and is applied with a constant voltage Vss. The contact region 80 is also shielded from light by a light shielding layer 14 'made of a third metal layer. That is, a light shielding layer 14 ′ separated from the pixel electrode 14 of the outermost pixel of the pixel region is formed in the peripheral region surrounding the entire periphery of the pixel region. This light shielding layer 14 ′ is the same layer as the pixel electrode 14. In order to block light entering from the gap between the outermost pixel electrode 14 and the light shielding layer 14 'in the peripheral region, a first metal layer 12' extends from the light shielding layer 12 in the outermost pixel region. Be placed.

図2は、画素領域の外側に駆動回路等の周辺回路を構成するCMOS回路素子の実施例の断面図を示す。なお、図2において、図1と同一符号が付されている箇所は、同一工程で形成されるメタル層、絶縁膜および半導体領域を示す。   FIG. 2 shows a cross-sectional view of an embodiment of a CMOS circuit element constituting a peripheral circuit such as a drive circuit outside the pixel region. In FIG. 2, portions denoted by the same reference numerals as those in FIG. 1 indicate metal layers, insulating films, and semiconductor regions formed in the same process.

図2において、4a,4a’は周辺回路(CMOS回路)を構成するNチャネルMOSFET,PチャネルMOSFETのゲート電極、5a(5b),5a’(5b’)はそのソース(ドレイン)領域となるN型ドーピング領域,P型ドーピング領域、5c,5c’はそれぞれチャネル領域である。図1の保持容量の一方の電極を構成するP型ドーピング領域8に対して定電位を供給するコンタクト領域80は、上記PチャネルMOSFETのソース(ドレイン)領域となるP型ドーピング領域5a’(5b’)と同一工程で形成される。27a,27cは一層目のメタル層で構成され電源電圧(0V,5V又は15V)に接続されたソース、27bは一層目のメタル層で構成されたドレイン電極である。32aは二層目のメタル層からなる配線層であり、周辺回路を構成する素子間を接続する配線として使用される。32bも二層目のメタル層からなる電源配線層であるが、遮光層としても機能している。遮光層32bは、VcやLC−COMあるいは電源電圧0V等の一定電位のいずれに接続されてもよく、あるいは電源配線等から電気的に分離されて不定の電位であってもよい。14’は三層目のメタル層であり、周辺回路部ではこの三層目のメタル層が遮光層として用いられており、周辺回路を構成する半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止する。つまり、周辺回路でも二層目と三層目のメタル層によって遮光がなされる。   In FIG. 2, 4a and 4a 'are N-channel MOSFETs constituting a peripheral circuit (CMOS circuit), gate electrodes of P-channel MOSFETs, and 5a (5b) and 5a' (5b ') are N (source) drain regions. The type doping region, the P type doping region, 5c and 5c ′ are channel regions, respectively. A contact region 80 for supplying a constant potential to the P-type doping region 8 constituting one electrode of the storage capacitor of FIG. 1 is a P-type doping region 5a ′ (5b) that becomes a source (drain) region of the P-channel MOSFET. ') And the same process. Reference numerals 27a and 27c denote sources connected to a power supply voltage (0V, 5V, or 15V) formed of the first metal layer, and 27b denotes a drain electrode formed of the first metal layer. Reference numeral 32a denotes a wiring layer made of a second metal layer, and is used as a wiring for connecting elements constituting the peripheral circuit. 32b is also a power supply wiring layer made of the second metal layer, but also functions as a light shielding layer. The light shielding layer 32b may be connected to any constant potential such as Vc, LC-COM, or a power supply voltage of 0 V, or may be an indefinite potential that is electrically separated from the power supply wiring or the like. 14 ′ is a third metal layer, and in the peripheral circuit portion, this third metal layer is used as a light shielding layer, and light passes through a semiconductor region constituting the peripheral circuit to generate carriers, Prevents the potential in the semiconductor region from becoming unstable. That is, the peripheral circuit is also shielded by the second and third metal layers.

前述したように、周辺回路部のパシベーション膜17は、画素領域のパシベーション膜を構成する酸化シリコン膜よりも保護膜として優れた窒化シリコン膜あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜としてもよい。また、特に制限されないが、この実施例の周辺回路を構成するMOSFETのソース・ドレイン領域は自己整合技術で形成しても良い。さらに、いずれのMOSFETのソース・ドレイン領域もLDD(ライトリー・ドープト・ドレイン)構造あるいはDDD(ダブル・ドープト・ドレイン)構造とするようにしても良い。なお、画素スイッチング用FETは大きな電圧で駆動されること、光リーク電流を防止しなければならないことを考慮して、オフセット(ゲート電極とソース・ドレイン領域間に距離を持たせた構造)とするとよい。   As described above, the passivation film 17 in the peripheral circuit portion is a two-layer structure in which a silicon nitride film is formed on a silicon nitride film or a silicon oxide film that is superior to the silicon oxide film constituting the passivation film in the pixel region as a protective film. A protective film having a structure may be used. Although not particularly limited, the source / drain regions of the MOSFET constituting the peripheral circuit of this embodiment may be formed by a self-alignment technique. Furthermore, the source / drain regions of any MOSFET may have an LDD (lightly doped drain) structure or a DDD (double doped drain) structure. In consideration of the fact that the pixel switching FET is driven with a large voltage and that it is necessary to prevent light leakage current, it is assumed that the offset (structure having a distance between the gate electrode and the source / drain region) is used. Good.

図4(a),(b),(c)は、それぞれ本発明に係る液晶パネル用反射電極側基板の他の実施例を示す。図4(a)〜(c)において、図1、図2と同一符号が付されている筒所は、同一工程で形成される層および半導体領域を示す。   4 (a), 4 (b), and 4 (c) show other embodiments of the reflective electrode side substrate for a liquid crystal panel according to the present invention. 4A to 4C, cylinders denoted by the same reference numerals as those in FIGS. 1 and 2 indicate layers and semiconductor regions formed in the same process.

図4(a)に示されている実施例は、図1の実施例において画素電極14の裏面に例えば窒化チタン、すなわちチタンナイトライト(TiN)からなる反射防止膜18を設けたものである。このような反射防止膜18が設けられていると、図1の第1の実施例に比べて更に遮光効果が高くなる。すなわち、第1の実施例では、遮光層12が設けられているが、この遮光層12がアルミニウムのような比較的反射率の高いメタル層で構成されているため、図4(a)の符号Aで示すように斜め方向から画素電極14と14との隙間から進入した光が遮光層12の表面で反射してさらに画素電極の裏面で反射し、このような反射を繰り返すことで上記接続プラグ15が形成されている箇所に設けた開口部12aからMOSFETの側に光が漏れて基板に達し光リーク電流が流れるおそれがあるが、反射防止膜18が設けられていると、画素電極14の隙間から進入した光を吸収することができ、より一層光リーク電流を防止することができる。なお、チタンナイトライド(TiN)からなる反射防止膜18の好ましい厚みは500〜1000オングストロームである。上記反射防止膜18は、画素電極の裏面でなく遮光層12の表面あるいは層間絶縁膜の中間に設けるようにしても良い。   In the embodiment shown in FIG. 4A, an antireflection film 18 made of, for example, titanium nitride, that is, titanium nitride (TiN) is provided on the back surface of the pixel electrode 14 in the embodiment of FIG. When such an antireflection film 18 is provided, the light shielding effect is further enhanced as compared with the first embodiment of FIG. That is, in the first embodiment, the light shielding layer 12 is provided. Since the light shielding layer 12 is composed of a metal layer having a relatively high reflectance such as aluminum, the reference numeral in FIG. As shown by A, light that has entered through the gap between the pixel electrodes 14 and 14 from an oblique direction is reflected on the surface of the light shielding layer 12 and further reflected on the back surface of the pixel electrode. There is a possibility that light leaks from the opening 12a provided at the portion where the 15 is formed to the MOSFET side and reaches the substrate and a light leakage current flows. However, if the antireflection film 18 is provided, the pixel electrode 14 Light entering from the gap can be absorbed, and light leakage current can be further prevented. The preferred thickness of the antireflection film 18 made of titanium nitride (TiN) is 500 to 1000 angstroms. The antireflection film 18 may be provided not on the back surface of the pixel electrode but on the surface of the light shielding layer 12 or in the middle of the interlayer insulating film.

図4(b)に示されている実施例は、画素電極14の裏面に反射防止膜18を設けるようにした図4(a)の実施例において、画素電極14と14の隙間に露出する第3層間絶縁膜13の表面に、少なくとも斜面を有するV字状の溝19を互いに隣接する画素電極の間に形成しておくようにしたものである。これによって、符号Bのように基板の真上から画素電極14の隙間へ入射した光を斜め方向に反射させて画素電極裏面側の反射防止膜18で吸収し、画素電極の隙間に露出する絶縁膜の表面あるいはその下方の遮光層で反射した光がそのまま180度方向転換して出射するのを防止することができる。このような反射光が出射されると、画素電極に電圧を印加しない状態で入射光を反射して白表示を行なうように設定されるノーマリホワイトモードの液晶パネルにおいては、上記画素電極の隙間で反射して出射した光は、電圧が印加されない画素電極で反射された光と同様に見えることとなるため、表示画質を低下させるおそれがあるが、図4(b)のようなV溝19が層間絶縁膜13に形成されていると、そのような反射光をなくすことができるため、画質を向上させることができる。   In the embodiment shown in FIG. 4B, the antireflection film 18 is provided on the back surface of the pixel electrode 14, and in the embodiment shown in FIG. A V-shaped groove 19 having at least an inclined surface is formed between adjacent pixel electrodes on the surface of the three interlayer insulating film 13. As a result, as shown by reference numeral B, the light incident on the gap between the pixel electrodes 14 from directly above the substrate is reflected in an oblique direction and absorbed by the antireflection film 18 on the back side of the pixel electrode, and is exposed in the gap between the pixel electrodes. It is possible to prevent the light reflected by the surface of the film or the light shielding layer below the film from changing its direction by 180 degrees and emitting it. When such reflected light is emitted, in a normally white mode liquid crystal panel that is configured to reflect incident light and perform white display without applying a voltage to the pixel electrode, the gap between the pixel electrodes Since the light reflected and emitted from the lens looks similar to the light reflected by the pixel electrode to which no voltage is applied, the display image quality may be deteriorated, but the V-groove 19 as shown in FIG. Is formed in the interlayer insulating film 13, since such reflected light can be eliminated, the image quality can be improved.

図4(c)に示されている実施例は、画素電極14の裏面に反射防止膜18を設けるようにした図4(a)の実施例において、画素電極14と14の隙間の下方の遮光層12の表面に、V字状の溝19を各画素電極の境界に沿って形成しておくようにしたものである。これによって、上述した図4(b)の実施例と同様の効果が得られる。   In the embodiment shown in FIG. 4C, in the embodiment of FIG. 4A in which the antireflection film 18 is provided on the back surface of the pixel electrode 14, light shielding under the gap between the pixel electrodes 14 and 14 is performed. A V-shaped groove 19 is formed on the surface of the layer 12 along the boundary of each pixel electrode. As a result, the same effect as the embodiment of FIG. 4B described above can be obtained.

図4(b),(c)においては、溝19を断面V字状に形成したものを示したが、断面形状はこれに限定されるものではなく、溝の内面が少なくとも斜面を有していればその斜面にて入射光を入射方向に対して180°ずれた角度で反射することにより、その反射光を反射防止膜にて吸収することができる。溝の形状はこれ以外に例えば一方の画素電極の端部に沿って斜面を有し、これと隣接する画素電極の端部に沿って垂直面を有する溝でも良いし、ほぼV字状形状として底面に若干の平坦部を有する溝あるいは複数列の溝であっても良い。   4 (b) and 4 (c) show the groove 19 having a V-shaped cross section, the cross sectional shape is not limited to this, and the inner surface of the groove has at least an inclined surface. Then, the reflected light can be absorbed by the antireflection film by reflecting the incident light on the inclined surface at an angle shifted by 180 ° with respect to the incident direction. Other than this, for example, the groove may be a groove having a slope along the end of one pixel electrode and a vertical surface along the end of the pixel electrode adjacent thereto, or substantially V-shaped. It may be a groove having a slight flat portion on the bottom surface or a plurality of rows of grooves.

なお、以上の図4の構成において、上記反射電極14とその下の遮光層12としてのメタル層との間に、前述のTEOS膜(一部エッチングにより残存したSOG膜を含む)からなる層間絶縁膜13の他に、その下に窒化シリコン膜を形成してもよい。逆に、TEOS膜13の上に窒化シリコン膜を形成するようにしてもよい。このように窒化シリコン膜を追加した二層構造の層間絶縁膜13の構造を用いることにより水等が進入しにくくなって耐湿性が向上する。この二層構造の層間絶縁膜は、画素領域だけでなく、その周辺領域において二層目のメタル層32a,32bの上に形成されてもよく、それにより周辺領域での耐湿性を向上できる。さらに、窒化シリコン膜の屈折率は保護絶縁膜17に使われる酸化シリコン膜の屈折率1.4〜1.6より高い1.9〜2.2であるため、保護絶縁膜17に液晶側から光が入射した時、窒化シリコン膜との界面で屈折率差によって入射光が反射する。これによって層間膜へ光の入射が減少するため、半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止できる。   In the configuration of FIG. 4 described above, interlayer insulation composed of the TEOS film (including the SOG film partially remaining after etching) is formed between the reflective electrode 14 and the metal layer as the light shielding layer 12 therebelow. In addition to the film 13, a silicon nitride film may be formed thereunder. Conversely, a silicon nitride film may be formed on the TEOS film 13. By using the structure of the interlayer insulating film 13 having a two-layer structure to which a silicon nitride film is added in this way, it becomes difficult for water or the like to enter and the moisture resistance is improved. This interlayer insulating film having a two-layer structure may be formed on the second metal layers 32a and 32b not only in the pixel region but also in the peripheral region, thereby improving the moisture resistance in the peripheral region. Further, since the refractive index of the silicon nitride film is 1.9 to 2.2 higher than the refractive index 1.4 to 1.6 of the silicon oxide film used for the protective insulating film 17, the protective insulating film 17 has a refractive index from the liquid crystal side. When light is incident, the incident light is reflected by the difference in refractive index at the interface with the silicon nitride film. As a result, the incidence of light on the interlayer film is reduced, so that it is possible to prevent the light from passing through the semiconductor region to generate carriers and the potential in the semiconductor region to become unstable.

図5は上記実施例を適用した液晶パネル用基板(反射電極側基板)の全体の平面レイアウト構成を示す。   FIG. 5 shows an overall planar layout configuration of a liquid crystal panel substrate (reflection electrode side substrate) to which the above embodiment is applied.

図5に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光層25が設けられている。この遮光層は画素電極14と同一層により形成されるものである。周辺回路は、上記画素電極がマトリックス状に配置された画素領域20の周辺に設けられ、上記データ線7に画像データに応じた画像信号を供給するデータ線駆動回路21やゲート線4を順番に走査するゲート線駆動回路22、パッド領域26を介して外部から入力される画像データを取り込む入力回路23、これらの回路を制御するタイミング制御回路24等の回路であり、これらの回路は画素電極スイッチング用MOSFETと同一工程または異なる工程で形成されるMOSFETを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。   As shown in FIG. 5, in this embodiment, a light shielding layer 25 for preventing light from entering a peripheral circuit provided at the peripheral edge of the substrate is provided. This light shielding layer is formed of the same layer as the pixel electrode 14. The peripheral circuit is provided around the pixel region 20 in which the pixel electrodes are arranged in a matrix, and the data line driving circuit 21 and the gate line 4 for supplying an image signal corresponding to the image data to the data line 7 in order. A gate line driving circuit 22 for scanning, an input circuit 23 for taking in image data inputted from the outside through the pad region 26, a timing control circuit 24 for controlling these circuits, and the like. The MOSFET formed in the same process as or different from the process MOSFET is used as an active element or a switching element, and a load element such as a resistor or a capacitor is combined therewith.

この実施例においては、上記遮光層25は、図1に示されている画素電極14と同一工程で形成される三層目のメタル層で構成され、電源電圧や画像信号の中心電位あるいはLCコモン電位等の所定電位が印加されるように構成されている。遮光層25に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。また、遮光層25を電源配線に接続せずにフローティングとすることもできる。このようにすれば、遮光層25により液晶層に電位が印加されないので、周辺領域にて誤表示されることがなくなる。   In this embodiment, the light shielding layer 25 is composed of a third metal layer formed in the same process as the pixel electrode 14 shown in FIG. A predetermined potential such as a potential is applied. By applying a predetermined potential to the light shielding layer 25, reflection can be reduced as compared with the case of floating or other potential. Further, the light shielding layer 25 can be floated without being connected to the power supply wiring. In this way, since no potential is applied to the liquid crystal layer by the light shielding layer 25, erroneous display is prevented in the peripheral region.

なお、26は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。外部から信号を入力するパッド領域26は上記シール材36の外側に来るようにシール材を設ける位置が設定されている。   Reference numeral 26 denotes a pad region in which pads or terminals used for supplying a power supply voltage are formed. The position where the sealing material is provided is set so that the pad region 26 for inputting a signal from the outside comes outside the sealing material 36.

図6は上記液晶パネル基板31を適用した反射型液晶パネルの断面構成を示す。図6に示すように、上記液晶パネル基板31は、その裏面にガラスもしくはセラミック等からなる支持基板32が接着剤により接着されている。これとともに、その表面側には、LCコモン電位が印加される透明導電膜(ITO)からなる対向電極(共通電極ともいう)33を有する入射側のガラス基板35が適当な間隔をおいて配置され、周囲をシール材36で封止された間隙内に周知のTN(Twisted Nematic)型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたSH(Super Homeotropic)型液晶37などが充填されて液晶パネル30として構成されている。   FIG. 6 shows a sectional configuration of a reflective liquid crystal panel to which the liquid crystal panel substrate 31 is applied. As shown in FIG. 6, the liquid crystal panel substrate 31 has a support substrate 32 made of glass or ceramics adhered to the back surface thereof with an adhesive. At the same time, an incident-side glass substrate 35 having a counter electrode (also referred to as a common electrode) 33 made of a transparent conductive film (ITO) to which an LC common potential is applied is disposed on the surface side at an appropriate interval. A well-known TN (Twisted Nematic) type liquid crystal or an SH (Super Homeotropic) type liquid crystal 37 in which liquid crystal molecules are substantially vertically aligned in a state in which no voltage is applied is filled in a gap whose periphery is sealed with a sealing material 36. The liquid crystal panel 30 is configured.

周辺回路上の遮光層25は、液晶37を介在して対向電極33と対向されるように構成されている。そして、遮光層25にLCコモン電位を印加すれば、対向電極33にはLCコモン電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってTN型液晶であれば常に液晶分子がほぼ90°ねじれたままとなり、SH型液晶であれば常に垂直配向された状態に液晶分子が保たれる。   The light shielding layer 25 on the peripheral circuit is configured to face the counter electrode 33 with the liquid crystal 37 interposed therebetween. If the LC common potential is applied to the light shielding layer 25, the LC common potential is applied to the counter electrode 33, so that no DC voltage is applied to the liquid crystal interposed therebetween. Therefore, the liquid crystal molecules always remain twisted by about 90 ° in the case of the TN liquid crystal, and the liquid crystal molecules are always kept in the vertically aligned state in the case of the SH liquid crystal.

この実施例においては、半導体基板からなる上記液晶パネル基板31は、その裏面にガラスもしくはセラミック等からなる支持基板32が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板31に支持基板32を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。   In this embodiment, the liquid crystal panel substrate 31 made of a semiconductor substrate has a significantly increased strength because a support substrate 32 made of glass, ceramic or the like is bonded to the back surface thereof with an adhesive. As a result, when the support substrate 32 is bonded to the liquid crystal panel substrate 31 and then bonded to the counter substrate, there is an advantage that the gap of the liquid crystal layer becomes uniform over the entire panel.

(絶縁性基板を用いた液晶パネル用基板の説明)
以上の説明では半導体基板を用いた液晶パネル用基板の構成及びそれを用いた液晶パネルについて説明してきたが、以下にはガラス等の絶縁性基板を用いた反射型液晶パネル用基板の構造について説明する。
(Description of LCD panel substrate using insulating substrate)
In the above description, the configuration of a liquid crystal panel substrate using a semiconductor substrate and the liquid crystal panel using the same have been described. The structure of a reflective liquid crystal panel substrate using an insulating substrate such as glass will be described below. To do.

図10は反射型液晶パネル用基板の画素の構成を示す断面図である。同図は、図1と同様に、図3の平面レイアウト図における線I−Iに沿った断面図を示している。本実施例においては画素スイッチング用のトランジスタとしてTFTが用いられている。図10において図1、図2と同一符号が付けられている箇所は、これらの図と同一機能を有する層及び半導体領域を示す。1は石英や無アルカリ性のガラス基板であり、この絶縁基板上には単結晶又は多結晶あるいはアモルファスのシリコン膜(5a,5b,5c,8の形成層)が形成されており、このシリコン膜上には熱酸化して形成した酸化シリコン膜とCVD法で堆積した酸化シリコンもしくは窒化シリコンの二層構造からなる絶縁膜4b,9bが形成される。なお、絶縁膜4bの上層の酸化シリコンもしくは窒化シリコン膜の形成前には、シリコン膜の5a,5b,8の領域にN型不純物がドーピングされて、TFTのソース領域5a、ドレイン領域5b、保持容量の電極領域8が形成される。さらに絶縁膜4b上には、TFTのゲート電極4aと保持容量の他方の電極9aとなるポリシリコンまたはメタルシリサイド等の配線層が形成される。以上のように、ゲート電極4a、ゲート絶縁膜4b、チャネル5c、ソース5a、ドレイン5bからなるTFTと、電極8,9aと絶縁膜9bからなる保持容量とが形成される。   FIG. 10 is a cross-sectional view showing a configuration of a pixel of a reflective liquid crystal panel substrate. This figure shows a cross-sectional view along line II in the plan layout diagram of FIG. In this embodiment, a TFT is used as a pixel switching transistor. In FIG. 10, portions denoted by the same reference numerals as those in FIGS. 1 and 2 indicate layers and semiconductor regions having the same functions as those in these drawings. Reference numeral 1 denotes a quartz or non-alkali glass substrate, and a monocrystalline, polycrystalline, or amorphous silicon film (formation layer of 5a, 5b, 5c, 8) is formed on the insulating substrate. Insulating films 4b and 9b having a two-layer structure of a silicon oxide film formed by thermal oxidation and silicon oxide or silicon nitride deposited by a CVD method are formed. Before forming the upper silicon oxide or silicon nitride film on the insulating film 4b, the regions 5a, 5b, and 8 of the silicon film are doped with N-type impurities, so that the source region 5a, the drain region 5b, and the holding region of the TFT are retained. A capacitive electrode region 8 is formed. Further, on the insulating film 4b, a wiring layer such as polysilicon or metal silicide, which becomes the gate electrode 4a of the TFT and the other electrode 9a of the storage capacitor, is formed. As described above, the TFT including the gate electrode 4a, the gate insulating film 4b, the channel 5c, the source 5a, and the drain 5b, and the storage capacitor including the electrodes 8, 9a and the insulating film 9b are formed.

また、配線層4a,9a上には窒化シリコンまたは酸化シリコンにより形成される第1層間絶縁膜6が形成さわ、この絶縁膜6に形成されたコンタクトホールを介してソース領域5aに接続されるソース電極7aが、アルミニウム層からなる第1メタル層により形成される。第1メタル層の上には層間絶縁膜11と遮光層12が図1と同様に形成される。遮光層12の上にはさらに酸化シリコン膜あるいは窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の二層構造により形成される第2層間絶縁膜13が形成される。この第2層間絶縁膜13は、CMP法により平坦化され、その上にアルミニウムからなる反射電極となる画素電極が各画素毎に形成される。なお、シリコン膜の電極領域8と画素電極14はコンタクトホール16を介して電気的に接続される。この接続は、図1と同様、タングステン等の高融点金属からなる接続プラグ15を埋め込み形成して行なわれる。なお、遮光層12は図1(b)の断面図に該当する個所にも形成され、画素電極14とその周辺領域を遮光する遮光層14’の同一層の下に、両者の間隙から入り込む光を遮光する遮光層12’が二層目のメタル層として配置される。   A first interlayer insulating film 6 made of silicon nitride or silicon oxide is formed on the wiring layers 4a and 9a, and a source connected to the source region 5a through a contact hole formed in the insulating film 6 is formed. The electrode 7a is formed of a first metal layer made of an aluminum layer. An interlayer insulating film 11 and a light shielding layer 12 are formed on the first metal layer as in FIG. A second interlayer insulating film 13 formed of a silicon oxide film or a silicon nitride film or a two-layer structure of a silicon oxide film and a silicon nitride film is further formed on the light shielding layer 12. The second interlayer insulating film 13 is planarized by a CMP method, and a pixel electrode serving as a reflective electrode made of aluminum is formed on each pixel. The electrode region 8 of the silicon film and the pixel electrode 14 are electrically connected through the contact hole 16. This connection is made by embedding and forming a connection plug 15 made of a refractory metal such as tungsten, as in FIG. The light shielding layer 12 is also formed at a portion corresponding to the cross-sectional view of FIG. 1B, and light entering from the gap between the pixel electrode 14 and the light shielding layer 14 ′ that shields the surrounding area from the same layer. A light shielding layer 12 ′ that shields light is disposed as a second metal layer.

以上のように、絶縁基板上に形成されたTFT及び保持容量の上方に反射電極が形成されるので、画素電極領域が広くなり、また保持容量も図3の平面レイアウト図と同様に反射電極下に広い面積で形成できるので、高精細(画素が小さい)パネルであっても、高い開口率(反射率)を得ることができるだけでなく、各画素での印加電圧の保持が十分に可能となって駆動が安定化する。   As described above, since the reflective electrode is formed above the TFT and the storage capacitor formed on the insulating substrate, the pixel electrode area is widened, and the storage capacitor is located under the reflective electrode as in the plan layout diagram of FIG. Therefore, even in a high-definition (small pixel) panel, not only a high aperture ratio (reflectance) can be obtained, but also the applied voltage can be sufficiently held in each pixel. Drive stabilizes.

また、これまでの実施例と同様に、反射電極14上には、酸化シリコン膜からなるパシベーション膜17が形成される。なお、液晶パネル用基板の全体構成及び液晶パネルの構成は、図5及び図6と同様である。従って、駆動回路等の周辺回路もTFTをトランジスタ素子として構成される。周辺回路部を含む周辺領域においては、図2と同様に、二層目のメタル層32a,32bがCMOS型TFTの上方に素子間の接続配線や、それを延在/分離した遮光層として配線されている。   As in the previous embodiments, a passivation film 17 made of a silicon oxide film is formed on the reflective electrode 14. The overall configuration of the liquid crystal panel substrate and the configuration of the liquid crystal panel are the same as those shown in FIGS. Accordingly, peripheral circuits such as a drive circuit are also configured with TFTs as transistor elements. In the peripheral region including the peripheral circuit portion, as in FIG. 2, the second metal layers 32a and 32b serve as connection wirings between the elements above the CMOS TFTs and as light shielding layers that extend / separate them. Has been.

なお、基板の下方からの光入射も想定されるのであれば、シリコン膜5a,5b,8の下にさらに遮光層を配置してもよい。また、図ではゲート電極がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなつシリコン膜を配置するボトムゲートタイプにしてもよい。さらに、周辺回路領域は、窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の二層構造とすることにより、耐湿性を向上することができる。   If light incidence from below the substrate is assumed, a light shielding layer may be further disposed under the silicon films 5a, 5b, and 8. In the figure, the gate electrode is a top gate type in which the gate electrode is located above the channel. However, the gate electrode is formed first, and the bottom gate type in which the silicon film serving as the channel is disposed on the gate insulating film. Good. Furthermore, moisture resistance can be improved by forming the peripheral circuit region into a silicon nitride film or a two-layer structure of a silicon oxide film and a silicon nitride film.

(本発明の反射型液晶パネルを用いた電子機器の説明)
図8は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ(投写型表示装置)の要部を平面的に見た概略構成図である。この図8は、光学要素130の中心を通って配置した光源部110、インテグレータレンズ120、偏光変換素子130から概略構成される偏光照明装置100、偏光照明装置100から出射されたS偏光束をS偏光束反射面201により反射させる偏光ビームスプリッタ200、偏光ビームスプリッタ200のS偏光反射面201から反射された光のうち、青色光(B)の成分を分離するダイクロイックミラー412、分離された青色光(B)を青色光を変調する反射型液晶ライトバルブ300B、青色光が分離された後の光束のうち赤色光(R)の成分を反射させて分離するダイクロイックミラー413、分離された赤色光(R)を変調する反射型液晶ライトバルブ300R、ダイクロイックミラー413を透過する残りの緑色光(G)を変調する反射型液晶ライトバルブ300G、3つの反射型液晶ライトバルブ300R、300G、300Bにて変調された光をダイクロイックミラー412,413、偏光ビームスプリッタ200にて合成し、この合成光をスクリーン600に投写する投写レンズからなる投写光学系500から構成されている。上記3つの反射型液晶ライトバルブ300R、300G、300Bには、それぞれ前述の液晶パネルが用いられている。
(Description of an electronic apparatus using the reflective liquid crystal panel of the present invention)
FIG. 8 is an example of an electronic apparatus using the liquid crystal panel of the present invention, and is a schematic configuration in plan view of the main part of a projector (projection display device) using the reflective liquid crystal panel of the present invention as a light valve. FIG. FIG. 8 shows a polarization illumination device 100 schematically constituted by a light source unit 110, an integrator lens 120, and a polarization conversion element 130 arranged through the center of the optical element 130, and an S polarization bundle emitted from the polarization illumination device 100 as S. Of the light reflected from the S-polarized light reflecting surface 201 of the polarizing beam splitter 200 and the polarizing beam splitter 200 that is reflected by the polarizing beam reflecting surface 201, the dichroic mirror 412 that separates the blue light (B) component, and the separated blue light. (B) is a reflective liquid crystal light valve 300B that modulates blue light, a dichroic mirror 413 that reflects and separates red light (R) component from the luminous flux after blue light is separated, and separated red light ( The remaining green light (G) that passes through the reflective liquid crystal light valve 300R that modulates R) and the dichroic mirror 413 The light modulated by the reflective liquid crystal light valve 300G to be modulated and the three reflective liquid crystal light valves 300R, 300G, and 300B are combined by the dichroic mirrors 412 and 413 and the polarization beam splitter 200, and the combined light is combined with the screen 600. The projection optical system 500 includes a projection lens for projection. The liquid crystal panels described above are used for the three reflective liquid crystal light valves 300R, 300G, and 300B, respectively.

光源部110から出射されたランダムな偏光束は、インテグレータレンズ120により複数の中間光束に分割された後、第2のインテグレータレンズを光入射側に有する偏光変換素子130により偏光方向がほぼ揃った一種類の偏光束(S偏光束)に変換されてから偏光ビームスプリッタ200に至るようになっている。偏光変換素子130から出射されたS偏光束は、偏光ビームスプリッタ200のS偏光束反射面201によって反射され、反射された光束のうち、青色光(B)の光束がダイクロイックミラー412の青色光反射層にて反射され、反射型液晶ライトバルブ300Bによって変調される。また、ダイクロイックミラー412の青色光反射層を透過した光束のうち、赤色光(R)の光束はダイクロイックミラー413の赤色光反射層にて反射され、反射型液晶ライトバルブ300Rによって変調される。   The random polarization bundle emitted from the light source unit 110 is divided into a plurality of intermediate light beams by the integrator lens 120, and then the polarization direction is substantially aligned by the polarization conversion element 130 having the second integrator lens on the light incident side. After being converted into a kind of polarization bundle (S polarization bundle), the polarization beam splitter 200 is reached. The S-polarized light flux emitted from the polarization conversion element 130 is reflected by the S-polarized light flux reflecting surface 201 of the polarization beam splitter 200, and among the reflected light flux, the blue light (B) light flux is reflected by the dichroic mirror 412. Reflected by the layer and modulated by the reflective liquid crystal light valve 300B. Of the light beams transmitted through the blue light reflecting layer of the dichroic mirror 412, the red light (R) light beam is reflected by the red light reflecting layer of the dichroic mirror 413 and modulated by the reflective liquid crystal light valve 300R.

一方、ダイクロイックミラー413の赤色光反射層を透過した緑色光(G)の光束は反射型液晶ライトバルブ300Gによって変調される。このようにして、それぞれの反射型液晶ライトバルブ300R、300、300Bによって変調反射型液晶ライトバルブ300R、300G、300Bとなる反射型液晶パネルは、TN型液晶(液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶)またはSH型液晶(液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶)を採用している。   On the other hand, the luminous flux of green light (G) transmitted through the red light reflection layer of the dichroic mirror 413 is modulated by the reflective liquid crystal light valve 300G. In this way, the reflective liquid crystal panels that are modulated reflective liquid crystal light valves 300R, 300G, and 300B by the reflective liquid crystal light valves 300R, 300, and 300B are TN liquid crystals (the major axis of the liquid crystal molecules is applied with no voltage applied). Sometimes, a liquid crystal aligned in parallel with the panel substrate) or an SH type liquid crystal (liquid crystal in which the major axis of the liquid crystal molecules is aligned substantially perpendicular to the panel substrate when no voltage is applied) is employed.

TN型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素(OFF画素)では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ90度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素(ON画素)では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反則電極に印加された電圧に応じてTN型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。   When a TN type liquid crystal is adopted, in a pixel (OFF pixel) in which the voltage applied to the liquid crystal layer sandwiched between the reflective electrode of the pixel and the common electrode of the opposing substrate is lower than the threshold voltage of the liquid crystal The incident color light is elliptically polarized by the liquid crystal layer, reflected by the reflective electrode, and reflected through the liquid crystal layer as light in a state close to elliptically polarized light with a large amount of polarization axis component shifted by approximately 90 degrees from the polarization axis of the incident color light. -It is emitted. On the other hand, in a pixel (ON pixel) to which a voltage is applied to the liquid crystal layer, the incident color light reaches the reflection electrode, is reflected, and is reflected and emitted with the same polarization axis as that at the time of incidence. Since the alignment angle of the liquid crystal molecules of the TN liquid crystal changes according to the voltage applied to the irregular electrode, the angle of the polarization axis of the reflected light with respect to the incident light depends on the voltage applied to the reflective electrode via the pixel transistor. Variable.

また、SH型液晶を採用した場合には、液品層の印加電圧が液晶のしきい値電圧以下の画素(OFF画素)では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素(ON画素)では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ90度ずれた偏光軸成分の多い楕円偏光として反射・出射する。TN型液晶の場合と同様に、反射電極に印加された電圧に応じてSH型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。   In addition, when the SH type liquid crystal is adopted, in a pixel (OFF pixel) in which the applied voltage of the liquid product layer is equal to or lower than the threshold voltage of the liquid crystal, the incident color light reaches the reflection electrode as it is, and is reflected. Is reflected and emitted with the same polarization axis. On the other hand, in a pixel (ON pixel) in which a voltage is applied to the liquid crystal layer, the incident color light is elliptically polarized in the liquid crystal layer, reflected by the reflective electrode, and the polarization axis with respect to the polarization axis of the incident light via the liquid crystal layer. Is reflected and emitted as elliptically polarized light with a large polarization axis component shifted by approximately 90 degrees. As in the case of the TN type liquid crystal, the alignment angle of the liquid crystal molecules of the SH type liquid crystal changes according to the voltage applied to the reflection electrode, and therefore the angle of the polarization axis of the reflected light with respect to the incident light passes through the pixel transistor. The voltage is varied according to the voltage applied to the reflective electrode.

これらの液晶パネルの画素から反射された色光のうち、S偏光成分はS偏光を反射する偏光ビームスプリッタ200を透過せず、一方、P偏光成分は透過する。この偏光ビームスプリッタ200を透過した光により画像が形成される。従って、投写される画像は、TN型液晶を液晶パネルに用いた場合はOFF画素の反射光が投写光学系500に至りON画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、SH液晶を用いた場合はOFF画素の反射光は投写光学系に至らずON画素の反射光が投写光学系500に至るのでノーマリーブラック表示となる。   Of the color light reflected from the pixels of these liquid crystal panels, the S-polarized component does not pass through the polarizing beam splitter 200 that reflects S-polarized light, while the P-polarized component passes through. An image is formed by the light transmitted through the polarization beam splitter 200. Therefore, when a TN type liquid crystal is used for the liquid crystal panel, the projected image is normally white display because the reflected light of the OFF pixel reaches the projection optical system 500 and the reflected light of the ON pixel does not reach the lens. Is used, the reflected light of the OFF pixel does not reach the projection optical system, and the reflected light of the ON pixel reaches the projection optical system 500, so that normally black display is achieved.

反射型液晶パネルは、ガラス基板にTFTアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投写できると共に、プロジェクタを小型化できる。   The reflective liquid crystal panel can be formed with a larger number of pixels and the panel size can be reduced because pixels are formed using semiconductor technology compared to an active matrix liquid crystal panel in which a TFT array is formed on a glass substrate. A high-definition image can be projected and the projector can be miniaturized.

図6にて説明したように、液晶パネルの周辺回路部は遮光層で覆われ、対向基板の対向する位置に形成される対向電極と共に同じ電位(例えばLCコモン電位。但し、LCコモン電位としない場合は画素部の対向電極と異なる電位となるので、この場合画素部の対向電極とは分離された周辺対向電極となる。)が印加されるので、両者間に介在する液晶にはほぼ0Vが印加され、液晶はOFF状態と同じになる。従って、TN型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、SH型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。   As described with reference to FIG. 6, the peripheral circuit portion of the liquid crystal panel is covered with a light shielding layer, and has the same potential (for example, LC common potential, but not the LC common potential) together with the counter electrode formed at the position facing the counter substrate. In this case, since the potential is different from that of the counter electrode of the pixel portion, in this case, a peripheral counter electrode separated from the counter electrode of the pixel portion is applied. Applied, the liquid crystal becomes the same as the OFF state. Therefore, in the TN liquid crystal panel, the entire periphery of the image area can be displayed in white according to the normally white display, and in the SH liquid crystal panel, the periphery of the image area is completely black in accordance with the normally black display. Can be displayed.

上記実施例に従うと、反射型液晶パネル300R、300G、300Bの各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。   According to the above embodiment, the voltage applied to the pixel electrodes of the reflective liquid crystal panels 300R, 300G, and 300B is sufficiently held, and a clear image is obtained because the reflectance of the pixel electrodes is very high.

図9は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。なお、これらの電子機器では、偏光ビームスプリッタと共に用いられるライトバルブとしてではなく、直視型の反射型液晶パネルとして使用されるため、反射電極は完全な鏡面である必要はなく、視野角を広げるためには、むしろ適当な凸凹を付けた方が望ましいが、それ以外の構成要件は、ライトバルブの場合と基本的に同じである。   FIG. 9 is an external view showing an example of an electronic apparatus using the reflective liquid crystal panel of the present invention. These electronic devices are not used as light valves used with polarizing beam splitters, but as direct-view reflective liquid crystal panels, so that the reflective electrode does not need to be a perfect mirror surface and widens the viewing angle. However, it is desirable to provide an appropriate unevenness, but the other components are basically the same as those of the light valve.

図9(a)は携帯電話を示す斜視図である。1000は携帯電話本体を示し、そのうちの1001は本発明の反射型液晶パネルを用いた液晶表示部である。   FIG. 9A is a perspective view showing a mobile phone. Reference numeral 1000 denotes a mobile phone main body, and 1001 of the main body is a liquid crystal display unit using the reflective liquid crystal panel of the present invention.

図9(b)は、腕時計型電子機器を示す図である。1100は時計本体を示す斜視図である。1101は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。   FIG. 9B shows a wristwatch type electronic device. 1100 is a perspective view showing a watch body. Reference numeral 1101 denotes a liquid crystal display unit using the reflective liquid crystal panel of the present invention. Since this liquid crystal panel has high-definition pixels as compared with a conventional clock display unit, it can also display a television image and can realize a watch-type television.

図9(c)は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。1200は情報処理装置を示し、1202はキーボード等の入力部、1206は本発明の反射型液晶パネルを用いた表示部、1204は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。   FIG. 9C illustrates a portable information processing apparatus such as a word processor or a personal computer. Reference numeral 1200 denotes an information processing apparatus, 1202 denotes an input unit such as a keyboard, 1206 denotes a display unit using the reflective liquid crystal panel of the present invention, and 1204 denotes an information processing apparatus main body. Since each electronic device is an electronic device driven by a battery, the life of the battery can be extended by using a reflective liquid crystal panel having no light source lamp. Further, since the peripheral circuit can be built in the panel substrate as in the present invention, the number of parts is greatly reduced, and the weight and size can be further reduced.

なお、以上の実施例においては、液晶パネルの液晶としてTN型とホメオトロピック配向のSH型に関しで説明したが、他の液晶に置き換えても実施可能であることは言うまでもない。   In the above embodiments, the TN type and homeotropic alignment SH type have been described as the liquid crystal of the liquid crystal panel. However, it goes without saying that the liquid crystal panel can be replaced with other liquid crystals.

以上説明したように、この発明は、反射電極としての画素電極と該画素電極に電圧を印加するスイッチング素子の端子電極等を構成する導電層との間に、上記画素電極と上記端子電極とを接続するためのコンタクトホール形成箇所のみに画素領域における開口を有する遮光層を設けるようにしたので、入射側から駆動素子の側に漏れる光の量をほぼゼロにすることができ、半導体層又は半導体基板に流れる光リーク電流を大幅に低減することができるという効果がある。   As described above, according to the present invention, the pixel electrode and the terminal electrode are disposed between the pixel electrode as the reflective electrode and the conductive layer constituting the terminal electrode of the switching element that applies a voltage to the pixel electrode. Since the light shielding layer having the opening in the pixel region is provided only in the contact hole forming portion for connection, the amount of light leaking from the incident side to the driving element side can be almost zero, and the semiconductor layer or semiconductor There is an effect that the light leakage current flowing through the substrate can be greatly reduced.

また、同一基板上に、画素電極がマトリックス状に配置された画素領域とその外側に周辺回路が設けられている反射型液晶パネルにおいては、周辺回路では、画素領域の反射電極を構成するメタル層と同一の層により構成された遮光層を設けるようにしたので、プロセスの工程数を増加させることなく画素領域および周辺回路の光の漏れ量を減らし、光リーク電流を低減することができるという効果がある。   In a reflective liquid crystal panel in which pixel electrodes are arranged in a matrix on the same substrate and a peripheral circuit is provided outside the pixel region, a metal layer constituting the reflective electrode in the pixel region is included in the peripheral circuit. Since the light-shielding layer composed of the same layer is provided, the light leakage current can be reduced by reducing the light leakage amount of the pixel region and the peripheral circuit without increasing the number of process steps. There is.

さらに、同一基板上に、画素電極がマトリックス状に配置された画素領域とその外側に周辺回路が形成された反射型液晶パネルにおいては、画素電極層の下方に、上記周辺回路で配線層もしくは遮光層として使用される層を用いて上記画素領域の遮光層を形成するようにしたので、プロセスの工程数を増加させることなく遮光層を形成することができるという効果がある。   Furthermore, in a reflective liquid crystal panel in which pixel electrodes are arranged in a matrix on the same substrate and a peripheral circuit is formed outside the pixel region, a wiring layer or a light shield is formed below the pixel electrode layer by the peripheral circuit. Since the light shielding layer of the pixel region is formed using the layer used as the layer, there is an effect that the light shielding layer can be formed without increasing the number of process steps.

さらに、上記画素電極の下方側に反射防止膜を設けるようにしたので、上記遮光層を比較的反射率の高い金属層で構成した場合にも遮光層の表面で反射した光を吸収することができ、遮光層の表面と画素電極の裏面との間で反射を繰り返して画素電極とスイッチング素子とを接続する導電体形成箇所に設けた開口部から下方側に光が漏れて半導体層又は半導体基板に達し光リーク電流が流れるのを防止することができるという効果がある。   Further, since an antireflection film is provided below the pixel electrode, even when the light shielding layer is formed of a metal layer having a relatively high reflectance, light reflected from the surface of the light shielding layer can be absorbed. The semiconductor layer or the semiconductor substrate is formed by light leaking downward from an opening provided in a conductor forming portion that connects the pixel electrode and the switching element by repeatedly reflecting between the surface of the light shielding layer and the back surface of the pixel electrode. It is possible to prevent the light leakage current from flowing.

また、上記画素電極の下方側に反射防止膜を設けるとともに、画素領域の画素電極と画素電極の隙間に露出する絶縁膜の表面もしくはその下方の遮光層の表面に、少なくとも斜面を有する溝を画素電極の間に形成しておくようにしたので、画素電極の隙間から入射した光を斜め方向に反射させて画素電極裏面側の反射防止膜で吸収し、画素電極の隙間に露出する絶縁膜の表面あるいはその下方の遮光層で反射した光がそのまま180度方向転換して出射するのを防止して、表示画質を向上させることができるという効果がある。   In addition, an antireflection film is provided on the lower side of the pixel electrode, and a groove having at least a slope is formed on the surface of the insulating film exposed in the gap between the pixel electrode and the pixel electrode in the pixel region or on the surface of the light shielding layer below the pixel electrode. Since it is formed between the electrodes, light incident from the gap between the pixel electrodes is reflected obliquely and absorbed by the antireflection film on the back side of the pixel electrode, and the insulating film exposed in the gap between the pixel electrodes There is an effect that it is possible to improve the display image quality by preventing the light reflected by the light shielding layer on the surface or below the light from changing its direction by 180 degrees and emitting it.

(a)は本発明を適用した反射型液晶パネルの反射電極側基板における画素領域の一実施例を示す断面図、(b)は本発明を適用した反射型液晶パネルの反射電極側基板における画素領域と周辺領域との境界部の断面図である。(A) is sectional drawing which shows one Example of the pixel area | region in the reflective electrode side board | substrate of the reflective liquid crystal panel to which this invention is applied, (b) is a pixel in the reflective electrode side board | substrate of the reflective liquid crystal panel to which this invention is applied. It is sectional drawing of the boundary part of an area | region and a periphery area | region. 本発明を適用した反射型液晶パネルの反射電極側基板における周辺回路部の一例を示す断面図である。It is sectional drawing which shows an example of the peripheral circuit part in the reflective electrode side board | substrate of the reflection type liquid crystal panel to which this invention is applied. 本発明を適用した反射型液晶パネルの反射電極側基板における画素領域の一実施例の平面レイアウト図である。It is a plane layout figure of one Example of the pixel area | region in the reflective electrode side board | substrate of the reflection type liquid crystal panel to which this invention is applied. (a)(b)(c)は本発明を適用した反射型液晶パネルの反射電極側基板における画素電極の間隙構造の他の実施例を示す断面図である。(A) (b) (c) is sectional drawing which shows the other Example of the gap | interval structure of the pixel electrode in the reflective electrode side board | substrate of the reflection type liquid crystal panel to which this invention is applied. 実施例の反射型液晶パネルにおける反射電極側基板の回路レイアウト構成例を示す平面図である。It is a top view which shows the circuit layout structural example of the reflective electrode side board | substrate in the reflective liquid crystal panel of an Example. 実施例の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図である。It is sectional drawing which shows an example of the reflective liquid crystal panel to which the board | substrate for liquid crystal panels of an Example is applied. 本発明を適用した反射型液晶パネルの画素のスイッチング素子のゲートに印加電圧波形およびデータ線印加電圧波形例を示す波形図である。It is a wave form diagram which shows an example of an applied voltage waveform and a data line applied voltage waveform to the gate of the switching element of the pixel of the reflection type liquid crystal panel to which this invention is applied. 実施例の反射型液晶パネルをライトバルブとして応用した投写型表示装置の一例の概略構成図である。It is a schematic block diagram of an example of the projection type display apparatus which applied the reflective liquid crystal panel of the Example as a light valve. (a),(b),(c)はそれぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。(A), (b), (c) is an external view which shows the example of the electronic device using the reflection type liquid crystal panel of this invention, respectively. 本発明を適用した反射電極側基板の他の実施例を示す断面図である。It is sectional drawing which shows the other Example of the reflective electrode side board | substrate to which this invention is applied.

符号の説明Explanation of symbols

1…半導体基板、2…ウェル領域、3…フィールド酸化膜、4…ゲート線、6,11,13…層間絶縁膜、6a,6b,6c,16,71…コンタクトホール、7…データ線、10…補助結合配線、12,25…遮光層、12a…開口部、14…画素電極、15…接続プラグ、17…保護絶縁膜、18…反射防止膜、20…画素領域、21…データ線駆動回路、22…ゲート線駆動回路、23…入力回路、24…タイミング制御回路、26…パッド領域、30…液晶パネル、31…液晶パネル基板、32…支持基板、80…コンタクト領域、100…偏光照明装置、110…光源部、120…インテグレータレンズ、130…偏光変換素子、200…偏光ビームスプリッタ、201…S偏光束反射面、412,413…ダイクロイックミラー、500…投写光学系、600…スクリーン、Vc…中心電位、Vd…画像信号電圧、Vss…電圧。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Well area | region, 3 ... Field oxide film, 4 ... Gate line, 6, 11, 13 ... Interlayer insulation film, 6a, 6b, 6c, 16, 71 ... Contact hole, 7 ... Data line, 10 Auxiliary coupling wirings 12, 25: Light shielding layer, 12a: Opening, 14: Pixel electrode, 15: Connection plug, 17 ... Protective insulating film, 18 ... Antireflection film, 20 ... Pixel region, 21 ... Data line driving circuit DESCRIPTION OF SYMBOLS 22 ... Gate line drive circuit 23 ... Input circuit 24 ... Timing control circuit 26 ... Pad area | region 30 ... Liquid crystal panel 31 ... Liquid crystal panel board | substrate 32 ... Support substrate 80 ... Contact area | region 100 ... Polarized illumination apparatus DESCRIPTION OF SYMBOLS 110 ... Light source part 120 ... Integrator lens 130 ... Polarization conversion element 200 ... Polarization beam splitter 201 ... S polarization bundle reflecting surface 412, 413 ... Dichroic mirror 500 ... projection optical system, 600 ... screen, Vc ... central potential, Vd ... image signal voltage, Vss ... voltage.

Claims (6)

反射電極となる画素電極と、該画素電極に対応して設けられたスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、
前記単位画素がマトリックス状に配置される画素領域に、隣り合う前記画素電極の間の領域を覆う第1遮光層が、前記画素電極と前記スイッチング素子との間に設けられており、
前記画素電極と前記第1遮光層との間に層間絶縁膜が配置されており、
前記層間絶縁膜の前記画素電極側には窒化シリコン膜が形成されており、該窒化シリコン膜と前記画素電極との間に反射防止膜が形成されており、
前記画素領域の外側に配置される周辺領域に、同一のメタル層から前記画素電極と同時に形成された第2遮光層と、同一のメタル層から前記第1遮光層と同時に形成された第3遮光層とを有し、
前記層間絶縁膜は、前記第2遮光層と前記第3遮光層との間に配置されていることを特徴とする液晶パネル用基板。
In a liquid crystal panel substrate in which unit pixels having pixel electrodes to be reflective electrodes and switching elements provided corresponding to the pixel electrodes are arranged in a matrix on the substrate,
A first light-shielding layer that covers a region between adjacent pixel electrodes is provided between the pixel electrode and the switching element in a pixel region in which the unit pixels are arranged in a matrix .
An interlayer insulating film is disposed between the pixel electrode and the first light shielding layer,
A silicon nitride film is formed on the pixel electrode side of the interlayer insulating film, and an antireflection film is formed between the silicon nitride film and the pixel electrode ,
A second light shielding layer formed simultaneously with the pixel electrode from the same metal layer and a third light shielding layer formed simultaneously with the first light shielding layer from the same metal layer in a peripheral region disposed outside the pixel region. And having a layer
The substrate for a liquid crystal panel , wherein the interlayer insulating film is disposed between the second light shielding layer and the third light shielding layer .
反射電極となる画素電極と、該画素電極に対応して設けられたスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、
隣り合う前記画素電極の間の領域を覆う第1遮光層が、前記画素電極と前記スイッチング素子との間に設けられており、
前記画素電極と前記第1遮光層との間に層間絶縁膜が配置されており、
前記層間絶縁膜の前記画素電極側には窒化シリコン膜が形成されており、該窒化シリコン膜と前記画素電極との間に反射防止膜が形成されており、
前記層間絶縁膜又は前記第1遮光層は、隣り合う前記画素電極の間の領域において、少なくとも斜面を有する溝を形成してなることを特徴とする液晶パネル用基板。
In a liquid crystal panel substrate in which unit pixels having pixel electrodes to be reflective electrodes and switching elements provided corresponding to the pixel electrodes are arranged in a matrix on the substrate,
A first light-shielding layer covering a region between adjacent pixel electrodes is provided between the pixel electrode and the switching element;
An interlayer insulating film is disposed between the pixel electrode and the first light shielding layer,
A silicon nitride film is formed on the pixel electrode side of the interlayer insulating film, and an antireflection film is formed between the silicon nitride film and the pixel electrode ,
The substrate for a liquid crystal panel, wherein the interlayer insulating film or the first light shielding layer is formed with a groove having at least a slope in a region between the adjacent pixel electrodes .
反射電極となる画素電極と、該画素電極に対応して設けられたスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、
隣り合う前記画素電極の間の領域を覆う第1遮光層が、前記画素電極と前記スイッチング素子との間に設けられており、
前記画素電極と前記第1遮光層との間に層間絶縁膜が配置されており、
前記層間絶縁膜の前記画素電極側には窒化シリコン膜が形成されており、該窒化シリコン膜と前記画素電極との間に反射防止膜が形成されており、
前記層間絶縁膜は、TEOS膜を有することを特徴とする液晶パネル用基板。
In a liquid crystal panel substrate in which unit pixels having pixel electrodes to be reflective electrodes and switching elements provided corresponding to the pixel electrodes are arranged in a matrix on the substrate,
A first light-shielding layer covering a region between adjacent pixel electrodes is provided between the pixel electrode and the switching element;
An interlayer insulating film is disposed between the pixel electrode and the first light shielding layer,
A silicon nitride film is formed on the pixel electrode side of the interlayer insulating film, and an antireflection film is formed between the silicon nitride film and the pixel electrode ,
The interlayer insulating film has a TEOS film, and is a liquid crystal panel substrate.
請求項1乃至のいずれかに記載の液晶パネル用基板とこれに対向する基板との間に液晶を挟持して構成されることを特徴とする液晶パネル。 Liquid crystal panel characterized in that it is constituted by sandwiching a liquid crystal between the liquid crystal panel substrate according to any one of claims 1 to 3 and the substrate opposite thereto. 請求項に記載の液晶パネルを表示部として備えることを特徴とする電子機器。 An electronic apparatus comprising the liquid crystal panel according to claim 4 as a display unit. 光源と、前記光源からの光を変調する請求項に記載の液晶パネルと、前記液晶パネルにより変調された光を集光し投写する投写光学手段とを備えることを特徴とする投写型表示装置。 5. A projection display device comprising: a light source; the liquid crystal panel according to claim 4 that modulates light from the light source; and projection optical means that condenses and projects the light modulated by the liquid crystal panel. .
JP2007232409A 1996-10-22 2007-09-07 Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device Expired - Lifetime JP4197046B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007232409A JP4197046B2 (en) 1996-10-22 2007-09-07 Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27938996 1996-10-22
JP2007232409A JP4197046B2 (en) 1996-10-22 2007-09-07 Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005091384A Division JP4036224B2 (en) 1996-10-22 2005-03-28 Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008205336A Division JP4702416B2 (en) 1996-10-22 2008-08-08 Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device

Publications (2)

Publication Number Publication Date
JP2008009459A JP2008009459A (en) 2008-01-17
JP4197046B2 true JP4197046B2 (en) 2008-12-17

Family

ID=39067657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007232409A Expired - Lifetime JP4197046B2 (en) 1996-10-22 2007-09-07 Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device

Country Status (1)

Country Link
JP (1) JP4197046B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5262973B2 (en) * 2009-05-11 2013-08-14 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP5874394B2 (en) * 2011-12-28 2016-03-02 富士通セミコンダクター株式会社 Semiconductor device, method for manufacturing the same, and reflective liquid crystal display device

Also Published As

Publication number Publication date
JP2008009459A (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP5370572B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JP5682679B2 (en) Liquid crystal panel, electronic apparatus using the same, and projection display device
JP3541650B2 (en) Liquid crystal panel substrate, liquid crystal panel, electronic device using the same, and projection display device
JP4036224B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JP4197046B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JP3803436B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JP3690405B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP4222326B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP4222311B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP4222312B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP2004206134A (en) Substrate for liquid crystal panel, liquid crystal panel, and electronic appliance and projection display apparatus using the same
JP3654295B2 (en) Substrate for liquid crystal panel, liquid crystal panel, and electronic device using the same
JP4270157B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP3632698B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP3632699B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP3680851B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080922

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term