JPH10340847A - Semiconductor manufacturing device, distortion measurement correction method, and device manufacture - Google Patents

Semiconductor manufacturing device, distortion measurement correction method, and device manufacture

Info

Publication number
JPH10340847A
JPH10340847A JP9164901A JP16490197A JPH10340847A JP H10340847 A JPH10340847 A JP H10340847A JP 9164901 A JP9164901 A JP 9164901A JP 16490197 A JP16490197 A JP 16490197A JP H10340847 A JPH10340847 A JP H10340847A
Authority
JP
Japan
Prior art keywords
mark
substrate
distortion
image
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9164901A
Other languages
Japanese (ja)
Other versions
JP3797638B2 (en
Inventor
Hisashi Katayama
尚志 片山
Kuniyasu Haginiwa
邦保 萩庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16490197A priority Critical patent/JP3797638B2/en
Publication of JPH10340847A publication Critical patent/JPH10340847A/en
Application granted granted Critical
Publication of JP3797638B2 publication Critical patent/JP3797638B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To automatically and highly accurately measure and correct distortion for each wafer processing in a short time by a constitution which has been originally provided in a semiconductor manufacturing device. SOLUTION: In this semiconductor manufacturing device provided with a projection optical system LN for exposing the pattern of an orginal plate RT onto a substrate, positioning means MRX, MRY, IFX, IFY, MX and MY for positioning the substrate to the original plate, a mark detection means OE for detecting a mark formed on the substrate, so as to position the substrate to the pattern of the original plate. An information-processing means CU for obtaining the position of the mark based on the detected result and controlling the positioning means by the information-processing means CU, the images of the respective marks formed by exposing the pattern including the plural marks of the original plate onto the substrate via the projection optical system LN are detected in the mark detection means OE, and the distortion value of the projection optical system LN is obtained based on the detected result.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、集積回路の製造に
使用するレジスト塗布装置、半導体露光装置、及び現像
装置を備えた半導体製造装置に関わるもので、特に半導
体露光装置におけるレンズディストーションを自動的に
測定し、補正するようにしたディストーション自動計測
補正方法、およびデバイス製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus having a resist coating apparatus, a semiconductor exposure apparatus, and a developing apparatus used for manufacturing an integrated circuit. The present invention relates to a distortion automatic measurement correction method and a device manufacturing method for performing measurement and correction.

【0002】[0002]

【従来の技術】半導体露光装置に使用されるレンズで
は、レチクルを忠実な形としてウエハ上に露光するため
に、ディストーション(歪曲収差)が良好に補正されて
いることが望ましい。ディストーションが大きいレンズ
を用いて製造した集積回路は、好ましくない。したがっ
て、従来、半導体製造工程においては、あらかじめ半導
体露光装置設置時に、レンズディストーションを計測
し、そのディストーションを補正してから半導体製造を
行なっている。
2. Description of the Related Art In a lens used in a semiconductor exposure apparatus, it is desirable that distortion be well corrected in order to expose a reticle on a wafer with a faithful shape. An integrated circuit manufactured using a lens having a large distortion is not preferable. Therefore, conventionally, in a semiconductor manufacturing process, when a semiconductor exposure apparatus is installed, a lens distortion is measured in advance, and the semiconductor is manufactured after correcting the distortion.

【0003】その際、ディストーション計測をするため
には、ウエハ上に、ディストーション計測用のパターン
(バーニヤ)を描き、これについて、検査作業者が専用
の検査装置で計測したり、目視検査を行なったりしてい
る。計測したディストーションは、物体の形状(レチク
ルパターン)に対する像形状(ウエハ上のレジストパタ
ーン)との差で、像高(方位含む)の関数として表され
ている。表されたディストーション各成分のうちには、
像高に対する一次関数で表されるもの(最小二乗倍率)
と像高に対する三次(奇数)関数で表されるもの(対称
ディストーション)等がある。最小二乗倍率を測定する
手段としては、特公平6−66244号公報に開示され
たもの等が利用でき、これを利用すれば他のディストー
ション成分(対称ディストーション等)の計測も可能で
ある。
[0003] At this time, in order to measure distortion, a pattern (vernier) for distortion measurement is drawn on the wafer, and the inspection operator measures the pattern using a dedicated inspection device or performs a visual inspection. doing. The measured distortion is the difference between the shape of the object (reticle pattern) and the image shape (resist pattern on the wafer), and is expressed as a function of the image height (including azimuth). Among the expressed distortion components,
Represented as a linear function of image height (Least square magnification)
And a cubic (odd) function for the image height (symmetric distortion). As means for measuring the least square magnification, the one disclosed in Japanese Patent Publication No. 6-66244 or the like can be used, and if this is used, other distortion components (such as symmetric distortion) can be measured.

【0004】半導体露光装置においては、各ウエハプロ
セスにおいて、ウエハ上に塗られたレジストや位置合せ
マークの形状等により、一番精度のよい照明系(NDフ
ィルタ、しぼり等)や露光条件を選択することができ
る。そしてそれらの条件が変化する毎にレンズディスト
ーションが変化する。従来、各ウエハプロセス時の温度
変化、照明系(NDフィルタ、しぼり)変更等により発
生したディストーションは、アライメント処理において
求められる計測データを最小二乗倍率として( 成分分け
をしないで)算出し、これを元にレンズ倍率のみの補正
を行なうことができる。また、前述の最小二乗倍率と対
称ディストーションについては、半導体製造装置内で補
正することが可能であり、半導体露光装置設置時にのみ
実際に補正を行なっている。ただし、成分分けをしたデ
ィストーションの補正を行なうのは、半導体製造装置設
置時のみであり、ウエハを焼く際のような各ウエハプロ
セスにおいては、最小二乗倍率の補正を行なう以外は設
置時に補正したディストーションを変更しないように、
他のオフセットの補正を行なっている。
In a semiconductor exposure apparatus, the most accurate illumination system (ND filter, aperture, etc.) and exposure conditions are selected in each wafer process according to the shape of a resist or alignment mark applied on the wafer. be able to. Each time those conditions change, the lens distortion changes. Conventionally, the distortion generated by the temperature change during each wafer process, the change of the illumination system (ND filter, aperture), etc. is calculated (without component division) using the measurement data required in the alignment process as the least squares magnification. Originally, only the lens magnification can be corrected. The above-mentioned least square magnification and symmetric distortion can be corrected in the semiconductor manufacturing apparatus, and are actually corrected only when the semiconductor exposure apparatus is installed. However, the component-corrected distortion is corrected only when the semiconductor manufacturing equipment is installed, and in each wafer process such as when baking a wafer, the distortion corrected during the installation except for the correction of the least square magnification. Not to change
Other offset corrections are made.

【0005】[0005]

【発明が解決しようとする課題】一般に、アライメント
オフセットの検査には、1ロットの数10から数100
枚のウエハのうち、先行ウエハと呼ばれる1ないし2枚
を使用するのが普通である。先行ウエハによる検査は、
レジスト塗布、露光、現像、専用計測装置での検査(も
しくは目検査)の全てを作業者が行ない、検査結果確認
後、露光装置に結果を入力し、補正してから、ウエハを
製造工程ラインに流している。また、上述のように、レ
ンズディストーションの補正については、半導体露光装
置設置時にのみ行なうのが通常であり、各ロットごとに
検査・補正の作業は行なっていない。
Generally, the inspection of alignment offset involves several tens to several hundreds of lots per lot.
It is common to use one or two wafers called a preceding wafer among the wafers. Inspection using the preceding wafer
The operator performs all of the resist coating, exposure, development, and inspection (or eye inspection) using a dedicated measurement device. After checking the inspection result, input the result to the exposure device, correct it, and then place the wafer on the manufacturing process line. Shedding. As described above, correction of lens distortion is normally performed only when a semiconductor exposure apparatus is installed, and inspection and correction work is not performed for each lot.

【0006】ところが、各ロットを流すウエハプロセス
については、ウエハに塗布されたレジストの厚さや露光
時に形成するマーク線幅等の条件により、照明系(ND
フィルタ、しぼり等)やその他の露光条件を変更してい
る。そしてレンズディストーションも、これらの変更に
伴って変化してしまうことがわかっている。したがっ
て、露光装置においては、ウエハプロセス毎の変更に伴
うレンズディストーション変化にも対応してレンズディ
ストーションを計測し、補正を行なう必要がある。つま
り、アライメントオフセットの先行ウエハの検査と共に
ディストーション検査用ウエハを流し、ディストーショ
ンを検査し、検査結果確認後、露光装置に結果を入力
し、補正してから、ウエハを製造工程ラインに流し、よ
り良い状態で露光を行なわなければならない。
However, with respect to the wafer process in which each lot flows, an illumination system (ND) depends on conditions such as the thickness of the resist applied to the wafer and the mark line width formed during exposure.
Filter, aperture, etc.) and other exposure conditions. It is known that the lens distortion also changes with these changes. Therefore, in the exposure apparatus, it is necessary to measure and correct the lens distortion in response to the lens distortion change accompanying the change for each wafer process. In other words, the distortion inspection wafer is flown together with the inspection of the preceding wafer of the alignment offset, the distortion is inspected, the inspection result is confirmed, the result is input to the exposure apparatus, the correction is performed, and then the wafer is flown to the manufacturing process line. Exposure must be performed in a state.

【0007】しかし、ディストーションを検査する際、
目視検査によれば、検査時間が長いため製造ラインの停
止が長時間となり、製造効率が低下してしまう。また、
検査量が多くなると、作業者の疲労により計測誤差が発
生する。また、補正のために計測結果を統計結果を計算
および入力する場合も、検査量の増大により効率が低下
してしまう。さらに検査作業者が変わった場合、目視検
査の結果に大きな差が出る。
However, when inspecting distortion,
According to the visual inspection, since the inspection time is long, the production line is stopped for a long time, and the production efficiency is reduced. Also,
When the inspection amount increases, measurement errors occur due to operator fatigue. Also, in the case of calculating and inputting a measurement result and a statistical result for correction, the efficiency decreases due to an increase in the inspection amount. Further, when the inspection operator changes, there is a large difference in the result of the visual inspection.

【0008】また、ディストーション検査を専用計測装
置で行なう場合、これら専用計測装置は、オフラインで
半導体露光装置と別個に置かれており、半導体露光装置
で露光されたウエハは、現像後、自動計測の検査装置に
運ぶことになる。このような場合、露光装置に検査結果
をフィードバックする間、露光装置自体は使用されず、
待ち状態にある場合が多い。ところが、露光装置には、
レンズディストーションの計測を行なうための高精度の
計測機構を装備している。このような無駄は、システム
としての効率上、極めて悪い。
When the distortion inspection is performed by dedicated measuring devices, these dedicated measuring devices are placed off-line and separately from the semiconductor exposure apparatus, and the wafer exposed by the semiconductor exposure apparatus is subjected to automatic measurement after development. It will be transported to the inspection device. In such a case, the exposure apparatus itself is not used while the inspection result is fed back to the exposure apparatus,
Often in a waiting state. However, in an exposure apparatus,
Equipped with a high-precision measurement mechanism for measuring lens distortion. Such waste is extremely bad in terms of the efficiency of the system.

【0009】つまり、従来のディストーション検査方法
および補正方法では、装置設置時においてのみ検査と補
正がなされている。さらにその検査方法は、専用計測装
置もしくは目視検査でのみ行なわれ、補正も装置設置者
が行なうしかない。またウエハプロセスにおけるディス
トーションの変化には対応できていない。
That is, in the conventional distortion inspection method and correction method, inspection and correction are performed only when the apparatus is installed. Further, the inspection method is performed only by a dedicated measuring device or a visual inspection, and correction must be performed by a person who installs the device. Further, it cannot cope with a change in distortion in the wafer process.

【0010】これに対し、最初にあらゆる照明系条件や
露光条件でのレンズディストーションを計測して管理す
ることも考えられるが、変更するパラメータが多い中、
使用されない条件までディストーションを計測するの
は、多量の計測データを管理しなければならず、非効率
的である。また、各ウエハプロセスごとのレンズディス
トーションを計測できたとしても、そのディストーショ
ンの補正に関連するパラメータを手計算で算出し、補正
用パラメータを人間が入力するのは、大変な労力を伴
う。
On the other hand, it is conceivable to first measure and manage lens distortion under all illumination system conditions and exposure conditions.
Measuring distortion to unused conditions requires managing large amounts of measurement data and is inefficient. Even if the lens distortion can be measured for each wafer process, it takes a great deal of labor to manually calculate the parameters related to the correction of the distortion and input the correction parameters by a human.

【0011】そこで本発明の目的は、照明系の変化や露
光条件の変化等でレンズディストーションが変化した場
合においても、各ウエハプロセスごとの条件でレンズデ
ィストーションの計測および補正を簡便に行なうことが
できる技術を提供することにある。
Accordingly, an object of the present invention is to easily measure and correct lens distortion under conditions for each wafer process even when the lens distortion changes due to a change in an illumination system, a change in exposure conditions, or the like. To provide technology.

【0012】要するに、ウエハプロセスにおいてレンズ
ディストーションが変化した場合でも安定した計測精度
を持つ、高速の検査装置およびその検査結果から補正用
パラメータを算出し、各ロットの処理に対してディスト
ーションの補正を自動的に行なって反映する、露光装置
のディストーション自動計測補正方法および装置を提供
することにある。
In short, a high-speed inspection apparatus having stable measurement accuracy even when the lens distortion changes in the wafer process, and a correction parameter calculated from the inspection result, automatically correct the distortion for each lot process. It is an object of the present invention to provide a method and an apparatus for automatically correcting and correcting distortion of an exposure apparatus, which are performed and reflected.

【0013】[0013]

【課題を解決するための手段】上記目的達成するため本
発明の半導体製造装置では、原版(レチクルRT)のパ
ターンを基板(ウエハWF)上に露光するための投影光
学系(投影レンズLN)と、前記基板を前記原版に対し
て位置決めする位置決め手段(モータMX、MY、干渉
計IFX,MRX、IFY,MRY)と、露光に際して
前記基板を前記原版のパターンに位置合せするために前
記基板上に形成されたマークを検出するマーク検出手段
(オフアクシス光学系OE)と、その検出結果に基づい
て前記マークの位置を得、前記位置決め手段を制御する
情報処理手段とを備えた半導体製造装置において、前記
情報処理手段は、原版の複数マークを含むパターンを基
板上に前記投影光学系を介して露光して形成した各マー
クの像(マークDM)を、前記マーク検出手段で検出
し、その検出結果に基づいて前記投影光学系のディスト
ーション値を得るものであることを特徴とする。ここ
で、括弧内に記載した事項は、実施例において対応する
要素を示す。
In order to achieve the above object, in a semiconductor manufacturing apparatus according to the present invention, a projection optical system (projection lens LN) for exposing a pattern of an original (reticle RT) onto a substrate (wafer WF) is provided. Positioning means (motors MX, MY, interferometers IFX, MRX, IFY, MRY) for positioning the substrate with respect to the original, and on the substrate for aligning the substrate with the pattern of the original during exposure. A semiconductor manufacturing apparatus comprising: mark detection means (off-axis optical system OE) for detecting a formed mark; and information processing means for obtaining the position of the mark based on the detection result and controlling the positioning means. The information processing means is an image of each mark (mark D) formed by exposing a pattern including a plurality of marks of an original onto a substrate through the projection optical system. ) Was detected by the mark detecting means, characterized in that to obtain a distortion value of the projection optical system based on the detection result. Here, items described in parentheses indicate corresponding elements in the embodiment.

【0014】また、本発明のディストーション計測補正
方法では、原版のパターンを基板上に露光するための投
影光学系と、前記基板を前記原版に対して位置決めする
位置決め手段と、露光に際して前記基板を前記原版のパ
ターンに位置合せするために前記基板上に形成されたマ
ークを検出するマーク検出手段と、その検出結果に基づ
いて前記マークの位置を得、前記位置決め手段を制御す
る情報処理手段とを備えた半導体製造装置を用い、前記
情報処理手段の制御により、原版の複数マークを含むパ
ターンを前記投影光学系を介して基板上に露光し、これ
により基板上に形成された各マークの像を、前記マーク
検出手段で検出し、その検出結果に基づいて前記投影光
学系のディストーション値を得ることを特徴とする。
Further, in the distortion measurement correction method of the present invention, a projection optical system for exposing a pattern of an original onto a substrate, positioning means for positioning the substrate with respect to the original, and Mark detection means for detecting a mark formed on the substrate for alignment with the pattern of the original, and information processing means for obtaining the position of the mark based on the detection result and controlling the positioning means Using a semiconductor manufacturing apparatus, under the control of the information processing means, a pattern including a plurality of marks of the original plate is exposed on the substrate through the projection optical system, thereby forming an image of each mark formed on the substrate, It is characterized in that the mark is detected by the mark detection means, and a distortion value of the projection optical system is obtained based on the detection result.

【0015】また、本発明のデバイス製造方法では、こ
のような方法により、ディストーションの計測および補
正を行いながら、露光を行うことを特徴とする。これに
より、ディストーションの計測補正が、半導体製造装置
が通常有する構成を用い、正確かつ自動的に行われる。
Further, the device manufacturing method of the present invention is characterized in that exposure is performed while measuring and correcting distortion by such a method. As a result, the distortion measurement correction is accurately and automatically performed using the configuration normally provided in the semiconductor manufacturing apparatus.

【0016】[0016]

【発明の実施の形態】本発明の好ましい実施形態におい
ては、ディストーション値を得るに際し、情報処理手段
の制御により、各マークの像がマーク検出手段の検出位
置に位置するように、設計上の各マークの位置に従っ
て、順次位置決めして各マーク像の位置を得、その位置
と前記設計上の位置とに基づいてディストーション値を
得る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In a preferred embodiment of the present invention, when obtaining a distortion value, each of the design factors is controlled by the information processing means so that the image of each mark is located at the detection position of the mark detection means. The position of each mark image is obtained by sequentially positioning according to the position of the mark, and the distortion value is obtained based on the position and the designed position.

【0017】あるいは、情報処理手段の制御により、投
影光学系の中心部のみを用いて、原版の複数マークのう
ちの1つの像を、基板上に形成された各マークの像に重
ねて露光し、それぞれの重なりあった2つのマーク像間
のずれをマーク検出手段により検出し、その結果に基づ
いてディストーション値を得る。
Alternatively, under the control of the information processing means, one image of a plurality of marks of the original is overlaid on the image of each mark formed on the substrate and exposed using only the central portion of the projection optical system. The shift between the two overlapping mark images is detected by the mark detecting means, and a distortion value is obtained based on the result.

【0018】また、半導体製造装置は、レジストを塗布
する手段、基板を現像する手段、およびこれら手段と前
記位置決め手段との間で基板を搬送する手段を備え、情
報処理手段によりこれらの手段を制御して、これら手段
間の基板の搬送を行い、前記露光前に基板上へレジスト
を塗布し、および前記露光後に基板の現像を行う。
Further, the semiconductor manufacturing apparatus includes a means for applying a resist, a means for developing the substrate, and a means for transporting the substrate between these means and the positioning means, and these means are controlled by the information processing means. Then, the substrate is conveyed between these means, a resist is applied on the substrate before the exposure, and the substrate is developed after the exposure.

【0019】また、半導体製造装置は投影光学系のディ
ストーションを補正する補正手段を備え、情報処理手段
により、得られたディストーション値に基づいて前記補
正手段により前記ディストーションの補正を行う。ディ
ストーション値の取得および補正は、半導体製造装置に
おいてディストーションが変化するような操作が行われ
たときに行えばよい。
Further, the semiconductor manufacturing apparatus has a correcting means for correcting the distortion of the projection optical system, and the information processing means corrects the distortion by the correcting means based on the obtained distortion value. The acquisition and correction of the distortion value may be performed when an operation that changes the distortion is performed in the semiconductor manufacturing apparatus.

【0020】前記マーク検出手段は通常、マーク像を撮
像する撮像手段であり、情報処理手段は、その撮像デー
タを画像処理することにより、前記マーク像の位置を得
ることができる。
The mark detecting means is usually an image pick-up means for picking up a mark image, and the information processing means can obtain the position of the mark image by image-processing the picked-up data.

【0021】このように、半導体製造装置が有する露光
装置と周辺装置を1つのディストーション検査システム
として構成することにより、工程ディストーションの計
測の高速化が図られる。すなわち、コータ(レジスト塗
布装置)、現像装置(デベロッパ)、および露光と検査
機構を持つステッパ(レンズによって縮小投影する露光
装置)をオンラインで制御し、これにより検査用のウエ
ハである先行ウエハをコータからステッパに送ってデベ
ロッパで現像した後、再びステッパへ送ってディストー
ションを計測し、その結果をステッパにフィードバック
するという一貫した作業が自動的に行なわれる。また、
画像処理によるずれ量計測方法を用いているため、最小
の計測誤差で計測が行なわれる。更に、前記得られた計
測結果により自動的にディストーションを補正すること
ができる。
As described above, by configuring the exposure apparatus and the peripheral device of the semiconductor manufacturing apparatus as one distortion inspection system, the speed of measurement of the process distortion can be increased. That is, a coater (resist coating device), a developing device (developer), and a stepper having an exposure and inspection mechanism (exposure device for reducing and projecting by a lens) are controlled on-line. After that, the wafer is sent to the stepper, developed by the developer, sent again to the stepper to measure the distortion, and the result is fed back to the stepper, whereby a consistent operation is automatically performed. Also,
Since the displacement amount measurement method by image processing is used, measurement is performed with a minimum measurement error. Further, the distortion can be automatically corrected based on the obtained measurement result.

【0022】[0022]

【実施例】【Example】

[実施例1]以下、図面を用いて本発明の実施例を説明
する。図1は、本発明の第1の実施例に係わる半導体製
造ライン (装置) の構成を示す斜視図、図2〜図4はこ
の装置における自動検査工程の流れを示すフローチャー
ト、図5は本実施例で使用するレチクルの平面図、図6
は本実施例で使用するウエハのレイアウトおよびウエハ
とレチクルの斜視図、図7は検査に使用するマークの形
成方法を示す説明図、図8はディストーション計測デー
タを行列表現した概略図、そして図9は、本実施例に使
用する装置に設置している投影レンズの概略的な構成を
示す図である。図9におけるレンズ駆動機構K1、K2
を左右に移動させることによって、レンズG1、G2が
上下に駆動し、レンズディストーションを補正すること
ができる。
Embodiment 1 Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view showing a configuration of a semiconductor manufacturing line (apparatus) according to a first embodiment of the present invention, FIGS. 2 to 4 are flowcharts showing a flow of an automatic inspection process in this apparatus, and FIG. FIG. 6 is a plan view of a reticle used in the example.
9 is a perspective view of a layout of a wafer and a wafer and a reticle used in the present embodiment, FIG. 7 is an explanatory diagram showing a method of forming a mark used for inspection, FIG. 8 is a schematic diagram showing a matrix of distortion measurement data, and FIG. FIG. 2 is a diagram illustrating a schematic configuration of a projection lens installed in an apparatus used in the present embodiment. Lens drive mechanisms K1, K2 in FIG.
Are moved left and right, the lenses G1 and G2 are driven up and down, and the lens distortion can be corrected.

【0023】この半導体製造装置は、図1に示すよう
に、ウエハWFの露光時のディストーションの検査を自
動化するために、コータCO、ステッパSTおよびディ
ベロッパDEを直列に結合して備える。コータCOは、
検査するウエハにレジストを塗布する機構を有する。ス
テッパSTは、レチクルRTのパターンを検査ウエハに
重ね焼き露光する機構、およびウエハ上に形成されたず
れ量計測用マークWP(図6(e))の計測を行なう機
構を有する。ディベロッパDEは、ステッパSTで露光
された検査ウエハを現像する機構を有する。
As shown in FIG. 1, the semiconductor manufacturing apparatus includes a coater CO, a stepper ST and a developer DE which are connected in series in order to automate a distortion inspection at the time of exposing a wafer WF. Coater CO
It has a mechanism for applying a resist to the wafer to be inspected. The stepper ST has a mechanism for overlay printing the pattern of the reticle RT on the inspection wafer and a mechanism for measuring the deviation measurement mark WP (FIG. 6E) formed on the wafer. The developer DE has a mechanism for developing the inspection wafer exposed by the stepper ST.

【0024】検査は制御装置CUの指令によって、コー
タCOの入口におかれた検査用ウエハを、各機構間を移
動させながら自動的に行なわれる。計測されたずれ量か
ら算出されたレンズ・ディストーションは、ステッパS
Tの制御装置CUに入力され、製品用ウエハのディスト
ーション補正値として使用される。検査用ウエハは、製
品ウエハと同一のプロセスを経たウエハである。前記算
出されたディストーション補正値は、自動的に投影レン
ズLNのディストーション補正に使用される。
Inspection is automatically performed by an instruction from the control unit CU while moving the inspection wafer placed at the entrance of the coater CO between the respective mechanisms. The lens distortion calculated from the measured shift amount is calculated by the stepper S
It is input to the control unit CU of T and used as a distortion correction value for the product wafer. The inspection wafer is a wafer that has undergone the same process as the product wafer. The calculated distortion correction value is automatically used for distortion correction of the projection lens LN.

【0025】次に図2〜4を参照しながら、図1を用い
て、詳細な自動検査補正工程を示す。但し、以下のステ
ップの制御は、ステッパ制御機構CUによって行なわ
れ、各機器とステッパ制御装置CUとは、通信ケーブル
でつながれている。半導体露光装置(ステッパ)は、ま
ず、装置設置時にレンズディストーション計測・補正を
行なう(ステップSS1)。
Next, a detailed automatic inspection correction process will be described with reference to FIGS. However, control of the following steps is performed by the stepper control mechanism CU, and each device and the stepper control device CU are connected by a communication cable. The semiconductor exposure apparatus (stepper) first measures and corrects lens distortion when the apparatus is installed (step SS1).

【0026】次に、後述のステップSS5で行なう製品
ウエハの露光を行なうための照明系パラメータ(NDフ
ィルタ、しぼり)をセットし、そのためのユニット駆動
を行なう(ステップSS2)。ここで、レンズディスト
ーションが変化するような要因があったか否かを判定し
(ステップSS3)、あった場合は、後述するレンズデ
ィストーション自動計測・補正を行なう(ステップSS
4(図3のステップS001〜S013))。もし、ス
テップSS2で設定されたパラメータとその駆動がレン
ズディストーションの変化に影響しないものであれば、
ステップSS4は実行しない。SS4でレンズディスト
ーション自動計測・補正を行なった後、製品ウエハの露
光を行なう(ステップSS5)。
Next, an illumination system parameter (ND filter, aperture) for performing exposure of a product wafer to be performed in step SS5 described later is set, and a unit is driven for that (step SS2). Here, it is determined whether or not there is a factor that causes the lens distortion to change (step SS3). If there is, a lens distortion automatic measurement / correction described later is performed (step SS3).
4 (Steps S001 to S013 in FIG. 3)). If the parameters set in step SS2 and their driving do not affect the change of the lens distortion,
Step SS4 is not executed. After performing the lens distortion automatic measurement and correction in SS4, the product wafer is exposed (step SS5).

【0027】次に、全ウエハの露光を終了したか否かを
判断し(ステップSS6)、終了していなければ次のウ
エハの露光の為にステップSS2にもどる。全ウエハの
露光を終了していれば、露光処理を終了する。このよう
にして製品ウエハの露光が全て終了するまで、各ウエハ
プロセスに最適なパラメータを設定して(ステップSS
2)露光を行なう。
Next, it is determined whether or not exposure of all wafers has been completed (step SS6), and if not, the process returns to step SS2 for exposure of the next wafer. If the exposure of all wafers has been completed, the exposure processing ends. Until all the exposure of the product wafer is completed in this way, optimal parameters are set for each wafer process (step SS
2) Perform exposure.

【0028】次に、レンズディストーション自動計測・
補正動作であるステップSS4について説明する。第1
ステップ(S001〜S003)において、検査対象と
なるウエハは、ウエハセットテーブルWSTに置かれ
(S001)、ウエハは搬送路R1を通り、レジスト塗
布装置(コータ)COでレジストが塗られ(S00
2)、搬送路R2を介してステッパSTに送られ、オー
トハンドHASでXYステージXYS上のウエハチャッ
クWSに載せられて真空吸着される(S003)。
Next, automatic lens distortion measurement
Step SS4, which is a correction operation, will be described. First
In steps (S001 to S003), the wafer to be inspected is placed on the wafer set table WST (S001), and the wafer passes through the transfer path R1 and is coated with a resist by a resist coating device (coater) CO (S00).
2) The wafer is sent to the stepper ST via the transport path R2, is placed on the wafer chuck WS on the XY stage XYS by the automatic hand HAS, and is vacuum-adsorbed (S003).

【0029】第2ステップ(S004〜S005)は、
レチクルRTに描かれたパターンをウエハ上に塗布され
たレジストに露光する工程である。ここで、1度に露光
されるパターン領域をショットと言う。また、XYステ
ージXYSは、X軸方向をレーザ干渉計IFX,MR
X、さらにY軸方向をレーザ干渉計IFY,MRYによ
り精密に位置計測され、モータMX,MYの回転を制御
しながらウエハの任意の位置を縮小投影レンズLNの下
に移動させることができる。
The second step (S004-S005)
This is a step of exposing the pattern drawn on the reticle RT to the resist applied on the wafer. Here, the pattern area exposed at one time is called a shot. The XY stage XYS has a laser interferometer IFX, MR in the X-axis direction.
The positions in the X and Y directions are precisely measured by the laser interferometers IFY and MRY, and an arbitrary position on the wafer can be moved below the reduction projection lens LN while controlling the rotation of the motors MX and MY.

【0030】この工程ではまず、XYステージXYS
を、1st(第1)露光レイアウト (図6(a)) の第
1ショットが縮小投射レンズLNの下に来るように移動
し(図6(c))、アライメントし、露光用シャッタS
HTを開く。これにより、レチクルパターンRTに照射
された露光光源ILの光が、縮小投射レンズLNを通し
て1/5に縮小され、ウエハWF上に塗布されているレ
ジストを感光させて1st露光が行なわれる。1st露
光ではレンズLN全面を用いて4ショット露光する。
In this step, first, an XY stage XYS
Is moved so that the first shot of the 1st (first) exposure layout (FIG. 6 (a)) is located below the reduction projection lens LN (FIG. 6 (c)), and alignment is performed.
Open HT. Thus, the light of the exposure light source IL applied to the reticle pattern RT is reduced to 1/5 through the reduction projection lens LN, and the resist applied on the wafer WF is exposed to perform the first exposure. In the first exposure, four-shot exposure is performed using the entire surface of the lens LN.

【0031】lst露光後、再びXYステージXYSを
2nd(第2)露光レイアウト(図6(b))の第1シ
ョットが縮小投射レンズLNの下に来るように移動し、
重合せのためにウエハを0.348mmずらして、レン
ズLNの中心部だけを用いて(露光用シャッタSHTの
開きを小さくする)100ショットの重ね焼き露光を行
なう(図6(d))(ステップS004)。ここで述べ
た、ステージ移動、アライメント、露光、ステージ移動
の繰り返しをステップアンドリピートという。重ね焼き
露光が全て終了すると、ウエハを回収ハンドHARでウ
エハチャックから現像装置の搬入通路R3へ送り(ステ
ップS005)、第3ステップに移行する。
After the 1st exposure, the XY stage XYS is moved again so that the first shot of the 2nd (second) exposure layout (FIG. 6B) comes under the reduction projection lens LN.
The wafer is shifted by 0.348 mm for superimposition, and 100 shots of overprint exposure are performed using only the center portion of the lens LN (to reduce the opening of the exposure shutter SHT) (FIG. 6D) (step). S004). The repetition of the stage movement, alignment, exposure, and stage movement described above is referred to as step and repeat. When all the overprint exposures are completed, the wafer is sent from the wafer chuck to the carry-in passage R3 of the developing device by the collection hand HAR (step S005), and the process proceeds to the third step.

【0032】第3ステップ(S006)では、搬入通路
R3に送られたウエハを、現像機DEへ送り現像する。
現像を終了すると、ウエハを搬入通路R4を介して搬入
通路R5へ送り、検査工程である第4ステップへ移行す
る。
In the third step (S006), the wafer sent to the carry-in passage R3 is sent to the developing machine DE for development.
When the development is completed, the wafer is sent to the carry-in passage R5 via the carry-in passage R4, and the process proceeds to a fourth step as an inspection process.

【0033】第4ステップ(S007〜S011)にお
いては、ウエハを第1ステップで使用した搬入通路R1
を介して、コータCOではレジストを塗布しないで、そ
のまま搬入通路R2へ送り、供給ハンドHASにより再
びウエハチャック上に載せ(ステップS007)、オフ
アクシス光学系OEによってウエハの位置を合わせる
(ステップS008)。そして、アライメント精度をl
st露光レイアウトで予め焼き付けられている( 重ね焼
き露光により潰れていない)ウエハ上のアライメントマ
ークWPを使用して検査する(ステップS009)。ア
ライメント終了後、第2ステップで露光されたディスト
ーション検査用マークDM(図5(b))を使用して検
査する(ステップS010)。すなわち、図4に示すよ
うに、ウエハ第1ショットから最終ショットまで順にX
Yステージを2nd露光のレイアウトでステップアンド
リピートさせながら、ディストーション(ずれ量)計測
マークの測定を行ない、その測定値を制御装置CU内部
に蓄積する(ステップSB001〜SB004)。計測
を終了したウエハは、回収ハンドHARでウエハチャッ
クから、現像装置の搬入から、現像装置の搬入通路R3
へ送り、現像装置DEでは、現像作業をしないでR4へ
送って、ウエハ受取テーブルWENでウエハを取り出し
(ステップS011)、ディストーションの補正である
第5ステップヘ移行する。
In the fourth step (S007 to S011), the transfer path R1 used for the wafer in the first step is used.
, The resist is not applied by the coater CO, but is sent to the carry-in path R2 as it is, and is placed again on the wafer chuck by the supply hand HAS (Step S007), and the wafer is aligned by the off-axis optical system OE (Step S008). . And the alignment accuracy is l
Inspection is performed using the alignment mark WP on the wafer that has been printed in advance in the st exposure layout (not crushed by the overprint exposure) (step S009). After the alignment, inspection is performed using the distortion inspection mark DM (FIG. 5B) exposed in the second step (step S010). That is, as shown in FIG. 4, X is sequentially set from the first shot to the last shot of the wafer.
The distortion (displacement) measurement mark is measured while the Y stage is step-and-repeat in the layout of the second exposure, and the measured value is stored in the control unit CU (steps SB001 to SB004). The wafer whose measurement has been completed is collected from the wafer chuck by the collection hand HAR, from the loading of the developing device to the loading passage R3 of the developing device.
In the developing device DE, the wafer is sent to R4 without performing the developing operation, the wafer is taken out from the wafer receiving table WEN (step S011), and the process proceeds to a fifth step for distortion correction.

【0034】第5ステップ(S012〜S013)にお
いては、ステッパ制御装置CUは、それに蓄積されたず
れ量 (ディストーション)計測値から、ディストーショ
ンの成分分けを行ない、最小二乗倍率、対称ディストー
ション(1次成分、3次成分)を算出して出力する。算
出したディストーション値は、レンズLNのディストー
ション値として半導体製造装置に自動設定される(ステ
ップS012)。ここで、レンズLNは、図9に示すレ
ンズ駆動機構K1、K2を有しており、これらを左右に
駆動させることによりレンズG1、G2を上下に駆動す
ることができる。レンズG1、G2を上下に駆動するこ
とで、レンズLNのディストーションを補正することが
できる。ステッパ制御装置CUは、設定された倍率ディ
ストーション値と対称ディストーション(1次成分、3
次成分)とから、レンズG1,G2の最適な駆動量を算
出する。そして、レンズG1、G2を算出された駆動量
に合わせて駆動させることによって、レンズLNをディ
ストーションを補正する(ステップS0013)。
In the fifth step (S012 to S013), the stepper control unit CU divides the components of the distortion from the measured values of the amount of displacement (distortion) accumulated in the stepper control unit CU, and performs the least square magnification, the symmetric distortion (the first order component). , Third order component) is calculated and output. The calculated distortion value is automatically set in the semiconductor manufacturing apparatus as the distortion value of the lens LN (Step S012). Here, the lens LN has lens driving mechanisms K1 and K2 shown in FIG. 9, and by driving them left and right, the lenses G1 and G2 can be driven up and down. By driving the lenses G1 and G2 up and down, the distortion of the lens LN can be corrected. The stepper control unit CU determines the set magnification distortion value and symmetric distortion (first-order component,
Then, the optimum driving amount of the lenses G1 and G2 is calculated from the following components). Then, by driving the lenses G1 and G2 in accordance with the calculated drive amount, the distortion of the lens LN is corrected (step S0013).

【0035】以上、自動検査補正工程について説明した
が、次に上述のディストーション(ずれ)量計測マーク
DMの形成法について、図7を用いて説明する。検査す
るウエハは、図7のようにして形成される。つまり、l
st露光によりウエハ上には5×5の重ね焼きされてい
ない計測用マークが入ったショット(図7(a)、図7
(c))が、4ショット分できる。ウエハ上の1ショッ
トには、図5(a)に示されるレチクルのパターンが形
成される。また2nd露光においては、1st露光でで
きたマークに対して、図7(b)、(d)に示すよう
に、レンズ中心を使用して10×10=100ショット
分を図6(b)のレイアウトで露光する。これにより、
ディストーション(ずれ)量計測マークDM(図5
(b))が形成される。つまり、ディストーション検査
マークだけを考えれば、図6(e)のようなレイアウト
で形成されることになる。
The automatic inspection correction process has been described above. Next, a method of forming the above-described distortion (displacement) amount measurement mark DM will be described with reference to FIG. The wafer to be inspected is formed as shown in FIG. That is, l
A shot in which 5 × 5 non-overprinted measurement marks are put on the wafer by st exposure (FIGS. 7A and 7A)
(C)) can be obtained for four shots. The reticle pattern shown in FIG. 5A is formed in one shot on the wafer. Further, in the second exposure, as shown in FIGS. 7B and 7D, 10 × 10 = 100 shots of the mark formed by the first exposure using the lens center as shown in FIG. 6B. Expose in the layout. This allows
The distortion (shift) amount measurement mark DM (FIG. 5)
(B)) is formed. In other words, considering only the distortion inspection mark, the layout is formed as shown in FIG.

【0036】次にこのようにしてできたマーク位置DM
の検出と、ディストーション (ずれ量) の計算について
説明する。図5(b)に示すように、lst露光マーク
の中心座標を(R1X,R1Y)、2nd露光マークの
中心座標を(R2X,R2Y)とすれば、これらマーク
間のずれ量Cx、Cyは次式で求められる。
Next, the mark position DM thus formed is obtained.
Detection and calculation of distortion (shift amount) will be described. As shown in FIG. 5B, assuming that the center coordinates of the first exposure mark are (R1X, R1Y) and the center coordinates of the second exposure mark are (R2X, R2Y), the shift amounts Cx and Cy between these marks are as follows. It is obtained by the formula.

【0037】[0037]

【数1】 この各マーク中心間のずれ量からディストーションを求
める。計測結果から得られる1st露光レイアウトの第
iショットの(m,n)における計測データを
(Equation 1) The distortion is obtained from the amount of displacement between the centers of the marks. The measurement data at (m, n) of the i-th shot of the first exposure layout obtained from the measurement result

【0038】[0038]

【数2】 とおけば、計測データは、図8のように表記できる。こ
こで、X方向、Y方向の最小二乗倍率は、次式により算
出することができる。
(Equation 2) Then, the measurement data can be represented as shown in FIG. Here, the least square magnification in the X and Y directions can be calculated by the following equation.

【0039】[0039]

【数3】 (Equation 3)

【0040】データ数が少ないときなどのように1次関
数でしか近似できない場合は、これを用いて補正するこ
とになる。本実施例の場合、計測ポジションが100個
あり、対称ディストーションを求めることができる。対
称ディストーション(1次成分、3次成分)について
は、xデータに対するyデータのバラツキに当てはめる
3次(奇数)関数曲線を
When approximation can be made only by a linear function, such as when the number of data is small, correction is performed using this. In the case of this embodiment, there are 100 measurement positions, and a symmetric distortion can be obtained. For a symmetric distortion (first-order component, third-order component), a cubic (odd) function curve applied to the variation of y data with respect to x data is obtained.

【0041】[0041]

【数4】 とおき、観測データと求める曲線との差をεとすると、(Equation 4) And the difference between the observed data and the curve to be determined is ε,

【0042】[0042]

【数5】 とおける。(Equation 5) I can go.

【0043】[0043]

【数6】 (Equation 6)

【0044】[0044]

【数7】 なるa,bをもとめれば、対称ディストーションが求ま
る。以後、上記により求まった対称ディストーションの
1次成分、3次成分をそれぞれ
(Equation 7) If a and b are obtained, a symmetric distortion can be obtained. Thereafter, the first and third order components of the symmetric distortion obtained above are respectively

【0045】[0045]

【数8】 と表記する。(Equation 8) Notation.

【0046】次に前記により算出された対称ディストー
ションの補正について説明する。レンズG1、G2は、
それぞれある一定の敏感度をもっている。これは、あら
かじめわかっている値であり、本実施例の場合は、表1
のような場合を考える。
Next, the correction of the symmetric distortion calculated as described above will be described. The lenses G1 and G2 are
Each has a certain sensitivity. This is a known value, and in the case of this embodiment, Table 1
Consider the following case.

【0047】[0047]

【表1】 つまり、前記算出された対称ディストーションを補正す
るのに、レンズG1をx[um]、G2をy[um]ア
ップさせたとすると、
[Table 1] That is, assuming that the lens G1 is increased by x [um] and the lens G2 is increased by y [um] to correct the calculated symmetric distortion.

【0048】[0048]

【数9】 の連立方程式を解くことによってレンズG1、G2の補
正量が求まり、補正することができる。
(Equation 9) By solving the simultaneous equations, the correction amounts of the lenses G1 and G2 can be obtained and corrected.

【0049】[実施例2]重ね焼き露光を行なわない検
査用ウエハで、ディストーションの自動計測補正を行な
う装置について、図10を用いて説明する。第1ステッ
プ(S101〜S103)の自動検査補正工程は、上述
実施例と同一思想で実行できるので説明を省略する。
[Embodiment 2] An apparatus for performing automatic measurement correction of distortion on an inspection wafer not subjected to overprint exposure will be described with reference to FIG. The automatic inspection and correction process of the first step (S101 to S103) can be executed based on the same concept as the above-described embodiment, and thus the description is omitted.

【0050】第2ステップ(S104〜S105)は、
レチクルRTに描かれたパターンをウエハ上に塗布され
たレジストに露光する工程である。ここでは、上述実施
例1とは異なり1st露光のみ行なう。つまり、XYス
テージXYSを、lst露光レイアウトの第1ショット
が縮小投射レンズLNの下になるように移動し、露光用
シャッタSHTを開く。これにより、レチクルパターン
RTに照射された露光光源ILの光が、縮小投射レンズ
LNを通して1/5に縮小され、ウエハWFの上に塗布
されているレジストを感光しlst露光が行なわれる。
1st露光ではレンズLN全面を用いて4ショット露光
する。
The second step (S104-S105)
This is a step of exposing the pattern drawn on the reticle RT to the resist applied on the wafer. Here, unlike the first embodiment, only the first exposure is performed. That is, the XY stage XYS is moved so that the first shot of the 1st exposure layout is below the reduction projection lens LN, and the exposure shutter SHT is opened. Thus, the light of the exposure light source IL applied to the reticle pattern RT is reduced to 1/5 through the reduction projection lens LN, and the resist applied on the wafer WF is exposed to light, and the first exposure is performed.
In the first exposure, four-shot exposure is performed using the entire surface of the lens LN.

【0051】第3ステップ(S106)の自動検査補正
工程は、上述実施例1と同一思想で実行できるので説明
を省略する。
The automatic inspection and correction step in the third step (S106) can be executed based on the same concept as in the first embodiment, and therefore the description is omitted.

【0052】第4ステップ(S107〜S111)で
は、上述実施例1と同様にTVPA(ステップS00
8)およびAGA(ステップS009)を行なった後、
計測を行なう。すなわち、図11で示すレイアウトで、
ウエハ第1ショットから最終ショットまで順にXYステ
ージを一定の間隔(2.6235mm)で、ステップア
ンドリピートさせながら、ステージがステップした時の
座標と検査マークのある位置との差でディストーション
(ずれ量)を計測し(マークの本来の設計位置と計測し
た時のマーク位置のずれを計る)、測定値を制御装置C
U内部に蓄積する。
In the fourth step (S107 to S111), the TVPA (step S00) is performed as in the first embodiment.
8) and after performing AGA (step S009)
Perform measurement. That is, in the layout shown in FIG.
While the XY stage is step-and-repeat in order from the first shot to the last shot of the wafer at a fixed interval (2.6235 mm), the distortion (displacement amount) is determined by the difference between the coordinates when the stage steps and the position where the inspection mark is present. (Measuring the deviation between the original design position of the mark and the mark position when measured)
It accumulates inside U.

【0053】第5ステップ(S112〜S113)の自
動検査補正工程は、上述実施例1と同一思想で実行でき
るので説明を省略する。つまり、本発明においてディス
トーション(ずれ量)計測の算出の仕方は、どのように
行なってもかまわない。また、実施例1、2では、最小
二乗倍率および対称ディストーションにのみ説明したが
その他のディストーション成分を計測補正してもかまわ
ない。また、実施例1、2では、2枚のレンズG1、G
2での補正例を述べたが、他の補正方法で補正を行なっ
てもかまわない。また、実施例1、2では、図3、図1
0のフローチャートに“現像”の処理が入っている(ス
テップS006、S106)。
The automatic inspection and correction step in the fifth step (S112 to S113) can be executed based on the same concept as in the first embodiment, and therefore the description is omitted. That is, in the present invention, the method of calculating the distortion (shift amount) may be any method. In the first and second embodiments, only the least squares magnification and the symmetric distortion have been described, but other distortion components may be measured and corrected. In the first and second embodiments, the two lenses G1 and G
Although the correction example in 2 has been described, the correction may be performed by another correction method. In Examples 1 and 2, FIGS.
The process of "development" is included in the flowchart of step S0 (steps S006 and S106).

【0054】しかし、ディストーション(ずれ量)検査
の場合などは、現像処理を行なわなず、露光によるレジ
ストの変化を計測することによって、ずれ量検査を行な
う“潜像”とよばれる処理も実施されている。“潜像”
の場合、図3や図10の現像処理がなくなることにな
る。本発明はこれらフローの処理やシーケンスに限定さ
れない。なお、実施例1、2では触れなかったが、ウエ
ハをレジスト現像装置に自動搬送する際、コータCO、
ステッパST及びディベロッパDEを直列に結合して備
えていてもよい。例えば、図12に示すようなステッパ
ST、コータCO、ディベロッパDE間で搬送経路12
0を経てウエハをロボット搬送させてもよい。
However, in the case of a distortion (shift amount) inspection, a process called a "latent image" for performing a shift amount inspection is performed by measuring a change in resist due to exposure without performing a developing process. ing. “Latent image”
In this case, the development processing shown in FIGS. 3 and 10 is eliminated. The present invention is not limited to the processing and sequence of these flows. Although not mentioned in Examples 1 and 2, when the wafer is automatically transferred to the resist developing apparatus, the coater CO,
The stepper ST and the developer DE may be provided in series. For example, the transport path 12 between the stepper ST, the coater CO, and the developer DE as shown in FIG.
Alternatively, the wafer may be transferred by a robot through zero.

【0055】以上説明したように、上述実施例によれ
ば、半導体製造装置において、ウエハ位置ずれの自動計
測システムを露光装置であるステッパと、コータ、デベ
ロッパを含む周辺装置とで構成するようにしたため、ウ
エハプロセスごとのディストーション計測補正ができ
る。また、人によって行なわれていた従来のディストー
ション計測およびレンズの補正動作に比べて、計測精度
が向上し、かつ検査時間が短縮され、しかも検査条件や
精度の安定性を良好に維持することができる。
As described above, according to the above-described embodiment, in the semiconductor manufacturing apparatus, the automatic system for measuring the positional deviation of the wafer is constituted by the stepper as the exposure apparatus and the peripheral device including the coater and the developer. In addition, distortion measurement correction can be performed for each wafer process. Further, compared to the conventional distortion measurement and lens correction operation performed by a human, the measurement accuracy is improved, the inspection time is shortened, and the stability of the inspection conditions and accuracy can be maintained satisfactorily. .

【0056】次に、この露光装置を利用することができ
るデバイス製造例を説明する。図13は微小デバイス
(ICやLSI等の半導体チップ、液晶パネル、CC
D、薄膜磁気ヘッド、マイクロマシン等)の製造のフロ
ーを示す。ステップ1(回路設計)では半導体デバイス
の回路設計を行なう。ステップ2(マスク製作)では設
計した回路パターンを形成したマスクを製作する。一
方、ステップ3(ウエハ製造)ではシリコン等の材料を
用いてウエハを製造する。ステップ4(ウエハプロセ
ス)は前工程と呼ばれ、上記用意したマスクとウエハを
用いて、リソグラフィ技術によってウエハ上に実際の回
路を形成する。次のステップ5(組み立て)は後工程と
呼ばれ、ステップ4によって作製されたウエハを用いて
半導体チップ化する工程であり、アッセンブリ工程(ダ
イシング、ボンディング)、パッケージング工程(チッ
プ封入)等の工程を含む。ステップ6(検査)では、ス
テップ5で作製された半導体デバイスの動作確認テス
ト、耐久性テスト等の検査を行なう。こうした工程を経
て半導体デバイスが完成し、これを出荷(ステップ7)
する。
Next, a description will be given of an example of manufacturing a device that can use this exposure apparatus. FIG. 13 shows a micro device (a semiconductor chip such as an IC or an LSI, a liquid crystal panel, a CC)
D, thin-film magnetic head, micromachine, etc.). In step 1 (circuit design), the circuit of the semiconductor device is designed. Step 2 is a process for making a mask on the basis of the circuit pattern design. On the other hand, in step 3 (wafer manufacturing), a wafer is manufactured using a material such as silicon. Step 4 (wafer process) is called a pre-process, and an actual circuit is formed on the wafer by lithography using the prepared mask and wafer. The next step 5 (assembly) is called a post-process, and is a process of forming a semiconductor chip using the wafer produced in step 4, and includes processes such as an assembly process (dicing and bonding) and a packaging process (chip encapsulation). including. In step 6 (inspection), inspections such as an operation check test and a durability test of the semiconductor device manufactured in step 5 are performed. Through these steps, a semiconductor device is completed and shipped (Step 7)
I do.

【0057】図14は上記ウエハプロセスの詳細なフロ
ーを示す。ステップ11(酸化)ではウエハの表面を酸
化させる。ステップ12(CVD)ではウエハ表面に絶
縁膜を形成する。ステップ13(電極形成)ではウエハ
上に電極を蒸着によって形成する。ステップ14(イオ
ン打込み)ではウエハにイオンを打ち込む。ステップ1
5(レジスト処理)ではウエハに感光剤を塗布する。ス
テップ16(露光)では、上記説明した露光装置によっ
てマスクの回路パターンをウエハに焼付露光する。ステ
ップ17(現像)では露光したウエハを現像する。ステ
ップ18(エッチング)では現像したレジスト像以外の
部分を削り取る。ステップ19(レジスト剥離)では、
エッチングが済んで不要となったレジストを取り除く。
これらのステップを繰り返し行なうことによってウエハ
上に多重に回路パターンを形成する。本実施形態の製造
方法を用いれば、従来は製造が難しかった高集積度の半
導体デバイスを低コストで製造することができる。
FIG. 14 shows a detailed flow of the wafer process. Step 11 (oxidation) oxidizes the wafer's surface. Step 12 (CVD) forms an insulating film on the wafer surface. Step 13 (electrode formation) forms electrodes on the wafer by vapor deposition. In step 14 (ion implantation), ions are implanted into the wafer. Step 1
In 5 (resist processing), a photosensitive agent is applied to the wafer. Step 16 (exposure) uses the exposure apparatus described above to print and expose the circuit pattern of the mask onto the wafer. Step 17 (development) develops the exposed wafer. In step 18 (etching), portions other than the developed resist image are removed. In step 19 (resist removal),
After the etching, the unnecessary resist is removed.
By repeating these steps, multiple circuit patterns are formed on the wafer. By using the manufacturing method of the present embodiment, a highly integrated semiconductor device, which has conventionally been difficult to manufacture, can be manufactured at low cost.

【0058】[0058]

【発明の効果】以上説明したように本発明によれば、半
導体製造装置において、その情報処理手段が、原版の複
数マークを含むパターンを基板上に投影光学系を介して
露光して形成した各マークの像を、マーク検出手段で検
出し、その検出結果に基づいて投影光学系のディストー
ション値を得るようにしたため、ウエハプロセス毎のデ
ィストーションの計測補正を、半導体装置が本来有する
構成により、短時間で、自動的かつ高精度に行うことが
できる。
As described above, according to the present invention, in a semiconductor manufacturing apparatus, the information processing means forms each pattern formed by exposing a pattern including a plurality of marks of an original onto a substrate via a projection optical system. The image of the mark is detected by the mark detection means, and the distortion value of the projection optical system is obtained based on the detection result. Thus, it can be performed automatically and with high precision.

【0059】また、半導体製造装置のレジスト塗布手
段、基板現像手段、およびこれら手段と位置決め手段と
の間での基板搬送手段を用い、これらを制御してディス
トーションの計測補正を行うようにしたため、ウエハプ
ロセス毎のディストーションの計測補正を、半導体装置
が本来有する構成により、短時間で、自動的かつ高精度
に行うことができる。
In addition, since a resist coating unit, a substrate developing unit, and a substrate transporting unit between these units and the positioning unit of the semiconductor manufacturing apparatus are used and controlled to perform distortion measurement and correction, Due to the inherent configuration of the semiconductor device, distortion measurement correction for each process can be performed automatically and with high accuracy in a short time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施例1における半導体製造ライン
(装置)の構成を示す斜視図である。
FIG. 1 is a perspective view illustrating a configuration of a semiconductor manufacturing line (apparatus) according to a first embodiment of the present invention.

【図2】 本発明の実施例1におけるフローチャートで
ある。
FIG. 2 is a flowchart according to the first embodiment of the present invention.

【図3】 図2のフローチャートの1部の処理を示すフ
ローチャートである。
FIG. 3 is a flowchart showing a process of a part of the flowchart of FIG. 2;

【図4】 図3のフローチャートの1部の処理を示すフ
ローチャートである。
FIG. 4 is a flowchart showing a process of a part of the flowchart of FIG. 3;

【図5】 本発明の実施例1で使用するレチクルおよび
これによって形成される検査用マークを示す図である。
FIG. 5 is a diagram showing a reticle used in Example 1 of the present invention and an inspection mark formed by the reticle.

【図6】 本発明の実施例1で使用するウエハのレイア
ウトおよびウエハとレチクルの斜視図である。
FIG. 6 is a perspective view of a wafer layout and a wafer and a reticle used in the first embodiment of the present invention.

【図7】 本発明の実施例1で使用するマークの形成方
法を示す説明図である。
FIG. 7 is an explanatory diagram illustrating a mark forming method used in the first embodiment of the present invention.

【図8】 本発明の実施例1で説明するディストーショ
ン計測データのレイアウトを示す図である。
FIG. 8 is a diagram showing a layout of distortion measurement data described in the first embodiment of the present invention.

【図9】 本発明の実施例1で使用する装置に設置して
いるレンズの概略的な構成を示す図である。
FIG. 9 is a diagram showing a schematic configuration of a lens installed in an apparatus used in Embodiment 1 of the present invention.

【図10】 本発明の実施例2を示すフローチャートで
ある。
FIG. 10 is a flowchart showing a second embodiment of the present invention.

【図11】 本発明の実施例2のウエハのレイアウトを
示す図である。
FIG. 11 is a diagram showing a layout of a wafer according to a second embodiment of the present invention.

【図12】 本発明に適用可能なロボットによるウエハ
の搬送の様子を示す図である。
FIG. 12 is a view showing a state of transferring a wafer by a robot applicable to the present invention.

【図13】 図1の装置により製造し得る微小デバイス
の製造の流れを示すフローチャートである。
FIG. 13 is a flowchart showing a flow of manufacturing a micro device that can be manufactured by the apparatus of FIG. 1;

【図14】 図13におけるウエハプロセスの詳細な流
れを示すフローチャートである。
FIG. 14 is a flowchart showing a detailed flow of a wafer process in FIG. 13;

【符号の説明】[Explanation of symbols]

WF:ウエハ、CO:コータ、DE:ディベロッパ、S
T:ステッパ、RT:レチクル、WP:ずれ量計測用
(アライメント)マーク、CU:制御装置、LN:投影
レンズ、HAS:オートハンド、XYS:XYステー
ジ、WS:ウエハチャック、IFX,MRX:X方向レ
ーザ干渉計、IFY,MRY:X方向レーザ干渉計、M
X,MY:モータ、IL:露光光源、HAR:回収ハン
ド、G1,G2:レンズ、120:搬送経路。
WF: Wafer, CO: Coater, DE: Developer, S
T: stepper, RT: reticle, WP: misalignment measurement (alignment) mark, CU: controller, LN: projection lens, HAS: auto hand, XYS: XY stage, WS: wafer chuck, IFX, MRX: X direction Laser interferometer, IFY, MRY: X-direction laser interferometer, M
X, MY: motor, IL: exposure light source, HAR: collection hand, G1, G2: lens, 120: transport path.

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 原版のパターンを基板上に露光するため
の投影光学系と、前記基板を前記原版に対して位置決め
する位置決め手段と、露光に際して前記基板を前記原版
のパターンに位置合せするために前記基板上に形成され
たマークを検出するマーク検出手段と、その検出結果に
基づいて前記マークの位置を得、前記位置決め手段を制
御する情報処理手段とを備えた半導体製造装置におい
て、前記情報処理手段は、原版の複数マークを含むパタ
ーンを基板上に前記投影光学系を介して露光して形成し
た各マークの像を、前記マーク検出手段で検出し、その
検出結果に基づいて前記投影光学系のディストーション
値を得るものであることを特徴とする半導体製造装置。
A projection optical system for exposing a pattern of an original onto a substrate; positioning means for positioning the substrate with respect to the original; and a positioning device for aligning the substrate with the pattern of the original during exposure. A semiconductor manufacturing apparatus comprising: mark detection means for detecting a mark formed on the substrate; and information processing means for obtaining a position of the mark based on the detection result and controlling the positioning means. The means detects an image of each mark formed by exposing a pattern including a plurality of marks of an original on a substrate through the projection optical system by the mark detection means, and based on the detection result, the projection optical system A semiconductor manufacturing apparatus for obtaining a distortion value of:
【請求項2】 前記情報処理手段は、前記各マークの像
が前記マーク検出手段の検出位置に位置するように、設
計上の前記各マークの位置に従って、順次位置決めして
各マーク像の位置を得、その位置と前記設計上の位置と
に基づいて前記ディストーション値を得るものであるこ
とを特徴とする請求項1記載の半導体製造装置。
2. The information processing means sequentially positions the respective mark images in accordance with the design positions of the marks so that the image of each mark is located at the detection position of the mark detection means. 2. The semiconductor manufacturing apparatus according to claim 1, wherein the distortion value is obtained based on the obtained position and the designed position.
【請求項3】 前記情報処理手段は、前記基板上の各マ
ーク像と、この各マーク像に重ねて、前記投影光学系の
中心部のみを用いて露光して形成した前記原版の複数マ
ークのうちの1つの像とのずれを前記マーク検出手段に
より検出し、その結果に基づいて前記ディストーション
値を得るものであることを特徴とする請求項1記載の半
導体製造装置。
3. The information processing means includes: a plurality of marks of the original formed on each of the mark images on the substrate, and overlaid on the respective mark images by exposure using only a central portion of the projection optical system. 2. The semiconductor manufacturing apparatus according to claim 1, wherein a deviation from one of the images is detected by the mark detection means, and the distortion value is obtained based on a result of the detection.
【請求項4】 基板にレジストを塗布する手段、基板を
現像する手段、およびこれら手段と前記位置決め手段と
の間で基板を搬送する手段を備え、前記情報処理手段は
これらの手段を制御して、これら手段間の基板の搬送、
露光前の基板上へのレジストの塗布、および露光後の基
板の現像を行うものであることを特徴とする請求項1〜
3のいずれかに記載の半導体製造装置。
Means for applying a resist to the substrate, means for developing the substrate, and means for transporting the substrate between these means and the positioning means, wherein the information processing means controls these means. Transporting the substrate between these means,
Applying a resist on a substrate before exposure, and developing the substrate after exposure, characterized in that it performs
3. The semiconductor manufacturing apparatus according to any one of 3.
【請求項5】 前記投影光学系のディストーションを補
正する補正手段を備え、前記情報処理手段は、得られた
前記ディストーション値に基づいて前記補正手段により
前記ディストーションの補正を行うものであることを特
徴とする請求項1〜4のいずれかに記載の半導体製造装
置。
5. The image processing apparatus according to claim 1, further comprising a correction unit configured to correct distortion of the projection optical system, wherein the information processing unit corrects the distortion by the correction unit based on the obtained distortion value. The semiconductor manufacturing apparatus according to claim 1.
【請求項6】 前記マーク検出手段は前記マーク像を撮
像する撮像手段であり、前記情報処理手段は、その撮像
データを画像処理することにより、前記マーク像の位置
を得るものであることを特徴とする請求項1〜5のいず
れかに記載の半導体製造装置。
6. A method according to claim 1, wherein said mark detecting means is an image pick-up means for picking up the mark image, and said information processing means obtains the position of said mark image by image-processing the picked-up data. The semiconductor manufacturing apparatus according to claim 1.
【請求項7】 原版のパターンを基板上に露光するため
の投影光学系と、前記基板を前記原版に対して位置決め
する位置決め手段と、露光に際して前記基板を前記原版
のパターンに位置合せするために前記基板上に形成され
たマークを検出するマーク検出手段と、その検出結果に
基づいて前記マークの位置を得、前記位置決め手段を制
御する情報処理手段とを備えた半導体製造装置を用い、
前記情報処理手段の制御により、原版の複数マークを含
むパターンを前記投影光学系を介して基板上に露光し、
これにより基板上に形成された各マークの像を、前記マ
ーク検出手段で検出し、その検出結果に基づいて前記投
影光学系のディストーション値を得ることを特徴とする
ディストーション計測補正方法。
7. A projection optical system for exposing a pattern of an original onto a substrate, positioning means for positioning the substrate with respect to the original, and positioning the substrate with the pattern of the original during exposure. Using a mark detecting means for detecting a mark formed on the substrate, a position of the mark based on the detection result, using a semiconductor manufacturing apparatus having an information processing means for controlling the positioning means,
Under the control of the information processing means, a pattern including a plurality of marks of the original is exposed on the substrate through the projection optical system,
In this way, an image of each mark formed on the substrate is detected by the mark detecting means, and a distortion value of the projection optical system is obtained based on the detection result.
【請求項8】 前記ディストーション値を得るに際し、
前記情報処理手段の制御により、前記各マークの像が前
記マーク検出手段の検出位置に位置するように、設計上
の前記各マークの位置に従って、順次位置決めして各マ
ーク像の位置を得、その位置と前記設計上の位置とに基
づいて前記ディストーション値を得ることを特徴とする
請求項7記載のディストーション計測補正方法。
8. When obtaining the distortion value,
According to the control of the information processing means, the position of each mark image is obtained by sequentially positioning according to the design position of each mark so that the image of each mark is located at the detection position of the mark detection means. The distortion measurement correction method according to claim 7, wherein the distortion value is obtained based on a position and the design position.
【請求項9】 前記ディストーション値を得るに際し、
前記情報処理手段の制御により、前記投影光学系の中心
部のみを用いて、前記原版の複数マークのうちの1つの
像を、前記基板上に形成された各マークの像に重ねて露
光し、それぞれの重なりあった2つのマーク像間のずれ
を前記マーク検出手段により検出し、その結果に基づい
て前記ディストーション値を得ることを特徴とする請求
項7記載のディストーション計測補正方法。
9. When obtaining the distortion value,
Under the control of the information processing means, using only the central portion of the projection optical system, one image of the plurality of marks of the original is overlaid on the image of each mark formed on the substrate, and exposed. 8. The distortion measurement correction method according to claim 7, wherein a shift between the two overlapping mark images is detected by the mark detection means, and the distortion value is obtained based on the result.
【請求項10】 前記半導体製造装置は、レジストを塗
布する手段、基板を現像する手段、およびこれら手段と
前記位置決め手段との間で基板を搬送する手段を備え、
前記情報処理手段によりこれらの手段を制御して、これ
ら手段間の基板の搬送を行い、前記露光前に基板上へレ
ジストを塗布し、および前記露光後に基板の現像を行う
ことを特徴とする請求項7〜9のいずれかに記載のディ
ストーション計測補正方法。
10. The semiconductor manufacturing apparatus comprises: means for applying a resist, means for developing a substrate, and means for transporting a substrate between these means and the positioning means.
The information processing means controls these means, carries the substrate between these means, applies a resist on the substrate before the exposure, and develops the substrate after the exposure. Item 10. The distortion measurement correction method according to any one of Items 7 to 9.
【請求項11】 前記半導体製造装置は前記投影光学系
のディストーションを補正する補正手段を備え、前記情
報処理手段により、得られた前記ディストーション値に
基づいて前記補正手段により前記ディストーションの補
正を行うことを特徴とする請求項7〜10のいずれかに
記載のディストーション計測補正方法。
11. The semiconductor manufacturing apparatus according to claim 1, further comprising a correction unit configured to correct a distortion of the projection optical system, wherein the information processing unit corrects the distortion based on the obtained distortion value. The distortion measurement correction method according to claim 7, wherein:
【請求項12】 前記マーク検出手段は前記マーク像を
撮像する撮像手段であり、前記情報処理手段は、その撮
像データを画像処理することにより、前記マーク像の位
置を得ることを特徴とする請求項7〜11のいずれかに
記載のディストーション計測補正方法。
12. The mark detection unit is an imaging unit that captures the mark image, and the information processing unit obtains the position of the mark image by performing image processing on the captured data. Item 12. The distortion measurement correction method according to any one of Items 7 to 11.
【請求項13】 前記情報処理手段は、前記半導体製造
装置において前記ディストーションが変化するような操
作が行われたか否かを判定し、そのような操作が行われ
たと判定したときに前記ディストーション値の取得のた
めの動作を行うことを特徴とする請求項7〜12に記載
のディストーション計測方法。
13. The information processing means determines whether or not an operation that changes the distortion has been performed in the semiconductor manufacturing apparatus. When it is determined that such an operation has been performed, the distortion value of the distortion value is determined. 13. The distortion measuring method according to claim 7, wherein an operation for acquisition is performed.
【請求項14】 請求項7〜13のいずれかの方法によ
り、ディストーションの計測および補正を行いながら、
露光を行うことによりデバイスを製造することを特徴と
するデバイス製造方法。
14. The method according to claim 7, wherein the distortion is measured and corrected.
A device manufacturing method, wherein a device is manufactured by performing exposure.
JP16490197A 1997-06-09 1997-06-09 Exposure apparatus, method for obtaining distortion of projection optical system, and device manufacturing method Expired - Fee Related JP3797638B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16490197A JP3797638B2 (en) 1997-06-09 1997-06-09 Exposure apparatus, method for obtaining distortion of projection optical system, and device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16490197A JP3797638B2 (en) 1997-06-09 1997-06-09 Exposure apparatus, method for obtaining distortion of projection optical system, and device manufacturing method

Publications (2)

Publication Number Publication Date
JPH10340847A true JPH10340847A (en) 1998-12-22
JP3797638B2 JP3797638B2 (en) 2006-07-19

Family

ID=15802029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16490197A Expired - Fee Related JP3797638B2 (en) 1997-06-09 1997-06-09 Exposure apparatus, method for obtaining distortion of projection optical system, and device manufacturing method

Country Status (1)

Country Link
JP (1) JP3797638B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7100146B2 (en) 2002-08-09 2006-08-29 Kabushiki Kaisha Toshiba Design system of alignment marks for semiconductor manufacture
KR100860862B1 (en) 2005-09-02 2008-09-29 에이에스엠엘 네델란즈 비.브이. Position measurement system and lithographic apparatus
JP2013239639A (en) * 2012-05-16 2013-11-28 Canon Inc Exposure device and adjustment method therefor, displacement of pattern measurement method, and manufacturing method for device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7100146B2 (en) 2002-08-09 2006-08-29 Kabushiki Kaisha Toshiba Design system of alignment marks for semiconductor manufacture
KR100860862B1 (en) 2005-09-02 2008-09-29 에이에스엠엘 네델란즈 비.브이. Position measurement system and lithographic apparatus
JP2013239639A (en) * 2012-05-16 2013-11-28 Canon Inc Exposure device and adjustment method therefor, displacement of pattern measurement method, and manufacturing method for device

Also Published As

Publication number Publication date
JP3797638B2 (en) 2006-07-19

Similar Documents

Publication Publication Date Title
JP5096965B2 (en) Alignment method, alignment apparatus, exposure method, and device manufacturing method
JP3548428B2 (en) Position measuring apparatus and device manufacturing method using the same
US5249016A (en) Semiconductor device manufacturing system
US7692763B2 (en) Exposure apparatus
JP3402750B2 (en) Alignment method and device manufacturing method using the same
US6654096B1 (en) Exposure apparatus, and device manufacturing method
JP3962648B2 (en) Distortion measuring method and exposure apparatus
US20020037460A1 (en) Stage unit, measurement unit and measurement method, and exposure apparatus and exposure method
JP2002064046A (en) Method and system for exposure
US6342703B1 (en) Exposure apparatus, exposure method, and device manufacturing method employing the exposure method
JP3352354B2 (en) Exposure apparatus and device manufacturing method
US7311738B2 (en) Positioning apparatus
US20030020889A1 (en) Stage unit, measurement unit and measurement method, and exposure apparatus and exposure method
EP1372041A2 (en) Control of an apparatus for exposing a semiconductor device
US7333173B2 (en) Method to simplify twin stage scanner OVL machine matching
JP3797638B2 (en) Exposure apparatus, method for obtaining distortion of projection optical system, and device manufacturing method
JP2003017386A (en) Alignment method, method and apparatus for exposure, and method for manufacturing device
JP3332837B2 (en) Exposure apparatus, device manufacturing method, and mark position detection apparatus
JP2009170559A (en) Exposure device, and device manufacturing method
JP3576722B2 (en) Scanning exposure apparatus and device manufacturing method using the same
JP4454773B2 (en) Alignment method and alignment apparatus
JPH10270348A (en) Exposing device and manufacture of device
JP2002203773A (en) Aligner
JP2001274068A (en) Alignment method, manufacturing method of device, alignment device and aligner
JPH10223518A (en) Fabrication of device and aligner therefor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees