JPH10336452A - 画像読み取り装置 - Google Patents
画像読み取り装置Info
- Publication number
- JPH10336452A JPH10336452A JP9158132A JP15813297A JPH10336452A JP H10336452 A JPH10336452 A JP H10336452A JP 9158132 A JP9158132 A JP 9158132A JP 15813297 A JP15813297 A JP 15813297A JP H10336452 A JPH10336452 A JP H10336452A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- gradation
- color
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 階調性が最適となるようにサンプリング・ポ
イントを設定することができる画像読み取り装置を提供
する。 【解決手段】 画像読み取り装置は、カラーＣＣＤ１、
アナログ処理回路２（サンプルホールド回路３、合成回
路４、増幅回路５）、タイミング発生回路６、位相調整
回路７、Ａ／Ｄ変換器８、シェーディング補正回路９、
制御部１０を備える。そして位相調整回路７は、サンプ
ルホールド回路３のサンプル・クロック信号の位相、あ
るいはＡ／Ｄ変換器８のクロック信号の位相を調整す
る。具体的には、サンプル・クロック（またはＡ／Ｄク
ロック）の位相を初期値にしてＮ階調のグレーチャート
を読み取り、線形性の評価を各色毎に行い、線形性が最
良である位相に各色毎に設定する。従って、階調性能が
満足される。
イントを設定することができる画像読み取り装置を提供
する。 【解決手段】 画像読み取り装置は、カラーＣＣＤ１、
アナログ処理回路２（サンプルホールド回路３、合成回
路４、増幅回路５）、タイミング発生回路６、位相調整
回路７、Ａ／Ｄ変換器８、シェーディング補正回路９、
制御部１０を備える。そして位相調整回路７は、サンプ
ルホールド回路３のサンプル・クロック信号の位相、あ
るいはＡ／Ｄ変換器８のクロック信号の位相を調整す
る。具体的には、サンプル・クロック（またはＡ／Ｄク
ロック）の位相を初期値にしてＮ階調のグレーチャート
を読み取り、線形性の評価を各色毎に行い、線形性が最
良である位相に各色毎に設定する。従って、階調性能が
満足される。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル複写機、
プリンタ、スキャナ等に応用される画像読み取り装置に
関し、特に、階調性の調整技術に関する。
プリンタ、スキャナ等に応用される画像読み取り装置に
関し、特に、階調性の調整技術に関する。
【０００２】
【従来の技術】カラー画像を光学的に読み取って電気信
号に変換するカラーＣＣＤ、このカラーＣＣＤの出力信
号を信号処理するためのアナログ処理回路、アナログ処
理回路を駆動するためのタイミング発生回路、アナログ
処理回路の出力をアナログ／デジタル変換するＡ／Ｄ変
換器、シェーディング補正回路等を備えた画像読み取り
装置に関して種々の提案がなされている。
号に変換するカラーＣＣＤ、このカラーＣＣＤの出力信
号を信号処理するためのアナログ処理回路、アナログ処
理回路を駆動するためのタイミング発生回路、アナログ
処理回路の出力をアナログ／デジタル変換するＡ／Ｄ変
換器、シェーディング補正回路等を備えた画像読み取り
装置に関して種々の提案がなされている。
【０００３】ところで、画像読み取り装置の階調性能
は、ＣＣＤ等のイメージセンサからの出力信号や、後段
の処理回路のアナログ信号出力のサンプリング・ポイン
トに左右されることが大きい。それは、画像信号波形は
その前後の非画像信号波形や外来ノイズの影響により波
形がくずれるため、場所によってその線形性が損なわれ
るためである。また、単に波形の真ん中当たりをサンプ
リングしても、階調性能が満足されるとは限らない。
は、ＣＣＤ等のイメージセンサからの出力信号や、後段
の処理回路のアナログ信号出力のサンプリング・ポイン
トに左右されることが大きい。それは、画像信号波形は
その前後の非画像信号波形や外来ノイズの影響により波
形がくずれるため、場所によってその線形性が損なわれ
るためである。また、単に波形の真ん中当たりをサンプ
リングしても、階調性能が満足されるとは限らない。
【０００４】なお、階調補正に関して本出願人は、特開
平５−４８８９６号公報にデジタル信号の階調を補正す
る階調補正手段を有し、この階調補正手段が階調を補正
する場合の誤差を補正するように、イメージセンサによ
り読み取られた信号のレベルを調整し、Ａ／Ｄ変換器に
出力するＲＣ回路を備えることを提案している。このよ
うにすれば、アナログスイッチを省略して画素周波数が
高い場合にもカラー画像信号の色を補正することができ
る。
平５−４８８９６号公報にデジタル信号の階調を補正す
る階調補正手段を有し、この階調補正手段が階調を補正
する場合の誤差を補正するように、イメージセンサによ
り読み取られた信号のレベルを調整し、Ａ／Ｄ変換器に
出力するＲＣ回路を備えることを提案している。このよ
うにすれば、アナログスイッチを省略して画素周波数が
高い場合にもカラー画像信号の色を補正することができ
る。
【０００５】
【発明が解決しようとする課題】階調性を向上させる技
術は上記の他にも種々提案されているが、従来は階調性
に関しての調整は、白と黒の基準を決めた後、一定の中
間色（グレー）を読んで一定値になるように、ゲイン値
などを調整する方法が一般的である。しかし、この方法
だと上述したサンプリング・ポイントが適切でなかった
場合、調整した中間色以外では階調性がくずれてしまう
欠点がある。
術は上記の他にも種々提案されているが、従来は階調性
に関しての調整は、白と黒の基準を決めた後、一定の中
間色（グレー）を読んで一定値になるように、ゲイン値
などを調整する方法が一般的である。しかし、この方法
だと上述したサンプリング・ポイントが適切でなかった
場合、調整した中間色以外では階調性がくずれてしまう
欠点がある。
【０００６】本発明は、上記の従来技術の欠点を解消
し、基準となる複数階調（例えば、１０段）のグレース
ケールをサンプリング・ポイントを変えながら読み取
り、階調性が最適となるようにサンプリング・ポイント
を設定することができる画像読み取り装置を提供するこ
とを目的とする。
し、基準となる複数階調（例えば、１０段）のグレース
ケールをサンプリング・ポイントを変えながら読み取
り、階調性が最適となるようにサンプリング・ポイント
を設定することができる画像読み取り装置を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、画像を光学的に読み取って
電気信号に変換するイメージセンサと、イメージセンサ
の出力信号を信号処理する処理回路と、処理回路を駆動
するためのタイミング信号発生回路と、タイミング信号
位相調整手段とを有する画像読み取り装置において、上
記タイミング信号位相調整手段は、階調性の調整を行う
機能を有することを特徴とするものである。
に、請求項１記載の発明は、画像を光学的に読み取って
電気信号に変換するイメージセンサと、イメージセンサ
の出力信号を信号処理する処理回路と、処理回路を駆動
するためのタイミング信号発生回路と、タイミング信号
位相調整手段とを有する画像読み取り装置において、上
記タイミング信号位相調整手段は、階調性の調整を行う
機能を有することを特徴とするものである。
【０００８】また請求項２記載の発明は、請求項１記載
の発明において、上記タイミング信号位相調整手段は、
サンプルホールド回路のサンプルクロック信号の位相を
調整することを特徴とするものである。
の発明において、上記タイミング信号位相調整手段は、
サンプルホールド回路のサンプルクロック信号の位相を
調整することを特徴とするものである。
【０００９】また請求項３記載の発明は、請求項１記載
の発明において、上記タイミング信号位相調整手段は、
Ａ／Ｄ変換器のクロック信号の位相を調整することを特
徴とするものである。
の発明において、上記タイミング信号位相調整手段は、
Ａ／Ｄ変換器のクロック信号の位相を調整することを特
徴とするものである。
【００１０】また請求項４記載の発明は、請求項１記載
の発明において、上記イメージセンサはカラーイメージ
センサであり、上記処理回路は各色の出力信号を信号処
理すると共に、上記タイミング信号位相調整手段は各色
毎に階調性の調整を行うことを特徴とするものである。
の発明において、上記イメージセンサはカラーイメージ
センサであり、上記処理回路は各色の出力信号を信号処
理すると共に、上記タイミング信号位相調整手段は各色
毎に階調性の調整を行うことを特徴とするものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照しながら説明する。図１は本発明の実施の形
態を示す画像読み取り装置のブロック図である。図１に
示すように、画像読み取り装置は、カラーＣＣＤ１、カ
ラーＣＣＤ１の出力をアナログ処理するために、サンプ
ルホールド回路３、合成回路４、増幅回路５を有するア
ナログ処理回路２、タイミング発生回路６、位相調整回
路７、Ａ／Ｄ変換器８、シェーディング補正回路９、制
御部１０を備えている。
図面を参照しながら説明する。図１は本発明の実施の形
態を示す画像読み取り装置のブロック図である。図１に
示すように、画像読み取り装置は、カラーＣＣＤ１、カ
ラーＣＣＤ１の出力をアナログ処理するために、サンプ
ルホールド回路３、合成回路４、増幅回路５を有するア
ナログ処理回路２、タイミング発生回路６、位相調整回
路７、Ａ／Ｄ変換器８、シェーディング補正回路９、制
御部１０を備えている。
【００１２】カラーＣＣＤ１は、読み取った画像信号を
Ｒ，Ｇ，ＢそれぞれＯＤＤ、ＥＶＥＮ毎に出力する。な
お、ＯＤＤ、ＥＶＥＮは、カラーＣＣＤ１の奇数番目と
偶数番目の画素の出力信号で、特に高速で動作させるＣ
ＣＤでは出力の効率を上げるためにこのように２相にな
っている。
Ｒ，Ｇ，ＢそれぞれＯＤＤ、ＥＶＥＮ毎に出力する。な
お、ＯＤＤ、ＥＶＥＮは、カラーＣＣＤ１の奇数番目と
偶数番目の画素の出力信号で、特に高速で動作させるＣ
ＣＤでは出力の効率を上げるためにこのように２相にな
っている。
【００１３】アナログ処理回路２を構成するサンプルホ
ールド回路３は、サンプルクロックに同期して画像出力
期間中の信号をサンプルホールドする。合成回路４でＯ
ＤＤ、ＥＶＥＮ信号を合成後、増幅回路５で後段のＡ／
Ｄ変換に適切なレベルに増幅する。
ールド回路３は、サンプルクロックに同期して画像出力
期間中の信号をサンプルホールドする。合成回路４でＯ
ＤＤ、ＥＶＥＮ信号を合成後、増幅回路５で後段のＡ／
Ｄ変換に適切なレベルに増幅する。
【００１４】次のＡ／Ｄ変換器８では、Ａ／Ｄクロック
に同期して各色のアナログ信号を多値のデジタル信号に
変換する。次のシェーディング補正回路９では、白シェ
ーディング補正と黒シェーディング補正を行い、白デー
タと黒データを正規化をして読み取りデータとして出力
する。
に同期して各色のアナログ信号を多値のデジタル信号に
変換する。次のシェーディング補正回路９では、白シェ
ーディング補正と黒シェーディング補正を行い、白デー
タと黒データを正規化をして読み取りデータとして出力
する。
【００１５】タイミング発生回路６は、各処理ユニット
３，４，５に必要なタイミング信号を生成する。この回
路には位相調整回路７が含まれる。制御部１０は、画像
読み取り装置全体のシーケンスコントロールをすると共
に、階調調整時はサンプルクロックの位相を調整しなが
ら、グレーチャートを読み取ったシェーディング補正後
のデータから階調線形性の評価を行って位相の最適化を
行う。
３，４，５に必要なタイミング信号を生成する。この回
路には位相調整回路７が含まれる。制御部１０は、画像
読み取り装置全体のシーケンスコントロールをすると共
に、階調調整時はサンプルクロックの位相を調整しなが
ら、グレーチャートを読み取ったシェーディング補正後
のデータから階調線形性の評価を行って位相の最適化を
行う。
【００１６】ＯＤＤ、ＥＶＥＮは互いに半位相ずれてい
て、それぞれの１画素内は、リセット期間、フィードス
ルー期間、画像出力期間からなっている。画像出力期間
は１画素内の半分を占めているに過ぎず、かつ平坦で出
力が安定している期間はそのまた半分程である。まず、
サンプルホールド回路３で安定している期間をサンプル
ホールドする。
て、それぞれの１画素内は、リセット期間、フィードス
ルー期間、画像出力期間からなっている。画像出力期間
は１画素内の半分を占めているに過ぎず、かつ平坦で出
力が安定している期間はそのまた半分程である。まず、
サンプルホールド回路３で安定している期間をサンプル
ホールドする。
【００１７】ＯＤＤ、ＥＶＥＮの合成をする合成回路４
は、いわゆるゲート回路で、合成クロックが「Ｈ」、Ｏ
ＤＤが「Ｌ」、ＥＶＥＮが有効となる。サンプルクロッ
ク、合成クロック、Ａ／Ｄクロックのタイミング信号
は、タイミング発生回路６で作られ、アナログ処理回路
２に送られている。タイミング発生回路６は、ロジック
回路の集合体で、それぞれの信号処理に最適なタイミン
グを得られるよう、製品の設計段階でＬＳＩ化するのが
一般的である。
は、いわゆるゲート回路で、合成クロックが「Ｈ」、Ｏ
ＤＤが「Ｌ」、ＥＶＥＮが有効となる。サンプルクロッ
ク、合成クロック、Ａ／Ｄクロックのタイミング信号
は、タイミング発生回路６で作られ、アナログ処理回路
２に送られている。タイミング発生回路６は、ロジック
回路の集合体で、それぞれの信号処理に最適なタイミン
グを得られるよう、製品の設計段階でＬＳＩ化するのが
一般的である。
【００１８】位相調整回路７は、ゲート回路を複数個並
べて遅延量を選択してもよいし、ＲＣＬ回路で各定数を
可変とすることで遅延量を選択してもよく、特に限定は
ない。
べて遅延量を選択してもよいし、ＲＣＬ回路で各定数を
可変とすることで遅延量を選択してもよく、特に限定は
ない。
【００１９】図２はＣＣＤからの１画素の波形とサンプ
ル・クロックの関係を表した図である。１画素の波形
は、リセット期間、フィードスルー期間、画像出力期間
に分かれる。サンプル・クロックは、画像出力期間の短
い期間（例えば、３０ｎ秒）「Ｈ」となってサンプリン
グし、立ち下がりでホールドする。位相調整する範囲
は、画像出力期間中、例えば〜調整可能とする。こ
の期間の波形は、ＣＣＤに入力する光の強さが強くなる
のに応じて、波形Ａ→波形Ｂ→波形Ｃ→波形Ｄのように
変化する。波形が相似形のまま大きくなるのではない
し、実線波形のフラット部ならどこでもよい訳でもな
い。従って、各位相設定値で図３に示すような基準とな
るグレーチャートを実際に読み取って階調線形性を評価
してみないと、正確に最適な位相設定値は求められな
い。
ル・クロックの関係を表した図である。１画素の波形
は、リセット期間、フィードスルー期間、画像出力期間
に分かれる。サンプル・クロックは、画像出力期間の短
い期間（例えば、３０ｎ秒）「Ｈ」となってサンプリン
グし、立ち下がりでホールドする。位相調整する範囲
は、画像出力期間中、例えば〜調整可能とする。こ
の期間の波形は、ＣＣＤに入力する光の強さが強くなる
のに応じて、波形Ａ→波形Ｂ→波形Ｃ→波形Ｄのように
変化する。波形が相似形のまま大きくなるのではない
し、実線波形のフラット部ならどこでもよい訳でもな
い。従って、各位相設定値で図３に示すような基準とな
るグレーチャートを実際に読み取って階調線形性を評価
してみないと、正確に最適な位相設定値は求められな
い。
【００２０】図１に示すアナログ処理回路２において、
サンプルホールド回路３が無い回路構成の場合、Ａ／Ｄ
変換器８のＡ／Ｄクロックが前述のサンプル・クロック
の役割をする。Ａ／Ｄクロックに位相調整回路を設け、
位相をふって階調線形性を評価する。
サンプルホールド回路３が無い回路構成の場合、Ａ／Ｄ
変換器８のＡ／Ｄクロックが前述のサンプル・クロック
の役割をする。Ａ／Ｄクロックに位相調整回路を設け、
位相をふって階調線形性を評価する。
【００２１】図４は本発明の実施の形態の階調性調整制
御のフローチャートである。階調性調整が実施される
と、まずサンプル・クロック（またはＡ／Ｄクロック）
の位相を初期化して、Ｎ階調のグレーチャートを読み取
る（Ｓ１）。次に各段のグレー部の読み取り値を各色信
号毎にメモリにストアする（Ｓ２）。そしてストアされ
た値から白から黒までの線形性の評価を各色毎に行う
（Ｓ３）。位相調整値を次の値にして、同様な読み取
り、評価を行う（Ｓ４）。全ての位相調整値の評価が終
了したら（Ｓ５でＹ）、線形性が最良である位相に各色
毎に設定する（Ｓ６）。
御のフローチャートである。階調性調整が実施される
と、まずサンプル・クロック（またはＡ／Ｄクロック）
の位相を初期化して、Ｎ階調のグレーチャートを読み取
る（Ｓ１）。次に各段のグレー部の読み取り値を各色信
号毎にメモリにストアする（Ｓ２）。そしてストアされ
た値から白から黒までの線形性の評価を各色毎に行う
（Ｓ３）。位相調整値を次の値にして、同様な読み取
り、評価を行う（Ｓ４）。全ての位相調整値の評価が終
了したら（Ｓ５でＹ）、線形性が最良である位相に各色
毎に設定する（Ｓ６）。
【００２２】図５は図４に示す線形性評価方法を実施す
るための特性図である。最も明るい白部の目標値と最も
暗い黒部の目標値を直線で結んだ理想特性に対して、グ
レーチャートの各段での読み取り値とのずれ（差）の総
和を演算して評価値とし、位相調整毎の評価値を比較し
て、最も小さい値の調整値に設定すればよい。
るための特性図である。最も明るい白部の目標値と最も
暗い黒部の目標値を直線で結んだ理想特性に対して、グ
レーチャートの各段での読み取り値とのずれ（差）の総
和を演算して評価値とし、位相調整毎の評価値を比較し
て、最も小さい値の調整値に設定すればよい。
【００２３】本発明の実施の形態の画像読み取り装置
は、カラーＣＣＤ１、アナログ処理回路２（サンプルホ
ールド回路３、合成回路４、増幅回路５）、タイミング
発生回路６、位相調整回路７、Ａ／Ｄ変換器８、シェー
ディング補正回路９、制御部１０を備える。そして位相
調整回路７は、サンプルホールド回路３のサンプル・ク
ロック信号の位相、あるいはＡ／Ｄ変換器８のクロック
信号の位相を調整する。
は、カラーＣＣＤ１、アナログ処理回路２（サンプルホ
ールド回路３、合成回路４、増幅回路５）、タイミング
発生回路６、位相調整回路７、Ａ／Ｄ変換器８、シェー
ディング補正回路９、制御部１０を備える。そして位相
調整回路７は、サンプルホールド回路３のサンプル・ク
ロック信号の位相、あるいはＡ／Ｄ変換器８のクロック
信号の位相を調整する。
【００２４】具体的には、サンプル・クロック（または
Ａ／Ｄクロック）の位相を初期値にしてＮ階調のグレー
チャートを読み取り、線形性の評価を各色毎に行い、線
形性が最良である位相に各色毎に設定する。従って、階
調性能が満足される。
Ａ／Ｄクロック）の位相を初期値にしてＮ階調のグレー
チャートを読み取り、線形性の評価を各色毎に行い、線
形性が最良である位相に各色毎に設定する。従って、階
調性能が満足される。
【００２５】
【発明の効果】請求項１記載の発明によれば、ＣＣＤか
らの画像信号波形の中で最適ポイントをサンプルするの
で、階調線形性が最適となる。
らの画像信号波形の中で最適ポイントをサンプルするの
で、階調線形性が最適となる。
【００２６】請求項２，３記載の発明によれば、回路構
成がサンプルホールド回路を含む場合はサンプル・クロ
ック、含まない場合はＡ／Ｄクロックの位相調整によ
り、階調線形性が最適となる。
成がサンプルホールド回路を含む場合はサンプル・クロ
ック、含まない場合はＡ／Ｄクロックの位相調整によ
り、階調線形性が最適となる。
【００２７】請求項４記載の発明によれば、カラー画像
読み取り装置においても、各色信号毎に最適ポイントが
設定できるので、各色信号の階調線形性が最適となる。
読み取り装置においても、各色信号毎に最適ポイントが
設定できるので、各色信号の階調線形性が最適となる。
【図１】本発明の実施の形態を示す画像読み取り装置の
ブロック図である。
ブロック図である。
【図２】ＣＣＤからの１画素の波形とサンプル・クロッ
クの関係を表した図である。
クの関係を表した図である。
【図３】グレーチャートを示す図である。
【図４】本発明の実施の形態の階調性調整制御のフロー
チャートである。
チャートである。
【図５】図４に示す線形性評価方法を実施するための特
性図である。
性図である。
１ カラーＣＣＤ ２ アナログ処理回路 ３ サンプルホールド回路 ４ 合成回路 ５ 増幅回路 ６ タイミング発生回路 ７ 位相調整回路 ８ Ａ／Ｄ変換器 ９ シェーディング補正回路 １０ 制御部
Claims (4)
- 【請求項１】 画像を光学的に読み取って電気信号に変
換するイメージセンサと、イメージセンサの出力信号を
信号処理する処理回路と、処理回路を駆動するためのタ
イミング信号発生回路と、タイミング信号位相調整手段
とを有する画像読み取り装置において、 上記タイミング信号位相調整手段は、階調性の調整を行
う機能を有することを特徴とする画像読み取り装置。 - 【請求項２】 請求項１記載において、 上記タイミング信号位相調整手段は、サンプルホールド
回路のサンプルクロック信号の位相を調整することを特
徴とする画像読み取り装置。 - 【請求項３】 請求項１記載において、 上記タイミング信号位相調整手段は、Ａ／Ｄ変換器のク
ロック信号の位相を調整することを特徴とする画像読み
取り装置。 - 【請求項４】 請求項１記載において、 上記イメージセンサはカラーイメージセンサであり、上
記処理回路は各色の出力信号を信号処理すると共に、上
記タイミング信号位相調整手段は各色毎に階調性の調整
を行うことを特徴とする画像読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158132A JPH10336452A (ja) | 1997-05-30 | 1997-05-30 | 画像読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158132A JPH10336452A (ja) | 1997-05-30 | 1997-05-30 | 画像読み取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10336452A true JPH10336452A (ja) | 1998-12-18 |
Family
ID=15664985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9158132A Pending JPH10336452A (ja) | 1997-05-30 | 1997-05-30 | 画像読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10336452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204910B1 (en) | 1998-09-03 | 2001-03-20 | Toshiba Tec Kabushiki Kaisha | Image processing system operable at high speed |
-
1997
- 1997-05-30 JP JP9158132A patent/JPH10336452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204910B1 (en) | 1998-09-03 | 2001-03-20 | Toshiba Tec Kabushiki Kaisha | Image processing system operable at high speed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7542081B2 (en) | Image input apparatus | |
| JP4260696B2 (ja) | 固体撮像装置、イメージセンサ、画像処理装置、及び撮像方法 | |
| US6522359B1 (en) | Image signal processing apparatus for image sensor | |
| US6204910B1 (en) | Image processing system operable at high speed | |
| JP4357575B2 (ja) | ヘッド分離型カメラ | |
| JPH10336452A (ja) | 画像読み取り装置 | |
| JP2001211297A (ja) | 画像読み取り装置、方法及び記憶媒体 | |
| JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
| JP4101192B2 (ja) | 画像読取装置及び画像処理装置 | |
| JP3080466B2 (ja) | 画像入力装置 | |
| JP3193753B2 (ja) | 画像読み取り装置 | |
| JPH0614188A (ja) | 画像処理装置 | |
| JP2005176187A (ja) | 読み取りデバイス制御信号生成回路 | |
| JP4121981B2 (ja) | 画像読取装置 | |
| JP2002281235A (ja) | 画像読み取り装置 | |
| JP2000041151A (ja) | カラー画像読取装置 | |
| KR100256893B1 (ko) | 화상데이타 감마 보정장치 | |
| JPH07154597A (ja) | 画像読み取り装置の画像データ調整方法 | |
| JPH0937022A (ja) | 多素子センサの校正方法及びその装置 | |
| JPH0779345A (ja) | イメージセンサ出力補正回路 | |
| JP3948694B2 (ja) | 画像読取装置及び該画像読取装置を備えた画像処理装置 | |
| KR100250361B1 (ko) | 화상 입력장치의 전처리기 및 이를 이용한 화상왜곡보정방법 | |
| JP2002199213A (ja) | 画像読取装置 | |
| JPH1023250A (ja) | 画像読取装置 | |
| JP2005236630A (ja) | 画像読取装置、画像形成装置及び画像読取方法 |