JPH1032281A - Semiconductor circuit board with built-in resistor - Google Patents
Semiconductor circuit board with built-in resistorInfo
- Publication number
- JPH1032281A JPH1032281A JP18442296A JP18442296A JPH1032281A JP H1032281 A JPH1032281 A JP H1032281A JP 18442296 A JP18442296 A JP 18442296A JP 18442296 A JP18442296 A JP 18442296A JP H1032281 A JPH1032281 A JP H1032281A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chromate
- semiconductor circuit
- chromium
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高速動作ICチップ
をマウントするマイクロストリップライン構造を有する
半導体基板において、接続点における信号波形の乱れを
低減させるために設置された終端抵抗を内蔵した半導体
回路基板およびその作製方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor circuit having a microstrip line structure for mounting a high-speed operation IC chip and having a built-in terminating resistor for reducing signal waveform disturbance at a connection point. The present invention relates to a substrate and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】プリント回路基板内に抵抗を入れる場合
には、回路間に抵抗部品を実装する事が一般であるが、
実装の際の接続信頼性の問題や実装体積の問題があり、
今後の小型化・多ピン化の趨勢に合致しなくなってい
る。この問題を解決するため、プリント回路基板内に、
シート状抵抗を形成する方法としては、ガラス繊維入り
のエポキシ系樹脂、ＢＴ樹脂、マレイミド系ポリイミド
樹脂の片面もしくは両面に、電気メッキにより形成され
たリンを含むNi層をシート状抵抗体として、銅箔上に形
成した金属箔を接着した基材を用いた方法(米国特許380
8576号)等が知られている。しかしながら、この方法で
は、銅箔とリンを含むNi層からなるシート状抵抗とのエ
ッチング選択性が低いという問題点が残されているのが
現状である。そのため、加工法として次のような方法
（工程１〜３）が採られているが（特公平３−７１６９
６号公報）、管理幅が狭いという困難さが残されてい
る。2. Description of the Related Art When a resistor is provided in a printed circuit board, it is general to mount a resistor component between the circuits.
There is a problem of connection reliability and mounting volume at the time of mounting,
It is no longer compatible with the trend of miniaturization and increase of pins in the future. To solve this problem, in the printed circuit board,
As a method of forming a sheet-shaped resistor, one or both surfaces of an epoxy resin, a BT resin, and a maleimide-based polyimide resin containing glass fiber, an Ni layer containing phosphorus formed by electroplating is used as a sheet-shaped resistor, A method using a substrate to which a metal foil formed on a foil is bonded (U.S. Pat.
No. 8576) is known. However, this method still has a problem that etching selectivity between a copper foil and a sheet-like resistor formed of a Ni layer containing phosphorus is low. For this reason, the following method (steps 1 to 3) has been adopted as a processing method (Japanese Patent Publication No. 3-7169).
No. 6), the difficulty that the management width is narrow remains.
【０００３】すなわち、工程１：電送ラインを形成後公
知の方法でマスクしたのち、銅箔層とリンを含むNi層に
対してエッチング選択性の小さい、塩化第二銅やアンモ
ニア液といったエッチング液を用いて銅箔層とリンを含
むNi層からなる電送ラインを形成する。[0003] Step 1: After forming a transmission line and masking by a known method, an etching solution such as cupric chloride or an ammonia solution having a small etching selectivity with respect to a copper foil layer and a Ni layer containing phosphorus is used. A transmission line composed of a copper foil layer and a Ni layer containing phosphorus is formed using the method.
【０００４】工程２：エッチング速度の小さいリンを含
むNi層が電送ライン以外の場所に不要な層として残るの
で、この層を、銅箔層とリンを含むNi層とのエッチング
選択性が高い、硫酸銅／濃硫酸エッチング液を用いて、
銅の部分をサイドエッチングしないよう注意しながら、
リンを含むNi層のエッチングを行い除去する。Step 2: Since a phosphorus-containing Ni layer having a low etching rate remains as an unnecessary layer at a place other than the transmission line, this layer has a high etching selectivity between a copper foil layer and a phosphorus-containing Ni layer. Using a copper sulfate / concentrated sulfuric acid etching solution,
Be careful not to side-etch the copper part,
The Ni layer containing phosphorus is removed by etching.
【０００５】工程３：シート状抵抗形成用レジストを公
知の方法で形成し、その次に、銅箔とリンを含むNi層に
対して選択性が小さいアンモニアを含むアルカリエッチ
ング液で銅のエッチングを行い銅のみを除去する。この
操作は、リンを含むNi層をエッチングしないように、エ
ッチング温度、時間等厳密に注意しながら、電送ライン
上の銅箔のみを一部除去し、電送ラインの一部にリンを
含むNi層からなるシート状抵抗を形成するのである。Step 3: A resist for forming a sheet-like resistor is formed by a known method, and then copper is etched with an alkaline etching solution containing ammonia having a small selectivity to a copper foil and a Ni layer containing phosphorus. To remove only copper. This operation removes only a part of the copper foil on the power transmission line, paying careful attention to the etching temperature, time, etc. so that the Ni layer containing phosphorus is not etched, Thus, a sheet-shaped resistor composed of
【０００６】このような方法の場合、リンを含むNi層の
一部がどうしてもエッチングされてしまうことで、抵抗
値が変化してしまっていた。通常、クロック周波数が30
0MHz以上といった高速ICに用いられる終端抵抗は規定値
の±５％以下の制度を要求されているために、膜厚で±
２％以内であることが望ましいが、シート状抵抗形成後
に、多くの場合にはレーザートリミングを行う工程が必
要があった。該公報以外にも、シート抵抗としてNi系合
金を使用する技術が知られているが（特開平3-71696号
公報、特開平3-180094号公報、いずれも、多かれ、少な
かれ前記と同様なエッチング選択性の問題を抱えてい
る。In such a method, a part of the phosphorus-containing Ni layer is necessarily etched, so that the resistance value has changed. Typically, a clock frequency of 30
The terminating resistance used for high-speed ICs such as 0 MHz or higher is required to be less than ± 5% of the specified value.
Although it is desirable to be within 2%, a step of performing laser trimming after the formation of the sheet-like resistor is often required. In addition to this publication, a technique using a Ni-based alloy as the sheet resistance is known (Japanese Patent Application Laid-Open No. 3-71696, Japanese Patent Application Laid-Open No. 3-180094, all of which are more or less etching similar to the above). Have selectivity issues.
【０００７】[0007]
【発明が解決しようとする課題】本発明の課題は銅との
エッチング選択性が高く、かつ、エッチング可能で耐久
性に優れた金属を抵抗層に適用することにより、抵抗精
度を高めると同時に、絶縁性基材側の表面粗度を制御す
ることにより、絶縁性基材との接着力が高いシート状抵
抗を内蔵した半導体回路基板を提供することである。ま
た、アースラインと外部接続用端子間にシート状抵抗を
終端抵抗として設け、接続点における信号波形の乱れを
低減させる技術を提起することにある。SUMMARY OF THE INVENTION An object of the present invention is to improve the resistance accuracy by applying a metal having a high etching selectivity to copper, and capable of being etched and having excellent durability, to a resistance layer. An object of the present invention is to provide a semiconductor circuit board having a built-in sheet-like resistor having a high adhesive strength to an insulating substrate by controlling the surface roughness of the insulating substrate. Another object of the present invention is to provide a technique for providing a sheet-shaped resistor as a terminating resistor between an earth line and an external connection terminal to reduce disturbance of a signal waveform at a connection point.
【０００８】[0008]
【課題を解決するための手段】本発明は、（１） 銅箔
上に、金属クロム層および／または金属クロムを含むク
ロメート層が形成され、更にクロメート層が順に形成さ
れる処理を施してなる、表面処理銅箔（以下表面処理銅
箔１と略す）を、絶縁性基材に該クロメート層が接触す
るように接着された配線基材を用いて加工形成される半
導体回路基板において、パターニング形成された表面処
理銅箔１からなる電送ライン上の一部の銅を除去し、ア
ースラインと電気的外部接続用端子間で、金属クロム層
および／または金属クロムを含むクロメート層と、およ
びクロメート層（以下クロメート抵抗層１と略す）から
なるシート状抵抗が終端抵抗として加工形成されること
を特徴とする半導体回路基板、（２） 銅箔上に、クロ
ム合金層および／またはクロム合金を含むクロメート層
が形成され、更にクロメート層が順に形成される処理を
施してなる、表面処理銅箔（以下表面処理銅箔２と略
す）を、絶縁性基材に該クロメート層が接触するように
接着された配線基材を用いて加工形成される半導体回路
基板において、パターニング形成された表面処理銅箔２
からなる電送ライン上の一部の銅を除去し、アースライ
ンと電気的外部接続用端子間で、クロム合金層および／
またはクロム合金を含むクロメート層と、およびクロメ
ート層（以下クロメート抵抗層２と略す）からなるシー
ト状抵抗が終端抵抗として加工形成されることを特徴と
する半導体回路基板、（３） 表面処理銅箔１の、該表
面処理が電解メッキで行われ、表面処理層が銅側に緻密
な金属光沢を有する金属クロム層および／または金属ク
ロムを含むクロメート層、絶縁基材側に中心線表面粗さ
が０．０５〜２．０μｍである粗面状態のクロメート層
を有する事を特徴とする（１）記載の半導体回路基板、
（４） 表面処理銅箔２の、該表面処理が電解メッキで
行われ、表面処理層が銅側に緻密な金属光沢を有するク
ロム合金層および／またはクロム合金を含むクロメート
層、絶縁基材側に中心線表面粗さが０．０５〜２．０μ
ｍである粗面状態のクロメート層を有する事を特徴とす
る（２）記載の半導体回路基板、（５） （１）記載の
半導体回路基板の製造方法であって、金属クロム層およ
び／または金属クロムを含むクロメート層およびクロメ
ート層からなる表面処理層のエッチングにおいて、濃
度：２Ｎ〜１０Ｎ、液温度：４０℃〜９５℃の塩酸水溶
液を使用してエッチングすることを特徴とする半導体回
路基板の製造方法、（６） （２）記載の半導体回路基
板の製造方法であって、クロム合金層および／またはク
ロム合金を含むクロメート層と、およびクロメート層か
らなる表面処理層のエッチングにおいて、濃度：２Ｎ〜
１０Ｎ、液温度：４０℃〜９５℃の塩酸水溶液を使用し
てエッチングすることを特徴とする半導体回路基板の製
造方法である。According to the present invention, there is provided (1) a treatment in which a metal chromium layer and / or a chromate layer containing metal chromium are formed on a copper foil, and a chromate layer is formed in order. A surface-treated copper foil (hereinafter abbreviated as surface-treated copper foil 1) is patterned on a semiconductor circuit board formed by using a wiring base material adhered to an insulating base material so that the chromate layer is in contact therewith. A portion of the copper on the transmission line made of the treated surface-treated copper foil 1 is removed, and a metal chromium layer and / or a chromate layer containing metal chromium, and a chromate layer are provided between the ground line and the terminal for electrical external connection. (2) A semiconductor circuit board characterized in that a sheet-like resistor comprising a chromate resistor layer 1 is formed as a terminating resistor, (2) a chromium alloy layer and / or A surface-treated copper foil (hereinafter abbreviated as surface-treated copper foil 2) formed by forming a chromate layer containing a chromium alloy and further forming a chromate layer in order, In a semiconductor circuit board processed and formed using a wiring base material adhered so as to be in contact with a surface-treated copper foil 2 patterned and formed,
A part of the copper on the transmission line consisting of is removed, and the chromium alloy layer and / or
Or a semiconductor circuit board characterized in that a sheet-like resistor comprising a chromate layer containing a chromium alloy and a chromate layer (hereinafter abbreviated as a chromate resistance layer 2) is processed and formed as a terminating resistor, (3) a surface-treated copper foil 1, the surface treatment is performed by electrolytic plating, the surface treatment layer has a metal chromium layer having a dense metallic luster and / or a chromate layer containing metal chromium on the copper side, and a center line surface roughness on the insulating substrate side. The semiconductor circuit board according to (1), further comprising a chromate layer having a rough surface of 0.05 to 2.0 μm.
(4) The surface treatment of the surface-treated copper foil 2 is performed by electrolytic plating, and the surface treatment layer has a dense metallic luster on the copper side and / or a chromate layer containing a chromium alloy, and the insulating base material side. The center line surface roughness is 0.05 ~ 2.0μ
(2) The method for manufacturing a semiconductor circuit board according to (1), wherein the method includes a roughened state chromate layer having a thickness of m. A method of manufacturing a semiconductor circuit substrate, comprising etching a chromate layer containing chromium and a surface treatment layer comprising the chromate layer using an aqueous hydrochloric acid solution having a concentration of 2N to 10N and a liquid temperature of 40C to 95C. (6) The method for manufacturing a semiconductor circuit board according to (2), wherein the concentration of the chromium alloy layer and / or the chromate layer containing the chromium alloy and the etching of the surface treatment layer formed of the chromate layer are 2N or more.
A method for manufacturing a semiconductor circuit board, characterized in that etching is performed using an aqueous hydrochloric acid solution of 10 N and a liquid temperature of 40 ° C. to 95 ° C.
【０００９】[0009]
【発明の実施の形態】まず、添付図面について説明す
る。図１の（ａ）は、銅箔／（金属クロム層または金属
クロムを含むクロメート層）／クロメート層／ポリイミ
ド等の絶縁性基材／（銅または銅合金等の金属板）から
なる半導体回路基板を示す断面図であり、（ｂ）は銅箔
／（クロム合金層またはクロム合金を含むクロメート
層）／クロメート層／ポリイミド等の絶縁性基材／（銅
または銅合金等の金属板）からなる半導体回路基板を示
す断面図であり、（ｃ）は銅箔／（金属クロム層または
クロム合金層）／（金属クロムまたはクロム合金を含む
クロメート層）／クロメート層／ポリイミド等の絶縁性
基材／（銅または銅合金等の金属板）からなる半導体回
路基板を示す断面図であり、いずれも本発明の半導体回
路基板を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the accompanying drawings will be described. FIG. 1A shows a semiconductor circuit board composed of copper foil / (chromium metal layer or chromate layer containing chromium metal) / chromate layer / insulating base material such as polyimide / (metal plate such as copper or copper alloy). FIG. 2B is a cross-sectional view showing (a) a copper foil / (a chromium alloy layer or a chromate layer containing a chromium alloy) / a chromate layer / an insulating substrate such as polyimide / (a metal plate such as copper or a copper alloy). It is sectional drawing which shows a semiconductor circuit board, (c) is copper foil / (chromium metal layer or chromium alloy layer) / (chromate layer containing metal chromium or chromium alloy) / chromate layer / insulating base material, such as polyimide / 1 is a cross-sectional view showing a semiconductor circuit board made of (a metal plate such as copper or a copper alloy), each showing a semiconductor circuit board of the present invention.
【００１０】図２は、これらの半導体回路基板よりシー
ト状抵抗６０を形成した状態を示す。すなわち、（ａ）
は銅箔／（金属クロム層またはクロム合金層）／（金属
クロムまたはクロム合金を含むクロメート層）／クロメ
ート層／ポリイミド等の絶縁性基材／（銅または銅合金
等の金属板）からなる半導体回路基板において、銅箔／
（金属クロム層またはクロム合金層）／（金属クロムま
たはクロム合金を含むクロメート層）／クロメート層を
加工して、半導体回路基板の一部に、複数のシート状抵
抗６０の形成を行ったその一つのＡ−Ａ’面での断面図
であり、（ｂ）は（ａ）の上面図である。（なお、図２
は図１（Ｃ）の半導体回路基板を使用した場合であ
る。） ここで、１０は銅箔、１５は金属クロム層または金属ク
ロムを含むクロメート層、１６はクロム合金層またはク
ロム合金を含むクロメート層、２０は金属クロム層また
はクロム合金層、３０は金属クロムまたはクロム合金を
含むクロメート層、３５はクロメート層、４０はポリイ
ミド等の絶縁性基材、５０は銅板または銅合金板等の金
属板、６０はシート状抵抗、７０は電送ライン、８０は
電気的外部接続用ハンダボール形成部、９０はアースラ
インである。FIG. 2 shows a state in which a sheet-shaped resistor 60 is formed from these semiconductor circuit boards. That is, (a)
Is a semiconductor made of copper foil / (chromium metal layer or chromium alloy layer) / (chromate layer containing chromium metal or chromium alloy) / chromate layer / insulating base material such as polyimide / (metal plate such as copper or copper alloy) In the circuit board, copper foil /
(A metal chromium layer or a chromium alloy layer) / (a chromate layer containing a metal chromium or a chromium alloy) / a chromate layer was processed to form a plurality of sheet-shaped resistors 60 on a part of a semiconductor circuit board. It is sectional drawing in two AA 'planes, (b) is a top view of (a). (Note that FIG. 2
FIG. 1C shows the case where the semiconductor circuit board of FIG. 1C is used. Here, 10 is a copper foil, 15 is a chromium metal layer or a chromate layer containing chromium metal, 16 is a chromium alloy layer or a chromate layer containing a chromium alloy, 20 is a chromium metal layer or a chromium alloy layer, 30 is chromium metal or A chromate layer containing a chromium alloy, 35 is a chromate layer, 40 is an insulating base material such as polyimide, 50 is a metal plate such as a copper plate or a copper alloy plate, 60 is a sheet-like resistor, 70 is an electric transmission line, and 80 is an electric outside. The connection solder ball forming portion 90 is an earth line.
【００１１】本発明において、絶縁性基材としては、エ
ポキシ樹脂、フッ素樹脂、ＢＴ樹脂、マレイミド系ポリ
イミド樹脂、芳香族系ポリイミド樹脂等の樹脂やセラミ
ックスが使用される。高速ICチップの動作用としては誘
電特性に優れた芳香族ポリイミド樹脂やフッ素樹脂がよ
り好適に使用される。絶縁性基材の厚みは、10μｍ〜30
00μｍのものが用いられる。より好適には20〜200μmの
ものが使用される。また、樹脂にガラス繊維や公知のフ
ィラー等を添加しても良い。さらに、基材の放熱性、電
磁シールド性、機械強度を高めるために絶縁性基材の片
面に銅板等の厚さ0.01〜5mmの金属を積層しても良い。
この積層には、Ｂステージ状態の絶縁性基材を用いて
も、Ｃステージ状態の絶縁性基材にエポキシ系、アクリ
ル系或いは熱可塑性ポリイミド等の接着剤を用いて該基
材に積層してもよい。In the present invention, resins and ceramics such as an epoxy resin, a fluorine resin, a BT resin, a maleimide-based polyimide resin, and an aromatic polyimide resin are used as the insulating base material. For operation of a high-speed IC chip, an aromatic polyimide resin or a fluorine resin having excellent dielectric properties is more preferably used. The thickness of the insulating substrate is 10 μm to 30
One having a size of 00 μm is used. More preferably, those having a size of 20 to 200 μm are used. Further, glass fiber, a known filler, or the like may be added to the resin. Further, a metal having a thickness of 0.01 to 5 mm, such as a copper plate, may be laminated on one surface of the insulating substrate in order to enhance the heat dissipation, electromagnetic shielding, and mechanical strength of the substrate.
For this lamination, even if an insulating base material in the B-stage state is used, the insulating base material in the C-stage state is laminated on the base material using an adhesive such as an epoxy-based, acrylic-based, or thermoplastic polyimide. Is also good.
【００１２】本発明において、銅箔に、クロメート抵抗
層１を形成する方法としては、クロムメッキ浴、およ
び、無水クロム酸を成分として含んだ硫酸浴に浸せき
し、電気メッキ等により所定の膜厚形成を行えばよい。
また、クロメート抵抗層２を形成する方法としては、ク
ロムメッキ浴あるいはクロム合金メッキ浴、および、無
水クロム酸を成分として含んだ硫酸浴に浸せきし、電気
メッキ等により所定の膜厚形成を行えばよい。In the present invention, a method for forming the chromate resistance layer 1 on a copper foil is as follows: a copper film is immersed in a chromium plating bath or a sulfuric acid bath containing chromic anhydride as a component, and is electroplated to a predetermined thickness. The formation may be performed.
As a method for forming the chromate resistance layer 2, a chromium plating bath or a chromium alloy plating bath, or a sulfuric acid bath containing chromic anhydride as a component, and a predetermined film thickness formed by electroplating or the like may be used. Good.
【００１３】かくして得られた表面処理銅箔１あるいは
２と絶縁性基材との積層は、加熱真空プレス機等の公知
のプレス機を用いて、接着積層したり、絶縁性基材の前
駆体のワニスを公知の方法で銅箔に塗工、乾燥、硬化さ
せ絶縁性基材を積層する事等により得られる。この際、
中心線表面粗さが好ましくは0.05〜2.0μｍに制御され
たクロメート層が絶縁基材に接触積層するようにするこ
とで、接着強度が高められるようにすることが好まし
い。The surface-treated copper foil 1 or 2 thus obtained is laminated with an insulating base material by using a known press machine such as a heating vacuum press machine or a precursor of the insulating base material. Is applied to a copper foil by a known method, dried and cured to laminate an insulating substrate. On this occasion,
It is preferable that the chromate layer whose center line surface roughness is preferably controlled to be 0.05 to 2.0 μm is contact-laminated with the insulating base material so as to enhance the adhesive strength.
【００１４】高速ICチップを搭載するための半導体回路
基板を製造するためには、絶縁性基材にICチップの端子
数に相当する数のワイアボンディング部、信号電送ライ
ン、電源ライン、アースライン、外部接続用ハンダボー
ル形成部、及び補助的な電源ライン、アースライン、内
蔵抵抗ライン等を回路加工で形成し、ハンダレジスト形
成、Ni/Auメッキを行って半導体回路基板とする。In order to manufacture a semiconductor circuit board on which a high-speed IC chip is mounted, a number of wire bonding portions, signal transmission lines, power supply lines, ground lines, and the like corresponding to the number of terminals of the IC chip are formed on an insulating base material. A solder ball forming portion for external connection, auxiliary power supply line, ground line, built-in resistance line, and the like are formed by circuit processing, and a solder resist is formed and Ni / Au plating is performed to obtain a semiconductor circuit substrate.
【００１５】この、半導体回路基板に、クロメート抵抗
層１あるいは２からなるシート状抵抗を形成する方法と
しては、まず表面処理銅箔層１あるいは２から、回路を
形成する部分以外の不要部分の銅のみを公知のエッチン
グ液、例えば塩化第二銅または、塩化第二鉄といったエ
ッチング液で除去する（回路形成工程１）。この結果、
銅を除かれた部分には、金属光沢を帯びた金属クロム層
または金属クロムを含んだクロメート層あるいはクロム
合金層またはクロム合金を含んだクロメート層が露出す
ることになる。この際、エッチング選択性が極めて高い
ので、クロメート抵抗層１あるいは２は全くエッチング
されない。As a method of forming a sheet-like resistor composed of the chromate resistance layer 1 or 2 on the semiconductor circuit board, first, an unnecessary part of the copper foil layer 1 or 2 other than the part where a circuit is to be formed is removed from the surface-treated copper foil layer 1 or 2. Only a known etchant, for example, an etchant such as cupric chloride or ferric chloride is removed (circuit forming step 1). As a result,
A metal chromium layer or a chromate layer containing metallic chromium, a chromium alloy layer or a chromate layer containing a chromium alloy is exposed in a portion excluding copper. At this time, since the etching selectivity is extremely high, the chromate resistance layer 1 or 2 is not etched at all.
【００１６】続いて、この露出したクロメート抵抗層１
あるいは２を、好ましくは濃度２〜１０Ｎ、温度４０〜
９５℃、より好ましくは濃度３〜８Ｎ、温度６０〜８０
℃の塩酸水溶液を用いて溶解除去する（回路形成工程
２）。クロメート抵抗層のエッチングを塩酸を用いて行
うことが本発明の特徴の一つである。通常の当業者の予
想に反して、驚くべきことにエッチング選択性は極めて
高いことを我々は見いだした。したがって、このエッチ
ングは回路状の銅およびその銅の下のクロメートの溶解
の心配は実質的に全く無く行うことができ、表面処理銅
箔１あるいは２からなる回路が形成されるのである。温
度および濃度は、エッチング速度および選択性の点から
好ましい範囲である。Subsequently, the exposed chromate resistance layer 1
Alternatively, 2 is preferably a concentration of 2 to 10 N and a temperature of 40 to
95 ° C., more preferably concentration 3 to 8 N, temperature 60 to 80
Dissolve and remove using an aqueous hydrochloric acid solution at a temperature of 2 ° C. (circuit forming step 2). One of the features of the present invention is that etching of the chromate resistance layer is performed using hydrochloric acid. We have found, surprisingly, that the etch selectivity is extremely high, contrary to what one of ordinary skill in the art would expect. Therefore, this etching can be performed with substantially no fear of dissolving the copper in the form of a circuit and the chromate under the copper, and a circuit composed of the surface-treated copper foil 1 or 2 is formed. The temperature and the concentration are preferable ranges from the viewpoint of the etching rate and the selectivity.
【００１７】続いて、シート状抵抗部を電送ライン上に
形成するためには、公知のレジストマスク形成を行い、
銅のみを塩化第二銅または、塩化第二鉄といった公知の
エッチング液で除去して、クロメート抵抗層１あるいは
２からなるシート状抵抗を形成するのである（回路形成
３）。Subsequently, in order to form the sheet-shaped resistance portion on the transmission line, a known resist mask is formed,
Only copper is removed by a known etching solution such as cupric chloride or ferric chloride to form a sheet-like resistor composed of the chromate resistance layer 1 or 2 (circuit formation 3).
【００１８】この場合も、エッチング選択性は極めて高
いので、所定の形状のシート状抵抗を精度良く形成でき
る。クロム合金の場合、クロム含有率が少なくとも30at
om%以上、好ましくは35atom%以上で、その他Mn、Co、F
e、Cu、W 、Ni、P 、B 、Oの複数もしくは、いづれかの
元素を含む合金であれば良い。この時のシート状抵抗の
抵抗値としては、クロムまたはクロムに添加される元素
の合金比を調節することで、クロム合金層のシート抵抗
値を調節する。用いられる、シート抵抗値としては、 5
Ω／□〜1000Ω／□のものが選ばれ、厚みとしてはクロ
メート抵抗層１あるいは２の厚みが0.1〜10μｍと比較
的薄いものが好ましい。Also in this case, since the etching selectivity is extremely high, a sheet-shaped resistor having a predetermined shape can be accurately formed. For chromium alloy, the chromium content is at least 30at
om% or more, preferably 35 atom% or more, other Mn, Co, F
e, Cu, W, Ni, P, B, and O, or an alloy containing any of the elements may be used. At this time, the sheet resistance of the chromium alloy layer is adjusted by adjusting the alloy ratio of chromium or an element added to chromium. The sheet resistance value used is 5
Ω / □ to 1000 Ω / □ is selected, and the thickness of the chromate resistance layer 1 or 2 is preferably relatively thin as 0.1 to 10 μm.
【００１９】また、このシート状抵抗を、アースライン
と外部接続用端子間で、終端抵抗として接続形成するこ
とにより、高速動作ICチップをマウントするマイクロス
トリップライン構造を有するメタルパッケージにおい
て、接続点における信号波形の乱れを低減させることが
できる。Further, by forming the sheet-shaped resistor as a terminating resistor between the ground line and the external connection terminal, a metal package having a microstrip line structure for mounting a high-speed operation IC chip is provided. The disturbance of the signal waveform can be reduced.
【００２０】[0020]
【実施例】以下実施例により、発明の効果について説明
する。 （実施例１）非熱可塑性ポリイミドに厚み25μｍのアピ
カル (鐘が淵化学社製) を用い、この両側に熱可塑性ポ
リイミドとして、厚み 8μｍのPI-A( 三井東圧化学社
製) を用い、両者を積層したポリイミド両面接着シート
をポリイミドフィルムとして用いた。EXAMPLES The effects of the present invention will be described below with reference to examples. Example 1 25 μm thick apical (Kanegafuchi Chemical Co., Ltd.) was used for non-thermoplastic polyimide, and 8 μm thick PI-A (Mitsui Toatsu Chemical Co., Ltd.) was used as thermoplastic polyimide on both sides. A polyimide double-sided adhesive sheet in which both were laminated was used as a polyimide film.
【００２１】一方、厚み18μｍの圧延銅箔に、電気メッ
キ法で、厚み、約50nｍの金属クロムを含むクロメート
層、続いて厚み約 0.4μｍのクロメート層を形成（クロ
メート抵抗層３とする）し、表面処理銅箔３とした。ま
た、厚さ200μｍの銅板を用意した。On the other hand, on a rolled copper foil having a thickness of 18 μm, a chromate layer containing a metal chromium having a thickness of about 50 nm and subsequently a chromate layer having a thickness of about 0.4 μm are formed by electroplating (referred to as a chromate resistance layer 3). And surface-treated copper foil 3. Further, a copper plate having a thickness of 200 μm was prepared.
【００２２】これら銅箔、両面接着シート、銅板をこの
順番に積層し、真空下、２４０℃、圧力４０kg/cm2で３
０分間圧着して銅ベース回路用基板を得た。表面処理銅
箔３とポリイミドフィルムとの剥離強度は2.2kg/cmであ
り十分強力であった。クロメート抵抗層３のシート抵抗
値は、18μｍの圧延銅箔を塩化第二銅エッチング液で除
去してクロメート抵抗層３を露出させて測定した。シー
ト抵抗は２７．６Ωであった。These copper foil, double-sided adhesive sheet, and copper plate are laminated in this order, and are laminated under vacuum at 240 ° C. under a pressure of 40 kg / cm 2 .
Crimping was performed for 0 minutes to obtain a copper base circuit board. The peel strength between the surface-treated copper foil 3 and the polyimide film was 2.2 kg / cm, which was sufficiently strong. The sheet resistance value of the chromate resistance layer 3 was measured by removing the 18 μm rolled copper foil with a cupric chloride etchant to expose the chromate resistance layer 3. Sheet resistance was 27.6Ω.
【００２３】抵抗回路の形成は、回路以外の不要部分の
銅を塩化第二銅エッチング液で除去したあと、露出した
クロメート抵抗層３を、３．５Ｎの塩酸溶液を用い、液
温６５℃で１分間エッチングし除去した。この際、回路
部分の銅およびその銅の下のクロム抵抗層３はまったく
エッチングされず極めてエッチング選択性が高い事が示
された。続いて、シート状抵抗形成部を電送ライン上に
形成するための所定のレジストマスク形成を行い、露出
している銅のみを塩化第二銅エッチング液で除去して、
クロメート抵抗層３からなるシート状抵抗を形成した。
かくして幅40μｍの電送ライン上で、ハンダボール形成
部と、アースラインの間において、幅40μｍ×長さ72μ
ｍの形状で、シート状抵抗を形成した。この抵抗値を測
定したところ、50.3Ωであった。このシート状抵抗の耐
久性を測定するために８５℃、８５％の雰囲気で１００
０時間放置したのち再度測定した結果、抵抗値は50.6Ω
と初期値と殆ど変化がなかった。To form a resistor circuit, unnecessary portions of the copper other than the circuit are removed with a cupric chloride etching solution, and then the exposed chromate resistor layer 3 is removed using a 3.5N hydrochloric acid solution at a solution temperature of 65 ° C. It was etched and removed for 1 minute. At this time, the copper in the circuit portion and the chromium resistance layer 3 under the copper were not etched at all, indicating that the etching selectivity was extremely high. Subsequently, a predetermined resist mask for forming the sheet-shaped resistance forming portion on the transmission line is formed, and only the exposed copper is removed with a cupric chloride etching solution,
A sheet-shaped resistor composed of the chromate resistance layer 3 was formed.
Thus, on a transmission line having a width of 40 μm, between the solder ball forming portion and the ground line, a width of 40 μm × a length of 72 μm is provided.
A sheet-shaped resistor was formed in the shape of m. When this resistance value was measured, it was 50.3Ω. In order to measure the durability of the sheet resistance, 100 ° C. and 85% atmosphere were used.
After leaving it for 0 hours, it was measured again and found that the resistance was 50.6Ω
And there was almost no change from the initial value.
【００２４】（実施例２）非熱可塑性ポリイミドに厚み
25μｍのアピカル (鐘が淵化学社製) を用い、この両側
に熱可塑性ポリイミドとして、厚み 3μｍのPI-A( 三井
東圧化学社製) を用い、両者を積層したポリイミド両面
接着シートをポリイミドフィルムとして用いた。Example 2 Thickness of non-thermoplastic polyimide
A 25 μm Apical (Kanegafuchi Chemical Co., Ltd.) is used, and on both sides a 3 μm thick PI-A (Mitsui Toatsu Chemical Co., Ltd.) is used as the thermoplastic polyimide. Used as
【００２５】一方、厚み12μｍの圧延銅箔に、電気メッ
キ法で、厚み、約10nｍの金属クロム層、続いて厚み約
0.5μｍのクロメート層を形成（クロメート抵抗層４と
する）し表面処理銅箔４とした。また、厚さ０．５ｍｍ
の銅板を用意した。On the other hand, on a rolled copper foil having a thickness of 12 μm, a metal chromium layer having a thickness of about
A 0.5 μm chromate layer was formed (referred to as a chromate resistance layer 4) to obtain a surface-treated copper foil 4. In addition, thickness 0.5mm
Was prepared.
【００２６】更に、これら銅箔、両面接着シート、銅板
をこの順番に積層し、真空下、２４０℃、圧力５０kg/c
m2で３０分間圧着して銅ベース回路用基板を得た。表面
処理銅箔４とポリイミドフィルム層との剥離強度は1.9k
g/cmで十分強力であった。クロメート抵抗層４のシート
抵抗値は、12μｍの圧延銅箔を塩化第二銅エッチング液
で除去してクロメート抵抗層４を露出させて測定した。
シート抵抗は２２Ωであった。Further, the copper foil, the double-sided adhesive sheet, and the copper plate are laminated in this order, and under vacuum, 240 ° C., pressure 50 kg / c.
The substrate was pressure-bonded at m 2 for 30 minutes to obtain a copper-based circuit board. Peel strength between surface treated copper foil 4 and polyimide film layer is 1.9k
g / cm was sufficiently powerful. The sheet resistance value of the chromate resistance layer 4 was measured by removing the 12 μm rolled copper foil with a cupric chloride etchant to expose the chromate resistance layer 4.
The sheet resistance was 22Ω.
【００２７】抵抗回路の形成は、回路以外の不要部分の
銅を塩化第二銅エッチング液で除去したあと、露出した
クロメート抵抗層４を、４．５Ｎの塩酸溶液を用い、液
温７０℃で３０秒間エッチングし除去した。続いて、シ
ート状抵抗形成部を電送ライン上に形成するための所定
のレジストマスク形成を行い、露出している銅を塩化第
二銅エッチング液で除去して、クロメート抵抗層４から
なるシート状抵抗を形成した。かくして幅50μｍの電送
ライン上で、ハンダボール形成部と、アースラインの間
において、幅50μｍ×長さ115μｍの形状で、シート状
抵抗を形成した。この抵抗値を測定したところ、50.5Ω
であった。このシート状抵抗の耐久性を測定するために
８５℃、８５％の雰囲気で１０００時間放置したのち再
度測定した結果、抵抗値は50.8Ωと初期値と殆ど変化が
なかった。To form a resistor circuit, unnecessary portions of the copper other than the circuit are removed with a cupric chloride etching solution, and then the exposed chromate resistor layer 4 is removed using a 4.5N hydrochloric acid solution at a solution temperature of 70 ° C. Etched for 30 seconds and removed. Subsequently, a predetermined resist mask for forming the sheet-shaped resistor forming portion on the transmission line is formed, and the exposed copper is removed with a cupric chloride etching solution, and the sheet-shaped resistor formed of the chromate resistor layer 4 is formed. A resistor was formed. Thus, a sheet-like resistor having a width of 50 μm and a length of 115 μm was formed between the solder ball forming portion and the ground line on the transmission line having a width of 50 μm. When this resistance value was measured, it was 50.5Ω
Met. In order to measure the durability of the sheet resistance, the sheet resistance was left for 1000 hours in an atmosphere of 85 ° C. and 85%, and then measured again. As a result, the resistance value was 50.8Ω, which was almost the same as the initial value.
【００２８】[0028]
【発明の効果】本発明に従えば、銅とのエッチング選択
性が高く、耐久性に優れた金属クロム（クロム合金）お
よび／または金属クロム（クロム合金）を含むクロメー
ト層とおよびクロメート層を抵抗層へ適用し、それら抵
抗層のエッチングを高温の塩酸溶液で行うことにより、
抵抗精度良好で且つ耐久性に優れたシート状抵抗を内蔵
した回路基板を製造でき、マイクロストリップライン構
造を有する半導体回路基板において、接続点における信
号波形の乱れを低減させる終端抵抗を容易に内蔵するこ
とができる。According to the present invention, a metal chromium (chromium alloy) and / or a chromate layer containing a metal chromium (chromium alloy) having high etching selectivity with copper and excellent durability can be used. By applying to the layers and etching the resistive layers with a hot hydrochloric acid solution
It is possible to manufacture a circuit board having a sheet resistance excellent in resistance accuracy and excellent in durability, and easily incorporate a terminating resistor for reducing disturbance of signal waveform at a connection point in a semiconductor circuit board having a microstrip line structure. be able to.
【図１】（ａ）：銅箔／（金属クロム層または金属クロ
ムを含むクロメート層）／クロメート層／ポリイミド等
の絶縁性基材／（銅または銅合金等の金属板）からなる
半導体回路基板を示す断面図 （ｂ）：銅箔／（クロム合金層またはクロム合金を含む
クロメート層）／クロメート層／ポリイミド等の絶縁性
基材／（銅または銅合金等の金属板）からなる半導体回
路基板を示す断面図 （ｃ）：銅箔／（金属クロム層またはクロム合金層）／
（金属クロムまたはクロム合金を含むクロメート層）／
クロメート層／ポリイミド等の絶縁性基材／（銅または
銅合金等の金属板）からなる半導体回路基板を示す断面
図FIG. 1 (a): Semiconductor circuit board composed of copper foil / (chromium metal layer or chromate layer containing metal chromium) / chromate layer / insulating base material such as polyimide / (metal plate such as copper or copper alloy) (B): Semiconductor circuit board made of copper foil / (chromium alloy layer or chromate layer containing chromium alloy) / chromate layer / insulating base material such as polyimide / (metal plate such as copper or copper alloy) (C): Copper foil / (chromium metal layer or chromium alloy layer) /
(Chromate layer containing chromium metal or chromium alloy) /
Sectional view showing a semiconductor circuit board consisting of a chromate layer / insulating substrate such as polyimide / (metal plate such as copper or copper alloy)
【図２】（ａ）：銅箔／（金属クロム層またはクロム合
金層）／（金属クロムまたはクロム合金を含むクロメー
ト層）／クロメート層／ポリイミド等の絶縁性基材／
（銅または銅合金等の金属板）からなる半導体回路基板
において、銅箔／（金属クロム層またはクロム合金層）
／（金属クロムまたはクロム合金を含むクロメート層）
／クロメート層を加工して、半導体回路基板の一部に、
複数のシート状抵６０の抗形成を行ったその一つのＡ−
Ａ’面での断面図 （ｂ）：（ａ）の上面図FIG. 2 (a): Copper foil / (chromium metal layer or chromium alloy layer) / (chromate layer containing chromium metal or chromium alloy) / chromate layer / insulating base material such as polyimide /
In a semiconductor circuit board made of (metal plate such as copper or copper alloy), copper foil / (chromium metal layer or chromium alloy layer)
/ (Chromate layer containing chromium metal or chromium alloy)
/ Chromate layer is processed and part of the semiconductor circuit board,
One of the sheets A-
Sectional view on A 'plane (b): Top view of (a)
１０ 銅箔 １５ 金属クロム層または金属クロムを含むクロメート
層 １６ クロム合金層またはクロム合金を含むクロメート
層 ２０ 金属クロム層またはクロム合金層 ３０ 金属クロムまたはクロム合金を含むクロメート層 ３５ クロメート層 ４０ ポリイミド等の絶縁性基材 ５０ 銅板または銅合金板等の金属板 ６０ シート状抵抗 ７０ 電送ライン ８０ 電気的外部接続用ハンダボール形成部 ９０ アースラインReference Signs List 10 copper foil 15 chromium metal layer or chromate layer containing chromium metal 16 chromium alloy layer or chromate layer containing chromium alloy 20 chromium alloy layer or chromium alloy layer 30 chromate layer containing chromium metal or chromium alloy 35 chromate layer 40 polyimide, etc. Insulating base material 50 Metal plate such as copper plate or copper alloy plate 60 Sheet resistance 70 Electric transmission line 80 Solder ball forming part for electrical external connection 90 Earth line
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小池 利治 神奈川県横浜市栄区笠間町1190番地 三井 東圧化学株式会社内 (72)発明者 桑原 直樹 神奈川県横浜市栄区笠間町1190番地 三井 東圧化学株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Toshiharu Koike 1190 Kasama-cho, Sakae-ku, Yokohama-shi, Kanagawa Prefecture Inside Mitsui Toatsu Chemical Co., Ltd. (72) Inventor Naoki Kuwahara 1190 Kasama-cho, Sakae-ku, Yokohama-shi, Kanagawa Mitsui Toatsu Chemical Inside the corporation
Claims (6)
金属クロムを含むクロメート層が形成され、更にクロメ
ート層が順に形成される処理を施してなる、表面処理銅
箔を、絶縁性基材に該クロメート層が接触するように接
着された配線基材を用いて加工形成される半導体回路基
板において、パターニング形成された表面処理銅箔から
なる電送ライン上の一部の銅を除去し、アースラインと
電気的外部接続用端子間で、金属クロム層および／また
は金属クロムを含むクロメート層とおよびクロメート層
からなるシート状抵抗が終端抵抗として加工形成される
ことを特徴とする半導体回路基板。1. A surface-treated copper foil, which is formed by forming a metal chromium layer and / or a chromate layer containing metal chromium on a copper foil and further forming a chromate layer in this order, comprises: In a semiconductor circuit board formed by using a wiring base material adhered so that the chromate layer is in contact with, a part of copper on a transmission line formed of a patterned surface-treated copper foil is removed, and grounding is performed. A semiconductor circuit substrate, wherein a metal chromium layer and / or a chromate layer containing metal chromium and a sheet-like resistor formed of the chromate layer are formed as a terminating resistor between the line and the terminal for electrical external connection.
クロム合金を含むクロメート層が形成され、更にクロメ
ート層が順に形成される処理を施してなる、表面処理銅
箔を、絶縁性基材に該クロメート層が接触するように接
着された配線基材を用いて加工形成される半導体回路基
板において、パターニング形成された表面処理銅箔から
なる電送ライン上の一部の銅を除去し、アースラインと
電気的外部接続用端子間で、クロム合金層および／また
はクロム合金を含むクロメート層とおよびクロメート層
からなるシート状抵抗が終端抵抗として加工形成される
ことを特徴とする半導体回路基板。2. A method of forming a chromium alloy layer and / or a chromate layer containing a chromium alloy on a copper foil and subjecting the surface-treated copper foil to a process of forming a chromate layer in order, using an insulating substrate. In a semiconductor circuit board formed by using a wiring base material adhered so that the chromate layer is in contact with, a part of copper on a transmission line formed of a patterned surface-treated copper foil is removed, and grounding is performed. A semiconductor circuit substrate characterized in that a chromium alloy layer and / or a chromate layer containing a chromium alloy and a sheet-like resistor formed of the chromate layer are formed as a terminating resistor between the line and the terminal for electrical external connection.
キで行われ、表面処理層が銅側に緻密な金属光沢を有す
る金属クロム層および／または金属クロムを含むクロメ
ート層、絶縁基材側に中心線表面粗さが０．０５〜２．
０μｍである粗面状態のクロメート層を有することを特
徴とする請求項１記載の半導体回路基板。3. A surface-treated copper foil, wherein the surface treatment is performed by electrolytic plating, and the surface treatment layer has a metal chromium layer having a dense metallic luster on the copper side and / or a chromate layer containing metal chromium, and an insulating substrate. The center line surface roughness is 0.05 to 2.
2. The semiconductor circuit board according to claim 1, further comprising a rough chromate layer having a thickness of 0 [mu] m.
キで行われ、表面処理層が銅側に緻密な金属光沢を有す
るクロム合金層および／またはクロム合金を含むクロメ
ート層、絶縁基材側に中心線表面粗さが０．０５〜２．
０μｍである粗面状態のクロメート層を有することを特
徴とする請求項２記載の半導体回路基板。4. A surface-treated copper foil, wherein the surface treatment is performed by electrolytic plating, and the surface-treated layer has a dense metallic luster on the copper side and / or a chromate layer containing a chromium alloy, and an insulating substrate. The center line surface roughness is 0.05 to 2.
3. The semiconductor circuit board according to claim 2, further comprising a chromate layer having a rough surface of 0 μm.
法であって、金属クロム層および／または金属クロムを
含むクロメート層とおよびクロメート層からなる表面処
理層のエッチングにおいて、濃度：２Ｎ〜１０Ｎ、液温
度：４０℃〜９５℃の塩酸水溶液を使用してエッチング
することを特徴とする半導体回路基板の製造方法。5. The method for manufacturing a semiconductor circuit board according to claim 1, wherein the concentration of the metal chromium layer and / or the chromate layer containing the metal chromium and the surface treatment layer composed of the chromate layer is 2N to 10N. A method of manufacturing a semiconductor circuit board, wherein etching is performed using a hydrochloric acid aqueous solution having a liquid temperature of 40 ° C. to 95 ° C.
法であって、クロム合金層および／またはクロム合金を
含むクロメート層と、およびクロメート層からなる表面
処理層のエッチングにおいて、濃度：２Ｎ〜１０Ｎ、液
温度：４０℃〜９５℃の塩酸水溶液を使用してエッチン
グすることを特徴とする半導体回路基板の製造方法。6. The method for manufacturing a semiconductor circuit board according to claim 2, wherein the etching of the chromium alloy layer and / or the chromate layer containing the chromium alloy and the surface treatment layer comprising the chromate layer has a concentration of 2N or more. A method for manufacturing a semiconductor circuit substrate, characterized in that etching is performed using an aqueous hydrochloric acid solution of 10 N and a liquid temperature of 40 ° C. to 95 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442296A JPH1032281A (en) | 1996-07-15 | 1996-07-15 | Semiconductor circuit board with built-in resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442296A JPH1032281A (en) | 1996-07-15 | 1996-07-15 | Semiconductor circuit board with built-in resistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032281A true JPH1032281A (en) | 1998-02-03 |
Family
ID=16152887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18442296A Pending JPH1032281A (en) | 1996-07-15 | 1996-07-15 | Semiconductor circuit board with built-in resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032281A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263181B1 (en) * | 1999-08-02 | 2001-07-17 | Xerox Corporation | Electrostatographic reproduction machine including a dual function fusing belt deskewing and oiling assembly |
| JP2003237010A (en) * | 2002-02-18 | 2003-08-26 | Toyo Kohan Co Ltd | Method for manufacturing resistance plate laminated material and method for manufacturing component using resistance plate laminated material |
| US7714411B2 (en) | 2005-05-30 | 2010-05-11 | Epson Imaging Devices Corporation | Electro-optical device, method of manufacturing the same, and electronic apparatus |
-
1996
- 1996-07-15 JP JP18442296A patent/JPH1032281A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263181B1 (en) * | 1999-08-02 | 2001-07-17 | Xerox Corporation | Electrostatographic reproduction machine including a dual function fusing belt deskewing and oiling assembly |
| JP2003237010A (en) * | 2002-02-18 | 2003-08-26 | Toyo Kohan Co Ltd | Method for manufacturing resistance plate laminated material and method for manufacturing component using resistance plate laminated material |
| US7714411B2 (en) | 2005-05-30 | 2010-05-11 | Epson Imaging Devices Corporation | Electro-optical device, method of manufacturing the same, and electronic apparatus |
| US7978297B2 (en) | 2005-05-30 | 2011-07-12 | Sony Corporation | Electro-optical device having resistor with adjustable resistance value connected to IC and wiring lines |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100902970B1 (en) | Printed wiring board and circuit device using the same | |
| US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
| JP2006278774A (en) | Double-sided wiring board, method for manufacturing the same and base substrate thereof | |
| KR100427794B1 (en) | Method of manufacturing multilayer wiring board | |
| JP5256747B2 (en) | Manufacturing method of copper wiring insulating film by semi-additive method, and copper wiring insulating film manufactured therefrom | |
| JP2009267081A (en) | Flex-rigid wiring board and method of manufacturing the same | |
| JP4060629B2 (en) | Method for forming plated through hole and method for manufacturing multilayer wiring board | |
| JP2009176770A (en) | Method of manufacturing copper wiring insulation film, and copper wiring insulation film manufactured from the same | |
| JP2009021545A (en) | Manufacturing method of printed-circuit board | |
| JP2004009357A (en) | Metal vapor-deposited/metal plated laminated film and electronic part using the same | |
| JPH1032281A (en) | Semiconductor circuit board with built-in resistor | |
| JP4172893B2 (en) | Method for manufacturing metal-based circuit board | |
| JP3172711B2 (en) | Transfer medium, method of manufacturing the same, and method of manufacturing wiring pattern using the transfer medium | |
| JP4752357B2 (en) | LAMINATED MANUFACTURING METHOD AND PRINTED WIRING BOARD MANUFACTURING METHOD | |
| JPH1051098A (en) | Circuit board with built-in resistor | |
| JP3431532B2 (en) | Method of manufacturing transfer medium and method of manufacturing wiring board using the transfer medium | |
| JP3941463B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH0348494A (en) | Multilayer printed circuit board for microscopic conductor and plating method of the same | |
| JPS60263494A (en) | Method of producing recording electrode plate | |
| JP2842631B2 (en) | Manufacturing method of printed wiring board | |
| JP2005064110A (en) | Member for electronic component and electronic component using the same | |
| JP2002290034A (en) | Laminated board and its manufacturing method | |
| JP2002208779A (en) | Method of forming columnar metal body and conductive structure | |
| JP3188783B2 (en) | Film carrier, film carrier device, and method of manufacturing film carrier | |
| JP2000353726A (en) | Manufacture of film carrier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |