JP4060629B2 - Method for forming plated through hole and method for manufacturing multilayer wiring board - Google Patents
Method for forming plated through hole and method for manufacturing multilayer wiring board Download PDFInfo
- Publication number
- JP4060629B2 JP4060629B2 JP2002112355A JP2002112355A JP4060629B2 JP 4060629 B2 JP4060629 B2 JP 4060629B2 JP 2002112355 A JP2002112355 A JP 2002112355A JP 2002112355 A JP2002112355 A JP 2002112355A JP 4060629 B2 JP4060629 B2 JP 4060629B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- hole
- plating
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、コア基板や積層用両面配線基板などに、配線層間を導電接続するためのメッキスルーホールを形成するメッキスルーホールの形成方法、及び当該形成方法を利用して多層配線基板を製造する多層配線基板の製造方法に関する。
【0002】
【従来の技術】
近年、電子機器等の小形化や軽量化に伴い、電子部品の小形化が進められると共に、電子部品を実装するための配線基板に対して高密度化の要求が高まっている。配線基板を高密度化するには、配線層自体の配線密度を高くする方法や配線層を複数積層することで多層構造とする方法などが採られている。
【0003】
多層配線基板を製造する方法には、絶縁層の両面に配線層を形成した両面配線基板の複数と、それらの間に接着性の絶縁シートを介在させつつ積層・接合等を行う接合方式や、配線パターンの形成されたコア基板の上に絶縁層と配線層の形成を順次繰り返すことにより積層構造を形成していくビルドアップ方式が知られている。
【0004】
一方、多層配線基板では、それぞれの配線層間で回路設計に応じた導電接続を行う必要がある。このような導電接続構造として、コア基板や積層用両面配線基板の貫通孔にメッキを施したメッキスルーホールが知られている。メッキスルーホールの形成は、従来、必要により補強材を含む絶縁層の両面に銅箔を積層一体化した両面銅張積層板に対し、ドリル等で貫通孔を形成した後、孔内を含む全体に無電解メッキ(電解メッキを併用することもある)を施して形成される。形成されたメッキスルーホールには通常樹脂が充填された後、絶縁層の両面の銅箔(メッキ部分を含む)にエッチング等でパターン形成されて、両面に配線層が形成されたコア基板等が製造される。
【0005】
【発明が解決しようとする課題】
しかしながら、上記の方法でメッキスルーホールを形成する場合、両面銅張積層板の表面にメッキが成長するため、銅層の厚みが増加することになる。一方、近年の電気信号の高周波数化に伴って、絶縁層の厚みやその絶縁層を介した配線層間の間隔が高精度に制御されることが要求されている。しかも、多層配線基板の各層の薄層化の要求もあり、配線層の厚みを薄い厚み(例えば18μm)で厳密に制御する必要がある。
【0006】
ところが上記方法では、銅層の厚みが増加するため、従来はメッキで増加した分の銅メッキ層を樹脂充填後にエッチングなどで除去する方法が採られていた。しかし、この方法では、エッチングの度合いが不均一になり易いため、銅層の厚みが不均一となり、上記のような高精度の厚み制御は困難であった。
【0007】
一方、前記のメッキスルーホールの内部には樹脂や導電性ペーストなどを充填する場合が多く、充填後の盛り上がった部分に存在する樹脂等を研磨などで除去する必要があった。その際、盛り上がった部分だけでなく、周囲の銅層も研磨され易く、これが銅層の厚みを不均一にする原因となっていた。
【0008】
そこで、本発明の目的は、メッキスルーホールに導電接続される銅層の厚みを薄くかつ均一に制御することができるメッキスルーホールの形成方法、及び当該形成方法を利用して多層配線基板を製造する多層配線基板の製造方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的は、下記の如き本発明により達成できる。即ち、本発明のメッキスルーホールの形成方法は、(1a)銅のエッチング時に耐性を有する保護層を、パターン形成された両面銅張積層板の両表面に形成した後、得られた積層板に貫通孔を形成する工程、(1b)その積層板に銅のメッキを施して、少なくとも前記貫通孔内にメッキスルーホールを形成する工程、(1c)そのメッキスルーホールの内部に充填材料を充填する工程、(1d)充填後の積層板をエッチングして露出する銅メッキ層を除去する工程、及び(1e)除去後の積層板の前記保護層を選択的にエッチングして除去する工程を含むことを特徴とする。
【0010】
上記において、前記(1e)工程の後に、前記メッキスルーホールと前記充填材料の突出部を平坦化する(1f)工程を有することが好ましい。
【0011】
また、前記(1a)工程の前記保護層が、両面銅張積層板の両表面に電解メッキにより形成されている保護金属層であり、前記(1e)工程でその保護金属層を選択的にエッチングすることが好ましい。
【0012】
一方、本発明の多層配線基板の製造方法は、(2a)銅のエッチング時に耐性を有する保護金属層をパターン形成された両面銅張積層板の両表面に形成する工程、(2b)少なくとも前記(2a)工程を経た積層板の所定の位置に貫通孔を形成する工程、(2c)その積層板の貫通孔内と両表面とに銅のメッキを施して第1銅メッキ層を形成する工程、(2d)形成されたメッキスルーホールの内部に充填材料を充填する工程、(2e)柱状銅を形成する位置の表面部分にマスク層を形成する工程、(2f)マスク層を形成した積層板をエッチングして銅を選択的に除去する工程、及び(2g)除去後の積層板の前記保護金属層を選択的にエッチングする工程を含むことを特徴とする。
【0013】
上記において、前記(2a)工程の保護金属層がニッケルで形成されると共に、前記(2a)工程と(2b)工程との間に、銅の電解メッキを行って前記保護金属層の両表面に電解銅メッキ層を形成しておくことが好ましい。
【0014】
また、前記(2d)工程と(2e)工程との間に、銅の電解メッキを行って前記第1銅メッキ層の両表面に第2銅メッキ層を形成しておくことが好ましい。
【0015】
あるいは、前記(2d)工程と(2e)工程との間に、銅の無電解メッキと電解メッキとを順次行って前記第1銅メッキ層の両表面に第2銅メッキ層を形成しておくことが好ましい。
【0016】
[作用効果]本発明のメッキスルーホールの形成方法によると、パターン形成された両面銅張積層板の両表面に保護層が形成されているため、メッキスルーホールの形成後に保護層を除去すると、パターン形成された両面銅張積層板の銅層を復元することができる。その際、当該保護層の除去に先立ってメッキされた銅がエッチングされるが、保護層はエッチングされず、しかもメッキスルーホールの内部には充填材料が充填されているため、その貫通孔内のメッキ部分を残すことができる。そして、両面銅張積層板の銅層は、厚みが薄くかつ均一に制御できるため、メッキスルーホールに導電接続される銅層の厚みを薄くかつ均一に制御することができる。更に、本発明では、メッキスルーホールのメッキ厚を独立して変化させることができるため、これを介して層間の放熱を行う場合には、その厚みを大きくして、伝熱性を高めることができる。
【0017】
前記(1e)工程の後に、前記メッキスルーホールと前記充填材料の突出部を平坦化する(1f)工程を有する場合、その部分を含めて全体が平坦化するため、上層の形成工程や多層化のための積層工程がより好適に行えるようになる。
【0018】
前記(1a)工程の前記保護層が、両面銅張積層板の両表面に電解メッキにより形成されている保護金属層であり、前記(1e)工程でその保護金属層を選択的にエッチングする場合、電解メッキであるとエッチングによる選択的な除去が好適に行え、除去後の銅層とパターン形成後に形成される絶縁樹脂層との密着性もより良好にすることができる。
【0019】
一方、本発明の多層配線基板の製造方法によると、パターン形成された両面銅張積層板(配線パターン)を保護しながら、上記のようにしてメッキスルーホールを形成することができる。このとき、第1銅メッキ層などを選択的にエッチングするためのマスク層を形成した後にエッチングして銅を選択的に除去するため、同時に配線層間を接続するための柱状銅を形成することができる。その結果、コア基板の配線パターンを保護しながら、メッキスルーホールと層間接続構造とを同時に形成することができる。
【0020】
前記(2a)工程の保護金属層がニッケルで形成されると共に、前記(2a)工程と(2b)工程との間に、銅の電解メッキを行って前記保護金属層の両表面に電解銅メッキ層を形成しておく場合、保護金属層をニッケルで形成すると、下層の密着性、保護金属層の剥離容易性、層間の導電性、製造コストなどが良好になる。しかも、保護金属層の表面に電解銅メッキ層を形成するため、無電解銅メッキ層が形成される場合と比較して、上層との密着性が良好になる。
【0021】
前記(2d)工程と(2e)工程との間に、銅の電解メッキを行って前記第1銅メッキ層の両表面に第2銅メッキ層を形成しておく場合、第1銅メッキ層の厚みは、メッキスルーホールの厚みで略決まるため、第2銅メッキ層を所定の厚みで形成することで、配線層間を接続するための柱状銅の高さを調整することができるようになる。
【0022】
前記(2d)工程と(2e)工程との間に、銅の無電解メッキと電解メッキとを順次行って前記第1銅メッキ層の両表面に第2銅メッキ層を形成しておく場合、第1銅メッキ層の厚みは、メッキスルーホールの厚みで略決まるため、第2銅メッキ層を所定の厚みで形成することで、配線層間を接続するための柱状銅の高さを調整することができるようになる。その際に、無電解メッキを予め行うため、充填された充填材料が導電性でない場合でも、その表面にも第2銅メッキ層を形成して、その部分に柱状銅を形成することができる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。図1〜図4は、本発明のメッキスルーホールの形成方法の例を示す工程図である。図5〜図8は、本発明の多層配線基板の製造方法の例を示す工程図である。
【0024】
(メッキスルーホールの形成方法)
本発明の(1a)工程は、図1(1)〜(2)に示すように、銅のエッチング時に耐性を有する保護層が両面銅張積層板CPの両表面に形成された積層板に貫通孔20を形成するものである。本実施形態では、保護層が銅のエッチング時に耐性を有する金属からなる保護金属層12である例を示す。両面銅張積層板CPとしては、絶縁層10の両面に銅層11(銅箔)が積層一体化されたものであればよく、2層タイプのものは各種の市販品が何れも使用できる。また、両面銅張積層板CPは、両面の銅層11以外に、内部に配線層が形成されたものでもよく、例えば両面の銅層11を含めて4層、6層の配線層が形成されたものでもよい。
【0025】
絶縁層10はエポキシ樹脂、フェノール樹脂、ポリイミド樹脂などの熱硬化性樹脂、反応硬化性樹脂、耐熱性樹脂が樹脂成分として使用され、更にそれをマトリックスとして補強相を有していてもよい。かかる補強相としてはガラス繊維、セラミック繊維、アラミド等の耐熱性繊維などが挙げられる。
【0026】
絶縁層10の両面の銅層11は、銅又は銅を含む合金など何れでもよく、その厚みは例えば5〜100μm程度である。但し、本発明のように、銅層11の厚みを薄く制御することを目的とする場合、5〜20μmが有効となる。本発明では、例えば厚さ18μmの銅箔が積層された両面銅張積層板CPを用いると、厚さ18μm±2μmに制御することも可能である。なお、絶縁層10の厚みは製品となる多層配線基板の面積、形状、層数にもよるが、50〜2000μm程度である。
【0027】
両面銅張積層板CPの両表面に形成される保護金属層12は、銅のエッチング時に耐性を有するものである。保護金属層12を構成する金属としては、例えば金、銀、亜鉛、パラジウム、ルテニウム、ニッケル、ロジウム、鉛−錫系はんだ合金、又はニッケル−金合金が挙げられるが、エッチングによる選択的な除去が行え、コスト的にも有利なニッケルが好ましい。
【0028】
保護金属層12は、両面銅張積層板CPの両表面に、電解メッキ、無電解メッキなどのメッキ法、蒸着、スパッタリング、クラッドなどで形成することが可能である。保護金属層12としては、特にニッケルが電解メッキにより形成されているものが好ましい。
【0029】
保護金属層12の厚みは、1〜40μm、特に3〜20μmが好ましい。この厚みが薄すぎると、バリヤー機能を十分果たしにくく、厚みが厚すぎると、エッチングで除去するのに時間がかかり、材料コスト面からも不利になる。なお、保護金属層12は、後にパターン形成される部分に少なくとも設けられていればよい。
【0030】
貫通孔20を形成する方法として、ドリリング、パンチ、レーザー等用いることができ、レーザを用いる場合には貫通孔20を形成する位置に、予めエッチングなどで開口部分を設けておいてもよい。また、必要に応じて、スミア除去などが行われる。貫通孔20の内径は100μm〜10mmが一般的であるが、スルホールメッキが可能であれば、何れの内径でもよい。
【0031】
本発明の(1b)工程は、図1(3)に示すように、貫通孔20を形成した積層板に銅のメッキを施して、少なくとも貫通孔20内にメッキスルーホール13bを形成するものである。本実施形態では、特にメッキレジストなどを設けずに、積層板の全面にメッキする例を示す。これにより、メッキスルーホール13bと表面部13aを有する銅メッキ層13が形成できる。メッキスルーホール13bの厚みは、10〜100μmが好ましい。メッキスルーホール13bを介して放熱を行う場合、更に厚い(例えば100μm〜3mm以下)メッキ厚とすることも可能である。
【0032】
メッキスルーホール13bのメッキ方法は、従来公知のメッキ方法を何れも使用可能である。一般的に、貫通孔20内の特に絶縁層10の内周面は、銅メッキしにくいため、触媒化処理してから、無電解銅メッキ、必要により電解銅メッキなどが施される。無電解メッキを行う際のメッキ液は、各種金属に対応して周知であり、各種のものが市販されている。一般的には、液組成として、金属イオン源、アルカリ源、還元剤、キレート剤、安定剤などを含有する。なお、触媒化処理は、パラジウム等のメッキ触媒を沈着させればよい。
【0033】
電解メッキも、周知の方法で行うことができるが、一般的には、無電解メッキしたものをメッキ浴内に浸漬しながら、無電解銅メッキ層を陰極とし、メッキする金属の金属イオン補給源を陽極として、電気分解反応により陰極側に金属を析出させることにより行われる。なお、無電解メッキの代わりに他の導電化処理を行ってもよい。
【0034】
本発明の(1c)工程は、図1(4)に示すように、上記のメッキスルーホール13bの内部に充填材料21を充填するものである。充填材料21としては、導電性を有するものでもよく、例えば銀、銅などの金属粉末を含有する導電性ペースト、メッキ形成した銅、錫などの金属体などを用いてもよい。絶縁性の充填材料21としては、熱硬化性樹脂、耐熱性樹脂、熱可塑性樹脂、セラミックスなどが挙げられる。なかでもエポキシ樹脂を主成分とする熱硬化性樹脂を用いると、熱収縮性が少ないために良好な充填が行える。
【0035】
特に、本発明のメッキスルーホールの形成方法が、絶縁層の厚みが高精度に制御されることが要求される高周波用配線基板に適用される場合、充填材料21は、導電性を有するものが好ましい。
【0036】
充填の方法としては、スクリーン印刷、メタルマスクを介して液状の樹脂を貫通孔内に注入し、加熱等により樹脂液を硬化させる方法、国際公開番号WO00/30419号に開示された方法などを利用することができる。充填材料21は、充填直後、あるいは何れかの基板製造工程で固化又は硬化される。
【0037】
充填材料21の充填高さは、銅層11の高さ以上、好ましくは保護金属層12の高さ以上、より好ましくは銅メッキ層13の表面部13aと略同じ高さであるのが好ましい。充填材料21が表面部13aの表面に残存すると、次のエッチング工程を阻害する場合があるので、充填材料21の充填後に充填材料21の表面部13aが貫通孔20の周囲で露出していることが好ましい。このため、銅メッキ層13の表面部13aに残存する充填材料21を除去する工程を追加してもよく、除去方法としては、バフ研磨、サンドブラスト処理、薬剤剥離などが挙げられる。
【0038】
本発明の(1d)工程は、図2(5)に示すように、充填後の積層板をエッチングして露出する銅メッキ層13を除去するものである。これにより、主に銅メッキ層13の表面部13aが除去され、メッキスルーホール13bが残存することになる。また、充填材料21の表面部21aが若干突出した状態となる。
【0039】
エッチングは、銅又は銅合金が選択的にエッチング可能なエッチング液で行われ、市販のアルカリエッチング液、過硫酸アンモニウム、過酸化水素/硫酸等が使用できる。エッチングは浸漬やエッチング液のスプレー塗布で行うことができる。
【0040】
本発明の(1e)工程は、図2(6)に示すように、除去後の積層板の保護金属層12を選択的にエッチングするものである。これにより、充填材料21の表面部21a側に加えて、メッキスルーホール13bが若干突出した状態となる。
【0041】
選択的なエッチングの方法としては、(1d)工程とは異なるエッチング液を用いたエッチング方法が挙げられるが、塩化物エッチング液を用いると金属系レジスト及び銅の両者が浸食されるため、その他のエッチング液を用いるのが好ましい。具体的には、保護金属層12が前記の金属である場合、はんだ剥離用として市販されている、硝酸系、硫酸系、シアン系などの酸系のエッチング液等を用いるのが好ましい。
【0042】
本発明では、図2(7)に示すように、前記(1e)工程の後に、メッキスルーホール13bと充填材料21の突出部を平坦化する(1f)工程を有するのが好ましい。平坦化は、ダイヤモンド製等の硬質刃を回転板の半径方向に複数配置した硬質回転刃を有する研削装置を使用する方法が挙げられ、当該硬質回転刃を回転させながら、固定支持された配線基板の上面に沿って移動させることによって、上面を平坦化することができる。また、ベルトサンダ、バフ研磨等により軽く研磨する方法などが挙げられる。
【0043】
以上の製造工程によって、充填材料21が充填されたメッキスルーホール13bによって、両面の銅層11が層間接続された両面銅張積層板が製造できる。このような両面銅張積層板は、エッチングによりパターン形成され、両面配線基板、又は多層配線基板のコア基板もしくは積層用両面配線基板などに使用することができる。パターン形成は、フォトリソグラフィ技術を用いて所定のマスクを形成し、エッチング処理することによって、所定のパターンを持った配線層を形成することができる。
【0044】
[他の実施形態]
以下、本発明の他の実施形態について説明する。
【0045】
(1)前述の実施形態では、両面銅張積層板CPとして、パターン形成されていないものを用いる例を示したが、本発明では、図3(1)〜図4(7)に示すように、予めパターン形成された両面銅張積層板CPを用いてもよい。以下、その場合のメッキスルーホールの形成方法について、前述の実施形態と相違する部分を説明する。
【0046】
先ず、図3(1)に示すような、予めパターン形成された両面銅張積層板CPの両面に、銅のエッチング時に耐性を有する保護金属層12が形成された積層板を用意する。両面銅張積層板CPのパターン形成は、パネルメッキ法やパターンメッキ法など従来公知の方法が何れも採用できる。
【0047】
保護金属層12の形成は、無電解メッキなどのメッキ法、蒸着、スパッタリング、これらと電解メッキの組合せなどにより行うことができる。また、全面に無電解メッキを行って下地導電層を形成して導電化処理をしておき、保護金属層12のエッチング後に、非パターン部に残存する下地導電層をソフトエッチングで除去する方法を利用してもよい。
【0048】
その後の工程は、図3(2)〜図4(7)に示すように、前述の実施形態と同様にして行うことができる。これによって、図4(7)に示すように、元の配線パターンがそのまま維持された状態で、充填材料21が充填されたメッキスルーホール13bによって、両面の銅層11(配線パターン)が層間接続された両面銅張積層板が製造できる。
【0049】
(2)前述の実施形態では、銅層又は配線層が2層積層された両面銅張積層板CPを用いる例を示したが、本発明では、本発明の両面銅張積層板CPは、両面の銅層11以外に、内部に配線層が形成されたものでもよい。このような両面銅張積層板CPとしては、例えば両面の銅層を含めて4層、6層の配線層(銅層を含む)が形成されたものでもよい。このような多層の両面銅張積層板CPは、複数の両面配線基板を接着性のドライフィルムや接着剤によって、積層一体化したものが挙げられる。
【0050】
(3)前述の実施形態では、保護金属層の表面の全面に銅メッキする例を示したが、本発明では、メッキレジストなどを設けて、貫通孔の内周面20aとその周辺のみに銅メッキを行ってもよい。メッキレジストとしては、フォトリソグラフィ技術を用いて所定のレジストを形成するなどすればよい。
(4)前述の実施形態では、保護層が銅のエッチング時に耐性を有する金属からなる保護金属層である例を示したが、保護層は、金属に限らず、樹脂層やセラミック層などでもよい。樹脂層を設ける場合、樹脂の原料液の塗布、接着性樹脂シートの接着、粘着層を有する樹脂シートの貼着などが可能である。
【0051】
(5)前述の実施形態では、図1(4)に示すように、メッキスルーホール13bの内部に充填材料21を充填した後、引き続いて充填後の積層板をエッチングする例を示したが、充填材料21が充填後に盛り上がった部分が存在する場合、これを研磨又は研削して除去してもよい。その際、盛り上がった部分だけでなく、周囲の表面部13aの銅メッキ層13も研磨等され易く、これによって表面部13aの厚みが不均一化し易い。しかし、本発明では表面部13aは、後の工程で除去されるため、絶縁層10の表面の銅層11の厚み制御に、表面部13aの厚みの不均一化は影響しない。
【0052】
(多層配線基板の製造方法)
本発明の多層配線基板の製造方法は、図5(1)〜(2)に示すように、銅のエッチング時に耐性を有する保護金属層12をパターン形成された両面銅張積層板CPの両表面に形成する(2a)工程を含む。両面銅張積層板CPのパターン形成は、パネルメッキ法やパターンメッキ法など従来公知の方法が何れも採用できる。
【0053】
保護金属層12の形成は、無電解メッキなどのメッキ法、蒸着、スパッタリング、これらと電解メッキの組合せなどにより行うことができる。また、全面に無電解メッキを行って下地導電層を形成して導電化処理をしておき、保護金属層12のエッチング後に、非パターン部に残存する下地導電層をソフトエッチングで除去する方法を利用してもよい。
【0054】
保護金属層12を構成する金属としては、例えば金、銀、亜鉛、パラジウム、ルテニウム、ニッケル、ロジウム、鉛−錫系はんだ合金、又はニッケル−金合金が挙げられるが、エッチングによる選択的な除去が行え、コスト的にも有利なニッケルが好ましい。
【0055】
保護金属層12の厚みは、1〜40μm、特に2〜20μmが好ましい。この厚みが薄すぎると、バリヤー機能を十分果たしにくく、厚みが厚すぎると、エッチングで除去するのに時間がかかり、材料コスト面からも不利になる。なお、両面銅張積層板CPを構成する絶縁層10、銅層11などは、前述のメッキスルーホールの形成方法で説明した通りである。
【0056】
本発明の多層配線基板の製造方法は、図5(4)に示すように、少なくとも前記(2a)工程を経た積層板の所定の位置に貫通孔20を形成する(2b)工程を含む。本実施形態では、図5(3)に示すように、前記(2a)工程と(2b)工程との間に、銅の電解メッキを行って前記保護金属層12の両表面に電解銅メッキ層30を形成する例を示す。
【0057】
電解メッキは、周知の方法で行うことができるが、一般的には保護金属層12を有する積層体をメッキ浴内に浸漬しながら、保護金属層12を陰極とし、メッキする金属の金属イオン補給源を陽極として、電気分解反応により陰極側に金属を析出させることにより行われる。
【0058】
貫通孔20を形成する方法として、ドリリング、パンチ、レーザー等用いることができ、レーザを用いる場合には貫通孔20を形成する位置に、予めエッチングなどで開口部分を設けておいてもよい。また、必要に応じて、スミア除去などが行われる。貫通孔20の内径は100μm〜10mmが一般的であるが、スルホールメッキが可能であれば、何れの内径でもよい。
【0059】
本発明の多層配線基板の製造方法は、図6(5)に示すように、その積層板の貫通孔20内と両表面とに銅のメッキを施して第1銅メッキ層13を形成する(2c)工程を含む。これにより、メッキスルーホール13bと表面部13aを有する第1銅メッキ層13が形成できる。メッキスルーホール13bの厚みは、10〜100μmが好ましい。
【0060】
メッキスルーホール13bのメッキ方法は、従来公知のメッキ方法を何れも使用可能である。一般的に、貫通孔20内の特に絶縁層10の内周面は、銅メッキしにくいため、触媒化処理してから、無電解銅メッキ、必要により電解銅メッキなどが施される。無電解メッキを行う際のメッキ液は、各種金属に対応して周知であり、各種のものが市販されている。一般的には、液組成として、金属イオン源、アルカリ源、還元剤、キレート剤、安定剤などを含有する。なお、触媒化処理は、パラジウム等のメッキ触媒を沈着させればよい。
【0061】
電解メッキも、周知の方法で行うことができるが、一般的には、無電解メッキしたものをメッキ浴内に浸漬しながら、無電解銅メッキ層を陰極とし、メッキする金属の金属イオン補給源を陽極として、電気分解反応により陰極側に金属を析出させることにより行われる。なお、無電解メッキの代わりに他の導電化処理を行ってもよい。
【0062】
本発明の多層配線基板の製造方法は、図6(6)に示すように、形成されたメッキスルーホール13bの内部に充填材料21を充填する(2d)工程を含む。充填材料21としては、導電性を有するものでもよいが、本実施形態では導電性を有しない例を示す。絶縁性の充填材料21としては、熱硬化性樹脂、耐熱性樹脂、熱可塑性樹脂が挙げられる。なかでもエポキシ樹脂を主成分とする熱硬化性樹脂を用いると、熱収縮性が少ないために良好な充填が行える。
【0063】
充填の方法としては、スクリーン印刷、メタルマスクを介して液状の樹脂を貫通孔内に注入し、加熱等により樹脂液を硬化させる方法、国際公開番号WO00/30419号に開示された方法などを利用することができる。充填材料21は、充填直後、あるいは何れかの基板製造工程で固化又は硬化される。
【0064】
充填材料21の充填高さは、銅層11の高さ以上、好ましくは保護金属層12の高さ以上、より好ましくは第1銅メッキ層13の表面部13aと略同じ高さであるのが好ましい。充填材料21が表面部13aの表面に残存すると、次のエッチング工程を阻害する場合があるので、充填材料21の充填後に充填材料21の表面部13aが貫通孔20の周囲で露出していることが好ましい。このため、銅メッキ層13の表面部13aに残存する充填材料21を除去する工程を追加してもよく、除去方法としては、バフ研磨、サンドブラスト処理、薬剤剥離などが挙げられる。
【0065】
本発明の多層配線基板の製造方法は、図7(9)に示すように、柱状銅を形成する位置の表面部分にマスク層33を形成する(2e)工程を含むが、図6(7)〜(8)に示すように、銅の無電解メッキと電解メッキとを順次行って前記第1銅メッキ層13の両表面に第2銅メッキ層31,32を形成しておくのが好ましい。銅の無電解メッキと電解メッキとは、上記のような周知の方法で行うことができる。
【0066】
この無電解メッキにより、図6(7)に示すように、充填材料21の表面を含めた全面に第2銅メッキ層31が形成され、電解メッキにより、図6(8)に示すように、第2銅メッキ層31の全面に第2銅メッキ層32が形成される。この第2銅メッキ層31,32の厚みによって、層間接続のための柱状銅の高さを調整することができる。柱状銅の高さとしては、例えば20〜200μm、或いはそれ以上のものが例示される。このようにメッキにより全面に銅の層を形成するため、その層の厚みが略等しくなり、略均一な高さの柱状銅を形成することができる。
【0067】
マスク層33の形成方法は何れでもよいが、本実施形態では、スクリーン印刷により、散点状にマスク層33を印刷する例を示す。マスク層33の個々の大きさ(面積又は外径等)は、柱状銅の大きさに対応して決定され、例えば50〜300μm、或いはそれ以上の外径を有するものが例示される。このマスク層33の個々の形状によって柱状銅の横断面形状を円形、四角形など何れにも制御することができる。
【0068】
本発明の多層配線基板の製造方法は、図7(10)に示すように、マスク層33を形成した積層板をエッチングして銅を選択的に除去する(2f)工程を含む。これにより、メッキスルーホール13b、及び層間接続のための柱状銅(13V,30V〜32V)が残存することになる。また、充填材料21の表面部21aが若干突出した状態となる。その際、エッチングによる浸食量が多過ぎると、形成される柱状銅が小径化(アンダーカットの増大)して、後の工程に支障をきたす場合が生じ、逆に、浸食量が少な過ぎると、非パターン部に銅が残存して、短絡の原因となる場合が生じる。従って、上記のエッチングによる浸食の程度は、図7(10)に示す程度か、或いはこれより多少増減する範囲内が好ましい。
【0069】
エッチングは、銅又は銅合金が選択的にエッチング可能なエッチング液で行われ、市販のアルカリエッチング液、過硫酸アンモニウム、過酸化水素/硫酸等が使用できる。エッチングは浸漬やエッチング液のスプレー塗布で行うことができる。
【0070】
本発明の多層配線基板の製造方法は、図7(11)に示すように、銅を除去後の積層板の保護金属層12を選択的にエッチングする(2g)工程を含む。これにより、充填材料21の表面部21a側に加えて、メッキスルーホール13bが若干突出した状態となる。
【0071】
選択的なエッチングの方法としては、(2f)工程とは異なるエッチング液を用いたエッチング方法が挙げられるが、塩化物エッチング液を用いると金属系レジスト及び銅の両者が浸食されるため、その他のエッチング液を用いるのが好ましい。具体的には、保護金属層12が前記の金属である場合、はんだ剥離用として市販されている、硝酸系、硫酸系、シアン系などの酸系のエッチング液等を用いるのが好ましい。
【0072】
このエッチングで非パターン部に残存する下地導電層が残存する場合、これをソフトエッチング等で除去すればよい。ソフトエッチングを行うのは、柱状銅や、露出する銅層11(パターン部)を過度に浸食するのを防止するためである。ソフトエッチングの方法としては、下地導電層を構成する金属に対するエッチング液を、低濃度で使用したり、また緩やかなエッチングの処理条件で使用したりする方法等が挙げられる。
【0073】
本発明では、必要に応じてマスク層33の除去を行うが、これは薬剤除去、剥離除去など、マスク層33の種類に応じて適宜選択すればよい。例えば、スクリーン印刷により形成された感光性のインクである場合、アルカリ等の薬品にて除去される。
【0074】
次に、図8(12)に示すように、絶縁層34aを形成するための絶縁材34の塗布を行う。絶縁材34としては、例えば絶縁性が良好で安価な液状ポリイミド樹脂等の反応硬化性樹脂を用いることができ、これを各種方法で、柱状銅の高さよりやや厚くなるように塗布した後、加熱又は光照射等により硬化させればよい。塗布方法としては、ホットプレス及び各種コーターが用いられる。熱接着性のドライフィルムを用いて真空ラミネート等を行うことも可能である。
【0075】
次に、図8(13)に示すように、硬化した絶縁材34を研削・研磨等することにより、柱状銅の高さと略同じ厚さを有する絶縁層34aを形成する。研削の方法としては、ダイヤモンド製等の硬質刃を回転板の半径方向に複数配置した硬質回転刃を有する研削装置を使用する方法が挙げられ、当該硬質回転刃を回転させながら、固定支持された配線基板の上面に沿って移動させることによって、上面を平坦化することができる。また、研磨の方法としては、ベルトサンダ、バフ研磨等により軽く研磨する方法が挙げられる。
【0076】
次に、図8(14)に示すように、柱状銅に一部が導電接続された上層の配線層35を形成する。この配線層35の形成は、下層の配線層である銅層11を形成するのと同様の方法で形成することができる。例えば、フォトリソグラフィ技術を用いて所定のマスクを形成し、エッチング処理することによって、所定のパターンを持った配線層35を形成することができる。
【0077】
以上の工程によると、更に上層に配線層を形成することにより、例えば6層〜100層の多層配線基板を製造することができる。この多層配線基板は、コア基板がメッキスルーホール13bによって層間で導電接続され、その両面に順次積層される配線層間が柱状銅で導電接続された構造となる。
【0078】
〔他の実施形態〕
以下、本発明の他の実施形態について説明する。
【0079】
(1)前記の実施形態では、マスク層を印刷により形成する例を示したが、ドライフィルムレジスト等を用いてマスク層を形成してもよい。その場合、ドライフィルムレジストの熱圧着、露光、現像が行われる。また、マスク層の除去(剥離)には、メチレンクロライドや水酸化ナトリウム等が用いることができる。
【0080】
(2)また、マスク層をメッキ層のエッチング時に耐性を示す金属で形成してもよい。その場合、保護金属層と同様の金属を使用することができ、パターン形成と同様の方法により、所定の位置にマスク層を形成すればよい。マスク層を金属等の導電体で形成する場合、それを除去することなく、柱状金属体に導通した上層の配線層を形成することも可能である。例えば、金属のマスク層を残したまま、銅箔付きの絶縁材(熱硬化性樹脂等)を熱プレスして絶縁層を形成すると、金属のマスク層と銅箔が導電接続され、銅箔をパターン形成することで上層を配線層を形成することができる。
【0081】
(3)前記の実施形態では、絶縁材を研削・研磨等することにより、柱状銅の高さと略同じ厚さを有する絶縁層を形成する例を示したが、絶縁材である樹脂シートを加熱加圧することにより、柱状銅の高さと略同じ厚さを有する絶縁層を形成してもよい。その場合、柱状銅上に薄く残る絶縁性樹脂は、プラズマ処理等によって簡単に除去でき、また加熱後に研磨して平坦化することもできる。
【0082】
(4)前記の実施形態では、マスク層の除去を絶縁層を形成する直前に行っている例を示したが、マスク層の除去工程の順序はこれに限定されず、例えば、銅のエッチング工程の直後、下地導電層のソフトエッチング工程の直後、あるいは、絶縁材を研削・研磨等する際に、マスク層の除去を行ってもよい。
【0083】
(5)前記の実施形態では(2a)工程と(2b)工程との間に、銅の電解メッキを行って保護金属層の両表面に電解銅メッキ層を形成する例を示したが、電解銅メッキ層を形成せずに、直接第1銅メッキ層を形成してもよい。
【0084】
(6)前記の実施形態では、銅の無電解メッキと電解メッキとを順次行って第1銅メッキ層の両表面に第2銅メッキ層を形成しておく例を示したが、前記(2d)工程と(2e)工程との間に、銅の電解メッキを行って第1銅メッキ層の両表面に第2銅メッキ層を形成しておいてもよい。このとき、充填材料が導電性であれば、全面に第2銅メッキ層を形成することができるが、充填材料が導電性でない場合、充填材料の表面には直接第2銅メッキ層が成長しない。この場合でもメッキスルーホールの直上に柱状銅を形成する必要がなければ特に問題はない。
【図面の簡単な説明】
【図1】本発明のメッキスルーホールの形成方法の一例を示す工程図(1)〜(4)
【図2】本発明のメッキスルーホールの形成方法の一例を示す工程図(5)〜(7)
【図3】本発明のメッキスルーホールの形成方法の他の例を示す工程図(1)〜(4)
【図4】本発明のメッキスルーホールの形成方法の他の例を示す工程図(5)〜(7)
【図5】本発明の多層配線基板の製造方法の一例を示す工程図(1)〜(4)
【図6】本発明の多層配線基板の製造方法の一例を示す工程図(5)〜(8)
【図7】本発明の多層配線基板の製造方法の一例を示す工程図(9)〜(11)
【図8】本発明の多層配線基板の製造方法の一例を示す工程図(12)〜(14)
【符号の説明】
10 絶縁層
11 銅層
12 保護金属層(保護層)
13 銅メッキ層(第1銅メッキ層)
13b メッキスルーホール
20 貫通孔
21 充填材料
30 電解メッキ層
31 第2銅メッキ層(無電解メッキ)
32 第2銅メッキ層(電解メッキ)
33 マスク層
CP 両面銅張積層板[0001]
BACKGROUND OF THE INVENTION
The present invention provides a plated through hole forming method for forming a plated through hole for conductive connection between wiring layers on a core substrate or a double-sided wiring substrate for lamination, and a multilayer wiring board using the forming method The present invention relates to a method for manufacturing a multilayer wiring board.
[0002]
[Prior art]
In recent years, along with miniaturization and weight reduction of electronic devices and the like, electronic components have been miniaturized, and a demand for higher density is increasing for wiring boards for mounting electronic components. In order to increase the density of the wiring board, a method of increasing the wiring density of the wiring layer itself or a method of forming a multilayer structure by stacking a plurality of wiring layers is employed.
[0003]
A method for manufacturing a multilayer wiring board includes a plurality of double-sided wiring boards in which wiring layers are formed on both sides of an insulating layer, and a bonding method in which lamination and bonding are performed with an adhesive insulating sheet interposed therebetween, A build-up method is known in which a laminated structure is formed by sequentially repeating the formation of an insulating layer and a wiring layer on a core substrate on which a wiring pattern is formed.
[0004]
On the other hand, in a multilayer wiring board, it is necessary to perform conductive connection according to circuit design between the respective wiring layers. As such a conductive connection structure, a plated through hole in which a through hole of a core substrate or a double-sided wiring substrate for lamination is plated is known. Conventionally, plating through holes are formed by forming through holes with a drill or the like on a double-sided copper-clad laminate in which copper foil is laminated and integrated on both sides of an insulating layer containing a reinforcing material as necessary. It is formed by performing electroless plating (sometimes used in combination with electrolytic plating). The formed plated through hole is usually filled with resin, and then patterned on the copper foil (including the plated portion) on both sides of the insulating layer by etching or the like, and the core substrate etc. on which the wiring layer is formed on both sides Manufactured.
[0005]
[Problems to be solved by the invention]
However, when the plated through hole is formed by the above method, plating grows on the surface of the double-sided copper-clad laminate, so that the thickness of the copper layer increases. On the other hand, with the recent increase in frequency of electrical signals, it is required that the thickness of the insulating layer and the spacing between the wiring layers through the insulating layer be controlled with high accuracy. In addition, there is a demand for thinning each layer of the multilayer wiring board, and it is necessary to strictly control the thickness of the wiring layer with a thin thickness (for example, 18 μm).
[0006]
However, in the above method, since the thickness of the copper layer increases, conventionally, a method in which the copper plating layer increased by plating is removed by etching or the like after filling with resin. However, in this method, since the degree of etching tends to be non-uniform, the thickness of the copper layer becomes non-uniform, and it is difficult to control the thickness with high accuracy as described above.
[0007]
On the other hand, the inside of the plated through hole is often filled with resin, conductive paste, or the like, and it is necessary to remove the resin or the like present in the raised portion after filling by polishing or the like. At that time, not only the raised portion but also the surrounding copper layer was easily polished, which caused the thickness of the copper layer to be uneven.
[0008]
Accordingly, an object of the present invention is to form a plated through hole capable of thinly and uniformly controlling the thickness of the copper layer conductively connected to the plated through hole, and to manufacture a multilayer wiring board using the forming method. Another object of the present invention is to provide a method for manufacturing a multilayer wiring board.
[0009]
[Means for Solving the Problems]
The above object can be achieved by the present invention as described below. That is, the method of forming a plated through hole according to the present invention includes: (1a) a protective layer having resistance during copper etching Is formed on both surfaces of the patterned double-sided copper-clad laminate, and the resulting laminate is A step of forming a through hole; (1b) a step of plating the laminated plate with copper to form a plated through hole in at least the through hole; and (1c) filling the inside of the plated through hole with a filling material. (1d) removing the exposed copper plating layer by etching the laminated board after filling, and (1e) removing the protective layer of the laminated board after removal. Selectively etch It includes a step of removing.
[0010]
In the above, it is preferable that after the step (1e), a step (1f) of flattening the plated through hole and the protruding portion of the filling material is provided.
[0011]
The protective layer in the step (1a) is a protective metal layer formed by electrolytic plating on both surfaces of the double-sided copper-clad laminate, and the protective metal layer is selectively etched in the step (1e). It is preferable to do.
[0012]
On the other hand, the method for producing a multilayer wiring board of the present invention comprises (2a) a step of forming a protective metal layer having resistance during copper etching on both surfaces of a patterned double-sided copper-clad laminate, (2b) at least the above ( 2a) a step of forming a through hole at a predetermined position of the laminated plate that has undergone the step; (2c) a step of forming a first copper plating layer by plating copper in the through hole and both surfaces of the laminated plate; (2d) Inside the plated through hole formed Filling material (2e) a step of forming a mask layer on the surface portion where the columnar copper is to be formed, (2f) a step of selectively removing copper by etching the laminated plate on which the mask layer is formed, and ( 2g) including a step of selectively etching the protective metal layer of the laminate after removal.
[0013]
In the above, the protective metal layer in the step (2a) is formed of nickel, and copper electroplating is performed on both surfaces of the protective metal layer between the steps (2a) and (2b). It is preferable to form an electrolytic copper plating layer.
[0014]
In addition, it is preferable to form a second copper plating layer on both surfaces of the first copper plating layer by performing electrolytic plating of copper between the steps (2d) and (2e).
[0015]
Alternatively, the second copper plating layer is formed on both surfaces of the first copper plating layer by sequentially performing electroless plating and electrolytic plating of copper between the steps (2d) and (2e). It is preferable.
[0016]
[Effect] According to the method of forming a plated through hole of the present invention, Patterned Since the protective layer is formed on both surfaces of the double-sided copper-clad laminate, removing the protective layer after the formation of the plated through hole, Patterned The copper layer of the double-sided copper-clad laminate can be restored. At that time, the plated copper is etched prior to the removal of the protective layer, but the protective layer is not etched, and the inside of the plated through hole is filled with a filling material. A plated portion can be left. And since the copper layer of a double-sided copper clad laminated board can control thickness thinly and uniformly, the thickness of the copper layer electrically conductively connected to a plating through hole can be controlled thinly and uniformly. Furthermore, in the present invention, the plating thickness of the plated through hole can be changed independently. Therefore, when heat is dissipated between the layers through this, the thickness can be increased to increase the heat conductivity. .
[0017]
After the step (1e), if there is a step (1f) for flattening the plated through hole and the protruding portion of the filling material, the entire process including that portion is flattened. Therefore, the laminating process can be performed more suitably.
[0018]
The protective layer in the step (1a) is a protective metal layer formed by electrolytic plating on both surfaces of the double-sided copper-clad laminate, and the protective metal layer is selectively etched in the step (1e) In the case of electrolytic plating, selective removal by etching can be suitably performed, and adhesion between the copper layer after removal and the insulating resin layer formed after pattern formation can be further improved.
[0019]
On the other hand, according to the method for manufacturing a multilayer wiring board of the present invention, the plated through hole can be formed as described above while protecting the patterned double-sided copper-clad laminate (wiring pattern). At this time, in order to selectively remove copper by forming a mask layer for selectively etching the first copper plating layer and the like, it is possible to simultaneously form columnar copper for connecting the wiring layers. it can. As a result, the plated through hole and the interlayer connection structure can be formed simultaneously while protecting the wiring pattern of the core substrate.
[0020]
The protective metal layer in the step (2a) is formed of nickel, and copper is electroplated between the steps (2a) and (2b), so that both surfaces of the protective metal layer are electrolytic copper plated. In the case where the layer is formed, if the protective metal layer is formed of nickel, adhesion of the lower layer, ease of peeling of the protective metal layer, conductivity between layers, manufacturing cost, and the like are improved. In addition, since the electrolytic copper plating layer is formed on the surface of the protective metal layer, the adhesion with the upper layer is improved as compared with the case where the electroless copper plating layer is formed.
[0021]
When the second copper plating layer is formed on both surfaces of the first copper plating layer by performing copper electroplating between the steps (2d) and (2e), Since the thickness is substantially determined by the thickness of the plated through hole, the height of the columnar copper for connecting the wiring layers can be adjusted by forming the second copper plating layer with a predetermined thickness.
[0022]
In the case where a second copper plating layer is formed on both surfaces of the first copper plating layer by sequentially performing electroless plating and electrolytic plating of copper between the steps (2d) and (2e), Since the thickness of the first copper plating layer is substantially determined by the thickness of the plated through hole, the height of the columnar copper for connecting the wiring layers can be adjusted by forming the second copper plating layer with a predetermined thickness. Will be able to. At that time, since electroless plating is performed in advance, even if the filled material is not conductive, a second copper plating layer can be formed on the surface, and columnar copper can be formed on that portion.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 to 4 are process diagrams showing an example of a method for forming a plated through hole according to the present invention. 5 to 8 are process diagrams showing an example of a method for manufacturing a multilayer wiring board according to the present invention.
[0024]
(Plating through hole formation method)
In the step (1a) of the present invention, as shown in FIGS. 1 (1) and (2), a protective layer having resistance during etching of copper penetrates the laminated plate formed on both surfaces of the double-sided copper-clad laminate CP. The
[0025]
The insulating
[0026]
The
[0027]
The
[0028]
The
[0029]
The thickness of the
[0030]
As a method of forming the through
[0031]
In the step (1b) of the present invention, as shown in FIG. 1 (3), copper is plated on the laminated plate in which the through
[0032]
Any conventionally known plating method can be used for plating the plated through
[0033]
Electrolytic plating can also be performed by a well-known method, but in general, an electroless plating layer is immersed in a plating bath while an electroless copper plating layer is used as a cathode, and a metal ion supply source for the metal to be plated. Is used as an anode, and a metal is deposited on the cathode side by an electrolysis reaction. Note that other conductive treatment may be performed instead of electroless plating.
[0034]
In the step (1c) of the present invention, as shown in FIG. 1 (4), the filling
[0035]
In particular, when the method for forming a plated through hole according to the present invention is applied to a high-frequency wiring board that requires that the thickness of the insulating layer be controlled with high precision, the filling
[0036]
As a filling method, a method of injecting a liquid resin into a through-hole through screen printing, a metal mask, and curing the resin liquid by heating or the like, a method disclosed in International Publication No. WO00 / 30419, or the like is used. can do. The filling
[0037]
The filling height of the filling
[0038]
In the step (1d) of the present invention, as shown in FIG. 2 (5), the exposed
[0039]
Etching is performed with an etchant that can selectively etch copper or a copper alloy, and commercially available alkaline etchants, ammonium persulfate, hydrogen peroxide / sulfuric acid, and the like can be used. Etching can be performed by dipping or spray application of an etchant.
[0040]
In the step (1e) of the present invention, as shown in FIG. 2 (6), the
[0041]
As a selective etching method, an etching method using an etching solution different from the step (1d) can be mentioned. However, when a chloride etching solution is used, both the metal-based resist and copper are eroded. It is preferable to use an etching solution. Specifically, when the
[0042]
In the present invention, as shown in FIG. 2 (7), it is preferable to have a step (1f) of flattening the protruding portion of the plated through
[0043]
Through the above manufacturing process, a double-sided copper-clad laminate in which the copper layers 11 on both sides are interconnected by the plated through
[0044]
[Other Embodiments]
Hereinafter, other embodiments of the present invention will be described.
[0045]
(1) In the above-described embodiment, an example of using a double-sided copper-clad laminate CP that is not patterned is shown. However, in the present invention, as shown in FIGS. 3 (1) to 4 (7). Alternatively, a double-sided copper clad laminate CP that has been previously patterned may be used. In the following, a method for forming a plated through hole in that case will be described with respect to portions different from the above-described embodiment.
[0046]
First, as shown in FIG. 3 (1), a laminate is prepared in which a
[0047]
The
[0048]
Subsequent steps can be performed in the same manner as in the above-described embodiment, as shown in FIGS. 3 (2) to 4 (7). As a result, as shown in FIG. 4 (7), the copper layer 11 (wiring pattern) on both sides is connected to the interlayer by the plated through
[0049]
(2) In the above-described embodiment, the example using the double-sided copper-clad laminate CP in which two copper layers or wiring layers are laminated is shown. However, in the present invention, the double-sided copper-clad laminate CP of the present invention is a double-sided copper-clad laminate CP. In addition to the
[0050]
(3) In the above-described embodiment, an example in which copper plating is performed on the entire surface of the protective metal layer has been described. However, in the present invention, a plating resist or the like is provided, and only the inner
(4) In the above-described embodiment, an example in which the protective layer is a protective metal layer made of a metal having resistance when copper is etched has been described. However, the protective layer is not limited to a metal and may be a resin layer, a ceramic layer, or the like. . When a resin layer is provided, application of a resin raw material solution, adhesion of an adhesive resin sheet, adhesion of a resin sheet having an adhesive layer, and the like are possible.
[0051]
(5) In the above-described embodiment, as shown in FIG. 1 (4), after filling the filling
[0052]
(Manufacturing method of multilayer wiring board)
As shown in FIGS. 5 (1) to (2), the multilayer wiring board manufacturing method of the present invention has both surfaces of a double-sided copper clad laminate CP patterned with a
[0053]
The
[0054]
Examples of the metal constituting the
[0055]
The thickness of the
[0056]
As shown in FIG. 5 (4), the method for manufacturing a multilayer wiring board of the present invention includes a step (2b) of forming a through
[0057]
Electrolytic plating can be performed by a well-known method. Generally, while immersing a laminate having the
[0058]
As a method of forming the through
[0059]
In the method for manufacturing a multilayer wiring board according to the present invention, as shown in FIG. 6 (5), the first
[0060]
Any conventionally known plating method can be used for plating the plated through
[0061]
Electrolytic plating can also be performed by a well-known method, but in general, an electroless plating layer is immersed in a plating bath while an electroless copper plating layer is used as a cathode, and a metal ion supply source for the metal to be plated. Is used as an anode, and a metal is deposited on the cathode side by an electrolysis reaction. Note that other conductive treatment may be performed instead of electroless plating.
[0062]
As shown in FIG. 6 (6), the method for manufacturing a multilayer wiring board of the present invention includes a step (2d) of filling a filling
[0063]
As a filling method, a method of injecting a liquid resin into a through-hole through screen printing, a metal mask, and curing the resin liquid by heating or the like, a method disclosed in International Publication No. WO00 / 30419, or the like is used. can do. The filling
[0064]
The filling height of the filling
[0065]
The method for manufacturing a multilayer wiring board according to the present invention includes a step (2e) of forming a
[0066]
By this electroless plating, as shown in FIG. 6 (7), the second
[0067]
The
[0068]
As shown in FIG. 7 (10), the method for manufacturing a multilayer wiring board of the present invention includes a step (2f) of selectively removing copper by etching the laminated plate on which the
[0069]
Etching is performed with an etchant that can selectively etch copper or a copper alloy, and commercially available alkaline etchants, ammonium persulfate, hydrogen peroxide / sulfuric acid, and the like can be used. Etching can be performed by dipping or spray application of an etchant.
[0070]
The method for manufacturing a multilayer wiring board of the present invention includes a step (2g) of selectively etching the
[0071]
Examples of the selective etching method include an etching method using an etching solution different from the step (2f). However, when a chloride etching solution is used, both the metal-based resist and copper are eroded. It is preferable to use an etching solution. Specifically, when the
[0072]
When the underlying conductive layer remaining in the non-pattern part remains by this etching, it may be removed by soft etching or the like. The soft etching is performed to prevent excessive corrosion of the columnar copper and the exposed copper layer 11 (pattern portion). Examples of the soft etching method include a method of using an etching solution for a metal constituting the base conductive layer at a low concentration or using a mild etching process condition.
[0073]
In the present invention, the
[0074]
Next, as shown in FIG. 8 (12), an insulating
[0075]
Next, as shown in FIG. 8 (13), the hardened insulating
[0076]
Next, as shown in FIG. 8 (14), an
[0077]
According to the above steps, a multilayer wiring board having, for example, 6 to 100 layers can be manufactured by forming a wiring layer as an upper layer. This multilayer wiring board has a structure in which the core board is conductively connected between the layers through the plated through
[0078]
[Other Embodiments]
Hereinafter, other embodiments of the present invention will be described.
[0079]
(1) In the above embodiment, an example in which the mask layer is formed by printing has been described. However, the mask layer may be formed using a dry film resist or the like. In that case, a dry film resist is subjected to thermocompression bonding, exposure, and development. For removal (peeling) of the mask layer, methylene chloride, sodium hydroxide, or the like can be used.
[0080]
(2) Moreover, you may form a mask layer with the metal which shows tolerance at the time of the etching of a plating layer. In that case, the same metal as the protective metal layer can be used, and a mask layer may be formed at a predetermined position by a method similar to pattern formation. When the mask layer is formed of a conductor such as metal, it is possible to form an upper wiring layer that is conductive to the columnar metal body without removing the mask layer. For example, when an insulating layer is formed by hot pressing an insulating material (such as a thermosetting resin) with a copper foil while leaving the metal mask layer, the metal mask layer and the copper foil are conductively connected, By forming a pattern, the upper layer can form a wiring layer.
[0081]
(3) In the above embodiment, an example in which an insulating layer having a thickness substantially the same as the height of the columnar copper is formed by grinding and polishing the insulating material, but the resin sheet that is the insulating material is heated. By applying pressure, an insulating layer having substantially the same thickness as the height of the columnar copper may be formed. In that case, the insulating resin remaining thinly on the columnar copper can be easily removed by plasma treatment or the like, and can be polished and flattened after heating.
[0082]
(4) In the above-described embodiment, the example in which the mask layer is removed immediately before the insulating layer is formed is shown. However, the order of the mask layer removing process is not limited to this, for example, a copper etching process. The mask layer may be removed immediately after the step, immediately after the soft etching step of the base conductive layer, or when the insulating material is ground or polished.
[0083]
(5) In the above embodiment, an example in which electrolytic copper plating is performed between the steps (2a) and (2b) to form an electrolytic copper plating layer on both surfaces of the protective metal layer has been described. The first copper plating layer may be formed directly without forming the copper plating layer.
[0084]
(6) In the above-described embodiment, an example in which the second copper plating layer is formed on both surfaces of the first copper plating layer by sequentially performing electroless plating and electrolytic plating of copper has been described. ) And (2e), the second copper plating layer may be formed on both surfaces of the first copper plating layer by performing electrolytic plating of copper. At this time, if the filling material is conductive, the second copper plating layer can be formed on the entire surface. However, if the filling material is not conductive, the second copper plating layer does not grow directly on the surface of the filling material. . Even in this case, there is no particular problem unless it is necessary to form columnar copper immediately above the plated through hole.
[Brief description of the drawings]
FIG. 1 is a process diagram (1) to (4) showing an example of a method for forming a plated through hole according to the present invention.
FIG. 2 is a process diagram (5) to (7) showing an example of a method for forming a plated through hole according to the present invention.
FIG. 3 is a process diagram (1) to (4) showing another example of a method for forming a plated through hole according to the present invention.
FIG. 4 is a process diagram (5) to (7) showing another example of a method for forming a plated through hole according to the present invention.
FIG. 5 is a process diagram (1) to (4) showing an example of a method for producing a multilayer wiring board according to the present invention.
FIG. 6 is a process diagram (5) to (8) showing an example of a method for manufacturing a multilayer wiring board according to the present invention.
FIG. 7 is a process diagram (9) to (11) showing an example of a method for manufacturing a multilayer wiring board according to the present invention.
FIG. 8 is a process diagram (12) to (14) showing an example of a method for producing a multilayer wiring board according to the present invention.
[Explanation of symbols]
10 Insulating layer
11 Copper layer
12 Protective metal layer (protective layer)
13 Copper plating layer (first copper plating layer)
13b plated through hole
20 Through hole
21 Filling material
30 Electrolytic plating layer
31 Second copper plating layer (electroless plating)
32 Second copper plating layer (electrolytic plating)
33 Mask layer
CP Double-sided copper-clad laminate
Claims (7)
(1b)その積層板に銅のメッキを施して、少なくとも前記貫通孔内にメッキスルーホールを形成する工程、
(1c)そのメッキスルーホールの内部に充填材料を充填する工程、
(1d)充填後の積層板をエッチングして露出する銅メッキ層を除去する工程、及び
(1e)除去後の積層板の前記保護層を選択的にエッチングして除去する工程を含むメッキスルーホールの形成方法。(1a) forming a through hole in the obtained laminate after forming a protective layer having resistance during etching of copper on both surfaces of the patterned double-sided copper-clad laminate ;
(1b) applying copper plating to the laminate and forming a plated through hole in at least the through hole;
(1c) filling the inside of the plated through hole with a filling material;
(1d) A plated through hole including a step of removing the exposed copper plating layer by etching the laminated plate after filling, and (1e) a step of selectively etching and removing the protective layer of the laminated plate after removal. Forming method.
(2b)少なくとも前記(2a)工程を経た積層板の所定の位置に貫通孔を形成する工程、
(2c)その積層板の貫通孔内と両表面とに銅のメッキを施して第1銅メッキ層を形成する工程、
(2d)形成されたメッキスルーホールの内部に充填材料を充填する工程、
(2e)柱状銅を形成する位置の表面部分にマスク層を形成する工程、
(2f)マスク層を形成した積層板をエッチングして銅を選択的に除去する工程、及び
(2g)除去後の積層板の前記保護金属層を選択的にエッチングする工程を含む多層配線基板の製造方法。(2a) forming a protective metal layer having resistance during etching of copper on both surfaces of the patterned double-sided copper-clad laminate,
(2b) a step of forming a through hole at a predetermined position of the laminated board that has undergone at least the step (2a);
(2c) forming a first copper plating layer by plating copper in the through-hole and both surfaces of the laminate,
(2d) filling the inside of the formed plated through hole with a filling material;
(2e) a step of forming a mask layer on the surface portion where the columnar copper is to be formed;
(2f) A multilayer wiring board including a step of selectively removing copper by etching a laminated plate on which a mask layer is formed, and (2g) a step of selectively etching the protective metal layer of the laminated plate after removal. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002112355A JP4060629B2 (en) | 2002-04-15 | 2002-04-15 | Method for forming plated through hole and method for manufacturing multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002112355A JP4060629B2 (en) | 2002-04-15 | 2002-04-15 | Method for forming plated through hole and method for manufacturing multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003309356A JP2003309356A (en) | 2003-10-31 |
JP4060629B2 true JP4060629B2 (en) | 2008-03-12 |
Family
ID=29394882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002112355A Expired - Fee Related JP4060629B2 (en) | 2002-04-15 | 2002-04-15 | Method for forming plated through hole and method for manufacturing multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4060629B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183559A (en) * | 2003-12-18 | 2005-07-07 | Nec Corp | Printed wiring board and method for manufacturing the same |
KR100632552B1 (en) * | 2004-12-30 | 2006-10-11 | 삼성전기주식회사 | Fill plating structure of inner via hole and manufacturing method thereof |
KR100771293B1 (en) | 2005-11-07 | 2007-10-29 | 삼성전기주식회사 | Printed circuit board and method for manufacturing the same |
KR100688701B1 (en) | 2005-12-14 | 2007-03-02 | 삼성전기주식회사 | Manufacturing method of printed circuit board with landless via hole |
KR100797719B1 (en) | 2006-05-10 | 2008-01-23 | 삼성전기주식회사 | Process for build-up printed circuit board |
JP2009010266A (en) * | 2007-06-29 | 2009-01-15 | Meiko:Kk | Printed circuit board and method of manufacturing same |
KR101289803B1 (en) | 2008-05-16 | 2013-07-26 | 삼성테크윈 주식회사 | Circuit board and method of manufacturing the same |
KR101019150B1 (en) * | 2008-06-30 | 2011-03-04 | 삼성전기주식회사 | Manufacturing method of printed circuit board having via-on-pad structure |
CN103403228A (en) * | 2011-03-02 | 2013-11-20 | 名幸电子有限公司 | Through-hole plating method and substrate manufactured using same |
JP6146174B2 (en) * | 2013-07-10 | 2017-06-14 | 富士通株式会社 | Circuit board manufacturing method, circuit board, and electronic apparatus |
SG11201608609UA (en) * | 2014-02-21 | 2016-11-29 | Mitsui Mining & Smelting Co | Copper clad laminate provided with protective layer and multilayered printed wiring board |
JP6788268B2 (en) * | 2016-02-22 | 2020-11-25 | 株式会社ダイワ工業 | Manufacturing method of wiring board or wiring board material |
CN114286539A (en) * | 2021-11-23 | 2022-04-05 | 苏州群策科技有限公司 | Copper plating method for substrate |
-
2002
- 2002-04-15 JP JP2002112355A patent/JP4060629B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003309356A (en) | 2003-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100427794B1 (en) | Method of manufacturing multilayer wiring board | |
US7169313B2 (en) | Plating method for circuitized substrates | |
US6426011B1 (en) | Method of making a printed circuit board | |
JP2006093650A (en) | Manufacturing method of package substrate using electroless nickel plating | |
JP4060629B2 (en) | Method for forming plated through hole and method for manufacturing multilayer wiring board | |
CN110798988A (en) | Additive process for manufacturing high-frequency antenna packaging substrate and AiP packaging antenna structure | |
JP2007013048A (en) | Multilayer wiring board manufacturing method | |
JP4294967B2 (en) | Multilayer wiring board and manufacturing method thereof | |
EP1552729A2 (en) | Method for the manufacture of printed circuit boards with integral plated resistors | |
US6527963B1 (en) | Method of manufacturing multilayer wiring boards | |
WO2004084597A1 (en) | Material for multilayer printed circuit board with built-in capacitor, substrate for multilayer printed circuit board, multilayer printed circuit board and methods for producing those | |
US9433107B2 (en) | Printed circuit board and method of manufacturing the same | |
CN114745861A (en) | Method for manufacturing printed integrated circuit | |
JP2003142829A (en) | Multi-layered wiring board and its manufacturing method | |
JP2004214410A (en) | Multi-layer wiring substrate and method for manufacturing the same | |
JP2003318534A (en) | Interlayer connecting structure and its forming method | |
JP3178677B2 (en) | Method for manufacturing multilayer wiring board | |
JP2002208779A (en) | Method of forming columnar metal body and conductive structure | |
JP3784978B2 (en) | Manufacturing method of multilayer wiring board | |
JP4798858B2 (en) | Method for forming columnar metal body and method for manufacturing multilayer wiring board | |
JP4492071B2 (en) | Wiring board manufacturing method | |
JP4582277B2 (en) | Method for forming columnar metal body and method for manufacturing multilayer wiring board | |
JP2002290036A (en) | Method of manufacturing wiring board | |
JPH1168291A (en) | Printed wiring board and production thereof | |
JP2003332736A (en) | Interlayer connection structure and its forming method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070706 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070706 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20071102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071220 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |