JPH10322403A - 信号送信回路 - Google Patents

信号送信回路

Info

Publication number
JPH10322403A
JPH10322403A JP12831297A JP12831297A JPH10322403A JP H10322403 A JPH10322403 A JP H10322403A JP 12831297 A JP12831297 A JP 12831297A JP 12831297 A JP12831297 A JP 12831297A JP H10322403 A JPH10322403 A JP H10322403A
Authority
JP
Japan
Prior art keywords
circuit
level
signal
signal transmission
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12831297A
Other languages
English (en)
Inventor
Miyuki Yamada
みゆき 山田
明宏 ▲高▼橋
Akihiro Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OKI TEC KK
Oki Electric Industry Co Ltd
Original Assignee
OKI TEC KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OKI TEC KK, Oki Electric Industry Co Ltd filed Critical OKI TEC KK
Priority to JP12831297A priority Critical patent/JPH10322403A/ja
Publication of JPH10322403A publication Critical patent/JPH10322403A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】 NT1機能とターミナルアダプタ機能を一体
化する場合、外部にでないIインターフェースであるに
もかかわらず、このためのトランスを送受信部に必要と
した。 【解決手段】 差動入力端に入力される一組の論理信号
を差動増幅し、送信線路のうち正極側線路へと出力する
差動増幅回路と、送信線路を介して接続される後段処理
回路のしきい値に応じた基準電圧を発生し、当該基準電
圧を送信線路のうち負極側送信線路に出力する一方、上
記差動増幅回路に与えて、その動作点電位を設定する基
準電圧発生回路とで信号送信回路を構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信号送信回路に関
し、例えば、ディジタル回線終端装置(以下、NT1と
いう。)に用い得るものである。
【0002】
【従来の技術】従来、NT1においては、端末側のイン
ターフェースとしてITU−T勧告のIインターフェー
スが用いられており、その信号送信回路には図2に示す
ものが用いられている。
【0003】この信号送信回路は、ドライブ用トランジ
スタ回路1と、送信トランス2と、送信振幅調整抵抗回
路3と、送信回路終端抵抗4とからなる。
【0004】ドライブ用トランジスタ回路1は、送信ト
ランス2の駆動用トランジスタTr1及び2から構成さ
れている。これらトランジスタTr1及び2は、それぞ
れのベースに印加される2値(「H」又は「L」)のN
RZ信号に基づいて、個別にオンオフ動作を行う。
【0005】送信トランス2は、巻き方向を異にする1
次側コイルユニット及び2次側コイルユニットから構成
されており、1次側のコイルユニットは、送信振幅調整
抵抗回路3の接続位置を境に2つのコイル部分に分けら
れている。送信トランス2は、この構成により、トラン
ジスタTr1及び2に印加される2値信号を、正極性/
負極性/無信号の3値符号(AMI符号)に変換する。
【0006】送信振幅調整抵抗3は、送信トランス2に
現れる送信振幅がIインターフェース上の公称振幅(お
およそ、750mV)になるように、送信振幅を微調整
するために設けられている。
【0007】送信回路終端抵抗4は、Iインターフェー
スの送信インピーダンスのマッチングを図る抵抗であ
り、100Ω±5%のものが使用されている。
【0008】続いて、かかる構成を有する信号送信回路
において、NRZ信号(CMOSLSIレベルの信号)
がAMI符号(Iインターフェース上はAMI符号とな
る)に変換される様子を説明する。その変換動作を表し
たのが、図3である。
【0009】トランジスタTr1及び2のそれぞれに
「L」(すなわち、0V)が印加されたとき、出力端
(RA−RB間)には0Vの出力が現れる(このときの
状態を、出力が無信号であるという。)。
【0010】これに対し、トランジスタTr1に「H」
(すなわち、5V)が、トランジスタTr2に「L」が
印加されたとき、出力端(RA−RB間)には750m
Vの出力が現れる(このときの状態を、出力が正極性で
あるという。)。
【0011】また、トランジスタTr1に「L」が、ト
ランジスタTr2に「H」が印加されたとき、出力端
(RA−RB間)には−750mVの出力が現れる(こ
のときの状態を、出力が負極性であるという。)。
【0012】
【発明が解決しようとする課題】ところが、かかる従来
構成の信号送信回路は、Iインターフェースに準拠した
端末が配下に接続される場合(図4)には問題とならな
いものの、NT1機能とターミナルアダプタ(以下、T
Aという。)機能とを一体化した構成の装置に適用する
場合(図5)には、装置の小型化に支障になるという問
題があった。
【0013】それは、装置の外部には出ないIインター
フェースであるにもかかわらず、Iインターフェースに
準拠したNT1の送信部及びTAの受信部を必要とする
点にある。すなわち、NT1の送信部及びTAの受信部
には、図6に示すように、信号変換用のためのトランス
が必ず2組必要となってしまう。このため、装置の小型
化が難しいという問題があった。
【0014】
【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、一組の論理信号を形式変換し、
4線式の線路へと出力する信号送信回路において、以下
の手段を備えるようにする。
【0015】すなわち、(1) 差動入力端に入力される一
組の論理信号を差動増幅し、送信線路のうち正極側線路
へと出力する差動増幅回路と、(2) 送信線路を介して接
続される後段処理回路のしきい値に応じた基準電圧を発
生し、当該基準電圧を送信線路のうち負極側送信線路に
出力する一方、差動増幅回路に与えて、その動作点電位
を設定する基準電圧発生回路とを備えるようにする。
【0016】
【発明の実施の形態】以下、ディジタル伝送装置につい
て、その一実施形態を説明する。なお、この実施形態に
おいては、図7に示すように、NT1機能とTA機能を
一体化した構成のディジタル伝送装置を例に説明する。
【0017】この実施形態に係るディジタル伝送装置の
特徴は、図7に示すように、NT1の信号送信回路部分
にある。この信号送信回路の特徴は、自身から送信トラ
ンスを無くすだけでなく、図6との比較から分かるよう
に、TA側からも受信トランスを無くすことができる点
にある。
【0018】すなわち、この信号送信回路では、Iイン
ターフェースのレベル変換を無くし、その出力を、TA
の受信回路(AMI/NRZ符号変換部)に直接接続す
る構成となっている。
【0019】かかる機能を実現できる信号送信回路の一
構成例を、図1に従って説明する。
【0020】この実施形態に係る信号送信回路は、差動
増幅回路11と、基準電圧発生回路12と、出力インピ
ーダンス設定抵抗13から構成される。
【0021】このうち、差動増幅回路11は、端子AP
及びAN に印加された2値の論理信号(CMOSレベル
やTTLレベルといった、GND−VDD間の振幅信号)
を、TA部に入力するのに適した振幅レベルのAMI信
号に変換するための回路部である。
【0022】差動増幅回路11は、入力抵抗R1及びR
2と、演算増幅回路11Aと、抵抗R3と、コンデンサ
C1から構成された反転増幅回路からなる。なお、差動
増幅回路11のゲインは、抵抗R2とR3との抵抗比で
定まる。コンデンサC1は、高域側のゲイン抑圧用であ
る。
【0023】基準電圧発生回路12は、負側出力BN の
電圧レベルと、演算増幅回路11Aの入力点電位である
仮想接地電位を、次段に接続する受信回路に応じて自由
に設定できるようにするために設けた回路部である。
【0024】一般に、次段に接続される受信回路又はこ
れを含むLSIには、おおまかに言っても、5V駆動の
ものや3.3V駆動のものの2種類が考えられ、さらに
細かい動作条件を含めると、多くのインターフェース条
件が存在する。
【0025】このため、次段に接続される受信回路の動
作条件によらず、これに内蔵されるAMI/NRZ符号
変換部において正常な変換動作が実行されるように保証
するには、この種の回路が必要となる。
【0026】なお、図1の場合には、同抵抗値(1k
Ω)の抵抗R5及びR6により電源電圧を1/2に分圧
したものを負側出力BN としている。勿論、この抵抗R
5及びR6の抵抗比を変えれば様々なものに対応でき
る。
【0027】また、演算増幅回路11Aの仮想接地点電
位は、抵抗R7を介してこの負側出力BN が与えられて
いる。
【0028】因みに、抵抗R6と並列にGND間に挿入
されているコンデンサC2は、電源電圧のノイズ除去用
である。
【0029】出力インピーダンス設定抵抗13は、正側
出力BP の出力インピーダンスを決定するために差動増
幅回路11の出力に接続された抵抗である。
【0030】以上が、本実施形態に係る信号送信回路の
構成である。続いて、かかる構成を有する信号送信回路
によって、端子AP 及びAN に入力される2値の論理信
号(NRZ符号)が、差動増幅回路11と基準電圧発生
回路12によって、AMI符号で、かつ、次段に接続さ
れるTA部の受信回路内AMI/NRZ符号変換部のス
レッショルドレベルに合致した振幅出力に変換される様
子を、図8を用いて説明する。
【0031】なお、基準電圧発生回路12の発生電圧
は、次段に接続されるTA部に応じて所定のスレッショ
ルドレベルに設定されており、その電圧が負極出力BN
及び演算増幅回路11Aの正極側入力端子に印加されて
いる。
【0032】この状態で、正極側入力端子AP に5Vの
パルス、負極側入力端子AN に0Vがそれぞれ印加され
た場合、正極出力BP には、抵抗R2及びR3の抵抗比
で決まる増幅率で振幅幅が調整された正極パルスが現れ
る。しかも、この正極パルスは、受信回路の正極パルス
しきい値を越えるのに十分な電圧となる。
【0033】その反対に、正極側入力端子AP に0V、
負極側入力端子AN に5Vのパルスがそれぞれ印加され
た場合、正極出力BP には、抵抗R2及びR3の抵抗比
で決まる増幅率で振幅幅が調整された負極パルスが現れ
る。ただし、この負極パルスは、受信回路の負極パルス
しきい値を越えるのに十分な電圧となる。
【0034】なお、正極側入力端子AP 及び負極側入力
端子AN への入力が共に0Vである場合には、正極出力
BP として、負極出力BN と同じ大きさの電圧(すなわ
ち、基準電圧発生回路12の発生電圧)が現れる。
【0035】このように、この信号送信回路に、0/5
Vの2値の論理信号を入力すると、次段の受信回路が処
理するのに適した信号振幅のAMI符号を直接得ること
ができる。
【0036】以上のように、本実施形態に係る信号送信
回路によれば、Iインターフェースを介することなく、
NT1とTAとを接続することが可能となる。すなわ
ち、Iインターフェースを満たすためには必須であった
トランスを用いずに、同機能を実現できる。この結果、
装置自体を従来に比して一段と小型化することができ
る。
【0037】また、負側出力BN に印加する電位は、基
準電圧発生回路12を構成する抵抗R5及びR6の抵抗
比を代えるだけで、次段に接続するTA部の受信回路に
応じて自在に最適化できるため、当該信号送信回路に組
み合わせる受信回路の選択の幅を広げることができる。
【0038】同様に、差動増幅回路11の出力に出力イ
ンピーダンス設定抵抗13を設けたことにより、次段に
接続されるどのような種類の受信回路との間でもインピ
ーダンスマッチングが可能となり、本装置に接続する受
信回路の選択の幅を広げることができる。
【0039】なお、上述の実施形態においては、本発明
に係る信号送信回路を、NT1に内蔵する信号送信回路
として説明したが、TA側の信号送信回路に適用するこ
ともできる。これは、Iインターフェースを同様に実現
するためのNRZ/AMI符号変換回路が必要であるた
めである。
【0040】また、上述の実施形態においては、NT1
とTA部とを一つの筐体内に一体化した構成のディジタ
ル伝送装置について述べたが、本発明はこれに限らず、
NT1とTA部はそれぞれ別筐体内に収容される場合に
も適用し得る。また、その際の接続としても、一対一の
接続形態だけでなく、バス型の接続形態であっても良
い。
【0041】また、上述の実施形態においては、NT1
にTA部を接続する場合について述べたが、4線式のイ
ンターフェースを有する端末装置であれば他の種類の端
末装置をNT1に接続する場合にも、又は、NT1以外
の端末装置同士の接続にも適用し得る。
【0042】さらに、上述の実施形態においては、信号
送信回路がNRZ符号とAMI符号とを変換する場合に
ついて述べたが、符号の種類の組み合わせはこれに限定
されるものではなく、他の方式の2値論理符号と3値符
号との変換にも用いることができる。
【0043】さらに、上述の実施形態においては、信号
送信回路の一実施形態例として図1の接続及び素子値の
場合について述べたが、回路の接続構成や各素子の値は
これに限定されるものではない。特に、基準電圧発生回
路12を構成する抵抗R5及びR6については、前述し
たように、その抵抗比を変えることにより様々な装置と
の接続が可能となるものであるから、各抵抗を抵抗値可
変型の抵抗としても良い。
【0044】また、抵抗R5やR6に対して、複数の抵
抗を並列に並べ、スイッチの開閉によってこれら複数の
抵抗と抵抗R5及びR6との接続を変えることにより抵
抗比を調整できるようにしても良い。
【0045】
【発明の効果】上述のように、本発明によれば、一組の
論理信号を形式変換し、4線式の線路へと出力する信号
送信回路を、差動入力端に入力される一組の論理信号を
差動増幅し、送信線路のうち正極側線路へと出力する差
動増幅回路と、送信線路を介して接続される後段処理回
路のしきい値に応じた基準電圧を発生し、当該基準電圧
を送信線路のうち負極側送信線路に出力する一方、上記
差動増幅回路に与えて、その動作点電位を設定する基準
電圧発生回路とによって構成するようにしたことによ
り、トランスを用いずに済む小型の信号送信回路を実現
することができる。
【図面の簡単な説明】
【図1】実施形態に係る信号送信回路の構成例を示す図
である。
【図2】従来用いられている信号送信回路の構成を示す
図である。
【図3】図2の信号送信回路によるNRZ/AMI変換
動作を示す図である。
【図4】従来構成の信号送信回路にIインターフェース
に準拠した端末を接続する場合の接続形態を示す図であ
る。
【図5】図2の信号送信回路を有するNTIとTA部と
でディジタル伝送装置を実現する場合の接続形態を示す
図である。
【図6】図5におけるNT1とTA部の接続部分の詳細
構成を示す図である。
【図7】本実施形態に係るディジタル伝送装置の構成例
を示す概念図である。
【図8】実施形態に係る信号送信回路によるNRZ/A
MI変換動作を示す図である。
【符号の説明】
11…差動増幅回路、12…基準電圧発生回路、13…
出力インピーダンス設定抵抗、NT1…ディジタル回線
終端装置、TA…ターミナルアダプタ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一組の論理信号を形式変換し、4線式の
    線路へと出力する信号送信回路において、 差動入力端に入力される一組の論理信号を差動増幅し、
    送信線路のうち正極側線路へと出力する差動増幅回路
    と、 送信線路を介して接続される後段処理回路のしきい値に
    応じた基準電圧を発生し、当該基準電圧を送信線路のう
    ち負極側送信線路に出力する一方、上記差動増幅回路に
    与えて、その動作点電位を設定する基準電圧発生回路と
    を備えることを特徴とする信号送信回路。
  2. 【請求項2】 請求項1に記載の信号送信回路におい
    て、 上記基準電圧発生回路は、後段処理回路に応じて、その
    基準電圧を選択的に切り替え得るよう構成されているこ
    とを特徴とする信号送信回路。
  3. 【請求項3】 請求項1に記載の信号送信回路におい
    て、 上記差動増幅回路の出力が接続される正極側線路には、
    後段処理回路とのインピーダンスマッチング用の抵抗が
    挿入されていることを特徴とする信号送信回路。
JP12831297A 1997-05-19 1997-05-19 信号送信回路 Pending JPH10322403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12831297A JPH10322403A (ja) 1997-05-19 1997-05-19 信号送信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12831297A JPH10322403A (ja) 1997-05-19 1997-05-19 信号送信回路

Publications (1)

Publication Number Publication Date
JPH10322403A true JPH10322403A (ja) 1998-12-04

Family

ID=14981668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12831297A Pending JPH10322403A (ja) 1997-05-19 1997-05-19 信号送信回路

Country Status (1)

Country Link
JP (1) JPH10322403A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007865A (ja) * 1999-04-21 2001-01-12 Matsushita Electric Ind Co Ltd 信号送受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007865A (ja) * 1999-04-21 2001-01-12 Matsushita Electric Ind Co Ltd 信号送受信装置

Similar Documents

Publication Publication Date Title
US5822426A (en) Balanced hybrid circuit
US7042254B2 (en) Differential signal receiving device and differential signal transmission system
US7327298B2 (en) Gigabit ethernet line driver and hybrid architecture
JPH07235952A (ja) 信号伝送回路およびその回路を用いた信号伝送装置
JPH04290368A (ja) 給電伝送システム
US6944239B2 (en) CMOS receiver for simultaneous bi-directional links
US6275581B1 (en) Extended feedback circuit employing capacitive coupling and sampled data filters
WO2002027940A2 (en) Means for compensating a data-dependent supply current in an electronic circuit
WO2010061510A1 (ja) 信号伝送装置
JPH10322403A (ja) 信号送信回路
US20050069394A1 (en) Method, device and system for output impedance calibration that invariably maximizes hybrid performance
US5966382A (en) Network communications using sine waves
EP1122923B1 (en) Line driver with transformer coupling and impedance control
JP4443392B2 (ja) 送信切り換え回路および半導体集積回路
EP1481488B1 (en) TRANSMITTER/RECEIVER FOR BIDIRECTIONAL COMMUNICATIONS
JPH09509800A (ja) データ通信の高速差動受信器
JP3496072B2 (ja) 送受信回路
US6538500B2 (en) Power efficient line driver with 4X supply voltage swing and active termination
US20230246661A1 (en) Simultaneous Bi-directional Hybrid Transceiver for Single-Ended Voltage Mode Signaling
EP1303957A2 (en) Digital interface with low power consumption
KR100399902B1 (ko) 고속 유선 통신용 액티브 하이브리드 회로
JP2658950B2 (ja) 光アナログ伝送用受信回路
JPS6024620B2 (ja) パルス送受信回路
JPH0396055A (ja) 2線4線回路
JP2000341095A (ja) コンパレータ回路