JPH10321845A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10321845A
JPH10321845A JP12919897A JP12919897A JPH10321845A JP H10321845 A JPH10321845 A JP H10321845A JP 12919897 A JP12919897 A JP 12919897A JP 12919897 A JP12919897 A JP 12919897A JP H10321845 A JPH10321845 A JP H10321845A
Authority
JP
Japan
Prior art keywords
contact
contact terminal
region
terminal body
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12919897A
Other languages
English (en)
Other versions
JP3525147B2 (ja
Inventor
Hiroki Wakimoto
博樹 脇本
Takashi Fujii
岳志 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP12919897A priority Critical patent/JP3525147B2/ja
Publication of JPH10321845A publication Critical patent/JPH10321845A/ja
Application granted granted Critical
Publication of JP3525147B2 publication Critical patent/JP3525147B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】高い過電流限界値(サージ電流耐量ともいう)
を有する半導体装置を提供する。 【解決手段】n- 半導体基板10にアノードp+ 領域2
が形成され、アノードp+ 領域2上に10μm以上の厚
みのアノード電極3が形成され、アノードp + 領域2と
反対側にカソードn+ 領域4が形成され、カソードn+
領域4上にカソード電極5が形成され、カソード電極5
は金属製基板8にはんだ7で固着され、アノード電極3
上にはコンタクト端子体6が接触されてる。アノード電
極3と接触するコンタクト端子体6の表面の粗さはRa
値で0.3μm以上で、加圧力を980N/cm2 以上
とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、絶縁ゲート型バ
イポーラトランジスタ(以下、IGBTという)チップ
とダイオードチップとが同一パッケージに収納されてい
る加圧接触型で平型の半導体装置に関する。
【0002】
【従来の技術】電圧駆動型で扱いやすく、高速スイッチ
ング動作が可能なIGBTの発達とともに、これと組み
合わせるフリーホイーリングダイオードの特性改善も進
められている。図5はプレーナ型ダイオードの要部断面
図である。n- 半導体基板10にアノードp+ 領域2が
イオン注入とドライブ拡散により形成されている。アノ
ードp + 領域2上にアノード電極3が形成され、アノー
ドp+ 領域2と反対側にカソードn+ 領域4が形成さ
れ、カソードn+ 領域4上にカソード電極5が形成され
ている。カソード電極5は金属製基板8にはんだ7で固
着され、アノード電極3上には加圧、導電、放熱体を兼
ね備えた金属製のコンタクト端子体6が接触されてる。
尚、アノードp+ 領域2とカソードn+ 領域4とに挟ま
れた領域がn- 領域1となる。
【0003】このダイオードがフリーホイールダイオー
ドとして、IGBTと共に同一パッケージに複数個収納
され、逆導通型の平型IGBTとなり、インバータ装置
などに適用される。このダイオードの動作はアノード電
極3に負電位、カソード電極5に正電位を印加した場合
は、ダイオードは逆阻止状態となり、また逆の電位を印
加した場合は、導通状態となる。
【0004】インバータ装置に負荷短絡等の異常が発生
した場合は、ダイオードには数十msの短時間で定格電
流の10倍程度の過電流が流れる可能性がある。しか
し、その場合でもダイオードが破壊しないことが要求さ
れる。ダイオードに限界値以上の過電流が流れると、損
失によりダイオードが発熱して、溶融破壊を発生させ
る。その結果整流性が失われる。
【0005】
【発明が解決しようとする課題】しかし、前記の加圧接
触型の素子では、その限界値よりも小さい電流で逆阻止
耐圧が低下する現象がある。これは加圧の偏りにより局
部的に電流が集中し、コンタクト端子体と接触するアノ
ード電極3の表面に数十μmの微小な溶融が起きて、こ
の溶融によりダイオードのpn接合が局部的に破壊され
るためである。
【0006】この発明の目的は、前記の課題を解決し
て、高い過電流限界値(サージ電流耐量ともいう)を有
する半導体装置を提供することにある。
【0007】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体チップの一方の第1主電極が導体に固着さ
れ、他方の第2主電極がコンタクト端子体と加圧接触さ
れる半導体装置において、第2主電極の厚さが10μm
以上である構成とする。こうすることで、コンタクト端
子体と第2主電極との接触が偏加圧されても、厚い第2
主電極が座布団のように緩衝層として働き、偏加圧力を
吸収するため、溶融破壊を起こす過電流限界値を上げる
ことができる。
【0008】第2主電極と接するコンタクト端子体の表
面の粗さがRa 値で0.3μm以上であるとよい。コン
タクト端子体の表面粗さが粗くなると、粗い突起部分で
第2主電極と確実に接触するようになり、第2主電極の
局部溶融が発生し難くなり、逆阻止耐圧の低下を確実に
抑えることができる。
【0009】さらに、第2主電極の厚さが10μm以上
で、コンタクト端子体の表面の粗さがRa 値で0.3μ
m以上にすると効果的である。この半導体装置の動作時
に、半導体チップとコンタクト端子体とが980N/c
2 以上で圧接されると効果的である。コンタクト端子
体と第2主電極との加圧力が大きくなると、接触抵抗が
小さくなる。そのため、加圧力は大きい程よいが、ある
980N/cm2 以上で接触抵抗が飽和する。そのた
め、第2主電極とコンタクト端子体との接触面におい
て、980N/cm2 以上の加圧力で使用した場合、過
電流限界値は飽和する。
【0010】
【発明の実施の形態】図1はこの発明の一実施例で、同
図(a)は要部断面図、同図(b)はコンタクト端子体
のアノード電極と接触する面の模式的な拡大断面図あ
る。図1において、n- 半導体基板10にアノードp+
領域2が1×1013cm-2のドーズ量のボロンイオンを
イオン注入し、1150℃で5時間のドライブ拡散して
形成されている。アノードp+ 領域2上に10μm以上
(実用的には20μm以下の範囲がよい)の厚みのアノ
ード電極3がAl−Siのスパッタ蒸着膜(Al−Si
膜のこと)で形成され、アノードp+ 領域2と反対側に
カソードn+ 領域4が形成され、カソードn+ 領域4上
にカソード電極5が形成され、半導体チップとなる。こ
の半導体チップのカソード電極5は金属製基板8にはん
だ7で固着され、アノード電極3上には加圧、導電、放
熱体を兼ね備えた金属製のコンタクト端子体6が接触さ
れてる。コンタクト端子体6のアノード電極3と接触す
る表面の粗さはRa 値で0.3μm以上(実用的には1
μm以下の範囲がよい)とする。このダイオードが約3
00A(約100A/cm2 )のフリーホイールダイオ
ードとして、IGBTと共に同一パッケージに複数個収
納され、逆導通型の平型IGBTが完成する。この平型
IGBTをインバータ装置などに組み込む場合は、加圧
力(コンタクト端子体と金属製基板とを圧接する力)を
980N/cm2 以上(実用的には1960N/cm2
以下の範囲がよい)とする。この加圧力は当然、コンタ
クト端子体6とアノード電極3との接触圧力となる。
尚、表面粗さのRa値は、JISで規定されているのも
のを用いた。これは表面の断面曲線を用いて、その中心
線の平均粗さの値である。
【0011】図2にアノード電極を形成するAl−Si
膜の厚みが6μmと10μmの場合の過電流限界値の比
較を示す。過電流限界値(サージ電流耐量のこと)は、
素子温度125℃で、電流パルス幅20msの正弦波の
ピーク値で測定した。ここで使用した素子のコンタクト
端子体の研磨の粗さはRa値で0.3μm、また加圧力
は100kgf/cm2 である。Al−Si膜厚を6μ
mから10μmとすると、2800A溶融破壊素子(2
800Aで溶融破壊する素子)が57.9%から16.
9%に減少する。2800A以下耐圧劣化素子(280
0A以下で微小なアノード電極の溶融により耐圧が低下
する素子)は36.8%から33.3%となり余り変化
がない。また2800A劣化なしの素子(溶融破壊せ
ず、耐圧低下もしない素子)が5.3%から50%に増
大する。このように、Al−Si膜厚を増大させると、
例え偏加圧があってもこのAl−Si膜が緩衝層として
働くため、コンタクト端子体との接触が良好となり、過
電流限界値を増大させることができる。尚、Al−Si
膜厚が厚過ぎると微細パターンニングができなくなるた
め、20μm以下がよい。また図中のコンタクト端子は
コンタクト端子体のことである。
【0012】図3にコンタクト端子体の粗さによる過電
流限界値の比較を示す。細かく研磨したRa値で0.0
5μmのコンタクト端子体では、全ての素子が2800
A以下耐圧劣化素子であったものが、粗めに研磨したR
aで0.3μmのコンタクト端子体では、2800A以
下耐圧劣化素子の割合は33.3%と激減している。表
面粗さが粗いと突起部が大きくなり、アノード電極との
接触が確実におこなわれるために、過電流通電による耐
圧低下を大幅に抑制できる。ここではデータでは示して
いないがコンタクト端子体の表面の粗さが粗過ぎるとア
ノード電極を突起が突き破りシリコンチップを損傷する
のでRa値で1μm以下がよい。尚、素子のアノード電
極を形成するAl−Si膜の厚みは10μmで加圧力は
980N/cm2 である。
【0013】図4に過電流限界値の加圧力依存性を示
す。ここで加圧力とは、コンタクト端子体とアノード電
極との接触部での単位面積あたりの加圧力をいう。ここ
でのデータは複数個の素子で試験した中で最小値を示し
た。加圧力を増加し、980kgf/cm2 以上で過電
流限界値は飽和する。これは接触抵抗が飽和するためで
ある。このように、加圧接触型の半導体装置では980
N/cm2 以上で使用することが望ましい。但し、加圧
し過ぎるとシリコンチップが割れるなどの不都合がでる
ので1960N/cm2 以下で使用するのがよい。尚、
素子のアノード電極を形成するAl−Si膜の厚みは1
0μmでコンタクト端子体の表面粗さはRa値で0.3
μmである。尚、図中のコンタクト端子はコンタクト端
子体のことである。
【0014】
【発明の効果】この発明のように、アノード電極を20
μm以上、コンタクト端子体の表面粗さをRa値で0.
3以上、加圧力を980N/cm2 以上とすることで、
オン電圧や逆回復特性など諸特性を損じることなく過電
流限界値を大幅に向上SURUことができる。
【図面の簡単な説明】
【図1】この発明の一実施例で、(a)は要部断面図、
(b)はコンタクト端子体のアノード電極と接触する面
の模式的な拡大断面図
【図2】アノード電極の厚みが6μmと10μmの場合
の過電流限界値を比較した図
【図3】コンタクト端子体の粗さによる過電流限界値の
比較を示す図
【図4】過電流限界値の加圧力依存性を示す図
【図5】プレーナ型ダイオードの要部断面図
【符号の説明】
1 n- 領域 2 アノードp+ 領域 3 アノード電極 4 カソードn+ 領域 5 カソード電極 6 コンタクト端子体 7 はんだ 8 金属製基板 10 n- 半導体基板

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体チップの一方の第1主電極が導体に
    固着され、他方の第2主電極がコンタクト端子体と加圧
    接触される半導体装置において、第2主電極の厚さが1
    0μm以上であることを特徴とする半導体装置。
  2. 【請求項2】半導体チップの一方の第1主電極が導体に
    固着され、他方の第2主電極がコンタクト端子体と加圧
    接触される半導体装置において、第2主電極と接するコ
    ンタクト端子体の表面の粗さがRa 値で0.3μm以上
    であることを特徴とする半導体装置。
  3. 【請求項3】第2主電極と接するコンタクト端子体の表
    面の粗さがRa 値で0.3μm以上であることを特徴と
    する請求項1記載の半導体装置。
  4. 【請求項4】半導体装置の動作時に、半導体チップとコ
    ンタクト端子体とが980N/cm2 以上で圧接される
    ことを特徴とする請求項1記載の半導体装置。
JP12919897A 1997-05-20 1997-05-20 半導体装置 Expired - Lifetime JP3525147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12919897A JP3525147B2 (ja) 1997-05-20 1997-05-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12919897A JP3525147B2 (ja) 1997-05-20 1997-05-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH10321845A true JPH10321845A (ja) 1998-12-04
JP3525147B2 JP3525147B2 (ja) 2004-05-10

Family

ID=15003574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12919897A Expired - Lifetime JP3525147B2 (ja) 1997-05-20 1997-05-20 半導体装置

Country Status (1)

Country Link
JP (1) JP3525147B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834254A (zh) * 2006-09-22 2010-09-15 晶元光电股份有限公司 发光组件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834254A (zh) * 2006-09-22 2010-09-15 晶元光电股份有限公司 发光组件及其制造方法

Also Published As

Publication number Publication date
JP3525147B2 (ja) 2004-05-10

Similar Documents

Publication Publication Date Title
US4689647A (en) Conductivity modulated field effect switch with optimized anode emitter and anode base impurity concentrations
US8102025B2 (en) Semiconductor device having IGBT and diode
US6323509B1 (en) Power semiconductor device including a free wheeling diode and method of manufacturing for same
JP3074736B2 (ja) 半導体装置
US11942512B2 (en) Semiconductor device and power conversion device
EP1713128A1 (en) IGBT and electric power conversion device using it
JPH0778978A (ja) 縦型mos電界効果トランジスタ
JPH11274482A (ja) 半導体装置
EP1376690A2 (en) Pressure-contact type semiconductor device
JP2962136B2 (ja) 絶縁ゲート型半導体装置及びそれを用いた電力変換装置
JP3525147B2 (ja) 半導体装置
JP3281194B2 (ja) 電力用半導体素子
JP2000012845A (ja) 半導体装置
US6521919B2 (en) Semiconductor device of reduced thermal resistance and increased operating area
JPH08236762A (ja) 逆阻止型半導体装置及びその製造方法
JP3228043B2 (ja) 平形半導体スイッチの並列接続構造
CN112713187A (zh) 半导体装置
JPH0533546U (ja) 絶縁ゲート型半導体素子
JP4218479B2 (ja) 半導体装置
JPH10303436A (ja) 半導体装置
JPH08130312A (ja) 横型半導体装置およびその使用方法
JPH0897406A (ja) ゲートターンオフサイリスタおよび半導体素子
US20230032035A1 (en) Semiconductor module
KR940008214B1 (ko) 압접형 반도체 장치
WO2019123931A1 (ja) パワー半導体装置、モジュール及び製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term