JPH10319899A - Ｐｄｐ表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 画質の劣化をすることなしにアナログ放送映
像信号とデジタル静止画像を選択的に表示できるＰＤＰ
表示装置を得る。 【解決手段】 ＰＤＰ表示装置は、入力された映像信号
を処理する映像処理部１０１、Ａ／Ｄ変換部１０２、Ｐ
ＤＰの表示に適した階調制御データと放電制御信号を生
成して出力する表示制御部１０３、ＰＤＰを駆動する電
源を供給する電源部１０４、電源部１０４からの電源供
給により表示制御データをＰＤＰに表示するＰＤＰ表示
部１０５を備えたＰＤＰ表示装置であって、さらに画像
データを圧縮して記憶する画像記憶部１と、圧縮データ
を復元し復元画像データとして出力する画像再生部２
と、映像データと復元画像データを切替えて表示制御部
１０３に出力する選択部３とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プラズマ・ディ
スプレイ・パネル（ＰＤＰ：plasma display panel：気
体放電パネル）などを使用したＰＤＰ表示装置に係り、
特に、動画映像と静止画像を選択的に表示する機能を備
えた信号処理を行うＰＤＰ表示装置に関する。

【０００２】

【従来の技術】プラズマ・ディスプレイ・パネル（以
下、ＰＤＰという）は、平板ディスプレイの中でも最も
大型化しやすく、応答速度、色再現性などの基本性能も
すぐれているため、壁掛けテレビ実現の最有力候補とし
て期待されている。

【０００３】従来、この種のＰＤＰには、例えば特公昭
５３−１７４５３号公報に開示されたものがある。

【０００４】図９は、上記文献に記載されたＰＤＰ表示
装置の信号処理回路を示すブロック図である。

【０００５】図において、１００は映像信号ｙ／ｃの入
力端子、１０１は映像処理部、１０２はＡ／Ｄ変換部、
１０３は表示制御部、１０４は電源部、１０５はＰＤＰ
表示部、１０６はシーケンス制御部である。

【０００６】次に、動作について説明する。映像処理部
１０１には、入力端子１００から複合映像信号ｙ／ｃが
入力され、入力された複合映像信号ｙ／ｃをＹ／Ｃ分離
してクロマ復調とマトリックス演算の処理をしたアナロ
グ映像信号ｒ，ｇ，ｂと同期信号Ｓｙｎｃを出力する。

【０００７】Ａ／Ｄ変換部１０２では、アナログ映像信
号ｒ，ｇ，ｂと同期信号Ｓｙｎｃからデジタルの映像デ
ータＲ，Ｇ，Ｂと基準クロックＴを生成して出力する。

【０００８】表示制御部１０３は、映像データＲ，Ｇ，
Ｂと基準クロックＴと同期信号Ｓｙｎｃを入力し、ＰＤ
Ｐの表示に適した階調制御データＤＡＴＡと放電制御信
号ＣＯＮＴを生成して出力する。

【０００９】電源部１０４は、各回路で使用する５Ｖ電
圧や、放電制御用のＶＨ電圧を供給する。ＰＤＰ表示部
１０５は、階調制御データＤＡＴＡと放電制御信号ＣＯ
ＮＴ及び電源部１０４が作成した放電制御用のＶＨ電圧
を入力し、入力映像をＰＤＰにフルカラー表示する。シ
ーケンス制御部１０６は、システム全体の表示動作をマ
イコンなどを使用して適宜に制御する。

【００１０】図１０は、従来のＰＤＰを用いた表示装置
におけるＡ／Ｄ変換部１０２の具体的回路例を示す図で
ある。

【００１１】図において、１０７ａ〜１０７ｃはアナロ
グ映像信号ｒ，ｇ，ｂをそれぞれデジタル信号に変換す
るＡ／Ｄ変換器１〜Ａ／Ｄ変換器３、１０８はＰＬＬ
（Phase Locked Loop）回路である。

【００１２】ＰＬＬ回路１０８は、同期信号Ｓｙｎｃに
含まれる水平同期信号Ｈから基準クロックＴを生成して
出力する。

【００１３】Ａ／Ｄ１〜Ａ／Ｄ３（１０７ａ〜１０７
ｃ）は、映像信号ｒ，ｇ，ｂを基準クロックＴで標本化
した映像データＲ，Ｇ，Ｂを出力する。この映像データ
Ｒ，Ｇ，Ｂの量子化ビット数は、例えば８〜１０ビット
である。

【００１４】図１１は、表示制御部１０３の具体的回路
例を示す図である。

【００１５】図において、１０９は表示入力回路、１１
０は表示メモリ回路、１１１，１１２はメモリ１とメモ
リ２、１１３は表示出力回路である。

【００１６】表示入力回路１０９は、ＰＤＰのセル構造
に対応した映像データＲ，Ｇ，Ｂの並べ換え処理とパル
ス幅変調（ＰＷＭ：pulse width modulation）を基本に
したサブフィールド階調制御のためのビットプレーン変
換処理をしたデータＤ１と制御クロックＣＬＫ１を出力
する。

【００１７】表示メモリ回路１１０は、データＤ１をフ
ィールド又はフレーム毎に、メモリ１１１（メモリ１）
とメモリ１１２（メモリ２）に交互に書込み、次のフィ
ールド又はフレームでサブフィールド階調制御の手順に
したがって、各ビットプレーンのデータ群を読み出した
データＤ２と制御クロックＣＬＫ２を出力する。

【００１８】表示出力回路１１３は、データＤ２と制御
クロックＣＬＫ２を入力して後段のＰＤＰ表示部１０５
に所定形式のＤＡＴＡを並列転送する処理と、ＰＤＰの
放電制御信号ＣＯＮＴを生成して出力する処理を行う。

【００１９】図１２は、ＰＤＰ表示部１０５の具体的構
成例を示す図である。

【００２０】図において、１１４は水平駆動回路、１１
５は水平結合線、１１６は垂直駆動回路、１１７は垂直
結合線、１１８はＰＤＰである。

【００２１】水平駆動回路１１４は、５Ｖ系のＤＡＴＡ
を放電制御電圧ＶＨ１に振幅変換する。水平結合線１１
５は、各電極の放電制御電圧ＶＨ１をＰＤＰ１１８に供
給する。垂直駆動回路１１６は、５Ｖ系のＣＯＮＴを放
電制御電圧ＶＨ２に振幅変換する。垂直結合線１１７
は、各電極の放電制御電圧ＶＨ２をＰＤＰ１１８に供給
する。

【００２２】ＰＤＰ１１８は、横８００×縦６００のＳ
ＶＧＡの画素数であり、１画素がＲとＧとＢの３セル構
成の場合、表示セル数は横２４００×縦６００となり、
水平結合線１１５は２４００本、垂直結合線１１７は６
００本となる。

【００２３】ＰＤＰ１１８は、セル毎に１、２、４、
８、１６、３２、６４、１２８の発光輝度比を加算して
８ビットの連続階調を実現し、フルカラー表示を可能に
する。各々の発光輝度比は、１つのサブフィールド階調
制御によって実現するので、８サブフィールドで２５６
階調のフルカラー表示を実現する。

【００２４】ここで、図１１のメモリ１１１（メモリ
１）とメモリ１１２（メモリ２）の記憶容量について説
明する。上記のＳＶＧＡ画素数で、映像データＲ，Ｇ，
Ｂを各々８ビットと仮定すれば、記憶容量＝８００×６
００×８×３＝１１５２００００ビット（１１．５２Ｍ
ビット）になる。したがって、各々のメモリは、３個の
４Ｍ−ＤＲＡＭメモリを用いて構成される。

【００２５】

【発明が解決しようとする課題】従来のＰＤＰ表示装置
は、以上のように構成されていたので、放送映像信号の
表示は可能であるが、デジタルカメラのような静止画像
の表示ができない問題点があった。

【００２６】この解決のためには、順次走査（プログレ
ッシブ）静止画像からインターレース方式の映像信号を
生成し、アナログ信号で接続することが一般的に行われ
ている。この接続方式は、デジタルカメラでデジタイズ
された静止画像をアナログ信号に一旦変換し、再びＰＤ
Ｐ表示装置内でデジタイズする処理が必要となり、デジ
タイズ処理よって画質が大幅に劣化する技術的課題があ
った。

【００２７】この発明は、上述のような課題を解決する
ためになされたもので、画質の劣化をすることなしにア
ナログ放送映像信号とデジタル静止画像を選択的に表示
できるＰＤＰ表示装置を得ることを目的とする。

【００２８】また、表示装置に組み込んだ場合、表示装
置に付加機能を付加することができるＰＤＰ表示装置を
得ることを目的とする。

【００２９】

【課題を解決するための手段】請求項１に係るＰＤＰ表
示装置は、入力された映像信号を処理する映像信号処理
手段と、映像信号処理手段の出力からＰＤＰの表示に適
した表示制御データを生成する表示制御手段と、ＰＤＰ
を駆動するための電源を供給する電源供給手段と、電源
供給手段からの電源供給により表示制御データをＰＤＰ
に表示する表示手段とを備えたＰＤＰ表示装置であっ
て、画像データを圧縮して記憶する画像記憶手段と、圧
縮データを復元し復元画像データとして出力する画像再
生手段と、映像データと復元画像データを切替えて表示
制御手段に出力する選択手段とを備えたものである。

【００３０】請求項２に係るＰＤＰ表示装置は、映像信
号処理手段の出力をもとに画素数の異なる画像信号を生
成する画素数変換手段を備えたものである。

【００３１】請求項３に係るＰＤＰ表示装置は、選択手
段の出力を、所定の映像信号インターフェースフォーマ
ットに準じた信号に変換する手段と、信号変換手段の出
力信号を外部に出力する手段とを備えたものである。

【００３２】請求項４に係るＰＤＰ表示装置は、所定フ
ォーマットのデジタル伝送信号を入力する手段と、入力
された伝送信号に対し所定の伝送方式に準拠した受信処
理を行い、受信データとして選択手段に出力する手段と
を備えたものである。

【００３３】請求項５に係るＰＤＰ表示装置は、画像記
憶手段が、画像データを記憶した状態で着脱可能な記憶
手段を備え、記憶手段を交換可能に構成したものであ
る。

【００３４】請求項６に係るＰＤＰ表示装置は、画像記
憶手段が、静止画像をデータ圧縮して記憶するようにし
たものである。

【００３５】請求項７に係るＰＤＰ表示装置は、データ
圧縮が、ＪＰＥＧ符号化方式若しくは国際標準符号化方
式に準拠した符号化であるようにしたものである。

【００３６】請求項８に係るＰＤＰ表示装置は、選択手
段が、映像データと復元画像データを垂直同期信号のブ
ランキング位置で切替えるようにしたものである。

【００３７】

【発明の実施の形態】以下、添付した図面を参照して、
この発明を具体的に説明する。

【００３８】実施の形態１．図１はこの発明の実施の形
態１に係るＰＤＰ表示装置の構成を示すブロック図であ
る。なお、実施の形態１であるＰＤＰ表示装置の説明に
あたり前記図９に示すＰＤＰ表示装置と同一構成部分に
は同一符号を付している。

【００３９】図において、１００は映像信号ｙ／ｃの入
力端子、１０１は映像処理部、１０２はＡ／Ｄ変換部、
１０３は表示制御部（表示制御手段）、１０４は電源部
（電源供給手段）、１０５はＰＤＰ表示部（表示手
段）、１０６はシーケンス制御部、１は画像記憶部（画
像記憶手段）、２は画像再生部（画像再生手段）、３は
選択器（選択手段）、２１は画質調整部である。上記映
像処理部１０１及びＡ／Ｄ変換部１０２は、全体として
映像信号処理手段を構成する。

【００４０】映像処理部１０１は、入力の複合映像信号
ｙ／ｃを映像信号ｒ，ｇ，ｂと同期信号Ｓｙｎｃに変換
する。Ａ／Ｄ変換部１０２は、アナログ映像信号ｒ，
ｇ，ｂと同期信号Ｓｙｎｃからデジタルの映像データ
Ｒ，Ｇ，Ｂと基準クロックＴを生成して出力する。

【００４１】画像記憶部１は、風景等の静止画像をデー
タ圧縮して記憶する。静止画像のデータ圧縮としては、
例えばＪＰＥＧ（Joint Photograghic Expert Group）
符号化復号化方式がある。

【００４２】画像再生部２は、復元された画像データＲ
１，Ｇ１，Ｂ１，Ｔ１，Ｓ１などを出力する。

【００４３】選択器３は、映像データＲ，Ｇ，Ｂ，Ｔ，
Ｓと復元画像データＲ１，Ｇ１，Ｂ１，Ｔ１，Ｓ１を垂
直同期信号Ｖのブランキング位置で切替えた表示データ
Ｒ２，Ｇ２，Ｂ２，Ｔ２，Ｓ２を出力する。

【００４４】画質調整部２１は、表示データＲ２，Ｇ
２，Ｂ２のブライトネスやコントラスト、シャープネ
ス、ノイズリデュースなどを演算によって制御し、制御
後の表示データＲＳ，ＧＳ，ＢＳ，ＴＳ，ＳＳを後段の
表示制御部１０３に出力する。

【００４５】表示制御部１０３は、映像データＲ，Ｇ，
Ｂと基準クロックＴと同期信号Ｓｙｎｃを入力し、ＰＤ
Ｐの表示に適した階調制御データＤＡＴＡと放電制御信
号ＣＯＮＴを生成して出力する。

【００４６】電源部１０４は、各回路で使用する５Ｖ電
圧や、放電制御用のＶＨ電圧を供給する。ＰＤＰ表示部
１０５は、階調制御データＤＡＴＡと放電制御信号ＣＯ
ＮＴ及び電源部１０４が作成した放電制御用のＶＨ電圧
を入力し、入力映像をＰＤＰにフルカラー表示する。シ
ーケンス制御部１０６は、システム全体の表示動作をマ
イコンなどを使用して適宜に制御する。

【００４７】図２は図１の画像記憶部１と画像再生部２
の詳細な構成例を示す図である。

【００４８】図において、画像記憶部１はＲＯＭ４から
構成され、画像再生部２はデコーダ５、静止画メモリ６
及び再生制御回路７から構成される。

【００４９】画像記憶部１のＲＯＭ４は、風景等の静止
画像をデータ圧縮して記憶している。

【００５０】デコーダ５は、ＪＰＥＧデコーダであり、
ＤＡＴＡを入力すると所定の復号処理によってブロック
毎の復元データＲ３，Ｇ３，Ｂ３を順次出力する。

【００５１】静止画メモリ６は、復元データを所定のア
ドレス番地に記憶し、１画面分の復号処理を順次に実行
して元の静止画像を復元する。

【００５２】再生制御回路７は、ＲＯＭ４のアドレス信
号ＡＤＲＳを発生して出力するとともに、再生制御回路
７は、デコーダ５と静止画メモリ６の動作に必要なクロ
ック信号を発生して供給する。更に、映像処理部１０１
が再生した同期信号Ｓｙｎｃから垂直同期信号Ｖを分離
して入力し、この垂直同期信号Ｖに同期して復元した静
止画像をＴＶ信号形式で読み出すアドレス信号を供給す
る。

【００５３】以下、上述のように構成されたＰＤＰ表示
装置の動作を説明する。

【００５４】映像信号ｙ／ｃの入力端子１００に複合映
像信号ｙ／ｃが入力されると、映像処理部１０１は、入
力の複合映像信号ｙ／ｃを映像信号ｒ，ｇ，ｂと同期信
号Ｓｙｎｃに変換する。Ａ／Ｄ変換部１０２は、アナロ
グ映像信号ｒ，ｇ，ｂと同期信号Ｓｙｎｃからデジタル
の映像データＲ，Ｇ，Ｂと基準クロックＴを生成して出
力する。

【００５５】一方、画像記憶部１のＲＯＭ４は、風景等
の静止画像をデータ圧縮して記憶している。静止画像の
データ圧縮にはＪＰＥＧ（Joint Photograghic Expert
Group）符号化復号化方式が推奨されており、元の静止
画像データを１／１０程度に圧縮できる。

【００５６】画像再生部２の再生制御回路７は、ＲＯＭ
４のアドレス信号ＡＤＲＳを発生して出力する。ＲＯＭ
４は、このＡＤＲＳに対応したＤＡＴＡを出力する。デ
コーダ５は、ＪＰＥＧデコーダであり、ＤＡＴＡを入力
すると所定の復号処理によってブロック毎の復元データ
Ｒ３，Ｇ３，Ｂ３を順次出力する。

【００５７】静止画メモリ６は、復元データを所定のア
ドレス番地に記憶し、１画面分の復号処理を順次に実行
して元の静止画像を復元する。

【００５８】再生制御回路７は、デコーダ５と静止画メ
モリ６の動作に必要なクロック信号を発生して供給す
る。更に、映像処理部１０１が再生した同期信号Ｓｙｎ
ｃから垂直同期信号Ｖを分離して入力し、この垂直同期
信号Ｖに同期して復元した静止画像をＴＶ信号形式で読
み出すアドレス信号を供給する。

【００５９】画像再生部２は、復元された画像データＲ
１，Ｇ１，Ｂ１，Ｔ１，Ｓ１などを選択器３に出力す
る。

【００６０】選択器３では、映像データＲ，Ｇ，Ｂ，
Ｔ，Ｓと復元画像データＲ１，Ｇ１，Ｂ１，Ｔ１，Ｓ１
を垂直同期信号Ｖのブランキング位置で切替え、選択し
た表示データＲ２，Ｇ２，Ｂ２，Ｔ２，Ｓ２を出力す
る。

【００６１】画質調整部２１は、表示データＲ２，Ｇ
２，Ｂ２のブライトネスやコントラスト、シャープネ
ス、ノイズリデュースなどを演算によって制御し、制御
後の表示データＲＳ，ＧＳ，ＢＳ，ＴＳ，ＳＳを後段の
表示制御部１０３に出力する。ここで行われる画質調整
は全てデジタルデータのまま行うため、画質調整による
映像信号の劣化は発生しない。

【００６２】以降の表示制御部１０３、電源部１０４、
ＰＤＰ表示部１０５及びマイコン１０６は従来例と同様
に動作するので説明を省略する。

【００６３】以上説明したように、実施の形態１に係る
ＰＤＰ表示装置は、入力された映像信号を処理する映像
処理部１０１、Ａ／Ｄ変換部１０２、ＰＤＰの表示に適
した階調制御データと放電制御信号を生成して出力する
表示制御部１０３、ＰＤＰを駆動する電源を供給する電
源部１０４、電源部１０４からの電源供給により表示制
御データをＰＤＰに表示するＰＤＰ表示部１０５を備え
たＰＤＰ表示装置であって、さらに画像データを圧縮し
て記憶する画像記憶部１と、圧縮データを復元し復元画
像データとして出力する画像再生部２と、映像データと
復元画像データを切替えて表示制御部１０３に出力する
選択部３とを備えているので、画質の劣化が生じること
なしにアナログ放送映像又はデジタル静止画像を選択的
に表示できるマルチメディアライクなＰＤＰ表示装置を
実現できる効果がある。

【００６４】なお、実施の形態１では、選択器３の出力
データが画質調整部２１を経由してから表示制御部１０
３に出力される構成を採ったが、画質調整部２１を設置
しないで直接表示制御部１０３に出力データが出力され
る構成であってもよい。この場合、画質調整部は映像処
理部１０３と画像再生部２の中に設置することで表示画
像の画質調整を実現できる。

【００６５】実施の形態２．図３はこの発明の実施の形
態２に係るＰＤＰ表示装置のブロック図である。なお、
実施の形態２であるＰＤＰ表示装置の説明にあたり図１
に示すＰＤＰ表示装置と同一構成部分には同一符号を付
して重複部分の説明を省略する。

【００６６】実施の形態２に係るＰＤＰ表示装置は、ア
ナログの放送映像とデジタルの静止画像の両方をプログ
レッシブ表示できるようにしたものである。

【００６７】図において、１００は映像信号ｙ／ｃの入
力端子、１０１は映像処理部、１０２はＡ／Ｄ変換部、
１０３は表示制御部、１０４は電源部、１０５はＰＤＰ
表示部、１０６はシーケンス制御部、１は画像記憶部、
２は画像再生部、３は選択器、８は画素数変換部（画素
数変換手段）、２１は画質調整部である。

【００６８】画素数変換部８は、水平方向の画素数をＭ
ｔｏＮ変換する水平演算器、垂直方向の走査線をＰｔｏ
Ｑ変換する垂直演算器、演算前データと演算後データを
選択出力する選択器、及びクロック発生器などから構成
される。

【００６９】以下、上述のように構成されたＰＤＰ表示
装置の動作を説明する。

【００７０】画素数変換部８では、放送映像規格に準拠
したインターレース映像データＲ，Ｇ，Ｂからプログレ
ッシブ映像データＲ４，Ｇ４，Ｂ４を生成する。例え
ば、ＮＴＳＣ放送映像は有効走査線が２４０本であり、
４８０本の有効走査線に変換したプログレッシブ映像を
演算生成する。このとき、基準クロックＴと水平同期信
号Ｈは、約２倍の速度に変換し、変換信号Ｔ４、Ｓ４と
して出力する。なお、垂直同期信号は、そのままであ
る。

【００７１】演算生成の方法には、フィールド内補間方
法とフィールド間補間方法の２つがあるが、前者が簡便
であり、ここでは前者を用いることにする。なお、後者
を用いても同様の効果が得られるのは言うまでもない。

【００７２】画像再生部２の静止画像データＲ１，Ｇ
１，Ｂ１は、最も単純なカウンタのインクリメント処理
によってプログレッシブ画像となる。

【００７３】選択器３は、プログレッシブ映像データＲ
４，Ｇ４，Ｂ４とプログレッシブ静止画像データＲ１，
Ｇ１，Ｂ１の一方を選択して出力する。選択の切替タイ
ミングは、垂直同期信号Ｖのブランキング位置で行う
と、表示に乱れがない。また、他の構成要素については
実施の形態１と同様であるので説明は省略する。

【００７４】以上説明したように、実施の形態２に係る
ＰＤＰ表示装置は、さらに、映像信号処理手段の出力を
もとに画素数の異なる画像信号を生成する画素数変換部
８を備えて構成したので、アナログ放送映像とデジタル
静止画像の両方をプログレッシブ表示でき、ラインフリ
ッカのない高品位な表示性能を備えたＰＤＰ表示装置を
実現できる効果がある。

【００７５】なお、実施の形態２では、選択器３の出力
データが画質調整部２１を経由してから表示制御部１０
３に出力される構成を採ったが、画質調整部２１を設置
しないで直接表示制御部１０３に出力データが出力され
る構成であってもよい。この場合、画質調整部は映像処
理部１０３と画像再生部２の中に設置することで表示画
像の画質調整を実現できる。

【００７６】実施の形態３．図４はこの発明の実施の形
態３に係るＰＤＰ表示装置の構成を示すブロック図であ
る。なお、実施の形態３であるＰＤＰ表示装置の説明に
あたり図１及び図３に示すＰＤＰ表示装置と同一構成部
分には同一符号を付して重複部分の説明を省略する。

【００７７】実施の形態３に係るＰＤＰ表示装置は、モ
ニター出力機能を付加したものである。

【００７８】図において、１００は映像信号ｙ／ｃの入
力端子、１０１は映像処理部、１０２はＡ／Ｄ変換部、
１０３は表示制御部、１０４は電源部、１０５はＰＤＰ
表示部、１０６はシーケンス制御部、１は画像記憶部、
２は画像再生部、３は選択器、８は画素数変換部、２１
は画質調整部、９は出力処理部、１０はモニター出力端
子である。

【００７９】出力処理部９は、Ｄ／Ａコンバータを備
え、選択器３の出力データＲ２，Ｇ２，Ｂ２をアナログ
信号に変換して、同期信号と共にモニター出力端子１０
に供給する。

【００８０】以下、上述のように構成されたＰＤＰ表示
装置の動作を説明する。

【００８１】出力処理部９では、選択器３の出力データ
Ｒ２，Ｇ２，Ｂ２をＤ／Ａコンバータでアナログ信号に
変換し、垂直同期信号Ｖと水平同期信号Ｈ（一例とし
て、同期信号Ｓ２から作成する）と共にモニター出力端
子１０に並列供給する。これによってモニター出力端子
１０に接続されたモニターにも同じ画面の信号を供給す
ることができる。また、他の構成要素については上述し
た各実施の形態と同様であるので説明は省略する。

【００８２】以上説明したように、実施の形態３に係る
ＰＤＰ表示装置は、選択器３の出力データをアナログ信
号に変換してモニター出力端子１０に供給する出力処理
部９を備えて構成したので、アナログ放送映像とデジタ
ル静止画像の両方をプログレッシブ表示でき、ラインフ
リッカのない高品位な表示性能を実現できるとともに、
他の装置に同一画面を供給することができるＰＤＰ表示
装置を実現できる効果がある。

【００８３】なお、出力処理部９は、選択器３の出力デ
ータの代わりに画質調整部２１の出力データＲＳ，Ｇ
Ｓ，ＢＳをＤ／Ａコンバータでアナログ信号に変換する
態様でもよい。この時は、モニター出力端子１０に接続
されたモニターに表示される画質調整も同時に行われる
ことになる。

【００８４】また、実施の形態３では、選択器３の出力
データが画質調整部２１を経由してから表示制御部１０
３に出力される構成を採ったが、画質調整部２１を設置
しないで直接表示制御部１０３に出力データが出力され
る構成であってもよい。この場合、画質調整部は映像処
理部１０３と画像再生部２の中に設置することで表示画
像の画質調整を実現できる。

【００８５】実施の形態４．図５はこの発明の実施の形
態４に係るＰＤＰ表示装置の構成を示すブロック図であ
る。なお、実施の形態４であるＰＤＰ表示装置の説明に
あたり図３に示すＰＤＰ表示装置と同一構成部分には同
一符号を付して重複部分の説明を省略する。

【００８６】実施の形態４に係るＰＤＰ表示装置は、Ｐ
ＤＰ表示装置間の映像伝送において画質劣化が発生しな
いデジタル送受信機能を備えたものである。

【００８７】図において、１００は映像信号ｙ／ｃの入
力端子、１０１は映像処理部、１０２はＡ／Ｄ変換部、
１０３は表示制御部、１０４は電源部、１０５はＰＤＰ
表示部、１０６はシーケンス制御部、１は画像記憶部、
２は画像再生部、３は選択器、８は画素数変換部、２１
は画質調整部、１１はデジタル入力端子、１２はデジタ
ル受信部、１３はデジタル送信部、１４はデジタル出力
端子である。

【００８８】以下、上述のように構成されたＰＤＰ表示
装置の動作を説明する。

【００８９】デジタル入力端子１１は、所定形式のコネ
クタであり、所定フォーマットの伝送信号を入力し、こ
の伝送信号をデジタル受信部１２に伝達する。デジタル
受信部１２は、所定の伝送方式に準拠した受信処理を行
い、受信データＲ５，Ｇ５，Ｂ５，Ｔ５，Ｓ５を出力す
る。このとき、タイミング信号Ｔ５が伝送されてこない
場合は、例えば水平同期信号Ｈを基準にして、ＰＬＬ回
路（図示せず）などでタイミング信号Ｔ５を発生させて
使用すればよい。

【００９０】選択器３は、プログレッシブ映像データＲ
４，Ｇ４，Ｂ４，Ｔ４，Ｓ４と静止画像データＲ１，Ｇ
１，Ｂ１，Ｔ１，Ｓ１及び受信データＲ５，Ｇ５，Ｂ
５，Ｔ５，Ｓ５を入力し、指定された１つのデータ群を
被選択データＲ２，Ｇ２，Ｂ２，Ｔ２，Ｓ２として出力
する。

【００９１】デジタル送信部１３は、被選択データＲ
２，Ｇ２，Ｂ２，Ｔ２，Ｓ２を入力し、所定フォーマッ
トの伝送信号に変換する。所定フォーマットの信号例に
は、Ｒ２，Ｇ２，Ｂ２，Ｈ，Ｖを並列伝送する５線方
式、Ｒ２＋Ｈ，Ｇ２＋Ｖ，Ｂ２＋ＣＯＮＴ，Ｔ２を並列
伝送する４線方式、及びＲ２＋Ｇ２＋Ｂ２＋Ｈ＋ＶとＴ
２を並列伝送する２線方式などが提案されている。具体
的には、ＩＥＥＥ１３９４伝送方式やＩＥＥＥ１５９６
伝送方式などがあり、後者が簡便に使用できる。

【００９２】デジタル出力端子１４は、デジタル送信部
１３で所定フォーマットの伝送信号に変換した信号を、
所定形式のコネクタから出力する。また、他の構成要素
については上述した各実施の形態と同様であるので説明
は省略する。

【００９３】以上説明したように、実施の形態４に係る
ＰＤＰ表示装置は、所定フォーマットの伝送信号を入力
し、この伝送信号を伝達するデジタル入力端子１１、及
び所定の伝送方式に準拠した受信処理を行い、受信デー
タを出力するデジタル受信部１２を備えて構成したの
で、アナログ放送映像とデジタル静止画像の両方をプロ
グレッシブ表示でき、ラインフリッカのない高品位な表
示性能を達成できるとともに、画質劣化のない装置間イ
ンターフェース機能を備えたＰＤＰ表示装置を実現でき
る効果がある。

【００９４】なお、実施の形態４では、選択器３の出力
データが画質調整部２１を経由してから表示制御部１０
３に出力される構成を採ったが、画質調整部２１を設置
しないで直接表示制御部１０３に出力データが出力され
る構成であってもよい。この場合、画質調整部は映像処
理部１０３と画像再生部２の中に設置することで表示画
像の画質調整を実現できる。但し、デジタル入力端子１
１から入力される映像信号の画質調整を行うためには、
デジタル受信部１２と選択器３の間に画質調整部を設置
する必要があり、これは図５に示した画質調整部２１と
同様のブロックが必要となるため、実用的ではない。

【００９５】実施の形態５．図６はこの発明の実施の形
態５に係るＰＤＰ表示装置の構成を示すブロック図であ
る。なお、実施の形態５であるＰＤＰ表示装置の説明に
あたり図１、図２及び図５に示すＰＤＰ表示装置と同一
構成部分には同一符号を付して重複部分の説明を省略す
る。

【００９６】実施の形態５に係るＰＤＰ表示装置は、静
止画像を自由に交換できる機能を付加したものである。

【００９７】図において、１００は映像信号ｙ／ｃの入
力端子、１０１は映像処理部、１０２はＡ／Ｄ変換部、
１０３は表示制御部、１０４は電源部、１０５はＰＤＰ
表示部、１０６はシーケンス制御部、１は画像記憶部、
２は画像再生部、３は選択器、８は画素数変換部、２１
は画質調整部、１１はデジタル入力端子、１２はデジタ
ル受信部、１３はデジタル送信部、１４はデジタル出力
端子、１５は着脱可能な記憶カード、１６はカードコネ
クタである。

【００９８】記憶カード１５及びカードコネクタ１６
は、図１に示した画像記憶部１の実施の形態の一例であ
る。

【００９９】以下、上述のように構成されたＰＤＰ表示
装置の動作を説明する。

【０１００】記憶カード１５は、ＲＯＭやフラッシュメ
モリなどの不揮発性メモリを内蔵しており、カードコネ
クタ１６に挿入する。記憶カード１５とカードコネクタ
１６は、図示していない所定の電気的接続手段で結合さ
れており、画像再生部２との間でデジタル信号を送受信
できる。

【０１０１】画像再生部２は、アドレス信号を送出し、
該アドレス信号がカードコネクタ１６を経て記憶カード
１５に入力される。このアドレス信号に対応したデータ
が逆のルートで伝達されて、画像再生部２に入力され
る。この処理を順次に実行して、所定ブロックの圧縮デ
ータを読み出し、デコーダ５でＪＰＥＧ復号する。

【０１０２】以下の動作は実施の形態１と同様であり、
全ブロックの復号処理を完了すれば、元の静止画像を静
止画メモリ６に復元することができる。

【０１０３】本実施の形態で述べたように、画像記憶部
１を記憶カード１５とカードコネクタ１６に分割するこ
とによって、静止画像を自由に交換する機能、及びデジ
タルカメラの記憶カードとの互換性の確保によるデジタ
ルカメラ画像の高画質表示機能を提供できる。

【０１０４】以上説明したように、実施の形態５に係る
ＰＤＰ表示装置は、画像記憶部１として着脱可能な記憶
カード１５及びカードコネクタ１６を備えて構成したの
で、アナログ放送映像とデジタル静止画像の両方を高画
質なプログレッシブ表示できるＰＤＰ表示装置を実現で
きるとともに、記憶カード１５を交換することによって
種々の画像データの表示・保存が可能になる。例えば、
記憶カードをデジタルカメラの記憶カードとして用いた
場合には、この記憶カード及びカードコネクタによるデ
ジタルインターフェースによって直接デジタルカメラ画
像を高画質表示できるＰＤＰ表示装置を提供できる効果
がある。

【０１０５】なお、実施の形態５では、選択器３の出力
データが画質調整部２１を経由してから表示制御部１０
３に出力される構成を採ったが、画質調整部２１を設置
しないで直接表示制御部１０３に出力データが出力され
る構成であってもよい。この場合、画質調整部は映像処
理部１０３と画像再生部２の中に設置することで表示画
像の画質調整を実現できる。但し、デジタル入力端子１
１から入力される信号を画質調整するためには、デジタ
ル受信部１２と選択器３の間に画質調整部を設置する必
要があり、これは図６に示した画質調整部２１と同様の
ブロックが必要となるため、実用的ではない。

【０１０６】実施の形態６．図７はこの発明の実施の形
態６に係るＰＤＰ表示装置の構成を示すブロック図であ
る。なお、実施の形態６であるＰＤＰ表示装置の説明に
あたり図１、図２及び図６に示すＰＤＰ表示装置と同一
構成部分には同一符号を付して重複部分の説明を省略す
る。

【０１０７】実施の形態６に係るＰＤＰ表示装置は、静
止画像を自由に交換できる機能を付加し、かつ静止画像
の復元処理をソフトウエアで実行するものである。

【０１０８】図において、１００は映像信号ｙ／ｃの入
力端子、１０１は映像処理部、１０２はＡ／Ｄ変換部、
１０３は表示制御部、１０４は電源部、１０５はＰＤＰ
表示部、１０６はシーケンス制御部、１は画像記憶部、
２は画像再生部、３は選択器、８は画素数変換部、２１
は画質調整部、１１はデジタル入力端子、１２はデジタ
ル受信部、１３はデジタル送信部、１４はデジタル出力
端子、１５は着脱可能な記憶カード、１６はカードコネ
クタ、１７はＲＩＳＣマイコンである。

【０１０９】以下、上述のように構成されたＰＤＰ表示
装置の動作を説明する。

【０１１０】このＲＩＳＣ（reduced instruction set
computer）マイコン１７は、前記図２に示したデコーダ
５のブロック毎のＪＰＥＧ復号処理、再生制御回路７の
アドレス信号の発生処理、静止画メモリのライト／リー
ド制御処理、同期信号処理及びシーケンス制御部１０６
の機能である各部の制御処理などを高速に実行するソフ
トウエアを内蔵し、所定の動作を実現する。

【０１１１】ソフトウエアによるＪＰＥＧ復号処理は、
ハードウエア処理に比較し、処理速度が１桁程度遅い技
術課題があるが、実用上の問題はない。一方、静止画表
示機能は、本来の映像表示機能の補完機能であり、常時
利用するものではない。

【０１１２】そこで、シーケンス制御部１０６で必ず使
用するＣＩＳＣ（complex instruction set computer）
マイコンをＲＩＳＣマイコン１７に変更して高速処理を
可能にし、更に、画像再生部２のロジック処理をＲＩＳ
Ｃマイコン１７内に統合したものである。この統合によ
って、回路的冗長度を削除でき、ＰＤＰ表示装置を小型
化し安価にすることができる。

【０１１３】このように、実施の形態６に係るＰＤＰ表
示装置では、アナログ放送映像とデジタル静止画像の両
方を表示できるＰＤＰ表示装置を安価に実現できる効果
がある。

【０１１４】なお、実施の形態６では、選択器３の出力
データが画質調整部２１を経由してから表示制御部１０
３に出力される構成を採ったが、画質調整部２１を設置
しないで直接表示制御部１０３に出力データが出力され
る構成であってもよい。この場合、画質調整部は映像処
理部１０３と画像再生部２の中に設置することで表示画
像の画質調整を実現できる。但し、デジタル入力端子１
１から入力される信号を画質調整するためには、デジタ
ル受信部１２と選択器３の間に画質調整部を設置する必
要があり、これは図７に示した画質調整部２１と同様の
ブロックが必要となるため、実用的ではない。

【０１１５】実施の形態７．図８はこの発明の実施の形
態７に係るＰＤＰ表示装置の構成を示すブロック図であ
る。なお、実施の形態７であるＰＤＰ表示装置の説明に
あたり図３に示すＰＤＰ表示装置と同一構成部分には同
一符号を付して重複部分の説明を省略する。

【０１１６】実施の形態７に係るＰＤＰ表示装置は、映
像と静止画像の両方に対して画素数変換を適用できるよ
うにしたものである。

【０１１７】図において、１００は映像信号ｙ／ｃの入
力端子、１０１は映像処理部、１０２はＡ／Ｄ変換部、
１０３は表示制御部、１０４は電源部、１０５はＰＤＰ
表示部、１０６はシーケンス制御部、１は画像記憶部、
２は画像再生部、３は選択器（第１の選択器）、８は画
素数変換部、１８は選択器（第２の選択器）、２１は画
質調整部である。

【０１１８】以下、上述のように構成されたＰＤＰ表示
装置の動作を説明する。

【０１１９】選択器３には、Ａ／Ｄ変換部１０２の出力
データＲ，Ｇ，Ｂ，Ｔ，Ｓと画像再生部２の出力する静
止画像データＲ１，Ｇ１，Ｂ１，Ｔ１，Ｓ１が入力さ
れ、選択器３はシーケンス制御部１０６から指定された
一方のデータ群を選択し被選択データＲ２，Ｇ２，Ｂ
２，Ｔ２，Ｓ２として出力する。この被選択データ群は
画素数変換部８と選択器（第２の選択器）１８に入力さ
れる。

【０１２０】画素数変換部８はシーケンス制御部１０６
の指示（接続線は省略）によって、走査線補間あるいは
画素数変換を実行して、被変換データＲ４，Ｇ４，Ｂ
４，Ｔ４，Ｓ４を出力する。

【０１２１】選択器１８には、被選択データ群（Ｒ２，
Ｇ２，Ｂ２，Ｔ２，Ｓ２）と被変換データ群（Ｒ４，Ｇ
４，Ｂ４，Ｔ４，Ｓ４）が入力され、選択器１８は表示
データ群Ｒ５，Ｇ５，Ｂ５，Ｔ５，Ｓ５として入力信号
の何れかを選択して出力する。

【０１２２】ここで、画素数変換部８は、水平方向の画
素数をＭｔｏＮ変換する水平演算器、垂直方向の走査線
をＰｔｏＱ変換する垂直演算器、演算前データと演算後
データを選択出力する選択器、及びクロック発生器など
から構成されており、画素数変換部８は映像データには
Ｐ＝２４０をＱ＝４８０に変換する垂直演算器の処理を
実行する。静止画像には、Ｐ＝４８０をＱ＝６００に変
換する垂直演算器の処理とＭ＝６４０をＮ＝８００に変
換する水平演算器の処理を実行する。この場合、Ｐ＝Ｑ
あるいはＭ＝Ｎの無処理でもよく、上記数値例以外の関
係も自由に使用できることは勿論である。また、映像デ
ータにもＭｔｏＮ変換を実施できる。更に、各変換処理
は拡大と縮小の両方の演算ができる。

【０１２３】以上説明したように、実施の形態７に係る
ＰＤＰ表示装置は、シーケンス制御部１０６から指定さ
れた一方のデータ群を選択し被選択データとして出力す
る選択器３と、この被選択データ群と画素数変換部８の
出力を選択して出力する選択器１８とを備えて構成した
ので、アナログ放送映像とデジタル静止画像の両方の画
素数と走査線を自由に設定して表示できるマルチメディ
ア対応ＰＤＰ表示装置を実現できる効果がある。これ
は、様々な画素数をもつＰＤＰ表示装置の信号処理を１
つの回路で処理できる利点があり、経済的なＰＤＰ表示
装置を実現できる効果もある。

【０１２４】なお、図８において、図４の出力処理部９
及び図５のデジタル送信部１３を追加して、出力処理部
９とデジタル送信部１３に表示データ群Ｒ５，Ｇ５，Ｂ
５，Ｔ５，Ｓ５を供給する構成を採ってもよい。さら
に、図５のデジタル入力端子１１及びデジタル受信部１
２を追加し、デジタル受信部１２は選択器３に受信デー
タ群を供給する構成を採ってもよい。

【０１２５】また、実施の形態７では、選択器３の出力
データが画質調整部２１を経由してから表示制御部１０
３に出力される構成を採ったが、画質調整部２１を設置
しないで直接表示制御部１０３に出力データが出力され
る構成であってもよい。この場合、画質調整部は映像処
理部１０３と画像再生部２の中に設置することで表示画
像の画質調整を実現できる。

【０１２６】さらに、上記各実施の形態に係るＰＤＰ表
示装置を、例えばワイドアスペクトテレビジョン受像機
のＰＤＰ表示装置に適用することができるが、ＰＤＰな
どを使用した表示装置であればどのような映像装置にも
適用できることは言うまでもない。

【０１２７】さらにまた、上記各実施の形態において
は、データ圧縮を例えばＪＰＥＧ符号化方式において映
像信号を圧縮することができるが、ＪＰＥＧに限るもの
でなく、他の符号化方式に適用できることは言うまでも
ない。

【０１２８】また、上記ＰＤＰ表示装置を構成する例え
ば画像記憶部、画像再生部等の種類、数、接続状態など
は前述した各実施の形態に限られないことは言うまでも
ない。

【０１２９】

【発明の効果】請求項１に係るＰＤＰ表示装置では、画
像データを圧縮して記憶する画像記憶手段と、圧縮デー
タを復元し復元画像データとして出力する画像再生手段
と、映像データと復元画像データを切替えて表示制御手
段に出力する選択手段とを備えて構成したので、画質の
劣化なしにアナログ放送映像又はデジタル静止画像を選
択的に表示できるマルチメディアライクなＰＤＰ表示装
置を実現できる効果を奏する。

【０１３０】請求項２に係るＰＤＰ表示装置では、映像
信号処理手段の出力をもとに画素数の異なる画像信号を
生成する画素数変換手段を備えて構成したので、アナロ
グ放送映像とデジタル静止画像を選択的に表示すること
ができ、更に、アナログ放送映像とデジタル静止画像の
両方をプログレッシブ表示できるので、ラインフリッカ
のない高品位な表示性能を備えた付加価値のある表示装
置が得られる効果を奏する。

【０１３１】請求項３に係るＰＤＰ表示装置では、選択
手段の出力を、所定の映像信号インターフェースフォー
マットに準じた信号に変換する手段と、信号変換手段の
出力信号を外部に出力する手段とを備えて構成したの
で、アナログ放送映像とデジタル静止画像の両方をプロ
グレッシブ表示でき、ラインフリッカのない高品位な表
示性能を備え、しかも他の表示装置に同一画面を供給す
る機能を備えた付加価値のある表示装置が得られる効果
を奏する。

【０１３２】請求項４に係るＰＤＰ表示装置では、所定
フォーマットのデジタル伝送信号を入力する手段と、入
力された伝送信号に対し所定の伝送方式に準拠した受信
処理を行い、受信データとして選択手段に出力する手段
とを備えて構成したので、アナログ放送映像とデジタル
静止画像の両方をプログレッシブ表示でき、ラインフリ
ッカのない高品位な表示性能を達成し、しかも画質劣化
のない装置間インターフェース機能を備えた付加価値の
ある表示装置が得られる効果を奏する。

【０１３３】請求項５に係るＰＤＰ表示装置では、画像
記憶手段が、画像データを記憶した状態で着脱可能な記
憶手段を備え、記憶手段を交換可能に構成したので、ア
ナログ放送映像とデジタル静止画像の両方を高画質なプ
ログレッシブ表示できる表示装置を得られる効果の他
に、デジタルカメラの記憶カードとのデジタルインター
フェースによって直接デジタルカメラ画像を高画質表示
できる付加価値のある表示装置が得られる効果を奏す
る。

【０１３４】請求項６に係るＰＤＰ表示装置では、画像
記憶手段が、静止画像をデータ圧縮して記憶するように
構成したので、デジタル静止画像を効率的に記憶・保存
することができる。

【０１３５】請求項７に係るＰＤＰ表示装置では、デー
タ圧縮が、ＪＰＥＧ符号化方式若しくは国際標準符号化
方式に準拠した符号化であるように構成したので、標準
化された符号化方式により汎用的にデジタル静止画像を
効率的に記憶・保存することができる。

【０１３６】請求項８に係るＰＤＰ表示装置では、選択
手段が、映像データと復元画像データを垂直同期信号の
ブランキング位置で切替えるように構成したので、アナ
ログ放送映像とデジタル静止画像の両方をプログレッシ
ブ表示できる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１であるＰＤＰ表示装
置の構成を示すブロック図である。

【図２】 この発明の実施の形態１であるＰＤＰ表示装
置の画像記憶部と画像再生部の構成示す図である。

【図３】 この発明の実施の形態２であるＰＤＰ表示装
置の構成を示すブロック図である。

【図４】 この発明の実施の形態３であるＰＤＰ表示装
置の構成を示すブロック図である。

【図５】 この発明の実施の形態４であるＰＤＰ表示装
置の構成を示すブロック図である。

【図６】 この発明の実施の形態５であるＰＤＰ表示装
置の構成を示すブロック図である。

【図７】 この発明の実施の形態６であるＰＤＰ表示装
置の構成を示すブロック図である。

【図８】 この発明の実施の形態７であるＰＤＰ表示装
置の構成を示すブロック図である。

【図９】 従来のＰＤＰ表示装置の構成を示すブロック
図である。

【図１０】 従来のＰＤＰ表示装置のＡ／Ｄ変換部の構
成を示す図である。

【図１１】 従来のＰＤＰ表示装置の表示制御部の構成
を示す図である。

【図１２】 従来のＰＤＰ表示装置のＰＤＰ表示部の構
成を示す図である。

【符号の説明】

１ 画像記憶部（画像記憶手段）、 ２ 画像再生部
（画像再生手段）、 ３選択器（選択手段）、 ８ 画
素数変換部（画素数変換手段）、 ９ 出力処理部、
１０ モニター出力端子、 １１ デジタル入力端子、
１２ デジタル受信部、 １３ デジタル送信部、
１４ デジタル出力端子、 １５ 記憶カード、 １６
カードコネクタ、 ２１ 画質調整部、 １０１ 映
像処理部、 １０２ Ａ／Ｄ変換部、 １０３ 表示制
御部（表示制御手段）、 １０４電源部（電源供給手
段）、 １０５ ＰＤＰ表示部（表示手段）、 １０６
シーケンス制御部。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 入力された映像信号を処理する映像信号
   処理手段と、 前記映像信号処理手段の出力からＰＤＰ（plasma displ
   ay panel：気体放電パネル）の表示に適した表示制御デ
   ータを生成する表示制御手段と、 ＰＤＰを駆動するための電源を供給する電源供給手段
   と、 前記電源供給手段からの電源供給により表示制御データ
   をＰＤＰに表示する表示手段とを備えたＰＤＰ表示装置
   であって、 画像データを圧縮して記憶する画像記憶手段と、 圧縮データを復元し復元画像データとして出力する画像
   再生手段と、 映像データと復元画像データを切替えて前記表示制御手
   段に出力する選択手段とを備えたことを特徴とするＰＤ
   Ｐ表示装置。
2. 【請求項２】 前記映像信号処理手段の出力をもとに画
   素数の異なる画像信号を生成する画素数変換手段を備え
   たことを特徴とする請求項１記載のＰＤＰ表示装置。
3. 【請求項３】 前記選択手段の出力を、所定の映像信号
   インターフェースフォーマットに準じた信号に変換する
   手段と、 前記信号変換手段の出力信号を外部に出力する手段とを
   備えたことを特徴とする請求項１又は２の何れかに記載
   のＰＤＰ表示装置。
4. 【請求項４】 所定フォーマットのデジタル伝送信号を
   入力する手段と、 入力された伝送信号に対し所定の伝送方式に準拠した受
   信処理を行い、受信データとして前記選択手段に出力す
   る手段とを備えたことを特徴とする請求項１、２又は３
   の何れかに記載のＰＤＰ表示装置。
5. 【請求項５】 前記画像記憶手段は、 画像データを記憶した状態で着脱可能な記憶手段を備
   え、 前記記憶手段を交換可能に構成したことを特徴とする請
   求項１、２、３又は４の何れかに記載のＰＤＰ表示装
   置。
6. 【請求項６】 前記画像記憶手段は、 静止画像をデータ圧縮して記憶することを特徴とする請
   求項１又は５の何れかに記載のＰＤＰ表示装置。
7. 【請求項７】 前記データ圧縮は、 ＪＰＥＧ（Joint Photograghic Expert Group）符号化
   方式若しくは国際標準符号化方式に準拠した符号化であ
   ることを特徴とする請求項１、５又は６の何れかに記載
   のＰＤＰ表示装置。
8. 【請求項８】 前記選択手段は、 映像データと復元画像データを垂直同期信号のブランキ
   ング位置で切替えることを特徴とする請求項１、２、３
   又は４の何れかに記載のＰＤＰ表示装置。