JPH1031807A - Read-after-write circuit and magnetic recording and reproducing circuit - Google Patents

Read-after-write circuit and magnetic recording and reproducing circuit

Info

Publication number
JPH1031807A
JPH1031807A JP18735796A JP18735796A JPH1031807A JP H1031807 A JPH1031807 A JP H1031807A JP 18735796 A JP18735796 A JP 18735796A JP 18735796 A JP18735796 A JP 18735796A JP H1031807 A JPH1031807 A JP H1031807A
Authority
JP
Japan
Prior art keywords
circuit
data
error correction
error
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18735796A
Other languages
Japanese (ja)
Inventor
Shigeo Shimura
成生 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18735796A priority Critical patent/JPH1031807A/en
Publication of JPH1031807A publication Critical patent/JPH1031807A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To decrease the cost of a circuit by reducing the circuit scale of the read-after-write reproducing system. SOLUTION: Recording data, with error correction coded by ECC (error correcting circuit) 5, is modulated by a digital modulating/demodulating circuit 4, and then recorded on a magnetic tape 50 by a recording head 1. Immediately after that, the data reproduced by a reproducing head 8, after a rotary transformer 9 and a reproducing amplifier 10, is provided with a constant amplitude level by an automatic gain control circuit (AGC) 11; an exclusive logical sum of the signal, for which the detection voltage of the AGC thus obtained is binarized by a DC comparator, and the sink clock of a sink clock generating circuit 20, is discriminated if it is an error to be rewritten, by counting with a counter circuit 21 the omission of the data obtained by an exclusive OR circuit 19. At the time of the reproduction, the data decoded by an equalizer circuit 12 is demodulated by the digital modulating/demodulating circuit 4, with errors also corrected by the ECC 5, thereby passing into error-free reproduced data.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はリードアフターライ
ト機能を備えたデータストリーマ等の磁気記録再生装置
に係り、特にリードアフターライト回路に関する。
The present invention relates to a magnetic recording / reproducing apparatus such as a data streamer having a read-after-write function, and more particularly to a read-after-write circuit.

【0002】[0002]

【従来の技術】従来のデータストリーマのような磁気記
録装置はリードアフターライト回路を搭載し、図3のブ
ロック図に示すような構成を有している。記録データ1
00はバッファメモリ回路7に一旦蓄えられた後、記録
系のエラー訂正回路(ECC)5に入力される。ECC
5はメモリ6を用いて入力データを遅延した後、新たに
入力されるデータと対照することにより、エラー訂正を
コード化する。こうして、エラー訂正がコード化された
データはデジタル変調復調回路4(DCI)に入力さ
れ、ここで変調される。変調されたデータは記録アンプ
3により増幅された後、ロータリートランス2を介して
記録ヘッド1に入力され、この記録ヘッド1により、磁
気テープ50に記録される。
2. Description of the Related Art A conventional magnetic recording device such as a data streamer is equipped with a read-after-write circuit and has a configuration as shown in a block diagram of FIG. Record data 1
00 is temporarily stored in the buffer memory circuit 7 and then input to the error correction circuit (ECC) 5 of the recording system. ECC
5 encodes the error correction by delaying the input data using the memory 6 and then comparing it with the newly input data. In this manner, the data in which the error correction is coded is input to the digital modulation / demodulation circuit 4 (DCI), where it is modulated. The modulated data is amplified by the recording amplifier 3 and then input to the recording head 1 via the rotary transformer 2 and recorded on the magnetic tape 50 by the recording head 1.

【0003】磁気テープ50に記録されたデータは直ち
に再生ヘッド8により再生され、ロータリートランス2
を介して再生アンプ10に入力されて増幅された後、自
動利得制御回路(AGC)11によりその振幅レベルが
一定にされてからパーシャルレスポンス復号機能を有す
るイコライザ(EQ)回路12に入力される。イコライ
ザ回路12は再生データをデータとクロックに復号化
し、得られたデータとクロックをデジタル変復調回路
(DCI)13に出力する。デジタル変復調回路13は
入力されるデータを同時に入力されるクロックにより復
調して、これを再生系のエラー訂正回路(ECC)14
に出力する。ECC14はメモリ15を用いて入力デー
タを遅延した後、新たに入力されるデータと対照するこ
とにより、エラー訂正をデコードし、必要があればデー
タのエラー訂正を行う。
The data recorded on the magnetic tape 50 is immediately reproduced by the reproducing head 8 and the rotary transformer 2
After being input to a reproduction amplifier 10 and amplified, the amplitude level is made constant by an automatic gain control circuit (AGC) 11, and then input to an equalizer (EQ) circuit 12 having a partial response decoding function. The equalizer circuit 12 decodes the reproduced data into data and a clock, and outputs the obtained data and clock to a digital modulation / demodulation circuit (DCI) 13. The digital modulation / demodulation circuit 13 demodulates input data by a clock input at the same time, and demodulates the demodulated data by an error correction circuit (ECC) 14 of a reproduction system.
Output to After delaying the input data using the memory 15, the ECC 14 decodes the error correction by comparing the input data with newly input data, and performs data error correction if necessary.

【0004】この時、ECC14はエラーが大きくデー
タの欠落などが多すぎてエラー訂正ができない場合、リ
ライト要求を記録系のECC5及びバッファメモリ回路
7に出す。これにより、バッファメモリ回路7は蓄積さ
れているリライト要求された記録データ部分に戻って、
データの読み出しを行い、読み出したデータをECC5
に出力する。ECC5はリライトする記録データに再度
エラー訂正をコード化し、これが、記録ヘッド1によ
り、再度磁気テープ50に記録されることにより、磁気
テープ50にはデータ欠落などのエラー(ECCでの修
復が不可能な程のエラー)がないデータが記録されるこ
とになる。
At this time, the ECC 14 issues a rewrite request to the ECC 5 and the buffer memory circuit 7 of the recording system when the error is too large to correct the error due to too much data loss or the like. As a result, the buffer memory circuit 7 returns to the stored rewrite-requested recording data portion,
Data is read, and the read data is stored in ECC5
Output to The ECC 5 encodes the error correction again into the recording data to be rewritten, and this is recorded on the magnetic tape 50 again by the recording head 1 so that the magnetic tape 50 has an error such as a data loss (the ECC cannot be repaired). Data without any significant error) will be recorded.

【0005】しかし、上記のような従来のリードアフタ
ーライト回路には、記録系、再生系それぞれに、独立し
たデジタル変復調回路4、13、ECC5、14及びメ
モリ6、15等が2重に必要となるため、回路規模が大
きくなると共に、特にECC5、14及びメモリ6、1
5の価格が高いため、回路のコストも上がってしまうと
いう不具合があった。
However, the conventional read-after-write circuit as described above requires two independent digital modulation / demodulation circuits 4, 13, ECCs 5, 14 and memories 6, 15 for the recording system and the reproduction system. Therefore, the circuit scale becomes large, and in particular, the ECCs 5, 14 and the memories 6, 1,
Since the price of No. 5 was high, there was a problem that the cost of the circuit also increased.

【0006】[0006]

【発明が解決しようとする課題】上記のように従来の磁
気記録再生装置でリードアフターライトを行う場合、記
録系、再生系それぞれに、デジタル変復調回路4、1
3、ECC5、14及びメモリ6、15等が2重に必要
であるため、回路規模が大きくなると共に、回路のコス
トも上昇してしまうという不具合があった。
As described above, when performing read-after-write in a conventional magnetic recording / reproducing apparatus, the digital modulation / demodulation circuits 4 and 1 are provided for the recording system and the reproduction system, respectively.
3, the ECCs 5, 14 and the memories 6, 15 need to be duplicated, so that there is a problem that the circuit scale is increased and the cost of the circuit is increased.

【0007】そこで本発明は上記のような課題を解決す
るためになされたもので、リードアフターライトの再生
系の回路規模を縮小して回路のコストを低減することが
できるリードアフターライト回路及びこの回路を用いた
磁気記録再生装置を提供することを目的としている。
Accordingly, the present invention has been made to solve the above-mentioned problems, and a read-after-write circuit and a read-after-write circuit capable of reducing the circuit scale of a read-after-write reproducing system to reduce the circuit cost. It is an object of the present invention to provide a magnetic recording / reproducing device using a circuit.

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、記録
ヘッドと再生ヘッドを独立に備え、記録ヘッドで磁気テ
ープに記録したデータを直ちに再生ヘッドで再生して得
た再生データのエラーがリライトすべきエラーかどうか
を判定し、リライトすべきエラーであった場合は該当の
データを記録ヘッドで再度磁気テープに記録するリード
アフターライト回路において、再生ヘッドにより再生さ
れた再生データの振幅レベルが所定値以下である部分を
検出する欠落部検出手段と、この欠落部検出手段により
検出された再生データの振幅レベルが所定値以下である
部分の大きさによりリライトすべきかどうかを判定する
判定手段とを具備した構成を備えている。
According to the first aspect of the present invention, a recording head and a reproducing head are provided independently, and errors in reproduced data obtained by immediately reproducing data recorded on a magnetic tape by the recording head with the reproducing head are eliminated. It is determined whether or not the error should be rewritten. If the error is to be rewritten, the amplitude level of the reproduced data reproduced by the reproducing head is changed in a read-after-write circuit for recording the data again on the magnetic tape by the recording head. A missing portion detecting means for detecting a portion having a predetermined value or less, and a judging means for determining whether or not the amplitude level of the reproduction data detected by the missing portion detecting portion should be rewritten based on the size of the portion having a predetermined value or less. Is provided.

【0009】請求項2の発明は、記録ヘッドと再生ヘッ
ドを独立に備え、記録ヘッドで磁気テープに記録したデ
ータを直ちに再生ヘッドで再生して得た再生データのエ
ラーがリライトすべきエラーかどうかを判定し、リライ
トすべきエラーであった場合は該当のデータを記録ヘッ
ドで再度磁気テープに記録するリードアフターライト回
路において、記録データにエラー訂正コードを付加する
エラー訂正回路と、このエラー訂正回路によりエラー訂
正コードを付加されたデータを変調して前記記録ヘッド
で記録するデータとする変調回路と、前記再生ヘッドで
再生された再生データの輪郭レベルの検波信号を得る検
波回路と、この検波回路により得られた検波信号を別途
与えられるスレッシュ電圧と比較して2値信号化する2
値化回路と、前記エラー訂正回路によりエラー訂正コー
ドとしてデータに付加されるシンク領域の同期クロック
と同周期のシンククロックを発生するシンククロック発
生回路と、前記2値化回路により2値化された2値信号
とこのシンククロック発生回路により発生されたシンク
クロックとの排他的論理和を取る排他的論理和回路と、
この排他的論理和回路の排他的論理和結果のクロック数
とクロック発生回路により発生されたシンククロック数
との差分をカウントする計数回路と、この計数回路のカ
ウント数からリライトすべきエラーかどうかを判定する
判定回路とを具備した構成を備えている。
According to a second aspect of the present invention, a recording head and a reproducing head are independently provided, and whether data recorded on a magnetic tape by the recording head is reproduced immediately by the reproducing head is an error to be rewritten. In the read-after-write circuit for recording the data again on the magnetic tape by the recording head if the error to be rewritten is determined, an error correction circuit for adding an error correction code to the recording data, and the error correction circuit A modulation circuit that modulates the data to which the error correction code is added and converts the data into data to be recorded by the recording head; a detection circuit that obtains a detection signal of an outline level of the reproduction data reproduced by the reproduction head; Is converted into a binary signal by comparing the detection signal obtained by
A binarizing circuit, a sync clock generating circuit for generating a sync clock having the same cycle as a sync clock of a sync area added to data as an error correction code by the error correction circuit, and a binarized circuit by the binarization circuit An exclusive-OR circuit for performing an exclusive-OR operation on the binary signal and the sync clock generated by the sync clock generating circuit;
A counting circuit that counts the difference between the number of clocks of the exclusive OR result of the exclusive OR circuit and the number of sync clocks generated by the clock generation circuit, and determines whether an error to be rewritten based on the count number of the counting circuit. And a judgment circuit.

【0010】請求項3の発明は、前記エラー訂正回路に
データのエラー訂正のデコードを行う機能を付加すると
共に、前記変調回路を復調もできる変復調回路とし、磁
気テープのデータ再生時、復号化された再生データを前
記変復調回路で復調した後、前記エラー訂正回路により
データのエラー訂正のデコードを行つて必要に応じてデ
ータのエラー訂正をしてエラーのない再生データを得る
再生系を備えた構成である。
According to a third aspect of the present invention, a function of decoding data error correction is added to the error correction circuit, and the modulation circuit is a modulation / demodulation circuit capable of demodulation. A reproduction system for demodulating the reproduced data by the modulation / demodulation circuit, and then performing error correction of the data by the error correction circuit to correct the data error as necessary to obtain reproduced data without error. It is.

【0011】請求項4の発明は、前記検波回路は再生ヘ
ッドにより再生された再生データの振幅を一定にする自
動利得制御回路をコンデンサを介して接地し、このコン
デンサの端子電圧から前記検波信号を得る構成を備えて
いる。
According to a fourth aspect of the present invention, the detection circuit grounds, via a capacitor, an automatic gain control circuit for making the amplitude of reproduced data reproduced by a reproducing head constant, and detects the detected signal from a terminal voltage of the capacitor. It has a configuration to obtain.

【0012】請求項5の発明は、リードアフターライト
機能を有する磁気記録再生装置において、請求項1乃至
4いずれか1記載のリードアフターライト回路を搭載し
た構成を備えている。
According to a fifth aspect of the present invention, there is provided a magnetic recording / reproducing apparatus having a read-after-write function, comprising a configuration in which the read-after-write circuit according to any one of the first to fourth aspects is mounted.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は本発明のリードアフターラ
イト回路を搭載した磁気記録再生装置の一実施の形態の
構成を示したブロック図である。1は記録データを磁気
テープ50に記録する記録ヘッド、2はデータを記録ヘ
ッドに入力するためのロータリートランス、3は記録デ
ータを増幅してロータリートランス2に出力する記録ア
ンプ、4は記録データを変調すると共に再生データを復
調するデジタル変復調回路(DCI)、5は記録データ
にエラー訂正をコード化するエラー訂正回路(EC
C)、6はエラー訂正のために記録データを遅延させる
ためのメモリ、7は記録データを一旦蓄積するバッファ
メモリ回路、8は磁気テープ50からデータを再生する
再生ヘッド、9は再生データを再生アンプ10に入力す
るためのロータリートランス、10は再生ヘッド8によ
り再生された再生データを増幅する再生アンプ、11は
再生データの振幅レベルを一定にする自動利得制御回路
(AGC)、12は再生データを復号化するパーシャル
レスポンス復号機能を有するイコライザ(EQ)回路、
16は自動利得制御回路11に接続され、その端子から
検波電圧波形を取り出すコンデンサ、17は自動利得制
御回路11から取り出された検波電圧波形とスレッシュ
電圧源18のスレッシュ電圧とを比較して、検波電圧波
形を2値化するDCコンパレータ、18はスレッシュ電
圧を発生するスレッシュ電圧源、19はDCコンパレー
タ17により2値化されたデータとシンククロック発生
回路20から出力されるシンククロックの排他的論理和
を取る排他的論理和回路、20はECC5でデータに付
加されるシンク領域のクロックと同期したシンククロッ
クを発生するシンククロック発生回路、21は排他的論
理和回路19で得られる排他的論理和の結果のクロック
数をカウントして、エラー訂正の可能かどうかを判定す
る判定回路を含むカウンタ回路、22は再生データを処
理するデータ処理部である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an embodiment of a magnetic recording / reproducing apparatus equipped with a read-after-write circuit of the present invention. 1 is a recording head for recording the recording data on the magnetic tape 50, 2 is a rotary transformer for inputting the data to the recording head, 3 is a recording amplifier for amplifying the recording data and outputting it to the rotary transformer 2, and 4 is a recording amplifier. A digital modulation / demodulation circuit (DCI) 5 that modulates and demodulates reproduction data, and an error correction circuit (EC) 5 that encodes error correction in recording data.
C) and 6 are memories for delaying recording data for error correction, 7 is a buffer memory circuit for temporarily storing recording data, 8 is a reproducing head for reproducing data from the magnetic tape 50, and 9 is a reproducing head for reproducing data. A rotary transformer for inputting to the amplifier 10; a reproducing amplifier 10 for amplifying the reproduced data reproduced by the reproducing head 8; an automatic gain control circuit (AGC) 11 for keeping the amplitude level of the reproduced data constant; An equalizer (EQ) circuit having a partial response decoding function for decoding
Reference numeral 16 denotes a capacitor connected to the automatic gain control circuit 11 for extracting a detection voltage waveform from its terminal. Reference numeral 17 denotes a detection voltage comparison circuit that compares the detection voltage waveform extracted from the automatic gain control circuit 11 with the threshold voltage of the threshold voltage source 18. A DC comparator for binarizing the voltage waveform; 18, a threshold voltage source for generating a threshold voltage; 19, an exclusive OR of data binarized by the DC comparator 17 and a sync clock output from the sync clock generation circuit 20 20 is a sync clock generation circuit that generates a sync clock synchronized with the clock of the sync area added to the data by the ECC 5, and 21 is the exclusive OR obtained by the exclusive OR circuit 19. Includes a determination circuit that counts the number of clocks of the result and determines whether error correction is possible Counter circuit, 22 is a data processing unit for processing the reproduction data.

【0014】ここで、自動利得制御回路11、コンデン
サ16、DCコンパレータ17、排他的論理和回路19
及びシンククロック発生回路20は欠落部検出手段を、
カウンタ回路21は判定手段を構成している。又、自動
利得制御回路11とコンデンサ16は検波回路を、DC
コンパレータ18は2値化回路を、カウンタ回路21は
計数回路と判定回路を構成している。
Here, the automatic gain control circuit 11, the capacitor 16, the DC comparator 17, the exclusive OR circuit 19
And the sync clock generation circuit 20 includes a missing part detecting means,
The counter circuit 21 constitutes a determination unit. The automatic gain control circuit 11 and the capacitor 16 constitute a detection circuit,
The comparator 18 forms a binarizing circuit, and the counter circuit 21 forms a counting circuit and a determination circuit.

【0015】次に本実施の形態の動作について説明す
る。記録データ100はバッファメモリ回路7に一旦蓄
えられた後、記録系のECC5に入力される。ECC5
はメモリ6を用いて入力データを遅延した後、新たに入
力されるデータと対照することにより、エラー訂正をコ
ード化する。こうして、エラー訂正がコード化されたデ
ータはデジタル変復調回路4に入力され、ここで変調さ
れる。変調されたデータは記録アンプ3により増幅され
た後、ロータリートランス2を介して記録ヘッド1に入
力され、この記録ヘッド1により、磁気テープ50に記
録される。
Next, the operation of this embodiment will be described. The recording data 100 is temporarily stored in the buffer memory circuit 7 and then input to the recording ECC 5. ECC5
Encodes the error correction by delaying the input data using the memory 6 and then comparing it with the newly input data. In this manner, the data in which the error correction is coded is input to the digital modulation / demodulation circuit 4, where it is modulated. The modulated data is amplified by the recording amplifier 3 and then input to the recording head 1 via the rotary transformer 2 and recorded on the magnetic tape 50 by the recording head 1.

【0016】磁気テープ50に記録されたデータは直ち
に再生ヘッド8により再生され、ロータリートランス2
を介して再生アンプ10に入力されて増幅され、図2
(A)に示すような再生データとなって、自動利得制御
回路11に入力される。自動利得制御回路11は入力再
生データの振幅レベルを一定にしてからパーシャルレス
ポンス復号機能を有するイコライザ回路12に出力す
る。このため、イコライザ回路12より入力再生データ
はデータとクロックに復号化されるが、リードアフター
ライト時には、得られたデータとクロックはそのまま捨
てられ、デジタル変復調回路4には送られない。
The data recorded on the magnetic tape 50 is immediately reproduced by the reproducing head 8 and the rotary transformer 2
2 is input to the reproduction amplifier 10 and amplified.
The reproduced data is input to the automatic gain control circuit 11 as shown in FIG. The automatic gain control circuit 11 sets the amplitude level of the input reproduction data to a constant value, and then outputs the same to the equalizer circuit 12 having a partial response decoding function. For this reason, the input reproduced data is decoded into data and a clock by the equalizer circuit 12, but at the time of read-after-write, the obtained data and clock are discarded as they are and are not sent to the digital modulation / demodulation circuit 4.

【0017】一方、自動利得制御回路11から得られた
図2(B)に示すような再生データの検波電圧波形は、
DCコンパレータ17に入力され、ここでスレッシュ電
圧Vrefと比較されて、図2(C)のように2値化さ
れ、2値信号が排他的論理和回路19に入力される。こ
の2値信号に変換する時のスレッシュ電圧Vrefは、
ECC5でデータに付加されたシンク(同期)エリアが
再生データから検出できるかどうかで決められており、
再生データのレベルがシンクエリアの検出が可能なレベ
ルならば“H”レベルに、不可能なレベルであるならば
“L”レベルになるように2値化される。
On the other hand, the detected voltage waveform of the reproduced data as shown in FIG. 2B obtained from the automatic gain control circuit 11 is as follows:
It is input to the DC comparator 17, where it is compared with the threshold voltage Vref, binarized as shown in FIG. 2C, and the binary signal is input to the exclusive OR circuit 19. The threshold voltage Vref when converting to a binary signal is
It is determined whether the sync (synchronization) area added to the data by ECC5 can be detected from the reproduced data,
If the level of the reproduction data is a level at which a sync area can be detected, the level is binarized to an "H"level;

【0018】排他的論理和回路19は入力される図2
(C)に示すような2値信号と、シンククロック発生回
路20から入力される図2(D)に示すようなシンクク
ロックとの排他的論理和を取って、図2(E)に示すよ
うな排他的論理和結果を得、これをカウンタ回路21に
出力する。ここで、シンククロック発生回路20はEC
C5で記録データに付加されたシンククロックと同周期
のシンククロックを発生している。カウンタ回路21は
入力される排他的論理和結果のクロック数をカウントし
て、一定期間内、例えば1トラック中に含まれるクロッ
ク数とシンククロックの差分をシンク検出エラー数mと
して求め、このシンク検出エラー数mが再生時にECC
5で訂正可能なエラーの限度であるエラー数n以内であ
れば何もしないが、このエラー数nを越えた場合は、リ
ライトしなければならない程のエラーがある判定し、リ
ライト要求をECC4及びバッファメモリ回路7に出
す。
The exclusive OR circuit 19 receives the input signal shown in FIG.
An exclusive OR of the binary signal shown in FIG. 2C and the sync clock shown in FIG. 2D input from the sync clock generation circuit 20 is obtained, as shown in FIG. And outputs the result to the counter circuit 21. Here, the sync clock generation circuit 20 is an EC
At C5, a sync clock having the same cycle as the sync clock added to the recording data is generated. The counter circuit 21 counts the number of clocks of the exclusive-OR result input, and determines the difference between the number of clocks included in one track and the number of sync clocks within a certain period, for example, as the number m of sync detection errors. Error count m is ECC during playback
Nothing is performed if the error number is within the error number n which is the limit of errors that can be corrected in step 5. However, if the error number n is exceeded, it is determined that there is an error that needs to be rewritten, and the rewrite request is sent to the ECC4 and ECC4. Output to the buffer memory circuit 7.

【0019】これにより、バッファメモリ回路7は蓄積
されているリライトする記録データ部分に戻って、デー
タの読み出しを行い、読みだしたデータをエラー訂正回
路5に出力する。エラー訂正回路5はエラー検出された
記録データに再度エラー訂正をコード化し、これが、記
録ヘッド1により、再度磁気テープ50に記録されるこ
とになる。このため、磁気テープ50にはデータ欠落な
どのエラー(ECCでの修復が不可能な程のエラー)が
ないデータが記録されることになる。
As a result, the buffer memory circuit 7 returns to the stored recording data portion to be rewritten, reads the data, and outputs the read data to the error correction circuit 5. The error correction circuit 5 codes the error correction again into the recording data in which the error is detected, and this is recorded on the magnetic tape 50 again by the recording head 1. For this reason, data free from errors such as data loss (errors that cannot be repaired by ECC) are recorded on the magnetic tape 50.

【0020】上記のように記録された磁気テープ50の
データを再生する場合、再生ヘッド8により再生され、
ロータリートランス9を介して再生アンプ10に入力さ
れて増幅されてた再生データは、自動利得制御回路11
により、その振幅レベルを一定にされてから、パーシャ
ルレスポンス復号機能を有するイコライザ回路12に入
力される。イコライザ回路12は再生データからデータ
とクロックを復号化し、得られたデータとクロックをデ
ジタル変復調回路4に出力する。
When reproducing the data recorded on the magnetic tape 50 as described above, the data is reproduced by the reproducing head 8.
The reproduced data input to and amplified by the reproduction amplifier 10 via the rotary transformer 9 is supplied to the automatic gain control circuit 11.
After that, the amplitude level is made constant, and then input to the equalizer circuit 12 having a partial response decoding function. The equalizer circuit 12 decodes the data and clock from the reproduced data, and outputs the obtained data and clock to the digital modulation / demodulation circuit 4.

【0021】デジタル変復調回路4は入力されるデータ
を同時に入力されるクロックにより復調して、これをE
CC5に出力する。ECC5はメモリ6を用いて入力デ
ータを遅延した後、新たに入力されるデータと対照する
ことにより、エラー訂正をデコードし、必要に応じてデ
ータのエラー訂正を行い、エラーのない再生データがデ
ータ処理部22に送られて、各種処理がなされる。
The digital modulation / demodulation circuit 4 demodulates the input data by a clock input at the same time,
Output to CC5. The ECC 5 delays the input data by using the memory 6, and then decodes the error correction by comparing it with the newly input data, corrects the error of the data as needed, and reproduces the data without error. The data is sent to the processing unit 22 and various processes are performed.

【0022】本実施の形態によれば、自動利得制御回路
11の検波電圧を2値化して得た2値信号とシンククロ
ックとの排他的論理和を取って得られたクロックの欠落
部をカウントすることにより、リライトすべきエラーか
どうかを判定しているため、リードアフターライト時の
再生系から専用のデジタル変復調回路及びECCとメモ
リを省略して、ECC、デジタル変復調回路を一系統と
して、リードアフターライト回路の回路規模を縮小する
ことができ、回路を安価にすることができる。従って、
このリードアフターライト回路を搭載したデータストリ
ーマのような磁気記録再生装置を小形化でき、且つその
コストを安価に抑えることができる。
According to the present embodiment, the missing part of the clock obtained by taking the exclusive OR of the binary signal obtained by binarizing the detection voltage of the automatic gain control circuit 11 and the sync clock is counted. By doing so, it is determined whether or not the error should be rewritten. Therefore, the dedicated digital modulation / demodulation circuit, the ECC and the memory are omitted from the reproduction system at the time of read-after-write, and the ECC and the digital modulation / demodulation circuit are integrated into one system. The circuit scale of the afterlight circuit can be reduced, and the circuit can be made inexpensive. Therefore,
A magnetic recording / reproducing device such as a data streamer equipped with the read-after-write circuit can be miniaturized and its cost can be reduced.

【0023】[0023]

【発明の効果】以上記述した如く請求項1、2、4記載
の発明によれば、リードアフターライトの再生系の回路
規模を縮小して回路のコストを低減することができる。
As described above, according to the first, second, and fourth aspects of the present invention, the circuit scale of the read-after-write reproducing system can be reduced, and the circuit cost can be reduced.

【0024】請求項3記載の発明によれば、デジタル変
復調回路やECC等を記録系の1系統だけにでき、再生
系の回路規模を縮小して回路のコストを低減することが
できる。
According to the third aspect of the present invention, the digital modulation / demodulation circuit, ECC, and the like can be provided as only one system of the recording system, and the circuit scale of the reproducing system can be reduced, thereby reducing the cost of the circuit.

【0025】請求項5記載の発明によれば、装置を小形
化でき且つ安価とすることができる。
According to the fifth aspect of the present invention, the apparatus can be reduced in size and inexpensive.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のリードアフターライト回路を搭載した
磁気記録再生装置の一実施の形態の構成を示したブロッ
ク図。
FIG. 1 is a block diagram showing a configuration of an embodiment of a magnetic recording / reproducing apparatus equipped with a read-after-write circuit of the present invention.

【図2】図1に示したリードアフターライト時のリライ
ト判定動作を示した動作波形図。
FIG. 2 is an operation waveform diagram showing a rewrite determination operation at the time of read-after-write shown in FIG.

【図3】従来のリードアフターライト回路を搭載した磁
気記録再生装置の構成例を示したブロック図。
FIG. 3 is a block diagram showing a configuration example of a magnetic recording / reproducing device equipped with a conventional read-after-write circuit.

【符号の説明】[Explanation of symbols]

1…記録ヘッド 2、9…ロータリートランス 3…記録アンプ 4…デジタル変復調回路 5…エラー訂正回路 6…メモリ 7…バッファメモリ回路 8…再生ヘッド 10…再生アンプ 11…自動利得制御回路 12…イコライザ回路 16…コンデンサ 17…DCコンパレータ 19…排他的論理和回路 20…シンククロック発生回路 21…カウンタ回路 22…データ処理部 50…磁気テープ DESCRIPTION OF SYMBOLS 1 ... Recording head 2, 9 ... Rotary transformer 3 ... Recording amplifier 4 ... Digital modulation / demodulation circuit 5 ... Error correction circuit 6 ... Memory 7 ... Buffer memory circuit 8 ... Reproduction head 10 ... Reproduction amplifier 11 ... Automatic gain control circuit 12 ... Equalizer circuit DESCRIPTION OF SYMBOLS 16 ... Capacitor 17 ... DC comparator 19 ... Exclusive OR circuit 20 ... Sync clock generation circuit 21 ... Counter circuit 22 ... Data processing part 50 ... Magnetic tape

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G11B 20/18 572 G11B 20/18 572B 572G Continuation of the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical display location G11B 20/18 572 G11B 20/18 572B 572G

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 記録ヘッドと再生ヘッドを独立に備え、
記録ヘッドで磁気テープに記録したデータを直ちに再生
ヘッドで再生して得た再生データのエラーがリライトす
べきエラーかどうかを判定し、リライトすべきエラーで
あった場合は該当のデータを記録ヘッドで再度磁気テー
プに記録するリードアフターライト回路において、 再生ヘッドにより再生された再生データの振幅レベルが
所定値以下である部分を検出する欠落部検出手段と、 この欠落部検出手段により検出された再生データの振幅
レベルが所定値以下である部分の大きさによりリライト
すべきかどうかを判定する判定手段とを具備したことを
特徴とするリードアフターライト回路。
1. A recording head and a reproducing head are provided independently,
The data recorded on the magnetic tape by the recording head is immediately reproduced by the reproducing head, and it is determined whether or not the error of the reproduced data is an error to be rewritten. In a read-after-write circuit for recording on a magnetic tape again, a missing portion detecting means for detecting a portion where the amplitude level of the reproduced data reproduced by the reproducing head is equal to or less than a predetermined value; and a reproducing data detected by the missing portion detecting means. A determination means for determining whether or not to perform rewriting based on the size of a portion where the amplitude level is equal to or smaller than a predetermined value.
【請求項2】 記録ヘッドと再生ヘッドを独立に備え、
記録ヘッドで磁気テープに記録したデータを直ちに再生
ヘッドで再生して得た再生データのエラーがリライトす
べきエラーかどうかを判定し、リライトすべきエラーで
あった場合は該当のデータを記録ヘッドで再度磁気テー
プに記録するリードアフターライト回路において、 記録データにエラー訂正コードを付加するエラー訂正回
路と、 このエラー訂正回路によりエラー訂正コードを付加され
たデータを変調して前記記録ヘッドで記録するデータと
する変調回路と、 前記再生ヘッドで再生された再生データの輪郭レベルの
検波信号を得る検波回路と、 この検波回路により得られた検波信号を別途与えられる
スレッシュ電圧と比較して2値信号化する2値化回路
と、 前記エラー訂正回路によりエラー訂正コードとしてデー
タに付加されるシンク領域の同期クロックと同周期のシ
ンククロックを発生するシンククロック発生回路と、 前記2値化回路により2値化された2値信号とこのシン
ククロック発生回路により発生されたシンククロックと
の排他的論理和を取る排他的論理和回路と、 この排他的論理和回路の排他的論理和結果のクロック数
とクロック発生回路により発生されたシンククロック数
との差分をカウントする計数回路と、 この計数回路のカウント数からリライトすべきエラーか
どうかを判定する判定回路とを具備したことを特徴とす
るリードアフターライト回路。
2. A recording head and a reproducing head are independently provided,
The data recorded on the magnetic tape by the recording head is immediately reproduced by the reproducing head, and it is determined whether or not the error of the reproduced data is an error to be rewritten. In a read-after-write circuit for recording on a magnetic tape again, an error correction circuit for adding an error correction code to recording data, and data for modulating data to which an error correction code is added by the error correction circuit and recording the data with the recording head A detection circuit that obtains a detection signal of the contour level of the reproduction data reproduced by the reproduction head; a detection signal obtained by the detection circuit is compared with a separately provided threshold voltage to generate a binary signal. A binarizing circuit for performing the processing, and a system which is added to the data as an error correction code by the error correction circuit. A sync clock generating circuit for generating a sync clock having the same cycle as the synchronization clock of the sync area; a binary signal binarized by the binarizing circuit and a sync clock generated by the sync clock generating circuit. An exclusive-OR circuit for performing an OR operation, a counting circuit for counting a difference between the number of clocks of the exclusive-OR result of the exclusive-OR circuit and the number of sync clocks generated by the clock generation circuit, and the counting circuit A determination circuit for determining whether or not an error to be rewritten from the count number of the read / write operation.
【請求項3】 前記エラー訂正回路にデータのエラー訂
正のデコードを行う機能を付加すると共に、前記変調回
路を復調もできる変復調回路とし、磁気テープのデータ
再生時、復号化された再生データを前記変復調回路で復
調した後、前記エラー訂正回路によりデータのエラー訂
正のデコードを行つて必要に応じてデータのエラー訂正
をしてエラーのない再生データを得る再生系を備えたこ
とを特徴とする請求項2記載のリードアフターライト回
路。
3. A modulation / demodulation circuit which can add a function of decoding error correction of data to the error correction circuit and can also demodulate the modulation circuit. When reproducing data on a magnetic tape, the modulation reproduction circuit decodes the reproduced data. After demodulation by a modulation / demodulation circuit, a reproduction system is provided for performing error correction decoding of data by the error correction circuit and performing data error correction as necessary to obtain reproduced data without error. Item 2. A read-after-write circuit according to Item 2.
【請求項4】 前記検波回路は再生ヘッドにより再生さ
れた再生データの振幅を一定にする自動利得制御回路を
コンデンサを介して接地し、このコンデンサの端子電圧
から前記検波信号を得ることを特徴とする請求項2又は
3記載のリードアフターライト回路。
4. The detection circuit according to claim 1, wherein an automatic gain control circuit for making the amplitude of reproduction data reproduced by a reproduction head constant is grounded via a capacitor, and the detection signal is obtained from a terminal voltage of the capacitor. 4. The read-after-write circuit according to claim 2, wherein
【請求項5】 リードアフターライト機能を有する磁気
記録再生装置において、請求項1乃至4いずれか1記載
のリードアフターライト回路を搭載したことを特徴とす
る磁気記録再生装置。
5. A magnetic recording / reproducing apparatus having a read-after-write function, wherein the read-after-write circuit according to claim 1 is mounted.
JP18735796A 1996-07-17 1996-07-17 Read-after-write circuit and magnetic recording and reproducing circuit Withdrawn JPH1031807A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18735796A JPH1031807A (en) 1996-07-17 1996-07-17 Read-after-write circuit and magnetic recording and reproducing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18735796A JPH1031807A (en) 1996-07-17 1996-07-17 Read-after-write circuit and magnetic recording and reproducing circuit

Publications (1)

Publication Number Publication Date
JPH1031807A true JPH1031807A (en) 1998-02-03

Family

ID=16204589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18735796A Withdrawn JPH1031807A (en) 1996-07-17 1996-07-17 Read-after-write circuit and magnetic recording and reproducing circuit

Country Status (1)

Country Link
JP (1) JPH1031807A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1237151A2 (en) * 2001-02-22 2002-09-04 Samsung Electronics Co., Ltd. Detection of abnormal recording

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1237151A2 (en) * 2001-02-22 2002-09-04 Samsung Electronics Co., Ltd. Detection of abnormal recording
EP1237151A3 (en) * 2001-02-22 2003-07-23 Samsung Electronics Co., Ltd. Detection of abnormal recording
US6747828B2 (en) 2001-02-22 2004-06-08 Samsung Electronics Co., Ltd. Apparatus and method for detecting an abnormality in a recorded signal
KR100436755B1 (en) * 2001-02-22 2004-06-23 삼성전자주식회사 Apparatus and method for detecting an abnormality in a recorded signal
US7031088B2 (en) 2001-02-22 2006-04-18 Samsung Electronics Co., Ltd. Apparatus and method for detecting an abnormality in a recorded signal

Similar Documents

Publication Publication Date Title
US5453964A (en) Data processing circuit for disc player
JPH05159462A (en) Method for transmitting or recording information, information recording and reproducing device and information transmitting device
JPS59165212A (en) Information signal reproducing device
AU629522B2 (en) Circuit for detecting a synchronizing signal
RU2156505C2 (en) Integral data processor for digital video disk and compact disk
JPH07154270A (en) Error correction circuit
EP0586253A2 (en) Optimum recording/reproducing apparatus
US4546393A (en) Digital data transmission system with modified NRZI
US5600661A (en) Device for processing transmitted digital video signal
JPH1031807A (en) Read-after-write circuit and magnetic recording and reproducing circuit
JP2000113606A (en) Method and device for correcting read data error from data record medium
JP3520156B2 (en) Digital signal reproducing method and digital signal reproducing apparatus
JP3009900B2 (en) Encoded data processing device
TW508583B (en) Digital signal processing apparatus for reproducing optical disc data and optical disc player having the same
JPS59116937A (en) Recording and reproducing device of optical data
KR0152771B1 (en) Error detecting device for digital magnetic recording/reproducing player
JP3276700B2 (en) Disc data recording method and disc data recording / reproducing method
KR100257622B1 (en) Data demodulation method
JPH09259546A (en) Error correction system using vanishing flag
JP2756114B2 (en) Digital tape recorder
JPS6117271A (en) Optical disk device
KR100548223B1 (en) Burst Error Detection Device and Detection Method of Magnetic Recording & Reproducing Equipment
JPH06124548A (en) Data reproduction device
JPH05342774A (en) Error rate lowering circuit
JPH03256288A (en) Compact disk player

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007