JPH10312987A - Micromachining method for wafer - Google Patents

Micromachining method for wafer

Info

Publication number
JPH10312987A
JPH10312987A JP12098997A JP12098997A JPH10312987A JP H10312987 A JPH10312987 A JP H10312987A JP 12098997 A JP12098997 A JP 12098997A JP 12098997 A JP12098997 A JP 12098997A JP H10312987 A JPH10312987 A JP H10312987A
Authority
JP
Japan
Prior art keywords
wafer
passivation film
etching
film
micromachining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12098997A
Other languages
Japanese (ja)
Inventor
Yoshiharu Yoshii
義治 芳井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP12098997A priority Critical patent/JPH10312987A/en
Publication of JPH10312987A publication Critical patent/JPH10312987A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)
  • Weting (AREA)
  • Micromachines (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform etching of a wafer without requiring any fixture while preventing corrosion of a metallic material by immersing the wafer into a second etching liquid noncorrosive to a second passivation film along with a first noncorrosive etching liquid. SOLUTION: A passivation film 27 adheres to a protective film 24 including electrode terminals 25, 26. After the surface of the passivation film 27 is planarized, a passivation film 28 is stuck to the surface of the passivation film 27. A mask film 29 is then provided on the surface of the passivation film 28 at the part of the electrode terminals 25 and a mask film 30 is stuck to the other side of a silicon wafer 21. The part being stuck with no mask film 30 is then subjected to etching using an alkaline etching liquid (first etching liquid). Finally, one side of the silicon wafer 21 is etched using a mixed liquid of acetic acid and hydrofluoric acid as an etching liquid (second etching liquid).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ウエファにマイク
ロマシーニング用の機械的加工を施すマイクロマシーニ
ング用ウエファ加工方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a micromachining wafer processing method for subjecting a wafer to mechanical processing for micromachining.

【0002】[0002]

【従来の技術】加速度センサ、圧力センサ等のセンサを
LSI技術を用いてシリコンウエファ(silicon wafe
r)上に形成するという技術であるマイクロマシーニン
グ(micromachining)が知られている。マイクロマシー
ニングにおいては、シリコンウエファの一方の面に回路
を形成した後、その回路形成面とは反対面にエッチング
を施して例えば、ピエゾ効果を利用するセンサのダイア
フラムを形成することが行なわれる。そのエッチング工
程では回路形成面をフィクスチャ(fixture)と呼ばれる
治具を用いて保護しつつKOH、TMAH(テトラメチ
ルアンモニアハイドライド)等のエッチング液によりシ
リコンの異方性エッチングが施される。
2. Description of the Related Art Sensors such as an acceleration sensor and a pressure sensor are mounted on a silicon wafer using LSI technology.
r) Micromachining, a technique of forming on top, is known. In micromachining, after a circuit is formed on one surface of a silicon wafer, etching is performed on a surface opposite to the circuit formation surface to form, for example, a sensor diaphragm utilizing a piezo effect. In the etching step, anisotropic etching of silicon is performed with an etching solution such as KOH or TMAH (tetramethylammonium hydride) while protecting the circuit formation surface using a jig called a fixture.

【0003】図1(a)〜(e)はかかる従来のウエフ
ァ加工方法を順に示している。図1(a)に示した工程
では、単結晶のシリコンウエファ1の一方の面側には拡
散層2,3が形成され、その面にSiO2(酸化シリコ
ン)からなる保護膜4が付着される。拡散層2,3部分
の保護膜4は除去されてアルミニウムからなる電極端子
5,6が拡散層2,3と結合されている。電極端子5,
6はワイヤボンディング用の電極端子である。電極端子
5,6を含んで保護膜4には更にPSG(リンガラス)
からなるパッシベーション膜である保護膜7が付着され
る。図1(b)では電極端子5上の保護膜7に穴8が開
けられボンディングワイヤが接続されるパッドが形成さ
れる。図1(c)の工程ではシリコンウエファ1の他方
の面にはマスク膜9が付着され、マスク膜9が付着され
ない4角形部分が次の図1(d)の工程でエッチングを
施される。このエッチングの際にはフィクスチャ10に
よってシリコンウエファ1の一方の面側が覆われる。フ
ィクスチャ10はシリコンウエファ1の一方の面、すな
わち回路形成面がエッチングされることを防止するため
のものであり、例えば、図2に示すように凹状の円盤形
状である。エッチングでは断面が図のように台形の穴1
1が形成され、図1(e)のように拡散層2,3の間に
おいてシリコンウエファ1の薄い部分をダイアフラムと
し得る状態でウエファ加工は終了する。
FIGS. 1A to 1E sequentially show such a conventional wafer processing method. In the step shown in FIG. 1A, diffusion layers 2 and 3 are formed on one surface of a single-crystal silicon wafer 1, and a protective film 4 made of SiO 2 (silicon oxide) is attached to the surface. You. The protective films 4 in the diffusion layers 2 and 3 are removed, and the electrode terminals 5 and 6 made of aluminum are connected to the diffusion layers 2 and 3. Electrode terminal 5,
Reference numeral 6 denotes an electrode terminal for wire bonding. The protective film 4 including the electrode terminals 5 and 6 is further provided with PSG (phosphor glass).
A protective film 7 which is a passivation film made of In FIG. 1B, a hole 8 is formed in the protective film 7 on the electrode terminal 5 to form a pad to which a bonding wire is connected. In the step of FIG. 1C, a mask film 9 is adhered to the other surface of the silicon wafer 1, and the square portion where the mask film 9 is not adhered is etched in the next step of FIG. During this etching, the fixture 10 covers one surface of the silicon wafer 1. The fixture 10 is for preventing one surface of the silicon wafer 1, that is, the circuit forming surface, from being etched, and has a concave disk shape as shown in FIG. 2, for example. In etching, trapezoidal hole 1 as shown in cross section
1 is formed, and the wafer processing is completed in a state where a thin portion of the silicon wafer 1 can be used as a diaphragm between the diffusion layers 2 and 3 as shown in FIG.

【0004】[0004]

【発明が解決しようとする課題】かかる従来のマイクロ
マシーニング用ウエファ加工方法においては、フィクス
チャを用いるので長時間を要するエッチング処理におい
て一度に処理可能なウエファの枚数が制限されてしま
い、それによりマイクロマシーニングを用いるセンサ等
の装置のコスト低減の障害となっていた。また、フィク
スチャの装着及びその取り外しが必要であるので、工程
を複雑にする原因になっていた。
In such a conventional micromachining wafer processing method, the number of wafers that can be processed at one time in an etching process requiring a long time is limited because a fixture is used. This has been an obstacle to cost reduction of devices such as sensors using micromachining. In addition, the mounting and removal of the fixture is necessary, which causes a complicated process.

【0005】このフィクスチャを用いることなくエッチ
ング処理を行なうとすると、シリコンウエファの回路形
成側の表面にもエッチング液が侵入することになる。図
3に示すように、シリコンウエファ13に設けられた電
極端子14を覆うように付着された保護膜15には段差
部A,B,Cが生じるので、このような段差部があると
その段差部から長時間のエッチングによりエッチング液
が保護膜を介して侵入し、電極端子等の金属配線材を侵
食してしまう。よって、従来のマイクロマシーニング用
ウエファ加工方法ではフィクスチャを用いないで済ます
ことはできなかった。
If the etching process is performed without using this fixture, the etchant will also enter the surface of the silicon wafer on the circuit formation side. As shown in FIG. 3, steps A, B, and C are formed in the protective film 15 attached so as to cover the electrode terminals 14 provided on the silicon wafer 13. The etching solution penetrates through the protective film due to the prolonged etching from the portion, and erodes the metal wiring material such as the electrode terminal. Therefore, the conventional wafer processing method for micromachining cannot eliminate the use of the fixture.

【0006】更に、シリコンウエファのエッチングを先
に行なってからシリコンウエファの一方の面に回路を形
成する等の他の処理を行なうことも考えられるが、先に
シリコンウエファを成形してしまうと、ウエファの機械
的強度の低下により他の処理中において多大な制限を与
えることになるという別の問題がある。そこで、本発明
の目的は、フィクスチャを用いることなくウエファのエ
ッチング処理を行ないしかも金属配線材の侵食を防止す
ることができるマイクロマシーニング用ウエファ加工方
法を提供することである。
Further, it is conceivable to perform other processing such as forming a circuit on one surface of the silicon wafer after etching the silicon wafer first, but if the silicon wafer is formed first, Another problem is that the reduction in mechanical strength of the wafer places great restrictions during other processing. Accordingly, an object of the present invention is to provide a wafer processing method for micromachining, which can perform a wafer etching process without using a fixture and can prevent erosion of a metal wiring material.

【0007】[0007]

【課題を解決するための手段】本発明のマイクロマシー
ニング用ウエファ加工方法は、ウエファにマイクロマシ
ーニング用の加工を施す加工方法であって、ウエファの
一方の面側に回路を形成した後、ウエファの一方の面の
回路を含む表面に第1パッシベーション膜を付着させる
工程と、第1パッシベーション膜の表面を平坦化させる
工程と、平坦化させた第1パッシベーション膜の表面に
第2パッシベーション膜を付着させる工程と、第1及び
第2パッシベーション膜をエッチング除去する部分を設
定するために第2パッシベーション膜の表面に第1マス
ク膜を付着させる工程と、ウエファのエッチング除去さ
せる部分を設定するためにウエファに第2マスク膜を付
着させる工程と、第1及び第2マスクを付着した後のウ
エファを第2パッシベーション膜に対して非侵食性の第
1エッチング液に浸す第1エッチング工程と、第1エッ
チング工程後のウエファをウエファに対して非侵食性の
第2エッチング液に浸す第2エッチング工程と、からな
ることを特徴としている。
A micromachining wafer processing method according to the present invention is a processing method for performing micromachining processing on a wafer, comprising forming a circuit on one surface side of the wafer, Attaching a first passivation film to a surface including a circuit on one surface of the wafer, planarizing the surface of the first passivation film, and applying a second passivation film to the planarized surface of the first passivation film. Attaching a first mask film to the surface of the second passivation film to set portions for etching and removing the first and second passivation films, and setting a portion for etching and removing the wafer. Attaching a second mask film to the wafer, and attaching the wafer after the first and second masks are attached to the second mask film. A first etching step of immersing the wafer after the first etching step in a first etchant that is non-erosive to the oxidation film, and a second etching step of immersing the wafer after the first etching step in a second etchant that is non-erosive to the wafer. It is characterized by becoming.

【0008】[0008]

【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図4(a)〜(g)は本発明
によるマイクロマシーニング用ウエファ加工方法の手順
を示している。先ず、図4(a)に示した工程では、例
えば、400〜600ミクロンの厚さの単結晶のシリコ
ンウエファ21の一方の面側に必要な配線及び素子の形
成が行なわれ、その形成後にパッシベーション膜が付着
される。すなわち、シリコンウエファ21の一方の面側
には拡散層22,23が形成され、その面にSiO2
らなる保護膜24が付着されている。拡散層22,23
部分の保護膜4は除去されてアルミニウムからなる電極
端子25,26が拡散層22,23と結合されている。
電極端子25,26はワイヤボンディング用の電極端子
である。電極端子25,26を含んで保護膜24には更
にパッシベーション膜27が付着されている。パッシベ
ーション膜27はCVD(Chemical Vapour Depositio
n)法を用いてTEOS(テトラ・エトキシ・シラン)
の熱分割でSiO 2膜を形成することにより得られてい
る。
Embodiments of the present invention will be described below with reference to the drawings.
This will be described in detail with reference to FIG. 4A to 4G show the present invention.
Of Wafer Processing Method for Micromachining by MIC
Is shown. First, in the process shown in FIG.
For example, single-crystal silicon with a thickness of 400 to 600 microns
Wiring and element shapes required on one side of wafer 21
And passivation film adheres after its formation
Is done. That is, one side of the silicon wafer 21
Are formed with diffusion layers 22 and 23, and SiO 2TwoOr
A protective film 24 is attached. Diffusion layers 22, 23
Part of the protective film 4 is removed and an electrode made of aluminum is formed.
Terminals 25 and 26 are coupled to diffusion layers 22 and 23.
Electrode terminals 25 and 26 are electrode terminals for wire bonding
It is. The protective film 24 including the electrode terminals 25 and 26 is
Has a passivation film 27 attached thereto. Passive
The film 27 is made of CVD (Chemical Vapor Depositio).
n) TEOS (tetraethoxy silane) using the method
By thermal division of SiO TwoObtained by forming a film
You.

【0009】図4(b)に示した工程ではパッシベーシ
ョン膜27の表面が平坦化される。パッシベーション膜
27を単に付着した工程では図3に示したように段差が
大きいので、その段差を少なくするために平坦化が行な
われる。その平坦化の方法としては、パッシベーション
膜27の表面をフォトレジストでエッチングするエッチ
バック(Etch Back)法、パッシベーション膜27の表
面を化学機械的に研磨するCMP(Chemical mechanica
l polishing)法、及び液体ガラスの塗布によりSiO2
層を形成するSOG法がある。その平坦化後の図4
(c)に示した工程では、平坦化されたパッシベーショ
ン膜27の表面に更にパッシベーション膜28がCVD
法を用いて付着される。これにより、表面がより平坦化
される。パッシベーション膜27,28はSiO2等の
耐アルカリ性の膜である。
In the step shown in FIG. 4B, the surface of the passivation film 27 is flattened. In the step of simply attaching the passivation film 27, since the step is large as shown in FIG. 3, flattening is performed to reduce the step. As a method of the planarization, an etch back method in which the surface of the passivation film 27 is etched with a photoresist, and a CMP (Chemical mechanical) method in which the surface of the passivation film 27 is polished chemically and mechanically.
l polishing) method and coating of liquid glass with SiO 2
There is an SOG method for forming a layer. FIG. 4 after the flattening
In the step shown in (c), a passivation film 28 is further formed on the planarized surface of the passivation film 27 by CVD.
Is deposited using a method. Thereby, the surface is further flattened. The passivation films 27 and 28 are alkali-resistant films such as SiO 2 .

【0010】図4(d)に示した工程では電極端子25
の部分にパッドパターンを形成するためのマスク膜29
がパッシベーション膜28表面に形成される。マスク膜
29は耐アルカリ性の材料であり、例えば、シリコン・
ナイトライドやタングステンからなる。図4(e)に示
した工程ではシリコンウエファ21の他方の面にはセン
サのダイアフラムを形成するためのマスク膜30が付着
される。マスク膜30が付着されない部分が次の図4
(f)の工程でKOH、TMAH、ヒドラジン、EPP
(エチレンジアミンピロカチコール)等のアルカリ性の
エッチング液でエッチングを施される。このエッチング
ではシリコンウエファ21全体がエッチング液(第1エ
ッチング液)中に浸されるが、シリコンウエファ21の
回路形成側のマスク膜29から露出したパッシベーショ
ン膜28は耐アルカリ性の膜であるので、エッチングさ
れることはない。このエッチングによりシリコンウエフ
ァ21の他方の面側に形成される穴31は、図4(f)
に示した断面は台形状であるが、シリコンウエファ21
の他方の面を見ると図5に示すような四角形状であり、
シリコンウエファ21の薄い部分がピエゾ効果を利用す
るセンサのダイアフラムとなる。
In the step shown in FIG.
Mask film 29 for forming a pad pattern in a portion
Is formed on the surface of the passivation film 28. The mask film 29 is made of an alkali-resistant material.
Consists of nitride and tungsten. In the step shown in FIG. 4E, a mask film 30 for forming a diaphragm of the sensor is attached to the other surface of the silicon wafer 21. FIG. 4 shows a portion where the mask film 30 is not attached.
In step (f), KOH, TMAH, hydrazine, EPP
(Ethylenediamine pyrocathicol) or the like is etched with an alkaline etchant. In this etching, the entire silicon wafer 21 is immersed in an etching solution (first etching solution). However, since the passivation film 28 exposed from the mask film 29 on the circuit formation side of the silicon wafer 21 is an alkali-resistant film, the etching is performed. It will not be done. The hole 31 formed on the other surface side of the silicon wafer 21 by this etching is shown in FIG.
The cross-section shown in FIG.
Looking at the other side of the square has a square shape as shown in FIG.
The thin portion of the silicon wafer 21 becomes a diaphragm of a sensor utilizing the piezo effect.

【0011】シリコンウエファ21の他方の面のエッチ
ングが終了すると、次の図4(g)に示す工程では酢酸
とフッ酸との混合液をエッチング液(第2エッチング
液)としてシリコンウエファ21の一方の面のエッチン
グが行なわれる。これにより、シリコンウエファ21を
エッチングすることなくマスク膜29から露出したパッ
シベーション膜28部分及びその下のパッシベーション
膜27部分がエッチングされて穴32となり、ワイヤボ
ンディング用のパッドが形成される。
When etching of the other surface of the silicon wafer 21 is completed, in the next step shown in FIG. 4 (g), one of the silicon wafers 21 is treated with a mixed solution of acetic acid and hydrofluoric acid as an etching solution (second etching solution). Is etched. As a result, the portion of the passivation film 28 exposed from the mask film 29 and the portion of the passivation film 27 thereunder are etched without etching the silicon wafer 21 to form holes 32, thereby forming pads for wire bonding.

【0012】なお、上記した実施例においては、ウエフ
ァとしてシリコンを用いた例を示したが、ゲルマニウム
等の他の材料からなるウエファのマイクロマシーニング
用加工にも本発明を適用することができる。また、上記
した実施例においては、シリコンウエファ21の他方の
面にセンサのダイアフラム用の穴を形成するためにエッ
チングを行なったが、シリコンウエファ21の一方の面
にもダイアフラム等のマイクロマシーニング用の機械的
加工のためにエッチングを行なっても良い。更に、アク
チュエータ等の他のマイクロマシーニング技術を用いた
装置にも本発明は適用することができる。
In the above embodiment, silicon is used as the wafer. However, the present invention can be applied to micromachining of a wafer made of another material such as germanium. Further, in the above-described embodiment, etching was performed on the other surface of the silicon wafer 21 to form a hole for the diaphragm of the sensor. However, one surface of the silicon wafer 21 was also used for micromachining such as a diaphragm. Etching may be performed for the mechanical processing of. Further, the present invention can be applied to an apparatus using another micromachining technology such as an actuator.

【0013】また、上記した実施例においては、第2エ
ッチング液としては酢酸とフッ酸との混合液としたが、
パッシベーション膜を侵食してウエファを侵食しないエ
ッチング液であれば良い。
In the above embodiment, the second etching solution is a mixture of acetic acid and hydrofluoric acid.
Any etchant that does not attack the wafer by eroding the passivation film may be used.

【0014】[0014]

【発明の効果】以上の如く、本発明によれば、フィクス
チャを用いることなくウエファのエッチング処理を行な
いしかも回路の金属配線材の侵食を防止することができ
る。
As described above, according to the present invention, the wafer can be etched without using the fixture, and the erosion of the metal wiring material of the circuit can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のマイクロマシーニング用ウエファ加工方
法の手順を示すウエファ断面図である。
FIG. 1 is a sectional view of a wafer showing a procedure of a conventional wafer processing method for micromachining.

【図2】フィクスチャの外観を示す図である。FIG. 2 is a diagram showing an appearance of a fixture.

【図3】保護膜の段差部を示す図である。FIG. 3 is a diagram showing a step portion of a protective film.

【図4】本発明の実施例を示すマイクロマシーニング用
ウエファ加工方法の手順を示すウエファ断面図である。
FIG. 4 is a wafer cross-sectional view showing a procedure of a micromachining wafer processing method according to an embodiment of the present invention.

【図5】ダイアフラム用の穴をシリコンウエファの他方
の面を見た図である。
FIG. 5 is a diagram showing a hole for a diaphragm as seen from the other surface of a silicon wafer.

【主要部分の符号の説明】[Description of Signs of Main Parts]

1,21 シリコンウエファ 2,3,22,23 拡散層 5,6,25,26 電極端子 9,29,30 マスク膜 10 フィクスチャ 27,28 パッシベーション膜 1,21 silicon wafer 2,3,22,23 diffusion layer 5,6,25,26 electrode terminal 9,29,30 mask film 10 fixture 27,28 passivation film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ウエファにマイクロマシーニング用の加
工を施す加工方法であって、 前記ウエファの一方の面側に回路を形成した後、前記ウ
エファの一方の面の前記回路を含む表面に第1パッシベ
ーション膜を付着させる工程と、 前記第1パッシベーション膜の表面を平坦化させる工程
と、 平坦化させた前記第1パッシベーション膜の表面に第2
パッシベーション膜を付着させる工程と、 前記第1及び第2パッシベーション膜をエッチング除去
する部分を設定するために前記第2パッシベーション膜
の表面に第1マスク膜を付着させる工程と、 前記ウエファのエッチング除去させる部分を設定するた
めに前記ウエファに第2マスク膜を付着させる工程と、 前記第1及び第2マスクを付着した後の前記ウエファを
前記第2パッシベーション膜に対して非侵食性の第1エ
ッチング液に浸す第1エッチング工程と、 前記第1エッチング工程後の前記ウエファを前記ウエフ
ァに対して非侵食性の第2エッチング液に浸す第2エッ
チング工程と、からなることを特徴とするマイクロマシ
ーニング用ウエファ加工方法。
1. A processing method for performing micromachining processing on a wafer, comprising: forming a circuit on one surface side of the wafer; and first forming a circuit on one surface of the wafer including the circuit. Attaching a passivation film; planarizing the surface of the first passivation film; and depositing a second surface on the planarized first passivation film.
Depositing a passivation film, depositing a first mask film on the surface of the second passivation film to set a portion where the first and second passivation films are etched away, and etching away the wafer. Depositing a second mask film on the wafer to set a portion; and a first etchant that is non-erosive to the second passivation film on the wafer after the first and second masks are deposited. A first etching step of immersing the wafer after the first etching step, and a second etching step of immersing the wafer after the first etching step in a second etchant that is non-erosive to the wafer. Wafer processing method.
【請求項2】 前記第1エッチング液はKOH又はTM
AHであり、前記第2エッチング液は酢酸とフッ酸との
混合液であることを特徴とする請求項1記載のマイクロ
マシーニング用ウエファ加工方法。
2. The method according to claim 1, wherein the first etchant is KOH or TM.
2. The wafer processing method for micromachining according to claim 1, wherein the second etching solution is AH, and the second etching solution is a mixture of acetic acid and hydrofluoric acid.
【請求項3】 前記第1エッチング工程ではピエゾ効果
を利用するセンサのダイアフラムを形成することを特徴
とする請求項1記載のマイクロマシーニング用ウエファ
加工方法。
3. The wafer processing method for micromachining according to claim 1, wherein in the first etching step, a diaphragm of a sensor utilizing a piezo effect is formed.
【請求項4】 前記第2エッチング工程ではワイヤボン
ディング用のパット穴を前記第1及び第2パッシベーシ
ョン膜に形成することを特徴とする請求項1記載のマイ
クロマシーニング用ウエファ加工方法。
4. The micromachining wafer processing method according to claim 1, wherein in the second etching step, a pad hole for wire bonding is formed in the first and second passivation films.
JP12098997A 1997-05-12 1997-05-12 Micromachining method for wafer Pending JPH10312987A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12098997A JPH10312987A (en) 1997-05-12 1997-05-12 Micromachining method for wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12098997A JPH10312987A (en) 1997-05-12 1997-05-12 Micromachining method for wafer

Publications (1)

Publication Number Publication Date
JPH10312987A true JPH10312987A (en) 1998-11-24

Family

ID=14800035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12098997A Pending JPH10312987A (en) 1997-05-12 1997-05-12 Micromachining method for wafer

Country Status (1)

Country Link
JP (1) JPH10312987A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017003365A (en) * 2015-06-08 2017-01-05 セイコーNpc株式会社 Pressure sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017003365A (en) * 2015-06-08 2017-01-05 セイコーNpc株式会社 Pressure sensor

Similar Documents

Publication Publication Date Title
US5071792A (en) Process for forming extremely thin integrated circuit dice
US6720201B2 (en) MEMS device and fabrication method thereof
JP3739499B2 (en) Method for separating related elements in the body, especially electronic elements
US6051477A (en) Method of fabricating semiconductor device
US6291315B1 (en) Method for etching trench in manufacturing semiconductor devices
US7514301B2 (en) Method for fabricating nanocoils
KR20040042003A (en) Fabrication of via hole for glass wafer
JPH0745616A (en) Manufacture of semiconductor device
JP3267199B2 (en) Method for manufacturing semiconductor device
US5696020A (en) Method for fabricating semiconductor device isolation region using a trench mask
US6242322B1 (en) Method for forming shallow trench isolation filled with high-density plasma oxide layer
US5427982A (en) Method for fabricating a semiconductor device
JPH06318590A (en) Manufacture of semiconductor device
JPH10312987A (en) Micromachining method for wafer
US5077236A (en) Method of making a pattern of tungsten interconnection
JPH11186566A (en) Manufacture of fine device
US5874347A (en) Method for fabricating field oxide isolation region for semiconductor devices
JPH0555357A (en) Manufacture of semiconductor device
JPH0555358A (en) Manufacture of semiconductor device
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
JP2660024B2 (en) Method for manufacturing semiconductor device
JPH0758104A (en) Manufacture of semiconductor device
JP2770398B2 (en) Method of forming contact hole
JPH02237066A (en) Manufacture of semiconductor device
JPH05109882A (en) Manufacture of semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040510

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050113

A521 Written amendment

Effective date: 20050113

Free format text: JAPANESE INTERMEDIATE CODE: A821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050421

A131 Notification of reasons for refusal

Effective date: 20050510

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD02 Notification of acceptance of power of attorney

Effective date: 20050523

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018