JPH10305369A - Liquid crystal display and manufacture - Google Patents

Liquid crystal display and manufacture

Info

Publication number
JPH10305369A
JPH10305369A JP9130328A JP13032897A JPH10305369A JP H10305369 A JPH10305369 A JP H10305369A JP 9130328 A JP9130328 A JP 9130328A JP 13032897 A JP13032897 A JP 13032897A JP H10305369 A JPH10305369 A JP H10305369A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9130328A
Other languages
Japanese (ja)
Other versions
JP3024592B2 (en
Inventor
Toru Ukita
亨 浮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9130328A priority Critical patent/JP3024592B2/en
Publication of JPH10305369A publication Critical patent/JPH10305369A/en
Application granted granted Critical
Publication of JP3024592B2 publication Critical patent/JP3024592B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix liquid crystal display and its manufacturing method, which concurrently prevent problems of the open area ratio reduction caused by the displacement of an active matrix substrate and an opposed substrate and the signal delay in wiring and the capacitive coupling between wiring and display electrodes, and also supply a TFT of high quality and reliability. SOLUTION: An active matrix substrate is made up of a glass substrate 1 which a light blocking layer 3 serving concurrently as a black matrix, and an organic insulating layer 4 with a thickness of 1.0-5.0 μm, an inorganic insulating layer 5 of at least >=0.01 μm covering whole underneath portion, and a forward staggered TFT 20, a source bus wiring 6, a gate bus wiring, and a transparent pixel electrode 10 in a matrix form.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置およ
びその製造方法に関し、特にスイッチング素子として薄
膜トランジスタを利用したアクティブマトリックス型の
液晶表示装置およびその製造方法に関するものである。
The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly to an active matrix type liquid crystal display device using a thin film transistor as a switching element and a method of manufacturing the same.

【0002】[0002]

【従来の技術】本発明に関連した技術に係わる公知の文
献として例えば下記記載のものが挙げられる。
2. Description of the Related Art Known documents relating to the technology related to the present invention include, for example, those described below.

【0003】(1)特開平8−101400号公報、
(2)特開平7−120784号公報、及び(3)D.J.
Perettie, M.J.Radler, and T.Takahashi、The Daw
Chem. Co.、ASIA DISPLAY '95, S31-3 (P.72
1)、"Benzocyclobutene as a Planarization Overc
oat for Flat Panel Displays"。
(1) JP-A-8-101400,
(2) JP-A-7-120784 and (3) DJ
Perettie, MJRadler, and T. Takahashi, The Daw
Chem. Co., ASIA DISPLAY '95, S31-3 (P.72
1), "Benzocyclobutene as a Planarization Overc
oat for Flat Panel Displays ".

【0004】近年、液晶表示装置は、薄型、軽量、及び
低消費電力であるという各種利点により、情報端末機器
やAV(オーディオ及びビデオ)機器などに広く応用さ
れている。特に、スイッチング素子としてTFT(薄膜
トランジスタ)を用いたアクティブマトリックス型の液
晶表示装置は、原理的に、スキャン数に依存せずに鮮明
なコントラストと高速の表示が可能であることより、大
画面・高精細な動画ディスプレイに使用されている。
In recent years, liquid crystal display devices have been widely applied to information terminal devices, AV (audio and video) devices, etc. due to various advantages such as thinness, light weight, and low power consumption. In particular, an active matrix type liquid crystal display device using a TFT (thin film transistor) as a switching element is capable of displaying a clear image and a high-speed display without depending on the number of scans in principle. Used for fine video displays.

【0005】アクティブマトリックス型液晶表示装置
は、大きく分けて、複数の透明画素電極とその画素電極
毎に形成されたTFT素子とがマトリックス状に配置さ
れたアクティブマトリックス基板と、全面に共通の透明
電極を有する対向電極と、両基板に封止された液晶層と
によって構成されている。両基板の外側面には、偏光板
が、その透過軸が互いに垂直になるように配置形成され
ている。この透過軸と両基板付近の液晶分子の配向方向
とがほぼ平行になるように配置し、層内では液晶分子が
ほぼ90°にツイスト配向した状態を形成させる。
The active matrix type liquid crystal display device is roughly divided into an active matrix substrate on which a plurality of transparent pixel electrodes and TFT elements formed for each pixel electrode are arranged in a matrix, and a common transparent electrode on the entire surface. And a liquid crystal layer sealed between both substrates. Polarizing plates are arranged and formed on the outer surfaces of both substrates such that their transmission axes are perpendicular to each other. The transmission axis and the orientation direction of the liquid crystal molecules near both substrates are arranged so as to be substantially parallel to each other, so that a state in which the liquid crystal molecules are twist-oriented at substantially 90 ° in the layer is formed.

【0006】このアクティブマトリックス基板におい
て、各画素毎に配置されたTFT素子は、縦横配線によ
って結ばれTFTアレイを形成している。横線は、TF
Tのゲートにつながれて走査線となり、縦線はTFTの
ソースにつながれて信号線(映像信号線)となってい
る。TFTの第三の端子であるドレインは、画素電極に
つながり液晶を動作させる役目を担う。
In the active matrix substrate, the TFT elements arranged for each pixel are connected by vertical and horizontal wirings to form a TFT array. The horizontal line is TF
The scanning line is connected to the gate of T, and the vertical line is connected to the source of the TFT to serve as a signal line (video signal line). The drain, which is the third terminal of the TFT, is connected to the pixel electrode and plays the role of operating the liquid crystal.

【0007】走査線、つまりゲート電極に電圧を与える
と、その行のすべてのTFTスイッチがオンされ、すべ
ての縦方向信号線、ソース電極よりそれぞれのスイッチ
を通してドレインにつながる画素電極に、信号に応じた
電荷を直ちにためる。画素電極は、共通電極との間で液
晶を誘導体としたコンデンサとなっているので、電荷を
ためることができる。
When a voltage is applied to a scanning line, that is, a gate electrode, all TFT switches in the row are turned on, and all vertical signal lines and pixel electrodes connected to the drain from the source electrode to the drain through the respective switches respond to the signal. Accumulate stored charge immediately. Since the pixel electrode is a capacitor using liquid crystal as a derivative between the pixel electrode and the common electrode, it is possible to accumulate charges.

【0008】動作が次の走査ラインに移ったとき、つま
りゲート電圧が低くなったとき、TFTスイッチはオフ
になるので、次にゲート電極に電圧を与えるまで、ため
た電荷は各画素電極に保持される。この蓄えられた電圧
に応じて、液晶分子の配向方向を変化させ、液晶層の旋
光性の変化で透過光を変調させる。
When the operation shifts to the next scanning line, that is, when the gate voltage becomes low, the TFT switch is turned off. Therefore, the accumulated charge is held in each pixel electrode until the next voltage is applied to the gate electrode. Is done. In accordance with the stored voltage, the alignment direction of the liquid crystal molecules is changed, and the transmitted light is modulated by the change in the optical rotation of the liquid crystal layer.

【0009】画素毎に光の変調を制御することで、全体
として画像表示が可能となる。
By controlling light modulation for each pixel, an image can be displayed as a whole.

【0010】TFTとして、半導体層に対してゲートを
上層に配した順スタガー型を用いた場合、例えば文献
(1)特開平8−101400号公報に記載されるよう
な利点がある。この特開平8−101400号公報に
は、順スタガー型TFTを用いた液晶表示装置におい
て、開口率を向上すると共に、補助容量を増大して電圧
保持特性の向上を図る液晶表示装置の構成が提案されて
いる。上記特開平8−101400号公報に提案される
液晶表示装置について、図5に平面図、図6と図7に断
面図を示す。図5乃至図7を参照して、上記特開平8−
101400号公報に記載の液晶表示装置について以下
に説明する。
When a forward stagger type TFT having a gate disposed above a semiconductor layer is used as a TFT, there is an advantage as described in, for example, Japanese Patent Application Laid-Open No. 8-101400 (1). Japanese Patent Application Laid-Open No. 8-101400 proposes a configuration of a liquid crystal display device using a forward stagger type TFT, which improves the aperture ratio and increases the auxiliary capacitance to improve the voltage holding characteristic. Have been. FIG. 5 is a plan view, and FIGS. 6 and 7 are cross-sectional views of the liquid crystal display device proposed in Japanese Patent Application Laid-Open No. 8-101400. Referring to FIG. 5 to FIG.
The liquid crystal display device described in JP-A-101400 will be described below.

【0011】透明な基板1の上に透明な導電性材料から
なる補助容量電極19が全面に形成され、その上にはブ
ラックマトリックスを兼ねた遮光層3が形成されてい
る。これら補助容量電極19および遮光層3を覆う全面
には、層間絶縁層5が形成され、層間絶縁層5上には、
ゲートバス配線7とソースバス配線6が交差して配置さ
れるとともに、両配線の交差部にはソース電極8とドレ
イン電極9が近接して配置され、この上には更に半導体
層11、ゲート絶縁層12、ゲート電極14が順次積層
されTFT20を構成している。
An auxiliary capacitance electrode 19 made of a transparent conductive material is formed on the entire surface of the transparent substrate 1, and a light shielding layer 3 also serving as a black matrix is formed thereon. An interlayer insulating layer 5 is formed on the entire surface covering the auxiliary capacitance electrode 19 and the light shielding layer 3, and on the interlayer insulating layer 5,
A gate bus line 7 and a source bus line 6 are arranged to cross each other, and a source electrode 8 and a drain electrode 9 are arranged close to each other at the intersection of the two lines. The layer 12 and the gate electrode 14 are sequentially laminated to form a TFT 20.

【0012】ゲートバス配線7とソースバス配線6に囲
まれた領域には表示電極10が形成され、表示電極10
の周囲には層間絶縁層5を挟んで遮光層3が形成されて
おり、さらに表示電極10の周縁に部分的に重畳されて
いる。
A display electrode 10 is formed in a region surrounded by the gate bus wiring 7 and the source bus wiring 6.
Is formed around the periphery of the display electrode 10 and partially overlapped with the peripheral edge of the display electrode 10.

【0013】つまり、遮光層3は、開口部以外の全域、
すなわちゲートバス配線7およびソースバス配線6の下
領域にも設けた構造となっている。
That is, the light-shielding layer 3 covers the entire area except the opening,
That is, the structure is also provided in the region below the gate bus wiring 7 and the source bus wiring 6.

【0014】上記基板1と液晶層15を挟んで対向配置
された透明基板17上には、着色層2および遮光層18
が形成され、これらを覆う全面に透明導電層からなる共
通電極16が形成されている。遮光層18は、基板1側
の遮光層3よりも小さく、すなわち開口部としては大き
くなるように形成している。
A colored layer 2 and a light-shielding layer 18 are provided on a transparent substrate 17 which is opposed to the substrate 1 with the liquid crystal layer 15 interposed therebetween.
Are formed, and a common electrode 16 made of a transparent conductive layer is formed on the entire surface covering them. The light-shielding layer 18 is formed so as to be smaller than the light-shielding layer 3 on the substrate 1 side, that is, to have a larger opening.

【0015】この構造においては、遮光層をブラックマ
トリックスとして機能させることにより、開口率を向上
している。
In this structure, the aperture ratio is improved by making the light shielding layer function as a black matrix.

【0016】通常、ブラックマトリックスは、対向基板
側に形成するため、アクティブマトリックス基板との貼
り合わせ時のズレを考慮してマージンを大きくとる必要
があり、開口率が低下するという問題がある。
Normally, since the black matrix is formed on the counter substrate side, it is necessary to take a large margin in consideration of a deviation at the time of bonding with the active matrix substrate, and there is a problem that the aperture ratio is reduced.

【0017】この時のソースバス配線部分の断面図を、
図9に示す。
A sectional view of the source bus wiring portion at this time is shown in FIG.
As shown in FIG.

【0018】両基板の貼り合わせズレは5〜10μm程
度生じるので、表示電極10の周囲から漏れる変調され
ない光を遮断するには、表示電極と遮光層の重畳部(図
9のP2で示す部分)を10μm以上確保する必要があ
る。したがって、表示電極の周縁10μm以上の部分が
有効に活用されない構造になってしまう。
Since the displacement between the two substrates is about 5 to 10 μm, in order to block unmodulated light leaking from the periphery of the display electrode 10, the overlapping portion of the display electrode and the light-shielding layer (portion indicated by P 2 in FIG. 9) Is required to be 10 μm or more. Therefore, a structure in which the portion of the display electrode whose peripheral edge is 10 μm or more is not effectively used is obtained.

【0019】これに対し、上記特開平8−101400
号公報記載の装置では、ブラックマトリックスを表示電
極と同じアクティブマトリックス基板側に形成するの
で、フォトリソグラフィー技術における露光アライメン
ト時のズレ(1〜2μm)のみを考慮すればよく、表示
電極と遮光層の重畳部(図7のP1で示す部分)は2μ
m程度でよく、開口率が向上する。
On the other hand, Japanese Patent Application Laid-Open No.
In the device described in Japanese Patent Application Laid-Open Publication No. H11-270, the black matrix is formed on the same active matrix substrate side as the display electrode, so that only the deviation (1-2 μm) during the exposure alignment in the photolithography technique needs to be considered. The overlapping portion (the portion indicated by P1 in FIG. 7) is 2 μm.
m, which improves the aperture ratio.

【0020】[0020]

【発明が解決しようとする課題】しかしながら、上記特
開平8−101400号公報記載の液晶表示装置では、
次のような問題点がある。
However, in the liquid crystal display device described in the above-mentioned Japanese Patent Application Laid-Open No. 8-101400,
There are the following problems.

【0021】図7を見ればわかるとおり、遮光層3とソ
ースバス配線6および表示電極10とが層間絶縁層5を
挟んだコンデンサCを形成している。
As can be seen from FIG. 7, the light shielding layer 3, the source bus wiring 6, and the display electrode 10 form a capacitor C with the interlayer insulating layer 5 interposed therebetween.

【0022】ソースバス配線6に与えられる電圧は、表
示したい明るさに伴って随時変動させるとともに、液晶
の焼き付き防止のため、通常は表示電極10の書き込み
極性をライン毎に反転させるように交流駆動となってい
る。
The voltage applied to the source bus line 6 fluctuates at any time in accordance with the brightness to be displayed and, in order to prevent the burn-in of the liquid crystal, normally, the AC drive is performed so that the write polarity of the display electrode 10 is inverted for each line. It has become.

【0023】したがって、前記コンデンサCの容量が大
きいと、ソースバス配線6と表示電極10の容量結合に
より、表示電極10の書き込み電位も変動して、クロス
トーク、フリッカを含む表示不良の原因となる。
Therefore, if the capacitance of the capacitor C is large, the writing potential of the display electrode 10 fluctuates due to the capacitive coupling between the source bus line 6 and the display electrode 10, which causes display defects including crosstalk and flicker. .

【0024】上記特開平8−101400号公報記載の
液晶表示装置では、層間絶縁層5として酸化シリコン膜
を0.7〜1.0μmの厚さに形成するとしているが、
酸化シリコン膜の比誘電率は約4.0であるので、膜厚
が0.7μm程度であると、前記容量が液晶容量(表示
電極10と共通電極16で構成される容量)に対して無
視できない大きさになり、上記表示不良の問題が発生す
ることになる。
In the liquid crystal display device described in JP-A-8-101400, a silicon oxide film is formed as the interlayer insulating layer 5 to a thickness of 0.7 to 1.0 μm.
Since the relative dielectric constant of the silicon oxide film is about 4.0, when the film thickness is about 0.7 μm, the capacitance is negligible with respect to the liquid crystal capacitance (the capacitance formed by the display electrode 10 and the common electrode 16). In this case, the size becomes impossible, and the above-mentioned problem of display failure occurs.

【0025】また、それと同時に、配線上における信号
遅延という問題が生じる。配線に供給される信号は、配
線抵抗と配線寄生容量によって規定される時定数により
信号遅延が決まる。配線に寄生する容量が増大すれば、
それだけ時定数も大きくなるので、信号の立ち上がりお
よび立ち下がり特性は劣化し、所定の時間内に正常な信
号を伝達することが困難になる。
At the same time, there is a problem of signal delay on the wiring. The signal supplied to the wiring has a signal delay determined by a time constant defined by the wiring resistance and the wiring parasitic capacitance. If the parasitic capacitance on the wiring increases,
Since the time constant increases accordingly, the rise and fall characteristics of the signal deteriorate, and it becomes difficult to transmit a normal signal within a predetermined time.

【0026】そして、ゲートバス配線7またはソースバ
ス配線6と遮光層3によるコンデンサ容量が大きいと、
このような信号遅延の問題も生じる。
If the capacitance of the gate bus wiring 7 or the source bus wiring 6 and the light shielding layer 3 is large,
Such a problem of signal delay also occurs.

【0027】また、上記公報に記載された装置のよう
に、プラズマCVD法により酸化シリコン膜を0.5μ
m以上も形成しようとすると、次のような問題が生じ
る。
Further, as in the apparatus described in the above publication, a silicon oxide film is formed by a plasma CVD method to a thickness of 0.5 μm.
If an attempt is made to form more than m, the following problem occurs.

【0028】まず、膜形成に10分以上時間がかかるの
で、製品のスループットが大幅に減少し、高価な装置を
使用することを含めて製造コストが大幅に増大する。
First, since it takes 10 minutes or more to form a film, the throughput of the product is greatly reduced, and the production cost is greatly increased, including the use of expensive equipment.

【0029】また、基板内における膜厚および膜質の不
均一が著しくなるので、表示ムラなどの不良増加や歩留
まり低下の原因となる。
Further, the film thickness and the film quality in the substrate become extremely uneven, which leads to an increase in defects such as display unevenness and a decrease in yield.

【0030】さらに次のような問題も考えられる。表示
画面の高精細化が進むと当然、ソースバス配線6の幅
や、ソースバス配線6と表示画素10との間隔を狭くす
る必要が生じる。そうすると、図7に示すように、対向
基板側には着色層2と遮光層18が形成されるが、アク
ティブマトリックス基板側に形成される遮光層3の端と
対向基板側に形成される遮光層22の端との間隔(図7
のP3で示す部分)が10μmもとれない構造となる。
したがって、両基板の重ね合わせズレ5〜10μmを考
慮した場合、アクティブマトリックス基板側に形成した
遮光層3のみによって開口部が決定するとは言えなくな
る。
Further, the following problem can be considered. As the definition of the display screen increases, the width of the source bus lines 6 and the distance between the source bus lines 6 and the display pixels 10 need to be reduced. Then, as shown in FIG. 7, the colored layer 2 and the light shielding layer 18 are formed on the counter substrate side, but the end of the light shielding layer 3 formed on the active matrix substrate side and the light shielding layer formed on the counter substrate side are formed. 22 (Fig. 7
(Indicated by P3 in FIG. 3) cannot be formed by 10 μm.
Therefore, in consideration of the misalignment of the two substrates of 5 to 10 μm, it cannot be said that the opening is determined only by the light shielding layer 3 formed on the active matrix substrate side.

【0031】こうした問題のうち、容量結合、信号遅延
および成膜の問題を解決する方法として、例えば文献
(2)特開平7−120784号公報に記載されている
ように、層間絶縁層を有機絶縁膜で形成する技術が応用
できる。その断面構造を図8に示す。
As a method for solving the problems of capacitive coupling, signal delay and film formation among these problems, for example, as described in Japanese Patent Application Laid-Open No. Hei 7-120784, an interlayer insulating layer is formed by an organic insulating method. The technology of forming a film can be applied. FIG. 8 shows the cross-sectional structure.

【0032】図8を参照すると、透明基板1上のTFT
形成位置にのみ遮光層3が形成され、遮光層3と透明基
板1を覆うポリイミド膜4が形成され、ソース電極8と
ドレイン電極9がポリイミド膜4上に形成され、ソース
電極8およびドレイン電極9の端部にそれぞれオーミッ
クコンタクト層21が形成されている。さらに、ソース
電極8とドレイン電極9の端部に形成された両オーミッ
クコンタクト層21に跨るように半導体層11が形成さ
れ、半導体層11の上にはゲート絶縁層12が形成さ
れ、さらに全体を覆うようにゲート絶縁層13が形成さ
れている。ついで、ゲート絶縁層13上で半導体層11
上に相当する位置にゲート電極14が形成されている。
Referring to FIG. 8, the TFT on the transparent substrate 1
The light shielding layer 3 is formed only at the formation position, the polyimide film 4 covering the light shielding layer 3 and the transparent substrate 1 is formed, the source electrode 8 and the drain electrode 9 are formed on the polyimide film 4, and the source electrode 8 and the drain electrode 9 are formed. Ohmic contact layers 21 are formed at the ends of the respective layers. Further, a semiconductor layer 11 is formed so as to straddle both ohmic contact layers 21 formed at ends of the source electrode 8 and the drain electrode 9, a gate insulating layer 12 is formed on the semiconductor layer 11, and the whole is further formed. A gate insulating layer 13 is formed to cover. Next, the semiconductor layer 11 is formed on the gate insulating layer 13.
The gate electrode 14 is formed at a position corresponding to the upper part.

【0033】ポリイミドのような有機絶縁膜は、焼成前
は液状であるためスピンコータなどにより塗布すること
ができる。したがって、膜厚は1〜5μmで制御可能で
ある。もちろん1μm以下および5μm以上にも制御可
能である。また、膜厚や膜質も基板全面にわたってほぼ
均一に形成することが可能である。
Since an organic insulating film such as polyimide is in a liquid state before firing, it can be applied by a spin coater or the like. Therefore, the film thickness can be controlled at 1 to 5 μm. Of course, it can be controlled to 1 μm or less and 5 μm or more. Further, the film thickness and film quality can be formed substantially uniformly over the entire surface of the substrate.

【0034】この有機絶縁膜を、図6に示した上記特開
平8−101400号公報記載の装置の層間絶縁層5に
適用すると、ポリイミド膜の比誘電率が約3.0である
こと、膜厚を2μm以上形成可能であることより、遮光
層3とソースバス配線6および表示電極10との間に形
成されるコンデンサ容量を小さくすることが可能であ
り、ソースバス配線6と表示電極10との容量結合を無
視できるほど小さく制御することができる。また、これ
に伴い、配線に寄生する容量も小さくできるので信号遅
延の問題も解決できる。さらに、スループットや歩留ま
りを犠牲にすることなく数μmの絶縁膜を形成すること
が可能である。
When this organic insulating film is applied to the interlayer insulating layer 5 of the device described in Japanese Patent Application Laid-Open No. Hei 8-101400 shown in FIG. 6, the relative dielectric constant of the polyimide film is about 3.0, Since the thickness can be formed to be 2 μm or more, the capacitance formed between the light shielding layer 3 and the source bus wiring 6 and between the display electrode 10 can be reduced. Can be controlled to be negligibly small. In addition, since the parasitic capacitance of the wiring can be reduced, the problem of signal delay can be solved. Further, it is possible to form an insulating film having a thickness of several μm without sacrificing throughput or yield.

【0035】しかし、図8に示した、上記特開平7−1
20784号公報記載の装置には、次のような問題があ
る。
However, as shown in FIG.
The device described in Japanese Patent No. 20784 has the following problem.

【0036】すなわち、ポリイミド膜4と半導体層11
とが接触する構成になっているが、その界面において、
ポリイミド膜4中の炭素や水素分子が半導体層11に拡
散することで、界面付近の半導体層11の導電性が増大
したり、トランジスタのしきい値電圧かシフトするとい
った、トランジスタ特性の劣化が生じる。
That is, the polyimide film 4 and the semiconductor layer 11
Are in contact with each other, but at the interface,
The diffusion of carbon and hydrogen molecules in the polyimide film 4 into the semiconductor layer 11 causes deterioration in transistor characteristics such as an increase in conductivity of the semiconductor layer 11 near the interface and a shift in the threshold voltage of the transistor. .

【0037】また、ゲート絶縁層13としてポリイミド
を使用しているが、有機膜中には必ず少量のイオンが含
まれるので、ゲート絶縁膜としてこのような有機膜を使
用した場合、トランジスタの信頼性低下の原因となる。
Although polyimide is used for the gate insulating layer 13, since a small amount of ions are always contained in the organic film, when such an organic film is used as the gate insulating film, the reliability of the transistor is reduced. It causes a decline.

【0038】さらに、遮光層3はTFT位置にのみ形成
されているので、ブラックマトリックスは従来の対向基
板側に形成した構造であり、開口率は低い。
Further, since the light shielding layer 3 is formed only at the TFT position, the black matrix has a conventional structure formed on the counter substrate side, and has a low aperture ratio.

【0039】以上詳細に説明したように、上記従来の技
術においては、アクティブマトリックス基板と対向基板
の重ね合わせ時に生じるズレに伴う開口率の減少が避け
られない、という問題がある。
As described above in detail, the conventional technique has a problem that the aperture ratio is inevitably reduced due to the displacement that occurs when the active matrix substrate and the counter substrate are overlapped.

【0040】また、配線と画素電極との容量結合、配線
上の信号遅延の問題があるが、その問題を解決するに
は、層間絶縁層を厚く形成する必要があり、その工程に
必要な時間や製造コストが増大するばかりでなく、膜の
均一性が著しく低下するという問題が発生する。
Further, there are problems of capacitive coupling between the wiring and the pixel electrode and signal delay on the wiring. To solve the problems, it is necessary to form an interlayer insulating layer thickly, and the time required for the process is increased. This not only increases the manufacturing cost, but also causes a problem that the uniformity of the film is significantly reduced.

【0041】さらに、層間絶縁層に有機絶縁膜を用いる
解決法を応用したとしても、トランジスタ特性が劣化す
るという問題が発生する。
Further, even if a solution using an organic insulating film as an interlayer insulating layer is applied, a problem that transistor characteristics are deteriorated occurs.

【0042】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、アクティブマト
リックス基板と対向基板の重ね合わせ時に生じるズレに
伴う開口率の減少を回避すると共に、配線と画素電極と
の容量結合および配線上の信号遅延の問題を、生産性や
品質を犠牲にすることなく解決して、かつ優良な特性の
トランジスタを安定して製造することが可能な液晶表示
装置およびその製造方法を提供することにある。
Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to avoid a decrease in an aperture ratio due to a displacement that occurs when an active matrix substrate and a counter substrate are superimposed, and to reduce wiring. Liquid crystal display device capable of solving the problems of capacitive coupling between a pixel and a pixel electrode and signal delay on wiring without sacrificing productivity or quality and stably producing transistors with excellent characteristics And a method for manufacturing the same.

【0043】[0043]

【課題を解決するための手段】前記目的を達成するた
め、本発明の液晶表示装置は、複数の画素電極とそれら
を各々駆動する複数の順スタガー型TFT素子とがマト
リックス状に配置されたアクティブマトリックス基板
と、透明電極を有する対向基板と、両基板に封止された
液晶層によって構成されており、その中で前記アクティ
ブマトリックス基板が、透明絶縁基板上にブラックマト
リックスを兼ねた遮光層と、その上に全面を覆うように
形成された有機層間絶縁層と、その上に薄く形成された
無機層間絶縁膜と、その上にマトリックス状に配置形成
された複数の透明画素電極と前記複数の透明画素電極を
各々駆動する順スタガー型TFT素子とによって構成さ
れていることを特徴とする。
In order to achieve the above object, a liquid crystal display device according to the present invention comprises an active liquid crystal display comprising a plurality of pixel electrodes and a plurality of forward staggered TFT elements each for driving the pixel electrodes arranged in a matrix. A matrix substrate, a counter substrate having a transparent electrode, and a liquid crystal layer sealed between both substrates, wherein the active matrix substrate is a light-shielding layer also serving as a black matrix on a transparent insulating substrate, An organic interlayer insulating layer formed so as to cover the entire surface thereof, an inorganic interlayer insulating film thinly formed thereon, a plurality of transparent pixel electrodes arranged in a matrix thereon, and the plurality of transparent And a staggered TFT element for driving each pixel electrode.

【0044】本発明においては、さらに前記アクティブ
マトリックス基板において、前記透明絶縁基板と、前記
有機層間絶縁層と、の間に、着色層が形成された構造を
含んでいる。
In the present invention, the active matrix substrate further includes a structure in which a colored layer is formed between the transparent insulating substrate and the organic interlayer insulating layer.

【0045】本発明においては、有機層間絶縁層は、好
ましくは、ポリアミド、ポリイミド、アクリル樹脂、シ
リコーン樹脂などの高分子化合物から選択され、好まし
くは、厚さ1.0〜5.0μmに形成された有機絶縁膜
により構成されていることを特徴とする。
In the present invention, the organic interlayer insulating layer is preferably selected from high molecular compounds such as polyamide, polyimide, acrylic resin and silicone resin, and is preferably formed to a thickness of 1.0 to 5.0 μm. And an organic insulating film.

【0046】また本発明においては、無機層間絶縁層
は、好ましくは、スパッタ法またはプラズマCVD法に
より、好ましくは、少なくとも厚さ0.01μm以上に
形成された酸化シリコン膜または窒化シリコン膜により
構成されていることを特徴とする。
In the present invention, the inorganic interlayer insulating layer is preferably formed by a sputtering method or a plasma CVD method, and is preferably formed of a silicon oxide film or a silicon nitride film having a thickness of at least 0.01 μm. It is characterized by having.

【0047】また、本発明においては、別に、前記有機
層間絶縁層が、好ましくは、厚さ略1.0〜5.0μm
に形成されたシロキサン骨格の有機絶縁膜により構成さ
れ、且つ、前記無機層間絶縁層が、酸素雰囲気中のプラ
ズマ処理で前記有機絶縁膜の表面を変成することで形成
された、好ましくは、厚さ0.01μm以上の酸化シリ
コン膜により構成されている、ことを特徴とする。
In the present invention, the organic interlayer insulating layer preferably has a thickness of about 1.0 to 5.0 μm.
And the inorganic interlayer insulating layer is formed by denaturing the surface of the organic insulating film by plasma treatment in an oxygen atmosphere. It is made of a silicon oxide film having a thickness of 0.01 μm or more.

【0048】さらに、本発明においては、前記遮光層
は、前記複数の透明画素電極間の全域、および前記透明
画素電極の周縁の、好ましくは、1.0〜2.0μmの
領域に重畳されて設けられていることを特徴とする。
Further, in the present invention, the light-shielding layer is superimposed on the entire area between the plurality of transparent pixel electrodes and on the periphery of the transparent pixel electrode, preferably in an area of 1.0 to 2.0 μm. It is characterized by being provided.

【0049】次に、本発明の液晶表示装置の製造方法
は、前記アクティブマトリックス基板の形成工程が、
(a)透明絶縁基板上にブラックマトリックスを兼ねた
遮光層を形成する工程と、(b)その上に有機層間絶縁
層を全面を覆うように形成する工程と、(c)その上に
薄く無機層間絶縁層を形成する工程と、(d)その上に
複数の透明画素電極と前記複数の透明画素電極を各々駆
動する順スタガー型TFT素子とをマトリックス状に配
置形成する工程と、によって構成されていることを特徴
とする。
Next, in the method of manufacturing a liquid crystal display device according to the present invention, the step of forming the active matrix substrate includes the following steps:
(A) a step of forming a light-blocking layer also serving as a black matrix on a transparent insulating substrate; (b) a step of forming an organic interlayer insulating layer on the transparent insulating substrate so as to cover the entire surface; and (c) a thin inorganic layer thereon. Forming an interlayer insulating layer; and (d) arranging and forming a plurality of transparent pixel electrodes thereon and a staggered TFT element for sequentially driving the plurality of transparent pixel electrodes in a matrix. It is characterized by having.

【0050】その中で、前記工程(b)および工程
(c)が、シロキサン骨格の高分子化合物をスピンコー
トと熱焼成により絶縁膜として形成した後、酸素雰囲気
中でプラズマ処理して前記絶縁膜表面のみを酸化シリコ
ン膜に変成する、工程を含んでいる。
In the step (b) and the step (c), a polymer compound having a siloxane skeleton is formed as an insulating film by spin coating and thermal baking, and then the insulating film is subjected to plasma treatment in an oxygen atmosphere. A step of transforming only the surface into a silicon oxide film.

【0051】[0051]

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の液晶表示装置は、その好ましい実
施の形態において、アクティブマトリックス基板は、ガ
ラス基板の上に、ブラックマトリックスを兼ねる遮光層
が形成され、その上に、所定の厚さ、好ましくは厚さ略
1.0〜5.0μmの有機層間絶縁層、その上に、好ま
しくは少なくとも厚さ0.01μm以上の無機層間絶縁
層が全面を覆うように形成され、その上に、順スタガ型
のTFTおよびソースバス配線、ゲートバス配線、透明
画素電極がマトリックス状に形成された構成とされる。
Embodiments of the present invention will be described below. In the liquid crystal display device of the present invention, in a preferred embodiment, the active matrix substrate has a light-shielding layer also serving as a black matrix formed on a glass substrate, and a predetermined thickness, preferably approximately a thickness, is formed thereon. An organic interlayer insulating layer having a thickness of 1.0 to 5.0 μm and an inorganic interlayer insulating layer having a thickness of preferably at least 0.01 μm are formed on the organic interlayer insulating layer so as to cover the entire surface. A source bus wiring, a gate bus wiring, and a transparent pixel electrode are formed in a matrix.

【0052】本発明の実施の形態によれば、アクティブ
マトリックス基板側に、ブラックマトリックスを形成す
る構造としたことにより、従来これらを対向基板側に形
成していた場合に問題となっていた、両基板の重ね合わ
せズレによる開口率の低下を回避することが可能であ
る。
According to the embodiment of the present invention, the black matrix is formed on the active matrix substrate side, which has been a problem when these are conventionally formed on the counter substrate side. It is possible to avoid a decrease in aperture ratio due to misalignment of the substrates.

【0053】また、本発明の実施の形態によれば、遮光
層とソースバス配線および画素電極との間に形成する層
間絶縁層は、有機高分子化合物をスピンコートと熱焼成
により形成することで、均一な膜厚・膜質の低誘電率絶
縁層として数μmの厚さに形成することができる。これ
により、ソースバス配線と画素電極間の容量結合や、配
線上の信号遅延の発生を無視できる程度まで小さく制御
することが可能となる。
According to the embodiment of the present invention, the interlayer insulating layer formed between the light-shielding layer and the source bus wiring and the pixel electrode is formed by spin-coating and thermally firing an organic polymer compound. It can be formed as a low dielectric constant insulating layer having a uniform film thickness and quality to a thickness of several μm. As a result, it is possible to control the capacitance coupling between the source bus wiring and the pixel electrode and the occurrence of signal delay on the wiring to be small enough to be ignored.

【0054】さらに、本発明の実施の形態によれば、前
記有機絶縁膜上に薄く酸化シリコン膜を形成すること
で、半導体層は無機絶縁層で保護された構造になるの
で、安定して優良な特性のTFTを製造することが可能
である。
Further, according to the embodiment of the present invention, by forming a thin silicon oxide film on the organic insulating film, the semiconductor layer has a structure protected by the inorganic insulating layer. It is possible to manufacture a TFT having various characteristics.

【0055】[0055]

【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について、図面を参
照して詳細に説明する。なお、簡単のため補助容量や補
助容量用電極線、端子構造などの本発明に直接関係しな
い部分については適宜省略した。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention; For the sake of simplicity, parts that are not directly related to the present invention, such as auxiliary capacitors, electrode lines for auxiliary capacitors, and terminal structures, are omitted as appropriate.

【0056】[実施例1]図1は、本発明の一実施例に
係る液晶表示装置の一部分を示す平面図であり、図2は
図1のA−A線に沿った断面を模式的に示す図、図3は
図1のB−B線に沿った断面を模式的に示す図である。
図1乃至図3を参照して、本発明の一実施例について以
下に説明する。
[Embodiment 1] FIG. 1 is a plan view showing a part of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is a schematic sectional view taken along line AA of FIG. FIG. 3 is a diagram schematically showing a cross section taken along line BB of FIG.
An embodiment of the present invention will be described below with reference to FIGS.

【0057】アクティブマトリックス基板は、まず透明
な絶縁基板1の上にクロム、酸化クロム、黒色着色樹脂
などからなりブラックマトリックスを兼ねる遮光層3が
形成され、その上に、基板全体を覆うように、透明で低
誘電率の有機絶縁膜からなる有機層間絶縁層4が形成さ
れ、その上に、酸化シリコンなどからなる無機層間絶縁
層5が形成されており、その上に、ゲートバス配線7、
ソースバス配線6、透明画素電極10およびTFT(薄
膜トランジスタ)20が形成され、さらにその上に、配
向膜(図示せず)が形成された構成となっている。
In the active matrix substrate, first, a light-shielding layer 3 which is made of chromium, chromium oxide, a black colored resin and the like and also serves as a black matrix is formed on a transparent insulating substrate 1, and the light-shielding layer 3 covers the entire substrate. An organic interlayer insulating layer 4 made of a transparent and low dielectric constant organic insulating film is formed, and an inorganic interlayer insulating layer 5 made of silicon oxide or the like is formed thereon.
A source bus line 6, a transparent pixel electrode 10, and a TFT (thin film transistor) 20 are formed, and an alignment film (not shown) is further formed thereon.

【0058】ここで、無機層間絶縁層5は、その下の有
機層間絶縁層4中に存在する炭素や水素分子などの拡散
を防止するために、最低でも0.01μm以上の膜厚で
あることが必要である。
Here, the inorganic interlayer insulating layer 5 must have a thickness of at least 0.01 μm or more in order to prevent diffusion of carbon and hydrogen molecules existing in the underlying organic interlayer insulating layer 4. is required.

【0059】上記アクティブマトリックス基板において
は、図1に示すように、クロム、タンタル、モリブデ
ン、アルミニウムなどからなる複数のゲートバス配線7
が互いに平行に設けられ、これらと直交するようにIT
O(Indium−Tin−Oxide)あるいはIT
O/クロム、ITO/モリブデンなどからなる複数のソ
ースバス配線6が互いに平行に設けられている。
In the active matrix substrate, as shown in FIG. 1, a plurality of gate bus lines 7 made of chromium, tantalum, molybdenum, aluminum, etc.
Are provided in parallel with each other, and the IT
O (Indium-Tin-Oxide) or IT
A plurality of source bus lines 6 made of O / chromium, ITO / molybdenum, or the like are provided in parallel with each other.

【0060】ゲートバス配線7とソースバス配線6の各
交差部には、スイッチング素子としてTFT20が形成
されており、ゲートバス配線7から分岐してTFT20
のゲート電極14が設けられ、ソースバス配線6から分
岐してTFT20のソース電極8が設けられている。各
TFT20のドレイン電極9にはITOなどからなる透
明画素電極10が接続されている。ブラックマトリック
スを兼ねた遮光層3は、透明画素電極10間の全域およ
び透明画素電極10の周縁1.0〜2.0μmの領域に
重畳されて設けられている。
At each intersection of the gate bus line 7 and the source bus line 6, a TFT 20 is formed as a switching element.
Are provided, and the source electrode 8 of the TFT 20 is provided branching from the source bus wiring 6. A transparent pixel electrode 10 made of ITO or the like is connected to the drain electrode 9 of each TFT 20. The light-blocking layer 3 also serving as a black matrix is provided so as to overlap the entire area between the transparent pixel electrodes 10 and the area of the periphery of the transparent pixel electrode 10 of 1.0 to 2.0 μm.

【0061】TFT20の構成は次の通りである。The structure of the TFT 20 is as follows.

【0062】図2を参照すると、まず層間絶縁層5の上
にITOなどの透明導電膜からなるソース電極8、ドレ
イン電極9が形成されており、ドレイン電極9には画素
電極10が接続されている。その上には、ソース電極8
とドレイン電極9の両方に跨って接続するようにアモル
ファスシリコン半導体層11が形成されている。半導体
層11の上には、窒化シリコンなどからなるゲート絶縁
層12が形成され、その上に、基板全体を覆うように窒
化シリコンなどからなるゲート絶縁層13が形成され
て、さらにその上にクロム、タンタル、モリブデン、ア
ルミニウムなどからなるゲート電極14が半導体層11
上に相当する位置に形成されている。
Referring to FIG. 2, first, a source electrode 8 and a drain electrode 9 made of a transparent conductive film such as ITO are formed on an interlayer insulating layer 5, and a pixel electrode 10 is connected to the drain electrode 9. I have. On top of that, the source electrode 8
Amorphous silicon semiconductor layer 11 is formed so as to be connected to both of and drain electrode 9. A gate insulating layer 12 made of silicon nitride or the like is formed on the semiconductor layer 11, and a gate insulating layer 13 made of silicon nitride or the like is formed thereon so as to cover the entire substrate. Electrode 14 made of, for example, tantalum, molybdenum, aluminum, etc.
It is formed at a position corresponding to the upper part.

【0063】上記アクティブマトリックス基板と液晶層
を挟んで対向配置される対向基板は、ガラスなどからな
る透明絶縁基板17上に、顔料の分散された感光性樹脂
からなる着色層2が形成され、その上にITOなどの透
明導電膜からなる共通電極16が全体を覆うように形成
されており、さらにその上には配向膜(図示せず)が形
成された構成となっている。
The opposite substrate, which is disposed opposite the active matrix substrate with the liquid crystal layer interposed therebetween, has a transparent insulating substrate 17 made of glass or the like, on which a colored layer 2 made of a photosensitive resin in which a pigment is dispersed is formed. A common electrode 16 made of a transparent conductive film such as ITO is formed so as to cover the whole, and an alignment film (not shown) is further formed thereon.

【0064】この液晶表示装置は、以下のようにして製
造することができる。
This liquid crystal display device can be manufactured as follows.

【0065】まずガラス基板1上に、クロム、酸化クロ
ムなどをスパッタ法により0.1〜0.4μmの厚さに
成膜して後、フォトリソグラフィー技術を用いて所定の
ブラックマトリックス形状にパターン加工して、遮光層
3を形成する。
First, a film of chromium, chromium oxide, or the like is formed on the glass substrate 1 to a thickness of 0.1 to 0.4 μm by a sputtering method, and then patterned into a predetermined black matrix shape by photolithography. Thus, the light shielding layer 3 is formed.

【0066】続いて、ポリイミド系樹脂、シリコン樹脂
などからなる透明で低誘電率(比誘電率2.0〜3.
0)の熱硬化性樹脂を1〜5μmの厚さにスピンコート
し、熱焼成して有機層間絶縁層4を形成する。具体的に
は、まず粘性のある液状のプレポリマー(前駆重合体)
を基板上に塗布し、次に基板全面で前記プレポリマーの
膜厚がほぼ均一になるようにスピンコータで引き伸ばし
た後、焼成炉中に例えば250℃で30分間保持して前
記プレポリマーを硬化させることで、有機層間絶縁層4
を形成する。
Subsequently, a transparent and low dielectric constant (relative dielectric constant of 2.0 to 3.0) made of polyimide resin, silicon resin or the like.
The thermosetting resin 0) is spin-coated to a thickness of 1 to 5 μm and thermally baked to form the organic interlayer insulating layer 4. Specifically, first, a viscous liquid prepolymer (precursor polymer)
Is applied on a substrate, then stretched by a spin coater so that the film thickness of the prepolymer becomes substantially uniform over the entire surface of the substrate, and then held in a firing furnace at, for example, 250 ° C. for 30 minutes to cure the prepolymer. By this, the organic interlayer insulating layer 4
To form

【0067】次に、酸化シリコン膜をスパッタ法または
プラズマCVD法により好ましくは0.01〜0.1μ
mの厚さに成膜して、層間絶縁層5を形成する。
Next, the silicon oxide film is formed by sputtering or plasma CVD, preferably from 0.01 to 0.1 μm.
Then, an interlayer insulating layer 5 is formed.

【0068】その上に、クロム、モリブデンなどをスパ
ッタ法により0.1〜0.4μmの厚さに成膜して後、
フォトリソグラフィー技術を用いて所定の形状にエッチ
ング加工して、ソースバス配線6を形成する。なお、こ
のソースバス配線6の形成工程は、場合によっては割愛
することが可能である。
After forming a film of chromium, molybdenum or the like to a thickness of 0.1 to 0.4 μm thereon by sputtering,
The source bus wiring 6 is formed by etching into a predetermined shape using a photolithography technique. The step of forming the source bus wiring 6 can be omitted in some cases.

【0069】続いて、その上に、ITOなどからなる透
明導電膜をスパッタ法により0.01〜0.4μmの厚
さに成膜して後、フォトリソグラフィー技術を用いて所
定の形状にエッチング加工することで、ソースバス配線
6、ソース電極8、ドレイン電極9ならびに画素電極1
0を形成する。
Subsequently, a transparent conductive film made of ITO or the like is formed thereon by sputtering to a thickness of 0.01 to 0.4 μm, and then etched into a predetermined shape by photolithography. As a result, the source bus wiring 6, the source electrode 8, the drain electrode 9, and the pixel electrode 1
0 is formed.

【0070】その後、上記基板にホスフィンガス中でプ
ラズマ処理を施した後、プラズマCVD法により半導体
層11となるアモルファスシリコンを厚さ0.03〜
0.3μm、プラズマCVD法によりゲート絶縁膜12
となる窒化シリコンまたは酸化シリコンを厚さ0.1〜
0.3μmに連続して堆積させた後、フォトリソグラフ
ィー技術により島形状にパターン加工する。
Thereafter, the substrate is subjected to a plasma treatment in a phosphine gas, and then the amorphous silicon to be the semiconductor layer 11 is formed to a thickness of 0.03 to 0.03 by a plasma CVD method.
0.3 μm, gate insulating film 12 by plasma CVD
Silicon nitride or silicon oxide to a thickness of 0.1 to
After continuously depositing 0.3 μm, pattern processing is performed into an island shape by photolithography technology.

【0071】次いで、プラズマCVD法によりゲート絶
縁膜13となる窒化シリコンなどを厚さ0.1〜0.4
μmに成膜して後、フォトリソグラフィー技術により、
ソースバス配線6と電気的コンタクトをとるためのスル
ーホールをゲート絶縁膜13の所定の場所にパターン加
工する。
Next, silicon nitride or the like which will become the gate insulating film 13 is deposited to a thickness of 0.1 to 0.4 by plasma CVD.
After forming a film with a thickness of μm,
A through hole for making an electrical contact with the source bus wiring 6 is patterned at a predetermined position of the gate insulating film 13.

【0072】さらに、スパッタ法によりクロム、タンタ
ル、モリブデン、アルミニウムなどの金属膜を厚さ0.
1〜0.5μmに成膜して後、フォトリソグラフィー技
術で所定の形状にエッチング加工してゲート電極14お
よびゲートバス配線7を形成する。
Further, a metal film of chromium, tantalum, molybdenum, aluminum or the like is formed to a thickness of 0.1 by a sputtering method.
After forming a film having a thickness of 1 to 0.5 μm, the gate electrode 14 and the gate bus line 7 are formed by etching into a predetermined shape by photolithography.

【0073】以上の製造工程によりアクティブマトリッ
クス基板が得られる。
An active matrix substrate is obtained by the above manufacturing steps.

【0074】一方、対向基板は、まずガラス基板17上
に、顔料を分散させた感光性アクリルや感光性ビニルア
ルコールなどを塗布−露光−現像の工程によりパターン
形成する。赤・緑・青の顔料を各々分散させた3種類の
感光性樹脂を用意して、3回パターン形成工程を繰り返
して行い、3色がストライプまたはマトリックス状に交
互に並んだ着色層2を形成する。
On the other hand, on the opposite substrate, first, a pattern is formed on a glass substrate 17 by applying, exposing and developing photosensitive acrylic or photosensitive vinyl alcohol in which a pigment is dispersed. Three types of photosensitive resins in which red, green, and blue pigments are respectively dispersed are prepared, and the pattern forming process is repeated three times to form a colored layer 2 in which three colors are alternately arranged in a stripe or a matrix. I do.

【0075】その上に、ITO膜をスパッタ法により厚
さ0.03〜0.1μmに成膜して後、所定の形状にエ
ッチング加工して透明共通電極16を形成することで得
られる。
An ITO film is formed thereon to a thickness of 0.03 to 0.1 μm by a sputtering method, and then is etched into a predetermined shape to form the transparent common electrode 16.

【0076】以上のようにして得られる2つの基板の電
極形成側表面に配向膜を塗布し、この配向膜表面をラビ
ング処理する。
An alignment film is applied to the electrode forming side surfaces of the two substrates obtained as described above, and the surfaces of the alignment films are rubbed.

【0077】その後、これら両基板を配向膜塗布面を内
側にして、間に直径3〜8μmのプラスチックビーズを
を挟んで対向させ、シール樹脂を用いて貼り合わせる。
この時、各基板の配向膜のラビング方向が互いに垂直に
なるように貼り合わせる。
Thereafter, the substrates are opposed to each other with plastic beads having a diameter of 3 to 8 μm therebetween, with the surface coated with the alignment film facing inward, and bonded together using a sealing resin.
At this time, the substrates are bonded so that the rubbing directions of the alignment films of the substrates are perpendicular to each other.

【0078】その後、あらかじめシール樹脂の一部を開
孔させて設けておいた注入孔から液晶材料を注入し、注
入孔を封止する。
Thereafter, a liquid crystal material is injected from an injection hole provided by previously opening a part of the sealing resin, and the injection hole is sealed.

【0079】最後に2つの基板の外側に、透過軸が各基
板のラビング方向とほぼ平行になるように、偏光板を貼
り付ける。以上の製造工程により液晶表示装置が得られ
る。
Finally, a polarizing plate is attached to the outside of the two substrates so that the transmission axis is substantially parallel to the rubbing direction of each substrate. A liquid crystal display device is obtained by the above manufacturing steps.

【0080】なお、上記第1の実施例において、有機層
間絶縁層4としてポリイミド系樹脂またはシリコン樹脂
を用いると記載しているが、それ以外にも300℃以上
の耐熱性のある透明な有機絶縁膜を構成できる熱硬化性
樹脂であれば、材料として使用可能である。例えばポリ
イミド、アクリル系樹脂などの高分子化合物が考えられ
る。
In the first embodiment, a polyimide resin or a silicon resin is used as the organic interlayer insulating layer 4. However, a transparent organic insulating material having a heat resistance of 300 ° C. or more is also used. Any thermosetting resin capable of forming a film can be used as a material. For example, a high molecular compound such as polyimide or acrylic resin can be considered.

【0081】[実施例2]本発明の第2の実施例につい
て説明する。本発明の第2の実施例は、前記第1の実施
例と構造的には同様であるが、製造方法が以下のように
異なる。
[Embodiment 2] A second embodiment of the present invention will be described. The second embodiment of the present invention is structurally similar to the first embodiment, but the manufacturing method is different as follows.

【0082】まず、第1の実施例と同様に、ガラス基板
1上に遮光膜3を形成する。
First, as in the first embodiment, a light-shielding film 3 is formed on a glass substrate 1.

【0083】次に、例えば、上記文献(3)(Asia
Display 95予稿集(721頁))に報告さ
れているベンゾシクロブテン(Divinyl Siloxane bis
-Benzocyclobutene)のようなシロキサン骨格をもつ透
明で低誘電率の熱硬化性樹脂を用い、スピンコートおよ
び熱焼成によって厚さ1〜5μmの有機層間絶縁層4を
形成する。
Next, for example, the above document (3) (Asia
Display 95 Proceedings (p. 721)) reported benzocyclobutene (Divinyl Siloxane bis).
An organic interlayer insulating layer 4 having a thickness of 1 to 5 μm is formed by spin coating and thermal baking using a transparent and low-dielectric constant thermosetting resin having a siloxane skeleton such as -Benzocyclobutene).

【0084】その後、酸素雰囲気中においてプラズマ陽
極酸化を行い、有機層間絶縁層4の表面0.01〜0.
1μmの部分を酸化シリコンに変成することで、無機層
間絶縁層5を形成する。
Thereafter, plasma anodic oxidation is performed in an oxygen atmosphere, so that the surface of the organic interlayer insulating layer 4 has a surface thickness of 0.01 to 0.
The inorganic interlayer insulating layer 5 is formed by transforming a 1 μm portion into silicon oxide.

【0085】このプラズマ酸化法を利用した場合、10
0℃以下の低温処理が可能であるため、プラズマCVD
法の場合のように300℃以上に基板を加熱する必要が
なく、その分製造工程の時間短縮が可能となる。また、
スパッタ法では酸化シリコンのターゲットが、プラズマ
CVD法では反応性ガスが各々必要になるが、プラズマ
酸化法で必要な材料は酸素ガスのみであるので、その分
製造コストを低減することが可能となる。
When this plasma oxidation method is used, 10
Since plasma processing at a low temperature of 0 ° C. or less is possible, plasma CVD
It is not necessary to heat the substrate to 300 ° C. or more as in the case of the method, and the manufacturing process can be shortened accordingly. Also,
The sputtering method requires a silicon oxide target, and the plasma CVD method requires a reactive gas. However, the only material required in the plasma oxidation method is an oxygen gas, so that the manufacturing cost can be reduced accordingly. .

【0086】その後の製造工程は、第1の実施例と同様
にして行うことで、液晶表示装置を得ることができる。
The subsequent manufacturing steps are performed in the same manner as in the first embodiment, whereby a liquid crystal display device can be obtained.

【0087】[実施例3]図4は、本発明の第3の実施
例に係る液晶表示装置の一部分を示す断面図である。本
実施例においては、平面的な構造は、前記第1の実施例
と同様であるが、着色層2をアクティブマトリックス基
板側に形成している点が異なる。
[Embodiment 3] FIG. 4 is a sectional view showing a part of a liquid crystal display device according to a third embodiment of the present invention. In this embodiment, the planar structure is the same as that of the first embodiment, except that the colored layer 2 is formed on the active matrix substrate side.

【0088】図4を参照すると、ガラス基板1上には、
まず着色層2が形成されており、次いでブラックマトリ
ックスを兼ねた遮光層3が形成され、着色層2および遮
光層3を覆うように有機層間絶縁層4、無機層間絶縁層
5が順次形成された構成になっており、それ以外の構造
は第1の実施例のアクティブマトリックス基板と同じで
ある。
Referring to FIG. 4, on a glass substrate 1,
First, a colored layer 2 was formed, then a light shielding layer 3 also serving as a black matrix was formed, and an organic interlayer insulating layer 4 and an inorganic interlayer insulating layer 5 were sequentially formed so as to cover the colored layer 2 and the light shielding layer 3. The remaining structure is the same as that of the active matrix substrate of the first embodiment.

【0089】なおこの場合、着色層2のベース材料とし
ては耐熱性の優れたポリイミド系樹脂が望ましい。
In this case, a polyimide resin having excellent heat resistance is desirable as the base material of the colored layer 2.

【0090】対向基板は、透明絶縁基板17上に透明共
通電極16が形成された単純な構造である。
The opposing substrate has a simple structure in which a transparent common electrode 16 is formed on a transparent insulating substrate 17.

【0091】上記以外の部分は、前記第1の実施例と全
く同じ構成になっている。
The other parts are exactly the same as those of the first embodiment.

【0092】この液晶表示装置は、以下のようにして製
造することができる。
This liquid crystal display device can be manufactured as follows.

【0093】まずガラス基板1上に、顔料を分散させた
感光性アクリルや感光性ポリイミドなどを塗布−露光−
現像の工程によりパターン加工して、赤・緑・青の3種
類の着色層をマトリックス状に形成する。
First, a photosensitive acrylic or a photosensitive polyimide in which a pigment is dispersed is applied on the glass substrate 1 -exposure-
Patterning is performed by a development process to form three types of colored layers of red, green, and blue in a matrix.

【0094】続いて、クロム、酸化クロムなどをスパッ
タ法により0.1〜0.4μmの厚さに成膜して後、フ
ォトリソグラフィー技術を用いて所定のブラックマトリ
ックス形状にパターン加工して、遮光層3を形成する。
Subsequently, a film of chromium, chromium oxide, or the like is formed to a thickness of 0.1 to 0.4 μm by a sputtering method, and is patterned into a predetermined black matrix shape by using a photolithography technique. The layer 3 is formed.

【0095】その上に、ポリイミド系樹脂、シリコン樹
脂などからなる透明で低誘電率の熱硬化性樹脂を1〜5
μmの厚さにスピンコートし、熱焼成して有機層間絶縁
層4を形成する。
On top of this, a transparent and low-dielectric constant thermosetting resin made of polyimide resin, silicon resin or the like is used for 1 to 5 times.
The organic interlayer insulating layer 4 is formed by spin-coating to a thickness of μm and baking by heat.

【0096】その上に、酸化シリコン膜をスパッタ法ま
たはプラズマCVD法により0.01〜0.1μmの厚
さに成膜して、層間絶縁層5を形成する。
[0096] A silicon oxide film is formed thereon to a thickness of 0.01 to 0.1 µm by sputtering or plasma CVD to form an interlayer insulating layer 5.

【0097】その後の製造工程は、前記第1の実施例と
同様にして行うことで、アクティブマトリックス基板を
得ることができる。
The subsequent manufacturing process is performed in the same manner as in the first embodiment, whereby an active matrix substrate can be obtained.

【0098】一方対向基板は、ガラス基板17上にIT
O膜をスパッタ法により厚さ0.03〜0.1μmに成
膜し、所定の形状にエッチング加工して透明共通電極1
6を形成することで得られる。
On the other hand, the opposite substrate is provided on the glass substrate 17 by IT.
An O film is formed to a thickness of 0.03 to 0.1 μm by a sputtering method, and is etched into a predetermined shape to form a transparent common electrode 1.
6 is obtained.

【0099】その後の製造工程は、前記第1の実施例と
同様に行うことで、液晶表示装置を得ることができる。
The subsequent manufacturing steps are performed in the same manner as in the first embodiment, whereby a liquid crystal display device can be obtained.

【0100】なお有機層間絶縁層4および無機層間絶縁
層5の製造方法に関しては、第2の実施例の方法を適用
することが可能である。
The method of the second embodiment can be applied to the method of manufacturing the organic interlayer insulating layer 4 and the inorganic interlayer insulating layer 5.

【0101】[0101]

【発明の効果】以上説明したように、本発明によれば、
アクティブマトリックス基板側にブラックマトリックス
を形成する構造であるため、従来それらを対向基板側に
形成していた場合と比較して、ズレを考慮した必要マー
ジンは10μmから2μmに減少するので、開口率を向
上させることができる。
As described above, according to the present invention,
Since the black matrix is formed on the active matrix substrate side, the required margin in consideration of the deviation is reduced from 10 μm to 2 μm as compared with the conventional case where they are formed on the counter substrate side. Can be improved.

【0102】また、本発明によれば、遮光層とソースバ
ス配線および画素電極との間に形成する層間絶縁層は、
有機高分子化合物をスピンコートと熱焼成により形成す
ることで、均一な膜厚・膜質の低誘電率絶縁層として数
μmの厚さに形成することが可能である。これにより、
配線と遮光層間または画素電極と遮光層間のコンデンサ
容量を小さくすることができるので、ソースバス配線と
画素電極間の容量結合や、配線上の信号遅延の発生を無
視できる程度まで小さく制御することが可能となる。
According to the present invention, the interlayer insulating layer formed between the light-shielding layer and the source bus line and the pixel electrode is
By forming the organic polymer compound by spin coating and thermal baking, it is possible to form a low-dielectric-constant insulating layer having a uniform thickness and film quality to a thickness of several μm. This allows
Since the capacitance of the capacitor between the wiring and the light-shielding layer or between the pixel electrode and the light-shielding layer can be reduced, the capacitance coupling between the source bus wiring and the pixel electrode and the occurrence of signal delay on the wiring can be controlled to a negligible level. It becomes possible.

【0103】そして、本発明によれば、前記有機絶縁膜
上に薄く酸化シリコン膜を形成することで、半導体層下
部は無機絶縁層で保護された構造になるので、有機膜中
の炭素や水素分子の半導体層への拡散が防止されて、安
定して優良な特性のTFTを製造することが可能であ
る。
According to the present invention, by forming a thin silicon oxide film on the organic insulating film, the lower portion of the semiconductor layer has a structure protected by the inorganic insulating layer. Diffusion of molecules into the semiconductor layer is prevented, and a TFT having excellent characteristics can be stably manufactured.

【0104】さらに、本発明において、前記有機絶縁膜
としてシロキサン骨格の高分子化合物を用いた場合、酸
素雰囲気中でプラズマ処理することで、その表面を酸化
シリコン膜に変成することが可能であり、この方法を用
いて前記層間絶縁層を形成した場合、有機絶縁膜上にス
パッタ法やプラズマCVD法で酸化シリコン膜を形成す
る場合と比較して、製造に必要な時間が短縮されるとと
もに材料費がカットできることから、スループットを高
く、製造コストを低くすることが可能となる。
Further, in the present invention, when a polymer compound having a siloxane skeleton is used as the organic insulating film, the surface can be transformed into a silicon oxide film by performing a plasma treatment in an oxygen atmosphere. When the interlayer insulating layer is formed using this method, the time required for manufacturing is reduced and the material cost is reduced, as compared with the case where a silicon oxide film is formed on the organic insulating film by a sputtering method or a plasma CVD method. Can be cut, so that the throughput can be increased and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例にかかる液晶表示装置の一部
分を示す平面図である。
FIG. 1 is a plan view illustrating a part of a liquid crystal display device according to an embodiment of the present invention.

【図2】図1のA−A線に沿った断面を模式的に示す図
である。
FIG. 2 is a diagram schematically showing a cross section taken along line AA of FIG. 1;

【図3】図1のB−B線に沿った断面を模式的に示す図
である。
FIG. 3 is a diagram schematically showing a cross section taken along line BB of FIG. 1;

【図4】本発明の他の実施例にかかる液晶表示装置の一
部分を示す平面図である。
FIG. 4 is a plan view showing a part of a liquid crystal display according to another embodiment of the present invention.

【図5】従来の液晶表示装置の一部分を示す平面図であ
る。
FIG. 5 is a plan view showing a part of a conventional liquid crystal display device.

【図6】図4のA−A線に沿った断面を模式的に示す図
である。
FIG. 6 is a diagram schematically showing a cross section taken along line AA of FIG. 4;

【図7】図4のB−B線に沿った断面を模式的に示す図
である。
FIG. 7 is a diagram schematically showing a cross section taken along line BB of FIG. 4;

【図8】従来の液晶表示装置の一部分を示す断面図であ
る。
FIG. 8 is a sectional view showing a part of a conventional liquid crystal display device.

【図9】従来の液晶表示装置の一部分を示す断面図であ
る。
FIG. 9 is a cross-sectional view showing a part of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1、17 透明絶縁基板 2 着色層 3、18 遮光層 4 層間絶縁層(有機絶縁膜) 5 層間絶縁層(無機絶縁膜) 6 ソースバス配線 7 ゲートバス配線 8 ソース電極 9 ドレイン電極 10 透明画素電極 11 半導体層 12、13 ゲート絶縁層 14 ゲート電極 15 液晶層 16 透明共通電極 19 補助容量電極 20 TFT(薄膜トランジスタ) 21 オーミックコンタクト層 DESCRIPTION OF SYMBOLS 1, 17 Transparent insulating substrate 2 Colored layer 3, 18 Light shielding layer 4 Interlayer insulating layer (organic insulating film) 5 Interlayer insulating layer (inorganic insulating film) 6 Source bus wiring 7 Gate bus wiring 8 Source electrode 9 Drain electrode 10 Transparent pixel electrode Reference Signs List 11 semiconductor layer 12, 13 gate insulating layer 14 gate electrode 15 liquid crystal layer 16 transparent common electrode 19 auxiliary capacitance electrode 20 TFT (thin film transistor) 21 ohmic contact layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI // B23K 103:20 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI // B23K 103: 20

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】複数の画素電極と前記複数の画素電極を各
々駆動する複数の順スタガー型TFT(薄膜トランジス
タ)素子とがマトリックス状に配置されたアクティブマ
トリックス基板と、透明電極を有する対向基板と、両基
板に封止された液晶層と、 を含んでなる液晶表示装置において、 前記アクティブマトリックス基板が、 透明絶縁基板上に形成されブラックマトリックスを兼ね
た遮光層と、 その上に全面を覆うように形成された有機層間絶縁層
と、 その上に薄く形成された無機層間絶縁層と、 その上にマトリックス状に配置形成された複数の透明画
素電極と、前記複数の透明画素電極を各々駆動する順ス
タガー型薄膜トランジスタ素子と、 を備えてなる、ことを特徴とする液晶表示装置。
An active matrix substrate on which a plurality of pixel electrodes and a plurality of forward staggered TFT (thin film transistor) elements for driving the plurality of pixel electrodes are arranged in a matrix; a counter substrate having a transparent electrode; A liquid crystal display device, comprising: a liquid crystal layer sealed to both substrates; and a liquid crystal display device comprising: a light shielding layer formed on a transparent insulating substrate and also serving as a black matrix; A formed organic interlayer insulating layer, an inorganic interlayer insulating layer formed thinly thereon, a plurality of transparent pixel electrodes arranged and formed on the inorganic interlayer insulating layer, and a driving order for each of the plurality of transparent pixel electrodes. A liquid crystal display device, comprising: a staggered thin film transistor element.
【請求項2】前記アクティブマトリックス基板におい
て、前記透明絶縁基板と、前記有機層間絶縁層と、の間
に、着色層が形成されている、 ことを特徴とする請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein in the active matrix substrate, a colored layer is formed between the transparent insulating substrate and the organic interlayer insulating layer.
【請求項3】前記有機層間絶縁層が、ポリアミド、ポリ
イミド、アクリル樹脂、シリコーン樹脂などの高分子化
合物から選択され、所定の厚さ、好ましくは、略1.0
〜5.0μmに形成された有機絶縁膜により構成されて
いる、ことを特徴とする請求項1または2に記載の液晶
表示装置。
3. The organic interlayer insulating layer is selected from polymer compounds such as polyamide, polyimide, acrylic resin, and silicone resin, and has a predetermined thickness, preferably approximately 1.0
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is configured by an organic insulating film formed to have a thickness of about 5.0 μm.
【請求項4】前記無機層間絶縁層が、スパッタ法または
プラズマCVD(化学気相成長)法により、少なくとも
厚さ0.01μm以上に形成された酸化シリコン膜また
は窒化シリコン膜により構成されている、ことを特徴と
する請求項1または2に記載の液晶表示装置。
4. The method according to claim 1, wherein the inorganic interlayer insulating layer is formed of a silicon oxide film or a silicon nitride film having a thickness of at least 0.01 μm by a sputtering method or a plasma CVD (chemical vapor deposition) method. 3. The liquid crystal display device according to claim 1, wherein:
【請求項5】前記有機層間絶縁層が、所定の厚さ、好ま
しくは、略1.0〜5.0μmに形成されたシロキサン
骨格の有機絶縁膜により構成され、且つ、 前記無機層間絶縁層が、酸素雰囲気中のプラズマ処理で
前記有機絶縁膜の表面を変成することで形成された、厚
さ略0.01μm以上の酸化シリコン膜により構成され
ている、ことを特徴とする請求項1または2に記載の液
晶表示装置。
5. The organic interlayer insulating layer is formed of a siloxane skeleton organic insulating film having a predetermined thickness, preferably, about 1.0 to 5.0 μm. 3. A silicon oxide film having a thickness of about 0.01 [mu] m or more formed by denaturing the surface of the organic insulating film by a plasma treatment in an oxygen atmosphere. 3. The liquid crystal display device according to 1.
【請求項6】前記遮光層が、前記複数の透明画素電極間
の全域、および前記透明画素電極の周縁の領域に重畳さ
れて設けられている、ことを特徴とする請求項1または
2に記載の液晶表示装置。
6. The light-shielding layer according to claim 1, wherein the light-shielding layer is provided so as to overlap the entire area between the plurality of transparent pixel electrodes and a peripheral area of the transparent pixel electrode. Liquid crystal display device.
【請求項7】前記遮光層が、前記複数の透明画素電極間
の全域、および前記透明画素電極の周縁略1.0〜2.
0μmの領域に重畳されて設けられている、ことを特徴
とする請求項1または2に記載の液晶表示装置。
7. The light-shielding layer is provided in the entire area between the plurality of transparent pixel electrodes and in the periphery of the transparent pixel electrodes substantially in a range of 1.0 to 2..
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is provided so as to overlap a region of 0 μm.
【請求項8】複数の画素電極と前記複数の画素電極を各
々駆動する複数の順スタガー型TFT素子とがマトリッ
クス状に配置されたアクティブマトリックス基板と、透
明電極を有する対向基板と、両基板に封止された液晶層
とを含んで成る液晶表示装置の製造方法において、 前記アクティブマトリックス基板の形成工程が、 (a)透明絶縁基板上にブラックマトリックスを兼ねた
遮光層を形成する第1の工程と、 (b)その上に有機層間絶縁層を全面を覆うように形成
する第2の工程と、 (c)その上に薄く無機層間絶縁層を形成する第3の工
程と、 (d)その上に複数の透明画素電極と前記複数の透明画
素電極を各々駆動する順スタガー型TFT素子とをマト
リックス状に配置形成する第4の工程と、 を含む、 ことを特徴とする液晶表示装置の製造方法。
8. An active matrix substrate in which a plurality of pixel electrodes and a plurality of forward staggered TFT elements for driving the plurality of pixel electrodes are arranged in a matrix, an opposing substrate having a transparent electrode, and both substrates. A method of manufacturing a liquid crystal display device including a sealed liquid crystal layer, wherein the step of forming the active matrix substrate includes the steps of: (a) forming a light shielding layer also serving as a black matrix on a transparent insulating substrate; (B) a second step of forming an organic interlayer insulating layer thereon so as to cover the entire surface thereof; (c) a third step of forming a thin inorganic interlayer insulating layer thereon; A fourth step in which a plurality of transparent pixel electrodes and a forward stagger type TFT element for driving each of the plurality of transparent pixel electrodes are arranged in a matrix. Manufacturing method of a display device.
【請求項9】前記第2の工程、および第3の工程が、シ
ロキサン骨格の高分子化合物を、スピンコートと熱焼成
により絶縁膜として形成した後、 酸素雰囲気中でプラズマ処理して前記絶縁膜表面のみを
酸化シリコン膜に変成するという工程からなる、 ことを特徴とする請求項8記載の液晶表示装置の製造方
法。
9. The insulating film according to claim 2, wherein the second step and the third step form a high molecular compound having a siloxane skeleton as an insulating film by spin coating and thermal baking, and then perform a plasma treatment in an oxygen atmosphere. 9. The method for manufacturing a liquid crystal display device according to claim 8, comprising a step of transforming only the surface into a silicon oxide film.
【請求項10】一の透明絶縁性基板の上に、ブラックマ
トリックスを兼ねる遮光層、有機層間絶縁層がこの順に
形成され、さらにその上に無機層間絶縁層が全面を覆う
ように形成され、その上に順スタガ型の薄膜トランジス
タおよびソースバス配線、及びゲートバス配線、透明画
素電極がマトリックス状に形成され、前記基板と対向す
る基板とで液晶を挟持してなる、ことを特徴とする液晶
表示装置。
10. A light-shielding layer also serving as a black matrix and an organic interlayer insulating layer are formed in this order on one transparent insulating substrate, and an inorganic interlayer insulating layer is formed thereon to cover the entire surface. A liquid crystal display device, comprising: a staggered thin film transistor, a source bus wiring, a gate bus wiring, and a transparent pixel electrode formed thereon in a matrix, and liquid crystal sandwiched between the substrate and a substrate facing the substrate. .
JP9130328A 1997-05-02 1997-05-02 Liquid crystal display device and method of manufacturing the same Expired - Fee Related JP3024592B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9130328A JP3024592B2 (en) 1997-05-02 1997-05-02 Liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9130328A JP3024592B2 (en) 1997-05-02 1997-05-02 Liquid crystal display device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10305369A true JPH10305369A (en) 1998-11-17
JP3024592B2 JP3024592B2 (en) 2000-03-21

Family

ID=15031738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9130328A Expired - Fee Related JP3024592B2 (en) 1997-05-02 1997-05-02 Liquid crystal display device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3024592B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006171673A (en) * 2004-12-17 2006-06-29 Samsung Electronics Co Ltd Thin film transistor display panel and liquid crystal display
KR100601163B1 (en) * 1998-11-26 2006-10-24 삼성전자주식회사 Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US7295257B2 (en) 1998-11-26 2007-11-13 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US8184251B2 (en) 2008-07-07 2012-05-22 Samsung Electronics Co., Ltd. Thin film transistor array and method of manufacturing the same
CN102629608A (en) * 2012-03-31 2012-08-08 京东方科技集团股份有限公司 Array substrate, a manufacturing method thereof and display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601163B1 (en) * 1998-11-26 2006-10-24 삼성전자주식회사 Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US7295257B2 (en) 1998-11-26 2007-11-13 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7839460B2 (en) 1998-11-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7978276B2 (en) 1998-11-26 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US8294839B2 (en) 1998-11-26 2012-10-23 Samsung Display Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
JP2006171673A (en) * 2004-12-17 2006-06-29 Samsung Electronics Co Ltd Thin film transistor display panel and liquid crystal display
US7332743B2 (en) 2004-12-17 2008-02-19 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display
US8184251B2 (en) 2008-07-07 2012-05-22 Samsung Electronics Co., Ltd. Thin film transistor array and method of manufacturing the same
US8390776B2 (en) 2008-07-07 2013-03-05 Samsung Display Co., Ltd. Thin film transistor array and method of manufacturing the same
CN102629608A (en) * 2012-03-31 2012-08-08 京东方科技集团股份有限公司 Array substrate, a manufacturing method thereof and display device
WO2013143321A1 (en) * 2012-03-31 2013-10-03 京东方科技集团股份有限公司 Array substrate and manufacturing method thereof, and display device

Also Published As

Publication number Publication date
JP3024592B2 (en) 2000-03-21

Similar Documents

Publication Publication Date Title
US7777858B2 (en) Liquid crystal display apparatus and method of forming the same
US5771083A (en) Active matrix substrate and liquid crystal display device
US8111363B2 (en) Liquid crystal display device and fabricating method thereof
US7821612B2 (en) Color filter array panel and liquid crystal display including the same
US8390771B2 (en) Liquid crystal display device
US6281957B1 (en) In-plane switching mode liquid crystal display device
US6791630B2 (en) Liquid crystal display devices having pixel and transparent conductive electrodes contacting drain electrodes and methods of fabricating related liquid crystal display devices
US7548299B2 (en) Flat display panel with a spacer unit to prevent displacement between upper and lower glass substrates
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
US8958041B2 (en) Display apparatus with data line and common line formed in a same layer
US7495724B2 (en) Liquid crystal display device
US6570638B2 (en) Liquid crystal display including pixel electrodes with plurality of openings
US6597420B2 (en) Liquid crystal display device having color film on a first substrate and a method for manufacturing the same
US20120081651A1 (en) Display panel
KR100266151B1 (en) Transmission type liquid crystal display device and method for fabricating the same
KR100691319B1 (en) organic thin film transistor and method of fabricating the same
JPH10239698A (en) Liquid crystal display device
US20090316089A1 (en) Liquid crystal display panel and method for fabricating the same
US7929104B2 (en) Liquid crystal display and method of producing same
JP3024592B2 (en) Liquid crystal display device and method of manufacturing the same
US6307611B1 (en) Method for manufacturing pixel electrodes of liquid crystal display
US20040257500A1 (en) Liquid crystal display
US8040477B2 (en) Array substrate, liquid crystal display panel, and method of manufacturing the same
US7023514B2 (en) Liquid crystal display and fabricating method thereof
KR101222141B1 (en) Liquid crystal display and fabricating method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991221

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees