JPH10303334A - Plastic wiring board - Google Patents

Plastic wiring board

Info

Publication number
JPH10303334A
JPH10303334A JP9110653A JP11065397A JPH10303334A JP H10303334 A JPH10303334 A JP H10303334A JP 9110653 A JP9110653 A JP 9110653A JP 11065397 A JP11065397 A JP 11065397A JP H10303334 A JPH10303334 A JP H10303334A
Authority
JP
Japan
Prior art keywords
wiring board
conductor layer
plastic
plastic wiring
solid pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9110653A
Other languages
Japanese (ja)
Inventor
Hiroshi Takamichi
博 高道
Yasuyuki Fujimoto
康之 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP9110653A priority Critical patent/JPH10303334A/en
Publication of JPH10303334A publication Critical patent/JPH10303334A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To hardly move moisture in a plastic wiring board between a semiconductor element and an adhesive material layer even in the case that the plastic wiring board is heated, and to prevent the generation of a so-called popcorn phenomenon that the moisture present between the semiconductor element and the adhesive material layer is suddenly expanded to turn inner moisture to steam and pushes up the semiconductor element by using the plastic wiring board. SOLUTION: A wiring board 10 is provided with a chip loading conductor layer or the like formed by executing an etching processing to metal foil adhered to both surfaces of a plastic substrate 11. In this case, a solid pattern conductor layer 17 is formed by providing the formation area of plural pads 15b for a solder ball on a mother board connection surface 22, and an opening part 17a for discharging the moisture is formed at the peripheral part of the solid pattern conductor layer 17.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はプラスチック配線基
板に関し、より詳細にはBGA(Ball Grid Array) やP
GA(Pin Grid Array)等を構成するプラスチック配線基
板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plastic wiring board, and more particularly, to a BGA (Ball Grid Array) or PGA.
The present invention relates to a plastic wiring board constituting a GA (Pin Grid Array) or the like.

【0002】[0002]

【従来の技術】半導体素子を保護すると同時に、マザー
ボード上に形成された配線との接続を図るために、前記
半導体素子は種々のパッケージに実装される。前記パッ
ケージを構成する材料として、従来よりセラミック、金
属等が使用され、プラスチックは主として半導体素子の
封止材料に使用されてきたが、最近では配線基板の材料
としても使用されるようになってきている。
2. Description of the Related Art In order to protect a semiconductor device and at the same time to connect with a wiring formed on a motherboard, the semiconductor device is mounted on various packages. Conventionally, ceramics, metals, and the like have been used as materials for forming the package, and plastics have been mainly used as sealing materials for semiconductor devices. Recently, plastics have been used as materials for wiring boards. I have.

【0003】前記プラスチックパッケージとしては、B
GA、PGA等が挙げられるが、例えばBGAを構成す
るプラスチック配線基板は、以下のような方法により作
製される。なお、以下において、プラスチック配線基板
とは、半導体素子を搭載するための配線基板であって、
封止部材や半導体素子と配線基板上の配線とを接続する
ためのワイヤ(ハンダボール)等を除いたものをいうも
のとする。
[0003] As the plastic package, B
GA, PGA and the like can be mentioned. For example, a plastic wiring board constituting BGA is manufactured by the following method. In the following, a plastic wiring board is a wiring board for mounting a semiconductor element,
It excludes wires (solder balls) for connecting a sealing member or a semiconductor element to a wiring on a wiring board.

【0004】まず、最初に複数のプラスチック配線基板
を作製するための大面積のプラスチック基板を用意し、
該プラスチック基板の両面全体に金属箔(銅箔)を接着
した後、スルホール用の貫通孔を形成する。該貫通孔の
壁面には、触媒を用いた無電解メッキ等の方法により導
体層を形成し、スルーホールとする。次に、フォトリソ
グラフィーの手法を用いて前記金属箔上に所定パターン
のフォトレジスト層を形成し、続いてエッチング処理を
施すことにより、所定パターンの導体層を形成する。次
に、一旦前記フォトレジスト層を除去した後、再びフォ
トリソグラフィーの手法を用いて前記導体層の所定の部
分(ボンディングパッド、ハンダボール用パッド等)の
みが露出するようにプラスチック基板の全体にフォトレ
ジスト層を形成し、他の導体層を含む部分を被覆する。
次に、露出している導体層部分にメッキ処理(Niメッ
キ及びAuメッキ)を施し、所定の配線基板の形状にな
るように切断した後、前記ハンダボール用パッドにハン
ダボールを固着することによりプラスチック配線基板の
作製工程を終了する。
[0004] First, a large-area plastic substrate for preparing a plurality of plastic wiring substrates is prepared.
After bonding a metal foil (copper foil) to both sides of the plastic substrate, a through hole for a through hole is formed. A conductor layer is formed on the wall surface of the through-hole by a method such as electroless plating using a catalyst to form a through-hole. Next, a photo-resist layer having a predetermined pattern is formed on the metal foil by using a photolithography technique, and then a conductive layer having a predetermined pattern is formed by performing an etching process. Next, after the photoresist layer is once removed, a photolithography technique is again used to expose the entire plastic substrate so that only predetermined portions (bonding pads, solder ball pads, etc.) of the conductor layer are exposed. A resist layer is formed to cover a portion including another conductor layer.
Next, plating (Ni plating and Au plating) is performed on the exposed conductor layer portion, cut into a predetermined wiring board shape, and then solder balls are fixed to the solder ball pads. The process for manufacturing the plastic wiring board is completed.

【0005】図4は前記プラスチック配線基板の一単位
を模式的に示した平面図であり、(a)はチップ搭載面
を、(b)はマザーボード接続面をそれぞれ示してい
る。なお、図4においては、プラスチック基板のほぼ全
体を覆うフォトレジスト層、及びハンダボールを省略し
ている。(a)に示したように、プラスチック基板11
のチップ搭載面21のほぼ中心部分に、中心より放射状
に延びる線と大小の四角形とを組み合せた形状のチップ
搭載導体層16が形成され、このチップ搭載導体層16
の周辺にワイヤボンディング用のボンディングパッド1
2が形成されている。また、このボンディングパッド1
2にはプラスチック基板11の周辺に延びるメッキ用引
き出し線14が接続され、メッキ用引き出し線14の途
中部分には、スルーホール13が形成されている。な
お、このチップ搭載導体層16が中心より放射状に延び
る線と大小の四角形とを組み合せた形状となっているの
は、半導体チップ19(図5)をプラスチック基板11
に接着した際の半導体チップ19とプラスチック基板1
1との熱膨張差による反りを低減するためである。
FIGS. 4A and 4B are plan views schematically showing one unit of the plastic wiring board. FIG. 4A shows a chip mounting surface, and FIG. 4B shows a motherboard connection surface. In FIG. 4, the photoresist layer covering almost the entire plastic substrate and the solder balls are omitted. As shown in FIG.
A chip mounting conductor layer 16 having a shape obtained by combining a line extending radially from the center and a large and small square is formed substantially at the center of the chip mounting surface 21.
Bonding pad 1 for wire bonding around
2 are formed. Also, this bonding pad 1
A plating lead 14 extending around the plastic substrate 11 is connected to 2, and a through hole 13 is formed in the middle of the plating lead 14. Note that the chip mounting conductor layer 16 has a shape in which a line extending radially from the center and a large and small rectangle are combined, because the semiconductor chip 19 (FIG. 5) is formed on the plastic substrate 11.
Semiconductor chip 19 and plastic substrate 1 when bonded to
This is for reducing the warpage due to the difference in thermal expansion from the number 1.

【0006】また、マザーボード接続面22には、チッ
プ搭載導体層16に対向する部分に放熱用と接地用とを
兼ねたベタパターン導体層57が形成され、ベタパター
ン導体層57を除いた領域に所定の間隔で多数のハンダ
ボール用パッド15aが形成されており、このハンダボ
ール用パッド15aとスルーホール13とは導体層13
aにより接続されている。また、ベタパターン導体層5
7の中央部分にも、ハンダボール用パッド15bが形成
されている。そして、ボンディングパッド12、及びハ
ンダボール用パッド15a、15bには、メッキ被膜
(図示せず)が形成されている。なお、図4において示
したボンディングパッド12、及びハンダボール用パッ
ド15a、15bの数は余り多くないが、実際には、も
っと多数のボンディングパッド12、及びハンダボール
用パッド15a、15bが形成されている。
On the motherboard connection surface 22, a solid pattern conductor layer 57 for heat dissipation and grounding is formed at a portion facing the chip mounting conductor layer 16, and is formed in a region excluding the solid pattern conductor layer 57. A large number of solder ball pads 15a are formed at predetermined intervals, and the solder ball pads 15a and the through holes 13 are
a. Also, the solid pattern conductor layer 5
7, a solder ball pad 15b is also formed. A plating film (not shown) is formed on the bonding pad 12 and the solder ball pads 15a and 15b. Although the number of bonding pads 12 and solder ball pads 15a and 15b shown in FIG. 4 is not so large, actually, a larger number of bonding pads 12 and solder ball pads 15a and 15b are formed. I have.

【0007】図5は、半導体チップが搭載されたプラス
チック配線基板50(図4)を示した断面図であり、こ
の断面図は図4に示したプラスチック配線基板50のA
−A線断面に相当する。
FIG. 5 is a sectional view showing a plastic wiring board 50 (FIG. 4) on which a semiconductor chip is mounted.
-Corresponds to a cross section taken along line A

【0008】図5に示したように、ボンディングパッド
12及びハンダボール用パッド15a、15bを除いた
プラスチック基板11の両面のほぼ全面にフォトレジス
ト層23が形成されている。また、チップ搭載面21の
中央部にはチップ搭載導体層16上にフォトレジスト層
23及び接着剤層18を介して半導体チップ19が接着
され、半導体チップ19上のパッド部19aとボンディ
ングパッド12とはワイヤ20により接続されている。
また、マザーボード接続面22のハンダボール用パッド
15aには共晶ハンダ25を介して外部接続端子である
ハンダボール24aが固着されており、さらにベタパタ
ーン導体層57の中心部分にも放熱用と接地用とを兼ね
た複数のハンダボール24bが固着されている。プラス
チック配線基板50のその他の部分については、図4に
基づいて説明したので、ここではその説明を省略する。
As shown in FIG. 5, a photoresist layer 23 is formed on substantially the entire surface of both surfaces of the plastic substrate 11 except for the bonding pad 12 and the solder ball pads 15a and 15b. At the center of the chip mounting surface 21, a semiconductor chip 19 is bonded onto the chip mounting conductor layer 16 via a photoresist layer 23 and an adhesive layer 18, and the pad portion 19a and the bonding pad 12 on the semiconductor chip 19 are bonded to each other. Are connected by a wire 20.
Solder balls 24a, which are external connection terminals, are fixed to the solder ball pads 15a on the mother board connection surface 22 via eutectic solder 25, and the central portion of the solid pattern conductor layer 57 is also used for heat dissipation and grounding. A plurality of solder balls 24b serving also as a utility are fixed. The other parts of the plastic wiring board 50 have been described with reference to FIG. 4, and the description thereof is omitted here.

【0009】図4及び図5に示したプラスチック配線基
板50をマザーボードに実装する際には、プラスチック
配線基板50のハンダボール用パッド15a、15bに
固着されたハンダボール24a、24bをマザーボード
に形成された配線上にクリームハンダ等を介して仮固定
し、このプラスチック配線基板50が仮固定されたマザ
ーボードをリフロー炉に搬入した後リフローさせ、ハン
ダボール24a、24bとマザーボード上の配線とを接
続していた。
When the plastic wiring board 50 shown in FIGS. 4 and 5 is mounted on a motherboard, the solder balls 24a and 24b fixed to the solder ball pads 15a and 15b of the plastic wiring board 50 are formed on the motherboard. The motherboard to which the plastic wiring board 50 is temporarily fixed is carried into a reflow furnace after being temporarily fixed via cream solder or the like, and then reflowed to connect the solder balls 24a and 24b to the wiring on the motherboard. Was.

【0010】[0010]

【発明が解決しようとする課題】しかし、上記したリフ
ロー工程を行うと、いわゆるポップコーンと言われる現
象が発生する場合があり、前記ポップコーン現象により
プラスチック配線基板50に搭載された半導体チップ1
9の一部が接着剤層18から剥離し、半導体チップ19
と接着剤層18との接着強度が大きく低下するという課
題があった。
However, when the above-mentioned reflow process is performed, a phenomenon called a so-called popcorn may occur, and the semiconductor chip 1 mounted on the plastic wiring board 50 is caused by the popcorn phenomenon.
9 is peeled off from the adhesive layer 18 and the semiconductor chip 19 is removed.
There is a problem that the adhesive strength between the adhesive layer 18 and the adhesive layer 18 is greatly reduced.

【0011】前記ポップコーン現象は、リフロー時のプ
ラスチック配線基板50の温度上昇に伴い、半導体チッ
プ19と接着剤層18との間に存在する水分が水蒸気と
なって急激に膨張し、半導体チップ19を押し上げるた
めに発生するものと考えられる。
In the popcorn phenomenon, as the temperature of the plastic wiring substrate 50 rises during reflow, the moisture existing between the semiconductor chip 19 and the adhesive layer 18 becomes steam and expands rapidly, causing the semiconductor chip 19 to expand. It is thought to be caused by pushing up.

【0012】本発明者らは、前記ポップコーン現象が発
生する原因について検討を行った結果、半導体チップ1
9と接着剤層18との間に存在する水分の大部分は、前
記リフロー工程において、半導体チップ19の下方のプ
ラスチック基板11中の水分が半導体チップ19と接着
剤層18との間に移動したものであることを突き止め
た。すなわち、チップ搭載導体層16に対向する部分に
はベタパターン導体層57が形成されているため、前記
水分はこのベタパターン導体層57を通過することがで
きず、一方、チップ搭載導体層16には開口部16aが
形成されているため、前記水分は図中矢印Bで示したよ
うに開口部16aを通って半導体チップ19と接着剤層
18との間に移動し、そのために上記ポップコーン現象
が発生するのである。
The present inventors have studied the cause of the popcorn phenomenon and found that the semiconductor chip 1
Most of the water existing between the semiconductor chip 9 and the adhesive layer 18 is removed from the plastic substrate 11 below the semiconductor chip 19 during the reflow step. I found it to be something. That is, since the solid pattern conductor layer 57 is formed in a portion facing the chip mounting conductor layer 16, the moisture cannot pass through the solid pattern conductor layer 57, while Since the opening 16a is formed, the water moves between the semiconductor chip 19 and the adhesive layer 18 through the opening 16a as shown by an arrow B in the figure, and the popcorn phenomenon occurs. It happens.

【0013】[0013]

【課題を解決するための手段及びその効果】また、本発
明者らは、前記ポップコーン現象の発生原因の検討結果
に基づき、前記ポップコーン現象の発生を防止すること
を目的としてさらに検討を行い、チップ搭載導体層16
に対向する部分に形成されるベタパターン導体層57に
水分放出用の開口部を形成するか、又はベタパターン導
体層57を部分的に削除することにより、前記リフロー
工程において、プラスチック基板11中の水分はベタパ
ターン導体層57に形成された前記開口部や前記削除部
分を通ってマザーボード搭載面22側から抜け、その結
果、前記ポップコーン現象の発生を防止することができ
ることを見い出し、本発明を完成するに至った。
Means for Solving the Problems and Effects Thereof The present inventors have further studied for the purpose of preventing the occurrence of the popcorn phenomenon based on the result of the examination of the cause of the occurrence of the popcorn phenomenon, and Mounting conductor layer 16
By forming an opening for releasing moisture in the solid pattern conductor layer 57 formed in a portion opposed to the above, or by partially removing the solid pattern conductor layer 57, in the reflow process, It has been found that moisture escapes from the motherboard mounting surface 22 side through the opening and the removed portion formed in the solid pattern conductor layer 57, and as a result, it is possible to prevent the popcorn phenomenon from occurring, thus completing the present invention. I came to.

【0014】すなわち、本発明に係るプラスチック配線
基板(1)は、プラスチック基板の両面に接着された金
属箔にエッチング処理を施すことにより形成された導体
層を含んで構成されたプラスチック配線基板において、
半導体素子搭載面と対向する面に複数の放熱用外部接続
端子を接続するための領域を含んでベタパターン導体層
が形成され、該ベタパターン導体層の周辺部分に水分放
出用の開口部が形成されていることを特徴としている。
That is, a plastic wiring board (1) according to the present invention is a plastic wiring board comprising a conductor layer formed by performing an etching process on a metal foil adhered to both surfaces of a plastic substrate.
A solid pattern conductor layer including a region for connecting a plurality of heat radiation external connection terminals is formed on a surface facing the semiconductor element mounting surface, and an opening for releasing moisture is formed in a peripheral portion of the solid pattern conductor layer. It is characterized by being.

【0015】上記プラスチック配線基板(1)によれ
ば、前記ベタパターン導体層の周辺部分に水分放出用の
前記開口部が形成されているので、半導体素子が搭載さ
れた前記プラスチック配線基板をマザーボードに実装す
る際等において前記プラスチック配線基板が加熱された
場合にも、前記プラスチック基板中の水分は、前記開口
部を通って前記ベタパターン導体層の外側に移動し、蒸
気として周囲に拡散する。従って、上記プラスチック配
線基板(1)を使用することにより、前記プラスチック
配線基板が加熱された場合にも、該プラスチック配線基
板中の水分は前記半導体素子と前記接着剤層との間に殆
ど移動せず、前記半導体素子と前記接着剤層との間に存
在する水分が水蒸気となるため急激に膨張して前記半導
体素子を押し上げる、いわゆるポップコーン現象の発生
を防止することができる。
According to the plastic wiring board (1), since the opening for releasing moisture is formed in a peripheral portion of the solid pattern conductor layer, the plastic wiring board on which the semiconductor element is mounted is mounted on a motherboard. Even when the plastic wiring substrate is heated during mounting or the like, moisture in the plastic substrate moves to the outside of the solid pattern conductor layer through the opening and diffuses as vapor into the surroundings. Therefore, by using the plastic wiring board (1), even when the plastic wiring board is heated, moisture in the plastic wiring board almost moves between the semiconductor element and the adhesive layer. In addition, since the water existing between the semiconductor element and the adhesive layer becomes water vapor, it is possible to prevent the so-called popcorn phenomenon, which is caused by rapid expansion and pushing up the semiconductor element.

【0016】また本発明に係るプラスチック配線基板
(2)は、上記プラスチック配線基板(1)において、
前記ベタパターン導体層及び前記開口部の合計の面積に
対する前記開口部の面積の割合が50%以上であること
を特徴としている。
Further, the plastic wiring board (2) according to the present invention is the plastic wiring board (1) described above,
The ratio of the area of the opening to the total area of the solid pattern conductor layer and the opening is 50% or more.

【0017】上記プラスチック配線基板(2)によれ
ば、前記ベタパターン導体層及び前記開口部の合計の面
積に対する前記開口部の面積の割合が50%以上である
ので、前記プラスチック配線基板が加熱された場合に
も、前記プラスチック基板中の水分は、前記開口部を通
ってスムーズに外部に放出され、効果的に前記ポップコ
ーン現象が発生するのを防止することができる。
According to the plastic wiring board (2), since the ratio of the area of the opening to the total area of the solid pattern conductor layer and the opening is 50% or more, the plastic wiring board is heated. Also in this case, the moisture in the plastic substrate is smoothly discharged to the outside through the opening, so that the popcorn phenomenon can be effectively prevented from occurring.

【0018】また本発明に係るプラスチック配線基板
(3)は、上記プラスチック配線基板(1)において、
前記放熱用外部接続端子の近傍部分のみを残して前記ベ
タパターン導体層が削除されていることを特徴としてい
る。
The plastic wiring board (3) according to the present invention is the plastic wiring board (1) described above,
The solid pattern conductor layer is removed except for a portion near the heat-radiating external connection terminal.

【0019】上記プラスチック配線基板(3)によれ
ば、前記放熱用外部接続端子の近傍部分のみを残して前
記ベタパターン導体層が削除されているので、前記プラ
スチック配線基板が加熱された場合にも、前記プラスチ
ック基板中の水分は、前記ベタパターン導体層が削除さ
れた部分を通ってスムーズに外部に放出され、効果的に
前記ポップコーン現象が発生するのを防止することがで
きる。
According to the plastic wiring board (3), since the solid pattern conductor layer is removed except for a portion near the heat-radiating external connection terminals, even when the plastic wiring board is heated. In addition, the moisture in the plastic substrate is smoothly discharged to the outside through the portion where the solid pattern conductor layer is removed, so that the popcorn phenomenon can be effectively prevented from occurring.

【0020】また本発明に係るプラスチック配線基板
(4)は、プラスチック基板の両面に接着された金属箔
にエッチング処理を施すことにより形成された導体層を
含んで構成されたプラスチック配線基板において、半導
体素子搭載面と対向する面における複数の放熱用外部接
続端子の接続部分に導体層パターンが形成されているこ
とを特徴としている。
A plastic wiring board (4) according to the present invention is a plastic wiring board comprising a conductor layer formed by subjecting a metal foil adhered to both surfaces of a plastic substrate to an etching treatment, wherein A conductor layer pattern is formed at a connection portion of the plurality of heat radiation external connection terminals on a surface facing the element mounting surface.

【0021】上記プラスチック配線基板(4)によれ
ば、複数の前記放熱用外部接続端子の接続部分のみが前
記導体層パターンとなっており、その他の部分は導体層
が形成されていないので、前記プラスチック基板中の水
分は、前記導体層パターンが形成されていない部分を通
ってスムーズに外部に放出され、効果的に前記ポップコ
ーン現象が発生するのを防止することができる。
According to the plastic wiring board (4), only the connecting portions of the plurality of heat-radiating external connection terminals form the conductor layer pattern, and the other portions have no conductor layer. Moisture in the plastic substrate is smoothly discharged to the outside through the portion where the conductor layer pattern is not formed, so that the popcorn phenomenon can be effectively prevented from occurring.

【0022】[0022]

【発明の実施の形態】以下、本発明に係るプラスチック
配線基板の実施の形態を図面に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the plastic wiring board according to the present invention will be described below with reference to the drawings.

【0023】実施の形態に係るプラスチック配線基板の
タイプは、特に限定されるものではないが、具体的に
は、BGA、PGA等を構成するプラスチック配線基板
が挙げられる。以下においては、BGAを構成するプラ
スチック配線基板を例にとって説明する。
The type of the plastic wiring board according to the embodiment is not particularly limited, but specific examples thereof include a plastic wiring board constituting BGA, PGA, or the like. In the following, a plastic wiring board constituting a BGA will be described as an example.

【0024】図1は実施の形態(1)に係るプラスチッ
ク配線基板のマザーボード接続面を模式的に示した平面
図である。なお、図1においては、プラスチック基板1
1のほぼ全体を覆うフォトレジスト層、及びハンダボー
ルを省略している。
FIG. 1 is a plan view schematically showing the motherboard connection surface of the plastic wiring board according to the embodiment (1). In FIG. 1, the plastic substrate 1
1 omits a photoresist layer covering almost the entirety and solder balls.

【0025】マザーボード接続面22の中央部分に形成
されたベタパターン導体層17を除くその他の部分は図
4及び図5に示した従来のプラスチック配線基板50と
同様に構成されているので、ここではベタパターン導体
層17についてのみ説明する。
The other parts except the solid pattern conductor layer 17 formed in the central part of the motherboard connection surface 22 are configured in the same manner as the conventional plastic wiring board 50 shown in FIGS. Only the solid pattern conductor layer 17 will be described.

【0026】このベタパターン導体層17は、複数のハ
ンダボール用パッド(放熱用外部接続端子)15bが形
成された領域を含んで形成されており、ベタパターン導
体層17の周辺部分に水分放出用の開口部17aが形成
されている。図1においては、矩形状の開口部17aが
形成されているが、開口部17aの形状は矩形に限定さ
れるものではなく、3角形等であってもよく、円形や楕
円形等であってもよい。また開口部17aの大きさも図
1に示した大きさに限定されるものではなく、もっと小
さいものであってもよいが、なるべく開口部がベタパタ
ーン導体層17の周辺部分に均一に分布していることが
望ましい。また、開口部17aを含むベタパターン導体
層17の面積に対する開口部17aの面積の割合は50
%以上が好ましい。なお、図1においては、9個のハン
ダボール用パッド15bを示しているが、実際には、も
っと多数のハンダボール用パッド15bが形成されてい
る。
The solid pattern conductor layer 17 is formed so as to include a region where a plurality of solder ball pads (radiation external connection terminals) 15b are formed. Opening 17a is formed. In FIG. 1, a rectangular opening 17a is formed. However, the shape of the opening 17a is not limited to a rectangle, and may be a triangle or the like, a circle, an ellipse, or the like. Is also good. Also, the size of the opening 17a is not limited to the size shown in FIG. 1 and may be smaller, but it is preferable that the opening is evenly distributed around the solid pattern conductor layer 17 as much as possible. Is desirable. The ratio of the area of the opening 17a to the area of the solid pattern conductor layer 17 including the opening 17a is 50%.
% Or more is preferable. Although nine solder ball pads 15b are shown in FIG. 1, a larger number of solder ball pads 15b are actually formed.

【0027】上記したようにベタパターン導体層17に
は開口部17aが形成されているため、このベタパター
ン導体層17が形成されたプラスチック配線基板10に
半導体チップ(図示せず)を搭載した後、マザーボード
上の配線とプラスチック配線基板10に固着されたハン
ダボールとを接続するためにリフロー炉に搬入すると、
プラスチック基板11の温度の上昇に伴い、半導体チッ
プ下方のプラスチック基板11に含まれる水分は、開口
部17aを通って外側に移動し、開口部17aの外側に
はフォトレジスト層のみが存在するので、蒸気となって
周囲に拡散する。その結果、上記したプラスチック基板
11中の水分は半導体チップと接着剤層(図示せず)と
の界面に殆ど移動せず、半導体チップと接着剤層との界
面に移動する水分に起因する、いわゆるポップコーン現
象の発生を防止することができる。
Since the opening 17a is formed in the solid pattern conductor layer 17 as described above, a semiconductor chip (not shown) is mounted on the plastic wiring substrate 10 on which the solid pattern conductor layer 17 is formed. When the wafer is carried into a reflow furnace to connect the wiring on the motherboard and the solder balls fixed to the plastic wiring board 10,
As the temperature of the plastic substrate 11 rises, moisture contained in the plastic substrate 11 below the semiconductor chip moves outward through the opening 17a, and only the photoresist layer exists outside the opening 17a. It diffuses into the surroundings as vapor. As a result, the water in the plastic substrate 11 hardly moves to the interface between the semiconductor chip and the adhesive layer (not shown), and the so-called water caused by the water moving to the interface between the semiconductor chip and the adhesive layer. The occurrence of the popcorn phenomenon can be prevented.

【0028】図2は実施の形態(2)に係るプラスチッ
ク配線基板のマザーボード接続面を模式的に示した平面
図であり、図2においても、プラスチック基板11のほ
ぼ全体を覆うフォトレジスト層、及びハンダボールを省
略している。
FIG. 2 is a plan view schematically showing a motherboard connection surface of the plastic wiring board according to the embodiment (2). In FIG. 2 also, a photoresist layer covering almost the entire plastic substrate 11, and Solder balls are omitted.

【0029】このプラスチック配線基板30は、中央部
分の導体層37を除いて、図1に示したプラスチック配
線基板10と同様に構成されているので、ここでは導体
層37についてのみ説明する。
This plastic wiring board 30 is configured similarly to the plastic wiring board 10 shown in FIG. 1 except for the conductor layer 37 at the center, so that only the conductor layer 37 will be described here.

【0030】このプラスチック配線基板30において
は、中央部分のハンダボール用パッド15bが形成され
た領域の近傍部分を残してベタパターン導体層17が削
除されている。すなわち、ハンダボール用パッド15b
が形成された領域の近傍部分のみに導体層37が形成さ
れている。
In this plastic wiring board 30, the solid pattern conductor layer 17 is removed except for the central portion where the solder ball pad 15b is formed. That is, the solder ball pad 15b
The conductor layer 37 is formed only in the vicinity of the region where is formed.

【0031】従って、このプラスチック配線基板30に
半導体チップを搭載した後、マザーボード上の配線とプ
ラスチック配線基板30に固着されたハンダボールとを
接続するためにリフロー炉に搬入すると、プラスチック
配線基板30の温度の上昇に伴い、半導体チップ下方の
プラスチック基板11中の水分は、容易にマザーボード
接続面22方向に移動し、蒸気となって周囲に拡散す
る。その結果、半導体チップと接着剤層との界面に移動
する水分に起因する、いわゆるポップコーン現象の発生
を防止することができる。
Therefore, after the semiconductor chip is mounted on the plastic wiring board 30, when the semiconductor chip is carried into a reflow furnace for connecting the wiring on the mother board and the solder balls fixed to the plastic wiring board 30, the plastic wiring board 30 As the temperature rises, the moisture in the plastic substrate 11 below the semiconductor chip easily moves toward the motherboard connection surface 22 and becomes vapor and diffuses around. As a result, it is possible to prevent a so-called popcorn phenomenon caused by moisture moving to the interface between the semiconductor chip and the adhesive layer.

【0032】図3は実施の形態(3)に係るプラスチッ
ク配線基板のマザーボード接続面を模式的に示した平面
図であり、図3においても、プラスチック基板11のほ
ぼ全体を覆うフォトレジスト層、及びハンダボールを省
略している。
FIG. 3 is a plan view schematically showing a motherboard connection surface of the plastic wiring board according to the embodiment (3). In FIG. 3 as well, a photoresist layer covering almost the entire plastic substrate 11, and Solder balls are omitted.

【0033】このプラスチック配線基板40は、中央部
分のハンダボール用パッド15bを除いて、図1に示し
たプラスチック配線基板10と同様に構成されているの
で、ここではハンダボール用パッド15bについてのみ
説明する。
This plastic wiring board 40 has the same configuration as the plastic wiring board 10 shown in FIG. 1 except for the solder ball pad 15b at the center, so that only the solder ball pad 15b will be described here. I do.

【0034】このプラスチック配線基板40において
は、中央部分のハンダボール用パッド15b部分を残し
てベタパターン導体層17が削除されており、ハンダボ
ール用パッド15bのみが形成されている。
In this plastic wiring board 40, the solid pattern conductor layer 17 is removed except for the solder ball pad 15b at the center, and only the solder ball pad 15b is formed.

【0035】従って、このプラスチック配線基板40に
半導体チップを搭載した後、マザーボード上の配線とプ
ラスチック配線基板40に固着されたハンダボールとを
接続するためにリフロー炉に搬入すると、プラスチック
配線基板40の温度の上昇に伴い、半導体チップ下方の
プラスチック基板11中の水分は、容易にマザーボード
接続面22方向に移動し、蒸気となって周囲に拡散す
る。その結果、半導体チップと接着剤層との界面に移動
する水分に起因する、いわゆるポップコーン現象の発生
を防止することができる。
Therefore, after the semiconductor chip is mounted on the plastic wiring board 40, the semiconductor chip is carried into a reflow furnace to connect the wiring on the motherboard and the solder balls fixed to the plastic wiring board 40. As the temperature rises, the moisture in the plastic substrate 11 below the semiconductor chip easily moves toward the motherboard connection surface 22 and becomes vapor and diffuses around. As a result, it is possible to prevent a so-called popcorn phenomenon caused by moisture moving to the interface between the semiconductor chip and the adhesive layer.

【0036】[0036]

【実施例及び比較例】以下、本発明に係るプラスチック
配線基板の実施例を図面に基づいて説明する。また、比
較例として、従来のプラスチック配線基板50(図4、
図5)を作製した。そして、実施例及び比較例に係るプ
ラスチック配線基板10、30、40、50に半導体チ
ップを搭載した後、高湿度の雰囲気中に放置し、続い
て、半導体チップが搭載されたプラスチック配線基板1
0、30、40、50をリフロー炉に搬入し、ポップコ
ーン現象が発生するか否かを観察した。上記実施例及び
比較例の条件及び結果を以下に記載する。
Examples and Comparative Examples Hereinafter, examples of a plastic wiring board according to the present invention will be described with reference to the drawings. As a comparative example, a conventional plastic wiring board 50 (FIG.
FIG. 5) was produced. Then, after mounting the semiconductor chips on the plastic wiring boards 10, 30, 40, and 50 according to the examples and the comparative examples, the semiconductor chips are left in an atmosphere of high humidity, and then the plastic wiring board 1 on which the semiconductor chips are mounted.
0, 30, 40, and 50 were carried into a reflow furnace, and whether or not a popcorn phenomenon occurred was observed. The conditions and results of the above Examples and Comparative Examples are described below.

【0037】<実施例及び比較例に共通の条件> 使用したプラスチック配線基板 実施例1・・・プラスチック配線基板10(図1) 実施例2・・・プラスチック配線基板30(図2) 実施例3・・・プラスチック配線基板40(図3) 比較例1・・・プラスチック配線基板50(図4及び図
5) プラスチック基板11 寸法:27mm×27mm×0.2mm 構成材料:BT(ビスマレイミド・トリアジン)レジン 導体層を構成する金属:Cu(但し、ボンディングパッ
ド12及びハンダボール用パッド15a、15bはCu
上にNiメッキ被膜及びAuメッキ被膜を形成したもの
である) Cu導体層の厚さ:30μm フォトレジスト層23 構成材料:紫外線硬化型アクリレート系樹脂、厚さ:5
0μm 高湿度雰囲気での放置条件 相対湿度:60%、放置日数:9日間、温度:30℃ リフロー炉の条件 雰囲気:窒素、最高温度:240℃、通過時間:5分 <実施例1の場合の条件> ベタパターン導体層17の外形:10mm×10mm 開口部17aの1辺の長さ:2mm(12個) <実施例2の場合の条件> 導体層37の外形:5mm×5mm <実施例3の場合の条件> ハンダボール用パッド15bの直径:0.5mm ハンダボール用パッド15bの数:16個 <比較例1の場合の条件> ベタパターン導体層57の外形:10mm×10mm 上記実施例1〜3及び比較例1の場合の結果を下記の表
1に示している。
<Conditions Common to Examples and Comparative Examples> Plastic Wiring Board Used Example 1—Plastic Wiring Board 10 (FIG. 1) Example 2—Plastic Wiring Board 30 (FIG. 2) Example 3 ... Plastic wiring board 40 (Fig. 3) Comparative example 1 ... Plastic wiring board 50 (Figs. 4 and 5) Plastic substrate 11 Dimensions: 27mm x 27mm x 0.2mm Constituent material: BT (bismaleimide triazine) Metal constituting the resin conductor layer: Cu (However, the bonding pad 12 and the solder ball pads 15a and 15b are Cu
A Ni plating film and an Au plating film were formed thereon. Thickness of Cu conductor layer: 30 μm Photoresist layer 23 Material: UV-curable acrylate resin, thickness: 5
0 μm leaving conditions in a high humidity atmosphere Relative humidity: 60%, leaving days: 9 days, temperature: 30 ° C. Reflow furnace conditions Atmosphere: nitrogen, maximum temperature: 240 ° C., transit time: 5 minutes <in the case of Example 1 Conditions> Outer shape of solid pattern conductor layer 17: 10 mm × 10 mm Length of one side of opening 17 a: 2 mm (12 pieces) <Condition in case of second embodiment> Outer shape of conductor layer 37: 5 mm × 5 mm <third embodiment Condition> Case of Solder Ball Pad 15b: 0.5 mm Number of Solder Ball Pads 15b: 16 <Condition of Comparative Example 1> Outer Shape of Solid Pattern Conductive Layer 57: 10 mm × 10 mm Example 1 Tables 1 to 3 show the results in the case of Comparative Example 1 and Comparative Example 1.

【0038】[0038]

【表1】 [Table 1]

【0039】上記表1に示した結果より明らかなよう
に、比較例1に係るプラスチック配線基板50の場合に
は30%(3/10)の確率でポップコーン現象が発生
しているのに対し、実施例1〜3に係るプラスチック配
線基板10、30、40においては、全くポップコーン
現象が発生しておらず、マザーボード接続面22の中央
部のベタパターン導体層17に開口部17aを形成する
か、ベタパターン導体層17を部分的に削除することに
より、プラスチック配線基板10、30、40が加熱さ
れた際、半導体チップ19下方のプラスチック基板11
中に存在する水分が半導体チップ19と接着剤層18と
の界面に移動するのを防止することができ、半導体チッ
プ19と接着剤層18との界面に移動した水分に起因す
るポップコーン現象の発生を防止することができる。
As is clear from the results shown in Table 1 above, in the case of the plastic wiring board 50 according to Comparative Example 1, the popcorn phenomenon occurred with a probability of 30% (3/10). In the plastic wiring boards 10, 30, and 40 according to the first to third embodiments, no popcorn phenomenon occurred, and the opening 17 a was formed in the solid pattern conductor layer 17 in the center of the motherboard connection surface 22. By partially removing the solid pattern conductor layer 17, when the plastic wiring substrates 10, 30, and 40 are heated, the plastic substrate 11 below the semiconductor chip 19 is heated.
It is possible to prevent the water present in the semiconductor chip 19 from moving to the interface between the adhesive layer 18 and the semiconductor chip 19 and the adhesive layer 18. Can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態(1)に係るプラスチック
配線基板のマザーボード接続面を模式的に示した平面図
である。
FIG. 1 is a plan view schematically showing a motherboard connection surface of a plastic wiring board according to Embodiment (1) of the present invention.

【図2】実施の形態(2)に係るプラスチック配線基板
のマザーボード接続面を模式的に示した平面図である。
FIG. 2 is a plan view schematically showing a motherboard connection surface of a plastic wiring board according to Embodiment (2).

【図3】実施の形態(3)に係るプラスチック配線基板
のマザーボード接続面を模式的に示した平面図である。
FIG. 3 is a plan view schematically showing a motherboard connection surface of a plastic wiring board according to a third embodiment.

【図4】従来のプラスチック配線基板の一単位を模式的
に示した平面図であり、(a)はチップ搭載面を、
(b)はマザーボード接続面をそれぞれ示している。
FIG. 4 is a plan view schematically showing one unit of a conventional plastic wiring board, where (a) shows a chip mounting surface;
(B) has shown the motherboard connection surface, respectively.

【図5】半導体チップが搭載された従来のプラスチック
配線基板を模式的に示した断面図である。
FIG. 5 is a cross-sectional view schematically showing a conventional plastic wiring board on which a semiconductor chip is mounted.

【符号の説明】 10、30、40 プラスチック配線基板 11 プラスチック基板 15b ハンダボール用パッド 16 チップ搭載導体層 17 ベタパターン導体層 17a 開口部 22 マザーボード接続面 37 導体層[Description of Signs] 10, 30, 40 Plastic wiring substrate 11 Plastic substrate 15b Solder ball pad 16 Chip mounting conductor layer 17 Solid pattern conductor layer 17a Opening 22 Motherboard connection surface 37 Conductor layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 プラスチック基板の両面に接着された金
属箔にエッチング処理を施すことにより形成された導体
層を含んで構成されたプラスチック配線基板において、
半導体素子搭載面と対向する面に複数の放熱用外部接続
端子を接続するための領域を含んでベタパターン導体層
が形成され、該ベタパターン導体層の周辺部分に水分放
出用の開口部が形成されていることを特徴とするプラス
チック配線基板。
1. A plastic wiring board comprising a conductor layer formed by subjecting a metal foil adhered to both sides of a plastic substrate to an etching process,
A solid pattern conductor layer including a region for connecting a plurality of heat radiation external connection terminals is formed on a surface facing the semiconductor element mounting surface, and an opening for releasing moisture is formed in a peripheral portion of the solid pattern conductor layer. A plastic wiring board characterized by being made.
【請求項2】 前記ベタパターン導体層及び前記開口部
の合計の面積に対する前記開口部の面積の割合が50%
以上であることを特徴とする請求項1記載のプラスチッ
ク配線基板。
2. A ratio of the area of the opening to the total area of the solid pattern conductor layer and the opening is 50%.
The plastic wiring board according to claim 1, wherein:
【請求項3】 前記放熱用外部接続端子の近傍部分のみ
を残して前記ベタパターン導体層が削除されていること
を特徴とする請求項1記載のプラスチック配線基板。
3. The plastic wiring board according to claim 1, wherein the solid pattern conductor layer is removed except for a portion near the heat radiation external connection terminal.
【請求項4】 プラスチック基板の両面に接着された金
属箔にエッチング処理を施すことにより形成された導体
層を含んで構成されたプラスチック配線基板において、
半導体素子搭載面と対向する面における複数の放熱用外
部接続端子の接続部分に導体層パターンが形成されてい
ることを特徴とするプラスチック配線基板。
4. A plastic wiring board comprising a conductor layer formed by subjecting a metal foil adhered to both sides of a plastic substrate to an etching treatment,
A plastic wiring board, wherein a conductor layer pattern is formed at a connection portion of a plurality of heat-radiating external connection terminals on a surface facing a semiconductor element mounting surface.
JP9110653A 1997-04-28 1997-04-28 Plastic wiring board Pending JPH10303334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9110653A JPH10303334A (en) 1997-04-28 1997-04-28 Plastic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9110653A JPH10303334A (en) 1997-04-28 1997-04-28 Plastic wiring board

Publications (1)

Publication Number Publication Date
JPH10303334A true JPH10303334A (en) 1998-11-13

Family

ID=14541122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9110653A Pending JPH10303334A (en) 1997-04-28 1997-04-28 Plastic wiring board

Country Status (1)

Country Link
JP (1) JPH10303334A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009100398A (en) * 2007-10-19 2009-05-07 Epson Toyocom Corp Piezoelectric device
JP2010050489A (en) * 2001-06-07 2010-03-04 Renesas Technology Corp Semiconductor device
US10134665B2 (en) 2015-07-03 2018-11-20 Renesas Electronics Corporation Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050489A (en) * 2001-06-07 2010-03-04 Renesas Technology Corp Semiconductor device
JP2009100398A (en) * 2007-10-19 2009-05-07 Epson Toyocom Corp Piezoelectric device
US10134665B2 (en) 2015-07-03 2018-11-20 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US6215180B1 (en) Dual-sided heat dissipating structure for integrated circuit package
US5864470A (en) Flexible circuit board for ball grid array semiconductor package
TWI646642B (en) Chip package structure and method of manufacturing same
WO2006132151A1 (en) Interposer and semiconductor device
KR20080053241A (en) Multi-chip package structure and method of forming the same
JPH11297889A (en) Semiconductor package, mounting board and mounting method by use of them
JP2000077563A (en) Semiconductor device and its manufacture
US6278177B1 (en) Substrateless chip scale package and method of making same
TWI754785B (en) Integrated circuit package and manufacturing method thereof
US7592694B2 (en) Chip package and method of manufacturing the same
JP3478139B2 (en) Lead frame manufacturing method
US7479704B2 (en) Substrate improving immobilization of ball pads for BGA packages
US11682612B2 (en) Package structure and manufacturing method thereof
JPH10303334A (en) Plastic wiring board
JPH09326450A (en) Semiconductor device and its manufacture
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JP2002198458A (en) Semiconductor device and its manufacturing method
KR200254077Y1 (en) A printed circuit board for a window chip scale package having copper lands for heat radiation
JPH10154768A (en) Semiconductor device and its manufacturing method
JP2000299433A (en) Laminated type package frame
JP2000082760A (en) Semiconductor device
JP2003338589A (en) Bga package and its manufacturing method
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
JP3076302B2 (en) Semiconductor device
KR100320447B1 (en) Method for Manufacturing Semiconductor Package