JPH10295085A - コンバータ - Google Patents
コンバータInfo
- Publication number
- JPH10295085A JPH10295085A JP9101412A JP10141297A JPH10295085A JP H10295085 A JPH10295085 A JP H10295085A JP 9101412 A JP9101412 A JP 9101412A JP 10141297 A JP10141297 A JP 10141297A JP H10295085 A JPH10295085 A JP H10295085A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- frequency conversion
- conversion circuit
- inductor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 インバータ回路・周波数変換回路をそれぞれ
４個のスイッチング素子で構成しており、また大電力に
対応可能な高周波トランスを使用しているため、部品点
数が多い、高周波トランスによる損失が大きい等の課題
を有している。 【解決手段】 制御手段２１によってスイッチング素子
１４と周波数変換回路１７を駆動し、講習トランスを使
用しない構成で入力された直流を所定の波形に変換して
接続した負荷に供給できるコンバータとしている。
４個のスイッチング素子で構成しており、また大電力に
対応可能な高周波トランスを使用しているため、部品点
数が多い、高周波トランスによる損失が大きい等の課題
を有している。 【解決手段】 制御手段２１によってスイッチング素子
１４と周波数変換回路１７を駆動し、講習トランスを使
用しない構成で入力された直流を所定の波形に変換して
接続した負荷に供給できるコンバータとしている。
Description
【０００１】
【発明の属する技術分野】本発明は、太陽光等によって
得た直流電力を接続した負荷あるいは配電系統に適合す
るように変換して、負荷あるいは配電系統に供給するコ
ンバータに関するものである。
得た直流電力を接続した負荷あるいは配電系統に適合す
るように変換して、負荷あるいは配電系統に供給するコ
ンバータに関するものである。
【０００２】
【従来の技術】従来から使用されているコンバータの一
例を図１０を使用して説明する。コンバータ１は、直流
電源２と、インバータ回路４・高周波トランス５・整流
ブリッジ６・コイル７・周波数変換回路８と制御回路１
０とによって構成している。インバータ回路４は、４個
のトランジスタ４ａ・４ｂ・４ｃ・４ｄによって直流電
源２が供給する直流を数１０ｋＨｚの高周波に変換して
いる。このインバータ回路４の高周波電圧は、高周波ト
ランス５に印加されている。高周波トランス５の２次側
には、前記高周波トランス５の１次側に印加された高周
波電圧と相似の高周波電圧が発生する。この高周波電圧
は、２次側に接続している整流ブリッジ６・コイル７に
よって整流・平滑され、周波数変換回路８に加えられ
る。制御回路１０がインバータ回路４と周波数変換回路
８を制御することによって、周波数変換回路８の出力は
商用周波数の交流となるものである。この周波数変換回
路８の出力は、負荷である配電系統３に供給される。
例を図１０を使用して説明する。コンバータ１は、直流
電源２と、インバータ回路４・高周波トランス５・整流
ブリッジ６・コイル７・周波数変換回路８と制御回路１
０とによって構成している。インバータ回路４は、４個
のトランジスタ４ａ・４ｂ・４ｃ・４ｄによって直流電
源２が供給する直流を数１０ｋＨｚの高周波に変換して
いる。このインバータ回路４の高周波電圧は、高周波ト
ランス５に印加されている。高周波トランス５の２次側
には、前記高周波トランス５の１次側に印加された高周
波電圧と相似の高周波電圧が発生する。この高周波電圧
は、２次側に接続している整流ブリッジ６・コイル７に
よって整流・平滑され、周波数変換回路８に加えられ
る。制御回路１０がインバータ回路４と周波数変換回路
８を制御することによって、周波数変換回路８の出力は
商用周波数の交流となるものである。この周波数変換回
路８の出力は、負荷である配電系統３に供給される。
【０００３】
【発明が解決しようとする課題】前記従来の構成のコン
バータは、インバータ回路・周波数変換回路をそれぞれ
４個のスイッチング素子で構成しており、また大電力に
対応可能な高周波トランスを使用しているものである。
このため、部品点数が多い、高周波トランスによる損失
が大きい等の課題を有している。
バータは、インバータ回路・周波数変換回路をそれぞれ
４個のスイッチング素子で構成しており、また大電力に
対応可能な高周波トランスを使用しているものである。
このため、部品点数が多い、高周波トランスによる損失
が大きい等の課題を有している。
【０００４】
【課題を解決するための手段】スイッチング素子とイン
ダクタを使用する簡単な構成で、電磁ノイズの発生レベ
ルが極めて低く、電力損失の発生の小さい高効率のコン
バータとしているものである。
ダクタを使用する簡単な構成で、電磁ノイズの発生レベ
ルが極めて低く、電力損失の発生の小さい高効率のコン
バータとしているものである。
【０００５】
【発明の実施の形態】請求項１に記載した発明は、制御
手段によってスイッチング素子と周波数変換回路を駆動
し、入力された直流を所定の波形に変換して接続した負
荷に供給できるコンバータとしている。
手段によってスイッチング素子と周波数変換回路を駆動
し、入力された直流を所定の波形に変換して接続した負
荷に供給できるコンバータとしている。
【０００６】請求項２に記載した発明は、スイッチング
素子のエミッタ・コレクタ間に共振コンデンサを接続す
るようにして、高効率で構成の簡単なコンバータとして
いるものである。
素子のエミッタ・コレクタ間に共振コンデンサを接続す
るようにして、高効率で構成の簡単なコンバータとして
いるものである。
【０００７】請求項３に記載した発明は、制御手段によ
ってスイッチング素子と周波数変換回路を駆動し、入力
された直流を所定の波形に変換して接続した負荷に供給
できるコンバータとしている。
ってスイッチング素子と周波数変換回路を駆動し、入力
された直流を所定の波形に変換して接続した負荷に供給
できるコンバータとしている。
【０００８】請求項４に記載した発明は、スイッチング
素子のエミッタ・コレクタ間に共振コンデンサを接続す
るようにして、高効率で構成の簡単なコンバータとして
いるものである。
素子のエミッタ・コレクタ間に共振コンデンサを接続す
るようにして、高効率で構成の簡単なコンバータとして
いるものである。
【０００９】請求項５に記載した発明は、制御手段は、
スイッチング素子のオンオフ時間を制御してスイッチン
グ素子の出力の包絡線が所定の波形となるように制御
し、周波数変換回路を制御して並列共振回路の出力の極
性を所定のタイミングで切り替えるようにして所定の波
形の出力とするようにして、高効率で構成の簡単なコン
バータとしている。
スイッチング素子のオンオフ時間を制御してスイッチン
グ素子の出力の包絡線が所定の波形となるように制御
し、周波数変換回路を制御して並列共振回路の出力の極
性を所定のタイミングで切り替えるようにして所定の波
形の出力とするようにして、高効率で構成の簡単なコン
バータとしている。
【００１０】請求項６に記載した発明は、制御手段は、
周波数変換回路をデューティ制御して、歪みの少ない波
形の出力を得ることができるコンバータとしている。
周波数変換回路をデューティ制御して、歪みの少ない波
形の出力を得ることができるコンバータとしている。
【００１１】請求項７に記載した発明は、周波数変換回
路を２組のハーフブリッジ回路を有して、周波数変換回
路を構成するスイッチング素子を小型に設定できるもの
である。
路を２組のハーフブリッジ回路を有して、周波数変換回
路を構成するスイッチング素子を小型に設定できるもの
である。
【００１２】
（実施例１）以下、本発明の第１の実施例について説明
する。図１は本実施例の構成を示すブロック図である。
本実施例のコンバータ１１は、太陽電池等による直流電
源２を入力として受けて、この電力を所定の波形に変換
して、本実施例では商用周波数に変換して系統電源３に
交流電力を供給するものである。１２は共振コンデンサ
１３と共に並列共振回路を構成するインダクタで、この
並列共振回路に直列にスイッチング素子１４を接続して
いる。スイッチング素子１４として本実施例ではＩＧＢ
Ｔを使用している。またスイッチング素子１４と前記並
列共振回路との接続点には、ダイオード１６のアノード
を接続している。ダイオード１６のカソードと前記スイ
ッチング素子１４のエミッタ間には、周波数変換回路１
７を接続している。周波数変換回路１７は、ＩＧＢＴを
使用した４個のスイッチング素子１７ａ〜１７ｄをフル
ブリッジ型に接続して構成している。この周波数変換回
路１７の出力は、波形平滑用のインダクタ１８を介して
負荷である系統電源３に供給している。２１は、電圧ト
ランス等によって構成した電圧検出手段１９とカレント
トランス等によって構成した電流検出手段２０から得た
情報によって、スイッチング素子１４と周波数変換回路
１７を制御する制御手段である。
する。図１は本実施例の構成を示すブロック図である。
本実施例のコンバータ１１は、太陽電池等による直流電
源２を入力として受けて、この電力を所定の波形に変換
して、本実施例では商用周波数に変換して系統電源３に
交流電力を供給するものである。１２は共振コンデンサ
１３と共に並列共振回路を構成するインダクタで、この
並列共振回路に直列にスイッチング素子１４を接続して
いる。スイッチング素子１４として本実施例ではＩＧＢ
Ｔを使用している。またスイッチング素子１４と前記並
列共振回路との接続点には、ダイオード１６のアノード
を接続している。ダイオード１６のカソードと前記スイ
ッチング素子１４のエミッタ間には、周波数変換回路１
７を接続している。周波数変換回路１７は、ＩＧＢＴを
使用した４個のスイッチング素子１７ａ〜１７ｄをフル
ブリッジ型に接続して構成している。この周波数変換回
路１７の出力は、波形平滑用のインダクタ１８を介して
負荷である系統電源３に供給している。２１は、電圧ト
ランス等によって構成した電圧検出手段１９とカレント
トランス等によって構成した電流検出手段２０から得た
情報によって、スイッチング素子１４と周波数変換回路
１７を制御する制御手段である。
【００１３】以下本実施例の動作について説明する。図
示していないスイッチをオンしてコンバータ１１に直流
電源２の出力を接続すると、コンバータ１１は動作を開
始する。制御手段２１は、図２に示している制御信号を
使用して、スイッチング素子１４と周波数変換回路１７
とを制御している。すなわち、ＩOは制御手段２１が記
憶している出力電流の波形を示している。また、ＩDは
前記ＩOとするためにダイオード１６から出力する出力
電流の波形を示している。ＶS1は発明者らが実験を繰り
返して前記ＩDとするために、スイッチング素子１４に
与えるゲート信号を示している。同様にＶS2・ＶS3・Ｖ
S4・ＶS5は、周波数変換回路１７を構成する４個のスイ
ッチング素子１７ａ〜１７ｄに与えるゲート信号を示し
ている。制御手段２１によってスイッチング素子１４が
制御されると、各部は図３に示すように動作する。図３
の、ＶGEはスイッチング素子１４のゲート電圧を、ＶCE
は同コレクタ・エミッタ間電圧を、ＶLはインダクタ１
２の電圧波形を、ＩLは同電流波形を示している。すな
わちスイッチング素子１４がオン期間ＴONでオンする
と、インダクタ１２には直線的に増加する電流ＩLが流
れる。このときインダクタ１２の電圧ＶLは、直流電源
２の電圧Ｅとなっている。また制御手段２１の指示によ
ってスイッチング素子１４がオフすると、インダクタ１
２と共振コンデンサ１３とは並列共振回路として動作
し、ＶL・ＩLは図３に示しているような高周波の共振波
形となる。つまり、共振時のインダクタ１２のインダク
タンスをＬ1、共振時の共振コンデンサ１３の容量をＣ
とすると、ＴON期間中にインダクタ１２に貯えられたエ
ネルギーＬ1ＩL 2／２が、共振コンデンサ１３によって
ＣＶL 2／２の形で変換され、更にこの共振コンデンサ１
３が貯えたＣＶL 2１／２のエネルギーがインダクタ１２
にＬ1ＩL 2／２に変換されるものである。
示していないスイッチをオンしてコンバータ１１に直流
電源２の出力を接続すると、コンバータ１１は動作を開
始する。制御手段２１は、図２に示している制御信号を
使用して、スイッチング素子１４と周波数変換回路１７
とを制御している。すなわち、ＩOは制御手段２１が記
憶している出力電流の波形を示している。また、ＩDは
前記ＩOとするためにダイオード１６から出力する出力
電流の波形を示している。ＶS1は発明者らが実験を繰り
返して前記ＩDとするために、スイッチング素子１４に
与えるゲート信号を示している。同様にＶS2・ＶS3・Ｖ
S4・ＶS5は、周波数変換回路１７を構成する４個のスイ
ッチング素子１７ａ〜１７ｄに与えるゲート信号を示し
ている。制御手段２１によってスイッチング素子１４が
制御されると、各部は図３に示すように動作する。図３
の、ＶGEはスイッチング素子１４のゲート電圧を、ＶCE
は同コレクタ・エミッタ間電圧を、ＶLはインダクタ１
２の電圧波形を、ＩLは同電流波形を示している。すな
わちスイッチング素子１４がオン期間ＴONでオンする
と、インダクタ１２には直線的に増加する電流ＩLが流
れる。このときインダクタ１２の電圧ＶLは、直流電源
２の電圧Ｅとなっている。また制御手段２１の指示によ
ってスイッチング素子１４がオフすると、インダクタ１
２と共振コンデンサ１３とは並列共振回路として動作
し、ＶL・ＩLは図３に示しているような高周波の共振波
形となる。つまり、共振時のインダクタ１２のインダク
タンスをＬ1、共振時の共振コンデンサ１３の容量をＣ
とすると、ＴON期間中にインダクタ１２に貯えられたエ
ネルギーＬ1ＩL 2／２が、共振コンデンサ１３によって
ＣＶL 2／２の形で変換され、更にこの共振コンデンサ１
３が貯えたＣＶL 2１／２のエネルギーがインダクタ１２
にＬ1ＩL 2／２に変換されるものである。
【００１４】従ってインダクタ１２からは、前記共振波
形となっている電流ＩLが出力され、この電流がダイオ
ード１６を介して周波数変換回路１７に電流ＩDとして
加わるものである。ここで前記しているように、制御手
段２１は周波数変換回路１７を構成する４個のスイッチ
ング素子１７ａ〜１７ｄに、図２のＶS2〜ＶS5に示して
いるゲート電圧を供給しているものである。このため本
実施例では周波数変換回路１７の出力は、前記ＩDの極
性が所定のタイミングで反転され、商用周波数の電流Ｉ
Oとなるものである。この出力電流ＩOは、波形平滑用の
インダクタ１８を介して負荷である系統電源３に供給さ
れるものである。
形となっている電流ＩLが出力され、この電流がダイオ
ード１６を介して周波数変換回路１７に電流ＩDとして
加わるものである。ここで前記しているように、制御手
段２１は周波数変換回路１７を構成する４個のスイッチ
ング素子１７ａ〜１７ｄに、図２のＶS2〜ＶS5に示して
いるゲート電圧を供給しているものである。このため本
実施例では周波数変換回路１７の出力は、前記ＩDの極
性が所定のタイミングで反転され、商用周波数の電流Ｉ
Oとなるものである。この出力電流ＩOは、波形平滑用の
インダクタ１８を介して負荷である系統電源３に供給さ
れるものである。
【００１５】以上のように本実施例によれば、従来使用
していた高周波トランスを使用しない非常に簡単な構成
で、入力された直流電源２を周波数変換して負荷に供給
することが出来るものである。このとき、前記説明では
出力電流ＩOを商用周波数としているが、もちろん商用
周波数に限定するものではなく、どんな波形にでも調整
できるものである。
していた高周波トランスを使用しない非常に簡単な構成
で、入力された直流電源２を周波数変換して負荷に供給
することが出来るものである。このとき、前記説明では
出力電流ＩOを商用周波数としているが、もちろん商用
周波数に限定するものではなく、どんな波形にでも調整
できるものである。
【００１６】また本実施例によれば、制御手段２１がス
イッチング素子１４をＶCEが０または０付近でオンさせ
ており、またインダクタ１２の両端に共振コンデンサ１
３を接続してインダクタ１２が発生する高周波電圧を図
３に示した共振波形としているため、スイッチング素子
１４から発生する電磁ノイズのレベルは極めて低いもの
である。また、スイッチング素子１４のオンタイミング
を、ＶCEの０または０付近としているため、スイッチン
グ素子１４に発生するスイッチング損失も非常に小さい
ものとなっている。
イッチング素子１４をＶCEが０または０付近でオンさせ
ており、またインダクタ１２の両端に共振コンデンサ１
３を接続してインダクタ１２が発生する高周波電圧を図
３に示した共振波形としているため、スイッチング素子
１４から発生する電磁ノイズのレベルは極めて低いもの
である。また、スイッチング素子１４のオンタイミング
を、ＶCEの０または０付近としているため、スイッチン
グ素子１４に発生するスイッチング損失も非常に小さい
ものとなっている。
【００１７】また本実施例ではコンバータ１１に供給す
る電源を直流電源２としているが、特に直流電源に限定
する必要はないものである。更にスイッチング素子１４
として、本実施例ではＩＧＢＴを使用しているが、ＭＯ
ＳＦＥＴ・トランジスタなどとしてもよいことは言うま
でもない。
る電源を直流電源２としているが、特に直流電源に限定
する必要はないものである。更にスイッチング素子１４
として、本実施例ではＩＧＢＴを使用しているが、ＭＯ
ＳＦＥＴ・トランジスタなどとしてもよいことは言うま
でもない。
【００１８】（実施例２）次に本発明の第２の実施例に
ついて説明する。本実施例では、図４に示しているよう
に、共振コンデンサ２９をスイッチング素子１４のコレ
クタ・エミッタ間に接続しているものである。この構成
とすることによっても、前記実施例１が有している効果
を実現できるものである。
ついて説明する。本実施例では、図４に示しているよう
に、共振コンデンサ２９をスイッチング素子１４のコレ
クタ・エミッタ間に接続しているものである。この構成
とすることによっても、前記実施例１が有している効果
を実現できるものである。
【００１９】つまり、例えば大電力を扱う場合にはイン
ダクタ１２はかなり太い線径のコイルとなるもので、イ
ンダクタ１２の両端に共振コンデンサを接続することは
容易ではなくなる。この点、スイッチング素子１４のコ
レクタ・エミッタ間に共振コンデンサ２９を接続するこ
とは例えばプリント基板等を使用することによって容易
となる。
ダクタ１２はかなり太い線径のコイルとなるもので、イ
ンダクタ１２の両端に共振コンデンサを接続することは
容易ではなくなる。この点、スイッチング素子１４のコ
レクタ・エミッタ間に共振コンデンサ２９を接続するこ
とは例えばプリント基板等を使用することによって容易
となる。
【００２０】（実施例３）次に本発明の第３の実施例に
ついて説明する。本実施例では、制御手段２１は、スイ
ッチング素子１４のオンオフ時間を図５にＶS1として示
しているようにＰＷＭ制御等によるデューティ制御を実
行している。このデューティ制御を実行することによっ
て、所望の波形を自由に得ることが出来るものである。
このオンオフの比率を出力したい所定の波形に合わせて
設定することによって、任意の波形の出力を得ることが
出来るものである。こうして、スイッチング素子１４の
出力の包絡線が所定の波形、すなわち図５にＩDとして
示している波形となるようにしているものである。
ついて説明する。本実施例では、制御手段２１は、スイ
ッチング素子１４のオンオフ時間を図５にＶS1として示
しているようにＰＷＭ制御等によるデューティ制御を実
行している。このデューティ制御を実行することによっ
て、所望の波形を自由に得ることが出来るものである。
このオンオフの比率を出力したい所定の波形に合わせて
設定することによって、任意の波形の出力を得ることが
出来るものである。こうして、スイッチング素子１４の
出力の包絡線が所定の波形、すなわち図５にＩDとして
示している波形となるようにしているものである。
【００２１】このため本実施例では、制御手段２１は周
波数変換回路１７を構成するスイッチング素子１７ａ〜
１７ｄのゲート電圧をＶS2〜ＶS5に示すように制御する
だけで良いものである。すなわち、周波数変換回路１７
の出力の極性を所定のタイミングで切り替えるだけの簡
単な構成となるものである。こうして、周波数変換回路
１７からの出力は、図５にＩＯとして示している商用周
波数のサイン波形となるものである。
波数変換回路１７を構成するスイッチング素子１７ａ〜
１７ｄのゲート電圧をＶS2〜ＶS5に示すように制御する
だけで良いものである。すなわち、周波数変換回路１７
の出力の極性を所定のタイミングで切り替えるだけの簡
単な構成となるものである。こうして、周波数変換回路
１７からの出力は、図５にＩＯとして示している商用周
波数のサイン波形となるものである。
【００２２】この構成とすることによって、周波数変換
回路１７を構成するスイッチング素子１７ａ〜１７ｄの
スイッチング損失はＯＮ損失のみとなって軽減されるも
のである。このためコンバータとしての総合的な損失も
低減でき、極めて高効率なコンバータを実現できるとと
もに、スイッチング素子１７ａ〜１７ｄとして使用して
いるＩＧＢＴも小形のものですみ、構成の簡単なコンバ
ータを実現できるものである。
回路１７を構成するスイッチング素子１７ａ〜１７ｄの
スイッチング損失はＯＮ損失のみとなって軽減されるも
のである。このためコンバータとしての総合的な損失も
低減でき、極めて高効率なコンバータを実現できるとと
もに、スイッチング素子１７ａ〜１７ｄとして使用して
いるＩＧＢＴも小形のものですみ、構成の簡単なコンバ
ータを実現できるものである。
【００２３】（実施例４）続いて本発明の第４の実施例
について説明する。本実施例では、制御手段２１は、周
波数変換回路１７の出力が所定の波形となるように、周
波数変換回路１７を構成するスイッチング素子１７ａ〜
１７ｄのゲート電圧を、図６のＶS2〜ＶS5に示している
ようにＰＷＭ制御等のデューティ制御しているものであ
る。
について説明する。本実施例では、制御手段２１は、周
波数変換回路１７の出力が所定の波形となるように、周
波数変換回路１７を構成するスイッチング素子１７ａ〜
１７ｄのゲート電圧を、図６のＶS2〜ＶS5に示している
ようにＰＷＭ制御等のデューティ制御しているものであ
る。
【００２４】以下本実施例の動作について説明する。前
記実施例３の構成では、スイッチング素子１４の出力点
から後の周波数変換回路１７に至るまでの配線が有して
いる分布容量やリーケージインダクタンスによって、ノ
イズ等による影響を受ける可能性を有している。つま
り、スイッチング素子１４から出力された段階では所定
の波形の出力となっているものが、前記ノイズ等によっ
て波形が乱れたりするものである。そこで本実施例で
は、前記しているように周波数変換回路１７を構成する
スイッチング素子１７ａ〜１７ｄのゲート電圧を、図６
のＶS2〜ＶS5に示しているようにＰＷＭ制御等のデュー
ティ制御しているものである。
記実施例３の構成では、スイッチング素子１４の出力点
から後の周波数変換回路１７に至るまでの配線が有して
いる分布容量やリーケージインダクタンスによって、ノ
イズ等による影響を受ける可能性を有している。つま
り、スイッチング素子１４から出力された段階では所定
の波形の出力となっているものが、前記ノイズ等によっ
て波形が乱れたりするものである。そこで本実施例で
は、前記しているように周波数変換回路１７を構成する
スイッチング素子１７ａ〜１７ｄのゲート電圧を、図６
のＶS2〜ＶS5に示しているようにＰＷＭ制御等のデュー
ティ制御しているものである。
【００２５】このため本実施例によれば、高調波電流の
少ない歪み率の低い、より高精度の波形出力を得るコン
バータを実現するものである。
少ない歪み率の低い、より高精度の波形出力を得るコン
バータを実現するものである。
【００２６】（実施例５）続いて本発明の第５の実施例
について説明する。本実施例では、図７に示しているよ
うに、周波数変換回路１７の出力側にインダクタ２４・
２５とコンデンサ２６・２７とを備えているものであ
る。前記インダクタ２４・コンデンサ２６と、インダク
タ２５・コンデンサ２７とは共振回路を構成するように
定数を設定しているものである。つまり本実施例の周波
数変換回路１７は、２組のハーフブリッジ回路を備えて
いるものである。この構成のコンバータは、周波数変換
回路１７の出力段に２組の共振回路を有するようにして
いるため、出力段の損失が非常に小さくなって、周波数
変換回路１７を構成する各スイッチング素子１７ａ〜１
７ｄとして使用しているＩＧＢＴを小型に設定できるも
のである。なお本実施例の構成のものは、接続している
負荷が単相３線式の系統電源３ａ・３ｂに接続している
場合に有効である。
について説明する。本実施例では、図７に示しているよ
うに、周波数変換回路１７の出力側にインダクタ２４・
２５とコンデンサ２６・２７とを備えているものであ
る。前記インダクタ２４・コンデンサ２６と、インダク
タ２５・コンデンサ２７とは共振回路を構成するように
定数を設定しているものである。つまり本実施例の周波
数変換回路１７は、２組のハーフブリッジ回路を備えて
いるものである。この構成のコンバータは、周波数変換
回路１７の出力段に２組の共振回路を有するようにして
いるため、出力段の損失が非常に小さくなって、周波数
変換回路１７を構成する各スイッチング素子１７ａ〜１
７ｄとして使用しているＩＧＢＴを小型に設定できるも
のである。なお本実施例の構成のものは、接続している
負荷が単相３線式の系統電源３ａ・３ｂに接続している
場合に有効である。
【００２７】（実施例６）続いて本発明の第６の実施例
について説明する。図８は本実施例の構成を示すブロッ
ク図である。本実施例では、周波数変換回路１７をダイ
オード１６のカソードとインダクタ１２との間に接続し
ているものである。この接続しても、前記実施例１と同
様に動作し、同一の効果を有するものである。
について説明する。図８は本実施例の構成を示すブロッ
ク図である。本実施例では、周波数変換回路１７をダイ
オード１６のカソードとインダクタ１２との間に接続し
ているものである。この接続しても、前記実施例１と同
様に動作し、同一の効果を有するものである。
【００２８】（実施例９）続いて本発明の第７の実施例
について説明する。図９は本実施例の構成を示すブロッ
ク図である。本実施例では周波数変換回路１７をダイオ
ード１６のカソードとインダクタ１２との間に接続して
いるものである。この接続にしても前記実施例２と同様
に動作し、同一の効果を有するものである。
について説明する。図９は本実施例の構成を示すブロッ
ク図である。本実施例では周波数変換回路１７をダイオ
ード１６のカソードとインダクタ１２との間に接続して
いるものである。この接続にしても前記実施例２と同様
に動作し、同一の効果を有するものである。
【００２９】
【発明の効果】請求項１に記載した発明は、スイッチン
グ素子と、スイッチング素子に直列に接続したインダク
タと共振コンデンサによる並列共振回路と、前記スイッ
チング素子と並列共振回路との接続点にアノードを接続
したダイオードと、前記ダイオードのカソードと前記ス
イッチング素子の間に接続した周波数変換回路と、前記
スイッチング素子と周波数変換回路とを制御する制御手
段を備えた構成として、構成が簡単で、電磁ノイズの発
生レベルが極めて低く、スイッチング損失の発生が小さ
く、高周波トランスによる損失のないコンバータを実現
するものである。
グ素子と、スイッチング素子に直列に接続したインダク
タと共振コンデンサによる並列共振回路と、前記スイッ
チング素子と並列共振回路との接続点にアノードを接続
したダイオードと、前記ダイオードのカソードと前記ス
イッチング素子の間に接続した周波数変換回路と、前記
スイッチング素子と周波数変換回路とを制御する制御手
段を備えた構成として、構成が簡単で、電磁ノイズの発
生レベルが極めて低く、スイッチング損失の発生が小さ
く、高周波トランスによる損失のないコンバータを実現
するものである。
【００３０】請求項２に記載した発明は、エミッタ・コ
レクタ間に共振コンデンサを接続したスイッチング素子
と、スイッチング素子に直列に接続したインダクタと、
スイッチング素子とインダクタとの接続点にアノードを
接続したダイオードと、前記ダイオードのカソードと前
記スイッチング素子の間に接続した周波数変換回路と、
前記スイッチング素子と周波数変換回路とを制御する制
御手段を備えた構成として、簡単な構成で、電磁ノイズ
の発生レベルが極めて低く、電力損失の発生の小さい高
効率のコンバータを実現するものである。
レクタ間に共振コンデンサを接続したスイッチング素子
と、スイッチング素子に直列に接続したインダクタと、
スイッチング素子とインダクタとの接続点にアノードを
接続したダイオードと、前記ダイオードのカソードと前
記スイッチング素子の間に接続した周波数変換回路と、
前記スイッチング素子と周波数変換回路とを制御する制
御手段を備えた構成として、簡単な構成で、電磁ノイズ
の発生レベルが極めて低く、電力損失の発生の小さい高
効率のコンバータを実現するものである。
【００３１】請求項３に記載した発明は、スイッチング
素子と、スイッチング素子に直列に接続したインダクタ
と共振コンデンサによる並列共振回路と、前記スイッチ
ング素子と並列共振回路との接続点にアノードを接続し
たダイオードと、前記ダイオードのカソードと前記イン
ダクタの間に接続した周波数変換回路と、前記スイッチ
ング素子と周波数変換回路とを制御する制御手段を備え
て、簡単な構成で、電磁ノイズの発生レベルが極めて低
く、電力損失の発生の小さい高効率のコンバータを実現
するものである。
素子と、スイッチング素子に直列に接続したインダクタ
と共振コンデンサによる並列共振回路と、前記スイッチ
ング素子と並列共振回路との接続点にアノードを接続し
たダイオードと、前記ダイオードのカソードと前記イン
ダクタの間に接続した周波数変換回路と、前記スイッチ
ング素子と周波数変換回路とを制御する制御手段を備え
て、簡単な構成で、電磁ノイズの発生レベルが極めて低
く、電力損失の発生の小さい高効率のコンバータを実現
するものである。
【００３２】請求項４に記載した発明は、エミッタ・コ
レクタ間に共振コンデンサを接続したスイッチング素子
と、スイッチング素子に直列に接続したインダクタと、
スイッチング素子とインダクタとの接続点にアノードを
接続したダイオードと、前記ダイオードのカソードと前
記インダクタの間に接続した周波数変換回路と、前記ス
イッチング素子と周波数変換回路とを制御する制御手段
を備えた構成として、簡単な構成で、電磁ノイズの発生
レベルが極めて低く、電力損失の発生の小さい高効率の
コンバータを実現するものである。
レクタ間に共振コンデンサを接続したスイッチング素子
と、スイッチング素子に直列に接続したインダクタと、
スイッチング素子とインダクタとの接続点にアノードを
接続したダイオードと、前記ダイオードのカソードと前
記インダクタの間に接続した周波数変換回路と、前記ス
イッチング素子と周波数変換回路とを制御する制御手段
を備えた構成として、簡単な構成で、電磁ノイズの発生
レベルが極めて低く、電力損失の発生の小さい高効率の
コンバータを実現するものである。
【００３３】請求項５に記載した発明は、制御手段は、
スイッチング素子のオンオフ時間を制御してスイッチン
グ素子の出力の包絡線が所定の波形となるようにデュー
ティ制御し、周波数変換回路の出力の極性を所定のタイ
ミングで切り替えるようにした構成として、高効率で構
成の簡単なコンバータを実現するものである。
スイッチング素子のオンオフ時間を制御してスイッチン
グ素子の出力の包絡線が所定の波形となるようにデュー
ティ制御し、周波数変換回路の出力の極性を所定のタイ
ミングで切り替えるようにした構成として、高効率で構
成の簡単なコンバータを実現するものである。
【００３４】請求項６に記載した発明は、制御手段は、
周波数変換回路の出力が所定の波形となるようにデュー
ティ制御する構成として、歪みの少ない波形の出力を得
ることができるコンバータを実現するものである。
周波数変換回路の出力が所定の波形となるようにデュー
ティ制御する構成として、歪みの少ない波形の出力を得
ることができるコンバータを実現するものである。
【００３５】請求項７に記載した発明は、周波数変換回
路は、２組のハーフブリッジ回路を有する構成として、
周波数変換回路を構成するスイッチング素子を小型に設
定できるコンバータを実現するものである。
路は、２組のハーフブリッジ回路を有する構成として、
周波数変換回路を構成するスイッチング素子を小型に設
定できるコンバータを実現するものである。
【図１】本発明の第１の実施例であるコンバータの構成
を示すブロック図
を示すブロック図
【図２】同、各部の動作を示す波形図
【図３】同、各部の動作を示す波形図
【図４】本発明の第２の実施例であるコンバータの構成
を示すブロック図
を示すブロック図
【図５】本発明の第３の実施例であるコンバータのスイ
ッチング素子の制御動作を説明する波形図
ッチング素子の制御動作を説明する波形図
【図６】本発明の第４の実施例であるコンバータの周波
数変換回路を構成するスイッチング素子の制御動作を説
明する波形図
数変換回路を構成するスイッチング素子の制御動作を説
明する波形図
【図７】本発明の第５の実施例であるコンバータの構成
を示すブロック図
を示すブロック図
【図８】本発明の第６の実施例であるコンバータの構成
を示すブロック図
を示すブロック図
【図９】本発明の第７の実施例であるコンバータの構成
を示すブロック図
を示すブロック図
【図１０】従来例であるコンバータの構成を示すブロッ
ク図
ク図
１２ インダクタ １３ 共振コンデンサ １４ スイッチング素子 １６ ダイオード １７ 周波数変換回路 ２１ 制御手段 ２４ インダクタ ２５ インダクタ ２６ コンデンサ ２７ コンデンサ ２９ 共振コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 元治 伸夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 岩本 良美 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大橋 正治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大森 英樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山下 秀和 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 谷江 克典 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (7)
- 【請求項１】 スイッチング素子と、スイッチング素子
に直列に接続したインダクタと共振コンデンサによる並
列共振回路と、前記スイッチング素子と並列共振回路と
の接続点にアノードを接続したダイオードと、前記ダイ
オードのカソードと前記スイッチング素子の間に接続し
た周波数変換回路と、前記スイッチング素子と周波数変
換回路とを制御する制御手段を備えたコンバータ。 - 【請求項２】 エミッタ・コレクタ間に共振コンデンサ
を接続したスイッチング素子と、スイッチング素子に直
列に接続したインダクタと、スイッチング素子とインダ
クタとの接続点にアノードを接続したダイオードと、前
記ダイオードのカソードと前記スイッチング素子の間に
接続した周波数変換回路と、前記スイッチング素子と周
波数変換回路とを制御する制御手段を備えたコンバー
タ。 - 【請求項３】 スイッチング素子と、スイッチング素子
に直列に接続したインダクタと共振コンデンサによる並
列共振回路と、前記スイッチング素子と並列共振回路と
の接続点にアノードを接続したダイオードと、前記ダイ
オードのカソードと前記インダクタの間に接続した周波
数変換回路と、前記スイッチング素子と周波数変換回路
とを制御する制御手段を備えたコンバータ。 - 【請求項４】 エミッタ・コレクタ間に共振コンデンサ
を接続したスイッチング素子と、スイッチング素子に直
列に接続したインダクタと、スイッチング素子とインダ
クタとの接続点にアノードを接続したダイオードと、前
記ダイオードのカソードと前記インダクタの間に接続し
た周波数変換回路と、前記スイッチング素子と周波数変
換回路とを制御する制御手段を備えたコンバータ。 - 【請求項５】 制御手段は、スイッチング素子のオンオ
フ時間を制御してスイッチング素子の出力の包絡線が所
定の波形となるようにデューティ制御し、周波数変換回
路の出力の極性を所定のタイミングで切り替えるように
した請求項１から４のいずれか１項に記載したコンバー
タ。 - 【請求項６】 制御手段は、周波数変換回路の出力が所
定の波形となるようにデューティ制御する請求項１から
５のいずれか１項に記載したコンバータ。 - 【請求項７】 周波数変換回路は、２組のハーフブリッ
ジ回路を有する請求項１から６のいずれか１項に記載し
たコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141297A JP3635854B2 (ja) | 1997-04-18 | 1997-04-18 | コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141297A JP3635854B2 (ja) | 1997-04-18 | 1997-04-18 | コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10295085A true JPH10295085A (ja) | 1998-11-04 |
| JP3635854B2 JP3635854B2 (ja) | 2005-04-06 |
Family
ID=14300006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10141297A Expired - Fee Related JP3635854B2 (ja) | 1997-04-18 | 1997-04-18 | コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635854B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019140859A (ja) * | 2018-02-15 | 2019-08-22 | 東海旅客鉄道株式会社 | 直列多重インバータ装置およびその制御方法 |
-
1997
- 1997-04-18 JP JP10141297A patent/JP3635854B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019140859A (ja) * | 2018-02-15 | 2019-08-22 | 東海旅客鉄道株式会社 | 直列多重インバータ装置およびその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3635854B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | Study and implementation of a single-stage current-fed boost PFC converter with ZCS for high voltage applications | |
| US7333348B2 (en) | DC-DC converter | |
| US9318968B2 (en) | DC-DC converter circuit for high input-to-output voltage conversion | |
| JPH07118915B2 (ja) | 共振型ｄｃ−ｄｃコンバ−タ | |
| US20080297248A1 (en) | Class d amplifier circuit with bi-directional power switch | |
| WO2021053911A1 (ja) | 電力変換装置 | |
| JP2011097688A (ja) | 電力変換装置及び電力変換方法 | |
| JP2012050264A (ja) | 負荷駆動装置 | |
| JP2007221915A (ja) | Ｄｃ−ｄｃコンバータ | |
| WO2021053910A1 (ja) | 電力変換装置 | |
| JP2004514391A (ja) | Ａｃ／ｄｃコンバータ | |
| CN209930559U (zh) | Llc谐振变换器和led驱动电路 | |
| Alaql et al. | Multi-mode rectifier-based LLC resonant converter for wide input voltage range applications | |
| WO2004059823A1 (ja) | 電源回路及び電子機器 | |
| KR20040001644A (ko) | 절연형 디씨/디씨 전력변환기 및 이를 이용한 무정전전원공급 장치 | |
| US11309806B2 (en) | Modified pulse-width modulation control zero-voltage-switching power inversion circuits | |
| CN111987913B (zh) | 可实现有源功率解耦的准单级ac/dc变换器电路 | |
| JP3934654B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH10295085A (ja) | コンバータ | |
| JP2777892B2 (ja) | 共振型インバータ式ｘ線装置 | |
| JP5500438B2 (ja) | 負荷駆動装置 | |
| JP2005304289A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2768813B2 (ja) | インバータ電子レンジの駆動回路 | |
| CN106817042B (zh) | Dc-ac变换器及其控制方法 | |
| JP3555320B2 (ja) | コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |