JPH10294420A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH10294420A JPH10294420A JP9116187A JP11618797A JPH10294420A JP H10294420 A JPH10294420 A JP H10294420A JP 9116187 A JP9116187 A JP 9116187A JP 11618797 A JP11618797 A JP 11618797A JP H10294420 A JPH10294420 A JP H10294420A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead frame
- adhesive tape
- semiconductor device
- insulating adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
【０００１】[0001]
【発明の属する分野】本発明は、ＬＯＣ(lead on chip)
構造の半導体装置とその製造方法に関するもので、特
に、パッケージ外縁部における樹脂のバリの発生を防止
したり、アウターリードとインナーリードとの間のタイ
バーを省略して工程の簡略化を図ったりする半導体装置
とその製造方法に関するものである。The present invention relates to a LOC (lead on chip)
The present invention relates to a semiconductor device having a structure and a method of manufacturing the same, particularly to prevent occurrence of resin burrs at the outer edge of a package and to simplify a process by omitting a tie bar between an outer lead and an inner lead. The present invention relates to a semiconductor device and a method for manufacturing the same.
【０００２】[0002]
【従来技術】ＬＯＣ構造の半導体装置では、図６の平面
図に示すように、リードフレーム２の中央部分にポリイ
ミドなどの絶縁性の両面粘着テープ４を介して半導体チ
ップ１を固定し、ワイヤボンディングを行ったのち、こ
の半導体チップ１を含むリードフレーム２の中央部分に
モールド樹脂封止を行うことによってパッケージ５が形
成される。2. Description of the Related Art In a semiconductor device having a LOC structure, as shown in a plan view of FIG. 6, a semiconductor chip 1 is fixed to a central portion of a lead frame 2 via an insulating double-sided adhesive tape 4 of polyimide or the like, and wire bonding is performed. After that, the package 5 is formed by performing molding resin sealing on the central portion of the lead frame 2 including the semiconductor chip 1.
【０００３】パッケージ５の外部に延長されるアウター
リード２ａと、その内部に延長されるインナーリード２
ｂとの境界には、各リードをそれぞれの延長方向と直角
の方向に連結するタイバー２ｃが形成される。このタイ
バー２ｃは、モールド樹脂封止の際に熱溶融状態のモー
ルド樹脂がリードフレームの先端側に流れ出すのを堰止
めるダムの機能と、パッケージ形成前のリードフレーム
２を補強する機能とを有している。このタイバー２ｃ
は、パッケージ５が形成され、アウターリード２ａの表
面への半田層の形成が終了すると、タイバーカットパン
チを用いて切断され、隣接リード間の電気的短絡状態が
解消される。[0003] An outer lead 2a extending to the outside of the package 5 and an inner lead 2a extending to the inside thereof.
A tie bar 2c is formed at the boundary with the tie bar 2c to connect each lead in a direction perpendicular to the respective extending direction. The tie bar 2c has a function of a dam for stopping the mold resin in a hot melt state from flowing to the leading end side of the lead frame when the mold resin is sealed, and a function of reinforcing the lead frame 2 before forming the package. ing. This tie bar 2c
When the package 5 is formed and the formation of the solder layer on the surface of the outer lead 2a is completed, the package is cut using a tie bar cut punch, and the electrical short circuit between adjacent leads is eliminated.
【０００４】[0004]
【発明が解決しようとする課題】図５に示した従来技術
の半導体装置では、アウターリード２ａとインナーリー
ド２ｂの境界部分にタイバー２ｃを形成しているため、
パッケージの形成後にこのタイバーの切断作業が必要に
なり、製造工程数が増加するという問題がある。また、
カットパンチの磨耗などに伴うタイバーの切断不良によ
って隣接リード間の短絡状態が解消されず、不良品にな
るいう問題もある。更にタイバー切断時の加工硬化によ
ってリード成形時の形状が安定しないという問題もあ
る。In the prior art semiconductor device shown in FIG. 5, the tie bar 2c is formed at the boundary between the outer lead 2a and the inner lead 2b.
After the package is formed, the work of cutting the tie bar is required, and there is a problem that the number of manufacturing steps increases. Also,
There is also a problem that a short-circuit state between adjacent leads is not eliminated due to defective cutting of the tie bar due to wear of the cut punch and the like, resulting in a defective product. There is also a problem that the shape at the time of lead molding is not stable due to work hardening at the time of cutting the tie bar.
【０００５】また、アウターリードとインナーリードと
の間にタイバーを形成する構造においても、タイバー２
ｃによるダム機能が十分とはいえないため、熱溶融状態
のモールド樹脂がリードフレームの先端側に流れ出して
固化することによってバリが形成される。特に、タイバ
ーがパッケージに近接して形成される近接型タイバーの
場合などには、アウターリードの表面に半田層を形成す
る際に、バリに沿って隣接リード間に半田層が形成さ
れ、これによって隣接リード間が短絡されてしまうなど
の問題がある。In a structure in which a tie bar is formed between an outer lead and an inner lead, a tie bar 2 is also provided.
Since the dam function by c cannot be said to be sufficient, the molding resin in a heat-melted state flows to the front end side of the lead frame and is solidified to form burrs. In particular, in the case of a proximity type tie bar in which the tie bar is formed close to the package, when a solder layer is formed on the surface of the outer lead, a solder layer is formed between adjacent leads along the burr, thereby There is a problem that adjacent leads are short-circuited.
【０００６】従って、本発明の一つの目的は、タイバー
を不要とすることによりその切断工程を不要にし、製造
コストの低廉化を図ったパッケージ型の半導体装置を提
供することにある。
本発明の他の目的は、タイバ
ーのダム機能を補足することによりモールド樹脂のバリ
が発生しにくい半導体装置を提供することにある。Accordingly, an object of the present invention is to provide a package-type semiconductor device in which the cutting step is not required by eliminating the need for a tie bar and the manufacturing cost is reduced.
Another object of the present invention is to provide a semiconductor device in which burrs of a mold resin are less likely to occur by supplementing a dam function of a tie bar.
【０００７】本発明の更に他の目的は、上記タイバーを
省略したり、樹脂のバリの発生を防止したりすることが
できる半導体装置の製造方法を提供することにある。It is still another object of the present invention to provide a method of manufacturing a semiconductor device capable of omitting the tie bar and preventing resin burrs.
【０００８】[0008]
【課題を解決するための手段】上記従来技術の課題を解
決する本発明の半導体装置は、パッケージの外縁の近傍
のリードフレームに、この外縁とほぼ平行に絶縁性の粘
着テープが貼着されている。According to a semiconductor device of the present invention for solving the above-mentioned problems of the prior art, an insulating adhesive tape is attached to a lead frame near an outer edge of a package substantially in parallel with the outer edge. I have.
【０００９】上記従来技術の課題を解決する本発明の半
導体装置の製造方法は、パッケージの形成に先立って、
このパッケージの外縁の形成予定箇所の外側のリードフ
レームにこの形成予定のパッケージの外縁とほぼ平行に
絶縁性の粘着テープを貼着する工程と、このパッケージ
の形成の後に、化学的処理などによって上記絶縁性の粘
着テープを取り除く工程とを含んでいる。In the method of manufacturing a semiconductor device according to the present invention which solves the above-mentioned problems of the prior art, prior to forming a package,
A step of attaching an insulating adhesive tape to the lead frame outside the portion where the outer edge of the package is to be formed substantially in parallel with the outer edge of the package to be formed; and after forming this package, performing a chemical treatment or the like. Removing the insulating adhesive tape.
【００１０】[0010]
【発明の実施の形態】本発明の好適な実施の形態によれ
ば、上記絶縁性の粘着テープは、タイバーの代わりに設
けられている。本発明の他の好適な実施の形態によれ
ば、上記絶縁性の粘着テープは、パッケージの内部のリ
ードフレームに貼着され、このパッケージの内部に埋め
込まれている。本発明の更に他の好適な実施の形態によ
れば、上記絶縁性の粘着テープは、リードフレームの上
下両面に貼着されている。According to a preferred embodiment of the present invention, the insulating adhesive tape is provided instead of a tie bar. According to another preferred embodiment of the present invention, the insulating pressure-sensitive adhesive tape is attached to a lead frame inside a package and is embedded inside the package. According to still another preferred embodiment of the present invention, the insulating pressure-sensitive adhesive tape is attached to both upper and lower surfaces of a lead frame.
【００１１】[0011]
【実施例】図１と図２は本発明の一実施例の半導体装置
の構成を説明するための平面図と断面図であり、１は半
導体チップ、２はパターンが形成されたリードフレー
ム、３は金属ワイヤ、４は絶縁性の粘着テープ、５はモ
ールド樹脂封止によって形成されたパッケージ、４ａは
絶縁性の粘着テープである。1 and 2 are a plan view and a sectional view, respectively, for explaining the structure of a semiconductor device according to one embodiment of the present invention. 1 is a semiconductor chip, 2 is a lead frame on which a pattern is formed, and FIG. Is a metal wire, 4 is an insulating adhesive tape, 5 is a package formed by molding resin sealing, and 4a is an insulating adhesive tape.
【００１２】半導体チップ１がポリイミドなどの絶縁性
の両面粘着テープ４を介してリードフレーム２の中央部
分に固定されている。半導体チップ１の上部に形成され
ている電極パッドとリードフレーム２の所定の箇所との
間が金属ワイヤ３のボンディングにより接続されること
により、両者の間の電気的接続が行われている。A semiconductor chip 1 is fixed to a central portion of a lead frame 2 via an insulating double-sided adhesive tape 4 such as polyimide. The electrical connection between the electrode pads formed on the upper part of the semiconductor chip 1 and the predetermined portions of the lead frame 2 is established by bonding the metal wires 3 to each other.
【００１３】リードフレーム２は、金属板を打ち抜きな
どによって加工し、その表面に銀などのメッキ層を形成
したもので、パッケージ５の外部に延長されるアウター
リード２ａとパッケージ５の内部に延長されるインナー
リード２ｂとで構成されている。これらアウターリード
２ａとインナーリード２ｂの境界付近にはタイバーが形
成されておらず、その代わりに、パッケージ５の外縁の
近傍のリードフレーム２の下面に絶縁性の片面粘着テー
プ４ａが貼着されている。この絶縁性の粘着テープ４ａ
は、半導体チップ１を固定するための絶縁性の粘着テー
プ４と同一のポリイミドなどを素材としている。The lead frame 2 is formed by processing a metal plate by punching or the like and forming a plating layer such as silver on the surface thereof. The outer lead 2 a extends to the outside of the package 5 and extends to the inside of the package 5. And an inner lead 2b. No tie bar is formed near the boundary between the outer lead 2a and the inner lead 2b. I have. This insulating adhesive tape 4a
Is made of the same polyimide or the like as the insulating adhesive tape 4 for fixing the semiconductor chip 1.
【００１４】この絶縁性の粘着テープ４ａは、望ましく
は、各リードに接触しない面の厚みがリードに接触する
面の厚みよりもこのリードの厚みのぶんだけ大きい凹凸
形状を有することにより、隣接リードの間の空隙がこの
粘着テープ４ａの厚みの大きな面によって完全に塞がれ
る構造を呈する。The insulating adhesive tape 4a preferably has an uneven shape in which the thickness of the surface that does not contact each lead is larger than the thickness of the surface that contacts the lead by the thickness of this lead. The space between them is completely closed by the thick surface of the adhesive tape 4a.
【００１５】アウターリード２ａ以外の全体が、エポキ
シ樹脂などのモールド樹脂封止によって形成されたパッ
ケージ５の内部に封止されている。パッケージ５の外縁
の近傍に形成された絶縁性の粘着テープ４ａは、モール
ド樹脂封止の際に、熱溶融状態になったモールド樹脂が
リードフレーム上をその先端側に流れ出さないように堰
止めるダムの機能を果たす。さの絶縁性の粘着テープ４
ａは、パッケージ５を形成する前のリードフレーム２を
補強する機能も果たす。The entire structure other than the outer leads 2a is sealed inside a package 5 formed by molding resin such as epoxy resin. The insulating pressure-sensitive adhesive tape 4a formed near the outer edge of the package 5 blocks the mold resin in a molten state during the sealing of the mold resin so as not to flow out on the lead frame to the front end side. Performs the function of a dam. Insulating adhesive tape 4
a also serves to reinforce the lead frame 2 before the package 5 is formed.
【００１６】図３は、モールド樹脂封止によるパッケー
ジの形成の工程を説明するための断面図である。左右の
リードフレームが下金型６ａと上金型６ｂとの間に挟持
された状態で、上下の金型の間にキャビテイが形成され
る。このキャビテイ内に図示しないゲートを通して熱溶
融状態のモールド樹脂が供給される。リードフレーム２
に貼着された絶縁性の粘着テープ４ａが金型６ａ、６ｂ
で押し潰され、この箇所を通してのモールド樹脂の流れ
出しが抑制される。FIG. 3 is a sectional view for explaining a process of forming a package by molding resin sealing. With the left and right lead frames sandwiched between the lower mold 6a and the upper mold 6b, cavities are formed between the upper and lower molds. A mold resin in a molten state is supplied into the cavity through a gate (not shown). Lead frame 2
The insulating adhesive tape 4a adhered to the molds 6a and 6b
To suppress the flow of the mold resin through this portion.
【００１７】図４は、本発明の半導体装置の製造方法の
一実施例を説明するための平面図である。この実施例で
は、絶縁性の粘着テープ４ａがパッケージ５の内部にで
はなく、その外縁から少し（例えば0.2mm 以内）離れた
パッケージ５の外部に貼着される点と、この絶縁性の粘
着テープ４ａがパッケージ５の形成後に取り除かれる点
である。FIG. 4 is a plan view for explaining one embodiment of the method of manufacturing a semiconductor device according to the present invention. In this embodiment, the point that the insulating pressure-sensitive adhesive tape 4a is attached not to the inside of the package 5 but to the outside of the package 5 slightly (for example, within 0.2 mm) from the outer edge thereof, 4a is removed after the package 5 is formed.
【００１８】この絶縁性の粘着テープ４ａは、モールド
樹脂封止の際に、リードフレームの先端側に流れ出そう
とする熱溶融状態のモールド樹脂を堰止める。絶縁性の
粘着テープ４ａがパッケージ５の外縁からある程度離れ
てしまうと、例えば0.2mm よりも離れてしまうと、モー
ルド樹脂を堰止める機能が発揮されなくなる。この実施
例の製造方法によれば、パッケージ５を形成した後に、
この絶縁性の粘着テープ４ａを粘着層を溶解させるなど
の化学的手法によって取り除かれる。この製造方法によ
れば、タイバーの切断工程が不要になると共に、パッケ
ージの外縁部分に樹脂のバリのない半導体装置を得るこ
とができる。The insulating pressure-sensitive adhesive tape 4a dams the mold resin in the molten state, which tends to flow toward the leading end of the lead frame when the mold resin is sealed. If the insulating adhesive tape 4a is separated from the outer edge of the package 5 to some extent, for example, if it is more than 0.2 mm, the function of blocking the mold resin will not be exhibited. According to the manufacturing method of this embodiment, after the package 5 is formed,
The insulating adhesive tape 4a is removed by a chemical method such as dissolving the adhesive layer. According to this manufacturing method, the step of cutting the tie bar becomes unnecessary, and a semiconductor device having no resin burr at the outer edge of the package can be obtained.
【００１９】図５は、本発明の他の実施例の半導体装置
の構成を示す平面図である。この半導体装置は、図６に
示した従来のタイバー２ｃが形成されたリードフレーム
２のパッケージの外縁の形成予定箇所の近傍に、絶縁性
の粘着テープ４ａが貼着されている。FIG. 5 is a plan view showing a configuration of a semiconductor device according to another embodiment of the present invention. In this semiconductor device, an insulating adhesive tape 4a is adhered to a portion of the lead frame 2 on which the conventional tie bar 2c is formed as shown in FIG.
【００２０】この実施例の半導体装置によれば、パッケ
ージ形成後のタイバーの切断工程は従来と同様に必要と
なるが、絶縁性の粘着テープ４ａによるダム機能を補足
したことに伴いパッケージの外縁の樹脂のバリの少ない
半導体装置を製造できるという利点がある。According to the semiconductor device of this embodiment, the step of cutting the tie bar after the formation of the package is required as in the conventional case, but the supplement of the dam function by the insulating adhesive tape 4a causes the outer edge of the package to be removed. There is an advantage that a semiconductor device with less resin burrs can be manufactured.
【００２１】以上、絶縁性の粘着テープをリードフレー
ムの下面に貼着する場合を例にとって本発明を説明し
た。しかしながら、このような絶縁性の粘着テープをリ
ードフレームの上面に設置したり、あるいは、リードフ
レームの上下両面に設置したりすることもできる。The present invention has been described above by taking as an example the case where an insulating adhesive tape is attached to the lower surface of a lead frame. However, such an insulating adhesive tape may be provided on the upper surface of the lead frame, or may be provided on both upper and lower surfaces of the lead frame.
【００２２】特に、絶縁性の粘着テープをリードフレー
ムの上下両面に貼着する構成を採用することにより、平
坦な厚みの粘着テープを使用しても隣接リード間の空隙
を上下両側からせり出した粘着テープの表面によってか
なりの程度塞ぐことが可能になる。In particular, by adopting a configuration in which an insulating adhesive tape is stuck on both the upper and lower surfaces of the lead frame, even if a flat-thick adhesive tape is used, the gap between adjacent leads protrudes from both the upper and lower sides. The surface of the tape allows a considerable degree of closure.
【００２３】[0023]
【発明の効果】以上詳細に説明したように、本発明の半
導体装置は、パッケージの外縁の近傍のリードフレーム
に、この外縁とほぼ平行に絶縁性の粘着テープを貼着す
る構成であるから、タイバーを省略してその切断工程を
不要にしたり、タイバーのダム機能を補足することによ
ってパッケージの外縁部分の樹脂のバリの発生を防止し
たりできるという効果が奏される。As described above in detail, the semiconductor device of the present invention has a structure in which an insulating adhesive tape is attached to a lead frame near the outer edge of a package almost in parallel with the outer edge. There is an effect that the cutting process is not required by omitting the tie bar, or the burr of the resin on the outer edge portion of the package can be prevented by supplementing the dam function of the tie bar.
【００２４】また、絶縁性の粘着テープをパッケージ内
に埋め込んでしまう構成とすれば、パッケージの形成後
にこれを取り除くための作業が不要になり、製造工程が
簡単になるという利点がある。In addition, if the configuration is such that the insulating adhesive tape is embedded in the package, there is no need to remove the package after the package is formed, and the manufacturing process is simplified.
【図１】本発明の一実施例の半導体装置の構造を示す平
面図である。FIG. 1 is a plan view showing the structure of a semiconductor device according to one embodiment of the present invention.
【図２】上記実施例の半導体装置の構造を示す断面図で
ある。FIG. 2 is a cross-sectional view illustrating a structure of the semiconductor device of the embodiment.
【図３】上記実施例の半導体装置の製造時におけるモー
ルド樹脂封止工程を説明するための断面図である。FIG. 3 is a cross-sectional view for explaining a molding resin sealing step at the time of manufacturing the semiconductor device of the embodiment.
【図４】本発明の一実施例の半導体装置の製造方法を説
明するための平面図である。FIG. 4 is a plan view for explaining the method for manufacturing the semiconductor device according to one embodiment of the present invention.
【図５】本発生の他の実施例の半導体装置の構造を示す
平面図である。FIG. 5 is a plan view showing the structure of a semiconductor device according to another embodiment of the present invention.
【図６】従来の典型的な半導体装置の構造を示す平面図
である。FIG. 6 is a plan view showing the structure of a conventional typical semiconductor device.
１ 半導体チップ ２ リードフレーム ２ａ アウターリード ２ｂ インナーリード ２ｃ タイバー（ダム） ３ 金属ワイヤ ４ 絶縁性の粘着テープ ４a 絶縁性の粘着テープ ５ モールド樹脂のパッケージ ６a 下金型 ６b 上金型 10 半導体装置 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Lead frame 2a Outer lead 2b Inner lead 2c Tie bar (dam) 3 Metal wire 4 Insulating adhesive tape 4a Insulating adhesive tape 5 Mold resin package 6a Lower mold 6b Upper mold 10 Semiconductor device
Claims (6)
を固定し、この半導体チップを含むリードフレームの中
央部分にモールド樹脂封止によるパッケージを形成した
構造の半導体装置において、 前記パッケージの外縁の近傍のリードフレームに、この
外縁とほぼ平行に絶縁性の粘着テープが貼着されたこと
を特徴とする半導体装置。1. A semiconductor device having a structure in which a semiconductor chip is fixed to a center portion of a lead frame and a package formed by molding resin is formed at a center portion of the lead frame including the semiconductor chip. A semiconductor device having an insulating adhesive tape adhered to a lead frame substantially parallel to the outer edge.
れたことを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the insulating adhesive tape is provided instead of a tie bar.
ードフレームに貼着され、このパッケージの内部に埋め
込まれたことを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein the insulating adhesive tape is attached to a lead frame inside the package and embedded in the package.
両面に貼着されたことを特徴とする半導体装置。4. The semiconductor device according to claim 1, wherein the insulating adhesive tape is adhered to both upper and lower surfaces of the lead frame.
を固定し、この半導体チップを含むリードフレームの中
央部分にモールド樹脂封止によるパッケージを形成する
半導体装置の製造方法において、 絶縁モールド樹脂封止によるパッケージの形成に先立っ
て、このパッケージの外縁の形成予定箇所の外側のリー
ドフレームにこの形成予定のパッケージの外縁とほぼ平
行に絶縁性の粘着テープを貼着する工程と、 前記パッケージの形成の後に、前記絶縁性の粘着テープ
を取り除く工程とを含むことを特徴とする半導体装置。5. A method of manufacturing a semiconductor device, comprising: fixing a semiconductor chip to a central portion of a lead frame; and forming a package by molding resin sealing at a central portion of the lead frame including the semiconductor chip. Prior to the formation of the package, a step of attaching an insulating adhesive tape to the lead frame outside the portion where the outer edge of the package is to be formed substantially in parallel with the outer edge of the package to be formed; and Removing the insulating adhesive tape.
行われることを特徴とする半導体装置の製造方法。6. The method according to claim 5, wherein the step of removing the insulating adhesive tape is performed by a chemical treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116187A JPH10294420A (en) | 1997-04-18 | 1997-04-18 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116187A JPH10294420A (en) | 1997-04-18 | 1997-04-18 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294420A true JPH10294420A (en) | 1998-11-04 |
Family
ID=14680985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9116187A Pending JPH10294420A (en) | 1997-04-18 | 1997-04-18 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294420A (en) |
-
1997
- 1997-04-18 JP JP9116187A patent/JPH10294420A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3773855B2 (en) | Lead frame | |
| JP2002064114A (en) | Semiconductor device and its manufacturing method | |
| US5424577A (en) | Lead frame for semiconductor device | |
| US5196917A (en) | Carrier tape | |
| JPH0370150A (en) | Manufacture of carrier tape and semiconductor device wherein this is used | |
| JP2003224239A (en) | Semiconductor device and its manufacturing method | |
| JPH0715918B2 (en) | Lead structure for semiconductor chip mounting | |
| JPH10294420A (en) | Semiconductor device and its manufacture | |
| JPS6370548A (en) | Lead frame for semiconductor device | |
| JPS6084850A (en) | Lead frame | |
| JPH0574999A (en) | Semiconductor device and its manufacture | |
| JPH09307046A (en) | Molding die and tie-bar cutting method using molding die | |
| JP4294034B2 (en) | Semiconductor device | |
| KR200272827Y1 (en) | Lead frame | |
| JPS5933838A (en) | Metal mold for resin sealing of semiconductor | |
| JPH1154686A (en) | Lead frame and semiconductor package using the same | |
| JPS6340351A (en) | Lead frame | |
| JP2602570Y2 (en) | Lead frame for semiconductor device | |
| JPS6281737A (en) | Manufacture of semiconductor and lead frame | |
| JP4225990B2 (en) | Manufacturing method of semiconductor device | |
| JPH04314342A (en) | Film carrier | |
| JP2000174171A (en) | Circuit board for installing package part | |
| JPH11220087A (en) | Lead frame, semiconductor device using the same and its manufacture | |
| JPS63164251A (en) | Lead frame | |
| JP2004158594A (en) | Resin sealing metal mold, and method using same for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |