JPH10290200A - 音声符号化／復号化回路及びこれを用いた移動体通信装置 - Google Patents

音声符号化／復号化回路及びこれを用いた移動体通信装置

Info

Publication number
JPH10290200A
JPH10290200A JP9094201A JP9420197A JPH10290200A JP H10290200 A JPH10290200 A JP H10290200A JP 9094201 A JP9094201 A JP 9094201A JP 9420197 A JP9420197 A JP 9420197A JP H10290200 A JPH10290200 A JP H10290200A
Authority
JP
Japan
Prior art keywords
circuit
data
audio data
encoding
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9094201A
Other languages
English (en)
Inventor
Satoru Miyagi
覚 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9094201A priority Critical patent/JPH10290200A/ja
Priority to US09/025,650 priority patent/US6088601A/en
Publication of JPH10290200A publication Critical patent/JPH10290200A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/46—Transmit/receive switching by voice-frequency signals; by pilot signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】 【課題】無駄な電力消費を省く。 【解決手段】送信用音声データ符号化前に１フレーム周
期内の送信用音声データが無音のデータであるかどうか
を判定し、無音のデータであると判定された場合には、
１フレーム周期内の符号化処理期間において、スイッチ
ング回路２０２及び２０３をオフにする。これらスイッ
チング回路は、送信用音声データを符号化するのに用い
られる回路２０１への電力供給を停止させるためのであ
る。フレーム同期パルスＦＳＹＮＣで初期化され、音声
サンプリングクロックＣＬＫＳを計数するカウンタ３２
と、定数を出力する定数設定部３４と、カウンタ３２の
計数値が該定数に一致したときに一致信号ＥＱをアクテ
ィブにするコンパレータ３３と、無音検出パルスＮＯＶ
でセットされ、一致信号ＥＱがアクティブになった時に
リセットされるフリップフロップ３１とを備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、音声符号化／復号
化回路及びこれを用いた移動体通信装置に関する。
【０００２】
【従来の技術】移動体通信装置、特に携帯電話では、長
時間バッテリー駆動要求に応えるために、一層の低消費
電力化を図る必要がある。図７は、従来の移動体通信装
置の概略構成を示す。マイクロフォン１０に入力された
音声は、電気信号に変換されてオーディオインターフェ
イス１１に供給される。オーディオインターフェイス１
１は、この信号を増幅し、サンプリングしてデジタル化
し、音声データＰＣＭ１として音声符号化／復号化回路
（ＣＯＤＥＣ）１２に供給する。音声符号化／復号化回
路１２は、データ量を削減させ且つ誤り訂正可能にする
ために、音声データＰＣＭ１を符号化し、これを符号化
データＴＣＨ１としてフレーム組立／分解回路１３に供
給する。回路１３は、符号化データＴＣＨ１に制御デー
タを多重化してフレームに組み立て、時間軸圧縮して例
えば１フレーム／２０ｍｓでモデム１４に供給する。フ
レーム組立／分解回路１３での処理方式は、ＴＤＭＡ又
はＣＤＭＡである。この多重データは、モデム１４で変
調され、ＲＦ回路１５で増幅され電波に変換されて、ア
ンテナ１６から送信される。
【０００３】アンテナ１６を介してＲＦ回路１５で受信
された信号は、バンドパスフィルタで周波数が選択され
増幅され、モデム１４で復調され、フレーム組立／分解
回路１３で制御データと符号化データＴＣＨ２とに分離
され、符号化データＴＣＨ２が音声符号化／復号化回路
１２に供給される。音声符号化／復号化回路１２は、符
号化データＴＣＨ２を復号して音声データＰＣＭ２に変
換し、オーディオインターフェイス１１に供給する。オ
ーディオインターフェイス１１は音声データＰＣＭ２を
アナログ信号に変換し、ローパスフィルター及び増幅器
に通してスピーカ１７へ供給する。
【０００４】
【発明が解決しようとする課題】音声符号化／復号化回
路１２において、オーディオインターフェイス１１から
の音声データＰＣＭ１が無音のデータである場合には、
これを符号化データＴＣＨ１に変換する必要がなく、変
換すれば無駄な電力が消費されることになる。本発明の
目的は、このような無駄な電力消費を省くことが可能な
音声符号化／復号化回路及びこれを用いた移動体通信装
置を提供することにある。
【０００５】
【課題を解決するための手段及びその作用効果】請求項
１では、１周期毎に、送信用音声データを符号化し且つ
受信した符号化音声データを復号する音声符号化／復号
化回路において、送信用音声データ符号化前に該１周期
内の該送信用音声データが無音のデータであるかどうか
を判定する無音判定手段と、該送信用音声データを符号
化するのに用いられ、自己への電力供給を停止させるた
めのスイッチング回路を備えた制御対象回路と、無音の
データであると判定された場合には、該１周期内の符号
化処理期間内において該スイッチング回路をオフにする
電力制御手段とを有する。
【０００６】この音声符号化／復号化回路によれば、無
音の音声データに対する不要な符号化処理が、電力供給
オフにより行われないので、制御対象回路におけるリー
ク電流も阻止され、無駄な消費電力が低減されるという
効果を奏し、バッテリ駆動の長時間化に寄与するところ
が大きい。請求項２の音声符号化／復号化回路では、請
求項１において、上記１周期はフレーム同期パルスの１
周期であり、上記復号は上記判定前に行われ、上記電力
制御手段は、上記無音のデータであると判定された時に
２状態の一方にされ、該フレーム同期パルスで該２状態
の他方にされ、該２状態の一方の期間に上記スイッチン
グ回路をオフにするフリップフロップ回路を有する。
【０００７】この音声符号化／復号化回路によれば、電
力制御手段の構成が簡単になる。請求項３の音声符号化
／復号化回路では、請求項１において、上記１周期はフ
レーム同期パルスの１周期であり、上記電力制御手段
は、該フレーム同期パルスで初期化され、クロックを計
数するカウンタ回路と、定数を出力する定数設定部と、
該カウンタ回路の計数値が該定数に一致したときに一致
信号をアクティブにするコンパレータ回路と、上記無音
のデータであると判定された時に２状態の一方にされ、
該一致信号がアクティブになった時に該２状態の他方に
され、該２状態の一方の期間に上記スイッチング回路を
オフにするフリップフロップ回路とを有する。
【０００８】この音声符号化／復号化回路によれば、符
号化処理の後に復号化処理を行う場合や、電力供給オフ
後に退避データ復帰などの後処理を行う場合にも、無音
の音声データに対する不要な符号化処理を、電力供給オ
フにより省略することが可能となるという効果を奏す
る。請求項４の音声符号化／復号化回路では、請求項３
において、ＭＰＵと、メモリと、上記送信用音声データ
を直列／並列変換し、該ＭＰＵに対しＤＭＡ要求信号を
供給して、変換された該送信用音声データを該メモリに
ＤＭＡ転送させる直列／並列変換回路とを有し、上記ク
ロックは該ＤＭＡ要求信号である。
【０００９】この音声符号化／復号化回路によれば、シ
ステムクロックを分周して専用のクロックを新たに生成
する必要がなく、他の回路で利用されるＤＭＡ要求信号
を有効利用することができるという効果を奏する。請求
項５の音声符号化／復号化回路では、請求項３におい
て、ＭＰＵと、メモリと、該ＭＰＵに対しＤＭＡ要求信
号を供給して、復号された音声データを該メモリからＤ
ＭＡで読み出させ、該読み出された音声データを並列／
直列変換する並列／直列変換回路とを有し、上記クロッ
クは該ＤＭＡ要求信号である。
【００１０】この音声符号化／復号化回路によれば、シ
ステムクロックを分周して専用のクロックを新たに生成
する必要がなく、他の回路で利用されるＤＭＡ要求信号
を有効利用することができるという効果を奏する。請求
項６の音声符号化／復号化回路では、請求項３におい
て、上記クロックは、上記送信用音声データ生成時の音
声サンプリングパルスである。
【００１１】この音声符号化／復号化回路によれば、シ
ステムクロックを分周して専用のクロックを新たに生成
する必要がなく、他の回路で利用されるＤＭＡ要求信号
を有効利用することができるという効果を奏する。請求
項７の音声符号化／復号化回路では、請求項１乃至６の
いずれか１つにおいて、上記制御対象回路は、ＣＭＯＳ
回路にスイッチング用ＭＯＳトランジスタが直列接続さ
れた回路を複数有し、上記スイッチング回路は、該複数
のスイッチング用ＭＯＳトランジスタのゲートが共通に
接続されている。
【００１２】この音声符号化／復号化回路によれば、デ
ータ保持すべき回路を制御対象回路から容易に除外する
ことができるので、上記データ退避／復帰処理が不要と
なるという効果を奏する。請求項８の移動体通信装置で
は、請求項１乃至７のいずれか１つに記載の音声符号化
／復号化回路を有する。
【００１３】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 ［第１実施形態］図１は、図７の回路１２の替わりに用
いられる音声符号化／復号化回路１２Ａの概略構成を示
す。この回路１２Ａは、例えばデジタルシグナルプロセ
ッサ（ＤＳＰ）である。
【００１４】音声符号化／復号化回路１２Ａに対する入
出力データはビットストリームであるが、回路１２Ａ内
では、ＭＰＵ２０によりバス２１を介してメモリ２２内
の並列データが処理されるので、回路１２ＡはＳ／Ｐ変
換回路２３、２４及びＰ／Ｓ変換回路２５、２６を備え
ている。Ｓ／Ｐ変換回路２３及び２４からメモリ２２へ
のデータ書き込み並びにメモリ２２からＰ／Ｓ変換回路
２５及び２６へのデータ読み出しは、ＭＰＵ２０がＤＭ
Ａ要求信号を受け付けてバス２１が解放された後に、不
図示のＤＭＡコントローラにより行われる。ＭＰＵ２０
は、不図示のプログラムＲＯＭの内容に従って動作す
る。
【００１５】音声符号化／復号化回路１２Ａによる音声
データＰＣＭ１から符号化データＴＣＨ１への符号化処
理及びデータ転送は、次のようにして行われる。図７の
オーディオインターフェイス１１から図１の音声符号化
／復号化回路１２ＡのＳ／Ｐ変換回路２３へ、音声デー
タＰＣＭ１が音声サンプリング周期で供給される。Ｓ／
Ｐ変換回路２３により、音声データＰＣＭ１が並列デー
タに変換されて、ＭＰＵ２０にＤＭＡ要求信号ＤＭＡＲ
Ｑ１１が供給される。これにより、Ｓ／Ｐ変換回路２３
用にバス２１が解放され、この並列データがバス２１を
介しメモリ２２にＤＭＡ転送されて書き込まれる。書き
込みアドレスは、ＭＰＵ２０により上記ＤＭＡコントロ
ーラに初期設定され、その後は転送毎にＤＭＡコントロ
ーラ内でインクリメントされる。ＭＰＵ２０は、１つ前
のフレーム期間でメモリ２２に書き込まれた音声データ
ＰＣＭ１を読み出し、上述の符号化データＴＣＨ１に変
換し、これをメモリ２２に書き込む。
【００１６】Ｐ／Ｓ変換回路２５からＭＰＵ２０へのＤ
ＭＡ要求信号ＤＭＡＲＱ１２に応答して、Ｐ／Ｓ変換回
路２５用にバス２１が解放され、メモリ２２からＰ／Ｓ
変換回路２５へ、１つ前のフレーム期間でメモリ２２に
書き込まれた符号化データＴＣＨ１が、ＤＭＡで読み出
される。読み出された符号化データＴＣＨ１は、Ｐ／Ｓ
変換回路２５でビットストリームに変換される。
【００１７】音声符号化／復号化回路１２Ａによる符号
化データＴＣＨ２から音声データＰＣＭ２への復号化処
理及びデータ転送は、上記の逆の処理であり、次のよう
にして行われる。図７のフレーム組立／分解回路１３か
ら図１の音声符号化／復号化回路１２ＡのＳ／Ｐ変換回
路２４へ符号化データＴＣＨ２が供給される。Ｓ／Ｐ変
換回路２４により、符号化データＴＣＨ２が並列データ
に変換されて、ＭＰＵ２０にＤＭＡ要求信号ＤＭＡＲＱ
２１が供給される。これにより、Ｓ／Ｐ変換回路２４用
にバス２１が解放され、この並列データがバス２１を介
しメモリ２２にＤＭＡ転送されて書き込まれる。ＭＰＵ
２０は、１つ前のフレーム期間でメモリ２２に書き込ま
れた符号化データＴＣＨ２を読み出し、音声データＰＣ
Ｍ２に変換し、これをメモリ２２に書き込む。
【００１８】Ｐ／Ｓ変換回路２６からＭＰＵ２０へのＤ
ＭＡ要求信号ＤＭＡＲＱ２２に応答して、Ｐ／Ｓ変換回
路２６用にバス２１が解放され、メモリ２２からＰ／Ｓ
変換回路２６へ、１つ前のフレーム期間でメモリ２２に
書き込まれた音声データＰＣＭ２が、ＤＭＡで読み出さ
れる。読み出された音声データＰＣＭ２は、Ｐ／Ｓ変換
回路２６でビットストリームに変換される。
【００１９】ＭＰＵ２０内部及び外部にはそれぞれ、符
号化処理で用いられる回路が制御対象回路２０ａ及び２
７として存在する。これらの回路２０ａ及び２７に供給
される電力を制御するために、音声符号化／復号化回路
１２Ａ内に電力制御回路３０が備えられている。電力制
御回路３０には、ＭＰＵ２０から無音検出パルスＮＯＶ
が供給され、図７のフレーム組立／分解回路１３からフ
レーム同期パルスＦＳＹＮＣが供給される。
【００２０】電力制御回路及び制御対象回路の構成例を
図２に示す。制御対象回路２０ａは、電源供給線ＶＤＤ
とグランド線との間に、ｉ＝１〜ｎの各々について、ｐ
ＭＯＳトランジスタＰｉとｎＭＯＳトランジスタＮｉと
ｎＭＯＳトランジスタＳＷ１ｉとが直列に接続されたＭ
ＴＣＭＯＳ（Multi-Threshold CMOS）回路を備えてい
る。ｎ組のＣＭＯＳ回路の間が不図示の配線で接続され
て本体回路２０１が構成され、ｎ個のｎＭＯＳトランジ
スタＳＷ１1〜ＳＷ１ｎのゲートが共通に接続されてス
イッチング回路２０２が構成されている。ｎＭＯＳトラ
ンジスタＳＷ１１〜ＳＷ１ｎのゲートには、ＲＳフリッ
プフロップ回路３１の反転出力端ＸＱから電力制御信号
ＰＷＣＮＴが供給される。このＲＳフリップフロップ回
路３１は、図１の電力制御回路３０を構成しており、そ
のセット入力端Ｓ及びリセット入力端Ｒにはそれぞれ無
音検出パルスＮＯＶ及びフレーム同期パルスＦＳＹＮＣ
が供給される。
【００２１】制御対象回路２７も、制御対象回路２０ａ
と同様に構成されている。次に、上記の如く構成された
本第１実施形態の動作を、図３を参照して説明する。一
方では、図３（Ａ）に示すような送信用音声信号が図７
のマイクロフォン１０からオーディオインターフェイス
１１へ供給され、増幅されてサンプリングされてデジタ
ル値に変換され、音声データＰＣＭ１として図１の音声
符号化／復号化回路１２Ａに供給される。他方では、図
７のフレーム組立／分解回路１３から図１の音声符号化
／復号化回路１２Ａへ符号化データＴＣＨ２が供給され
る。フレーム化は図７のフレーム組立／分解回路１３で
行われるので、未だフレーム化されていないが、図３
（Ｂ）は、この音声データＰＣＭ１と符号化データＴＣ
Ｈ２との組をフレーム単位で＃１〜＃４と表している。
Ｓ／Ｐ変換回路２３及び２４で並列データへの変換が完
了した時点でそれぞれＤＭＡ要求信号ＤＭＡＲＱ１１及
びＤＭＡＱ２１がＭＰＵ２０に供給され、ＤＭＡで音声
データＰＣＭ１及び符号化データＴＣＨ２がメモリ２２
に書き込まれる。
【００２２】ＲＳフリップフロップ回路３１がフレーム
同期パルスＦＳＹＮＣでセットされて、電力制御信号Ｐ
ＷＣＮＴが高レベル‘Ｈ’になり、スイッチング回路２
０２のｎＭＯＳトランジスタＳＷ１１〜ＳＷ１ｎ及びこ
れらに対応した制御対象回路２７内の部分がオンにな
る。ＭＰＵ２０は、フレーム同期パルスＦＳＹＮＣに同
期して、１つ前のフレーム期間でメモリ２２に書き込ま
れた音声データＰＣＭ１及び符号化データＴＣＨ２を処
理する。例えば、期間ｔ２〜ｔ３でメモリ２２に書き込
まれた音声データＰＣＭ１及び符号化データＴＣＨ２
を、期間ｔ４〜ｔ５において、図３（Ｅ）に示す順に処
理する。
【００２３】すなわち、符号化データＴＣＨ２を読み出
して音声データＰＣＭ２に変換し、これをメモリ２２に
書き込み、次に、１フレーム内の音声データＰＣＭ１に
音声データが存在するか否かを調べるＶＯＸ処理を行
い、次に、音声データＰＣＭ１を読み出して符号化デー
タＴＣＨ１に変換し、これをメモリ２２に書き込む。Ｖ
ＯＸ処理では、例えば、１フレーム内の音声データＰＣ
Ｍ１からサンプリングした複数個の音声データが全て所
定値以下である場合に、このフレーム中に音声が存在し
ないと判定して無音検出パルスＮＯＶを出力する。
【００２４】この無音検出パルスＮＯＶにより、図２の
ＲＳフリップフロップ回路３１がセットされて電力制御
信号ＰＷＣＮＴが低レベル‘Ｌ’になり、ｎＭＯＳトラ
ンジスタＳＷ１１〜ＳＷ１ｎがオフになる。制御対象回
路２７についても、スイッチング回路２０２に対応した
回路がオフになる。これにより、不要な符号化処理が行
われず、制御対象回路２０ａ及び２７において、電源供
給線ＶＤＤからグランド線へのリーク電流も阻止され、
無駄な消費電力が低減される。
【００２５】時刻ｔ５でのフレーム同期パルスＦＳＹＮ
Ｃにより、ＲＳフリップフロップ回路３１がリセットさ
れて、電力制御信号ＰＷＣＮＴが‘Ｈ’になり、スイッ
チング回路２０２のｎＭＯＳトランジスタＳＷ１１〜Ｓ
Ｗ１ｎ及びこれらに対応した制御対象回路２７内の部分
がオンになる。これにより、次のフレームでの処理が可
能となる。
【００２６】［第２実施形態］符号化処理はＶＯＸ処理
の次に行われるが、図５（Ｅ）に示す如く、デコードは
エンコードの次に行うことも可能であり、この場合、無
音検出パルスＮＯＶに応答して制御対象回路２０ａへの
電力供給をオフにした後、復号化処理開始前にこれをオ
ンにする必要がある。そこで、本第２実施形態では、図
５（Ｈ）に示す、図７のオーディオインターフェイス回
路１１で用いられる音声サンプリングパルスＣＬＫＳを
計数して電力制御信号ＰＷＣＮＴを‘Ｈ’に戻す時点を
判定する。図４は、これを実現するための電力制御回路
及び制御対象回路を示す。
【００２７】制御対象回路２０ｂは、図２の制御対象回
路２０ａに対し、電源供給線ＶＤＤとｐＭＯＳトランジ
スタＰ１〜Ｐｎとの間にｐＭＯＳトランジスタＳＷ２１
〜ＳＷ２ｎを接続したスイッチング回路２０３を追加し
たものである。ｐＭＯＳトランジスタＳＷ２１〜ＳＷ２
ｎのゲートは共通にＲＳフリップフロップ回路３１の非
反転出力端Ｑに接続され、これに電力制御信号ＰＷＣＮ
ＴＸが供給される。ＲＳフリップフロップ回路３１のセ
ット入力端Ｓには、図２の場合と同様に無音検出パルス
ＮＯＶが供給される。
【００２８】制御対象回路２７Ａも制御対象回路２０ｂ
と同様に構成されている。電力制御回路３０Ａでは、Ｄ
ＭＡ要求信号ＤＭＡＲＱ１１がカウンタ３２のクロック
入力端ＣＫに供給されて計数され、その計数値はコンパ
レータ３３に供給される。この計数値は、カウンタ３２
のクリア入力端ＣＬに供給されるフレーム同期パルスＦ
ＳＹＮＣで初期化される。コンパレータ３３は、この計
数値と、定数設定部３４で設定された値とを比較し、両
者が一致したときに一致信号ＥＱを出力する。一致信号
ＥＱは、ＲＳフリップフロップ回路３１のリセット入力
端Ｒに供給される。
【００２９】他の点は第１実施形態と同一である。次
に、上記の如く構成された本第２実施形態の動作を、図
５を参照して説明する。カウンタ３２の計数値は、フレ
ーム同期パルスＦＳＹＮＣで初期化される。ＲＳフリッ
プフロップ回路３１は最初、リセットされており、電力
制御信号ＰＷＣＮＴ及びＰＷＣＮＴＸがそれぞれ‘Ｈ’
及び‘Ｌ’になっていて、スイッチング回路２０２のｎ
ＭＯＳトランジスタＳＷ１１〜ＳＷ１ｎ、スイッチング
回路２０３のｐＭＯＳトランジスタＳＷ２１〜ＳＷ２ｎ
並びにこれらに対応した制御対象回路２７Ａ内の部分が
オンになっている。
【００３０】ＭＰＵ２０は、例えば期間ｔ２〜ｔ３にお
いて、図５（Ｅ）に示す順に図１のメモリ２２内のデー
タを処理する。すなわち、１フレーム内の音声データＰ
ＣＭ１に音声データが存在するか否かを調べるＶＯＸ処
理を行い、次に、音声データＰＣＭ１を読み出して符号
化データＴＣＨ１に変換し、これをメモリ２２に書き込
み、次に、符号化データＴＣＨ２を読み出して音声デー
タＰＣＭ２に変換し、これをメモリ２２に書き込む。
【００３１】ＶＯＸ処理で無音が検出されると、ＭＰＵ
２０から無音検出パルスＮＯＶが出力され、ＲＳフリッ
プフロップ回路３１がセットされて電力制御信号ＰＷＣ
ＮＴ及びＰＷＣＮＴＸがそれぞれ‘Ｌ’及び‘Ｈ’にな
り、ｎＭＯＳトランジスタＳＷ１１〜ＳＷ１ｎ及びｐＭ
ＯＳトランジスタＳＷ２１〜ＳＷ２ｎがオフになる。制
御対象回路２７Ａについても、スイッチング回路２０２
及び２０３に対応した部分がオフになる。これにより、
不要な符号化処理が行われず、無駄な消費電力が低減さ
れる。
【００３２】カウンタ３２の計数値が定数設定部３４の
出力値に等しくなると、一致信号ＥＱによりＲＳフリッ
プフロップ回路３１がリセットされて、電力制御信号Ｐ
ＷＣＮＴ及びＰＷＣＮＴＸがそれぞれ‘Ｈ’及び‘Ｌ’
に戻り、次のフレームでの処理が可能となる。 ［第３実施形態］図６は、本発明の第３実施形態の電力
制御回路３０Ｂを示す。
【００３３】この回路では、ＤＭＡ要求信号ＤＭＡＲＱ
２２、フレーム同期パルスＦＳＹＮＣ、無音検出パルス
ＮＯＶ及び電力制御信号ＰＷＣＮＴがそれぞれデータ入
力端Ｄフリップフロップ回路３５、３６、３７及び３８
でシステムクロックＣＬＫにより同期化され、それぞれ
信号ＤＭＡＲＱ０、ＦＳＹＮＣ０、ＮＯＶ０Ｘ及びＰＣ
ＮＴ０として出力される。システムクロックＣＬＫの周
波数は、ＤＭＡ要求信号ＤＭＡＲＱ１１のそれよりも充
分大きい。ＤＭＡ要求信号ＤＭＡＲＱ０及びフレーム同
期パルスＦＳＹＮＣ０はそれぞれ、カウンタ３２のクロ
ック入力端ＣＫ及びクリア入力端ＣＬに供給される。電
力制御信号ＰＷＣＮＴ０は、上記第１又は第２の実施形
態での電力制御信号ＰＷＣＮＴの替わりに用いられる。
【００３４】１フレーム内のＤＭＡ要求信号ＤＭＡＲＱ
０のパルス個数は例えば３２０であり、これに対応して
カウンタ３２は、４ビットのカウンタ３２０、３２１及
び３２２が縦続接続されて構成されている。コンパレー
タ３３は、入力段のイクスクルーシブノアゲート３３０
〜３３８と、次段のナンドゲート３３ａ〜３３ｃと、出
力段のイクスクルーシブノアゲート３３ｄとで構成され
ている。定数設定部３４は、‘Ｌ’であるグランド線と
‘Ｈ’である電源供給線ＶＤＤとを配列したものであ
る。保持回路３１Ａは、Ｄフリップフロップ回路３１１
とオアゲート３１２とからなり、Ｄフリップフロップ回
路３１１のデータ入力端Ｄ、クリア入力端ＣＬ及びクロ
ック入力端ＣＫにはそれぞれ電源供給線ＶＤＤ、Ｄフリ
ップフロップ回路３６の反転出力端ＸＱ及びイクスクル
ーシブノアゲート３３ｄの出力端が接続されている。オ
アゲート３１２の入力端にはＤフリップフロップ回路３
１１の非反転出力端Ｑ及びＤフリップフロップ回路３７
の反転出力端ＸＱが接続され、オアゲート３１２の出力
は電力制御信号ＰＷＣＮＴとしてＤフリップフロップ回
路３８のデータ入力端Ｄに供給される。
【００３５】次に、上記の如く構成された電力制御回路
３０Ｂの動作を説明する。フレーム同期パルスＦＳＹＮ
Ｃによりカウンタ３２、Ｄフリップフロップ回路３７及
び３１１が初期化され、Ｄフリップフロップ回路３７の
反転出力端ＸＱ及びＤフリップフロップ回路３１１の非
反転出力端Ｑがそれぞれ‘Ｈ’及び‘Ｌ’になる。これ
により、電力制御信号ＰＷＣＮＴが‘Ｈ’になる。
【００３６】無音が検出されると、無音検出パルスＮＯ
Ｖが‘Ｈ’となり、次に無音検出パルスＮＯＶ０Ｘが
‘Ｌ’となり、電力制御信号ＰＷＣＮＴが‘Ｌ’にな
り、次のシステムクロックＣＬＫのパルスのタイミング
で電力制御信号ＰＷＣＮＴ０が‘Ｌ’になる。カウンタ
３２の出力が定数設定部３４の出力に一致すると、一致
信号ＥＱが‘Ｈ’に遷移し、これにより電力制御信号Ｐ
ＷＣＮＴが‘Ｈ’になり、次のシステムクロックＣＬＫ
のパルスのタイミングで電力制御信号ＰＷＣＮＴ０が
‘Ｈ’に戻る。
【００３７】なお、本発明には外にも種々の変形例が含
まれる。例えば、制御対象回路内の電力制御用スイッチ
ング回路は、ブロック毎に１つのトランジスタスイッチ
を備えた構成であってもよい。この構成で、ブロック内
にフリップフロップ回路が存在する場合、制御対象回路
の電力をオフにする前にその保持内容を例えばメモリ２
２に転送し（退避処理）、制御対象回路の電力をオンに
戻した直後にこの内容をメモリ２２から読み出して該フ
リップフロップ回路に保持させる（復帰処理）構成であ
ってもよい。この復帰処理を行うためには、第１実施例
の電力制御回路の替わりに第２又は第３実施形態の電力
制御回路を用いて、フレーム同期パルス発生前に制御対
象回路の電力をオンに戻す。
【００３８】また、カウンタ３２で計数されるパルス
は、システムクロックＣＬＫを分周したものであっても
よい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の音声符号化／復号化回
路１２Ａの概略構成を示すブロック図である。
【図２】図１中の電力制御回路３０及び制御対象回路２
０ａの構成例を示す図である。
【図３】図１の回路での電力制御動作を説明するための
タイミングチャートである。
【図４】本発明の第２実施形態の電力制御回路３０Ａ及
び制御対象回路２０ｂを示す図である。
【図５】該第２実施形態の電力制御動作説明用タイムチ
ャートである。
【図６】本発明の第３実施形態の電力制御回路３０Ｂを
示す図である。
【図７】従来の移動体通信装置の概略構成図である。
【符号の説明】
１２、１２Ａ 音声符号化／復号化回路 ２０ ＭＰＵ ２０ａ、２０ｂ、２７ 制御対象回路 ２０１ 本体回路 ２０２、２０３ スイッチング回路 ２２ メモリ ２３、２４ Ｓ／Ｐ変換回路 ２５、２６ Ｐ／Ｓ変換回路 ３０、３０Ａ、３０Ｂ 電力制御回路 ３１Ａ 保持回路 ３１ ＲＳフリップフロップ回路 ３３ コンパレータ ３４ 定数設定部 ３５〜３８、３１１ Ｄフリップフロップ回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 １周期毎に、送信用音声データを符号化
    し且つ受信した符号化音声データを復号する音声符号化
    ／復号化回路において、 送信用音声データ符号化前に該１周期内の該送信用音声
    データが無音のデータであるかどうかを判定する無音判
    定手段と、 該送信用音声データを符号化するのに用いられ、自己へ
    の電力供給を停止させるためのスイッチング回路を備え
    た制御対象回路と、 無音のデータであると判定された場合には、該１周期内
    の符号化処理期間内において該スイッチング回路をオフ
    にする電力制御手段と、 を有することを特徴とする音声符号化／復号化回路。
  2. 【請求項２】 上記１周期はフレーム同期パルスの１周
    期であり、上記復号は上記判定前に行われ、 上記電力制御手段は、上記無音のデータであると判定さ
    れた時に２状態の一方にされ、該フレーム同期パルスで
    該２状態の他方にされ、該２状態の一方の期間に上記ス
    イッチング回路をオフにするフリップフロップ回路を有
    する、 ことを特徴とする請求項１記載の音声符号化／復号化回
    路。
  3. 【請求項３】 上記１周期はフレーム同期パルスの１周
    期であり、 上記電力制御手段は、 該フレーム同期パルスで初期化され、クロックを計数す
    るカウンタ回路と、 定数を出力する定数設定部と、 該カウンタ回路の計数値が該定数に一致したときに一致
    信号をアクティブにするコンパレータ回路と、 上記無音のデータであると判定された時に２状態の一方
    にされ、該一致信号がアクティブになった時に該２状態
    の他方にされ、該２状態の一方の期間に上記スイッチン
    グ回路をオフにするフリップフロップ回路と、 を有することを特徴とする請求項１記載の音声符号化／
    復号化回路。
  4. 【請求項４】 ＭＰＵと、 メモリと、 上記送信用音声データを直列／並列変換し、該ＭＰＵに
    対しＤＭＡ要求信号を供給して、変換された該送信用音
    声データを該メモリにＤＭＡ転送させる直列／並列変換
    回路と、 を有し、上記クロックは該ＤＭＡ要求信号であることを
    特徴とする請求項３記載の音声符号化／復号化回路。
  5. 【請求項５】 ＭＰＵと、 メモリと、 該ＭＰＵに対しＤＭＡ要求信号を供給して、復号された
    音声データを該メモリからＤＭＡで読み出させ、該読み
    出された音声データを並列／直列変換する並列／直列変
    換回路と、 を有し、上記クロックは該ＤＭＡ要求信号であることを
    特徴とする請求項３記載の音声符号化／復号化回路。
  6. 【請求項６】 上記クロックは、上記送信用音声データ
    生成時の音声サンプリングパルスであることを特徴とす
    る請求項３記載の音声符号化／復号化回路。
  7. 【請求項７】 上記制御対象回路は、ＣＭＯＳ回路にス
    イッチング用ＭＯＳトランジスタが直列接続された回路
    を複数有し、上記スイッチング回路は、該複数のスイッ
    チング用ＭＯＳトランジスタのゲートが共通に接続され
    ている、 ことを特徴とする請求項１乃至６のいずれか１つに記載
    の音声符号化／復号化回路。
  8. 【請求項８】 請求項１乃至７のいずれか１つに記載の
    音声符号化／復号化回路を有することを特徴とする移動
    体通信装置。
JP9094201A 1997-04-11 1997-04-11 音声符号化／復号化回路及びこれを用いた移動体通信装置 Pending JPH10290200A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9094201A JPH10290200A (ja) 1997-04-11 1997-04-11 音声符号化／復号化回路及びこれを用いた移動体通信装置
US09/025,650 US6088601A (en) 1997-04-11 1998-02-18 Sound encoder/decoder circuit and mobile communication device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9094201A JPH10290200A (ja) 1997-04-11 1997-04-11 音声符号化／復号化回路及びこれを用いた移動体通信装置

Publications (1)

Publication Number Publication Date
JPH10290200A true JPH10290200A (ja) 1998-10-27

Family

ID=14103694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9094201A Pending JPH10290200A (ja) 1997-04-11 1997-04-11 音声符号化／復号化回路及びこれを用いた移動体通信装置

Country Status (2)

Country Link
US (1) US6088601A (ja)
JP (1) JPH10290200A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7283038B2 (en) * 2005-06-14 2007-10-16 International Business Machines Corporation Comparing counter contents for timing critical applications
US7429245B2 (en) * 2003-07-14 2008-09-30 Welch Allyn, Inc. Motion management in a fast blood pressure measurement device
US7588583B2 (en) * 2005-09-14 2009-09-15 Rhaphis Medical, Inc. Suturing device, system and method
KR101251045B1 (ko) * 2009-07-28 2013-04-04 한국전자통신연구원 오디오 판별 장치 및 그 방법
JP6454495B2 (ja) * 2014-08-19 2019-01-16 ルネサスエレクトロニクス株式会社 半導体装置及びその故障検出方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152007A (en) * 1991-04-23 1992-09-29 Motorola, Inc. Method and apparatus for detecting speech
JP3167385B2 (ja) * 1991-10-28 2001-05-21 日本電信電話株式会社 音声信号伝送方法
US5509102A (en) * 1992-07-01 1996-04-16 Kokusai Electric Co., Ltd. Voice encoder using a voice activity detector
JPH07129195A (ja) * 1993-11-05 1995-05-19 Nec Corp 音声復号化装置
DE4342425A1 (de) * 1993-12-13 1995-06-14 Philips Patentverwaltung Verfahren und Anordnung zum Übertragen von Sprachsignalen
DE19501517C1 (de) * 1995-01-19 1996-05-02 Siemens Ag Verfahren, Sendegerät und Empfangsgerät zur Übertragung von Sprachinformation
JP2728122B2 (ja) * 1995-05-23 1998-03-18 日本電気株式会社 無音圧縮音声符号化復号化装置
JP2882463B2 (ja) * 1995-11-01 1999-04-12 日本電気株式会社 Ｖｏｘ判定装置
US5890109A (en) * 1996-03-28 1999-03-30 Intel Corporation Re-initializing adaptive parameters for encoding audio signals
JP2856185B2 (ja) * 1997-01-21 1999-02-10 日本電気株式会社 音声符号化復号化システム

Also Published As

Publication number Publication date
US6088601A (en) 2000-07-11

Similar Documents

Publication Publication Date Title
CN101893926A (zh) 控制双处理器切换的方法、装置及终端
KR100255328B1 (ko) 음성 신호의 기록/재생이 가능한 이동 무선 전화기 및그 제어 방법
EP0580347A1 (en) Keypad scanners
JPH10290200A (ja) 音声符号化／復号化回路及びこれを用いた移動体通信装置
JPS61237520A (ja) データ処理装置
US20080109229A1 (en) Sound data processing apparatus
US20170199832A1 (en) Signaling protocols for radio frequency front-end control interface (rffe) buses
EP0582392A1 (en) Microcontroller with provisions for emulation
KR20180008196A (ko) Rf 집적회로와 디지털 통신하는 베이스밴드 집적회로 및 이를 포함하는 장치
KR20010082125A (ko) 아날로그 및 디지털 저장 및 시리얼통신을 위하여구성가능한 메모리 어레이를 가진 다중 메시지 멀티레벨아날로그 신호 기록 및 재생 시스템
US10990348B2 (en) Detection method and detection device for audio signal
TWI415424B (zh) 無線廣域網路至乙太網路之轉換裝置及其傳輸系統
KR100722930B1 (ko) 디엠에이를 이용한 오디오 혼합 재생 장치 및 방법
US20240118862A1 (en) Computer system and processing method thereof of sound signal
US10528517B1 (en) Systems and methods for power conservation in a SOUNDWIRE audio bus through pattern recognition
US20240143064A1 (en) System-on-chip, environmental monitoring device comprising the system-on-chip, and control system
JP2012100092A (ja) 情報処理装置及び携帯端末
JP2684300B2 (ja) 移動体通信用電話機及び無音区間検出回路
JPH0486032A (ja) 音声コーデック
JP4167588B2 (ja) 携帯電話機、およびそのデータ再生方法
JPS5938770Y2 (ja) 個別選択呼出受信機
JPH03211925A (ja) 携帯無線機
JP3923065B2 (ja) 通信端末装置
RU2424586C2 (ru) Система и способ для маломощной логики числовой шины в памяти
KR20010037861A (ko) 휴대용 수신 장치 및 디코딩 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040810