JPH10275801A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH10275801A
JPH10275801A JP7782297A JP7782297A JPH10275801A JP H10275801 A JPH10275801 A JP H10275801A JP 7782297 A JP7782297 A JP 7782297A JP 7782297 A JP7782297 A JP 7782297A JP H10275801 A JPH10275801 A JP H10275801A
Authority
JP
Japan
Prior art keywords
film
tungsten
etching
conductive film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7782297A
Other languages
Japanese (ja)
Inventor
Yoshikazu Ihara
良和 井原
Tomio Yamashita
富生 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7782297A priority Critical patent/JPH10275801A/en
Publication of JPH10275801A publication Critical patent/JPH10275801A/en
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method by which a semiconductor device provided with wiring having a desired narrow wiring width is manufactured. SOLUTION: After a tungsten film 1 is formed on an aluminum alloy film 53, the tungsten film 1 is patterned by an anisotropic etching using an etching gas, composed mainly of a fluorine gas by using a resist pattern 54 as an etching mask. Then, the aluminum alloy film 53 is patterned by anisotropic etching using an etching gas, composed mainly of a chlorine gas by using the patterned tungsten film 1 as an etching mask.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、詳しくは、配線の製造方法に関するものであ
る。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a wiring.

【0002】[0002]

【従来の技術】図4は、半導体装置で用いられる従来の
アルミニウム合金配線の形成方法を示す概略断面図であ
る。
2. Description of the Related Art FIG. 4 is a schematic sectional view showing a conventional method of forming an aluminum alloy wiring used in a semiconductor device.

【0003】工程1(図4(a)参照);CVD(Chem
ical Vapor Deposition )法またはPVD(Physical V
apor Deposition )法を用いて、半導体基板51上に絶
縁膜52を形成する。絶縁膜52としては、シリコン酸
化膜,シリケートガラス膜,シリコン窒化膜,シリコン
窒酸化膜,有機絶縁膜など、絶縁性を有するいかなる膜
を用いてもよい。次に、PVD法を用いて、絶縁膜52
上にアルミニウム合金膜53を形成する。続いて、アル
ミニウム合金膜53上にフォトレジスト膜から成るレジ
ストパターン54を形成する。
Step 1 (see FIG. 4A); CVD (Chem
Physical Vapor Deposition method or PVD (Physical V)
An insulating film 52 is formed on a semiconductor substrate 51 by using an apor deposition method. As the insulating film 52, any insulating film such as a silicon oxide film, a silicate glass film, a silicon nitride film, a silicon oxynitride film, and an organic insulating film may be used. Next, the insulating film 52 is formed using the PVD method.
An aluminum alloy film 53 is formed thereon. Subsequently, a resist pattern 54 made of a photoresist film is formed on the aluminum alloy film 53.

【0004】工程2(図4(b)参照);レジストパタ
ーン54をエッチング用マスクとして使用する異方性エ
ッチング法を用いて、アルミニウム合金膜53をパター
ニングすることにより、アルミニウム合金膜53から成
るアルミニウム合金配線55を形成する。ここで、異方
性エッチング法では、塩素系ガスを主成分とするエッチ
ングガスを用いる。
Step 2 (see FIG. 4B): The aluminum alloy film 53 is patterned by using an anisotropic etching method using the resist pattern 54 as an etching mask, so that the aluminum An alloy wiring 55 is formed. Here, in the anisotropic etching method, an etching gas mainly containing a chlorine-based gas is used.

【0005】このとき、レジストパターン54は、塩素
系ガスには侵されないものの、プラズマによる物理的反
応によってエッチングされ、大きな膜減りを起こして膜
厚および幅が減少する。異方性エッチング法によれば、
アルミニウム合金配線55の幅はレジストパターン54
の幅と等しくなるため、レジストパターン54の幅が小
さくなるとアルミニウム合金配線55の幅も小さくなっ
てしまう。
At this time, although the resist pattern 54 is not affected by the chlorine-based gas, it is etched by a physical reaction by plasma, causing a large decrease in the film thickness and a decrease in the film thickness and width. According to the anisotropic etching method,
The width of the aluminum alloy wiring 55 is
Therefore, when the width of the resist pattern 54 decreases, the width of the aluminum alloy wiring 55 also decreases.

【0006】つまり、図4(a)に示すように、レジス
トパターン54の幅を所望の値W1に設定しておいて
も、図4(b)に示すように、レジストパターン54の
幅は値W1よりも小さな値W2になる(W1>W2)。
そのため、アルミニウム合金配線55の幅も、レジスト
パターン54の幅に対応した小さな値W2になってしま
う。
That is, as shown in FIG. 4A, even if the width of the resist pattern 54 is set to a desired value W1, as shown in FIG. The value W2 is smaller than W1 (W1> W2).
Therefore, the width of the aluminum alloy wiring 55 also becomes a small value W2 corresponding to the width of the resist pattern 54.

【0007】このように、従来のアルミニウム合金配線
の形成方法においては、配線幅が所望の値よりも小さく
なるという問題があった。この問題は、アルミニウム合
金膜53とレジストパターン54のエッチングレートの
比(すなわち、アルミニウム合金の対レジスト選択比)
を十分に高くすれば解決することができる。しかし、近
年、半導体装置の高集積化に伴い、配線幅のさらなる微
細化が求められている。そのため、フォトレジスト膜の
材質の改良や、エッチングガスの組成の検討だけでは、
前記エッチングレートの比を十分に高くすることが難し
くなっている。
As described above, the conventional method for forming an aluminum alloy wiring has a problem that the wiring width is smaller than a desired value. This problem is caused by the ratio of the etching rate between the aluminum alloy film 53 and the resist pattern 54 (that is, the selection ratio of the aluminum alloy to the resist).
Can be solved if is sufficiently high. However, in recent years, further miniaturization of the wiring width has been demanded as semiconductor devices become more highly integrated. Therefore, improvement of the material of the photoresist film and examination of the composition of the etching gas alone
It is difficult to make the ratio of the etching rates sufficiently high.

【0008】ところで、近年、半導体装置を高集積化す
るために、多層配線構造の採用が不可欠になっている。
図5および図6は、半導体装置で用いられる従来の多層
配線構造の形成方法を示す概略断面図である。
In recent years, in order to highly integrate a semiconductor device, it has become essential to employ a multilayer wiring structure.
5 and 6 are schematic cross-sectional views showing a method for forming a conventional multilayer wiring structure used in a semiconductor device.

【0009】工程1(図5(a)参照);半導体基板5
1上に絶縁膜52を形成する。次に、PVD法を用い
て、絶縁膜52上にアルミニウム合金膜53と窒化チタ
ン膜61とを順次形成する。
Step 1 (see FIG. 5A); semiconductor substrate 5
An insulating film 52 is formed on 1. Next, an aluminum alloy film 53 and a titanium nitride film 61 are sequentially formed on the insulating film 52 by using the PVD method.

【0010】工程2(図5(b)参照);通常のフォト
リソグラフィ技術と異方性エッチング法とを用いて、ア
ルミニウム合金膜53および窒化チタン膜61をパター
ニングする。ここで、窒化チタン膜61はフォトリソグ
ラフィにおける反射防止膜として機能する。その結果、
アルミニウム合金膜53と窒化チタン膜61との積層構
造から成る第1層配線71が形成される。次に、CVD
法またはPVD法を用いて、上記の工程で形成されたデ
バイスの全面に層間絶縁膜62を形成する。層間絶縁膜
62としては、シリコン酸化膜,シリケートガラス膜,
シリコン窒化膜,シリコン窒酸化膜,有機絶縁膜など、
絶縁性を有するいかなる膜を用いてもよい。続いて、通
常のフォトリソグラフィ技術と異方性エッチング法とを
用いて、層間絶縁膜62にコンタクトホール63を形成
する。このコンタクトホール63の形成に際して、窒化
チタン膜61は層間絶縁膜62のエッチングストッパと
して機能する。
Step 2 (see FIG. 5B): The aluminum alloy film 53 and the titanium nitride film 61 are patterned by using a normal photolithography technique and an anisotropic etching method. Here, the titanium nitride film 61 functions as an antireflection film in photolithography. as a result,
A first layer wiring 71 having a laminated structure of an aluminum alloy film 53 and a titanium nitride film 61 is formed. Next, CVD
The interlayer insulating film 62 is formed on the entire surface of the device formed in the above steps by using the PVD method or the PVD method. As the interlayer insulating film 62, a silicon oxide film, a silicate glass film,
Silicon nitride film, silicon oxynitride film, organic insulating film, etc.
Any insulating film may be used. Subsequently, a contact hole 63 is formed in the interlayer insulating film 62 by using a usual photolithography technique and an anisotropic etching method. In forming the contact hole 63, the titanium nitride film 61 functions as an etching stopper for the interlayer insulating film 62.

【0011】工程3(図6(a)参照);PVD法を用
いて、コンタクトホール63の内部および層間絶縁膜6
2上にチタン膜64と窒化チタン膜65とを順次形成す
る。 工程4(図6(b)参照);ブランケット・タングステ
ンCVD法を用いて、コンタクトホール63の内部を含
む窒化チタン膜65上にタングステン膜を形成する。次
に、全面エッチバック法を用いて、コンタクトホール6
3に埋め込まれたタングステン膜だけを残すことによ
り、その残ったタングステン膜から成るタングステンプ
ラグ66を形成する。
Step 3 (see FIG. 6A): The inside of the contact hole 63 and the interlayer insulating film 6 are formed by using the PVD method.
2, a titanium film 64 and a titanium nitride film 65 are sequentially formed. Step 4 (see FIG. 6B): A tungsten film is formed on the titanium nitride film 65 including the inside of the contact hole 63 by using a blanket tungsten CVD method. Next, the contact holes 6 are formed by using the entire surface etch-back method.
By leaving only the tungsten film embedded in 3, a tungsten plug 66 made of the remaining tungsten film is formed.

【0012】ここで、窒化チタン膜65は、ブランケッ
ト・タングステンCVD法によるタングステン膜の成膜
に不可欠である。窒化チタン膜65を設けないと、コン
タクトホール63の内側壁にタングステン膜を形成する
ことができず、コンタクトホール63をタングステン膜
で埋め込むことができない。
Here, the titanium nitride film 65 is indispensable for forming a tungsten film by a blanket tungsten CVD method. If the titanium nitride film 65 is not provided, a tungsten film cannot be formed on the inner side wall of the contact hole 63, and the contact hole 63 cannot be filled with the tungsten film.

【0013】また、チタン膜64は、タングステンプラ
グ66と第1層配線71とのコンタクト抵抗を下げるた
めに設けられている。続いて、PVD法を用いて、タン
グステンプラグ66および窒化チタン膜65の上にアル
ミニウム合金膜67と窒化チタン膜68とを順次形成す
る。次に、通常のフォトリソグラフィ技術と異方性エッ
チング法とを用いて、アルミニウム合金膜67および窒
化チタン膜68をパターニングする。その結果、アルミ
ニウム合金膜67および窒化チタン膜68との積層構造
から成る第2層配線72が形成される。
The titanium film 64 is provided to reduce the contact resistance between the tungsten plug 66 and the first layer wiring 71. Subsequently, an aluminum alloy film 67 and a titanium nitride film 68 are sequentially formed on the tungsten plug 66 and the titanium nitride film 65 by using the PVD method. Next, the aluminum alloy film 67 and the titanium nitride film 68 are patterned using a normal photolithography technique and an anisotropic etching method. As a result, a second layer wiring 72 having a laminated structure of the aluminum alloy film 67 and the titanium nitride film 68 is formed.

【0014】このようにして、タングステンプラグ66
によって電気的に接続された第1層配線71と第2層配
線72とから成る多層配線構造が形成される。しかし、
近年、半導体装置の高集積化に伴う配線幅の微細化によ
り、コンタクトホール63においては、その開口径に対
する深さの比率が大きくなっている。そのため、チタン
膜64および窒化チタン膜65の段差被覆性が悪化し、
コンタクトホール63の内側壁および底部に各膜64,
65を成膜するのが難しくなっている。その結果、コン
タクトホール63をタングステンプラグ66によって完
全に埋め込むことができなくなり、第1層配線71と第
2層配線72との電気的接続が阻害されるという問題が
あった。
In this manner, the tungsten plug 66
As a result, a multilayer wiring structure including the first layer wiring 71 and the second layer wiring 72 electrically connected to each other is formed. But,
In recent years, the ratio of the depth to the opening diameter of the contact hole 63 has increased due to the miniaturization of the wiring width accompanying the high integration of the semiconductor device. Therefore, the step coverage of the titanium film 64 and the titanium nitride film 65 deteriorates,
Each film 64, on the inner side wall and the bottom of the contact hole 63,
65 is difficult to form. As a result, the contact hole 63 cannot be completely filled with the tungsten plug 66, and there is a problem that the electrical connection between the first layer wiring 71 and the second layer wiring 72 is hindered.

【0015】また、層間絶縁膜62としてシリコン酸化
膜を用いた場合、コンタクトホール63が深くなると、
窒化チタンと酸化シリコンとのエッチングレートの比が
小さいために、窒化チタン膜61が層間絶縁膜62のエ
ッチングストッパとして十分に機能しなくなる。その結
果、アルミニウム合金膜53が不要にエッチングされ、
第1層配線71が断線したり電気抵抗が増大するという
問題があった。この問題は、複数個のコンタクトホール
63を同時に形成する際に、各コンタクトホール63の
深さにバラツキがある場合に顕著に表れる。
When a silicon oxide film is used as the interlayer insulating film 62, if the contact hole 63 becomes deeper,
Since the ratio of the etching rates of titanium nitride and silicon oxide is small, the titanium nitride film 61 does not sufficiently function as an etching stopper for the interlayer insulating film 62. As a result, the aluminum alloy film 53 is etched unnecessarily,
There has been a problem that the first layer wiring 71 is disconnected or the electric resistance increases. This problem becomes conspicuous when a plurality of contact holes 63 are simultaneously formed and the depth of each contact hole 63 varies.

【0016】[0016]

【発明が解決しようとする課題】本発明は上記問題点を
解決するためになされたものであって、以下の目的を有
するものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has the following objects.

【0017】1〕所望の配線幅の微細な配線を備えた半
導体装置の製造方法を提供する。 2〕各配線層の電気抵抗が低く、且つ、各配線層間の電
気的接続が良好な多層配線構造を備えた半導体装置の製
造方法を提供する。
1) A method of manufacturing a semiconductor device provided with fine wiring having a desired wiring width is provided. 2] To provide a method for manufacturing a semiconductor device having a multilayer wiring structure in which the electrical resistance of each wiring layer is low and the electrical connection between the wiring layers is good.

【0018】[0018]

【課題を解決するための手段】請求項1に記載の発明
は、エッチングガスの異なる第1および第2の導電膜を
積層形成し、第2の導電膜をエッチングマスクとして第
1の導電膜をパターニングすることをその要旨とする。
According to the first aspect of the present invention, first and second conductive films having different etching gases are stacked and formed, and the first conductive film is formed using the second conductive film as an etching mask. The point is to perform patterning.

【0019】請求項2に記載の発明は、第1の導電膜を
形成する工程と、第1の導電膜は塩素系ガスのみによっ
てエッチングされることと、第1の導電膜上に第2の導
電膜を形成する工程と、第2の導電膜はフッ素系ガスの
みによってエッチングされることと、第2の導電膜上に
フォトレジスト膜から成るレジストパターンを形成する
工程と、フッ素系ガスを主成分とするエッチングガスを
用い、レジストパターンをエッチング用マスクとして、
第2の導電膜をパターニングする工程と、塩素系ガスを
主成分とするエッチングガスを用い、パターニングされ
た第2の導電膜をエッチング用マスクとして、第1の導
電膜をパターニングする工程とを備えたことをその要旨
とする。
According to a second aspect of the present invention, there is provided the step of forming the first conductive film, the step of etching the first conductive film only with a chlorine-based gas, and the step of forming the second conductive film on the first conductive film. A step of forming a conductive film, the step of etching the second conductive film only with a fluorine-based gas, a step of forming a resist pattern formed of a photoresist film on the second conductive film, and a step of mainly using a fluorine-based gas. Using an etching gas as a component, using a resist pattern as an etching mask,
Patterning a second conductive film; and patterning the first conductive film using an etching gas containing a chlorine-based gas as a main component and using the patterned second conductive film as an etching mask. That is the gist.

【0020】請求項3に記載の発明は、第1の導電膜を
形成する工程と、第1の導電膜はフッ素系ガスのみによ
ってエッチングされることと、第1の導電膜上に第2の
導電膜を形成する工程と、第2の導電膜は塩素系ガスの
みによってエッチングされることと、第2の導電膜上に
フォトレジスト膜から成るレジストパターンを形成する
工程と、塩素系ガスを主成分とするエッチングガスを用
い、レジストパターンをエッチング用マスクとして、第
2の導電膜をパターニングする工程と、フッ素系ガスを
主成分とするエッチングガスを用い、パターニングされ
た第2の導電膜をエッチング用マスクとして、第1の導
電膜をパターニングする工程とを備えたことをその要旨
とする。
According to a third aspect of the present invention, there is provided a process for forming a first conductive film, the first conductive film being etched only with a fluorine-based gas, and a second conductive film being formed on the first conductive film. A step of forming a conductive film, the step of etching the second conductive film only with a chlorine-based gas, a step of forming a resist pattern formed of a photoresist film on the second conductive film, and a step of mainly using a chlorine-based gas. Patterning the second conductive film using an etching gas as a component and using a resist pattern as an etching mask; and etching the patterned second conductive film using an etching gas containing a fluorine-based gas as a main component. And a step of patterning the first conductive film as a mask for use.

【0021】請求項4に記載の発明は、第1の導電膜を
形成する工程と、第1の導電膜は塩素系ガスのみによっ
てエッチングされることと、CVD法を用いて、第1の
導電膜上にタングステン膜を形成する工程と、タングス
テン膜上にフォトレジスト膜から成るレジストパターン
を形成する工程と、フッ素系ガスを主成分とするエッチ
ングガスを用い、レジストパターンをエッチング用マス
クとして、タングステン膜をパターニングする工程と、
塩素系ガスを主成分とするエッチングガスを用い、パタ
ーニングされたタングステン膜をエッチング用マスクと
して、第1の導電膜をパターニングする工程とを備えた
ことをその要旨とする。
According to a fourth aspect of the present invention, the step of forming the first conductive film, the step of etching the first conductive film only with a chlorine-based gas, and the step of forming the first conductive film using a CVD method. Forming a tungsten film on the film, forming a resist pattern of a photoresist film on the tungsten film, using an etching gas containing a fluorine-based gas as a main component, using the resist pattern as an etching mask, Patterning a film;
And a step of patterning the first conductive film using an etching gas containing a chlorine-based gas as a main component and using the patterned tungsten film as an etching mask.

【0022】請求項5に記載の発明は、CVD法を用い
て、導電膜上にタングステン膜を形成する工程と、タン
グステン膜上にフォトレジスト膜から成るレジストパタ
ーンを形成する工程と、レジストパターンをエッチング
用マスクとして、タングステン膜および導電膜をパター
ニングする工程とを備えたことをその要旨とする。
According to a fifth aspect of the present invention, a step of forming a tungsten film on a conductive film using a CVD method, a step of forming a resist pattern made of a photoresist film on the tungsten film, The point is that a step of patterning a tungsten film and a conductive film is provided as an etching mask.

【0023】請求項6に記載の発明は、請求項4または
請求項5に記載の半導体装置の製造方法において、前記
の工程で形成されたデバイス上に層間絶縁膜を形成する
工程と、層間絶縁膜にコンタクトホールを形成する際
に、タングステン膜をエッチングストッパとする工程と
を備えたことをその要旨とする。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the fourth or fifth aspect, a step of forming an interlayer insulating film on the device formed in the above step, A step of using a tungsten film as an etching stopper when forming a contact hole in the film.

【0024】請求項7に記載の発明は、CVD法を用い
てタングステン膜を形成する工程と、タングステン膜上
に層間絶縁膜を形成する工程と、層間絶縁膜にコンタク
トホールを形成する際に、タングステン膜をエッチング
ストッパとする工程とを備えたことをその要旨とする。
According to a seventh aspect of the present invention, there is provided a method of forming a tungsten film using a CVD method, forming an interlayer insulating film on the tungsten film, and forming a contact hole in the interlayer insulating film. And a step of using a tungsten film as an etching stopper.

【0025】請求項8に記載の発明は、請求項7に記載
の半導体装置の製造方法において、選択タングステンC
VD法を用いて、前記コンタクトホールの底部から露出
したタングステン膜上にタングステンを選択的に成長さ
せてタングステンプラグを形成する工程を備えたことを
その要旨とする。
According to an eighth aspect of the present invention, in the method of manufacturing a semiconductor device according to the seventh aspect, the selective tungsten C
The gist of the present invention is that a step of selectively growing tungsten on a tungsten film exposed from the bottom of the contact hole by using a VD method to form a tungsten plug is provided.

【0026】尚、特許請求の範囲および課題を解決する
ための手段に記載の「第1の導電膜」は、発明の実施の
形態に記載の「アルミニウム合金膜53」に相当し、同
じく「第2の導電膜」は「タングステン膜1」に相当
し、同じく「導電膜」は「チタン膜11」に相当する。
The “first conductive film” described in the claims and the means for solving the problems corresponds to the “aluminum alloy film 53” described in the embodiment of the present invention, and the “first conductive film” also The “conductive film 2” corresponds to the “tungsten film 1”, and the “conductive film” also corresponds to the “titanium film 11”.

【0027】[0027]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1実施形態)以下、本発明を具体化した第1実施形
態の製造方法を図面に従って説明する。尚、本実施形態
において、図4に示した従来の形態と同じ構成部材につ
いては符号を等しくしてその詳細な説明を省略する。
(First Embodiment) A manufacturing method according to a first embodiment of the present invention will be described below with reference to the drawings. In the present embodiment, the same components as those of the conventional embodiment shown in FIG.

【0028】図1は、本実施形態によるアルミニウム合
金配線の形成方法を示す概略断面図である。 工程1(図1(a)参照);半導体基板51上に絶縁膜
52を形成する。次に、PVD法を用いて、絶縁膜52
上にアルミニウム合金膜53(膜厚;5500Å、組
成;シリコン:1%,銅:0.5%)を形成する。続い
て、PVD法を用いて、アルミニウム合金膜53上にタ
ングステン膜1(膜厚;1000Å)を形成する。そし
て、タングステン膜1上にフォトレジスト膜から成るレ
ジストパターン54を形成する。
FIG. 1 is a schematic sectional view showing the method for forming the aluminum alloy wiring according to the present embodiment. Step 1 (see FIG. 1A): An insulating film 52 is formed on a semiconductor substrate 51. Next, the insulating film 52 is formed using the PVD method.
An aluminum alloy film 53 (thickness: 5500 °, composition; silicon: 1%, copper: 0.5%) is formed thereon. Subsequently, a tungsten film 1 (thickness: 1000 °) is formed on the aluminum alloy film 53 by using the PVD method. Then, a resist pattern 54 made of a photoresist film is formed on the tungsten film 1.

【0029】工程2(図1(b)参照);レジストパタ
ーン54をエッチング用マスクとして使用する異方性エ
ッチング法を用いて、タングステン膜1をパターニング
する。
Step 2 (see FIG. 1B): The tungsten film 1 is patterned using an anisotropic etching method using the resist pattern 54 as an etching mask.

【0030】ここで、異方性エッチング法にはRIE
(Reactive Ion Etching)法を用い、そのエッチング条
件は、エッチングガス;SF6 , N2 、ガス流量;SF
6 /N 2 =80/40sccm、高周波(RF)電力;40
0W、チャンバー圧力;150mT、カソード温度;7
0℃である。
Here, RIE is used for the anisotropic etching method.
(Reactive Ion Etching) method
The subject is etching gas; SF6, NTwo, Gas flow rate; SF
6/ N Two= 80/40 sccm, radio frequency (RF) power; 40
0 W, chamber pressure; 150 mT, cathode temperature; 7
0 ° C.

【0031】工程3(図1(c)参照);パターニング
されたタングステン膜1をエッチング用マスクとして使
用する異方性エッチング法を用いて、アルミニウム合金
膜53をエッチングすることにより、アルミニウム合金
膜53から成るアルミニウム合金配線55を形成する。
Step 3 (see FIG. 1C): The aluminum alloy film 53 is etched by using an anisotropic etching method using the patterned tungsten film 1 as an etching mask. Is formed.

【0032】ここで、異方性エッチング法にはRIE法
を用い、そのエッチング条件は、エッチングガス;BC
3 ,Cl2 ,N2 、ガス流量;BCl3 /Cl2 /N
2 =40/60/20sccm、高周波(RF)電力;40
0W、チャンバー圧力;30mT、カソード温度;70
℃である。
Here, the RIE method is used for the anisotropic etching method, and the etching condition is an etching gas;
l 3 , Cl 2 , N 2 , gas flow rate; BCl 3 / Cl 2 / N
2 = 40/60/20 sccm, radio frequency (RF) power; 40
0 W, chamber pressure; 30 mT, cathode temperature; 70
° C.

【0033】このように、本実施形態によれば、以下の
作用および効果を得ることができる。 (1)アルミニウム合金膜53上にタングステン膜1を
形成する。次に、フッ素系ガスを主成分とするエッチン
グガスを用い、レジストパターン54をエッチング用マ
スクとする異方性エッチング法により、タングステン膜
1をパターニングする。続いて、塩素系ガスを主成分と
するエッチングガスを用い、パターニングされたタング
ステン膜1をエッチング用マスクとする異方性エッチン
グ法により、アルミニウム合金膜53をパターニングす
る。
As described above, according to the present embodiment, the following operations and effects can be obtained. (1) The tungsten film 1 is formed on the aluminum alloy film 53. Next, the tungsten film 1 is patterned by an anisotropic etching method using an etching gas containing a fluorine-based gas as a main component and using the resist pattern 54 as an etching mask. Subsequently, the aluminum alloy film 53 is patterned by an anisotropic etching method using the patterned tungsten film 1 as an etching mask using an etching gas mainly containing a chlorine-based gas.

【0034】(2)工程2において、レジストパターン
54はフッ素系ガスには侵されない。また、タングステ
ン膜1の膜厚が薄いため、レジストパターン54はプラ
ズマによる物理的反応によってエッチングされるもの
の、その膜減りは小さく膜厚および幅はほとんど減少し
ない。言い換えれば、工程2においてレジストパターン
54の幅が減少しないように、工程1においてタングス
テン膜1の膜厚を薄く設定しておく。尚、工程3におい
て、タングステン膜1とアルミニウム合金膜53とのエ
ッチングレートの比は50以上ある。従って、タングス
テン膜1の膜厚を薄くすることができる。
(2) In the step 2, the resist pattern 54 is not affected by the fluorine-based gas. Further, since the thickness of the tungsten film 1 is small, the resist pattern 54 is etched by a physical reaction due to plasma, but the film thickness is small and the film thickness and width are hardly reduced. In other words, the thickness of the tungsten film 1 is set to be small in step 1 so that the width of the resist pattern 54 does not decrease in step 2. In step 3, the etching rate ratio between the tungsten film 1 and the aluminum alloy film 53 is 50 or more. Therefore, the thickness of the tungsten film 1 can be reduced.

【0035】異方性エッチング法によれば、パターニン
グされたタングステン膜1の幅はレジストパターン54
の幅と等しくなる。つまり、図1(a)に示すように、
レジストパターン54の幅を所望の値W1に設定してお
けば、図1(b)に示すように、パターニングされたタ
ングステン膜1の幅も値W1になる。
According to the anisotropic etching method, the width of the patterned tungsten film 1 is determined by the resist pattern 54.
Is equal to the width of That is, as shown in FIG.
If the width of the resist pattern 54 is set to a desired value W1, as shown in FIG. 1B, the width of the patterned tungsten film 1 also becomes the value W1.

【0036】(3)工程2において、アルミニウム合金
膜53はフッ素系ガスではほとんどエッチングされない
ため、アルミニウム合金膜53がパターニングされた
り、その表面が荒れたりすることはない。
(3) In step 2, since the aluminum alloy film 53 is hardly etched by a fluorine-based gas, the aluminum alloy film 53 is not patterned or its surface is not roughened.

【0037】(4)工程3において、レジストパターン
54は、塩素系ガスには侵されないものの、プラズマに
よる物理的反応によってエッチングされ、大きな膜減り
を起こして膜厚および幅が減少する。一方、タングステ
ン膜1は塩素系ガスではほとんどエッチングされないた
め、その膜厚および幅はほとんど減少しない。
(4) In step 3, the resist pattern 54 is not attacked by the chlorine-based gas, but is etched by a physical reaction due to plasma, causing a large decrease in film thickness and a decrease in film thickness and width. On the other hand, since the tungsten film 1 is hardly etched by the chlorine-based gas, its thickness and width hardly decrease.

【0038】異方性エッチング法によれば、アルミニウ
ム合金配線55の幅はパターニングされたタングステン
膜1の幅と等しくなる。つまり、図1(b)に示すよう
に、パターニングされたタングステン膜1の幅が値W1
であれば、図1(c)に示すように、アルミニウム合金
配線55の幅も値W1になる。
According to the anisotropic etching method, the width of the aluminum alloy wiring 55 is equal to the width of the patterned tungsten film 1. That is, as shown in FIG. 1B, the width of the patterned tungsten film 1 has a value W1.
Then, as shown in FIG. 1C, the width of the aluminum alloy wiring 55 also becomes the value W1.

【0039】(5)上記(2)(4)より、レジストパ
ターン54の幅を所望の値W1に設定しておけば、アル
ミニウム合金配線55の幅も同じ値W1にすることがで
きる。従って、本実施形態のアルミニウム合金配線の形
成方法によれば、配線幅が微細化してもその幅を所望の
値にすることができる。
(5) From the above (2) and (4), if the width of the resist pattern 54 is set to a desired value W1, the width of the aluminum alloy wiring 55 can be set to the same value W1. Therefore, according to the method for forming an aluminum alloy wiring of the present embodiment, even if the wiring width is reduced, the width can be set to a desired value.

【0040】ところで、タングステン膜1の膜厚は、3
00〜2000Åの範囲に設定するのが適当であり、望
ましくは500〜1000Åの範囲に設定すればよい。
この範囲より厚くなると、配線層が厚くなって層間絶縁
膜の平坦性が悪化する上に、タングステン膜1自体の加
工が難しくなるという傾向がある。反対に、この範囲よ
り薄くなるとタングステン膜1の結晶性が悪化するとい
う傾向がある。
The thickness of the tungsten film 1 is 3
It is appropriate to set the angle in the range of 00 to 2000 °, preferably, in the range of 500 to 1000 °.
If the thickness is larger than this range, the wiring layer becomes thick, the flatness of the interlayer insulating film is deteriorated, and the processing of the tungsten film 1 itself tends to be difficult. Conversely, if the thickness is smaller than this range, the crystallinity of the tungsten film 1 tends to deteriorate.

【0041】また、アルミニウム合金膜53とタングス
テン膜1の膜厚の比(アルミニウム合金膜53/タング
ステン膜1)は、4〜20の範囲に設定するのが適当で
あり、望ましくは6〜10の範囲に設定すればよい。こ
の範囲より大きくなると、アルミニウム合金膜53自体
の加工が難しくなるという傾向がある。反対に、この範
囲より小さくなると配線抵抗が高くなるという傾向があ
る。
The ratio of the thickness of the aluminum alloy film 53 to the thickness of the tungsten film 1 (aluminum alloy film 53 / tungsten film 1) is suitably set in the range of 4 to 20, preferably 6 to 10. What is necessary is just to set to a range. If it is larger than this range, it tends to be difficult to process the aluminum alloy film 53 itself. Conversely, when the distance is smaller than this range, the wiring resistance tends to increase.

【0042】尚、第1実施形態は以下のように変更して
もよく、その場合でも同様の作用および効果を得ること
ができる。 〔1〕アルミニウム合金膜53の下層(アルミニウム合
金膜53と絶縁膜52の間)にバリアメタル膜を形成す
る。また、アルミニウム合金膜53の上層(アルミニウ
ム合金膜53とタングステン膜1の間)にキャップメタ
ル膜を形成する。そのバリアメタル膜またはキャップメ
タル膜としては、チタン,チタン合金,窒化チタンなど
を用いる。
Note that the first embodiment may be modified as follows, and the same operation and effect can be obtained in such a case. [1] A barrier metal film is formed below the aluminum alloy film 53 (between the aluminum alloy film 53 and the insulating film 52). Further, a cap metal film is formed on the aluminum alloy film 53 (between the aluminum alloy film 53 and the tungsten film 1). As the barrier metal film or the cap metal film, titanium, a titanium alloy, titanium nitride, or the like is used.

【0043】〔2〕工程2において用いるエッチングガ
スを、SF6 以外の適宜なフッ素系ガスを主成分とする
ガスに置き代える。つまり、フッ素系ガスとしては、F
2 ,SF6 ,CF4 ,NF3 ,CHF3 ,CH2 2
2 6 ,C3 8 からなるグループから選択された少
なくとも一つのガスを含むものとする。
[2] The etching gas used in step 2 is replaced with a gas mainly composed of a suitable fluorine-based gas other than SF 6 . That is, as the fluorine-based gas, F
2 , SF 6 , CF 4 , NF 3 , CHF 3 , CH 2 F 2 ,
It shall include at least one gas selected from the group consisting of C 2 F 6 and C 3 F 8 .

【0044】〔3〕工程3において用いるエッチングガ
スを、Cl2 ,BCl3 以外の適宜な塩素系ガスを主成
分とするガスに置き代える。つまり、塩素系ガスとして
は、Cl2 ,BCl3 ,CCl4 ,CCl2 ,SiCl
4 ,SiH2 Cl2 ,PCl 3 からなるグループから選
択された少なくとも一つのガスを含むものとする。
[3] Etching gas used in step 3
To ClTwo, BClThreeOther suitable chlorine-based gases
Replace with the gas to be replaced. In other words, as chlorine-based gas
Is ClTwo, BClThree, CClFour, CClTwo, SiCl
Four, SiHTwoClTwo, PCl ThreeSelected from the group consisting of
It shall contain at least one selected gas.

【0045】〔4〕タングステン膜1上にアルミニウム
合金膜53を形成する。次に、フッ素系ガスを主成分と
するエッチングガスを用い、レジストパターン54をエ
ッチング用マスクとする異方性エッチング法により、ア
ルミニウム合金膜53をパターニングする。続いて、塩
素系ガスを主成分とするエッチングガスを用い、パター
ニングされたアルミニウム合金膜53をエッチング用マ
スクとする異方性エッチング法により、タングステン膜
1をパターニングする。
[4] An aluminum alloy film 53 is formed on the tungsten film 1. Next, the aluminum alloy film 53 is patterned by an anisotropic etching method using an etching gas containing a fluorine-based gas as a main component and using the resist pattern 54 as an etching mask. Subsequently, the tungsten film 1 is patterned by an anisotropic etching method using the patterned aluminum alloy film 53 as an etching mask, using an etching gas mainly containing a chlorine-based gas.

【0046】〔5〕アルミニウム合金膜53を、塩素系
ガスのみによってエッチングされる他の金属(アルミニ
ウム単体、クロム、銅、鉄など)の膜に置き代える。 〔6〕タングステン膜1を、フッ素系ガスのみによって
エッチングされる他の金属(タンタルなど)の膜に置き
代える。
[5] The aluminum alloy film 53 is replaced with a film of another metal (aluminum alone, chromium, copper, iron, etc.) which is etched only by chlorine-based gas. [6] The tungsten film 1 is replaced with a film of another metal (such as tantalum) etched only by a fluorine-based gas.

【0047】〔7〕タングステン膜1を形成する際に、
PVD法ではなく、ブランケット・タングステンCVD
法を用いる。 (第2実施形態)以下、本発明を具体化した第2実施形
態の製造方法を図面に従って説明する。尚、本実施形態
において、図5および図6に示した従来の形態と同じ構
成部材については符号を等しくしてその詳細な説明を省
略する。
[7] When the tungsten film 1 is formed,
Blanket tungsten CVD, not PVD
Method. (Second Embodiment) A manufacturing method according to a second embodiment of the present invention will be described below with reference to the drawings. In the present embodiment, the same components as those of the conventional embodiment shown in FIGS. 5 and 6 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0048】図2および図3は、本実施形態による多層
配線構造の形成方法を示す概略断面図である。 工程1(図2(a)参照);半導体基板51上に絶縁膜
52を形成する。次に、PVD法を用いて、絶縁膜52
上にアルミニウム合金膜53とチタン膜11(膜厚;3
00Å)とを順次形成する。
FIG. 2 and FIG. 3 are schematic sectional views showing the method for forming the multilayer wiring structure according to the present embodiment. Step 1 (see FIG. 2A); an insulating film 52 is formed on the semiconductor substrate 51. Next, the insulating film 52 is formed using the PVD method.
An aluminum alloy film 53 and a titanium film 11 (thickness: 3
00Å) are sequentially formed.

【0049】続いて、ブランケット・タングステンCV
D法を用いて、平坦なチタン膜11の全面にタングステ
ン膜12(膜厚;800Å)を形成する。ここで、タン
グステン膜12の形成には、成膜温度;450℃、圧
力;2Torrで、六弗化タングステン(WF6 ,流量;1
2sccm)のシラン(SiH4 ,流量;3sccm)による還
元法を用いる。
Then, blanket tungsten CV
Using a method D, a tungsten film 12 (thickness: 800 °) is formed on the entire surface of the flat titanium film 11. Here, the tungsten film 12 is formed at a film forming temperature of 450 ° C., a pressure of 2 Torr, and tungsten hexafluoride (WF 6 , flow rate: 1).
A reduction method using silane (SiH 4 , flow rate: 3 sccm) of 2 sccm) is used.

【0050】工程2(図2(b)参照);通常のフォト
リソグラフィ技術と異方性エッチング法とを用いて、ア
ルミニウム合金膜53,チタン膜11,タングステン膜
12をパターニングする。その結果、アルミニウム合金
膜53,チタン膜11,タングステン膜12の積層構造
から成る第1層配線13が形成される。次に、上記の工
程で形成されたデバイスの全面に層間絶縁膜62(膜
厚;6000Å)を形成する。続いて、通常のフォトリ
ソグラフィ技術と異方性エッチング法とを用いて、層間
絶縁膜62にコンタクトホール63を形成する。このコ
ンタクトホール63の形成に際して、タングステン膜1
2は層間絶縁膜62のエッチングストッパとして機能す
る。
Step 2 (see FIG. 2B): The aluminum alloy film 53, the titanium film 11, and the tungsten film 12 are patterned by using ordinary photolithography and anisotropic etching. As a result, the first layer wiring 13 having a laminated structure of the aluminum alloy film 53, the titanium film 11, and the tungsten film 12 is formed. Next, an interlayer insulating film 62 (thickness: 6000 °) is formed on the entire surface of the device formed in the above steps. Subsequently, a contact hole 63 is formed in the interlayer insulating film 62 by using a usual photolithography technique and an anisotropic etching method. When forming the contact hole 63, the tungsten film 1
2 functions as an etching stopper for the interlayer insulating film 62.

【0051】工程3(図3(a)参照);選択タングス
テンCVD法を用いて、コンタクトホール63の底部か
ら露出したタングステン膜12上にタングステンを選択
的に形成する。その結果、コンタクトホール63の内部
はタングステンによって埋め込まれ、そのタングステン
から成るタングステンプラグ14が形成される。
Step 3 (see FIG. 3A): Tungsten is selectively formed on the tungsten film 12 exposed from the bottom of the contact hole 63 by using a selective tungsten CVD method. As a result, the inside of the contact hole 63 is filled with tungsten, and the tungsten plug 14 made of the tungsten is formed.

【0052】ここで、タングステンプラグ14の形成に
は、成膜温度;300℃、圧力;10mTorr で、六弗化
タングステン(流量;10sccm)のシラン(流量;6sc
cm)による還元法を用いる。
Here, the tungsten plug 14 is formed by forming silane (flow rate: 6 sccm) of tungsten hexafluoride (flow rate: 10 sccm) at a film forming temperature: 300 ° C., pressure: 10 mTorr.
cm).

【0053】工程3(図3(b)参照);PVD法を用
いて、タングステンプラグ14および層間絶縁膜62の
上にアルミニウム合金膜67と窒化チタン膜68とを順
次形成する。次に、通常のフォトリソグラフィ技術と異
方性エッチング法とを用いて、アルミニウム合金膜67
および窒化チタン膜68をパターニングする。その結
果、アルミニウム合金膜67および窒化チタン膜68と
の積層構造から成る第2層配線72が形成される。
Step 3 (see FIG. 3B): An aluminum alloy film 67 and a titanium nitride film 68 are sequentially formed on the tungsten plug 14 and the interlayer insulating film 62 by using the PVD method. Next, the aluminum alloy film 67 is formed using ordinary photolithography and anisotropic etching.
Then, the titanium nitride film 68 is patterned. As a result, a second layer wiring 72 having a laminated structure of the aluminum alloy film 67 and the titanium nitride film 68 is formed.

【0054】このようにして、タングステンプラグ14
によって電気的に接続された第1層配線13と第2層配
線72とから成る多層配線構造が形成される。このよう
に、本実施形態によれば、以下の作用および効果を得る
ことができる。
Thus, the tungsten plug 14
Thus, a multilayer wiring structure including the first layer wiring 13 and the second layer wiring 72 electrically connected to each other is formed. As described above, according to the present embodiment, the following operations and effects can be obtained.

【0055】{1}アルミニウム合金膜53上にチタン
膜11を形成する。次に、ブランケット・タングステン
CVD法を用いて、チタン膜11の全面にタングステン
膜12を形成する。続いて、各膜53,11,12をパ
ターニングして第1層配線13を形成する。次に、第1
層配線13上に層間絶縁膜62を形成し、層間絶縁膜6
2にコンタクトホール63を形成する。続いて、選択タ
ングステンCVD法を用いて、コンタクトホール63の
底部から露出したタングステン膜12上にタングステン
膜を選択的に成長させてタングステンプラグ14を形成
する。次に、タングステンプラグ14上に第2層配線7
2を形成する。
{1} A titanium film 11 is formed on the aluminum alloy film 53. Next, a tungsten film 12 is formed on the entire surface of the titanium film 11 by using a blanket tungsten CVD method. Subsequently, the first layers 13 are formed by patterning the films 53, 11, and 12. Next, the first
An interlayer insulating film 62 is formed on the layer wiring 13 and the interlayer insulating film 6 is formed.
Then, a contact hole 63 is formed in FIG. Subsequently, a tungsten film is selectively grown on the tungsten film 12 exposed from the bottom of the contact hole 63 by using a selective tungsten CVD method to form a tungsten plug 14. Next, the second layer wiring 7 is formed on the tungsten plug 14.
Form 2

【0056】{2}工程1において、タングステン膜1
2は平坦なチタン膜11の全面に形成される。従って、
タングステン膜12の段差被覆性は問われないため、タ
ングステン膜12を形成する際の六弗化タングステンの
分圧を低くすることができる。ブランケット・タングス
テンCVD法において、六弗化タングステンの分圧が低
い場合には、チタン膜11上にタングステン膜12を容
易に形成することができる。
{2} In step 1, the tungsten film 1
2 is formed on the entire surface of the flat titanium film 11. Therefore,
Since the step coverage of the tungsten film 12 does not matter, the partial pressure of tungsten hexafluoride at the time of forming the tungsten film 12 can be reduced. In the blanket tungsten CVD method, when the partial pressure of tungsten hexafluoride is low, the tungsten film 12 can be easily formed on the titanium film 11.

【0057】ここで、チタン膜11は、アルミニウム合
金膜53とタングステン膜12とのコンタクト抵抗を下
げる機能もある。 {3}工程2において、第1層配線13をパターニング
する際には、タングステン膜12がフォトリソグラフィ
における反射防止膜として機能する。ここで、タングス
テン膜12はブランケット・タングステンCVD法を用
いて形成されるため、その反射率の制御は容易であり、
有効な反射防止膜として利用することができる。
Here, the titanium film 11 also has a function of reducing the contact resistance between the aluminum alloy film 53 and the tungsten film 12. In {3} step 2, when patterning the first layer wiring 13, the tungsten film 12 functions as an antireflection film in photolithography. Here, since the tungsten film 12 is formed by using a blanket tungsten CVD method, the reflectance can be easily controlled.
It can be used as an effective anti-reflection film.

【0058】ちなみに、フォトリソグラフィにおける露
光光の波長が436nmの場合、アルミニウム合金膜53
の反射率がシリコン比の200%であるのに対して、タ
ングステン膜12の反射率はシリコン比の80%程度と
なる。一方、図5に示す窒化チタン膜61の反射率はシ
リコン比の75%程度である。従って、本実施形態によ
れば、従来の形態に比べて遜色なく、第1層配線13を
所望の配線幅にパターニングすることができる。
Incidentally, when the wavelength of the exposure light in photolithography is 436 nm, the aluminum alloy film 53
Is 200% of the silicon ratio, whereas the reflectance of the tungsten film 12 is about 80% of the silicon ratio. On the other hand, the reflectance of the titanium nitride film 61 shown in FIG. 5 is about 75% of the silicon ratio. Therefore, according to the present embodiment, the first layer wiring 13 can be patterned into a desired wiring width, as in the conventional embodiment.

【0059】{4}工程2において、層間絶縁膜62と
してシリコン酸化膜を用いた場合、タングステンと酸化
シリコンとのエッチングレートの比は大きいため、コン
タクトホール63が深くなっても、タングステン膜12
は層間絶縁膜62のエッチングストッパとして十分に機
能する。その結果、アルミニウム合金膜53が不要にエ
ッチングされる恐れはなく、複数個のコンタクトホール
63を同時に形成する際に、各コンタクトホール63の
深さにバラツキがある場合でも、第1層配線13の断線
や電気抵抗の増大を確実に回避することができる。
{4} In the step 2, when a silicon oxide film is used as the interlayer insulating film 62, the etching rate ratio between tungsten and silicon oxide is large.
Functions sufficiently as an etching stopper for the interlayer insulating film 62. As a result, there is no possibility that the aluminum alloy film 53 is unnecessarily etched, and even when the plurality of contact holes 63 are simultaneously formed, even if the depths of the Disconnection and increase in electric resistance can be reliably avoided.

【0060】{5}工程3において、コンタクトホール
63の底部にはタングステン膜12が露出しているた
め、選択タングステンCVD法を用いれば、タングステ
ン膜12上に選択的にタングステン膜を成膜してタング
ステンプラグ14を形成することができる。そのため、
コンタクトホール63が深くなっても、その内部をタン
グステンプラグ14によって完全に埋め込むことは容易
であり、第1層配線71と第2層配線72との良好な電
気的接続を得ることができる。
In the step {5}, since the tungsten film 12 is exposed at the bottom of the contact hole 63, the tungsten film is selectively formed on the tungsten film 12 by using the selective tungsten CVD method. The tungsten plug 14 can be formed. for that reason,
Even if the contact hole 63 becomes deep, it is easy to completely fill the inside with the tungsten plug 14, and a good electrical connection between the first layer wiring 71 and the second layer wiring 72 can be obtained.

【0061】ところで、タングステン膜12の膜厚は、
タングステン膜1と同様の理由により、300〜200
0Åの範囲に設定するのが適当であり、望ましくは50
0〜1000Åの範囲に設定すればよい。
Incidentally, the thickness of the tungsten film 12 is
For the same reason as for the tungsten film 1, 300 to 200
It is appropriate to set it in the range of 0 °, preferably 50 °.
What is necessary is just to set in the range of 0-1000 degree | times.

【0062】また、チタン膜11の膜厚は、タングステ
ン膜1と同様の理由により、200〜1000Åの範囲
に設定するのが適当であり、望ましくは300〜500
Åの範囲に設定すればよい。
The thickness of the titanium film 11 is suitably set in the range of 200 to 1000 ° for the same reason as that of the tungsten film 1, preferably 300 to 500 °.
What is necessary is just to set in the range of Å.

【0063】尚、第2実施形態は以下のように変更して
もよく、その場合でも同様の作用および効果を得ること
ができる。 〔1〕チタン膜11を窒化チタン膜またはタングステン
チタン合金膜に置き代える。
The second embodiment may be modified as described below, and the same operation and effect can be obtained in such a case. [1] The titanium film 11 is replaced with a titanium nitride film or a tungsten titanium alloy film.

【0064】〔2〕第2実施形態と第1実施形態とを併
用する。すなわち、第2実施形態の工程2において、第
1層配線13をパターニングする際に、まず、フッ素系
ガスを主成分とするエッチングガスを用い、タングステ
ン膜12上に形成したレジストパターンをエッチング用
マスクとする異方性エッチング法により、タングステン
膜12をパターニングする。続いて、塩素系ガスを主成
分とするエッチングガスを用い、パターニングされたタ
ングステン膜12をエッチング用マスクとする異方性エ
ッチング法により、チタン膜11およびアルミニウム合
金膜53をパターニングする。
[2] The second embodiment and the first embodiment are used together. That is, in patterning the first layer wiring 13 in step 2 of the second embodiment, first, an etching gas containing a fluorine-based gas as a main component is used, and a resist pattern formed on the tungsten film 12 is etched. The tungsten film 12 is patterned by the anisotropic etching method described below. Subsequently, the titanium film 11 and the aluminum alloy film 53 are patterned by an anisotropic etching method using an etching gas containing a chlorine-based gas as a main component and using the patterned tungsten film 12 as an etching mask.

【0065】この場合、上記{3}のように、タングス
テン膜12は有効な反射防止膜として機能するため、タ
ングステン膜12を正確に所望の配線幅にパターニング
することができる。その結果、第1層配線13をも正確
に所望の配線幅にパターニングすることができる。
In this case, as described in {3}, the tungsten film 12 functions as an effective anti-reflection film, so that the tungsten film 12 can be accurately patterned to a desired wiring width. As a result, the first layer wiring 13 can also be accurately patterned to a desired wiring width.

【0066】以上、各実施形態について説明したが、各
実施形態から把握できる請求項以外の技術的思想につい
て以下に記載する。 (イ)請求項7または請求項8に記載の半導体装置の製
造方法において、前記タングステン膜は、チタン膜、窒
化チタン膜、チタンタングステン合金膜から成るグルー
プから選択されたいずれか一つの膜の上に形成された半
導体装置の製造方法。
Although the embodiments have been described above, technical ideas other than the claims that can be grasped from the embodiments will be described below. (A) In the method of manufacturing a semiconductor device according to claim 7 or 8, the tungsten film is formed on a film selected from the group consisting of a titanium film, a titanium nitride film, and a titanium tungsten alloy film. Of manufacturing a semiconductor device formed in a semiconductor device.

【0067】(ロ)上記(イ)において、チタン膜、窒
化チタン膜、チタンタングステン合金膜から成るグルー
プから選択されたいずれか一つの膜は、アルミニウム合
金膜上に形成された半導体装置の製造方法。
(B) In the above (A), any one of the films selected from the group consisting of a titanium film, a titanium nitride film, and a titanium tungsten alloy film is formed on an aluminum alloy film. .

【0068】[0068]

【発明の効果】請求項1〜6のいずれか1項に記載の発
明によれば、所望の配線幅の微細な配線を備えた半導体
装置の製造方法を提供することができる。
According to the invention described in any one of the first to sixth aspects, it is possible to provide a method of manufacturing a semiconductor device provided with fine wiring having a desired wiring width.

【0069】請求項7または請求項8のいずれか1項に
記載の発明によれば、各配線層の電気抵抗が低く、且
つ、各配線層間の電気的接続が良好な多層配線構造を備
えた半導体装置の製造方法を提供することができる。
According to the invention as set forth in any one of claims 7 and 8, a multilayer wiring structure having a low electric resistance of each wiring layer and good electric connection between the wiring layers is provided. A method for manufacturing a semiconductor device can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施形態の製造工程を説明するための概略
断面図。
FIG. 1 is a schematic cross-sectional view for explaining a manufacturing process according to a first embodiment.

【図2】第2実施形態の製造工程を説明するための概略
断面図。
FIG. 2 is a schematic cross-sectional view illustrating a manufacturing process according to a second embodiment.

【図3】第2実施形態の製造工程を説明するための概略
断面図。
FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process according to a second embodiment.

【図4】従来の形態の製造工程を説明するための概略断
面図。
FIG. 4 is a schematic cross-sectional view for explaining a conventional manufacturing process.

【図5】従来の形態の製造工程を説明するための概略断
面図。
FIG. 5 is a schematic cross-sectional view for explaining a conventional manufacturing process.

【図6】従来の形態の製造工程を説明するための概略断
面図。
FIG. 6 is a schematic cross-sectional view for explaining a conventional manufacturing process.

【符号の説明】[Explanation of symbols]

1…第2の導電膜としてのタングステン膜 11…導電膜としてのチタン膜 12…タングステン膜 13…第1層配線 14…タングステンプラグ 53…第1の導電膜としてのアルミニウム合金膜 62…層間絶縁膜 63…コンタクトホール DESCRIPTION OF SYMBOLS 1 ... Tungsten film as a 2nd conductive film 11 ... Titanium film as a conductive film 12 ... Tungsten film 13 ... First layer wiring 14 ... Tungsten plug 53 ... Aluminum alloy film as a 1st conductive film 62 ... Interlayer insulating film 63… Contact hole

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 エッチングガスの異なる第1および第2
の導電膜を積層形成し、第2の導電膜をエッチングマス
クとして第1の導電膜をパターニングする半導体装置の
製造方法。
A first and a second etching gas having different etching gases.
A method of manufacturing a semiconductor device, comprising forming a conductive film in a stacked manner and patterning the first conductive film using the second conductive film as an etching mask.
【請求項2】 第1の導電膜を形成する工程と、第1の
導電膜は塩素系ガスのみによってエッチングされること
と、 第1の導電膜上に第2の導電膜を形成する工程と、第2
の導電膜はフッ素系ガスのみによってエッチングされる
ことと、 第2の導電膜上にフォトレジスト膜から成るレジストパ
ターンを形成する工程と、 フッ素系ガスを主成分とするエッチングガスを用い、レ
ジストパターンをエッチング用マスクとして、第2の導
電膜をパターニングする工程と、 塩素系ガスを主成分とするエッチングガスを用い、パタ
ーニングされた第2の導電膜をエッチング用マスクとし
て、第1の導電膜をパターニングする工程とを備えた半
導体装置の製造方法。
A step of forming a first conductive film, a step of etching the first conductive film only with a chlorine-based gas, and a step of forming a second conductive film on the first conductive film. , Second
Forming a resist pattern formed of a photoresist film on the second conductive film; and forming a resist pattern using an etching gas containing a fluorine-based gas as a main component. Patterning the second conductive film using as a mask for etching; and etching the first conductive film using the patterned second conductive film as an etching mask using an etching gas containing a chlorine-based gas as a main component. Patterning a semiconductor device.
【請求項3】 第1の導電膜を形成する工程と、第1の
導電膜はフッ素系ガスのみによってエッチングされるこ
とと、 第1の導電膜上に第2の導電膜を形成する工程と、第2
の導電膜は塩素系ガスのみによってエッチングされるこ
とと、 第2の導電膜上にフォトレジスト膜から成るレジストパ
ターンを形成する工程と、 塩素系ガスを主成分とするエッチングガスを用い、レジ
ストパターンをエッチング用マスクとして、第2の導電
膜をパターニングする工程と、 フッ素系ガスを主成分とするエッチングガスを用い、パ
ターニングされた第2の導電膜をエッチング用マスクと
して、第1の導電膜をパターニングする工程とを備えた
半導体装置の製造方法。
Forming a first conductive film, etching the first conductive film only with a fluorine-based gas, and forming a second conductive film on the first conductive film; , Second
The conductive film is etched only by a chlorine-based gas, forming a resist pattern of a photoresist film on the second conductive film, and etching the resist pattern using an etching gas containing a chlorine-based gas as a main component. Patterning the second conductive film by using as a mask for etching, and etching the first conductive film using the patterned second conductive film as an etching mask by using an etching gas containing a fluorine-based gas as a main component. Patterning a semiconductor device.
【請求項4】 第1の導電膜を形成する工程と、第1の
導電膜は塩素系ガスのみによってエッチングされること
と、 CVD法を用いて、第1の導電膜上にタングステン膜を
形成する工程と、 タングステン膜上にフォトレジスト膜から成るレジスト
パターンを形成する工程と、 フッ素系ガスを主成分とするエッチングガスを用い、レ
ジストパターンをエッチング用マスクとして、タングス
テン膜をパターニングする工程と、 塩素系ガスを主成分とするエッチングガスを用い、パタ
ーニングされたタングステン膜をエッチング用マスクと
して、第1の導電膜をパターニングする工程とを備えた
半導体装置の製造方法。
4. A step of forming a first conductive film, the first conductive film is etched only with a chlorine-based gas, and a tungsten film is formed on the first conductive film by using a CVD method. Forming a resist pattern made of a photoresist film on the tungsten film; patterning the tungsten film using an etching gas containing a fluorine-based gas as a main component and using the resist pattern as an etching mask; Patterning the first conductive film using an etching gas mainly containing a chlorine-based gas and using the patterned tungsten film as an etching mask.
【請求項5】 CVD法を用いて、導電膜上にタングス
テン膜を形成する工程と、 タングステン膜上にフォトレジスト膜から成るレジスト
パターンを形成する工程と、 レジストパターンをエッチング用マスクとして、タング
ステン膜および導電膜をパターニングする工程とを備え
た半導体装置の製造方法。
5. A step of forming a tungsten film on a conductive film using a CVD method, a step of forming a resist pattern made of a photoresist film on the tungsten film, and a step of forming a tungsten film using the resist pattern as an etching mask. And a step of patterning a conductive film.
【請求項6】 請求項4または請求項5に記載の半導体
装置の製造方法において、 前記の工程で形成されたデバイス上に層間絶縁膜を形成
する工程と、 層間絶縁膜にコンタクトホールを形成する際に、タング
ステン膜をエッチングストッパとする工程とを備えた半
導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 4, wherein an interlayer insulating film is formed on the device formed in the step, and a contact hole is formed in the interlayer insulating film. Using the tungsten film as an etching stopper.
【請求項7】 CVD法を用いてタングステン膜を形成
する工程と、 タングステン膜上に層間絶縁膜を形成する工程と、 層間絶縁膜にコンタクトホールを形成する際に、タング
ステン膜をエッチングストッパとする工程とを備えた半
導体装置の製造方法。
7. A step of forming a tungsten film using a CVD method, a step of forming an interlayer insulating film on the tungsten film, and using the tungsten film as an etching stopper when forming a contact hole in the interlayer insulating film. And a method of manufacturing a semiconductor device.
【請求項8】 請求項7に記載の半導体装置の製造方法
において、 選択タングステンCVD法を用いて、前記コンタクトホ
ールの底部から露出したタングステン膜上にタングステ
ンを選択的に成長させてタングステンプラグを形成する
工程を備えた半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 7, wherein tungsten is selectively grown on a tungsten film exposed from a bottom of said contact hole by using a selective tungsten CVD method to form a tungsten plug. A method for manufacturing a semiconductor device, comprising:
JP7782297A 1997-03-28 1997-03-28 Manufacture of semiconductor device Pending JPH10275801A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7782297A JPH10275801A (en) 1997-03-28 1997-03-28 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7782297A JPH10275801A (en) 1997-03-28 1997-03-28 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH10275801A true JPH10275801A (en) 1998-10-13

Family

ID=13644742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7782297A Pending JPH10275801A (en) 1997-03-28 1997-03-28 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH10275801A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009937A1 (en) * 1999-08-02 2001-02-08 Infineon Technologies North America Corp. Tungsten hard mask for dry etching aluminum-containing layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009937A1 (en) * 1999-08-02 2001-02-08 Infineon Technologies North America Corp. Tungsten hard mask for dry etching aluminum-containing layers

Similar Documents

Publication Publication Date Title
JP2006179853A (en) Forming method of capacitor storage node of semiconductor device
US7772112B2 (en) Method of manufacturing a semiconductor device
JP2002009149A (en) Semiconductor device and its manufacturing method
US20030129825A1 (en) Method for forming multi-layer metal line of semiconductor device
KR20000035246A (en) Method of fabricating a semiconductor structure
US20060094220A1 (en) Methods of forming a metal line in a semiconductor device
CN101295665A (en) Horn shaped contact production method
US7067418B2 (en) Interconnect structure and method for fabricating the same
KR100607323B1 (en) A method for forming a metal line in semiconductor device
JP4543976B2 (en) Connection hole formation method
US7015149B2 (en) Simplified dual damascene process
JPH10116904A (en) Manufacture of semiconductor device
JPH10275801A (en) Manufacture of semiconductor device
KR20070093794A (en) Method for forming contact plug in semiconductor device
KR100850070B1 (en) Method for etching via hole of mim capacitor
JP2008270522A (en) Manufacturing method of semiconductor device
JP2000133711A (en) Semiconductor device and its manufacture
KR100421280B1 (en) Method for forming a metal line of semiconductor device
KR20050005972A (en) Method of manufacturing semiconductor device
JP2001028393A (en) Semiconductor device and manufacture thereof
KR100509434B1 (en) Method for improving photo resist adhesion
KR100780614B1 (en) Method for fabricating semiconductor device
JP2009231496A (en) Method of manufacturing semiconductor device
JPH09321141A (en) Manufacture of semiconductor device
JP2006339479A (en) Multi-layered wiring and manufacturing method thereof