JPH10270375A - Ion implantation method and method for forming mos type transistor using it - Google Patents
Ion implantation method and method for forming mos type transistor using itInfo
- Publication number
- JPH10270375A JPH10270375A JP7117497A JP7117497A JPH10270375A JP H10270375 A JPH10270375 A JP H10270375A JP 7117497 A JP7117497 A JP 7117497A JP 7117497 A JP7117497 A JP 7117497A JP H10270375 A JPH10270375 A JP H10270375A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- ion implantation
- layer
- ions
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体ウエハなど
の被処理物の表面にイオンを注入するイオン注入方法に
関する。The present invention relates to an ion implantation method for implanting ions into the surface of a workpiece such as a semiconductor wafer.
【０００２】[0002]
【従来の技術】半導体集積回路を形成するためには、微
小なＭＯＳ型トランジスタが用いられている。一般にこ
のＭＯＳ型トランジスタは、ソース、ゲート、ドレイン
を有しており、またゲートは下方側が酸化膜であるゲー
ト絶縁膜、上方側がゲート電極となっている。そしてこ
のソースとドレインの間に所定の電圧を付与し、さらに
ゲート電極に対してしきい値電圧を付与すれば、基板の
上方に設けられたＳｉ層内部の空乏層の広がりが変わる
ことにより、電流が電圧によって制御できるようになっ
ている。2. Description of the Related Art A minute MOS transistor is used to form a semiconductor integrated circuit. Generally, this MOS transistor has a source, a gate, and a drain. The gate has an oxide film on the lower side and a gate electrode on the upper side. If a predetermined voltage is applied between the source and the drain, and further a threshold voltage is applied to the gate electrode, the expansion of the depletion layer inside the Si layer provided above the substrate changes, The current can be controlled by the voltage.
【０００３】ここで、ＭＯＳ型トランジスタの微細化が
進むにつれ、このソースとドレインの間隔が短くなり、
そのためこの間の電界が強くなる。しかしながら、この
電界が強くなった状態でＭＯＳ型トランジスタを長時間
作動させると、いわゆるホットキャリアが発生して上記
ＭＯＳ型トランジスタの特性が次第に悪化するという不
良が発生する。Here, as the miniaturization of MOS transistors progresses, the distance between the source and the drain becomes shorter,
Therefore, the electric field during this period becomes strong. However, if the MOS transistor is operated for a long time in a state where the electric field is strong, a defect occurs that so-called hot carriers are generated and the characteristics of the MOS transistor gradually deteriorate.
【０００４】このホットキャリアは、ソース、ドレイン
間の電界が強くなると、この電界によって加速された電
子が、Ｓｉのバンドギャップエネルギーである例えば
１．１ｅＶを越えてしまい、この電子がＳｉ格子と衝突
して電子−正孔対を形成し、この電子−正孔対がゲート
絶縁膜に捕獲されて特性を悪化させるようになってい
る。When the electric field between the source and the drain of the hot carrier becomes strong, electrons accelerated by the electric field exceed the band gap energy of Si, for example, 1.1 eV, and the electrons collide with the Si lattice. As a result, electron-hole pairs are formed, and the electron-hole pairs are captured by the gate insulating film to deteriorate the characteristics.
【０００５】すなわち、上記電子−正孔対のうち正孔は
主にＳｉ基板に流れて基板電流として観測され、また電
子はゲート電圧によって引き寄せられ、必ずしもＳｉ−
ＳｉＯ2 の電位障壁を越えるエネルギを持たずとも、ゲ
ート絶縁膜へと向かい、その一部が捕獲されるようにな
っている。[0005] That is, the holes of the above-mentioned electron-hole pairs mainly flow into the Si substrate and are observed as a substrate current, and the electrons are attracted by the gate voltage.
Even if it does not have energy exceeding the potential barrier of SiO 2 , it goes to the gate insulating film and a part thereof is captured.
【０００６】捕獲された電子は、ゲート電極のしきい値
電圧を変動させ、そのため上記ゲート電極へ所定の電圧
値を付与しても、所定の電流制御が行えない虞が生じ
る。このようなホットキャリアの発生を抑制するため
に、従来、基板のＳｉ層へのイオン注入では、ソースお
よびドレインのそれぞれの領域に低濃度領域を形成し、
電界の高い部分においてこの電界を緩和するようにし
て、上記高濃度領域からのホットキャリアの発生を抑制
している。The trapped electrons cause the threshold voltage of the gate electrode to fluctuate. Therefore, even if a predetermined voltage value is applied to the gate electrode, a predetermined current control may not be performed. Conventionally, in order to suppress the generation of such hot carriers, low-concentration regions are formed in the source and drain regions by ion implantation into the Si layer of the substrate.
The generation of hot carriers from the high-concentration region is suppressed by relaxing the electric field in a portion where the electric field is high.
【０００７】この低濃度領域を形成するためには、ＤＤ
Ｄ（二重ドレイン）やＬＤＤ（低濃度ドレイン）と呼ば
れる方法が存在するが、このうちＬＤＤにおいては、従
来、図４に示すような方法が用いられていた。In order to form this low concentration region, DD
There are methods called D (double drain) and LDD (low-concentration drain). Among these methods, the method shown in FIG. 4 has been conventionally used in LDD.
【０００８】従来、Ｓｉ層１にイオンを打ち込むために
は、図４（ａ）に示すようにイオン注入層であるＳｉ層
１の上部にレジストなどのマスク材２を生成し、このマ
スク材２の上部に所定の第１の露光用マスク３を形成す
る。Conventionally, in order to implant ions into the Si layer 1, as shown in FIG. 4A, a mask material 2 such as a resist is formed on the upper portion of the Si layer 1 which is an ion-implanted layer. A predetermined first exposure mask 3 is formed on top of the mask.
【０００９】この後、図４（ｂ）に示すように上記第１
の露光用マスク３をマスクとして、露光および処理液で
の処理を行い、上記マスク材２を所定の形状に加工し、
そしてレジストパターン３も剥離して第１のマスク４を
形成する。この第１のマスク４が形成された後に、図４
（ｃ）に示すように上記Ｓｉ層１に対して高濃度のイオ
ン注入を行うと、Ｓｉ層１に高濃度領域５が形成され
る。Thereafter, as shown in FIG.
Using the exposure mask 3 as a mask, exposure and treatment with a processing liquid are performed, and the mask material 2 is processed into a predetermined shape.
Then, the resist pattern 3 is also peeled off to form the first mask 4. After the first mask 4 is formed, FIG.
As shown in (c), when high-concentration ion implantation is performed on the Si layer 1, a high-concentration region 5 is formed in the Si layer 1.
【００１０】このイオン注入が終了した後に、図４
（ｄ）に示すように上記第１のマスク４の上部に先程の
レジストパターン３よりも小面積の第２の露光用マスク
６を設け、そして上記と同様のマスク加工およびレジス
ト剥離を行い、図４（ｅ）に示すように上記Ｓｉ層１上
に第１のマスク４よりも小面積の第２のマスク７を形成
する。そして、図４（ｆ）に示すように上記Ｓｉ層１に
対して低濃度のイオン注入を行い、上記ソースおよびド
レイン近傍に低濃度領域８を形成する。After the completion of the ion implantation, FIG.
As shown in (d), a second exposure mask 6 having a smaller area than the previous resist pattern 3 is provided above the first mask 4, and the same mask processing and resist peeling are performed as described above. As shown in FIG. 4E, a second mask 7 having an area smaller than that of the first mask 4 is formed on the Si layer 1. Then, as shown in FIG. 4F, low concentration ions are implanted into the Si layer 1 to form a low concentration region 8 near the source and the drain.
【００１１】[0011]
【発明が解決しようとする課題】ところで、上記のよう
なイオン注入方法によりＬＤＤ構造を形成する場合に
は、以下のような欠点があった。すなわち、上記のよう
なイオン注入方法においては、イオン注入を行うため
に、第１のマスク４および第２のマスク７を形成する必
要があったが、この場合には、マスクを二回形成しなけ
ればならず、またこの第１のマスク４および第２のマス
ク７の生成に応じて、その度ごとにイオンの注入を行わ
なければならないという不具合を生じている。そのた
め、必要となる工程数が多くなり、上記イオン注入に時
間を要するという不具合を生じている。However, when an LDD structure is formed by the above-described ion implantation method, there are the following disadvantages. That is, in the above-described ion implantation method, it is necessary to form the first mask 4 and the second mask 7 in order to perform ion implantation. In this case, the mask is formed twice. The first mask 4 and the second mask 7 have to be implanted each time the first mask 4 and the second mask 7 are generated. For this reason, the number of required steps is increased, which causes a problem that it takes time for the ion implantation.
【００１２】また、上記イオンの注入を行う場合、工程
数が多くなるばかりではなく、例えばマスク材２を加工
する工程数が多くなることにより、マスク材質と下地材
料の加工時の選択が厳しく要求されるという問題をも有
している。When the above-described ion implantation is performed, not only the number of steps is increased but also, for example, the number of steps for processing the mask material 2 is increased. It also has the problem of being done.
【００１３】本発明は上記の事情にもとづきなされたも
ので、その目的とするところは、一回のイオン注入のみ
でＬＤＤ構造を形成可能なイオン注入方法およびこれを
用いたＭＯＳ型トランジスタの形成方法を提供しようと
するものである。The present invention has been made based on the above circumstances, and an object of the present invention is to provide an ion implantation method capable of forming an LDD structure by only one ion implantation and a method of forming a MOS transistor using the same. It is intended to provide.
【００１４】[0014]
【課題を解決するための手段】請求項１記載の発明は、
被処理物表面にマスクを形成し、このマスクを介してイ
オンを打ち込むイオン注入方法において、マスク形状を
端部に向かうにつれて厚さが薄くなるように形成したこ
とを特徴とするイオン注入方法である。According to the first aspect of the present invention,
An ion implantation method in which a mask is formed on a surface of an object to be processed and ions are implanted through the mask, wherein the mask shape is formed so that the thickness decreases toward an end. .
【００１５】請求項２記載の発明は、上記被処理物表面
には予め材質を異にする層状部が設けられており、この
層状部を通過させて上記被処理物にイオンを注入するこ
とを特徴とする請求項１記載のイオン注入方法である。According to a second aspect of the present invention, a layered portion made of a different material is provided on the surface of the object to be processed, and ions are implanted into the object through the layered portion. 2. The ion implantation method according to claim 1, wherein:
【００１６】請求項３記載の発明は、上記マスクは、加
熱処理により端部に向かうにつれて薄くなるように形成
したことを特徴とする請求項１または請求項２記載のイ
オン注入方法である。According to a third aspect of the present invention, there is provided the ion implantation method according to the first or second aspect, wherein the mask is formed so as to become thinner toward an end by heat treatment.
【００１７】請求項４記載の発明は、基板表面にマスク
を形成し、このマスクを介してイオンを打ち込んでＬＤ
Ｄ構造を形成するＭＯＳ型トランジスタの形成方法にお
いて、上記基板表面に形成されたマスクを加熱して、こ
の形状を端部に向かうにつれて薄くなるように形成する
加熱工程と、上記基板にイオン注入を行うイオン注入工
程と、を具備したことを特徴とするＭＯＳ型トランジス
タの形成方法である。According to a fourth aspect of the present invention, an LD is formed by forming a mask on the substrate surface and implanting ions through the mask.
In a method of forming a MOS transistor for forming a D structure, a heating step of heating a mask formed on the surface of the substrate so that the shape becomes thinner toward an end portion, and performing ion implantation on the substrate. And an ion implantation step to be performed.
【００１８】請求項１の発明によると、上記マスク形状
を端部に向かうにつれて厚さが薄くなるように形成して
いるため、上記被処理物に対してこのマスクを介してイ
オン注入を行うと、マスクが厚い位置ではイオンが阻止
されて被処理物まで到達することがなく、またマスクが
薄い位置では所定量のイオンがマスクを突き抜けて、被
処理物にイオンが注入される。そのため、一回のイオン
注入のみで被処理物に高濃度注入領域と、低濃度注入領
域とを形成することが可能となっている。よって、従来
のイオン注入方法のように、例えばマスクを二回形成
し、このマスクに応じて複数回のイオン注入を行う必要
がなくなる。According to the first aspect of the present invention, since the mask is formed so that the thickness decreases toward the end, ion implantation is performed on the object through the mask. At a position where the mask is thick, ions are blocked and do not reach the object, and at a position where the mask is thin, a predetermined amount of ions penetrate the mask and are implanted into the object. Therefore, a high-concentration implanted region and a low-concentration implanted region can be formed in the object to be processed by only one ion implantation. Therefore, unlike the conventional ion implantation method, for example, it is not necessary to form a mask twice and perform ion implantation a plurality of times in accordance with the mask.
【００１９】請求項２の発明によると、上記被処理物表
面には予め材質を異にする層状部が設けられており、こ
の層状部を通過させて上記被処理物にイオンを注入する
ため、ＭＯＳ型トランジスタを形成する工程が削減可能
であり、かつ被処理物へのイオン注入も層状部を通過さ
せて所定量だけ被処理物に注入することが可能であり、
良好なトランジスタを形成することが可能である。According to the second aspect of the present invention, a layered portion made of a different material is provided on the surface of the workpiece in advance, and ions are implanted into the workpiece through the layered portion. It is possible to reduce the number of steps for forming a MOS transistor, and it is also possible to implant a predetermined amount of ions into the object by passing ions through the layered portion.
A favorable transistor can be formed.
【００２０】請求項３の発明によると、上記マスクは加
熱処理により端部に向かうにつれて薄くなるように形成
したため、微細なマスクにおいても上記マスクの形状の
加工を容易に行うことが可能となる。According to the third aspect of the present invention, since the mask is formed so as to become thinner toward the end portion by the heat treatment, it is possible to easily process the shape of the mask even with a fine mask.
【００２１】請求項４の発明によると、上記被処理物表
面に形成されたマスクを加熱して、この形状を端部に向
かうにつれて薄くなるように形成する加熱工程と、上記
被処理物にイオンを注入するイオン注入工程と、を具備
しているため、加熱工程によってこのマスクが微細であ
る場合でも端部に向かうにつれて薄くなる形状に容易に
加工であり、またこのマスクを用いてイオン注入を行え
ば、一回のイオン注入のみで、被処理物へのイオン注入
領域を、高濃度領域から低濃度領域まで段階的に形成す
ることが可能である。According to a fourth aspect of the present invention, there is provided a heating step of heating a mask formed on the surface of the object to be processed so that the shape of the mask becomes thinner toward an end portion. And an ion implantation step of implanting the mask.Even if the mask is fine due to the heating step, the mask can be easily processed into a shape that becomes thinner toward the end, and ion implantation is performed using the mask. If it is performed, it is possible to form an ion-implanted region into the object to be processed stepwise from a high-concentration region to a low-concentration region by only one ion implantation.
【００２２】[0022]
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図１ないし図３に基づいて説明する。図２に示す
電界効果トランジスタ（ＦＥＴ）の一種であるＭＯＳ型
トランジスタ１０は、基板１１上面のＳｉ層１２にソー
ス１３、ドレイン１４が設けられている。また、このソ
ース１３、ドレイン１４間にはゲート１５が設けられて
いる。このゲート１５には、Ｓｉ層１２と接触して、例
えば材質をＳｉＯ2 とするゲート絶縁膜１６、さらにこ
のゲート絶縁膜１６の上方に金属製のゲート電極１７が
形成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. A MOS transistor 10 which is a kind of a field effect transistor (FET) shown in FIG. 2 has a source 13 and a drain 14 provided on a Si layer 12 on a substrate 11. A gate 15 is provided between the source 13 and the drain 14. A gate insulating film 16 made of, for example, SiO 2 is formed on the gate 15 in contact with the Si layer 12, and a metal gate electrode 17 is formed above the gate insulating film 16.
【００２３】このようなＭＯＳ型トランジスタ１０を形
成するために、上記Ｓｉ層１２にマスクを形成して高濃
度のイオン注入を行うが、このＭＯＳ型トランジスタ１
０が微細になるにつれてホットキャリアの発生が問題と
なる。このホットキャリアは、上記ソース１３、ドレイ
ン１４間のチャネル１８の距離が短くなることによって
このチャネル１８での電界が大きくなるために生じ、上
記チャネル１８内での電界によって加速された電子がＳ
ｉ格子と衝突して電子−正孔対を形成し、これが酸化膜
に捕獲されることによって特性が劣化するものである。In order to form such a MOS transistor 10, a mask is formed on the Si layer 12 and high-concentration ion implantation is performed.
As 0 becomes finer, generation of hot carriers becomes a problem. The hot carriers are generated because the distance of the channel 18 between the source 13 and the drain 14 is shortened and the electric field in the channel 18 is increased, and the electrons accelerated by the electric field in the channel 18 cause S
Electron-hole pairs are formed by colliding with the i-lattice, and these are captured by the oxide film to deteriorate the characteristics.
【００２４】このホットキャリアの発生を防止するため
には、高濃度イオン注入領域１９に近接して低濃度イオ
ン注入領域２０を形成することで高い電界を緩和するよ
うにしている。In order to prevent the generation of hot carriers, a high electric field is relaxed by forming a low concentration ion implantation region 20 close to the high concentration ion implantation region 19.
【００２５】そのため、本発明においては、以下のよう
なイオン注入方法を用いて、高濃度イオン注入領域１９
の近傍に低濃度イオン注入領域２０を設けるようにして
いる。Therefore, in the present invention, the high-concentration ion implantation region 19 is formed by using the following ion implantation method.
Is provided with a low-concentration ion implantation region 20 in the vicinity of.
【００２６】図１（ａ）に示すように、イオン注入領域
であるＳｉ層１２の上面には、フォトリソグラフィー工
程によりマスク２１となるレジストパターンが形成され
ている。このような通常のリソグラフィ工程によってマ
スク２１が形成された後、このマスク２１に対して例え
ば略１８０℃での加熱処理を行う。すると、このマスク
２１の形状は、図１（ｂ）に示すように特に端部で大き
く変形し、このマスク２１の端部に向かうにつれて薄肉
となる緩やかな傾斜を有したテーパ部２２に形成され
る。As shown in FIG. 1A, a resist pattern serving as a mask 21 is formed by a photolithography process on the upper surface of the Si layer 12, which is an ion-implanted region. After the mask 21 is formed by such a normal lithography process, the mask 21 is subjected to a heat treatment, for example, at approximately 180 ° C. Then, as shown in FIG. 1B, the shape of the mask 21 is greatly deformed, particularly at the end, and is formed in the tapered portion 22 having a gentle slope that becomes thinner toward the end of the mask 21. You.
【００２７】このようなテーパ部２２を有するマスク２
１が表面に形成されたＳｉ層１２に対して、イオン源、
質量分析器、加速管、イオン偏向系、イオン打込み室を
構成として有している図示しないイオン打込み機器を用
いて、図１（ｃ）に示すような所定のイオンの注入を行
う。この場合、イオン源としては例えばボロンやリン
（以下の説明では、一例としてｎ型のリンについて説明
する。）のハロゲン化合物、水素化合物あるいは水素な
どとの混合ガスが用いられる。これらは質量分析器によ
り、特定のイオンを取り出して加速、あるいは加速して
から分離し、純度の高いイオンのビーム電流を用いて上
記Ｓｉ層１２へ所定濃度のイオンの打ち込みを行う。Mask 2 having such a tapered portion 22
1 is an ion source for the Si layer 12 formed on the surface,
Using a not-shown ion implantation apparatus having a mass spectrometer, an acceleration tube, an ion deflection system, and an ion implantation chamber, predetermined ions are implanted as shown in FIG. In this case, as the ion source, for example, a mixed gas of boron or phosphorus (in the following description, n-type phosphorus will be described as an example), a halogen compound, a hydrogen compound, or hydrogen is used. These ions are extracted and accelerated by a mass analyzer or separated after being accelerated, and ions of a predetermined concentration are implanted into the Si layer 12 using a beam current of highly pure ions.
【００２８】このイオン打込み機器により、イオンビー
ムが所定の放射エネルギに制御されて上記Ｓｉ層１２に
注入される。すると、マスク２１が形成されていない部
分においては、一定の濃度でイオンの注入が行われ、上
記Ｓｉ層１２内部で不純物であるリンが拡散されること
になる。The ion beam is implanted into the Si layer 12 while being controlled to a predetermined radiation energy by the ion implantation equipment. Then, in a portion where the mask 21 is not formed, ions are implanted at a constant concentration, and phosphorus as an impurity is diffused inside the Si layer 12.
【００２９】ここで、図３に示すように、上記マスク２
１が上面に形成されているＳｉ層１２においては、この
マスク２１の厚さに応じて注入されるイオンの量が決定
される。すなわち、上記マスク２１が設けられていない
部分では、イオン注入の障害となるマスク２１が存在し
ないために、直接Ｓｉ層１２にイオンが導入され、この
部分が高濃度イオン注入領域１９（ｎ+ 領域）となる。Here, as shown in FIG.
In the Si layer 12 in which 1 is formed on the upper surface, the amount of ions to be implanted is determined according to the thickness of the mask 21. That is, in a portion where the mask 21 is not provided, since the mask 21 which hinders ion implantation does not exist, ions are directly introduced into the Si layer 12, and this portion is in the high-concentration ion implantation region 19 (n + region). ).
【００３０】しかしながら、上記テーパ部２２において
は、上記マスク２１を通過しなければ、上記Ｓｉ層１２
にイオン注入を行うことができない。ここで、上記テー
パ部２２では、この膜厚が厚くなるに従ってイオンがこ
のテーパ部２２を通過するために必要なエネルギが大き
くなる。そのため、このテーパ部２２において膜厚が所
定の厚さ以上になると、イオンがマスク２１を通過する
ことができず、上記Ｓｉ層１２にイオン注入を行うこと
ができなくなる。However, in the tapered portion 22, if it does not pass through the mask 21, the Si layer 12
Cannot be ion-implanted. Here, in the tapered portion 22, the energy required for ions to pass through the tapered portion 22 increases as the film thickness increases. Therefore, when the film thickness of the tapered portion 22 becomes equal to or more than a predetermined thickness, ions cannot pass through the mask 21 and ion implantation into the Si layer 12 cannot be performed.
【００３１】そのため、上記テーパ部２２の下方のＳｉ
層１２においては、膜厚に応じて上記Ｓｉ層１２に注入
されるイオンの量が減少し、このテーパ部２２の下方
が、低濃度イオン注入領域２０（ｎ- 領域）となる。For this reason, the Si under the tapered portion 22
In the layer 12, the amount of ions to be implanted into the Si layer 12 decreases according to the film thickness, and a portion under the tapered portion 22 becomes a low-concentration ion implanted region 20 (n @-region).
【００３２】そして、このテーパ部２２が一定以上の厚
さを有する場合には、このテーパ部２２でイオンの注入
が阻止されて、上記マスク２１下方のＳｉ層１２にイオ
ンを打ち込まないようになる。When the tapered portion 22 has a certain thickness or more, the implantation of ions is prevented by the tapered portion 22, so that no ions are implanted into the Si layer 12 below the mask 21. .
【００３３】このような方法により、上記Ｓｉ層１２へ
のイオン注入が行われた後は、図１（ｄ）に示すように
上記マスク２１が除去され、この後の所定の工程によ
り、上記Ｓｉ層１２のチャネル１８の上方にゲート絶縁
膜１６、およびゲート電極１７が形成される。これによ
って、上記ＭＯＳ型トランジスタ１０が構成されるよう
になっている。After the ion implantation into the Si layer 12 is performed by such a method, the mask 21 is removed as shown in FIG. A gate insulating film 16 and a gate electrode 17 are formed above the channel 18 of the layer 12. Thus, the MOS transistor 10 is configured.
【００３４】このような構成のイオン注入方法による
と、上記マスク２１は端部に向かうにつれてこの厚さが
薄くなるテーパ部２２を有して形成されているため、こ
のテーパ部２２においては厚さに応じてイオン注入され
るイオンの量が決定されることになる。そのため、一回
のイオン注入で上記Ｓｉ層１２のマスク２１が設けられ
ていない位置に高濃度イオン注入領域１９（ｎ+ 領
域）、および上記マスク２１のテーパ部２２の位置に低
濃度イオン注入領域２０（ｎ- 領域）が形成されること
になる。According to the ion implantation method having such a configuration, since the mask 21 is formed to have the tapered portion 22 whose thickness decreases toward the end, the thickness of the tapered portion 22 is reduced. The amount of ions to be ion-implanted is determined according to. Therefore, the high-concentration ion-implanted region 19 (n + region) of the Si layer 12 where the mask 21 is not provided, and the low-concentration ion-implanted region 20 (n @-region) will be formed.
【００３５】これにより、従来のイオン注入方法のよう
に、上記高濃度イオン注入領域１９（ｎ+ 領域）、およ
び低濃度イオン注入領域２０（ｎ- 領域）を形成するた
め、これに応じたマスク２１を例えば二回形成し、この
マスク２１に応じて複数回のイオン注入を行う必要がな
くなる。Thus, the high-concentration ion implantation region 19 (n + region) and the low-concentration ion implantation region 20 (n- region) are formed as in the conventional ion implantation method. For example, it is not necessary to perform ion implantation a plurality of times according to the mask 21 by forming the mask 21 twice.
【００３６】また、上記マスク２１のテーパ部２２は、
このマスク２１を略１８０℃などの所定温度に加熱する
ことにより形成することが可能なため、ＭＯＳ型トラン
ジスタ１０が微細な場合においても、このマスク２１に
対してテーパ部２２を良好に形成することが可能となっ
ている。The tapered portion 22 of the mask 21 is
Since the mask 21 can be formed by heating the mask 21 to a predetermined temperature such as about 180 ° C., even when the MOS transistor 10 is fine, the tapered portion 22 can be formed satisfactorily on the mask 21. Is possible.
【００３７】以上、本発明の一実施の形態について説明
したが、本発明はこれ以外にも種々変形可能となってい
る。以下それについて述べる。上記実施の形態において
は、単にＳｉ層１２にイオン注入を行う場合について述
べたが、このＳｉ層１２に例えばイオン注入によって予
めＳｉＯ2 の層状部をＳｉ層１２の表面近傍に形成し、
このＳｉＯ2 の層状部の表面にマスク２１を形成する構
成としても良い。この場合、上記イオン注入時のエネル
ギを制御すれば、このＳｉＯ2 の層状部を通過して上記
Ｓｉ層１２にイオンを良好に注入することが可能であ
る。またＳｉ層１２の表面近傍には、ＳｉＯ2 以外の層
状部が設けられる構成であっても構わない。Although the embodiment of the present invention has been described above, the present invention can be variously modified. This is described below. In the above embodiment, merely has dealt with the case of performing ion implantation into the Si layer 12, to form a layered portion of the pre-SiO 2 by this Si layer 12, for example, ion implantation near the surface of the Si layer 12,
A configuration in which the mask 21 is formed on the surface of the layer portion of SiO 2 may be adopted. In this case, by controlling the energy at the time of the ion implantation, it is possible to satisfactorily implant the ions into the Si layer 12 through the SiO 2 layered portion. Further, a layered portion other than SiO 2 may be provided near the surface of the Si layer 12.
【００３８】[0038]
【発明の効果】以上説明したように、請求項１記載の発
明によると、上記マスク形状を端部に向かうにつれて厚
さが薄くなるように形成しているため、上記被処理物に
対してこのマスクを介してイオン注入を行うと、マスク
が厚い位置ではイオンが阻止されて被処理物まで到達す
ることがなく、またマスクが薄い位置では所定量のイオ
ンがマスクを突き抜けて、被処理物にイオンが注入され
る。そのため、一回のイオン注入のみで被処理物に高濃
度注入領域と、低濃度注入領域とを形成することが可能
となっている。よって、従来のイオン注入方法のよう
に、例えばマスクを二回形成し、このマスクに応じて複
数回のイオン注入を行う必要がなくなる。As described above, according to the first aspect of the present invention, the shape of the mask is formed so as to decrease in thickness toward the end portion. When ion implantation is performed through a mask, ions are blocked at a position where the mask is thick and do not reach the object to be processed, and at a position where the mask is thin, a predetermined amount of ions penetrate the mask and are implanted into the object to be processed. Ions are implanted. Therefore, a high-concentration implanted region and a low-concentration implanted region can be formed in the object to be processed by only one ion implantation. Therefore, unlike the conventional ion implantation method, for example, it is not necessary to form a mask twice and perform ion implantation a plurality of times in accordance with the mask.
【００３９】請求項２記載の発明によると、上記被処理
物表面には予め材質を異にする層状部が設けられてお
り、この層状部を通過させて上記被処理物にイオンを注
入するため、ＭＯＳ型トランジスタを形成する工程が削
減可能であり、かつ被処理物へのイオン注入も層状部を
通過させて所定量だけ被処理物に注入することが可能で
あり、良好なトランジスタを形成することができる。According to the second aspect of the present invention, a layered portion having a different material is provided on the surface of the object to be processed, and ions are implanted into the object through the layered portion. In addition, it is possible to reduce the number of steps for forming a MOS transistor, and it is also possible to implant a predetermined amount of ions into a processing object by passing ions through the layered portion, thereby forming a good transistor. be able to.
【００４０】請求項３記載の発明によると、上記マスク
は加熱処理により端部に向かうにつれて薄くなるように
形成したため、微細なマスクにおいても上記マスクの形
状の加工を容易に行うことができる。According to the third aspect of the present invention, since the mask is formed so as to become thinner toward the end portion by the heat treatment, the shape of the mask can be easily processed even with a fine mask.
【００４１】請求項４記載の発明によると、上記被処理
物表面に形成されたマスクを加熱して、この形状を端部
に向かうにつれて薄くなるように形成する加熱工程と、
上記被処理物にイオンを注入するイオン注入工程と、を
具備しているため、加熱工程によってこのマスクが微細
である場合でも端部に向かうにつれて薄くなる形状に容
易に加工であり、またこのマスクを用いてイオン注入を
行えば、一回のイオン注入のみで、被処理物へのイオン
注入領域を、高濃度領域から低濃度領域まで段階的に形
成することができる。According to the fourth aspect of the present invention, a heating step of heating the mask formed on the surface of the object to be processed so that the shape becomes thinner toward the end;
And an ion implantation step of implanting ions into the object to be processed. Therefore, even if the mask is fine by a heating step, the mask can be easily processed into a shape that becomes thinner toward an end portion. When the ion implantation is performed by using the ion implantation, the ion implantation region for the object to be processed can be formed stepwise from the high concentration region to the low concentration region by only one ion implantation.
【図１】本発明の一実施の形態に係わるイオン注入方法
を示す工程図。FIG. 1 is a process chart showing an ion implantation method according to an embodiment of the present invention.
【図２】同実施の形態に係わるイオン注入されたＭＯＳ
型トランジスタを示す図。FIG. 2 shows an ion-implanted MOS according to the embodiment.
FIG.
【図３】同実施の形態に係わる図であり、（ａ）はＳｉ
層へのイオン注入の状態を示す図、（ｂ）はＳｉ層水平
方向でのイオン注入濃度の変化を示すグラフ。FIG. 3 is a diagram related to the embodiment, wherein FIG.
FIG. 3B is a diagram illustrating a state of ion implantation into the layer, and FIG. 4B is a graph illustrating a change in ion implantation concentration in a horizontal direction of the Si layer.
【図４】従来のイオン注入方法を示す工程図。FIG. 4 is a process chart showing a conventional ion implantation method.
１０…ＭＯＳ型トランジスタ １２…Ｓｉ層 １３…ソース １４…ドレイン １５…ゲート １８…チャネル １９…高濃度イオン注入領域 ２０…低濃度イオン注入領域 ２１…マスク ２２…テーパ部 DESCRIPTION OF SYMBOLS 10 ... MOS type transistor 12 ... Si layer 13 ... Source 14 ... Drain 15 ... Gate 18 ... Channel 19 ... High concentration ion implantation area 20 ... Low concentration ion implantation area 21 ... Mask 22 ... Taper part
Claims (4)
スクを介してイオンを打ち込むイオン注入方法におい
て、 マスク形状を端部に向かうにつれて厚さが薄くなるよう
に形成したことを特徴とするイオン注入方法。1. An ion implantation method in which a mask is formed on a surface of an object to be processed and ions are implanted through the mask, wherein the mask is formed such that the thickness of the mask decreases toward an end. Ion implantation method.
る層状部が設けられており、この層状部を通過させて上
記被処理物の下方にイオンを注入することを特徴とする
請求項１記載のイオン注入方法。2. A process according to claim 1, wherein a layered portion of a different material is provided on the surface of the object to be processed, and ions are implanted below the object through the layered portion. Item 1. The ion implantation method according to Item 1.
かうにつれて薄くなるように形成したことを特徴とする
請求項１または請求項２記載のイオン注入方法。3. The ion implantation method according to claim 1, wherein said mask is formed so as to become thinner toward an end by heat treatment.
を介してイオンを打ち込んでＬＤＤ構造を形成するＭＯ
Ｓ型トランジスタの形成方法において、上記基板表面に
形成されたマスクを加熱して、この形状を端部に向かう
につれて薄くなるように形成する加熱工程と、 上記基板にイオン注入を行うイオン注入工程と、 を具備したことを特徴とするＭＯＳ型トランジスタの形
成方法。4. An MO that forms a LDD structure by forming a mask on a substrate surface and implanting ions through the mask.
In the method for forming an S-type transistor, a heating step of heating a mask formed on the surface of the substrate and forming the shape so as to become thinner toward an end portion; and an ion implantation step of performing ion implantation on the substrate. A method for forming a MOS transistor, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7117497A JPH10270375A (en) | 1997-03-25 | 1997-03-25 | Ion implantation method and method for forming mos type transistor using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7117497A JPH10270375A (en) | 1997-03-25 | 1997-03-25 | Ion implantation method and method for forming mos type transistor using it |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270375A true JPH10270375A (en) | 1998-10-09 |
Family
ID=13453045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7117497A Pending JPH10270375A (en) | 1997-03-25 | 1997-03-25 | Ion implantation method and method for forming mos type transistor using it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270375A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8202782B2 (en) | 2007-09-05 | 2012-06-19 | Nxp B.V. | Method of manufacturing transistor |
-
1997
- 1997-03-25 JP JP7117497A patent/JPH10270375A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8202782B2 (en) | 2007-09-05 | 2012-06-19 | Nxp B.V. | Method of manufacturing transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335534B1 (en) | Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes | |
| US6413881B1 (en) | Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product | |
| US8999824B2 (en) | Method for manufacturing semiconductor device by performing multiple ion implantation processes | |
| JP4363694B2 (en) | Ion implantation apparatus and method for manufacturing semiconductor device | |
| JP4846167B2 (en) | Manufacturing method of semiconductor device | |
| KR100440904B1 (en) | Method for Producing Semiconductor Device | |
| US20110143512A1 (en) | Method for dual energy implantation for ultra-shallow junction formation of mos devices | |
| US5286978A (en) | Method of removing electric charge accumulated on a semiconductor substrate in ion implantation | |
| JPH10270375A (en) | Ion implantation method and method for forming mos type transistor using it | |
| JP4166426B2 (en) | Manufacturing method of semiconductor device | |
| JP2700320B2 (en) | Method for manufacturing semiconductor device | |
| JP2006221941A (en) | Ion implantation device and ion implantation method | |
| JPH04251939A (en) | Semiconductor device and manufacture thereof | |
| US6191012B1 (en) | Method for forming a shallow junction in a semiconductor device using antimony dimer | |
| US6982215B1 (en) | N type impurity doping using implantation of P2+ ions or As2+ Ions | |
| JPH02263435A (en) | Ion implanting method and apparatus | |
| KR100720405B1 (en) | Method for manufacturing of semiconductor device | |
| JP3420080B2 (en) | Apparatus and method for manufacturing semiconductor device | |
| US20040266114A1 (en) | Method for fabricating dual-gate semiconductor device | |
| JPH021939A (en) | Manufacture of semiconductor device | |
| JPH02291173A (en) | Manufacture of mos transistor | |
| JPS61163635A (en) | Semiconductor impurity doping device | |
| KR20030000497A (en) | Method for manufacturing a nmos transistor | |
| JPH01232718A (en) | Manufacture of semiconductor device | |
| JPS61278166A (en) | Manufacture of semiconductor device |