JPH10268362A - Display device - Google Patents

Display device

Info

Publication number
JPH10268362A
JPH10268362A JP7343697A JP7343697A JPH10268362A JP H10268362 A JPH10268362 A JP H10268362A JP 7343697 A JP7343697 A JP 7343697A JP 7343697 A JP7343697 A JP 7343697A JP H10268362 A JPH10268362 A JP H10268362A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
display device
layer
type display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7343697A
Other languages
Japanese (ja)
Inventor
Tatsuaki Uchida
竜朗 内田
Kohei Suzuki
公平 鈴木
Naohiko Endo
尚彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7343697A priority Critical patent/JPH10268362A/en
Publication of JPH10268362A publication Critical patent/JPH10268362A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide the display device which is small in power consumption and reducible in power capacity and can operate for a long time at the time of portable use. SOLUTION: A matrix type display device featuring a ferroelectric layer 26 of 10 to 5000 in dielectric constant which is arranged in contact with a pixel electrode 18 arranged facing one surface of a liquid crystal layer 50, a counter electrode 45 which is set opposite the pixel electrode across the liquid crystal layer and arranged facing the liquid crystal layer, and meshed column electrodes 27 and meshed row electrodes 28 which are arranged between the liquid crystal layer and ferroelectric layer has the column electrodes and row electrodes applied with a voltage enabling the polarization inversion of the ferroelectric layer, so that the ferroelectric layer holds image information.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、誘電体層を含
み、消費電力を低減可能な液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display including a dielectric layer and capable of reducing power consumption.

【0002】[0002]

【従来の技術】画素の行列で規定される画素マトリック
スにより画像を表示する液晶表示装置は、バックライト
により表示面の裏面から光を透過して表示する透過モー
ドと、消費電力を低減するためにバックライトを無く
し、周囲の光の反射のみで表示面の表示を認識可能とす
る反射モードのいづれかにより駆動される。
2. Description of the Related Art A liquid crystal display device for displaying an image by a pixel matrix defined by a matrix of pixels has a transmission mode in which light is transmitted from a back surface of a display surface by a backlight for display and a method for reducing power consumption. It is driven by any of the reflection modes in which the backlight is eliminated and the display on the display surface can be recognized only by the reflection of ambient light.

【0003】上述した透過モードにおいては、バックラ
イトは、表示装置全体の消費電力の約半分を占める。従
って、表示装置を反射モードで駆動することは、消費電
力を低減するためには、非常に有益である。
In the transmission mode described above, the backlight occupies about half of the power consumption of the entire display device. Therefore, driving the display device in the reflection mode is very useful for reducing power consumption.

【0004】また、近年、ワードプロセッサ、ラップト
ップ型パーソナルコンピュータ、小型ゲーム機、携帯電
話、電子手帳あるいは携帯型電子ブック等において、長
時間利用の需要の拡大に伴い、反射モードの液晶表示装
置においても、さらなる消費電力の低減が望まれてい
る。
In recent years, with the expansion of demand for long-term use in word processors, laptop personal computers, small game machines, portable telephones, electronic organizers, portable electronic books, and the like, liquid crystal display devices in the reflection mode have also been used. Therefore, further reduction in power consumption is desired.

【0005】液晶表示装置においては、消費電力は、表
示装置の容量、駆動周波数ならびに駆動電圧のそれぞれ
を低減することにより低減されるが、特に駆動電圧は2
乗のオーダーで影響するため、駆動電圧を下げることが
有益である。なお、表示装置の容量は、配線構造、配線
に挟まれた誘電体の誘電体により決定される。また、駆
動周波数は、表示中の画面を書き換える周期に依存して
決定され、例えば、640×480ピクセルのVGA
(ビデオグラフィックスアレイ)においては、通常、1
/60秒の周期の書き換えを可能とする周波数となる。
In a liquid crystal display device, the power consumption can be reduced by reducing each of the capacity, drive frequency and drive voltage of the display device.
It is beneficial to lower the drive voltage because it affects the order of the power. Note that the capacitance of the display device is determined by the wiring structure and the dielectric material sandwiched between the wirings. The driving frequency is determined depending on the cycle of rewriting the screen being displayed. For example, a 640 × 480 pixel VGA
(Video graphics array)
This is a frequency at which a cycle of / 60 seconds can be rewritten.

【0006】液晶表示装置の消費電力を低減する方法と
して、例えば特願平279706号公報には、静止画時
に、書き換えを行わず駆動周波数を下げる駆動方法が提
案されている。また、例えば特願平5−045230号
公報には、電源電圧をシフトすることによって消費電力
を低減する方法が提案されている。
As a method for reducing the power consumption of a liquid crystal display device, for example, Japanese Patent Application No. 279706 proposes a driving method for lowering the driving frequency without rewriting a still image. In addition, for example, Japanese Patent Application No. 5-45230 proposes a method of reducing power consumption by shifting a power supply voltage.

【0007】上述した駆動周波数を下げる方法および駆
動電圧をシフトする方法に加えて、例えば、特開昭58
−196582号公報あるいは特開平3−77922号
公報には、画素毎にメモリを配置し、静止画については
各画素に表示信号を伝達した後、その画素のメモリに保
持された信号で、その画素を常時表示すれる例が提案さ
れている。
In addition to the above-described method of lowering the drive frequency and shifting the drive voltage, for example,
In Japanese Patent Application Laid-Open No. 196,582 or JP-A-3-77922, a memory is arranged for each pixel, and for a still image, a display signal is transmitted to each pixel, and then a signal held in the memory of the pixel is used. Is always displayed.

【0008】[0008]

【発明が解決しようとする課題】上述した画素毎にメモ
リを配置した例では、静止画については、消費電力は、
極性反転に必要な電力のみに低減されることから、理論
上、消費電力は“0”に限りなく近づくことになる。
In the above example in which the memory is arranged for each pixel, the power consumption of a still image is
Since the power is reduced to only the power required for the polarity inversion, the power consumption theoretically approaches “0” without limit.

【0009】しかしながら、動画像を表示する場合、上
述したメモリは、高頻度で書き換えが必要となり、メモ
リへの書き込みによる消費電力を低減する必要が生じる
ことから、各画素にメモリを設けたメリットが十分に活
かされない問題がある。この発明の目的は、消費電力が
少なく、電源容量を低減可能で、携帯時には、長時間動
作可能な表示装置を提供することにある。
However, when displaying a moving image, the above-mentioned memory needs to be rewritten at high frequency, and it is necessary to reduce the power consumption by writing to the memory. There is a problem that cannot be fully utilized. An object of the present invention is to provide a display device that consumes less power, can reduce power supply capacity, and can operate for a long time when it is carried.

【0010】[0010]

【課題を解決するための手段】この発明は、上述した問
題点に基づきなされたもので、液晶層の一方の面に面し
て配置される第一の電極に接して配置され、誘電率が1
0以上5000未満の強誘電体層と、前記液晶層を介在
させた状態で前記第一の電極に対向され、かつ前記液晶
層に面して配置される第二の電極と、前記液晶層と前記
強誘電体層との間に配置された第三の電極と、を有する
ことを特徴とするマトリックス型表示装置を提供するも
のである。
SUMMARY OF THE INVENTION The present invention has been made based on the above-mentioned problems, and is arranged in contact with a first electrode which is arranged on one surface of a liquid crystal layer, and has a dielectric constant. 1
A ferroelectric layer of 0 or more and less than 5,000, a second electrode facing the first electrode with the liquid crystal layer interposed, and a second electrode arranged facing the liquid crystal layer; And a third electrode disposed between the ferroelectric layer and the ferroelectric layer.

【0011】また、この発明の液晶表示装置の第三の電
極は、第1の方向および第1の方向と概ね直交する第2
の方向にそれぞれ延出された複数の電極を含むメッシュ
状電極であることを特徴とする。
The third electrode of the liquid crystal display device according to the present invention has a first direction and a second direction substantially orthogonal to the first direction.
Characterized in that it is a mesh-like electrode including a plurality of electrodes each extending in the direction of.

【0012】さらに、この発明の液晶表示装置の第三の
電極は、第一の電極により区分される液晶層の1画素相
当の領域を、独立に駆動可能な複数領域に区分するよう
配置されていることを特徴とする。
Further, the third electrode of the liquid crystal display device of the present invention is arranged so as to divide an area corresponding to one pixel of the liquid crystal layer divided by the first electrode into a plurality of independently drivable areas. It is characterized by being.

【0013】またさらに、この発明の液晶表示装置は、
強誘電体層と第三の電極間に半導体層を有することを特
徴とする。さらにまた、この発明の液晶表示装置の第一
の電極は、液晶層の1画素相当の領域を定義する反射電
極であることを特徴とする。
Still further, the liquid crystal display device of the present invention comprises:
A semiconductor layer is provided between the ferroelectric layer and the third electrode. Still further, the first electrode of the liquid crystal display device according to the present invention is characterized in that the first electrode is a reflective electrode that defines a region corresponding to one pixel of the liquid crystal layer.

【0014】[0014]

【発明の実施の形態】以下、図面を参照しながらこの発
明の実施の形態について詳細に説明する。図1は、この
発明のアクティブマトリックス型液晶表示装置の第一の
実施の形態の断面を示す概略断面図である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic sectional view showing a section of a first embodiment of the active matrix type liquid crystal display device of the present invention.

【0015】図1に示されるように、アクティブマトリ
ックス型液晶表示装置(以下、単に液晶表示装置と示
す)1は、複数の薄膜トランジスタ(以下、TFTと示
す)がマトリックス状に配置された第1の基板すなわち
アレイ基板10、アレイ基板に対して所定の間隔でアレ
イ基板に実質的に平行に対向された対向基板40、対向
基板40とアレイ基板10との間に介在された液晶組成
物50からなる。
As shown in FIG. 1, an active matrix type liquid crystal display device (hereinafter, simply referred to as a liquid crystal display device) 1 is a first type in which a plurality of thin film transistors (hereinafter, referred to as TFTs) are arranged in a matrix. It comprises a substrate, ie, an array substrate 10, a counter substrate 40 substantially parallel to the array substrate at a predetermined distance from the array substrate, and a liquid crystal composition 50 interposed between the counter substrate 40 and the array substrate 10. .

【0016】アレイ基板10は、ガラス等の透明な材質
により形成された絶縁基板(支持体ガラス)11と、一
方の面に、以下の行程で提供されるTFTの要素を構成
する各種材料および画素電極材料等と絶縁基板11の化
学反応等を防止するとともに電極材料およびトランジス
タ材料の絶縁基板11への均質な提供を可能とするため
の表面処理を兼ねたアンダーコート層12からなる。
The array substrate 10 includes an insulating substrate (support glass) 11 made of a transparent material such as glass, and various materials and pixels constituting TFT elements provided in the following process on one surface. The undercoat layer 12 also serves as a surface treatment to prevent a chemical reaction between the electrode material and the like and the insulating substrate 11 and to provide a uniform supply of the electrode material and the transistor material to the insulating substrate 11.

【0017】アンダーコート層12の上には、TFTの
ゲート電極に対応されるとともに、ゲート電極と一体に
形成された走査線(行選択線)を提供するための金属ま
たは半導体からなる第1の電極部分13が形成されてい
る。なお、走査線13は、例えば、Al(アルミミウ
ム)、Ti(チタン)、Cr(クロム)、Mo(モリブ
デン)、Ta(タンタル)またはW(タングステン)と
いった金属材料あるいはその合金の単層もしくは積層層
により提供される。また、アンダーコート層12の所定
位置(通常、後段に説明する画素電極の概ね中央付近)
には、図示しない蓄積容量電極が配置されている。
On the undercoat layer 12, a first metal or semiconductor for providing a scanning line (row selection line) corresponding to the gate electrode of the TFT and formed integrally with the gate electrode is provided. An electrode portion 13 is formed. The scanning line 13 is a single layer or a multilayer of a metal material such as Al (aluminum), Ti (titanium), Cr (chromium), Mo (molybdenum), Ta (tantalum) or W (tungsten), or an alloy thereof. Provided by Also, a predetermined position of the undercoat layer 12 (generally, near the center of a pixel electrode described later).
Is provided with a storage capacitor electrode (not shown).

【0018】走査線13および蓄積容量電極の上方すな
わちアレイ基板10が対向基板40と組立てられた際に
液晶組成物50と面する側には、例えば窒化硅素からな
り、走査線13および蓄積容量電極のそれぞれを覆う絶
縁層すなわちゲート絶縁膜14が形成されている。
Above the scanning line 13 and the storage capacitor electrode, that is, on the side facing the liquid crystal composition 50 when the array substrate 10 is assembled with the counter substrate 40, the scanning line 13 and the storage capacitor electrode are made of, for example, silicon nitride. An insulating layer, that is, a gate insulating film 14 is formed to cover each of them.

【0019】ゲート絶縁膜14の上方であって、少なく
とも走査線13のゲート電極に対応する部分には、半導
体層としてのa−Si(非晶質硅素層すなわちアモルフ
ァスシリコン)層15および無機保護膜16が順に積層
されている。なお、無機保護膜16としては、例えば、
SiNx(窒化硅素)等が利用される。また、ゲート絶
縁膜14、a−Si層15および無機保護膜16のそれ
ぞれは、例えば、プラズマCVD法、常圧CVD法ある
いは減圧CVD法等により、それぞれ、厚さ400n
m、50nmおよび200nmに形成される。
An a-Si (amorphous silicon layer or amorphous silicon) layer 15 as a semiconductor layer and an inorganic protective film are provided above the gate insulating film 14 and at least in a portion corresponding to the gate electrode of the scanning line 13. 16 are sequentially stacked. In addition, as the inorganic protective film 16, for example,
SiNx (silicon nitride) or the like is used. Each of the gate insulating film 14, the a-Si layer 15, and the inorganic protective film 16 has a thickness of 400 nm, for example, by a plasma CVD method, a normal pressure CVD method, a low pressure CVD method, or the like.
m, 50 nm and 200 nm.

【0020】無機保護膜16およびa−Si層15の上
には、a−Si層15の全域と無機保護膜16の一部を
覆うように、低抵抗半導体層すなわちオーミックコンタ
クト層17が配置されている。なお、オーミックコンタ
クト層17としては、例えば、燐をドープしたアモルフ
ァスシリコンが利用される。
On the inorganic protective film 16 and the a-Si layer 15, a low-resistance semiconductor layer, that is, an ohmic contact layer 17 is disposed so as to cover the entire area of the a-Si layer 15 and a part of the inorganic protective film 16. ing. As the ohmic contact layer 17, for example, amorphous silicon doped with phosphorus is used.

【0021】走査線(ゲート電極)13が形成された領
域、並びにオーミックコンタクト層17とa−Si層1
5とが積層された領域から所定の距離だけ離れた位置に
は、画素電極として利用される透明導電膜すなわちIT
O膜18が形成されている。なお、ITO膜18は、例
えば、プラズマCVD法、常圧CVD法あるいは減圧C
VD法等により所定の厚さだけ、アンダーコート層12
上に堆積されたのち、詳述しないドライエッチングなど
により、所定形状かつ所定面積に形成される。
The region where the scanning line (gate electrode) 13 is formed, the ohmic contact layer 17 and the a-Si layer 1
A transparent conductive film used as a pixel electrode, that is, IT
An O film 18 is formed. The ITO film 18 is formed, for example, by a plasma CVD method, a normal pressure CVD method, or a low pressure C method.
The undercoat layer 12 has a predetermined thickness by a VD method or the like.
After being deposited thereon, it is formed in a predetermined shape and a predetermined area by dry etching (not described in detail) or the like.

【0022】アンダーコート層12上で、ゲート電極
(走査線)13と直交する方向の所定の位置には、走査
線(ゲート電極)13と実質的に同一の金属または半導
体あるいはそれらの任意の組み合わせが与えられた材料
からなる電極部分すなわち信号線(列選択線)19が形
成されている。なお、信号線19は、パッシベーション
膜(絶縁膜)20により覆われることで画素電極18と
絶縁されるとともに、次に説明するTFTのドレイン電
極と一体的に形成される。
At a predetermined position on the undercoat layer 12 in a direction orthogonal to the gate electrode (scanning line) 13, substantially the same metal or semiconductor as the scanning line (gate electrode) 13 or any combination thereof is used. Are formed, ie, a signal line (column selection line) 19 made of a material given with. The signal line 19 is insulated from the pixel electrode 18 by being covered with a passivation film (insulating film) 20, and is formed integrally with a drain electrode of a TFT described below.

【0023】オーミックコンタクト層17および画素電
極18の一部を覆う領域には、金属または合金からなる
単層または積層層からなり、TFTのソース電極および
ドレイン電極として利用されるもので、オーミックコン
タクト層17上に一体的に積層され、ドライエッチング
等によりゲート絶縁膜16上に位置する部分がオーミッ
クコンタクト層17とともに除去されることによって2
つの領域に区分された電極部分21および22が形成さ
れている。なお、電極部分21は、ソース電極として利
用され、電極部分22は、ドレイン電極として利用され
る。このようにして、走査線13および信号線19によ
りマトリックスに区分された複数領域のそれぞれに関
し、走査線13をゲート電極とし、ドレイン電極22が
信号線19に接続されたTFT23が、形成される。
The region covering a part of the ohmic contact layer 17 and the pixel electrode 18 is a single layer or a laminated layer made of a metal or an alloy and is used as a source electrode and a drain electrode of a TFT. 17 are integrally formed on the gate insulating film 16 by dry etching or the like.
Electrode portions 21 and 22 divided into two regions are formed. The electrode portion 21 is used as a source electrode, and the electrode portion 22 is used as a drain electrode. In this way, a TFT 23 in which the scanning line 13 is used as a gate electrode and the drain electrode 22 is connected to the signal line 19 is formed for each of the plurality of regions divided into a matrix by the scanning line 13 and the signal line 19.

【0024】電極部分21および22は、パッシベーシ
ョン膜24により保護される。また、画素電極18の概
ね全域およびパッシベーション膜24の全域すなわち絶
縁基板11の表層側の全域には、層間絶縁膜25が所定
の厚さに形成される。
The electrode portions 21 and 22 are protected by a passivation film 24. In addition, an interlayer insulating film 25 is formed to a predetermined thickness in substantially the entire area of the pixel electrode 18 and the entire area of the passivation film 24, that is, the entire area on the surface layer side of the insulating substrate 11.

【0025】層間絶縁膜25を介在させた状態で画素電
極18の概ね全域を覆う領域には、誘電率が10〜50
00で、厚さが概ね0.5〜1000μmに設定された
強誘電体層26が形成されている。なお、強誘電体層2
6は、以下に説明するメッシュ状の電極と画素電極18
により挟み込まれることで、大きな電界下に晒されるこ
とが可能となり、TFT23により画像が書き込まれ、
さらにメッシュ状電極に電界が印加された画素に関し、
画像メモリとして機能する。また、強誘電体層26に適
した材料としては、BaTiO3 (チタン酸バリウム:
ペロブスカイト型酸化物),PZT(Pb(Zr,T
i)O3 ),Bi4 Ti312(チタン酸ビスマス:層
状酸化物),有機材料であるビニィデンフルオライド
(vinylidenefluoride :VDF),トリフロエチレン
(trifluoroethylene :TrFE)等が利用可能であ
る。
In a region covering substantially the entire area of the pixel electrode 18 with the interlayer insulating film 25 interposed, a dielectric constant of 10 to 50
At 00, a ferroelectric layer 26 having a thickness of approximately 0.5 to 1000 μm is formed. Note that the ferroelectric layer 2
6 is a mesh-like electrode and a pixel electrode 18 described below.
, It is possible to be exposed to a large electric field, an image is written by the TFT 23,
Further, regarding the pixel in which the electric field is applied to the mesh electrode,
Functions as an image memory. As a material suitable for the ferroelectric layer 26, BaTiO 3 (barium titanate:
Perovskite oxide), PZT (Pb (Zr, T
i) O 3 ), Bi 4 Ti 3 O 12 (bismuth titanate: layered oxide), organic materials such as vinylidenefluoride (VDF), and trifluoroethylene (TrFE) can be used. is there.

【0026】強誘電体層26上には、走査線13と信号
線19とにより区分された1画素に相当する領域を、複
数の帯状領域に区分する第1の方向に延出されたメッシ
ュ状列電極(以下、Y方向電極と示す)27、Y方向電
極27と直交する第2の方向に延出されたメッシュ状行
電極(以下、X方向電極と示す)28ならびにY方向電
極27とX方向電極28が交差する位置で双方の電極間
の絶縁距離を維持して絶縁する層間絶縁スペーサ29が
配置されている。なお、層間絶縁スペーサ29は、平面
的には、図2に示されるように、双方の電極27、28
が交差する近傍に領域にのみ配置される。また、Y方向
電極27とX方向電極28とは、走査線13と信号線1
9により区分された1画素を、さらに細分化することに
なる。
On the ferroelectric layer 26, an area corresponding to one pixel divided by the scanning lines 13 and the signal lines 19 is divided into a plurality of strip-shaped areas, and is formed in a mesh shape extending in a first direction. A column electrode (hereinafter, referred to as a Y-direction electrode) 27, a mesh-shaped row electrode (hereinafter, referred to as an X-direction electrode) 28 extending in a second direction orthogonal to the Y-direction electrode 27, and Y-direction electrodes 27 and X At the position where the direction electrodes 28 intersect, an interlayer insulating spacer 29 for maintaining the insulating distance between the two electrodes and insulating them is arranged. In addition, as shown in FIG. 2, the interlayer insulating spacer 29 has two electrodes 27 and 28 in plan view.
Are arranged only in the area near the intersection of. The Y-direction electrode 27 and the X-direction electrode 28 are connected to the scanning line 13 and the signal line 1
One pixel divided by 9 is further subdivided.

【0027】アレイ基板10の強誘電体層26上に位置
されたY方向電極27とX方向電極28およびTFT2
3の全ては、層間絶縁膜25とともに、配向膜30によ
り、さらにカバーされる。また、絶縁基板11の残りの
面すなわちアレイ基板10と対向基板40とが組立てら
れた際に外側に向けられる面には、絶縁基板11の表面
を保護するとともに絶縁基板11を通過する光の波面の
特性を整合するための偏光板31が絶縁基板11と一体
的に設けられている。
The Y-direction electrode 27, the X-direction electrode 28 and the TFT 2 located on the ferroelectric layer 26 of the array substrate 10
All of 3 are further covered by the orientation film 30 together with the interlayer insulating film 25. The remaining surface of the insulating substrate 11, that is, the surface facing outward when the array substrate 10 and the opposing substrate 40 are assembled, protects the surface of the insulating substrate 11 and the wavefront of light passing through the insulating substrate 11. Is provided integrally with the insulating substrate 11 for matching the above characteristics.

【0028】対向基板40は、アレイ基板11と同様
に、ガラス等の透明な材質により形成された絶縁基板
(支持体ガラス)41と、アレイ基板10と対向基板4
0とが組立てられた際に外側に向けられる面に位置さ
れ、絶縁基板41の表面を保護するとともに、絶縁基板
41を通過する光の波面の特性を整合するための偏光板
42からなる。
Like the array substrate 11, the opposing substrate 40 includes an insulating substrate (support glass) 41 formed of a transparent material such as glass, the array substrate 10 and the opposing substrate 4
0 is located on a surface facing outward when assembled, and includes a polarizing plate 42 for protecting the surface of the insulating substrate 41 and matching the characteristics of the wavefront of light passing through the insulating substrate 41.

【0029】絶縁基板41の残りの面には、アレイ基板
10と対向基板40とが重ね合わせられた際にアレイ基
板10側のTFT23に対向される位置に、絶縁基板4
1を通過する光によってTFT23が誤動作することを
防止するために、TFT23とその近傍に向かう光を遮
光する遮光膜43が形成されている。尚、遮光膜43の
大きさは、アレイ基板10と対向基板40が重ね合わせ
られる際の誤差により遮光膜43とTFT23の中心が
ずれた場合であっても、遮光膜43の影が投影される領
域からTFT23が外れることのない大きさに規定され
る。
On the remaining surface of the insulating substrate 41, when the array substrate 10 and the opposing substrate 40 are overlapped, the insulating substrate 4 is located at a position facing the TFT 23 on the array substrate 10 side.
In order to prevent the TFT 23 from erroneously operating due to the light passing through 1, a light-shielding film 43 that shields the TFT 23 and light traveling in the vicinity thereof is formed. The size of the light-shielding film 43 is such that the shadow of the light-shielding film 43 is projected even when the center of the light-shielding film 43 and the center of the TFT 23 are displaced due to an error when the array substrate 10 and the counter substrate 40 are overlapped. The size is determined so that the TFT 23 does not come off from the region.

【0030】遮光膜43の表面層(対向基板40とアレ
イ基板10が組立てられた際に液晶組成物50に面する
面)側には、R(赤)、G(緑)およびB(青)のそれ
ぞれに対応する色素により着色された着色樹脂層すなわ
ちカラーフィルタ44が配置されている。このカラーフ
ィルタ44の表面層(対向基板40とアレイ基板10が
組立てられた際に液晶組成物50に面する面)側には、
対向電極として利用される透明導電膜すなわちITO膜
45が配置される。また、対向電極45の表面層(対向
基板40とアレイ基板10とが組み立てられた際に液晶
組成物50に面する面)の全域には、対向基板40側の
配向膜46が形成される。
On the side of the surface layer of the light shielding film 43 (the surface facing the liquid crystal composition 50 when the counter substrate 40 and the array substrate 10 are assembled), R (red), G (green), and B (blue) A colored resin layer colored with a dye corresponding to each of the color filters, that is, a color filter 44 is disposed. On the surface layer (the surface facing the liquid crystal composition 50 when the counter substrate 40 and the array substrate 10 are assembled) of the color filter 44,
A transparent conductive film used as a counter electrode, that is, an ITO film 45 is disposed. In addition, an alignment film 46 on the counter substrate 40 side is formed on the entire surface layer of the counter electrode 45 (the surface facing the liquid crystal composition 50 when the counter substrate 40 and the array substrate 10 are assembled).

【0031】次に、アレイ基板10と対向基板40と
を、図示しないスペーサを介在させて所定間隔で対向さ
せ、基板間に液晶材(液晶組成物)を注入して、液晶層
50を形成する。
Next, the array substrate 10 and the opposing substrate 40 are opposed at a predetermined interval with a spacer (not shown) therebetween, and a liquid crystal material (liquid crystal composition) is injected between the substrates to form a liquid crystal layer 50. .

【0032】以下、アレイ基板10および対向基板40
の所定領域に、テープ・キャリア・パッケージ (TC
P) 手法により図示しない駆動回路を装着し、図示しな
い電源装置を接続することで、液晶表示装置1が形成さ
れる。尚、駆動回路としては、TFT23を駆動する第
1の駆動回路と、Y方向電極27およびX方向電極28
に、選択的に所定の電界を与える第2の駆動回路が用意
される。
Hereinafter, the array substrate 10 and the counter substrate 40
The tape carrier package (TC
The liquid crystal display device 1 is formed by mounting a drive circuit (not shown) by the P) method and connecting a power supply device (not shown). The driving circuit includes a first driving circuit for driving the TFT 23, a Y-direction electrode 27 and an X-direction electrode 28.
Then, a second drive circuit for selectively applying a predetermined electric field is prepared.

【0033】次に、図1に示した液晶表示装置1の動作
について説明する。1個のTFT23に接続された画素
電極18とメッシュ状電極27および28またはメッシ
ュ状電極27および28と対向電極45との間に所望の
電位差 (電界) を与えることで、画素電極18に対応す
る領域の強誘電体層26に画素情報が書き込まれるとと
もに、液晶層が透過から吸収へまたは吸収から透過へ変
化される。
Next, the operation of the liquid crystal display device 1 shown in FIG. 1 will be described. By applying a desired potential difference (electric field) between the pixel electrode 18 connected to one TFT 23 and the mesh electrodes 27 and 28 or between the mesh electrodes 27 and 28 and the counter electrode 45, the pixel electrode 18 As the pixel information is written into the ferroelectric layer 26 in the area, the liquid crystal layer is changed from transmission to absorption or from absorption to transmission.

【0034】ここで、強誘電体層26への書き込み時に
は、画素電極18とメッシュ状電極27および28の間
に、強誘電体層26に用いられている誘電体が分極反転
する抗電界以上の電界を与えることが必要となる。ま
た、強誘電体層26による画像情報の保持時には、強誘
電体層26に記憶された画素情報(分極電荷)が、液晶
層50と直接接触している部分で、強誘電体層26を介
して液晶層50への画像の書き込みが行われる。
Here, at the time of writing to the ferroelectric layer 26, between the pixel electrode 18 and the mesh electrodes 27 and 28, the dielectric used for the ferroelectric layer 26 has a coercive electric field equal to or higher than the coercive electric field at which the polarization is inverted. It is necessary to apply an electric field. When the image information is held by the ferroelectric layer 26, the pixel information (polarized charge) stored in the ferroelectric layer 26 is in direct contact with the liquid crystal layer 50 via the ferroelectric layer 26. Thus, an image is written on the liquid crystal layer 50.

【0035】詳細には、強誘電体層26は、図3(a)
に示すような波形の駆動電圧が印加されることで、図3
(b)に示す電界一電束密度(E−D)ヒステリシス上
での動作を示す。
More specifically, the ferroelectric layer 26 is formed as shown in FIG.
By applying the drive voltage having the waveform shown in FIG.
The operation on the electric field versus electric flux density (ED) hysteresis shown in FIG.

【0036】より詳細には、画面書換え期間のあるタイ
ミングで、注目している画素に信号を書き込む際に正の
信号を書き込む時間をTw+とすると、信号線19の電
圧として、VG−が印加され、強誘電体層26の分極の
向きが負方向に飽和される。すなわち、分極の向きが負
方向に揃えられる(図3(b)a点)。
More specifically, assuming that a time for writing a positive signal when writing a signal to a pixel of interest at a certain timing during a screen rewriting period is Tw +, VG- is applied as a voltage of the signal line 19. The polarization direction of the ferroelectric layer 26 is saturated in the negative direction. That is, the direction of polarization is aligned in the negative direction (point a in FIG. 3B).

【0037】続いて、映像信号にあたるVw+の電圧を
印加し(図3(b)b点)、次に、基準電位Vzを印加
することで(図3(b)c点)、1画素の正電圧の書き
込みサイクル(期間)が終了する。
Subsequently, a voltage of Vw + corresponding to a video signal is applied (point b in FIG. 3 (b)), and then a reference potential Vz is applied (point c in FIG. 3 (b)). The voltage writing cycle (period) ends.

【0038】書き込みサイクル(期間)が終了すると、
TFT23がオフとなり、強誘電体層26の電極電位が
基準電圧Vzで保持される。この場合、他の画素の書き
込みにおいても、この注目画素の強誘電体の分極状態、
並びに分極によって発生した固定電荷が生成する電位を
維持することができる。なお、液晶材にゲストホスト型
を用い、反射型とすることで、書換えが必要になるまで
信号線の電圧を変動させる必要がなく、低消費電力で液
晶を駆動することができる。
When the write cycle (period) ends,
The TFT 23 is turned off, and the electrode potential of the ferroelectric layer 26 is maintained at the reference voltage Vz. In this case, the polarization state of the ferroelectric of the target pixel is
In addition, the potential generated by the fixed charges generated by the polarization can be maintained. Note that by using a guest-host type liquid crystal material and a reflective type, it is not necessary to change the voltage of a signal line until rewriting is necessary, and the liquid crystal can be driven with low power consumption.

【0039】また、図3に示した駆動方式によれば、画
面書換え期間が終了し、画面の書換えが全く不要な期間
(非変更保持期間)には、ゲート電位を上昇させて、信
号線19に基準電位Vzを印加して画素を書き込むこと
で、画素電極18の電位がリーク電流などでドリフト変
動することを低減でき、液晶層に印加される電界の変動
を抑えることができる。
According to the driving method shown in FIG. 3, the screen rewriting period is completed, and during a period in which the screen rewriting is not required at all (non-change holding period), the gate potential is raised and the signal line 19 is changed. By applying the reference potential Vz to the pixel and writing the pixel, the drift of the potential of the pixel electrode 18 due to a leak current or the like can be reduced, and the fluctuation of the electric field applied to the liquid crystal layer can be suppressed.

【0040】一方、カーソルを点滅させたり、マウスま
たはポインタにより表示ポイントが移動される場合ある
いは画面中の一部表示のみを書き換える等の場合には、
書き換える画素に関してのみゲート線13の電圧を選択
的に上昇させることで、容易に信号を書き込むことがで
きる。
On the other hand, when the cursor is blinked, when the display point is moved by the mouse or the pointer, or when only a part of the screen is rewritten,
By selectively increasing the voltage of the gate line 13 only for the pixel to be rewritten, a signal can be easily written.

【0041】なお、図3に示した駆動方式では、非変更
保持期間中、TFT23を連続してオンさせているが、
間欠的に基準電圧Vzを書き込むようにしてもかまわな
い。この方法は、直流電圧が印加されることにより周辺
駆動回路で抵抗ロスが生じるような場合に、消費電力を
低減するために有益である。
In the driving method shown in FIG. 3, the TFT 23 is continuously turned on during the non-change holding period.
The reference voltage Vz may be intermittently written. This method is useful for reducing power consumption in the case where a DC voltage is applied to cause a resistance loss in a peripheral driving circuit.

【0042】また、図3に示した例では、画素を選択す
る同一期間に、強誘電体層26に、分極飽和反転、書き
込みおよび基準電圧印加を実施したが、それぞれを独立
した期間に、あるいは分極飽和反転と書き込みおよび書
き込みと基準電圧印加を分割してもかまわない。この場
合、分極飽和反転を全画素同時とし、その後、所定の電
圧Vw+の書き込みを画素ごとに行ってもよい。
In the example shown in FIG. 3, the polarization inversion, writing, and application of the reference voltage are performed on the ferroelectric layer 26 during the same period of selecting the pixel. The polarization saturation inversion, the writing, and the writing and the application of the reference voltage may be divided. In this case, the polarization saturation inversion may be performed for all pixels at the same time, and thereafter, the predetermined voltage Vw + may be written for each pixel.

【0043】なお、液晶の等価回路において、液晶容査
に対して並列接続されたリーク抵抗で表される時定数が
十分大きい場合、前記の書き込みのみで駆動できる。一
方、時定数に対して表示期間が無視できない長さである
場合、一定周期または不定的な周期の任意の適当なタイ
ミングで、液晶に印加される電圧の極性を変えてやると
よい。
In the equivalent circuit of the liquid crystal, when the time constant represented by the leak resistance connected in parallel to the liquid crystal detector is sufficiently large, the liquid crystal can be driven only by writing. On the other hand, if the display period has a length that cannot be ignored with respect to the time constant, the polarity of the voltage applied to the liquid crystal may be changed at any appropriate timing of a constant period or an irregular period.

【0044】図3(b)d点、同e点、同点は、上述し
た電圧の極性の変更を示すもので、VR+の電圧で正方
向に分極を揃え(図3(b)d点)、Vw−を印加し
(図3(b)e点)、さらに基準電圧Vzを書き込む
(図3(b)f点)ようにすればよい。この場合、図3
(b)d〜f点と図3(b)a〜c点の繰り返しを、例
えば、液晶の時定数の概ね1/10の周期の交流電圧に
より提供すれば、電圧が5%低下した条件で電圧極性を
反転させることになり、反転の際の輝度変化率も同程度
となり、輝度変化は視認されるものの、許容できる範囲
となる。また、この電圧極性の反転させる駆動に際して
も、図1に示した液晶表示装置の構造を与えることで、
画素数が多くなっても、誘電体および液晶に印加される
電圧が正確に制御できるため、正負の電圧の絶対値を等
しくすることができ、液晶に直流電圧が印加されて画像
が焼き付くような問題が発生せず、長期に渡って良好な
表示を得ることができる。なお、正負の電圧印加時間
は、適当な方法でシステムに記憶させ、長期的な正負の
バランスが取れるように駆動することも有効である。
Points (d), (e) and (d) in FIG. 3 (b) indicate the change in the polarity of the above-mentioned voltage, and the polarization is aligned in the positive direction at the voltage VR + (point (d) in FIG. 3 (b)). Vw- is applied (point e in FIG. 3B), and the reference voltage Vz is written (point f in FIG. 3B). In this case, FIG.
(B) If the repetition of the points d to f and the points a to c in FIG. 3B is provided by, for example, an AC voltage having a period approximately 1/10 of the time constant of the liquid crystal, the voltage is reduced by 5%. Since the voltage polarity is inverted, the rate of change in luminance at the time of inversion is substantially the same, and the change in luminance is visible but is within an acceptable range. Also, at the time of driving for inverting the voltage polarity, the structure of the liquid crystal display device shown in FIG.
Even if the number of pixels increases, the voltage applied to the dielectric and the liquid crystal can be accurately controlled, so that the absolute values of the positive and negative voltages can be made equal, and a DC voltage is applied to the liquid crystal, causing the image to burn. Good display can be obtained for a long period without any problem. It is also effective to store the positive and negative voltage application times in the system by an appropriate method, and to drive the system so that long-term positive / negative balance can be obtained.

【0045】図4は、図1に示した液晶表示装置のモデ
ルを用い、Y方向電極27およびX方向電極28を適用
した場合の液晶層のポテンシャル分布を示している。図
4に示されるように、液晶層の電位は、Y方向電極27
およびX方向電極28からなるメッシュ状電極の交差位
置において、メッシュ状電極の電位まで上昇されている
ことが認められる。
FIG. 4 shows the potential distribution of the liquid crystal layer when the Y-direction electrode 27 and the X-direction electrode 28 are applied using the model of the liquid crystal display device shown in FIG. As shown in FIG. 4, the potential of the liquid crystal layer is
It can be seen that the potential of the mesh electrode at the intersection of the mesh electrode and the X-direction electrode 28 has risen to the potential of the mesh electrode.

【0046】このことから、液晶材料を、上述した電位
でスイッチングする材料を選択することで、メッシュ状
電極への電圧印加を停止した後も、強誘電体層(誘電
体)に記憶された情報(分極電荷量)により、液晶のス
イッチングが可能となることが分かる。また。図4に示
したメッシュ状電極の各電極間に形成される電位分布を
積極的に活用することによって、1つのTFT23によ
り駆動される画素内を、メッシュ状電極で区切られた領
域毎に、任意に透過および吸収を制御可能となり、複数
の階調を表示可能となる。つまり、図5に示すように1
画素内にメッシュ状電極を多数本設けることによって、
液晶がスイッチングされる領域(図5中に、ハッチング
を施した領域)とスイッチングされない領域(図5中の
非ハッチング領域)を形成することで各表示画素毎に面
積階調に基づく中間調を表示を可能にする。なお、図3
に示したハッチング領域がY方向電極27およびX方向
電極28から所定の距離に制限されることは、図4に示
した液晶層のポテンシャル分布に認められるように、各
電極27および28からの距離が増大するにつれて強誘
電体層26のポテンシャルが低下して、誘電体の分極が
生じなくなることによるものである。
From this fact, by selecting a material that switches the liquid crystal material at the above-mentioned potential, the information stored in the ferroelectric layer (dielectric) can be maintained even after the voltage application to the mesh electrode is stopped. It can be seen that the switching of the liquid crystal becomes possible by the (polarization charge amount). Also. By positively utilizing the potential distribution formed between the respective electrodes of the mesh electrode shown in FIG. 4, the inside of the pixel driven by one TFT 23 can be arbitrarily determined for each region divided by the mesh electrode. And the transmission and absorption can be controlled, and a plurality of gradations can be displayed. That is, as shown in FIG.
By providing many mesh electrodes in the pixel,
By forming a region where liquid crystal is switched (a hatched region in FIG. 5) and a region where the liquid crystal is not switched (a non-hatched region in FIG. 5), a halftone based on the area gradation is displayed for each display pixel. Enable. Note that FIG.
Is limited to a predetermined distance from the Y-direction electrode 27 and the X-direction electrode 28, as shown in the potential distribution of the liquid crystal layer shown in FIG. This is because the potential of the ferroelectric layer 26 decreases as the value increases, and the polarization of the dielectric does not occur.

【0047】図6は、図1ないし図5を用いて説明した
アクティブマトリックス型液晶表示装置の別の実施の形
態を示す概略断面図である。なお、図1に示した構成と
同一の構成については、同一の符号を付して詳細な説明
を省略する。
FIG. 6 is a schematic sectional view showing another embodiment of the active matrix type liquid crystal display device described with reference to FIGS. In addition, about the structure same as the structure shown in FIG. 1, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.

【0048】図6を参照すれば、液晶表示装置100
は、複数のTFT23がマトリックス状に配置されてい
るアレイ基板110、アレイ基板110に対して所定の
間隔で対向された対向基板40、アレイ基板110と対
向基板40との間に介在された液晶組成物50からな
る。
Referring to FIG. 6, the liquid crystal display device 100
Is an array substrate 110 on which a plurality of TFTs 23 are arranged in a matrix, a counter substrate 40 facing the array substrate 110 at a predetermined interval, and a liquid crystal composition interposed between the array substrate 110 and the counter substrate 40. Object 50

【0049】アレイ基板110の絶縁基板11に提供さ
れたアンダーコート層12上には、ゲート線を兼ねる走
査線(行選択線)13および図示しない蓄積容量電極が
配置され、さらにゲート絶縁膜14が形成されている。
On the undercoat layer 12 provided on the insulating substrate 11 of the array substrate 110, a scanning line (row selection line) 13 also serving as a gate line and a storage capacitor electrode (not shown) are arranged, and a gate insulating film 14 is formed. Is formed.

【0050】ゲート絶縁膜14の上方で少なくとも走査
線13のゲート電極に対応する部分には、a−Si層1
5および無機保護膜16が順に積層されている。a−S
i層15の全域と無機保護膜16の一部には、オーミッ
クコンタクト層17が配置され、オーミックコンタクト
層17とa−Si層15とが積層された領域から所定の
距離だけ離れた位置には、画素電極としての透明導電膜
すなわちITO膜18が形成されている。
The a-Si layer 1 is provided at least above the gate insulating film 14 at a portion corresponding to the gate electrode of the scanning line 13.
5 and an inorganic protective film 16 are sequentially laminated. a-S
An ohmic contact layer 17 is disposed over the entire area of the i-layer 15 and a part of the inorganic protective film 16, and at a position separated by a predetermined distance from a region where the ohmic contact layer 17 and the a-Si layer 15 are stacked. In addition, a transparent conductive film, that is, an ITO film 18 as a pixel electrode is formed.

【0051】アンダーコート層12上で、ゲート電極
(走査線)13と直交する方向の所定の位置には、信号
線(列選択線)19が形成されている。なお、信号線1
9は、パッシベーション膜(絶縁膜)20により覆われ
ることでITO膜(画素電極)18と絶縁されるととも
に、次に説明するTFTのドレイン電極と一体的に形成
される。また、オーミックコンタクト層17上には、T
FTのソース電極21に対応する電極部分と、同ドレイ
ン電極22として利用される電極部分が、形成される。
このようにして、走査線13および信号線19によりマ
トリックスに区分された複数領域のそれぞれに関し、走
査線13をゲート電極としドレイン電極22が信号線1
9に接続されたTFT23が、形成される。
A signal line (column selection line) 19 is formed at a predetermined position on the undercoat layer 12 in a direction orthogonal to the gate electrode (scanning line) 13. The signal line 1
9 is insulated from the ITO film (pixel electrode) 18 by being covered with a passivation film (insulating film) 20 and is formed integrally with a drain electrode of the TFT described below. On the ohmic contact layer 17, T
An electrode portion corresponding to the source electrode 21 of the FT and an electrode portion used as the drain electrode 22 are formed.
In this manner, for each of the plurality of regions divided into a matrix by the scanning line 13 and the signal line 19, the scanning line 13 is used as a gate electrode and the drain electrode 22 is used as a signal line 1
The TFT 23 connected to the TFT 9 is formed.

【0052】電極部分21および22は、パッシベーシ
ョン膜24により保護される。また、画素電極18の概
ね全域およびパッシベーション膜24の全域すなわち絶
縁基板11の表層側の全域には、層間絶縁膜25が所定
の厚さに形成される。
The electrode portions 21 and 22 are protected by the passivation film 24. In addition, an interlayer insulating film 25 is formed to a predetermined thickness in substantially the entire area of the pixel electrode 18 and the entire area of the passivation film 24, that is, the entire area on the surface layer side of the insulating substrate 11.

【0053】層間絶縁膜25を介在させた状態で画素電
極18の概ね全域を覆う領域には、誘電率が10〜50
00で、厚さが概ね0.5〜1000μmに設定された
強誘電体層26が形成されている。
In a region covering the whole area of the pixel electrode 18 with the interlayer insulating film 25 interposed, the dielectric constant is 10 to 50.
At 00, a ferroelectric layer 26 having a thickness of approximately 0.5 to 1000 μm is formed.

【0054】強誘電体層26の直上には、例えば、a−
Si,GaAs,InN,AlN,BN,Se,Te,
PbS,Bi2 Te3 等の半導体からなる半導体層12
6が形成されている。
Immediately above the ferroelectric layer 26, for example, a-
Si, GaAs, InN, AlN, BN, Se, Te,
Semiconductor layer 12 made of a semiconductor such as PbS or Bi 2 Te 3
6 are formed.

【0055】半導体層126上には、走査線13と信号
線19とにより区分された1画素に相当する領域を、複
数の帯状領域に区分する第1の方向に延出されたメッシ
ュ状列電極すなわちY方向電極27、Y方向電極27と
直交する第2の方向に延出されたメッシュ状行電極すな
わちX方向電極28ならびにY方向電極27とX方向電
極28が交差する位置で双方の電極間の絶縁距離を維持
して絶縁する層間絶縁スペーサ29が配置されている。
On the semiconductor layer 126, a mesh-like column electrode extending in a first direction that divides a region corresponding to one pixel divided by the scanning lines 13 and the signal lines 19 into a plurality of band-like regions. That is, the Y-direction electrode 27, a mesh-shaped row electrode extending in the second direction orthogonal to the Y-direction electrode 27, that is, the X-direction electrode 28, and the position where the Y-direction electrode 27 and the X-direction electrode 28 intersect each other, An interlayer insulating spacer 29 for maintaining the insulation distance and insulating.

【0056】続いて、Y方向電極27とX方向電極28
およびTFT23の全てが層間絶縁膜25および配向膜
30によりさらにカバーされ、対向基板40と組立てら
れた際に外側に向けられる面に、偏光板31が設けられ
る。
Subsequently, a Y-direction electrode 27 and an X-direction electrode 28
All of the TFTs 23 are further covered with the interlayer insulating film 25 and the alignment film 30, and a polarizing plate 31 is provided on a surface facing outward when assembled with the counter substrate 40.

【0057】以下、対向基板40との間に図示しないス
ペーサを介在させて所定間隔で対向させ、基板間に液晶
材(液晶組成物)を注入して、液晶層50を形成する。
次に、図6に示した液晶表示装置100の動作について
説明する。
Hereinafter, a liquid crystal material (liquid crystal composition) is injected between the substrates by interposing a spacer (not shown) between the substrates at predetermined intervals, and a liquid crystal layer 50 is formed.
Next, the operation of the liquid crystal display device 100 shown in FIG. 6 will be described.

【0058】図6に示した液晶表示装置100において
も、基本的には、図1ないし図5に示した液晶表示装置
1と同様に、TFT23を第1の駆動回路にて、Y方向
電極27およびX方向電極28を第2の駆動回路にて、
それぞれ独立に制御し、1個のTFT23に接続された
画素電極18とメッシュ状電極27および28またはメ
ッシュ状電極27および28と対向電極45との間に所
望の電位差 (電界) を与えることで、画素電極18に対
応する領域の強誘電体層26に画素情報が書き込まれる
とともに、液晶層が透過から吸収へまたは吸収から透過
へ変化される。
In the liquid crystal display device 100 shown in FIG. 6, basically, similarly to the liquid crystal display device 1 shown in FIG. 1 to FIG. And the X-direction electrode 28 in the second drive circuit,
By independently controlling each of them, a desired potential difference (electric field) is applied between the pixel electrode 18 connected to one TFT 23 and the mesh electrodes 27 and 28 or between the mesh electrodes 27 and 28 and the counter electrode 45. Pixel information is written into the ferroelectric layer 26 in a region corresponding to the pixel electrode 18, and the liquid crystal layer is changed from transmission to absorption or from absorption to transmission.

【0059】また、強誘電体層26への書き込み時は、
画素電極18とメッシュ状電極27および28の間に、
強誘電体層26が分極反転する抗電界以上の電界(電位
差)を与えることが必要となる。
When writing to the ferroelectric layer 26,
Between the pixel electrode 18 and the mesh electrodes 27 and 28,
It is necessary to apply an electric field (potential difference) higher than the coercive electric field at which the ferroelectric layer 26 inverts the polarization.

【0060】ここで、図4に示したと同様に、液晶表示
装置100のモデルを用いてポテンシャル分布を求める
と、Y方向電極27およびX方向電極28からなるメッ
シュ状電極の交差位置およびY方向電極27およびX方
向電極28により区分される領域の概ね全域において、
メッシュ状電極の電位まで上昇されていることが認めら
れる。すなわち、図7から明らかなように、強誘電体層
26とメッシュ状電極との間に、半導体層を挟むことに
より、液晶層の電位が、概ね一様となることが認められ
る。
Here, as shown in FIG. 4, when the potential distribution is obtained by using the model of the liquid crystal display device 100, the intersection position of the mesh-shaped electrode composed of the Y-direction electrode 27 and the X-direction electrode 28 and the Y-direction electrode 27 and the X-direction electrode 28, in almost the entire area,
It is recognized that the potential of the mesh electrode has been raised. That is, as is clear from FIG. 7, it is recognized that the electric potential of the liquid crystal layer becomes substantially uniform by sandwiching the semiconductor layer between the ferroelectric layer 26 and the mesh electrode.

【0061】また、このことは、図8に示されるよう
に、1画素内にメッシュ状電極を多数本設けることによ
って、液晶がスイッチングされる領域(図8のハッチン
グを施した領域)とスイッチングされない領域(図8の
非ハッチング領域)を形成することで各表示画素毎に面
積階調に基づく中間調表示を可能にする。
Further, this is because, as shown in FIG. 8, by providing a large number of mesh-shaped electrodes in one pixel, the liquid crystal is not switched to the area where the liquid crystal is switched (the area hatched in FIG. 8). By forming an area (non-hatched area in FIG. 8), halftone display based on area gray scale is enabled for each display pixel.

【0062】なお、図8に示した例では、Y方向電極2
7およびX方向電極28により区分される領域内は、同
一の濃度となる。すなわち、図1に示した液晶表示装置
においては、図5を用いて説明したように、Y方向電極
27およびX方向電極28のそれぞれから所定距離離れ
た位置で強誘電体層26のポテンシャルが低下して、分
極が生じなくなる領域が存在していたが、強誘電体層2
6とメッシュ状電極との間に半導体層を挟むことによ
り、Y方向電極27およびX方向電極28により区分さ
れる領域内の電位が概ね均一で、しかも領域内の全域に
おいて、強誘電体層26が分極反転するために必要な抗
電界以上の電界(電位差)が得られていることになる。
Incidentally, in the example shown in FIG.
7 and the X-direction electrode 28 have the same density. That is, in the liquid crystal display device shown in FIG. 1, as described with reference to FIG. 5, the potential of the ferroelectric layer 26 decreases at a position apart from each of the Y-direction electrode 27 and the X-direction electrode 28 by a predetermined distance. As a result, there was a region where polarization did not occur, but the ferroelectric layer 2
6 and the mesh-shaped electrode, the electric potential in the region divided by the Y-direction electrode 27 and the X-direction electrode 28 is substantially uniform, and the ferroelectric layer 26 is formed in the entire region. Has an electric field (potential difference) higher than the coercive electric field required for polarization reversal.

【0063】[0063]

【発明の効果】以上説明したように、この発明のアクテ
ィブマトリックス型表示装置は、画素電極と対向電極と
の間に、強誘電体層を有し、強誘電体層は、対向電極と
の間に位置されるメッシュ状電極により分極反転の抗電
界を越える電界により画像情報をメモリできる。すなわ
ち、画面の書き替えが生じない場合には、強誘電体層の
分極を保持するために要求される電位差を維持できる電
力が消費されるのみで、画面を表示可能となる。従っ
て、消費電力が少なく、電源容量が少なくとも長期に亘
って画面を表示可能な表示装置が提供される。
As described above, the active matrix display device of the present invention has a ferroelectric layer between a pixel electrode and a counter electrode, and the ferroelectric layer is provided between the pixel electrode and the counter electrode. The image information can be stored by the electric field exceeding the coercive electric field of the polarization reversal by the mesh-shaped electrode located at the position (1). That is, when the screen is not rewritten, only the power that can maintain the potential difference required to maintain the polarization of the ferroelectric layer is consumed, and the screen can be displayed. Therefore, a display device which consumes less power and has a power supply capacity that can display a screen for at least a long time is provided.

【0064】また、この発明の液晶表示装置によれば、
メッシュ状電極により区分された1画素中の複数の領域
をTFTによる1画素単位の駆動とは別に、任意に透過
から吸収へあるいは吸収から透過に変化させることで、
面積階調による階調の表示が可能となる。
According to the liquid crystal display of the present invention,
By changing a plurality of regions in one pixel divided by the mesh-shaped electrode arbitrarily from transmission to absorption or absorption to transmission separately from the driving of one pixel unit by the TFT,
It is possible to display a gray scale by the area gray scale.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の液晶表示装置の第一の実施の形態を
概略的に示す断面図。
FIG. 1 is a sectional view schematically showing a first embodiment of a liquid crystal display device of the present invention.

【図2】図1に示した液晶表示装置の概略平面図。FIG. 2 is a schematic plan view of the liquid crystal display device shown in FIG.

【図3】図1に示した液晶表示装置のメッシュ状電極に
印加される駆動電圧の例を示すタイミングチャート。
FIG. 3 is a timing chart showing an example of a driving voltage applied to a mesh electrode of the liquid crystal display device shown in FIG.

【図4】図1に示した液晶表示装置のメッシュ状電極に
より強誘電体層に付与される電界(ポテンシャル)を示
すグラフ。
4 is a graph showing an electric field (potential) applied to a ferroelectric layer by a mesh electrode of the liquid crystal display device shown in FIG.

【図5】図1に示した液晶表示装置のメッシュ状電極に
より提供される濃度変化の状態を示す概略図。
FIG. 5 is a schematic diagram showing a state of a density change provided by a mesh electrode of the liquid crystal display device shown in FIG.

【図6】図1に示した液晶表示装置の別の実施の形態を
概略的に示す断面図。
FIG. 6 is a sectional view schematically showing another embodiment of the liquid crystal display device shown in FIG. 1;

【図7】図7に示した液晶表示装置のメッシュ状電極に
より強誘電体層に付与される電界(ポテンシャル)を示
すグラフ。
7 is a graph showing an electric field (potential) applied to a ferroelectric layer by a mesh electrode of the liquid crystal display device shown in FIG.

【図8】図6に示した液晶表示装置のメッシュ状電極に
より提供される濃度変化の状態を示す概略図。
8 is a schematic diagram showing a state of a density change provided by a mesh electrode of the liquid crystal display device shown in FIG.

【符号の説明】[Explanation of symbols]

1 …液晶表示装置、 10 …アレイ基板、 13 …走査線(ゲート電極)、 14 …ゲート絶縁膜、 15 …a−Si層、 16 …無機保護膜、 17 …オーミックコンタクト層、 18 …ITO膜(画素電極)、 19 …信号線(列選択線)、 21 …電極部分(ソース)、 22 …電極部分(ドレイン)、 23 …TFT、 26 …強誘電体層、 27 …Y方向電極(メッシュ状列電極)、 28 …X方向電極(メッシュ状行電極)、 40 …対向基板、 45 …対向電極、 50 …液晶層、 100 …液晶表示装置、 110 …アレイ基板、 126 …半導体層。 DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device, 10 ... Array substrate, 13 ... Scan line (gate electrode), 14 ... Gate insulating film, 15 ... A-Si layer, 16 ... Inorganic protective film, 17 ... Omic contact layer, 18 ... ITO film ( Pixel electrode), 19: signal line (column selection line), 21: electrode portion (source), 22: electrode portion (drain), 23: TFT, 26: ferroelectric layer, 27: Y-direction electrode (mesh-shaped column) 28) X-direction electrode (mesh-shaped row electrode), 40: counter substrate, 45: counter electrode, 50: liquid crystal layer, 100: liquid crystal display device, 110: array substrate, 126: semiconductor layer.

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】液晶層の一方の面に面して配置される第一
の電極に接して配置され、誘電率が10以上5000未
満の強誘電体層と、 前記液晶層を介在させた状態で前記第一の電極に対向さ
れ、かつ前記液晶層に面して配置される第二の電極と、 前記液晶層と前記強誘電体層との間に配置された第三の
電極と、を有することを特徴とするマトリックス型表示
装置。
1. A ferroelectric layer disposed in contact with a first electrode disposed on one surface of a liquid crystal layer and having a dielectric constant of 10 or more and less than 5000, and a state in which the liquid crystal layer is interposed. A second electrode opposed to the first electrode and disposed facing the liquid crystal layer, and a third electrode disposed between the liquid crystal layer and the ferroelectric layer. A matrix type display device comprising:
【請求項2】前記第三の電極は、第1の方向および第1
の方向と概ね直交する第2の方向にそれぞれ延出された
複数の電極を含むメッシュ状電極であることを特徴とす
る請求項1に記載のマトリックス型表示装置。
2. The method according to claim 1, wherein the third electrode has a first direction and a first direction.
The matrix-type display device according to claim 1, wherein the display device is a mesh-like electrode including a plurality of electrodes each extending in a second direction substantially orthogonal to the direction.
【請求項3】前記強誘電体層と前記第三の電極間に、半
導体層が配置されていることを特徴とする請求項2に記
載のマトリックス型表示装置。
3. The matrix type display device according to claim 2, wherein a semiconductor layer is disposed between said ferroelectric layer and said third electrode.
【請求項4】前記第三の電極は、前記第一の電極により
区分される前記液晶層の1画素相当の領域を、独立に駆
動可能な複数領域に区分するよう配置されていることを
特徴とする請求項1に記載のマトリックス型表示装置。
4. The liquid crystal device according to claim 1, wherein the third electrode is arranged so as to divide a region corresponding to one pixel of the liquid crystal layer divided by the first electrode into a plurality of regions that can be driven independently. The matrix type display device according to claim 1, wherein
【請求項5】前記第三の電極は、第1の方向および第1
の方向と概ね直交する第2の方向にそれぞれ延出された
複数の電極を含むメッシュ状電極であることを特徴とす
る請求項4に記載のマトリックス型表示装置。
5. The method according to claim 1, wherein the third electrode has a first direction and a first direction.
The matrix type display device according to claim 4, wherein the matrix type display device is a mesh electrode including a plurality of electrodes each extending in a second direction substantially orthogonal to the direction.
【請求項6】前記強誘電体層と前記第三の電極間に、半
導体層が配置されていることを特徴とする請求項5に記
載のマトリックス型表示装置。
6. The matrix type display device according to claim 5, wherein a semiconductor layer is disposed between said ferroelectric layer and said third electrode.
【請求項7】前記第三の電極は、前記第三の電極により
区分される少なくとも2以上の領域により、前記液晶層
の1画素相当の領域を提供することを特徴とする請求項
1に記載のマトリックス型表示装置。
7. The liquid crystal device according to claim 1, wherein the third electrode provides an area corresponding to one pixel of the liquid crystal layer by at least two or more areas divided by the third electrode. Matrix type display device.
【請求項8】前記第三の電極は、第1の方向および第1
の方向と概ね直交する第2の方向にそれぞれ延出された
複数の電極を含むメッシュ状電極であることを特徴とす
る請求項7に記載のマトリックス型表示装置。
8. The first electrode according to claim 1, wherein said third electrode has a first direction and a first direction.
The matrix-type display device according to claim 7, wherein the display device is a mesh-like electrode including a plurality of electrodes each extending in a second direction substantially orthogonal to the direction.
【請求項9】前記強誘電体層と前記第三の電極間に、半
導体層が配置されていることを特徴とする請求項8に記
載のマトリックス型表示装置。
9. The matrix type display device according to claim 8, wherein a semiconductor layer is disposed between said ferroelectric layer and said third electrode.
【請求項10】前記第一の電極は、前記液晶層の1画素
相当の領域を定義する反射電極であることを特徴とする
請求項1に記載のマトリックス型表示装置。
10. The matrix type display device according to claim 1, wherein said first electrode is a reflection electrode defining a region corresponding to one pixel of said liquid crystal layer.
【請求項11】前記第三の電極は、第1の方向および第
1の方向と概ね直交する第2の方向にそれぞれ延出され
た複数の電極を含むメッシュ状電極であることを特徴と
する請求項10に記載のマトリックス型表示装置。
11. The method according to claim 11, wherein the third electrode is a mesh electrode including a plurality of electrodes extending in a first direction and a second direction substantially orthogonal to the first direction. A matrix type display device according to claim 10.
【請求項12】前記強誘電体層と前記第三の電極間に、
半導体層が配置されていることを特徴とする請求項11
に記載のマトリックス型表示装置。
12. The method according to claim 12, wherein said ferroelectric layer and said third electrode are
12. The semiconductor device according to claim 11, wherein a semiconductor layer is provided.
5. A matrix type display device according to item 1.
【請求項13】前記第三の電極は、前記液晶層の1画素
相当の領域を、異なる透過率を有する複数領域に区分可
能であることを特徴とする請求項1に記載のマトリック
ス型表示装置。
13. The matrix type display device according to claim 1, wherein the third electrode is capable of dividing a region corresponding to one pixel of the liquid crystal layer into a plurality of regions having different transmittances. .
【請求項14】前記第三の電極は、第1の方向および第
1の方向と概ね直交する第2の方向にそれぞれ延出され
た複数の電極を含むメッシュ状電極であることを特徴と
する請求項13に記載のマトリックス型表示装置。
14. The method according to claim 14, wherein the third electrode is a mesh electrode including a plurality of electrodes extending in a first direction and a second direction substantially orthogonal to the first direction. A matrix type display device according to claim 13.
【請求項15】前記強誘電体層と前記第三の電極間に、
半導体層が配置されていることを特徴とする請求項14
に記載のマトリックス型表示装置。
15. The method according to claim 15, wherein the ferroelectric layer and the third electrode are
15. The semiconductor device according to claim 14, wherein a semiconductor layer is disposed.
5. A matrix type display device according to item 1.
JP7343697A 1997-03-26 1997-03-26 Display device Pending JPH10268362A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7343697A JPH10268362A (en) 1997-03-26 1997-03-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7343697A JPH10268362A (en) 1997-03-26 1997-03-26 Display device

Publications (1)

Publication Number Publication Date
JPH10268362A true JPH10268362A (en) 1998-10-09

Family

ID=13518200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7343697A Pending JPH10268362A (en) 1997-03-26 1997-03-26 Display device

Country Status (1)

Country Link
JP (1) JPH10268362A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912543B2 (en) 2012-09-10 2014-12-16 Samsung Display Co., Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912543B2 (en) 2012-09-10 2014-12-16 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
KR100644258B1 (en) Liquid crystal display device
US5952991A (en) Liquid crystal display
US10852591B2 (en) Image display device
JPH09236823A (en) Liquid crystal display device
JPH08508110A (en) Uniform gray level LCD halftone display
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
JP3442551B2 (en) Liquid crystal display
JP2003316284A (en) Display device
KR101073364B1 (en) Display device
JP4428330B2 (en) Electro-optical device and electronic apparatus
JP2003315817A (en) Display device
JP2003177717A (en) Display device
JP2960268B2 (en) Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display
JPH11109923A (en) Method of driving liquid crystal display device
JPH10268362A (en) Display device
JPS62296123A (en) Active-matrix type liquid-crystal display device
JP3319562B2 (en) Liquid crystal display
JPH02304532A (en) Active matrix type liquid crystal display device
JPH0933890A (en) Driving method for liquid crystal display device
TWI468819B (en) Liquid crystal display device and electronic device using the same
JPS63313132A (en) Reflection type liquid crystal display device
US7791699B2 (en) Thin film transistor array panel with directional control electrode and liquid crystal display including the same
JP2868758B1 (en) Liquid crystal display
JP2007093845A (en) Electro-optic device and electronic equipment
JPH08146384A (en) Active matrix type liquid crystal display element