JPH10267759A - Piezoelectric type infrared ray detecting device - Google Patents
Piezoelectric type infrared ray detecting deviceInfo
- Publication number
- JPH10267759A JPH10267759A JP9073852A JP7385297A JPH10267759A JP H10267759 A JPH10267759 A JP H10267759A JP 9073852 A JP9073852 A JP 9073852A JP 7385297 A JP7385297 A JP 7385297A JP H10267759 A JPH10267759 A JP H10267759A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- operational amplifier
- current
- power
- pyroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Radiation Pyrometers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、焦電素子を用い
て、人体から輻射される赤外線エネルギーを検出し、人
体の存在や移動の検知を行なったり、輻射エネルギーや
室温を検出することで放射温度計として機能する赤外線
検出装置に関し、特にその入力部に用いられる電流電圧
変換回路の電源投入時の動作特性を改善したものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention uses a pyroelectric element to detect infrared energy radiated from a human body, to detect the presence or movement of a human body, and to radiate by detecting radiant energy and room temperature. The present invention relates to an infrared detection device that functions as a thermometer, and particularly to an operation characteristic of a current-to-voltage conversion circuit used for an input unit when the power supply is turned on.
【０００２】[0002]
【従来の技術】本出願人は、焦電型の赤外線検出装置の
Ｓ／Ｎ比を改善させるため、コンデンサのインピーダン
ス特性を利用した赤外線検出装置を同日付けで提案して
いるが、本願発明は、この提案に係る赤外線検出装置に
おいて採用されている電流電圧変換回路の電源投入時に
おける立ち上がり特性を改善したものである。2. Description of the Related Art The present applicant has proposed on the same day an infrared detector utilizing the impedance characteristic of a capacitor in order to improve the S / N ratio of a pyroelectric infrared detector. This is an improvement in the rising characteristics of the current-voltage conversion circuit employed in the infrared detection device according to this proposal when the power is turned on.
【０００３】この提案に係る電流電圧変換回路は、焦電
素子が赤外線を感知したとき焦電素子に生じる信号電流
を、帰還コンデンサを付加した演算増幅器によって電圧
信号に変換するもので、演算増幅器には、直流帰還回路
を付加した基本構成をなしている。図５は、本出願人に
よって提案された赤外線検出装置において採用されてい
る電流電圧変換回路の原理を説明する回路図である。The current-voltage conversion circuit according to this proposal converts a signal current generated in the pyroelectric element when the pyroelectric element senses infrared rays into a voltage signal by an operational amplifier to which a feedback capacitor is added. Has a basic configuration to which a DC feedback circuit is added. FIG. 5 is a circuit diagram illustrating the principle of a current-to-voltage conversion circuit employed in the infrared detection device proposed by the present applicant.
【０００４】１，２は演算増幅器、Ｖｒは演算増幅器
１，２の基準電位、Ｃｆは帰還容量、３は焦電素子、Ｒ
ｉは高抵抗、Ｒ１は抵抗、Ｃ１はコンデンサであり、抵
抗Ｒ１とコンデンサＣ１及び演算増幅器２によって積分
回路による直流帰還回路を構成している。図６は、この
ような電流電圧変換回路における演算増幅器の入力段の
内部回路を示している。Reference numerals 1 and 2 denote operational amplifiers, Vr denotes a reference potential of the operational amplifiers 1 and 2, Cf denotes a feedback capacitance, 3 denotes a pyroelectric element,
i is a high resistance, R1 is a resistor, and C1 is a capacitor. The resistor R1, the capacitor C1, and the operational amplifier 2 constitute a DC feedback circuit using an integrating circuit. FIG. 6 shows an internal circuit of an input stage of an operational amplifier in such a current-voltage conversion circuit.
【０００５】この図に見るように、演算増幅器１の入力
ノード側と出力ノード側には、同じ特性の入力トランジ
スタＭ１，Ｍ２（図ではいずれもｐＭＯＳＦＥＴ）を設
けており、入力ノード側には、入力トランジスタのゲー
ト・ソース間容量Ｃｇｓ、ゲート・ドレイン間容量Ｃｇ
ｄ、ゲート・バルク間容量Ｃｇｂが存在する。通常は、
このような入力トランジスタのゲートサイズはフリッカ
ノイズを抑制するために、かなり大きなサイズになって
いるが、演算増幅器の電源投入時の動作特性を考える上
では、ゲート・バルク間容量Ｃｇｂを考慮すればよい。
したがって、今、このゲート・バルク間容量ＣｇｂをＣ
ｇとして演算増幅器１の入力等価容量として規定する
と、図７に示したような等価回路で示される。As shown in FIG. 1, input transistors M1 and M2 (both are pMOSFETs in the drawing) having the same characteristics are provided on the input node side and output node side of the operational amplifier 1, and on the input node side, Gate-source capacitance Cgs and gate-drain capacitance Cg of the input transistor
d, a gate-bulk capacitance Cgb exists. Normally,
The gate size of such an input transistor is considerably large in order to suppress flicker noise. However, in consideration of the operational characteristics at the time of turning on the power of the operational amplifier, if the gate-bulk capacitance Cgb is taken into consideration. Good.
Therefore, the gate-bulk capacitance Cgb is now changed to C
If g is defined as the input equivalent capacitance of the operational amplifier 1, it is represented by an equivalent circuit as shown in FIG.
【０００６】このような電流電圧変換回路における電源
投入時の動作を説明すると、入力ノードの電位はすぐに
基準電位Ｖｒと同電位になろうとするが、焦電素子３は
グランドに接続されているため、入力ノードの充電は演
算増幅器２からの経路を通じてしか存在しない。しか
し、演算増幅器１と演算増幅器２との間には高抵抗Ｒｉ
が存在するため、その充電電流は小さく、そのため、電
源投入直後は、入力ノードはその他の容量間の充放電に
より、Ｖｒと同電位に立ち上がる。The operation at the time of turning on the power in such a current-voltage conversion circuit will be described. The potential of the input node immediately tries to be the same as the reference potential Vr, but the pyroelectric element 3 is connected to the ground. Therefore, the charging of the input node exists only through the path from the operational amplifier 2. However, there is a high resistance Ri between the operational amplifier 1 and the operational amplifier 2.
, The charging current is small. Therefore, immediately after the power is turned on, the input node rises to the same potential as Vr due to charging and discharging between other capacitors.
【０００７】また、焦電素子３は入力ノードとグランド
間に接続されているので、その等価容量Ｃｓの入力ノー
ド側にはｑ１＝Ｃｓ・Ｖｒの電荷が蓄積される。一方、
演算増幅器１の入力等価容量Ｃｇは入力ノードとノード
Ｂの間に接続されているが、定常状態では入力ノードの
電位Ｖｒは、ノードＢの電位Ｖｂより低くなるのでｑ３
＝Ｃｇ・（Ｖｂ−Ｖｒ）の電荷が入力ノード側に放出さ
れ、その過不足分が帰還容量Ｃｆから補足されることに
なる。すなわち、ｑ２＝ｑ１−ｑ３の電荷が帰還容量Ｃ
ｆから入力ノード側に放出され、その結果、出力ノード
と入力ノードの間に△Ｖ＝ｑ２／Ｃｆの電位差が生じ
る。すると、この電位差により帰還回路が働き、高抵抗
Ｒｉを介してｑ２分の電荷が充電され、演算増幅器の入
力ノードと出力ノードの電位が一致して定常状態に至
り、正常な負帰還動作がなされる。Since the pyroelectric element 3 is connected between the input node and the ground, an electric charge of q1 = Cs.Vr is accumulated on the input node side of the equivalent capacitance Cs. on the other hand,
Although the input equivalent capacitance Cg of the operational amplifier 1 is connected between the input node and the node B, the potential Vr of the input node is lower than the potential Vb of the node B in a steady state, so that q3
= Cg · (Vb−Vr) is discharged to the input node side, and the excess or deficiency is captured from the feedback capacitance Cf. That is, the electric charge of q2 = q1-q3 becomes the feedback capacitance C
f to the input node side, and as a result, a potential difference of ΔV = q2 / Cf occurs between the output node and the input node. Then, the feedback circuit operates by this potential difference, and the electric charge for q2 is charged through the high resistance Ri, the potentials of the input node and the output node of the operational amplifier match, and a steady state is reached, and a normal negative feedback operation is performed. You.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、このよ
うな電流電圧変換回路では、Ｒｉに高抵抗を使用してい
るため、入力ノードの等価容量の充電に長い時間を要
し、そのため電源投入から定常時に至るまでの時間が非
常に長くなるという現象が改善すべき問題点として残さ
れている。However, in such a current-to-voltage conversion circuit, since a high resistance is used for Ri, it takes a long time to charge the equivalent capacitance of the input node. The phenomenon that the time until the time is very long remains as a problem to be improved.
【０００９】本発明は、上述のような点に鑑みてなされ
たものであり、その目的とするところは、焦電型赤外線
検出装置の電流電圧変換回路の電源投入時の立ち上がり
動作を迅速に行うことにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to quickly perform a rising operation at power-on of a current-voltage conversion circuit of a pyroelectric infrared detector. It is in.
【００１０】[0010]
【課題を解決するための手段】上記目的を達成するため
に本発明では、次のような解決手段を提案している。す
なわち、請求項１では、電流電圧変換回路では、演算増
幅器の入力等価容量を、使用する焦電素子の等価容量に
整合させ、これによって、電源投入時、焦電素子の等価
容量に対する帰還容量からの電荷の充放電をなくして立
ち上がり動作を迅速にしている。In order to achieve the above object, the present invention proposes the following solution. That is, in the present invention, in the current-voltage conversion circuit, the input equivalent capacitance of the operational amplifier is matched with the equivalent capacitance of the pyroelectric element to be used. This eliminates the charge and discharge of the electric charges, thereby speeding up the rising operation.
【００１１】また、請求項２では、演算増幅器の入力等
価容量が演算増幅器を構成する入力トランジスタのゲー
ト電極の寸法によって調整することを提案しており、こ
れによって、電流電圧変換回路に別の回路を付加するこ
となく、設計段階から請求項１に提案した手段を実現可
能にしている。請求項３、４は、既に設計された電流電
圧変換回路に、ラピッドスタート回路を付け加えること
によって、電源投入時の動作遅延を改善するものであ
る。According to a second aspect of the present invention, it is proposed that the input equivalent capacitance of the operational amplifier is adjusted by the size of the gate electrode of the input transistor constituting the operational amplifier. The means proposed in claim 1 can be realized from the design stage without adding. Claims 3 and 4 improve the operation delay at power-on by adding a rapid start circuit to the already designed current-voltage conversion circuit.
【００１２】このラピッドスタート回路では、電源投入
時は、演算増幅器に付加した帰還容量を短絡させて、演
算増幅器の入力ノードに直接直流電源を供給して急速に
充電させ、定常状態に至った時点で、短絡を停止させ
る。請求項４，５では、コンデンサに抵抗を接続した簡
易な構成の遅延回路を利用して、コンデンサが所定の電
圧レベルに充電されるまで、スイッチング素子をオンさ
せて帰還容量を短絡し、所定の電圧レベルに達した後
は、スイッチング素子を自動的にオフさせることが出来
る。In this rapid start circuit, when the power is turned on, the feedback capacitance added to the operational amplifier is short-circuited, DC power is directly supplied to the input node of the operational amplifier to rapidly charge the power supply, and when the steady state is reached. To stop the short circuit. According to claims 4 and 5, the switching element is turned on to short-circuit the feedback capacitance until the capacitor is charged to a predetermined voltage level by using a delay circuit having a simple configuration in which a resistor is connected to the capacitor. After reaching the voltage level, the switching element can be automatically turned off.
【００１３】[0013]
【発明の実施の形態】以下、本発明の一実施例を、回路
設計時に行ったシュミレーション結果を用いて説明す
る。 ［請求項１，２において提案する回路設計のシュミレー
ション結果］図１は、本発明によって提案される回路構
成を示しているが、その構成は図５において説明した構
成と同じである。図１において、Ｃｆ＝１０Ｐｆ，Ｒｉ
＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃｓ＝
２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝２０
０μｍ／４０μｍに設定し、電源投入した時の動作特性
をシュミレーションさせた。図３（Ａ）〜（Ｃ）は、そ
の結果を示している。（Ａ）は出力ノードの電位Ｖｏｕ
ｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、図にお
いて示された各容量に蓄積される電荷量の変化を示して
おり、ｑ１はＣｓに蓄積される電荷量、ｑ２はＣｆに蓄
積される電荷量、ｑ３はＣｇに蓄積される電荷量を示
す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示してい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below using the results of a simulation performed at the time of circuit design. [Simulation Result of Circuit Design Proposed in Claims 1 and 2] FIG. 1 shows a circuit configuration proposed by the present invention, and the configuration is the same as the configuration described in FIG. In FIG. 1, Cf = 10Pf, Ri
= 1TΩ, R1 = 2.4GΩ, C1 = 10nF, Cs =
2.68 pF, input transistor size W / L = 20
It was set to 0 μm / 40 μm, and the operating characteristics when power was turned on were simulated. 3A to 3C show the results. (A) shows the potential Vou of the output node.
t, the change in the potential Vin of the input node, and (B) show the change in the amount of charge stored in each capacitor shown in the figure, where q1 is the amount of charge stored in Cs, and q2 is the amount of charge stored in Cf. Q3 indicates the amount of charge stored in Cg, and (C) indicates the waveforms of the DC power supplies Vcc and Vr.
【００１４】本発明によれば、Ｃｓ，Ｃｇはｑ１＝ｑ３
となるように調整されているので、Ｃｆは、電源が立ち
上がる途中にあるときには、電荷の移動が存在するが、
電源が完全に立ち上がった時には、ｑ２＝０になってい
る。また、図３Ａを見れば、電源が完全に立ち上がった
時には、既に、出力ノードの電位Ｖｏｕｔも安定してい
ることがわかる。According to the present invention, Cs and Cg are q1 = q3
Is adjusted so that when the power supply is in the process of rising, there is a movement of electric charge.
When the power is completely turned on, q2 = 0. FIG. 3A shows that the potential Vout of the output node is already stable when the power supply is completely turned on.
【００１５】図８（Ａ）〜（Ｃ）はＣｓ＝３．６８ｐＦ
に設計変更し、その他の条件は上記と同様にした電流電
圧変換回路、つまり本発明の適用されていない電流電圧
変換回路の電源投入時のシミュレーション結果を示すも
のである。各グラフが示す内容は図４（Ａ）〜（Ｃ）に
対応させている。図８（Ｂ）からわかるように、電源が
完全に立ち上がった時に、ｑ２＝ｑ１−ｑ３の電荷がＣ
ｆに蓄積されている。その結果、図８（Ａ）に見られる
ように、出力ノード電位Ｖｏｕｔと入力ノード電位Ｖｉ
ｎの間に電位差が生じる。また、図９（Ａ）は図８
（Ａ）の横軸の時間を５０秒まで延ばしたもの、図９
（Ｂ）は図８（Ｂ）の横軸の時間を５０秒まで延ばした
ものを示している。これらの図を見ても明らかなように
電源投入後５０秒経っても、出力が安定せず、定常な状
態になっていないことがわかる。FIGS. 8A to 8C show Cs = 3.68 pF.
The other conditions show the simulation results at the time of turning on the power of the current-voltage conversion circuit similar to the above, that is, the current-voltage conversion circuit to which the present invention is not applied. The contents shown by each graph correspond to FIGS. 4 (A) to 4 (C). As can be seen from FIG. 8B, when the power is completely turned on, the electric charge of q2 = q1-q3 becomes C
f. As a result, as shown in FIG. 8A, the output node potential Vout and the input node potential Vi
A potential difference occurs between n. Further, FIG.
FIG. 9A is a graph obtained by extending the time on the horizontal axis of FIG.
FIG. 8B shows the time on the horizontal axis in FIG. 8B extended to 50 seconds. As can be seen from these figures, the output is not stable even after 50 seconds from the power-on, and it is not in a steady state.
【００１６】［請求項３，４，５において提案する回路
設計のシュミレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはｐＭＯＳＦＥＴで構成
しているが、これに限定されない。[Simulation Result of Circuit Design Proposed in Claims 3, 4 and 5] FIG. 2 is a circuit diagram showing this embodiment. In addition to the basic circuit shown in FIG. 1, a rapid start circuit 4 is added to the feedback capacitance Cf. The rapid start circuit 4 has a feedback capacitance Cf of 2
The switching elements TA and TB are connected in parallel, the gates of the switching elements TA and TB are connected to a delay circuit 41 configured by connecting a resistor R and a capacitor C, and a DC power supply Vcc is supplied to the delay circuit 41. doing. Although the two switching elements TA and TB are composed of pMOSFETs, the invention is not limited to this.
【００１７】図４は、この実施例の回路における電源投
入時のシミュレーション結果を示す。この回路の回路定
数は図５のシミュレーションの時と同じとした。図４
（Ｃ）において、Ｖｒは基準電位、Ｖｃｃは直流電源電
位、Ｖｇはスイッチング素子ＴＡ，ＴＢのゲート電位を
示している。また、図４（Ｂ）はスイッチング素子Ｔ
Ａ，ＴＢに流れる電流ｉを示し、図４（Ａ）のＶｏｕｔ
は出力ノードの電位を、Ｖｉｎは入力ノードの電位を示
している。FIG. 4 shows a simulation result when the power is turned on in the circuit of this embodiment. The circuit constants of this circuit were the same as in the simulation of FIG. FIG.
In (C), Vr indicates a reference potential, Vcc indicates a DC power supply potential, and Vg indicates a gate potential of the switching elements TA and TB. FIG. 4B shows the switching element T
4A shows the current i flowing through TB, and Vout in FIG.
Indicates the potential of the output node, and Vin indicates the potential of the input node.
【００１８】この実施例の回路では、電源投入直後は、
遅延回路４１のコンデンサの出力端子の電圧は遅れて立
ち上がるので、スイッチング素子であるＰＭＯＳトラン
ジスタのゲート電位Ｖｇがオフレベルに達するまでは、
オン状態を保持するので、それによって入力等価容量を
急速に充放電する。その結果、図４（Ａ）に見るよう
に、電源が完全に立ち上がった時には、既に、出力ノー
ドの電位Ｖｏｕｔも安定していることがわかる。In the circuit of this embodiment, immediately after the power is turned on,
Since the voltage at the output terminal of the capacitor of the delay circuit 41 rises with a delay, the voltage until the gate potential Vg of the PMOS transistor serving as the switching element reaches the off level.
Since the ON state is maintained, the input equivalent capacitance is rapidly charged and discharged. As a result, as shown in FIG. 4A, when the power supply is completely turned on, the potential Vout of the output node is already stable.
【００１９】以上のような本発明は、帰還容量を用いた
演算増幅器を使用して、焦電素子の出力電流を出力電圧
に変換する回路のすべてに適用でき、電源投入時におけ
る演算増幅器の入力段の等価容量を、高抵抗を用いて充
電放電を行うものに限定されないことはいうまでもな
い。The present invention as described above can be applied to all circuits for converting an output current of a pyroelectric element into an output voltage using an operational amplifier using a feedback capacitor. It is needless to say that the equivalent capacitance of the stage is not limited to one that performs charging and discharging using a high resistance.
【００２０】[0020]
【発明の効果】本発明によれば、次のような効果が奏さ
れる。すなわち、請求項１，２において提案した赤外線
検出装置によれば、別の付加回路を設けることがないの
で、設計段階から電源投入時の動作特性の改善されたＳ
／Ｎ比の良好な電流電圧変換回路を実現することができ
る。According to the present invention, the following effects can be obtained. That is, according to the infrared detecting device proposed in the first and second aspects, no additional circuit is provided, so that the operating characteristics at the time of turning on the power from the design stage are improved.
A current / voltage conversion circuit having a good / N ratio can be realized.
【００２１】また、請求項３，４，５において提案した
赤外線検出装置によれば、既に設計された電流電圧変換
回路に、簡易なスイッチング回路を付加するだけで、電
源投入時の動作特性の改善されたＳ／Ｎ比の良好な電流
電圧変換回路を実現することができる。Further, according to the infrared detecting device proposed in claims 3, 4 and 5, the operating characteristics at the time of power-on can be improved only by adding a simple switching circuit to the already designed current-voltage conversion circuit. Thus, a current-voltage conversion circuit having a good S / N ratio can be realized.
【図１】電流電圧変換回路（請求項１，２）の基本構成
を示した回路図である。FIG. 1 is a circuit diagram showing a basic configuration of a current-voltage conversion circuit (claims 1 and 2).
【図２】ラピッドスタート回路を付加した電流電圧変換
回路（請求項３，４）の基本構成を示した回路図であ
る。FIG. 2 is a circuit diagram showing a basic configuration of a current-voltage conversion circuit (claims 3 and 4) to which a rapid start circuit is added.
【図３】本発明を適用した電流電圧変換回路（請求項
１）における電源投入時のシミュレーション結果のグラ
フである。（Ａ）は入、出力ノード電位の変化、（Ｂ）
は各容量の電荷量の変化、（Ｃ）は電源電圧、基準電圧
の変化を示している。FIG. 3 is a graph of a simulation result at power-on in a current-voltage conversion circuit (claim 1) to which the present invention is applied. (A) is an input, a change in output node potential, (B)
Indicates a change in the charge amount of each capacitor, and (C) indicates a change in the power supply voltage and the reference voltage.
【図４】本発明を適用した電流電圧変換回路（請求項
３）における電源投入時のシミュレーション結果のグラ
フである。（Ａ）は入、出力ノード電位の変化、（Ｂ）
は各容量の電荷量の変化、（Ｃ）は電源電圧、基準電圧
の変化を示している。FIG. 4 is a graph of a simulation result at power-on in a current-voltage conversion circuit (claim 3) to which the present invention is applied. (A) is an input, a change in output node potential, (B)
Indicates a change in the charge amount of each capacitor, and (C) indicates a change in the power supply voltage and the reference voltage.
【図５】帰還容量を付加した演算増幅器を用いて構成し
た電流電圧変換回路の基本構成を示す回路図である。FIG. 5 is a circuit diagram showing a basic configuration of a current-voltage conversion circuit configured using an operational amplifier to which a feedback capacitance is added.
【図６】演算増幅器の入力段の概略構成図である。FIG. 6 is a schematic configuration diagram of an input stage of an operational amplifier.
【図７】電源立ち上げ時の動作を説明するための等価回
路である。FIG. 7 is an equivalent circuit for explaining an operation at power-on.
【図８】図５に示した電流電圧変換回路における電源投
入時のシミュレーション結果のグラフである。（Ａ）は
入、出力ノード電位の変化、（Ｂ）は各容量の電荷量の
変化、（Ｃ）は電源電圧、基準電圧の変化を示すシミュ
レーション結果のグラフである。ある。FIG. 8 is a graph of a simulation result when power is turned on in the current-voltage conversion circuit shown in FIG. 5; (A) is a graph of a simulation result showing a change of an input / output node potential, (B) is a change of a charge amount of each capacitor, and (C) is a simulation result showing a change of a power supply voltage and a reference voltage. is there.
【図９】図８の一部を拡大して示すグラフである。
（Ａ）、（Ｂ）はそれぞれ、図８の（Ａ），（Ｂ）に対
応している。9 is a graph showing a part of FIG. 8 in an enlarged manner.
(A) and (B) correspond to (A) and (B) of FIG. 8, respectively.
１，２・・・演算増幅器 ３・・・焦電素子 ４・・・ラピッドスタート回路 ＴＡ，ＴＢ・・・スイッチング素子 ４１・・・遅延回路 Ｃ・・・コンデンサ Ｒ・・・抵抗 Ｃｓ・・・焦電素子の等価容量 Ｃｆ・・・帰還容量 Ｃｇ・・・演算増幅器の入力等価容量 Ｒｉ・・・高抵抗 Ｖｃｃ・・・直流電源 Ｖｒ・・・基準電源 1, 2 ... operational amplifier 3 ... pyroelectric element 4 ... rapid start circuit TA, TB ... switching element 41 ... delay circuit C ... capacitor R ... resistor Cs ... Equivalent capacitance of pyroelectric element Cf: feedback capacitance Cg: input equivalent capacitance of operational amplifier Ri: high resistance Vcc: DC power supply Vr: reference power supply
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成９年５月２９日[Submission date] May 29, 1997
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００５[Correction target item name] 0005
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【０００５】この図に見るように、演算増幅器１の入力
ノード側と出力ノード側には、同じ特性の入力トランジ
スタＭ１，Ｍ２（図ではいずれもＰＭＯＳトランジス
タ）を設けており、入力ノード側には、入力トランジス
タのゲート・ソース間容量Ｃｇｓ、ゲート・ドレイン間
容量Ｃｇｄ、ゲート・バルク間容量Ｃｇｂが存在する。
通常は、このような入力トランジスタのゲートサイズは
フリッカノイズを抑制するために、かなり大きなサイズ
になっているが、演算増幅器の電源投入時の動作特性を
考える上では、ゲート・バルク間容量Ｃｇｂを考慮すれ
ばよい。したがって、今、このゲート・バルク間容量Ｃ
ｇｂをＣｇとして演算増幅器１の入力等価容量として規
定すると、図７に示したような等価回路で示される。As shown in FIG. 1, input transistors M1 and M2 (both are PMOS transistors in the figure) having the same characteristics are provided on the input node side and output node side of the operational amplifier 1, and on the input node side. And a gate-source capacitance Cgs, a gate-drain capacitance Cgd, and a gate-bulk capacitance Cgb of the input transistor.
Normally, the gate size of such an input transistor is considerably large in order to suppress flicker noise. However, in consideration of the operation characteristics at the time of turning on the power of the operational amplifier, the gate-bulk capacitance Cgb is set to It should be taken into account. Therefore, the gate-bulk capacitance C
If gb is defined as Cg as the input equivalent capacitance of the operational amplifier 1, the equivalent circuit as shown in FIG. 7 is obtained.
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００６[Correction target item name] 0006
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【０００６】このような電流電圧変換回路における電源
投入時の動作を説明すると、入力ノードの電位はすぐに
基準電位Ｖｒと同電位になろうとするが、入力ノードの
充電は演算増幅器２からの経路を通じてしか存在しな
い。しかし、演算増幅器１と演算増幅器２との間には高
抵抗Ｒｉが存在するため、その充電電流は小さく、その
ため、電源投入直後は、入力ノードはその他の容量間の
充放電により、Ｖｒと同電位に立ち上がる。The operation of such a current-to-voltage conversion circuit when the power is turned on will be described. The potential of the input node immediately tries to become the same as the reference potential Vr. Only exists through. However, since the high resistance Ri exists between the operational amplifier 1 and the operational amplifier 2, the charging current is small. Therefore, immediately after the power is turned on, the input node is charged and discharged between the other capacitors to the same level as Vr. Rise to potential.
【手続補正３】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１３[Correction target item name] 0013
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１３】[0013]
【発明の実施の形態】以下、本発明の一実施例を、回路
設計時に行ったシュミレーション結果を用いて説明す
る。［請求項１，２において提案する回路設計のシュミ
レーション結果］図１は、本発明によって提案される回
路構成を示しているが、その構成は図５において説明し
た構成と同じである。図１において、Ｃｆ＝１０ｐＦ，
Ｒｉ＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃ
ｓ＝２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝
２００μｍ／４０μｐｍに設定し、電源投入した時の動
作特性をシュミレーションさせた。図３（Ａ）〜（Ｃ）
は、その結果を示している。（Ａ）は出力ノードの電位
Ｖｏｕｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、
図１において示された各容量に蓄積される電荷量の変化
を示しており、ｑ１はＣｓに蓄積される電荷量、ｑ２は
Ｃｆに蓄積される電荷量、ｑ３はＣｇに蓄積される電荷
量を示す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示
している。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below using the results of a simulation performed at the time of circuit design. [Simulation Result of Circuit Design Proposed in Claims 1 and 2] FIG. 1 shows a circuit configuration proposed by the present invention, and the configuration is the same as the configuration described in FIG. In FIG. 1, Cf = 10 pF,
Ri = 1TΩ, R1 = 2.4GΩ, C1 = 10nF, C
s = 2.68 pF, size of input transistor W / L =
The operation characteristics at the time of setting the power to 200 μm / 40 μpm and turning on the power were simulated. FIG. 3 (A) to (C)
Shows the result. (A) shows the change in the potential Vout of the output node and the potential Vin of the input node, and (B) shows
1 shows a change in the amount of charge stored in each capacitor shown in FIG. 1, where q1 is the amount of charge stored in Cs, q2 is the amount of charge stored in Cf, and q3 is the amount of charge stored in Cg. (C) shows the waveforms of the DC power supplies Vcc and Vr.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１６[Correction target item name] 0016
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１６】［請求項３，４，５において提案する回路
設計のシュミレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはＰＭＯＳトランジスタ
で構成しているが、これに限定されない。 ─────────────────────────────────────────────────────
[Simulation Result of Circuit Design Proposed in Claims 3, 4 and 5] FIG. 2 is a circuit diagram showing this embodiment. In addition to the basic circuit shown in FIG. 1, a rapid start circuit 4 is added to the feedback capacitance Cf. The rapid start circuit 4 has a feedback capacitance Cf of 2
The switching elements TA and TB are connected in parallel, the gates of the switching elements TA and TB are connected to a delay circuit 41 configured by connecting a resistor R and a capacitor C, and a DC power supply Vcc is supplied to the delay circuit 41. doing. Although the two switching elements TA and TB are constituted by PMOS transistors, the present invention is not limited to this. ────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成９年８月２８日[Submission date] August 28, 1997
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００５[Correction target item name] 0005
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【０００５】この図に見るように、演算増幅器１の入力
ノード側と出力ノード側には、同じ特性の入力トランジ
スタＭ１，Ｍ２（図ではいずれもＰＭＯＳトランジス
タ）を設けており、入力ノード側には、入力トランジス
タのゲート・ソース間容量Ｃｇｓ、ゲート・ドレイン間
容量Ｃｇｄ、ゲート・バルク間容量Ｃｇｂが存在する。
通常は、このような入力トランジスタのゲートサイズは
フリッカノイズを抑制するために、かなり大きなサイズ
になっているが、演算増幅器の電源投入時の動作特性を
考える上では、ゲート・バルク間容量Ｃｇｂを考慮すれ
ばよい。したがって、今、このゲート・バルク間容量Ｃ
ｇｂをＣｇとして演算増幅器１の入力等価容量として規
定すると、図７に示したような等価回路で示される。As shown in FIG. 1, input transistors M1 and M2 (both are PMOS transistors in the figure) having the same characteristics are provided on the input node side and output node side of the operational amplifier 1, and on the input node side. And a gate-source capacitance Cgs, a gate-drain capacitance Cgd, and a gate-bulk capacitance Cgb of the input transistor.
Normally, the gate size of such an input transistor is considerably large in order to suppress flicker noise. However, in consideration of the operation characteristics at the time of turning on the power of the operational amplifier, the gate-bulk capacitance Cgb is set to It should be taken into account. Therefore, the gate-bulk capacitance C
If gb is defined as Cg as the input equivalent capacitance of the operational amplifier 1, the equivalent circuit as shown in FIG. 7 is obtained.
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００６[Correction target item name] 0006
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【０００６】このような電流電圧変換回路における電源
投入時の動作を説明すると、入力ノードの電位はすぐに
基準電位Ｖｒと同電位になろうとするが、入力ノードの
充電は演算増幅器２からの経路を通じてしか存在しな
い。しかし、演算増幅器１と演算増幅器２との間には高
抵抗Ｒｉが存在するため、その充電電流は小さく、その
ため、電源投入直後は、入力ノードはその他の容量間の
充放電により、Ｖｒと同電位に立ち上がる。The operation of such a current-to-voltage conversion circuit when the power is turned on will be described. The potential of the input node immediately tries to become the same as the reference potential Vr. Only exists through. However, since the high resistance Ri exists between the operational amplifier 1 and the operational amplifier 2, the charging current is small. Therefore, immediately after the power is turned on, the input node is charged and discharged between the other capacitors to the same level as Vr. Rise to potential.
【手続補正３】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１３[Correction target item name] 0013
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１３】[0013]
【発明の実施の形態】以下、本発明の一実施例を、回路
設計時に行ったシュミレーション結果を用いて説明す
る。 ［請求項１，２において提案する回路設計のシュミレー
ション結果］図１は、本発明によって提案される回路構
成を示しているが、その構成は図５において説明した構
成と同じである。図１において、Ｃｆ＝１０ｐＦ，Ｒｉ
＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃｓ＝
２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝２０
０μｍ／４０μｍに設定し、電源投入した時の動作特性
をシュミレーションさせた。図３（Ａ）〜（Ｃ）は、そ
の結果を示している。（Ａ）は出力ノードの電位Ｖｏｕ
ｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、図１に
おいて示された各容量に蓄積される電荷量の変化を示し
ており、ｑ１はＣｓに蓄積される電荷量、ｑ２はＣｆに
蓄積される電荷量、ｑ３はＣｇに蓄積される電荷量を示
す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示してい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below using the results of a simulation performed at the time of circuit design. [Simulation Result of Circuit Design Proposed in Claims 1 and 2] FIG. 1 shows a circuit configuration proposed by the present invention, and the configuration is the same as the configuration described in FIG. In FIG. 1, Cf = 10 pF, Ri
= 1TΩ, R1 = 2.4GΩ, C1 = 10nF, Cs =
2.68 pF, input transistor size W / L = 20
It was set to 0 μm / 40 μm, and the operating characteristics when power was turned on were simulated. 3A to 3C show the results. (A) shows the potential Vou of the output node.
t, the change in the potential Vin of the input node, and (B) show the change in the amount of charge stored in each capacitor shown in FIG. 1, where q1 is the amount of charge stored in Cs, and q2 is the amount of charge stored in Cf. The amount of charge stored, q3 indicates the amount of charge stored in Cg, and (C) indicates the waveforms of the DC power supplies Vcc, Vr.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１６[Correction target item name] 0016
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１６】［請求項３，４，５において提案する回路
設計のシュミレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはＰＭＯＳトランジスタ
で構成しているが、これに限定されない。 ─────────────────────────────────────────────────────
[Simulation Result of Circuit Design Proposed in Claims 3, 4 and 5] FIG. 2 is a circuit diagram showing this embodiment. In addition to the basic circuit shown in FIG. 1, a rapid start circuit 4 is added to the feedback capacitance Cf. The rapid start circuit 4 has a feedback capacitance Cf of 2
The switching elements TA and TB are connected in parallel, the gates of the switching elements TA and TB are connected to a delay circuit 41 configured by connecting a resistor R and a capacitor C, and a DC power supply Vcc is supplied to the delay circuit 41. doing. Although the two switching elements TA and TB are constituted by PMOS transistors, the present invention is not limited to this. ────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１０年６月９日[Submission date] June 9, 1998
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００２[Correction target item name] 0002
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【０００２】[0002]
【従来の技術】本出願人は、焦電型の赤外線検出装置の
Ｓ／Ｎ比を改善させるため、コンデンサのインピーダン
ス特性を利用した赤外線検出装置を開発しているが、本
発明は、この赤外線検出装置に採用されている電流電圧
変換回路の電源投入時における立ち上がり特性を更に改
善したものである。2. Description of the Related Art The present applicant has developed an infrared detecting device utilizing the impedance characteristic of a capacitor in order to improve the S / N ratio of a pyroelectric infrared detecting device. This is a further improved rise characteristic of the current-voltage conversion circuit employed in the detection device when the power is turned on.
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００３[Correction target item name] 0003
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【０００３】この電流電圧変換回路は、焦電素子が赤外
線を感知したとき焦電素子に生じる信号電流を、帰還コ
ンデンサを付加した演算増幅器によって電圧信号に変換
するもので、演算増幅器には、低域の安定化を図るため
直流帰還回路を付加した基本構成をなしている。図５
は、本出願人によって開発された赤外線検出装置におい
て採用されている電流電圧変換回路の原理を説明する回
路図である。This current-voltage conversion circuit converts a signal current generated in the pyroelectric element when the pyroelectric element detects infrared rays into a voltage signal by an operational amplifier to which a feedback capacitor is added. It has a basic configuration with a DC feedback circuit added to stabilize the frequency range. FIG.
FIG. 2 is a circuit diagram illustrating the principle of a current-voltage conversion circuit employed in an infrared detection device developed by the present applicant.
【手続補正３】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１３[Correction target item name] 0013
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１３】[0013]
【発明の実施の形態】以下、本発明の一実施例を、回路
設計時に行ったシミュレーション結果を用いて説明す
る。 ［請求項１，２において提案する回路設計のシミュレー
ション結果］図１は、本発明によって提案される回路構
成を示しているが、その構成は図５において説明した構
成と同じである。図１において、Ｃｆ＝１０ｐＦ，Ｒｉ
＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃｓ＝
２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝２０
０μｍ／４０μｍに設定し、電源投入した時の動作特性
をシミュレーションさせた。図３（Ａ）〜（Ｃ）は、そ
の結果を示している。（Ａ）は出力ノードの電位Ｖｏｕ
ｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、図１に
おいて示された各容量に蓄積される電荷量の変化を示し
ており、ｑ１はＣｓに蓄積される電荷量、ｑ２はＣｆに
蓄積される電荷量、ｑ３はＣｇに蓄積される電荷量を示
す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示してい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below using the results of a simulation performed during circuit design. [Simulation Result of Circuit Design Proposed in Claims 1 and 2] FIG. 1 shows a circuit configuration proposed by the present invention, and the configuration is the same as the configuration described in FIG. In FIG. 1, Cf = 10 pF, Ri
= 1TΩ, R1 = 2.4GΩ, C1 = 10nF, Cs =
2.68 pF, input transistor size W / L = 20
It was set to 0 μm / 40 μm, and the operation characteristics when power was turned on were simulated. 3A to 3C show the results. (A) shows the potential Vou of the output node.
t, the change in the potential Vin of the input node, and (B) show the change in the amount of charge stored in each capacitor shown in FIG. 1, where q1 is the amount of charge stored in Cs, and q2 is the amount of charge stored in Cf. The amount of charge stored, q3 indicates the amount of charge stored in Cg, and (C) indicates the waveforms of the DC power supplies Vcc, Vr.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１４[Correction target item name] 0014
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１４】本発明によれば、Ｃｓ，Ｃｇはｑ１＝ｑ３
となるように調整されているので、Ｃｆは、電源が立ち
上がる途中にあるときには、電荷の移動が存在するが、
電源が完全に立ち上がった時には、ｑ２＝０になってい
る。また、図３（Ａ）を見れば、電源が完全に立ち上が
った時には、既に、出力ノードの電位Ｖｏｕｔも安定し
ていることがわかる。According to the present invention, Cs and Cg are q1 = q3
Is adjusted so that when the power supply is in the process of rising, there is a movement of electric charge.
When the power is completely turned on, q2 = 0. FIG. 3A shows that the potential Vout of the output node is already stable when the power is completely turned on.
【手続補正５】[Procedure amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１６[Correction target item name] 0016
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１６】［請求項３，４，５において提案する回路
設計のシミュレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはＰＭＯＳトランジスタ
で構成しているが、これに限定されない。[Simulation Result of Circuit Design Proposed in Claims 3, 4 and 5] FIG. 2 is a circuit diagram showing this embodiment. In addition to the basic circuit shown in FIG. 1, a rapid start circuit 4 is added to the feedback capacitance Cf. The rapid start circuit 4 has a feedback capacitance Cf of 2
The switching elements TA and TB are connected in parallel, the gates of the switching elements TA and TB are connected to a delay circuit 41 configured by connecting a resistor R and a capacitor C, and a DC power supply Vcc is supplied to the delay circuit 41. doing. Although the two switching elements TA and TB are constituted by PMOS transistors, the present invention is not limited to this.
【手続補正６】[Procedure amendment 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２１[Correction target item name] 0021
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００２１】また、請求項３，４，５において提案した
赤外線検出装置によれば、既に設計された電流電圧変換
回路に、簡易なラピッドスタート回路を付加するだけ
で、電源投入時の動作特性の改善するされたＳ／Ｎ比の
良好な電流電圧変換回路を実現することができる。According to the infrared detecting device proposed in claims 3, 4 and 5, the operation characteristics at power-on can be obtained by simply adding a simple rapid start circuit to the already designed current-voltage conversion circuit. A good current-voltage conversion circuit with an improved S / N ratio can be realized.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤村 俊夫 大阪府門真市大字門真1048番地 松下電工 株式会社内 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Toshio Fujimura 1048 Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Works, Ltd.
Claims (5)
を接続し、熱線の感知時に焦電素子に生じる信号電流を
電圧信号に変換して出力させる電流電圧変換回路を有し
た焦電型赤外線検出装置において、 上記演算増幅器の入力等価容量を上記焦電素子の等価容
量に整合させて、演算増幅器の電源投入時における立ち
上がり動作の遅延をなくした構成にしている焦電型赤外
線検出装置。A pyroelectric element having a pyroelectric element connected to an operational amplifier to which a feedback capacitance is added, and a current-to-voltage conversion circuit for converting a signal current generated in the pyroelectric element upon sensing a hot ray into a voltage signal and outputting the voltage signal A pyroelectric infrared detection device according to claim 1, wherein an input equivalent capacitance of said operational amplifier is matched with an equivalent capacitance of said pyroelectric element so that a delay of a rising operation at the time of power-on of said operational amplifier is eliminated.
る入力トランジスタのゲート電極の寸法によって規定さ
れている焦電型赤外線検出装置。2. The pyroelectric infrared detector according to claim 1, wherein the input equivalent capacitance of the operational amplifier is defined by the size of a gate electrode of an input transistor constituting the operational amplifier.
を接続し、熱線の感知時に焦電素子に生じる信号電流を
電圧信号に変換して出力させる電流電圧変換回路を有し
た焦電型赤外線検出装置において、 上記帰還容量には、この帰還容量に並列に接続したスイ
ッチング素子を有したラピッドスタート回路を設け、電
源投入時には上記スイッチング素子をオンさせて、上記
演算増幅器が動作点に立ち上がるまで、そのオン状態を
保持して、上記帰還容量を短絡させる構成とした焦電型
赤外線検出装置。3. A pyroelectric type having a current-voltage conversion circuit for connecting a pyroelectric element to an operational amplifier to which a feedback capacitance is added, converting a signal current generated in the pyroelectric element when a heat ray is detected into a voltage signal, and outputting the voltage signal. In the infrared detection device, the feedback capacitor is provided with a rapid start circuit having a switching element connected in parallel to the feedback capacitor, and when the power is turned on, the switching element is turned on until the operational amplifier rises to an operating point. And a pyroelectric infrared detector configured to hold the ON state and short-circuit the feedback capacitance.
たスイッチング素子と、直流電源に接続された遅延回路
とを組み合わせて構成され、電源投入時には、その遅延
回路の時定数によって定まる遅延時間だけ、上記スイッ
チング素子をオンさせて、上記帰還容量を短絡保持する
構成としている焦電型赤外線検出装置。4. The rapid start circuit according to claim 3, wherein the rapid start circuit is configured by combining a switching element connected in parallel with a feedback capacitor and a delay circuit connected to a DC power supply. A pyroelectric infrared detection device having a configuration in which the switching element is turned on for a delay time determined by a time constant to short-circuit and maintain the feedback capacitance.
接続して構成されている焦電型赤外線検出装置。5. A pyroelectric infrared detector according to claim 3, wherein said delay circuit is constituted by connecting a resistor and a capacitor in series to a DC power supply.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07385297A JP3557838B2 (en) | 1997-03-26 | 1997-03-26 | Pyroelectric infrared detector |
| KR1019970059135A KR100301747B1 (en) | 1997-03-26 | 1997-11-11 | Pyroelectric infrared ray sensor |
| TW086117123A TW350024B (en) | 1997-03-26 | 1997-11-17 | Thermoelectric infrared checking device |
| US08/972,867 US5949072A (en) | 1997-03-26 | 1997-11-18 | Pyroelectric infrared ray sensor |
| CN97126420A CN1124474C (en) | 1997-03-26 | 1997-11-19 | Hot electric infrared sensor |
| DE69739756T DE69739756D1 (en) | 1997-03-26 | 1997-11-19 | Pyroelectric infrared sensor |
| EP97203603A EP0867700B1 (en) | 1997-03-26 | 1997-11-19 | Pyroelectric infrared ray sensor |
| HK98119232.1A HK1015028A1 (en) | 1997-03-26 | 1998-12-30 | Pyroelectric infrared ray sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07385297A JP3557838B2 (en) | 1997-03-26 | 1997-03-26 | Pyroelectric infrared detector |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002151493A Division JP2003014540A (en) | 2002-05-24 | 2002-05-24 | Pyroelectric infrared detection apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10267759A true JPH10267759A (en) | 1998-10-09 |
| JP3557838B2 JP3557838B2 (en) | 2004-08-25 |
Family
ID=13530105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07385297A Expired - Lifetime JP3557838B2 (en) | 1997-03-26 | 1997-03-26 | Pyroelectric infrared detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557838B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006153510A (en) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
| JP2006329665A (en) * | 2005-05-23 | 2006-12-07 | Denso Corp | Sensor circuit for capacity type physical quantity sensor |
| JP2006337067A (en) * | 2005-05-31 | 2006-12-14 | Riken Keiki Co Ltd | Pyroelectric-type infrared gas detector |
| JP2011149955A (en) * | 2011-03-28 | 2011-08-04 | Panasonic Electric Works Co Ltd | Infrared detection type human body detection apparatus |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137392U (en) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | Amplification circuit for hot wire detector |
| JPH0581670U (en) * | 1992-04-13 | 1993-11-05 | オプテックス株式会社 | Infrared detector |
| JPH0953985A (en) * | 1995-08-18 | 1997-02-25 | Murata Mfg Co Ltd | Signal processing circuit for charge generation type detection element |
| JPH09145471A (en) * | 1995-11-27 | 1997-06-06 | Matsushita Electric Works Ltd | Infrared ray detecting device |
| JPH10239151A (en) * | 1997-02-25 | 1998-09-11 | Matsushita Electric Works Ltd | Infrared detector |
| JPH10281867A (en) * | 1997-04-09 | 1998-10-23 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
| JPH10281866A (en) * | 1997-04-09 | 1998-10-23 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
| JPH10300571A (en) * | 1997-04-23 | 1998-11-13 | Matsushita Electric Works Ltd | Current-to-voltage conversion circuit in pyroelectric infrared detecting apparatus |
| JPH10318834A (en) * | 1997-05-15 | 1998-12-04 | Matsushita Electric Works Ltd | Pyroelectric infrared sensor |
| JPH10339666A (en) * | 1997-04-09 | 1998-12-22 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
| JPH1114452A (en) * | 1997-06-25 | 1999-01-22 | Matsushita Electric Works Ltd | Pyroelectric device |
| JPH1183624A (en) * | 1997-09-12 | 1999-03-26 | Matsushita Electric Works Ltd | Infrared detector |
-
1997
- 1997-03-26 JP JP07385297A patent/JP3557838B2/en not_active Expired - Lifetime
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137392U (en) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | Amplification circuit for hot wire detector |
| JPH0581670U (en) * | 1992-04-13 | 1993-11-05 | オプテックス株式会社 | Infrared detector |
| JPH0953985A (en) * | 1995-08-18 | 1997-02-25 | Murata Mfg Co Ltd | Signal processing circuit for charge generation type detection element |
| JPH09145471A (en) * | 1995-11-27 | 1997-06-06 | Matsushita Electric Works Ltd | Infrared ray detecting device |
| JPH10239151A (en) * | 1997-02-25 | 1998-09-11 | Matsushita Electric Works Ltd | Infrared detector |
| JPH10281867A (en) * | 1997-04-09 | 1998-10-23 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
| JPH10281866A (en) * | 1997-04-09 | 1998-10-23 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
| JPH10339666A (en) * | 1997-04-09 | 1998-12-22 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
| JPH10300571A (en) * | 1997-04-23 | 1998-11-13 | Matsushita Electric Works Ltd | Current-to-voltage conversion circuit in pyroelectric infrared detecting apparatus |
| JPH10318834A (en) * | 1997-05-15 | 1998-12-04 | Matsushita Electric Works Ltd | Pyroelectric infrared sensor |
| JPH1114452A (en) * | 1997-06-25 | 1999-01-22 | Matsushita Electric Works Ltd | Pyroelectric device |
| JPH1183624A (en) * | 1997-09-12 | 1999-03-26 | Matsushita Electric Works Ltd | Infrared detector |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006153510A (en) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
| JP2006329665A (en) * | 2005-05-23 | 2006-12-07 | Denso Corp | Sensor circuit for capacity type physical quantity sensor |
| JP4631537B2 (en) * | 2005-05-23 | 2011-02-16 | 株式会社デンソー | Sensor circuit of capacitive physical quantity sensor |
| JP2006337067A (en) * | 2005-05-31 | 2006-12-14 | Riken Keiki Co Ltd | Pyroelectric-type infrared gas detector |
| JP4669740B2 (en) * | 2005-05-31 | 2011-04-13 | 理研計器株式会社 | Pyroelectric infrared gas detector |
| JP2011149955A (en) * | 2011-03-28 | 2011-08-04 | Panasonic Electric Works Co Ltd | Infrared detection type human body detection apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3557838B2 (en) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU656630B2 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US11095261B2 (en) | Amplification interface, and corresponding measurement system and method for calibrating an amplification interface | |
| US7276888B2 (en) | Precharge circuit for DC/DC boost converter startup | |
| JPS5937895B2 (en) | delay circuit | |
| US20020012058A1 (en) | Photosensitive device | |
| US20070194844A1 (en) | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit | |
| EP2851661B1 (en) | Optical sensor arrangement and method for light sensing | |
| CN108536206B (en) | Voltage regulator and voltage regulating method | |
| KR970067266A (en) | Phase error signal generator | |
| JPS62149215A (en) | Time constant circuit | |
| JP2000310561A5 (en) | ||
| KR930005375A (en) | Phase detector | |
| JPS63163119A (en) | Apparatus for measuring intensity of photosensor | |
| JPH10267759A (en) | Piezoelectric type infrared ray detecting device | |
| US4417160A (en) | Offset compensation apparatus for biasing an analog comparator | |
| JP2833891B2 (en) | Voltage regulator | |
| JPH0599756A (en) | Detector for temperature | |
| JPS584848B2 (en) | A/D conversion circuit | |
| JP2003014540A (en) | Pyroelectric infrared detection apparatus | |
| JP2674369B2 (en) | A / D converter | |
| JPH10300571A (en) | Current-to-voltage conversion circuit in pyroelectric infrared detecting apparatus | |
| CN114094824B (en) | Switching power supply circuit and control method | |
| TWI496074B (en) | Multiplier-divider and method thereof | |
| US20240106401A1 (en) | Measurement system, related integrated circuit and method | |
| JP2930018B2 (en) | Voltage conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |