JPH1026248A - 衝撃検出装置、遮断弁制御装置、衝撃検出方法及び遮断弁制御方法 - Google Patents

衝撃検出装置、遮断弁制御装置、衝撃検出方法及び遮断弁制御方法

Info

Publication number
JPH1026248A
JPH1026248A JP17824196A JP17824196A JPH1026248A JP H1026248 A JPH1026248 A JP H1026248A JP 17824196 A JP17824196 A JP 17824196A JP 17824196 A JP17824196 A JP 17824196A JP H1026248 A JPH1026248 A JP H1026248A
Authority
JP
Japan
Prior art keywords
valve
control signal
impact
signal
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17824196A
Other languages
English (en)
Other versions
JP3144470B2 (ja
Inventor
Michiaki Yamaura
路明 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP17824196A priority Critical patent/JP3144470B2/ja
Publication of JPH1026248A publication Critical patent/JPH1026248A/ja
Application granted granted Critical
Publication of JP3144470B2 publication Critical patent/JP3144470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Safety Valves (AREA)
  • Magnetically Actuated Valves (AREA)

Abstract

(57)【要約】 【課題】 リセット信号を伝送するための信号ラインを
設けることなく、回路構成を複雑化させることもなしに
衝撃検出回路を初期状態にリセットさせる。 【解決手段】 開閉制御手段3は、弁開制御信号S1 及
び弁閉制御信号S2 を弁駆動手段2に出力し、弁駆動手
段2は、弁開制御信号S1 あるいは弁閉制御信号S2 に
基づいてソレノイドに駆動電流を流し、これらと並行し
て開閉制御手段3のリセット制御手段3は、所定時間間
隔毎に弁開制御信号S1 及び弁閉制御信号S2 を所定の
レベルにし、リセット手段6に出力する。一方、衝撃検
出手段5は、ソレノイドの両端に外部衝撃に起因して発
生する誘起電圧を検出して衝撃検出フラグデータSF1
を衝撃検出状態にセットし、リセット手段6は、弁開制
御信号S1 及び弁閉制御信号S2 が同時に所定のレベル
にされた場合に衝撃検出フラグデータSF1 を衝撃非検
出状態にリセットするので特別の信号ラインを別個に設
けることなく、リセットを行える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は衝撃検出装置、遮断
弁制御装置、衝撃検出方法及び遮断弁制御方法に係り、
より詳細には、遮断弁をラッチングソレノイドにより駆
動するのに好適な衝撃検出装置、遮断弁制御装置、衝撃
検出方法及び遮断弁制御方法に関する。
【0002】
【従来の技術】一般に、遮断弁を作動させる場合、開閉
制御信号や切換制御信号の入力に応じてソレノイド駆動
回路がラッチングソレノイドに駆動電流を流すことによ
ってラッチングソレノイドを駆動し、このラッチングソ
レノイドの駆動によって遮断弁を作動するようになって
いる。
【0003】図4に従来の遮断弁制御装置の回路ブロッ
ク図を示す。ラッチングソレノイド51のコイルLの両
端には弁駆動回路52が接続され、コイルLには抵抗R
1 、トランジスタQ11 、Q12が電源V〓に対して
直列接続され、トランジスタQ12にはコンデンサC1
が並列に接続されている。コイルLの出力電圧はダイオ
ードD1 、D2 によるリミッタを介してアンプ53に入
力され、その出力電圧はコンパレータ54に入力され
る。コンパレータ54の他方の入力には電源V〓を抵抗
R2 と半固定抵抗R3 により分圧された基準電圧VREF
が印加されている。
【0004】また、コントローラ55は、予め定めたプ
ログラムに従って動作し、外部信号に応じて弁駆動回路
52に対して弁閉制御信号a又は弁開制御信号bを出力
し、トランジスタQ11、Q12に対して検出要求信号
fを出力するとともに、衝撃検出リセット信号SFRST
を後述の外部衝撃検出回路58に出力する。
【0005】検出要求信号fは遅延回路56にも入力さ
れ、その遅延出力がDフリップフロップより構成される
ラッチ回路57のCK(クロック)入力に供給される。
更にラッチ回路57のD(データ)入力にはコンパレー
タ54の出力が供給される。そしてラッチ回路57のQ
出力がコントローラ5にアンサバック信号jとして入力
され、これによってコントローラ55は弁の作動状態を
判断する。
【0006】さらにコイルLには、外部衝撃の印加に伴
ってコイルLに発生する誘起電圧を検出し、外部衝撃検
出時に衝撃検出信号SFを第1のレベル(例えば“L”
レベル)から第2のレベル(例えば“H”レベル)に遷
移させるとともに、リセット信号SFRSTの入力に伴っ
て衝撃検出信号SFを第2のレベルから第1のレベルに
遷移させる外部衝撃検出回路58が並列に接続されてい
る。
【0007】次に上記遮断弁制御装置の動作を説明する
に先立ち、遮断弁の動作原理を図5を参照して説明す
る。図5は、ガス遮断弁Aの一例を示し、同図におい
て、ガス遮断弁Aは、ラッチングソレノイド61と、ラ
ッチングソレノイド61により作動される弁体62と、
弁体62により開閉される弁孔63を有する弁座64と
により構成されている。また、ラッチングソレノイド6
1は、コイルL、可動片65 及び磁石Mgより構成さ
れており、可動片65には弁体62が一体に設けられて
いる。
【0008】ガス遮断弁Aは、弁体62が弁座64に当
接しているときには弁孔63が閉じられ弁閉状態(図5
右側)となり、当接していないときには弁孔63が開か
れ弁開状態(図5左側)となる。以上のような構成にお
いて、弁体62が弁座64に当接している弁閉状態にあ
るとき、ラッチングソレノイド61のコイルLに直流弁
開電流を流すと、可動片65が励磁される。この励磁さ
れた可動片65の磁極が磁石Mgの磁極と一致するよう
に上記弁開電流の方向を設定すると、可動片65が可動
片65と磁石Mgとの間に設けられた図示しないスプリ
ングに抗して磁石Mgに吸引され、これによって弁体6
2が弁座64から離れて弁開状態となる。
【0009】また、弁開状態からコイルLに前記弁開電
流と逆方向の直流弁閉電流を流すと、可動片65は磁石
Mgの磁力を減少させる方向の磁極となるように励磁さ
れるので、可動片65と磁石Mgとの間のスプリングの
力が働いてそれまで磁石Mgに吸引されていた可動片6
5が弁孔63側に移動し、弁体62が弁座64に当接し
て弁閉状態となる。
【0010】なお、ラッチングソレノイド61は、弁開
から弁閉又は弁閉から弁開状態に移行するとき弁閉駆動
電流又は弁開駆動電流が所定期間コイルLにそれぞれ流
され、その後該駆動電流が流されなくなっても、弁体6
2をその状態に維持(ラッチ)できるように構成されて
いる。
【0011】ここで、ラッチングソレノイド61のコイ
ルLのインダクタンスについて考察すると、例えば、弁
閉時における可動片65とコイルLとの磁気的結合は弁
開時における磁気的結合に比して大きくなる場合には、
弁閉時における磁束は弁開時における磁束より大きくな
るため、弁閉時におけるコイルLのインダクタンスは弁
開時のインダクタンスより大きくなる。
【0012】なお、弁閉時における磁束と弁開時の磁束
とは、何れが大きくなるかは、ソレノイドのインダクタ
ンス及び磁気回路の状態によって異なる。次に上記従来
の遮断弁制御装置の動作を図4、図6の動作フローチャ
ート及び図7の波形図を参照して説明する。
【0013】コントローラ55は、駆動回路52に対し
弁閉制御信号(図7(a)参照)又は弁開制御信号(図
7(b)参照)を出力する(ステップS11)。この場
合において、どちらの制御信号を出力するかは、コント
ローラ55が外部から入力される信号に基づいて決定す
る。
【0014】ここで、ガス遮断弁Aが弁開状態にあっ
て、コントローラ55が弁閉制御信号(図7(a)参
照)を出力したとすると、コントローラ55が出力する
弁閉制御信号は弁駆動回路52に入力される。この弁閉
制御信号の入力に応じて弁駆動回路52は、その出力端
子cをHレベル、出力端子dをLレベルにして、ラッチ
ングソレノイド61のコイルLに対して出力端子cから
出力端子dの方向に所定時間、直流弁閉駆動電流(図7
(c)参照)を流す。このことによって上述したように
可動片65が駆動されてガス遮断弁Aが弁閉状態となる
(図7(e)参照)。
【0015】次にコントローラ55は、図7(f)に示
すように、検出要求信号を所定時間出力し(ステップS
12)、トランジスタQ11、Q12をオンさせる。こ
れによりコイルLには電源V〓より検出電圧が印加さ
れ、コイルLの出力電圧がアンプ3によって増幅され、
増幅された出力(図7(g)参照)がコンパレータ4に
入力される。
【0016】アンプ53の出力はコイルLのインダクタ
ンスと抵抗R1 の時定数によって立下がる。そこでコン
パレータ4は該コイルLの電圧と基準電圧とを比較し、
コイルLの電圧が基準電圧より大きい期間t11 ではコ
ンパレータ4の出力は“H”レベルに反転する(図7
(h)参照)。
【0017】一方検出要求信号は遅延回路6により所定
時間t0 遅延され(図7(i)参照)、ラッチ回路57
のクロック入力CKに供給される。ラッチ回路57はデ
ータ入力Dとクロック入力CKにそれぞれ供給されたコ
ンパレータ出力(図7(h)参照)と遅延出力(図7
(i)参照)とにより、データ出力Qのレベルが決定さ
れる。
【0018】すなわち、上述の例の場合には、遮断弁A
の弁閉時におけるコイルLのインダクタンスは、弁開時
のインダクタンスより大きくなる。従って、検出要求信
号を供給したときの立下り時定数は弁閉時の方が弁開時
より大きくなるので、図7(g)に示すように、コイル
Lの出力電流は弁閉時の方が弁開時より長時間に渡って
流れることにより、コンパレータ54の出力も図7
(h)のように“H”レベルの期間t11が弁閉時の方が
長くなる。
【0019】一方、遅延回路56からの出力は、弁開及
び弁閉の状態に拘らず図7(i)のように検出要求信号
から所定時間t0 遅延されているので、ラッチ回路7の
データ出力Q、すなわち、アンサバック信号は図7
(j)に示すように、t11>t0 のとき(弁開から弁閉
状態になったとき)には“H”レベルとなり、t11<t
0 のとき(弁閉から弁開状態になったとき)には“L”
レベルとなる。
【0020】従って、コントローラ55は、アンサバッ
ク信号を読み込み(ステップS13)、弁の作動状態を
判別することとなる(ステップS14)。以上は、正常
時の動作であるが、遮断弁に外部衝撃が印加された場合
には、コイルLに誘起電圧が発生し、衝撃検出回路58
はこの誘起電圧を検出すると外部衝撃を検出したとして
衝撃検出信号SFを“L”レベルから“H”レベルに遷
移させる。
【0021】この結果、コントローラ55は遮断弁に外
部衝撃が印加されたことを認識するとともに、次の衝撃
検出に備えて、リセット信号SFRSTを衝撃検出回路5
8に出力する。この結果、衝撃検出回路58は、リセッ
ト信号SFRSTの入力に伴って衝撃検出信号SFを
“H”レベルから“L”レベルに遷移させ、次の外部衝
撃検出に備えることとなっていた。
【0022】
【発明が解決しようとする課題】以上の説明のように、
従来の遮断弁制御装置のコントローラ55は、磁界の外
部衝撃検出に備えて衝撃検出回路58を所定時間間隔毎
に初期状態にリセットさせるべくリセット信号SFRST
を出力する必要があり、このリセット信号SFRSTのた
めに出力ポートを設ける必要があるとともに、リセット
信号SFRSTを伝送するための信号ラインを設けなけれ
ばならず、回路構成も複雑化してしまうという問題点が
あった。
【0023】そこで、本発明の目的はリセット信号SF
RSTを伝送するための信号ラインを設けることなく、回
路構成を複雑化させることもなしに衝撃検出回路を初期
状態にリセットさせることが可能な衝撃検出装置、遮断
弁制御装置、衝撃検出方法及び遮断弁制御方法を提供す
ることにある。
【0024】
【課題を解決するための手段】上記課題を解決するた
め、請求項1記載の発明は、外部より入力される弁開制
御信号及び弁閉制御信号に基づいてソレノイドを制御
し、前記ソレノイドを介して弁駆動を行う遮断弁に印加
される外部衝撃を検出する衝撃検出装置であって、前記
ソレノイドの両端に前記外部衝撃に起因して発生する誘
起電圧を検出して衝撃検出フラグデータを衝撃検出状態
にセットする衝撃検出手段と、前記弁開制御信号及び前
記弁閉制御信号が同時に所定のレベルにされた場合に前
記衝撃検出フラグデータを衝撃非検出状態にリセットす
るリセット手段と、を備えて構成する。
【0025】請求項1記載の発明によれば、衝撃検出手
段は、ソレノイドの両端に外部衝撃に起因して発生する
誘起電圧を検出して衝撃検出フラグデータを衝撃検出状
態にセットする。リセット手段は、弁開制御信号及び弁
閉制御信号が同時に所定のレベルにされた場合に衝撃検
出フラグデータを衝撃非検出状態にリセットする。
【0026】請求項2記載の発明は、請求項1記載の衝
撃検出装置を有する遮断弁制御装置であって、弁開制御
信号あるいは弁閉制御信号に基づいてソレノイドに駆動
電流を流す弁駆動手段と、前記弁開制御信号及び前記弁
閉制御信号を出力する開閉制御手段と、を有し、前記開
閉制御手段は、所定時間間隔毎に前記弁開制御信号及び
前記弁閉制御信号を前記所定のレベルにするリセット制
御手段を備えて構成する。
【0027】請求項2記載の発明によれば、開閉制御手
段は、弁開制御信号及び弁閉制御信号を弁駆動手段に出
力し、弁駆動手段は、弁開制御信号あるいは弁閉制御信
号に基づいてソレノイドに駆動電流を流す。これらと並
行して開閉制御手段のリセット制御手段は、所定時間間
隔毎に弁開制御信号及び弁閉制御信号を所定のレベルに
し、リセット手段に出力する。
【0028】請求項3記載の発明は、外部より入力され
る弁開制御信号及び弁閉制御信号に基づいてソレノイド
を制御し、前記ソレノイドを介して弁駆動を行う遮断弁
に印加される外部衝撃を検出する衝撃検出方法であっ
て、前記ソレノイドの両端に前記外部衝撃に起因して発
生する誘起電圧を検出して衝撃検出フラグを衝撃検出状
態にセットする衝撃検出工程と、前記弁開制御信号及び
前記弁閉制御信号が同時に所定のレベルにされた場合に
前記衝撃検出フラグを衝撃非検出状態にリセットするリ
セット工程と、を備えて構成する。
【0029】請求項3記載の発明によれば、衝撃検出工
程は、ソレノイドの両端に前記外部衝撃に起因して発生
する誘起電圧を検出して衝撃検出フラグを衝撃検出状態
にセットする。リセット工程は、弁開制御信号及び弁閉
制御信号が同時に所定のレベルにされた場合に衝撃検出
フラグを衝撃非検出状態にリセットする。
【0030】請求項4記載の発明は、請求項3記載の衝
撃検出方法を有する遮断弁制御方法であって、弁開制御
信号あるいは弁閉制御信号に基づいてソレノイドに駆動
電流を流す弁駆動工程と、前記弁開制御信号及び前記弁
閉制御信号を出力する開閉制御工程と、を有し、前記開
閉制御工程は、所定時間間隔毎に前記弁開制御信号及び
前記弁閉制御信号を前記所定のレベルにするリセット制
御工程を備えて構成する。
【0031】請求項4記載の発明によれば、弁駆動工程
は、開閉制御工程により出力された弁開制御信号あるい
は弁閉制御信号に基づいてソレノイドに駆動電流を流
す。これと並行して開閉制御工程のリセット制御工程
は、所定時間間隔毎に弁開制御信号及び弁閉制御信号を
所定のレベルにする。
【0032】
【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態を説明する。図1に実施形態の遮断弁制御装
置の概要構成ブロック図を示す。ソレノイドの動作状態
検出装置1は、大別するとラッチングソレノイドのコイ
ルLの両端に接続された弁駆動回路2と、後述のアンサ
バック信号AF1及び衝撃検出フラグデータSF1が入
力され遮断弁制御装置1全体の制御を行うとともに、遮
断弁を開状態とするための弁開制御信号S1 、遮断弁を
閉状態とするための弁閉制御信号S2 、後述のアンサバ
ック信号AF1を要求するためのアンサバック要求信号
ABRを出力するコントローラ3と、コントローラ3か
らのアンサバック要求信号ABRに基づいて遮断弁の動
作状態に対応するアンサバック信号AF1を出力するア
ンサ判定回路4と、コイルLの両端子に接続され、コイ
ルLの誘起電圧に基づいて遮断弁に外部衝撃が印加され
た場合(及び同様の誘起電圧状態になった場合)にセッ
ト信号SFSETを出力する衝撃検出回路5と、弁開制御
信号S1 及び弁閉制御信号S2 に基づいて所定時間間隔
毎にリセット信号SFRSTを出力するリセット回路6
と、セット信号SFSET及びリセット信号SFRSTが入力
されるとともに衝撃検出フラグデータを保持し、衝撃検
出フラグデータSF1を出力するフリップ/フリップ回
路7と、を備えて構成されている。
【0033】駆動回路2は、弁開制御信号S1 がベース
端子に入力され、高電位側電源VDDに抵抗R11、R12を
介してコレクタ端子が接続され、エミッタ端子が接地さ
れたトランジスタQ1 と、弁閉制御信号S2 がベース端
子に入力され、高電位側電源VDDに抵抗R13、R14を介
してコレクタ端子が接続され、エミッタ端子が接地され
たトランジスタQ2 と、抵抗R11と抵抗R12との中間接
続点にベース端子が接続され、高電位側電源VDDにコレ
クタ端子が接続され、コイルLの一端にエミッタ端子が
接続されたトランジスタQ3 と、コイルLとトランジス
タQ3 のコレクタ端子との中間接続点に抵抗R15及びダ
イオードD1 を介してベース端子が接続され、コレクタ
端子がコイルLの他端に接続され、エミッタ端子が接地
されたトランジスタQ4 と、抵抗R13と抵抗R14の中間
接続点にベース端子が接続され、高電位側電源VDDにエ
ミッタ端子が接続され、トランジスタQ4のコレクタ端
子にコレクタ端子が接続されたトランジスタQ5と、コ
イルLとトランジスタQ5のコレクタ端子との中間接続
点に抵抗R16及びダイオードD3 を介してベース端子が
接続され、コレクタ端子がコイルLの他端に接続され、
エミッタ端子が接地されたトランジスタQ6 と、コイル
LとトランジスタQ3 のコレクタ端子との中間接続点に
抵抗R15を介してアノードが接続され、トランジスタQ
2 のコレクタ端子とトランジスタQ5のベース端子との
中間接続点にカソードが接続されたダイオードD2 と、
コイルLとトランジスタQ5 のコレクタ端子との中間接
続点に抵抗R16を介してアノードが接続され、トランジ
スタQ1 のコレクタ端子とトランジスタQ3 のベース
端子との中間接続点にカソードが接続されたダイオード
D4 と、コイルLの一端とトランジスタQ3 のコレクタ
端子との中間接続点にカソードが接続され、アノードが
接地されたダイオードD5と、コイルLの他端とトラン
ジスタQ5 のコレクタ端子との中間接続点にカソードが
接続され、アノードが接地されたダイオードD6と、コ
イルLの一端とトランジスタQ3 のコレクタ端子との中
間接続点にアノードが接続されたツェナーダイオードZ
D1 と、コイルLの他端とトランジスタQ5 のコレクタ
端子との中間接続点にアノードが接続され、ツェナーダ
イオードZD1 のカソードにカソードが接続されたツェ
ナーダイオードZD2 と、を備えて構成されている。
【0034】衝撃検出回路5は、高電位側電源VCCに抵
抗R17を介してコレクタ端子が接続され、コンデンサC
11及び抵抗R18を介してコイルLの一端にベース端子が
接続され、エミッタ端子が接地されたトランジスタQ7
と、高電位側電源VCCに抵抗R19を介してコレクタ端子
が接続され、コンデンサC12及び抵抗R20を介してコイ
ルLの他端にベース端子が接続され、エミッタ端子が接
地されたトランジスタQ8と、抵抗R17とトランジスタ
Q7との中間接続点が一方の入力端子に接続され、抵抗
R19とトランジスタQ8との中間接続点が他方の入力端
子に接続され、排他的論理和をとって出力する排他的論
理和回路EXORと、排他的論理和回路EXORの出力
信号の論理を反転してフリップ/フロップ回路7のセッ
ト端子に出力するインバータINV1と、を備えて構成
されている。
【0035】リセット回路6は、一方の入力端子に弁開
制御信号S1が入力され、他方の入力端子に弁閉制御信
号S2 が入力され、論理積をとって出力する論理積回路
ANDと、抵抗R及びコンデンサCを有し、論理積回路
ANDの出力信号を所定時間遅延して出力する遅延回路
DLと、遅延回路DLの出力信号、すなわち、論理積回
路ANDの出力信号の論理を反転してフリップ/フロッ
プ回路7のリセット端子に出力するインバータINV2
と、を備えて構成されている。
【0036】次に遮断弁制御装置の動作を図1乃至図3
を参照して通常時と、外部衝撃印加時の動作に分けて説
明する。通常時動作 まず、通常時の動作について図2のタイミングチャート
を参照して説明する。図2において、図2(d)に示す
切替制御信号CTLは、二つの遮断弁をコントローラ3
で並列的に制御する場合に用いる信号であり、一つの遮
断弁のみが接続されている場合には常に“L”レベルで
あり、二つの遮断弁の他方を制御する場合にのみ“H”
レベルとされる。
【0037】時刻t1において、コントローラ3が遮断
弁を開状態とすべく、弁開制御信号S1を“H”レベル
とすると(図2(a)参照)、トランジスタQ1 はオン
状態となり、これに伴って、トランジスタQ3 もオン状
態となる。このとき、弁閉制御信号S2 は“L”レベル
であるので、トランジスタQ2 はオフ状態であり、トラ
ンジスタQ5もオフ状態であるので、トランジスタQ4の
ベース端子には、トランジスタQ3 、抵抗R15及びダイ
オードD1を介して高電位側電源VDDが接続されること
となり、トランジスタQ4はオン状態となる。
【0038】これらの結果、高電位側電源VDD→トラン
ジスタQ3 →コイルLの一端側→コイルLの他端側→ト
ランジスタQ4→低電位側電源(接地)に弁駆動用電流
が流れることとなり、遮断弁は開状態となる(図2
(e)参照)。一方、衝撃検出回路5のトランジスタQ
7のベース端子には、コンデンサ11及び抵抗R18を介
して“H”レベルの電圧が印加され、トランジスタQ8
のベース端子にはコンデンサC12及び抵抗R20を介して
“L”レベルの電圧が印加される。
【0039】この結果、排他的論理和回路EXORの出
力信号は“H”レベルとなり、インバータINV1の出
力信号であるセット信号SFSETは“L”レベルとなっ
て、衝撃フラグデータSF1は“H”レベルとなる(図
2(g)参照)。このとき、コントローラ3は、衝撃フ
ラグデータSF1=“H”となっても、遮断弁の開動作
に伴う変化であるとして、外部衝撃が印加されたとは認
識しないこととなる。
【0040】次にコントローラ3は、時刻t2 におい
て、遮断弁の動作状態を検出すべく、アンサ判定回路4
にアンサバック信号AF1を要求するためのアンサバッ
ク要求信号ABRを出力する。この結果、アンサ判定回
路は、検出用電流をコイルLに流し、コイルLのインダ
クタンスとコイルLに直列に接続された図示しない抵抗
の時定数による信号の立下がり時間を検出して、遮断弁
が開状態にあることを検出し、時刻t3 において、アン
サバック信号AF1を“H”レベルとする(図2(f)
参照)。
【0041】これによりコントローラ3は、遮断弁が正
常に開状態になっていることを認識することができる。
その後、時刻t4になると、コントローラ3は、外部衝
撃の印加を検出できるように衝撃フラグデータSF1を
リセットすべく、弁開制御信号S1及び弁閉制御信号S2
を同時に“H”レベルとする(図2(a)、(b)参
照)。
【0042】これによりリセット回路6の論理積回路A
NDの両入力端子は、“H”レベルとなるので、出力端
子も“H”レベルとなる。論理積回路ANDの出力信号
は、遅延回路DLにより所定時間遅延されてインバータ
INV2 に出力され、インバータINV2 は、遅延回路
DLの出力信号の論理、すなわち、論理積回路ANDの
出力信号の論理を反転して“L”レベルとし、フリップ
/フロップ回路7のリセット端子にリセット信号SFRS
Tとして出力し、フリップ/フロップ回路7の出力する
SF1 は、時刻t5において“L”レベルとなる。
【0043】この場合において、弁開制御信号S1及び
弁閉制御信号S2 を同時に“H”レベルとすることによ
り、トランジスタQ1 はオン状態となり、これに伴っ
て、トランジスタQ3 もオン状態となり、トランジスタ
Q3 のコレクタ電流は、トランジスタQ4のベース端子
とトランジスタQ2 のコレクタ端子に供給される。
【0044】このとき、弁閉制御信号S2 は“H”レベ
ルであるので、トランジスタQ2 はオン状態であるの
で、図2中、A点の電位VAは、トランジスタQ2 のコ
レクタ−エミッタ間飽和電圧をQ2 VCEsatとし、ダイ
オードD2 の電圧降下をVD2とすると、 VA=Q2 VCEsat+VD2 =0.2+0.7[V] =0.9[V] となる。一方、トランジスタQ4のベース端子には、ダ
イオードD1が接続されているため、トランジスタQ4を
オン状態とするためには、トランジスタQ4のベース−
エミッタ間電圧をQ4VBEとし、ダイオードD1の電圧降
下をVD1とすると、A点の電位VAが、VA=Q4 VBE
+VD1 =0.7+0.7[V] =1.4[V] とならなければならず、従って、トランジスタQ4はオ
フ状態を維持することとなるので、高電位側電源VDD→
トランジスタQ5→トランジスタQ4の経路で電流が流れ
ることは無いので、弁駆動回路2が過電流により破壊さ
れることはない。
【0045】同様にして、弁開制御信号S1 は“H”レ
ベルであるので、トランジスタQ1はオン状態であるの
で、図2中、B点の電位VBは、トランジスタQ1 のコ
レクタ−エミッタ間飽和電圧をQ1 VCEsatとし、ダイ
オードD4 の電圧降下をVD4とすると、 VB=Q1 VCEsat+VD4 =0.2+0.7[V] =0.9[V] となる。一方、トランジスタQ6のベース端子には、ダ
イオードD3 が接続されているため、トランジスタQ6
をオン状態とするためには、トランジスタQ6のベース
−エミッタ間電圧をQ6VBEとし、ダイオードD3 の電
圧降下をVD3 とすると、B点の電位VBが、 VB=Q6 VBE+VD3 =0.7+0.7[V] =1.4[V] とならなければならず、従って、トランジスタQ6はオ
フ状態を維持することとなるので、高電位側電源VDD→
トランジスタQ3 →トランジスタQ5の経路で電流が流
れることは無いので、弁駆動回路2が過電流により破壊
されることはない。
【0046】その後、時刻t6において、コントローラ
3が遮断弁を開状態とすべく、弁閉制御信号S2を
“H”レベルとすると(図2(b)参照)、トランジス
タQ1 はオン状態となり、これに伴って、トランジスタ
Q3 もオン状態となる。このとき、弁開制御信号S1 は
“L”レベルであるので、トランジスタQ1 はオフ状態
であり、トランジスタQ3 もオフ状態であるので、トラ
ンジスタ6のベース端子には、トランジスタQ5 、抵抗
R16及びダイオードD3 を介して高電位側電源VDDが接
続されることとなり、トランジスタQ6はオン状態とな
る。
【0047】これらの結果、高電位側電源VDD→トラン
ジスタQ5 →コイルLの他端側→コイルLの一端側→ト
ランジスタQ6→低電位側電源(接地)に弁駆動用電流
が流れることとなり、遮断弁は閉状態となる(図2
(e)参照)。一方、衝撃検出回路20のトランジスタ
Q7のベース端子には、コンデンサ11及び抵抗R18を
介して“H”レベルの電圧が印加され、トランジスタQ
8のベース端子にはコンデンサC12及び抵抗R20を介し
て“L”レベルの電圧が印加される。
【0048】この結果、排他的論理和回路EXORの出
力信号は“H”レベルとなり、インバータINV1の出
力信号であるセット信号SFSETは“L”レベルとなっ
て、衝撃フラグデータSF1は“H”レベルとなる(図
2(g)参照)。このとき、コントローラ3は、衝撃フ
ラグデータSF1=“H”となっても、遮断弁の閉動作
に伴う変化であるとして、外部衝撃が印加されたとは認
識しないこととなる。
【0049】次にコントローラ3は、時刻t7 におい
て、遮断弁の動作状態を検出すべく、アンサ判定回路4
にアンサバック信号AF1を要求するためのアンサバッ
ク要求信号ABRを出力する。この結果、アンサ判定回
路は、検出用電流をコイルLに流し、コイルLのインダ
クタンスとコイルLに直列に接続された図示しない抵抗
の時定数による信号の立下がり時間を検出して、遮断弁
が閉状態にあることを検出し、時刻t8 において、アン
サバック信号AF1を“L”レベルとする(図2(f)
参照)。
【0050】これによりコントローラ3は、遮断弁が正
常に閉状態になっていることを認識することができる。
その後、時刻t9になると、コントローラ3は、外部衝
撃の印加を検出できるように衝撃フラグデータSF1を
リセットすべく、弁開制御信号S1及び弁閉制御信号S2
を同時に“H”レベルとする(図2(a)、(b)参
照)。
【0051】これによりリセット回路6の論理積回路A
NDの両入力端子は、“H”レベルとなるので、出力端
子も“H”レベルとなる。論理積回路ANDの出力信号
は、遅延回路DLにより所定時間遅延されてインバータ
INV2 に出力され、インバータINV2 は、遅延回路
DLの出力信号の論理、すなわち、論理積回路ANDの
出力信号の論理を反転して“L”レベルとし、フリップ
/フリップ回路7のリセット端子にリセット信号SFRS
Tとして出力し、フリップ/フロップ回路7の出力する
SF1 は、時刻t10において“L”レベルとなる。外部衝撃印加時動作 次に、外部衝撃印加時の動作について図3のタイミング
チャートを参照して説明する。
【0052】図3においても、図3(d)に示す切替制
御信号CTLは、二つの遮断弁をコントローラ3で並列
的に制御する場合に用いる信号であり、一つの遮断弁の
みが接続されている場合には常に“L”レベルであり、
二つの遮断弁の他方を制御する場合にのみ“H”レベル
とされる。
【0053】時刻t11において、遮断弁が開状態におい
て、外部衝撃が印加されると、外部衝撃により遮断弁の
可動片65(図5参照)は、可動片65と磁石Mgとの
間に設けられた図示しないスプリングに抗して磁石Mg
に吸引され遮断弁は閉状態となる場合がある(図3
(e)参照)。
【0054】一方、衝撃検出回路5のトランジスタQ7
のベース端子には、コンデンサ11及び抵抗R18を介し
て“H”レベル若しくは“L”レベルの電圧が印加さ
れ、トランジスタQ8のベース端子にはコンデンサC12
及び抵抗R20を介してトランジスタに印加された電圧と
は逆のレベルの電圧(トランジスタQ7の印加電圧が
“H”レベルであれば、“L”レベルの電圧)が印加さ
れる。
【0055】この結果、排他的論理和回路EXORの出
力信号は“H”レベルとなり、インバータINV1の出
力信号であるセット信号SFSETは“L”レベルとなっ
て、衝撃フラグデータSF1は“H”レベルとなる(図
3(g)参照)。このとき、コントローラ3は、衝撃フ
ラグデータSF1=“H”となると、遮断弁の開動作に
伴わない変化であるとして、外部衝撃が印加されたと認
識する事となり、対応する処理を行うこととなる。
【0056】次にコントローラ3は、時刻t12 におい
て、遮断弁の動作状態を検出すべく、アンサ判定回路4
にアンサバック信号AF1を要求するためのアンサバッ
ク要求信号ABRを出力する。この結果、アンサ判定回
路は、検出用電流をコイルLに流し、コイルLのインダ
クタンスとコイルLに直列に接続された図示しない抵抗
の時定数による信号の立下がり時間を検出して、遮断弁
が閉状態にあることを検出し、時刻t13 において、ア
ンサバック信号AF1を“L”レベルとする(図3
(f)参照)。
【0057】これによりコントローラ3は、遮断弁が外
部衝撃により閉状態になっていることを認識することが
できる。その後、時刻t14になると、コントローラ3
は、次回の外部衝撃の印加を検出できるように衝撃フラ
グデータSF1をリセットすべく、弁開制御信号S1及び
弁閉制御信号S2 を同時に“H”レベルとする(図3
(a)、(b)参照)。
【0058】これによりリセット回路6の論理積回路A
NDの両入力端子は、“H”レベルとなるので、出力端
子も“H”レベルとなる。論理積回路ANDの出力信号
は、遅延回路DLにより所定時間遅延されてインバータ
INV2 に出力され、インバータINV2 は、遅延回路
DLの出力信号の論理、すなわち、論理積回路ANDの
出力信号の論理を反転して“L”レベルとし、フリップ
/フリップ回路7のリセット端子にリセット信号SFRS
Tとして出力する。
【0059】この結果、フリップ/フロップ回路7はリ
セットされ、時刻t15において、衝撃検出フラグデータ
SF1は“L”レベルとなる。この場合においても、通
常動作時と同様に、トランジスタQ4はオフ状態を維持
することとなるので、高電位側電源VDD→トランジスタ
Q5→トランジスタQ4の経路で電流が流れることは無い
ので、弁駆動回路2が過電流により破壊されることはな
い。さらにトランジスタQ6もオフ状態を維持すること
となるので、高電位側電源VDD→トランジスタQ3 →ト
ランジスタQ5の経路で電流が流れることは無いので、
弁駆動回路2が過電流により破壊されることはない。
【0060】また、時刻t11に示すように、遮断弁が閉
状態において、外部衝撃が印加されると、外部衝撃によ
り遮断弁の可動片65(図5参照)は、磁石Mgの吸引
力に抗して、遮断弁は開状態となる場合がある(図3
(e)参照)。一方、衝撃検出回路5のトランジスタQ
7のベース端子には、コンデンサ11及び抵抗R18を介
して“H”レベル若しくは“L”レベルの電圧が印加さ
れ、トランジスタQ8のベース端子にはコンデンサC12
及び抵抗R20を介してトランジスタに印加された電圧と
は逆のレベルの電圧(トランジスタQ7の印加電圧が
“H”レベルであれば、“L”レベルの電圧)が印加さ
れる。
【0061】この結果、排他的論理和回路EXORの出
力信号は“H”レベルとなり、インバータINV1の出
力信号であるセット信号SFSETは“L”レベルとなっ
て、衝撃フラグデータSF1は“H”レベルとなる(図
3(g)参照)。このとき、コントローラ3は、衝撃フ
ラグデータSF1=“H”となると、遮断弁の開動作に
伴わない変化であるとして、外部衝撃が印加されたと認
識する事となり、対応する処理を行うこととなる。
【0062】次にコントローラ3は、時刻t17におい
て、遮断弁の動作状態を検出すべく、アンサ判定回路4
にアンサバック信号AF1を要求するためのアンサバッ
ク要求信号ABRを出力する。この結果、アンサ判定回
路4は、検出用電流をコイルLに流し、コイルLのイン
ダクタンスとコイルLに直列に接続された図示しない抵
抗の時定数による信号の立下がり時間を検出して、遮断
弁が閉状態にあることを検出し、時刻t18において、ア
ンサバック信号AF1を“L”レベルとする(図3
(f)参照)。
【0063】これによりコントローラ3は、遮断弁が外
部衝撃により開状態になっていることを認識することが
できる。その後、時刻t19になると、コントローラ3
は、次回の外部衝撃の印加を検出できるように衝撃フラ
グデータSF1をリセットすべく、弁開制御信号S1及び
弁閉制御信号S2 を同時に“H”レベルとする(図3
(a)、(b)参照)。
【0064】これによりリセット回路6の論理積回路A
NDの両入力端子は、“H”レベルとなるので、出力端
子も“H”レベルとなる。論理積回路ANDの出力信号
は、遅延回路DLにより所定時間遅延されてインバータ
INV2 に出力され、インバータINV2 は、遅延回路
DLの出力信号の論理、すなわち、論理積回路ANDの
出力信号の論理を反転して“L”レベルとし、フリップ
/フリップ回路7のリセット端子にリセット信号SFRS
Tとして出力する。
【0065】この結果、フリップ/フロップ回路7はリ
セットされ、時刻t20において、衝撃検出フラグデータ
SF1は“L”レベルとなる。この場合においても、通
常動作時と同様に、トランジスタQ4はオフ状態を維持
することとなるので、高電位側電源VDD→トランジスタ
Q5→トランジスタQ4の経路で電流が流れることは無い
ので、弁駆動回路2が過電流により破壊されることはな
い。さらにトランジスタQ6もオフ状態を維持すること
となるので、高電位側電源VDD→トランジスタQ3 →ト
ランジスタQ5の経路で電流が流れることは無いので、
弁駆動回路2が過電流により破壊されることはない。
【0066】以上の説明のように、本実施形態によれ
ば、既存の弁開制御信号S1及び弁閉制御信号S2 を用
いることにより、衝撃検出フラグデータSF1をリセッ
トすることができ、衝撃検出フラグデータSF1をリセ
ットするための信号ライン及びコントローラの出力ポー
トを設ける必要もない。
【0067】
【発明の効果】請求項1記載の発明によれば、衝撃検出
手段は、ソレノイドの両端に外部衝撃に起因して発生す
る誘起電圧を検出して衝撃検出フラグデータを衝撃検出
状態にセットし、リセット手段は、弁開制御信号及び弁
閉制御信号が同時に所定のレベルにされた場合に衝撃検
出フラグデータを衝撃非検出状態にリセットするので、
衝撃検出フラグデータのリセットのための信号ラインを
別個に設けることなく、リセットを行える。請求項2記
載の発明によれば、開閉制御手段は、弁開制御信号及び
弁閉制御信号を弁駆動手段に出力し、弁駆動手段は、弁
開制御信号あるいは弁閉制御信号に基づいてソレノイド
に駆動電流を流し、これらと並行して開閉制御手段のリ
セット制御手段は、所定時間間隔毎に弁開制御信号及び
弁閉制御信号を所定のレベルにし、リセット手段に出力
するので、衝撃検出フラグデータのリセットのための信
号ラインを別個に設けることなく、リセットを行える。
また、これにともない、開閉制御手段には、リセットの
ための信号出力用ポートを設ける必要もない。
【0068】請求項3記載の発明によれば、衝撃検出工
程は、ソレノイドの両端に前記外部衝撃に起因して発生
する誘起電圧を検出して衝撃検出フラグを衝撃検出状態
にセットし、リセット工程は、弁開制御信号及び弁閉制
御信号が同時に所定のレベルにされた場合に衝撃検出フ
ラグを衝撃非検出状態にリセットするので、衝撃検出フ
ラグデータのリセットのための信号ラインを別個に設け
ることなく、リセットを行える。
【0069】請求項4記載の発明によれば、弁駆動工程
は、開閉制御工程により出力された弁開制御信号あるい
は弁閉制御信号に基づいてソレノイドに駆動電流を流
し、これと並行して開閉制御工程のリセット制御工程
は、所定時間間隔毎に弁開制御信号及び弁閉制御信号を
所定のレベルにするので、衝撃検出フラグデータのリセ
ットのための特別な信号経路を設けることなく、リセッ
トを行える。
【図面の簡単な説明】
【図1】実施形態のソレノイドの動作状態検出装置の回
路ブロック図である。
【図2】実施形態の通常時の動作タイミングチャートで
ある。
【図3】実施形態の外部衝撃印加時の動作タイミングチ
ャートである。
【図4】従来のソレノイドの動作状態検出装置の回路ブ
ロック図である。
【図5】遮断弁の動作状態説明図である。
【図6】従来例の動作フローチャートである。
【図7】従来例の動作波形図である。
【符号の説明】
1 遮断弁制御装置 2 弁駆動回路 3 コントローラ 4 アンサ判定回路 5 衝撃検出回路 6 リセット回路 7 フリップ/フロップ回路 AF1 アンサバック信号 SF1 衝撃検出フラグデータ SFSET セット信号 SFRST リセット信号

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 外部より入力される弁開制御信号及び弁
    閉制御信号に基づいてソレノイドを制御し、前記ソレノ
    イドを介して弁駆動を行う遮断弁に印加される外部衝撃
    を検出する衝撃検出装置であって、 前記ソレノイドの両端に前記外部衝撃に起因して発生す
    る誘起電圧を検出して衝撃検出フラグデータを衝撃検出
    状態にセットする衝撃検出手段と、 前記弁開制御信号及び前記弁閉制御信号が同時に所定の
    レベルにされた場合に前記衝撃検出フラグデータを衝撃
    非検出状態にリセットするリセット手段と、 を備えたことを特徴とする衝撃検出装置。
  2. 【請求項2】 請求項1記載の衝撃検出装置を有する遮
    断弁制御装置であって、 弁開制御信号あるいは弁閉制御信号に基づいてソレノイ
    ドに駆動電流を流す弁駆動手段と、 前記弁開制御信号及び前記弁閉制御信号を出力する開閉
    制御手段と、を有し、 前記開閉制御手段は、所定時間間隔毎に前記弁開制御信
    号及び前記弁閉制御信号を前記所定のレベルにするリセ
    ット制御手段を備えたことを特徴とする遮断弁制御装
    置。
  3. 【請求項3】 外部より入力される弁開制御信号及び弁
    閉制御信号に基づいてソレノイドを制御し、前記ソレノ
    イドを介して弁駆動を行う遮断弁に印加される外部衝撃
    を検出する衝撃検出方法であって、 前記ソレノイドの両端に前記外部衝撃に起因して発生す
    る誘起電圧を検出して衝撃検出フラグを衝撃検出状態に
    セットする衝撃検出工程と、 前記弁開制御信号及び前記弁閉制御信号が同時に所定の
    レベルにされた場合に前記衝撃検出フラグを衝撃非検出
    状態にリセットするリセット工程と、 を備えたことを特徴とする衝撃検出方法。
  4. 【請求項4】 請求項3記載の衝撃検出方法を有する遮
    断弁制御方法であって、 弁開制御信号あるいは弁閉制御信号に基づいてソレノイ
    ドに駆動電流を流す弁駆動工程と、 前記弁開制御信号及び前記弁閉制御信号を出力する開閉
    制御工程と、を有し、 前記開閉制御工程は、所定時間間隔毎に前記弁開制御信
    号及び前記弁閉制御信号を前記所定のレベルにするリセ
    ット制御工程を備えたことを特徴とする遮断弁制御方
    法。
JP17824196A 1996-07-08 1996-07-08 衝撃検出装置、遮断弁制御装置、衝撃検出方法及び遮断弁制御方法 Expired - Fee Related JP3144470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17824196A JP3144470B2 (ja) 1996-07-08 1996-07-08 衝撃検出装置、遮断弁制御装置、衝撃検出方法及び遮断弁制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17824196A JP3144470B2 (ja) 1996-07-08 1996-07-08 衝撃検出装置、遮断弁制御装置、衝撃検出方法及び遮断弁制御方法

Publications (2)

Publication Number Publication Date
JPH1026248A true JPH1026248A (ja) 1998-01-27
JP3144470B2 JP3144470B2 (ja) 2001-03-12

Family

ID=16045071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17824196A Expired - Fee Related JP3144470B2 (ja) 1996-07-08 1996-07-08 衝撃検出装置、遮断弁制御装置、衝撃検出方法及び遮断弁制御方法

Country Status (1)

Country Link
JP (1) JP3144470B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015025605A (ja) * 2013-07-25 2015-02-05 株式会社ノーリツ 燃焼装置
US10146835B2 (en) 2016-08-23 2018-12-04 Interana, Inc. Methods for stratified sampling-based query execution
US10423387B2 (en) 2016-08-23 2019-09-24 Interana, Inc. Methods for highly efficient data sharding
US10713240B2 (en) 2014-03-10 2020-07-14 Interana, Inc. Systems and methods for rapid data analysis
US10747767B2 (en) 2015-02-12 2020-08-18 Interana, Inc. Methods for enhancing rapid data analysis

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015025605A (ja) * 2013-07-25 2015-02-05 株式会社ノーリツ 燃焼装置
US10713240B2 (en) 2014-03-10 2020-07-14 Interana, Inc. Systems and methods for rapid data analysis
US11372851B2 (en) 2014-03-10 2022-06-28 Scuba Analytics, Inc. Systems and methods for rapid data analysis
US10747767B2 (en) 2015-02-12 2020-08-18 Interana, Inc. Methods for enhancing rapid data analysis
US11263215B2 (en) 2015-02-12 2022-03-01 Scuba Analytics, Inc. Methods for enhancing rapid data analysis
US10146835B2 (en) 2016-08-23 2018-12-04 Interana, Inc. Methods for stratified sampling-based query execution
US10423387B2 (en) 2016-08-23 2019-09-24 Interana, Inc. Methods for highly efficient data sharding
US10963463B2 (en) 2016-08-23 2021-03-30 Scuba Analytics, Inc. Methods for stratified sampling-based query execution

Also Published As

Publication number Publication date
JP3144470B2 (ja) 2001-03-12

Similar Documents

Publication Publication Date Title
US5581206A (en) Power level detection circuit
JPH06197117A (ja) 単線式線路を持つ直列バスシステム
JP2001290793A (ja) マイクロコンピュータ
US20190097681A1 (en) Ringing suppression circuit
US7245154B1 (en) Differential input receiver with programmable failsafe
JP3795685B2 (ja) トライステート感知回路とこれを備える信号発生回路
JP3144470B2 (ja) 衝撃検出装置、遮断弁制御装置、衝撃検出方法及び遮断弁制御方法
JP3265992B2 (ja) 遮断弁制御システム
US6646844B1 (en) Apparatus for power-on disable in a multiple power supply system and a method therefor
JP3181030B2 (ja) ソレノイドの動作状態検出装置及び動作状態検出方法
JP2582460B2 (ja) ソレノイドの動作状態検出装置
US20160100468A1 (en) Bidirectional voltage differentiator circuit
US6956412B2 (en) High-voltage input tolerant receiver
JP3167876B2 (ja) ソレノイドの動作状態検出装置
US20030168918A1 (en) Circuit and method for detecting the state of a switch
JPH11284493A (ja) マスタスレーブ型フリップフロップ
EP0673116A1 (en) In-phase signal output circuit, opposite-phase signal output circuit, and two-phase signal output circuit
CN216487867U (zh) 磁保持继电器隔离驱动电路及磁保持继电器
JP2001332161A (ja) ラッチングリレー駆動回路
JP3063336B2 (ja) プランジャソレノイドの駆動回路
EP1196995B1 (en) Tristate circuit for power up conditions
JP4288964B2 (ja) 電磁弁制御装置
JPH0226066Y2 (ja)
JP2806658B2 (ja) 電池低電圧検出回路
JPH06311163A (ja) バス入力インタフェース回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001114

LAPS Cancellation because of no payment of annual fees