JPH10261807A - 半導体ダイオード - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路の構造に起因する寄生バイポ
ーラトランジスタの動作を規制し、製造技術を変更する
事無しに、低ＶＦの半導体ダイオードを半導体集積回路
上のＭＯＳトランジスタで実現すること。 【解決手段】 ＭＯＳトランジスタを用いた半導体ダイ
オードであって、ＭＯＳトランジスタのゲートとドレイ
ンを接続し、および抵抗素子の一方に接続し、抵抗素子
の他方はバルク接続してなることを特徴とする半導体。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路上に
形成する半導体ダイオードの構成に関する。

【０００２】

【従来の技術】半導体集積回路上において、整流作用の
あるダイオードがしばしば使われる。しかし通常の接合
ダイオードでは特性的に不十分である場合が頻繁に発生
する。

【０００３】図２、図３を用いて接合ダイオードの特性
では不十分である場合の一例を示す。この例ではＮ型Ｍ
ＯＳトランジスタを例にしているが、電位関係を逆に考
える事でＰ型ＭＯＳトランジスタでも同じく成立する。

【０００４】図３（ａ）はダイードの電圧電流特性を示
したグラフである。横軸はダイオード両端に印可する電
圧、縦軸はダイオードに流れる電流を意味する。

【０００５】アノード（Ａ）電極に正電圧、カソード
（Ｃ）電極に負電圧を印可する場合を順バイアスと呼
び、図３（ａ）の＋側で特性が示される。この逆、即ち
カソード（Ｃ）電極に正電圧、アノード（Ａ）電極に負
電圧を印可する場合を逆バイアスと呼び、図３（ａ）の
−側で示す。

【０００６】良く知られる用に、ダイオードは逆バイア
スでは電流（Ｉ）は流れない。図３（ａ）においても電
流（Ｉ）は零で示してある。逆に順バイアスでは電圧
（Ｖ）の増加と共に電流（Ｉ）は増加する。

【０００７】接合ダイオードでは、接合部に発生するビ
ルトインポテンシャルのために、順バイアスを印可する
際でも、ある電圧に成るまではほとんど電流が流れな
い。電流が流れ出す電圧（以下ＶＦ呼ぶ）は、接合ダイ
オードではＶＦ＝０．６Ｖであることが良く知られてい
る。

【０００８】接合ダイオードにＶＦで示す特性がある事
を踏まえて、この値が特性上問題となる例を図２を例に
して示す。

【０００９】図２は太陽電池を用いコンデンサに電荷を
充電する回路の概念図を示している。図２中で太陽電池
２０２は一端が接地電位２０４と、もう一端がダイオー
ド２０１のカソード２０５と接続する。ダイオード２０
１のアノード２０６はコンデンサ２０３の一端と接続
し、もう一端を接地電位２０４に接続する。回路は太陽
電池２０２とダイオード２０１とコンデンサ２０３とで
なる閉ループ構成に成っている。

【００１０】初期状態ではコンデンサ２０３の両端には
電荷充電されておらず、電位差も無いとする。太陽電池
２０２に光線が当たり電圧を発生すると。上記閉ループ
に電流ｉが流れ、この電流によってコンデサ２０３を充
電する。この際太陽電池２０２が発生する電圧が、ダイ
オード２０１のＶＦ電圧より大きくないと、充電が出来
ない事は明かである。

【００１１】また光線が遮断し太陽電池２０２が電圧を
発生しなくなると、ダイオード２０１には逆バイアスが
掛かり、逆流防止の役目を果たす。

【００１２】コンデンサ２０３の充電がある程度進む
と、ダイオード２０１のカソード２０６の電位は接地電
位２０４より低い値に成る。更に充電するには、太陽電
池２０２はカソード電位にＶＦを加えた電圧を発生しな
いと充電できなくなる。低照度時でも効率良く充電を進
めるには、ＶＦの分だけ損する事になる。

【００１３】以上のように太陽電池とコンデンサと逆流
防止ダイオードで構成する充電回路では、光線が低照度
の時ダイードのＶＦによって、性能が大きく左右される
事になる。接合ダイオードではＶＦは約０．６Ｖであ
り、接合ダイオードを使う限りこの値を小さくする事は
出来ない。

【００１４】ＶＦを下げるためには、一般的に半導体と
金属で作るショットキーダイオードが用いられ、ＶＦを
０．３Ｖ程度まで下げられる。図３（ａ）に、接合ダイ
オードとショットキーダイオードの特性を示した。

【００１５】しかし半導体集積回路中に取り込むには製
造工程を複雑にし、結果的に製造費を大幅に引き上げる
事になる。

【００１６】次に回路的工夫のみで達成し、製造費を引
き上げる事のない半導体集積回路中のダイオードの、従
来から知られている構成方法を説明する。

【００１７】図３（ｂ）はＭＯＳトランジスターを用い
て達成する一例を示している。Ｎ型トランジスタ３１１
はドレインとゲートを接続する３１２し、ソースとバル
クを接続する３１３。ドレイン３１２とソース３１３に
電圧ＶＤＳを印可すると電流ＩＤＳが流れる。

【００１８】ドレイン３１２を正側、ソース３１３を負
側にして電圧ＶＤＳを印可すると、電流ＩＤＳは良く知
られるＭＯＳトランジスタの２乗特性で表現出来る。た
だしゲート−ソース電圧はこの例ではドレイン−ソース
電圧ＶＤＳに等しい。従って電流ＩＤＳは式３．１で示
す値となる。ここでβはＭＯＳトランジスタの導電係数
をＶｔｈはＭＯＳトランジスタの閾値をしめす。

【００１９】逆にドレイン３１２を負側、ソース３１３
を正側にして電圧ＶＤＳを印可すると、ＭＯＳトランジ
スタはカットオフされたままになり、電流ＩＤＳは流れ
ない。この特性を使えば、ＭＯＳトランジスタを逆流防
止ダイオードとして使う事が出来る。

【００２０】式３．１を変形すると式３．２を得る。電
流ＩＤＳが流れ出す電圧がＶＦなのでＩＤＳ＝０とする
と、式３．３を得る。即ち図３（ｂ）の回路構成ではＶ
Ｆは構成するＭＯＳトランジスタの閾値電圧に等しくな
る。

【００２１】ＭＯＳトランジスタの閾値電圧は、不純物
濃度やゲート酸化膜圧等で変化させる事ができる。つま
りＭＯＳトランジスタを使った逆流防止ダイオードで
は、拡散ダイオードを使う場合に比べＶＦを小さくでき
る。

【００２２】ショトキーダイオード並みのＶＦを得るに
は、閾値電圧も約０．３Ｖ程度にしなければならない。
しかしながらＭＯＳトランジスタは閾値電圧を下げる
と、ソース−ドレイン間の漏れ電流が無視できない値に
拡大する。つまり半導体集積回路中ではダイオードＶＦ
の為の必要性のみで閾値電圧を下げる事は出来ない。

【００２３】ダイオード部分のみ閾値電圧を変えること
も可能だが、ショットキーダイオードの場合と同じく、
製造工程を複雑にし製造費を引き上げる事になる。

【００２４】ＭＯＳトランジスタは製造上閾値電圧を変
えなくても、回路構成上である範囲で変える事ができ
る。従来から知られている回路構成を図４を用いて示
す。

【００２５】ＭＯＳトランジスタはバルク−ソース間に
電圧を掛ける事により、閾値電圧が変化する事は良く知
られている。Ｎ型トランジスタ４０１はゲートとドレイ
ンを接続し４０３、ソース４０４とバルク４０５の間に
電圧ＶＢＳを印可する。電圧ＶＢＳの値により電圧−電
流特性が変化する。

【００２６】図４（ｂ）ソース４０４とバルク４０５の
間電圧ＶＢＳによるＶＦの変化を示している。電圧ＶＢ
Ｓをソース側を正、バルク側を負に印可するとＶＦはＶ
ＢＳ＝０の時に比べ大きくなる。逆にソース側を負、バ
ルク側を正に印可するとＶＦは小さくなる。つまり製造
工程によって閾値電圧を変えなくても、ソース側を負、
バルク側を正に印可する事により、ダイオード構成にし
たＭＯＳトランジスタのみ閾値電圧を下げ、ダイオード
としてのＶＦを下げる事ができる。

【００２７】図２で示した充電回路等ではダイオードの
順バイアス時のみＭＯＳトランジスタの閾値電圧を下げ
る必要がある。逆バイアス時も閾値電圧が下がっている
と、電流の漏れが大きく、逆流防止の役目を果たさな
い。順バイアス時のみソースとバルク間に電圧を印可
し、閾値電圧を下げるためには図５（ｂ）に示す回路構
成にすれば良い。

【００２８】図５を用いて低ＶＦで漏れ電流の少ない回
路構成を説明し、その後この回路構成の問題点を説明す
る。

【００２９】図４で説明したように、ＭＯＳトランジス
タのソースとバルク間に、バルクの方が電位が高くなる
ように電圧を印可すれば、ＶＦを下げる事ができる。図
５（ｂ）の構成はＭＯＳトタンジスタ５２１のドレイ
ン、ゲート、バルクを一つに接続５２２してあるので、
ソース５２３に負電圧、ドレイン５２２に正電圧を印可
すると、ＶＦが下がる方向にソース−バルク間に電圧が
掛かる事になる。

【００３０】逆にソース５２３に正電圧、ドレイン５２
２に負電圧を印可すると、ＭＯＳトランジスタはカット
オフなので電流は流れない。つまり図５（ｂ）の構成で
は製造方法変更する事無しに低ＶＦのダイオードを得る
事ができる。

【００３１】図５（ａ）は図５（ｂ）で示した回路を半
導体集積回路上に実現した場合の断面構造を示してい
る。この図を用いて図５（ｂ）で示した回路の問題点を
明らかにする。

【００３２】ソース電極５０８にはＮ型のソース拡散５
０１が接続し、ドレイン電極５０９にはゲート５０２、
Ｎ型のドレイン拡散５０３、Ｐ型のバルク拡散５０４が
接続する。ウェル５０６はＰ型なのでバルク拡散と同電
位になる。さらにウエル５０６は半導体集積回路のＮ型
の基板５０７に作る。基板５０７はＮ型の基板拡散５０
５を介して基板電極５１０に接続する。基板電極５１０
は通常接地する。

【００３３】ドレイン電極５０９に正、ソース電極５０
８に負の電圧を掛けると、ＭＯＳトランジスタのＶＦ電
圧以上でＭＯＳトランジスタの電流が流れ出す。更に電
圧を上げると、ソース拡散５１１とウェル拡散５０６が
順バイアスに成るため、接合ダイオードのＶＦ以上では
接合ダイオード電流が流れる。

【００３４】ドレイン電極５０９とソース電極５０８間
の電位差が０．６Ｖより十分大きくなると、ドレイン電
極５０９とソース電極５０８間に流れる電流は、バルク
拡散５１１とソース拡散５０１で作る拡散ダイオードの
順方向電流に支配される。

【００３５】図５（ａ）で解るようにＮ型ＭＯＳトラン
ジスタには、Ｎ型のソース拡散をエミッタ、Ｐ型のウェ
ル５０６をベース、Ｎ型の基板５０７をコレクタとする
寄生ＮＰＮ型バイポーラトランジスタ５１１が存在す
る。

【００３６】ドレイン電極５０９とソース電極５０８間
に０．６Ｖ以上の電圧を印可すると、バルク拡散５１１
とソース拡散５０１で作る拡散ダイオードの順方向電流
が流れ、これが寄生ＮＰＮ型バイポーラトランジスタ５
１１のベース−エミッタ電流ＩBEとなる。バイポーラト
タンジスタの動作原理に従い、寄生ＮＰＮ型バイポーラ
トランジスタ５１１の電流増幅率倍の電流ＩECが、ベー
スであるＰ型のウェル５１１とコレクタであるＮ型の基
板間の接合に流れる。

【００３７】寄生ＮＰＮ型バイポーラトランジスタ５１
１の動作のため、ドレイン電極５０９とソース電極５０
８間に流れるべき電流の多くはＮ型の基板５０７を経由
して基板電極５１０に流れ出してしまう。この状態では
ＭＯＳトランジスタで構成したはずのダイオードのカソ
ード側がいつでも基板の電位に短絡しているのと同じ成
ってしまい、当初の目的を果たさない。

【００３８】更にＮ型基板に流れだした電流ＩCEは、基
板電位を揺動させ半導体集積回路の動作を不安定にする
可能性がある。つまり図５（ｂ）で示した回路構成を半
導体集積回路上に実現するのは不可能である。

【００３９】

【発明が解決しようとする課題】以上のようにＭＯＳト
ランジスタを半導体ダイオードとして使う回路構成は、
半導体集積回路上では、半導体集積回路の構成に起因す
る寄生バイポーラトランジスタの存在により実現しな
い。

【００４０】本発明の目的は上記の寄生バイポーラトラ
ンジスタの動作を禁止し、従来の製造技術を変更する事
無しに、低ＶＦのダイオードを半導体集積回路上のＭＯ
Ｓトランジスタで実現する回路構成による半導体ダイオ
ードを提供する事である。

【００４１】

【課題を解決するための手段】上記目的を達成するため
に本発明のＭＯＳトランジスタの回路構成では、ＭＯＳ
トランジスタのゲートをドレインと接続し、バルクは抵
抗を介してドレインと接続することにより構成してなる
ことを特徴とする。

【００４２】本発明のＭＯＳトランジスタの回路構成に
よれば、半導体集積回路の構成に起因する寄生バイポー
ラトランジスタは動作せず、低ＶＦの半導体ダイオード
を半導体集積回路上で実現する事ができる。

【００４３】

【発明の実施の形態】本発明のＭＯＳトランジスタの回
路構成は低ＶＦの半導体ダイオードを半導体集積回路上
に実現する事ができる。以下Ｎ型ＭＯＳトランジスタを
例にして構造と動作原理を説明するが、電位関係と拡散
のＰ型Ｎ型を逆にする事でＰ型ＭＯＳトランジスタでも
同様に実現することが可能である。

【００４４】図１は本発明の低ＶＦの半導体ダイオード
を半導体集積回路上に実現するＭＯＳトランジスタの回
路構成を示している。

【００４５】Ｎ型のＭＯＳトランジスタ１０１のゲート
１０３はドレイン１０５と接続し、バルク１０４は抵抗
１０２を介してドレイン１０５に接続する。

【００４６】この場合半導体ダイオードで考えるとドレ
イン１０５がアノード、ソース１０６がカソードに対応
する。

【００４７】ドレイン１０５に正電圧、ソース１０６に
負電圧を徐々に印可する場合を考える。先に図５（ａ）
を用いて詳述したように、ソース１０６とバルク１０４
間には拡散半導体ダイオードが存在する。ドレイン１０
５−ソース１０６間電圧が０．６Ｖ以下ではソース１０
６−バルク１０４間の電位差も０．６Ｖ以下なのでこの
接合部に流れる電流は無い

【００４８】この電圧範囲では寄生バイポーラトランジ
スタは動作しないし、図４（ｂ）を使って説明したよう
にＭＯＳトランジスタの閾値電圧が下がるため半導体ダ
イオードとしてのＶＦも下がる。

【００４９】ドレイン１０５−ソース１０６間電圧が
０．６Ｖを越えるとソース１０６−バルク１０４間の電
圧も０．６Ｖを越えこの接合に電流が流れ出す。従来例
では寄生バイポーラトランジスタが動作するが、本発明
ではドレイン１０６−バルク１０４間の抵抗１０２に電
位差が発生する。

【００５０】ソース１０６−バルク１０４間接合に電流
が流れると抵抗１０２の両端に電位差が発生しバルク１
０４はドレイン１０６より電圧が下がる。このためソー
ス１０６−バルク１０４間接合を流れる電流は制限され
る。

【００５１】バルク１０４がドレイン１０５よりも電圧
が下がるためには抵抗１０２に電流が流れている必要が
ある。つまり寄生バイポーラトランジスタのベース−エ
ミッタ電流ＩEBが流れている必要がある。しかし本発明
のＭＯＳトランジスタ回路ではこの電流はいつでも制限
され、一般に寄生バイポーラトランジスタの電流増幅率
は余り高くないので基板に流れ出す電流ＩECも小さく抑
えられる。

【００５２】抵抗１０２をドレイン１０５とソース１０
６間に挿入する事により寄生バイポーラトランジスタの
動作を大幅に規制する事が可能となった。また元々の目
的であった低ＶＦの半導体ダイオードの半導体集積回路
上での実現も可能となった。

【００５３】当然ドレイン１０５に負電圧、ソース１０
６に正電圧を印可する場合はＭＯＳトランジスタ１０１
はカットオフするのでソース１０６−ドレイン１０５間
には電流が流れず、半導体ダイオードの逆方向特性を示
す。

【００５４】抵抗１０２はポリシリコンや金属等の抵抗
体あるいは拡散抵抗体で構成する。

【００５５】

【発明の効果】本発明のＭＯＳトランジスタ構成による
半導体ダイオードによれば、半導体集積回路の構造に起
因する寄生バイポーラトランジスタの動作を規制し、か
つ製造技術を変更する事無しに、低ＶＦの半導体ダイオ
ードを半導体集積回路上のＭＯＳトランジスタで実現す
る回路構成で、半導体ダイオードを形成する事が可能に
なった。

【図面の簡単な説明】

【図１】本発明の実施例におけるＭＯＳトランジスタ回
路を示す回路図である。

【図２】半導体ダイオードのＶＦが障害となる例を説明
する図である。

【図３】拡散半導体ダイオードのＶＦとＭＯＳトランジ
スタ回路によるＶＦの違いを示す図である。

【図４】ＭＯＳトランジスタの閾値電圧が基板バイアス
によって変化する事を示す図である。

【図５】従来例のＭＯＳトランジスタ回路に存在する寄
生バイポーラトランジスタを説明する図である。

【符号の説明】 １０１ Ｎ型ＭＯＳトランジスタ １０２ 電流制限抵抗 １０３ Ｎ型ＭＯＳトランジスタのゲート １０４ Ｎ型ＭＯＳトランジスタのバルク １０５ Ｎ型ＭＯＳトランジスタのドレイン １０６ Ｎ型ＭＯＳトランジスタのソース

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＭＯＳトランジスタを用いた半導体ダイ
   オードであって、ＭＯＳトランジスタのゲートにドレイ
   ンを接続し、該ドレインを抵抗素子の一方に接続し、該
   抵抗素子の他方はバルク接続してなることを特徴とする
   半導体ダイオード。