JPH10261744A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH10261744A
JPH10261744A JP9215293A JP21529397A JPH10261744A JP H10261744 A JPH10261744 A JP H10261744A JP 9215293 A JP9215293 A JP 9215293A JP 21529397 A JP21529397 A JP 21529397A JP H10261744 A JPH10261744 A JP H10261744A
Authority
JP
Japan
Prior art keywords
metal frame
semiconductor device
insulating layer
heat
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9215293A
Other languages
Japanese (ja)
Inventor
Toshitaka Sekine
敏孝 関根
Kazuyoshi Takeda
和良 武田
Yuji Hiyama
裕次 桧山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9215293A priority Critical patent/JPH10261744A/en
Publication of JPH10261744A publication Critical patent/JPH10261744A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize reduction of cost without damaging insulating and heat dissipating properties, in a semiconductor device wherein a plurality of power elements are arranged and the whole device is built in an unified body with mold resin. SOLUTION: An insulating layer 16 having thermal conductivity is arranged on the surface of the side facing a metal frame 12 of a heat dissipating plate 14. An insulating layer 16 is previously formed on the heat dissipating plate 14. Molding is performed by using mold resin, in the state that the heat dissipating plate 14 is fixed on the metal frame 12 on which a power element 11 is mounted, so that a semiconductor device can be completed by one time molding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は半導体装置に関
し、とくに複数のパワー素子を有するモールドタイプの
半導体装置及びその製造方法に関する。
The present invention relates to a semiconductor device, and more particularly to a mold type semiconductor device having a plurality of power elements and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、金属フレーム上に複数のパワー素
子を実装した半導体装置においては、パワー素子間の絶
縁性と放熱性を確保するために種々の工夫がなされてい
る。
2. Description of the Related Art Conventionally, in a semiconductor device in which a plurality of power elements are mounted on a metal frame, various devices have been devised to ensure insulation and heat radiation between the power elements.

【0003】図13は、従来のこの種の半導体装置の概
略断面図である。図13において、金属フレーム2上に
は複数のパワー素子1(図は任意の一つを示す)が実装
されており、このパワー素子1と金属フレーム2との間
はボンディングワイヤ3により電気的に接続されてい
る。また、前記金属フレーム2のパワー素子実装面の反
対側には、前記金属フレーム2の熱を外部に放熱する金
属性の放熱板4が所定の間隔をもって配設されており、
装置全体がモールド樹脂5により一体に成形された構造
となっている。このモールド成形の際に、金属フレーム
2と放熱板4との隙間にはモールド樹脂5による薄い層
が形成され、これによりパワー素子間の絶縁性と放熱性
が確保されている。
FIG. 13 is a schematic sectional view of a conventional semiconductor device of this kind. In FIG. 13, a plurality of power elements 1 (the figure shows an arbitrary one) are mounted on a metal frame 2, and the power element 1 and the metal frame 2 are electrically connected by bonding wires 3. It is connected. Further, on the opposite side of the power element mounting surface of the metal frame 2, a metal heat radiating plate 4 for radiating heat of the metal frame 2 to the outside is disposed at a predetermined interval,
The entire device has a structure integrally molded with a mold resin 5. At the time of this molding, a thin layer of the molding resin 5 is formed in the gap between the metal frame 2 and the heat radiating plate 4, thereby ensuring insulation and heat radiation between the power elements.

【0004】[0004]

【発明が解決しようとする課題】図14(A)〜(D)
は、上述した従来の半導体装置の成形工程を示す概略断
面図である。
Problems to be Solved by the Invention FIGS. 14A to 14D
FIG. 3 is a schematic cross-sectional view showing a molding step of the conventional semiconductor device described above.

【0005】まず、金属フレーム2上にパワー素子1を
実装した後、パワー素子1と金属フレーム2との間をボ
ンディングワイヤ3で接続する(図14(A))。次
に、トランスファ成型法により1回目の成形を行い、パ
ワー素子実装面側をモールド樹脂5aで被覆する(図1
4(B))。この時(1回目の成型時)、金属フレーム
2のパワー素子実装面と反対側の面に部分的にモールド
樹脂5aによる凸部6を設けておく。次に、放熱板4を
セットする(図14(C))。そして、トランスファ成
型法により2回目の成形を行い、装置全体をモールド樹
脂5bで被覆する(図14(D))。このとき、モール
ド樹脂5bは凸部6の隙間、すなわち金属フレーム2と
放熱板4との間に流入するため、金属フレーム2と放熱
板4との間がモールド樹脂5bの薄い層により仕切られ
る。また、放熱板4の金属フレーム2と対峙する面と反
対側の面はモールド樹脂5bから露出した構造となって
いる。
First, after mounting the power element 1 on the metal frame 2, the power element 1 and the metal frame 2 are connected with the bonding wires 3 (FIG. 14A). Next, the first molding is performed by the transfer molding method, and the power element mounting surface side is covered with the molding resin 5a (FIG. 1).
4 (B)). At this time (at the time of the first molding), a convex portion 6 made of the mold resin 5a is partially provided on the surface of the metal frame 2 opposite to the power element mounting surface. Next, the heat sink 4 is set (FIG. 14C). Then, the second molding is performed by the transfer molding method, and the entire device is covered with the mold resin 5b (FIG. 14D). At this time, since the mold resin 5b flows into the gap between the protrusions 6, that is, between the metal frame 2 and the heat sink 4, the metal frame 2 and the heat sink 4 are partitioned by the thin layer of the mold resin 5b. The surface of the heat sink 4 opposite to the surface facing the metal frame 2 has a structure exposed from the mold resin 5b.

【0006】ところで、上述したトランスファ成形は射
出成形に比べて装置が高価であるため、従来のように2
回のトランスファ成形を行うと、加工装置や金型の数が
増えコスト高になるという問題点があった。また、金属
フレーム2と放熱板4との間にモールド樹脂5bを流入
させるため、2回目のモールド樹脂5bとしては粘度が
低く熱伝導性の良い高価な樹脂が必要であり、かつ金属
フレーム2と放熱板4との間以外にもモールド樹脂5a
が必要となることから、モールド樹脂のコストが高くな
るという問題点があった。さらに、絶縁性を保持するた
めに放熱板4と金属フレーム2との間は完全に樹脂で埋
めなくてはならないが、成型時に樹脂内に気泡が発生し
て絶縁性が低下することが考えられる。とくに、間隔が
狭いと樹脂が入り込みずらいので、絶縁性が低下しやす
くなる。このように、従来の半導体装置は構造的に絶縁
性が低下しやすいことから、これを防ぐために隙間の調
整や成形条件などの管理が難しくなるという問題点があ
った。
[0006] Incidentally, the transfer molding described above is more expensive than the injection molding, so that the conventional transfer molding requires a higher cost.
When the transfer molding is performed a number of times, there is a problem that the number of processing devices and dies increases and the cost increases. In addition, since the molding resin 5b flows between the metal frame 2 and the heat sink 4, an expensive resin having low viscosity and good heat conductivity is required as the second molding resin 5b. In addition to the space between the heat sink 4 and the mold resin 5a
However, there is a problem that the cost of the mold resin increases. Furthermore, in order to maintain insulation, the space between the heat sink 4 and the metal frame 2 must be completely filled with resin, but it is conceivable that bubbles are generated in the resin during molding and the insulation is reduced. . In particular, if the interval is small, the resin does not easily enter, so that the insulating property tends to decrease. As described above, the conventional semiconductor device has a problem that the insulating property is apt to be deteriorated structurally, so that it is difficult to adjust the gap and manage the molding conditions and the like in order to prevent this.

【0007】この発明は、上記従来技術の課題を解決す
るものであり、絶縁性と放熱性を損なうことなしに、コ
ストの低減を実現した半導体装置及びその製造方法を提
供することを目的とする。
An object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a semiconductor device and a method of manufacturing the same, which realize a reduction in cost without impairing insulation and heat dissipation. .

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、複数
のパワー素子と、該パワー素子を実装する部分を有する
金属フレームと、前記パワー素子と金属フレームとを電
気的に接続する接続部材と、前記金属フレームの熱を外
部に放熱する放熱板とを有し、装置全体がモールド樹脂
で一体に成形された半導体装置において、前記放熱板の
前記金属フレームと対向する側の表面に、あらかじめ熱
伝導率1W/m・k以上の絶縁層を形成したことを特徴
とする。
According to a first aspect of the present invention, there is provided a power element, a metal frame having a portion for mounting the power element, and a connecting member for electrically connecting the power element and the metal frame. And a radiator plate for radiating the heat of the metal frame to the outside. In a semiconductor device in which the entire device is integrally molded with a mold resin, a surface of the radiator plate facing the metal frame is provided in advance. An insulating layer having a thermal conductivity of 1 W / m · k or more is formed.

【0009】上記請求項1の発明では、あらかじめ放熱
板の一方の面に絶縁層を形成しておき、この放熱板をパ
ワー素子の実装された金属フレームに取り付けた状態で
モールド樹脂による成形を行うことにより、1回のトラ
ンスファ成形で半導体装置を完成させることができる。
According to the first aspect of the present invention, an insulating layer is previously formed on one surface of the heat radiating plate, and the heat radiating plate is molded with a mold resin in a state where the heat radiating plate is mounted on the metal frame on which the power element is mounted. Thus, the semiconductor device can be completed by one transfer molding.

【0010】請求項2の発明は、複数のパワー素子と、
該パワー素子を実装する部分を有する金属フレームと、
前記パワー素子と金属フレームとを電気的に接続する接
続部材と、前記金属フレームの熱を外部に放熱する放熱
板とを有し、装置全体がモールド樹脂で一体に成形され
た半導体装置において、前記金属フレームの前記放熱板
と対向する側の表面に、あらかじめ熱伝導率1W/m・
k以上の絶縁層を形成したことを特徴とする。
According to a second aspect of the present invention, a plurality of power elements are provided;
A metal frame having a portion for mounting the power element,
A connection member that electrically connects the power element and the metal frame, and a heat radiating plate that radiates heat of the metal frame to the outside, wherein in a semiconductor device in which the entire device is integrally molded with mold resin, A heat conductivity of 1 W / m ·
k or more insulating layers are formed.

【0011】上記請求項2の発明では、あらかじめ金属
フレームの前記放熱板と対抗する側の表面に絶縁層を形
成しておき、この金属フレームを放熱板に取り付けた状
態でモールド樹脂による成形を行うことにより、1回の
トランスファ成形で半導体装置を完成させることができ
る。
According to the second aspect of the present invention, an insulating layer is formed in advance on the surface of the metal frame opposite to the heat radiating plate, and the metal frame is molded with a molding resin in a state of being attached to the heat radiating plate. Thus, the semiconductor device can be completed by one transfer molding.

【0012】請求項3の発明は、請求項1において、前
記絶縁層が、射出成形にて形成された熱可塑性樹脂であ
ることを特徴とする。
A third aspect of the present invention is characterized in that, in the first aspect, the insulating layer is a thermoplastic resin formed by injection molding.

【0013】請求項4の発明は、請求項1において、前
記絶縁層が、粘着層を介して前記放熱板に貼り付けられ
た絶縁性部材であることを特徴とする。
According to a fourth aspect of the present invention, in the first aspect, the insulating layer is an insulating member attached to the heat sink via an adhesive layer.

【0014】請求項5の発明は、請求項1又は2におい
て、前記絶縁層が、セラミック層であることを特徴とす
る。
According to a fifth aspect of the present invention, in the first or second aspect, the insulating layer is a ceramic layer.

【0015】請求項6の発明は、請求項1において 前
記絶縁層がアルミナ基板であり、前記金属フレームと前
記放熱板が銅であることを特徴とする。
According to a sixth aspect of the present invention, in the first aspect, the insulating layer is an alumina substrate, and the metal frame and the heat radiating plate are copper.

【0016】請求項7の発明は、請求項1において、前
記絶縁層が窒化アルミ基板であり、前記金属フレームと
前記放熱板が銅であることを特徴とする。
According to a seventh aspect of the present invention, in the first aspect, the insulating layer is an aluminum nitride substrate, and the metal frame and the heat radiating plate are copper.

【0017】請求項8の発明は、請求項6又は7におい
て、前記絶縁層、金属フレーム及び放熱板が重ね合わせ
接合により一体に形成されたものであることを特徴とす
る。
According to an eighth aspect of the present invention, in the method of the sixth or seventh aspect, the insulating layer, the metal frame, and the heat sink are formed integrally by overlap bonding.

【0018】請求項9の発明は、請求項1の発明におい
て、前記絶縁層が、加熱積層プレスにて形成された熱硬
化性樹脂であることを特徴とする。
A ninth aspect of the present invention is characterized in that, in the first aspect of the present invention, the insulating layer is a thermosetting resin formed by a heating and laminating press.

【0019】請求項10の発明は、複数のパワー素子
と、該パワー素子を実装する部分を有する金属フレーム
と、前記パワー素子と金属フレームとを電気的に接続す
る接続部材と、前記金属フレームの熱を外部に放熱する
放熱板とを有し、装置全体がモールド樹脂で一体に成形
された半導体装置の製造方法において、前記放熱板の前
記金属フレームと接する側の面に絶縁層を形成する工程
と、前記絶縁層と前記金属フレームの前記パワー素子実
装面の反対側の面とを定位置に固定し、装置全体をモー
ルド樹脂で一体に成形する工程とを有することを特徴と
する。
According to a tenth aspect of the present invention, a plurality of power elements, a metal frame having a portion on which the power elements are mounted, a connecting member for electrically connecting the power element and the metal frame, A method of manufacturing a semiconductor device having a heat radiating plate for dissipating heat to the outside and forming the entire device integrally with a mold resin, wherein an insulating layer is formed on a surface of the heat radiating plate on a side in contact with the metal frame. And fixing the insulating layer and a surface of the metal frame opposite to the power element mounting surface in a fixed position, and integrally molding the entire device with a mold resin.

【0020】上記請求項10の発明では、あらかじめ放
熱板の一方の面に絶縁層を形成しておき、この放熱板を
パワー素子の実装された金属フレームに取り付けた状態
でモールド樹脂による成形を行うことにより、1回のト
ランスファ成形で半導体装置を完成させることができ
る。
In the tenth aspect of the present invention, an insulating layer is previously formed on one surface of the radiator plate, and the heat radiator plate is molded with a mold resin in a state where the radiator plate is mounted on the metal frame on which the power element is mounted. Thus, the semiconductor device can be completed by one transfer molding.

【0021】請求項11の発明は、複数のパワー素子
と、該パワー素子を実装する部分を有する金属フレーム
と、前記パワー素子と金属フレームとを電気的に接続す
る接続部材と、前記金属フレームの熱を外部に放熱する
放熱板とを有し、装置全体がモールド樹脂で一体に成形
された半導体装置の製造方法において、前記金属フレー
ムの前記放熱板と接する側の面に絶縁層を形成する工程
と、前記絶縁層と放熱板とを定位置に固定し、装置全体
をモールド樹脂で一体に成形する工程とを有することを
特徴とする。
According to an eleventh aspect of the present invention, a plurality of power elements, a metal frame having a portion on which the power elements are mounted, a connection member for electrically connecting the power element and the metal frame, A method of manufacturing a semiconductor device having a heat radiating plate for radiating heat to the outside and forming the entire device integrally with a mold resin, wherein an insulating layer is formed on a surface of the metal frame on a side in contact with the heat radiating plate. And a step of fixing the insulating layer and the heat sink in place, and integrally molding the entire device with a mold resin.

【0022】上記請求項11の発明では、あらかじめ金
属フレームの前記放熱板と対抗する側の表面に絶縁層を
形成しておき、この金属フレームを放熱板に取り付けた
状態でモールド樹脂による成形を行うことにより、1回
のトランスファ成形で半導体装置を完成させることがで
きる。
According to the eleventh aspect of the present invention, an insulating layer is formed in advance on the surface of the metal frame opposite to the heat radiating plate, and molding with a mold resin is performed with the metal frame attached to the heat radiating plate. Thus, the semiconductor device can be completed by one transfer molding.

【0023】[0023]

【発明の実施の形態】以下、この発明に係わる半導体装
置及びその製造方法の一実施形態を、添付の図面を参照
しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a semiconductor device and a method of manufacturing the same according to the present invention will be described with reference to the accompanying drawings.

【0024】図1は、第1の実施形態に係わる半導体装
置の断面構造を示す概略断面図、図2は、その概略平面
図である。
FIG. 1 is a schematic sectional view showing a sectional structure of the semiconductor device according to the first embodiment, and FIG. 2 is a schematic plan view thereof.

【0025】図1において、金属フレーム12上の実装
エリアには、複数のパワー素子11が実装されており、
各パワー素子11と金属フレーム12との間は接続部材
としてのボンディングワイヤ13により電気的に接続さ
れている。また、前記金属フレーム12のパワー素子実
装面の反対側には、金属フレーム12の熱を外部に放熱
するための放熱板14が配設されている。
In FIG. 1, a plurality of power elements 11 are mounted in a mounting area on a metal frame 12.
Each power element 11 and the metal frame 12 are electrically connected by a bonding wire 13 as a connecting member. A heat radiating plate 14 for radiating the heat of the metal frame 12 to the outside is provided on the opposite side of the power mounting surface of the metal frame 12.

【0026】この放熱板14には、金属フレーム12と
対向する側の表面に熱伝導率1W/m・k以上の絶縁層
16が形成されている。この絶縁層16としては、例え
ばポリ・フェニレン・サルファイド(PPS)や液晶ポ
リマー(LCP)などのフィラー含有率を高めた高熱伝
導性の絶縁樹脂を用いることができる。また、装置全体
はモールド樹脂15で一体に成形され、放熱板14の絶
縁層16を形成した反対側の面はモールド樹脂15から
露出した構造となっている。
An insulating layer 16 having a thermal conductivity of 1 W / m · k or more is formed on the surface of the heat radiating plate 14 facing the metal frame 12. As the insulating layer 16, for example, a high heat conductive insulating resin having a high filler content such as polyphenylene sulfide (PPS) or liquid crystal polymer (LCP) can be used. Further, the entire device is integrally formed of a mold resin 15, and a surface of the heat radiating plate 14 on the side opposite to the side where the insulating layer 16 is formed is exposed from the mold resin 15.

【0027】次に、上記半導体装置の製造工程を図3
(A)〜(C)を用いて説明する。なお、ここではこの
実施形態に特徴的な工程のみを示すものとする。
Next, the manufacturing process of the semiconductor device will be described with reference to FIG.
This will be described with reference to (A) to (C). Here, only the steps characteristic of this embodiment are shown.

【0028】まず、金属フレーム12上にパワー素子1
1を実装した後、パワー素子11と金属フレーム12と
の間をボンディングワイヤ13で接続する(図3
(A))。次に、金属フレーム12のパワー素子実装面
と反対側の面に、放熱板14を定位置で密着させる(図
3(B))。この放熱板14には、あらかじめ金属フレ
ーム12と対向する側の表面に熱伝導性を有する絶縁層
16が形成されている。そして、放熱板14の金属フレ
ーム12と対峙する面と反対側の面が露出するように、
装置全体をモールド樹脂15で被覆する(図3
(C))。
First, the power element 1 is placed on the metal frame 12.
1 is mounted, and the power element 11 and the metal frame 12 are connected with the bonding wires 13 (FIG. 3).
(A)). Next, the heat radiating plate 14 is brought into close contact with the surface of the metal frame 12 opposite to the power element mounting surface at a fixed position (FIG. 3B). An insulating layer 16 having thermal conductivity is formed on the heat radiating plate 14 on the surface facing the metal frame 12 in advance. Then, the surface of the heat sink 14 opposite to the surface facing the metal frame 12 is exposed,
The entire device is covered with a mold resin 15 (FIG. 3).
(C)).

【0029】上述したような構成の半導体装置による
と、あらかじめ放熱板14上に絶縁層16を形成し、こ
の放熱板14を金属フレーム12のパワー素子実装面の
反対側の面に定位置で密着させた状態で成形を行うこと
により、1回の成形で半導体装置を完成させることがで
きる。
According to the semiconductor device having the above-described structure, the insulating layer 16 is formed on the heat radiating plate 14 in advance, and the heat radiating plate 14 is adhered to the surface opposite to the power element mounting surface of the metal frame 12 at a fixed position. By performing molding in a state in which the semiconductor device is formed, a semiconductor device can be completed by one molding.

【0030】このように、第1の実施形態に係わる半導
体装置では、図13に示した従来の半導体装置に比べて
成形工程を少なくすることができるので、加工装置や金
型の数を減らすことが可能となり、コストを低減するこ
とができる。また、金属フレーム12と放熱板14との
間にモールド樹脂15を流入させる必要がないので、従
来のように粘度が低く熱伝導性の良い特殊なモールド樹
脂が不要となる。したがって、高価な樹脂を用いること
なしに装置全体を成形することができるので、モールド
樹脂のコストを低く抑えることができる。さらに、特殊
なモールド樹脂を使用しないので、隙間の調整や成形条
件などの複雑な工程管理が不要となる。
As described above, in the semiconductor device according to the first embodiment, the number of molding steps can be reduced as compared with the conventional semiconductor device shown in FIG. Is possible, and the cost can be reduced. Further, since there is no need to flow the molding resin 15 between the metal frame 12 and the heat radiating plate 14, a special molding resin having a low viscosity and a high thermal conductivity as in the related art is not required. Therefore, the entire apparatus can be molded without using an expensive resin, so that the cost of the mold resin can be reduced. Furthermore, since a special mold resin is not used, complicated process control such as adjustment of a gap and molding conditions is not required.

【0031】とくに、上記絶縁層16は高熱伝導性の絶
縁樹脂により構成されているため、パワー素子間の絶縁
性と放熱性を損なうことなしに、上述したコストの低減
を実現することができる。
In particular, since the insulating layer 16 is made of an insulating resin having high thermal conductivity, the above-described cost reduction can be realized without impairing the insulation and heat radiation between the power elements.

【0032】次に、放熱板14上に形成される絶縁層の
他の実施形態について説明する。
Next, another embodiment of the insulating layer formed on the heat sink 14 will be described.

【0033】図4は、第2の実施形態における放熱板1
4の概略断面図である。この実施形態は、絶縁層として
放熱板14上に溶射によりセラミック層17を形成した
もので、このセラミック層17としては例えばアルミナ
(Al2 3 )などを用いることができる。この第2の
実施形態のように、絶縁層として熱伝導性の良いセラミ
ック層17を用いることにより、絶縁層の熱伝導性を良
くすることができるので、放熱板14の放熱性を向上さ
せることができる。
FIG. 4 shows a heat sink 1 according to the second embodiment.
FIG. 4 is a schematic sectional view of FIG. In this embodiment, a ceramic layer 17 is formed by thermal spraying on a heat radiating plate 14 as an insulating layer. As the ceramic layer 17, for example, alumina (Al 2 O 3) can be used. By using the ceramic layer 17 having good thermal conductivity as the insulating layer as in the second embodiment, the thermal conductivity of the insulating layer can be improved, so that the heat radiation of the heat sink 14 can be improved. Can be.

【0034】図5は、第3の実施形態における放熱板1
4の概略断面図である。この実施形態は、絶縁層として
片面に粘着層18が形成された絶縁シート19を放熱板
14に貼り付けたもので、絶縁シート19としては例え
ば厚さ50μm程度のものを用いることができる。この
第3の実施形態によれば、絶縁層の形成が溶射や塗布な
どの方式に比べて容易なものとなる。また、絶縁層とし
て極めて薄い絶縁シート19を用いることにより、絶縁
層の熱伝導性を良くすることができるので、放熱板14
の放熱性を向上させることができる。
FIG. 5 shows a heat sink 1 according to the third embodiment.
FIG. 4 is a schematic sectional view of FIG. In this embodiment, an insulating sheet 19 having an adhesive layer 18 formed on one side as an insulating layer is attached to a heat sink 14, and the insulating sheet 19 may be, for example, about 50 μm thick. According to the third embodiment, the formation of the insulating layer is easier than the method of spraying or coating. In addition, by using an extremely thin insulating sheet 19 as the insulating layer, the thermal conductivity of the insulating layer can be improved.
Can improve heat dissipation.

【0035】上述したセラミック層17あるいは絶縁シ
ート19を設けた放熱板14は、そのまま図3(B)の
工程に用いられる。
The heat radiating plate 14 provided with the above-described ceramic layer 17 or insulating sheet 19 is used as it is in the step of FIG.

【0036】次に、第4の実施形態に係わる半導体装置
について説明する。
Next, a semiconductor device according to a fourth embodiment will be described.

【0037】図6は、第4の実施形態に係わる半導体装
置の断面構造を示す概略断面図である。
FIG. 6 is a schematic sectional view showing a sectional structure of a semiconductor device according to the fourth embodiment.

【0038】図6において、金属フレーム12上の実装
エリアには複数のパワー素子11が実装されており、各
パワー素子11と金属フレーム12との間は接続部材と
してのボンディングワイヤ13により電気的に接続され
ている。また、前記金属フレーム12のパワー素子実装
面の反対側には、熱伝導性を有する絶縁層20が形成さ
れている。この絶縁層20としては、金属フレーム12
のパワー素子実装面の反対側の表面に溶射により形成し
たセラミック層を用いることができる。さらに、この絶
縁層20の裏面には金属フレーム12の熱を外部に放熱
するための放熱板14が配設されている。また、装置全
体はモールド樹脂15で一体に成形され、放熱板14の
絶縁層20と対向する面と反対側の面はモールド樹脂1
5から露出した構造となっている。
In FIG. 6, a plurality of power elements 11 are mounted in a mounting area on a metal frame 12, and each power element 11 and the metal frame 12 are electrically connected by a bonding wire 13 as a connecting member. It is connected. On the opposite side of the power element mounting surface of the metal frame 12, an insulating layer 20 having thermal conductivity is formed. As the insulating layer 20, the metal frame 12
A ceramic layer formed by thermal spraying on the surface opposite to the power element mounting surface can be used. Further, a heat radiating plate 14 for radiating the heat of the metal frame 12 to the outside is provided on the back surface of the insulating layer 20. The entire device is integrally formed of a molding resin 15, and the surface of the heat sink 14 opposite to the surface facing the insulating layer 20 is molded resin 1.
5 is exposed.

【0039】次に、上記半導体装置の製造工程を図7
(A)〜(D)を用いて説明する。なお、ここではこの
実施形態に特徴的な工程のみを示すものとする。
Next, the manufacturing process of the semiconductor device will be described with reference to FIG.
This will be described with reference to (A) to (D). Here, only the steps characteristic of this embodiment are shown.

【0040】まず、金属フレーム12のパワー素子実装
面と反対側の面に絶縁層20を形成する(図7
(A))。次に、金属フレーム12の絶縁層20形成面
と反対側の面上にパワー素子11を実装し、パワー素子
11と金属フレーム12との間をボンディングワイヤ1
3で接続する(図7(B))。次に、前記絶縁層20と
放熱板14とを定位置で密着させる(図7(C))。そ
して、放熱板14の金属フレーム12と対峙する面と反
対側の面が露出するように、装置全体をモールド樹脂1
5で被覆する(図7(D))。
First, an insulating layer 20 is formed on the surface of the metal frame 12 opposite to the surface on which the power element is mounted (FIG. 7).
(A)). Next, the power element 11 is mounted on the surface of the metal frame 12 opposite to the surface on which the insulating layer 20 is formed, and the bonding wire 1 is connected between the power element 11 and the metal frame 12.
3 (FIG. 7B). Next, the insulating layer 20 and the heat sink 14 are brought into close contact with each other at a fixed position (FIG. 7C). Then, the entire device is molded resin 1 such that the surface of the heat sink 14 opposite to the surface facing the metal frame 12 is exposed.
5 (FIG. 7D).

【0041】上述したような構成の半導体装置による
と、あらかじめ金属フレーム12のパワー素子実装面の
反対側の表面に絶縁層20を形成し、さらに放熱板14
を前記金属フレーム12の絶縁層20を形成した面に定
位置で密着させた状態で成形を行うことにより、1回の
成形で半導体装置を完成させることができる。
According to the semiconductor device having the above-described configuration, the insulating layer 20 is formed on the surface of the metal frame 12 opposite to the power element mounting surface in advance, and
The semiconductor device can be completed by a single molding by performing molding in a state where it is closely adhered to the surface of the metal frame 12 on which the insulating layer 20 is formed at a fixed position.

【0042】このように、上記実施形態の半導体装置で
は、図13に示した従来の半導体装置に比べて成形工程
を少なくすることができるので、加工装置や金型の数を
減らすことが可能となり、コストを低減することができ
る。また、金属フレーム12と放熱板14との間にモー
ルド樹脂15を流入させる必要がないので、従来のよう
に粘度が低く熱伝導性の良い特殊なモールド樹脂が不要
となる。したがって、高価な樹脂を用いることなしに装
置全体を成形することができるので、モールド樹脂のコ
ストを低く抑えることができる。さらには、特殊なモー
ルド樹脂を使用しないので、隙間の調整や成形条件など
の複雑な工程管理が不要となる。
As described above, in the semiconductor device of the above embodiment, the number of molding steps can be reduced as compared with the conventional semiconductor device shown in FIG. 13, so that the number of processing devices and dies can be reduced. , Cost can be reduced. Further, since there is no need to flow the molding resin 15 between the metal frame 12 and the heat radiating plate 14, a special molding resin having a low viscosity and a high thermal conductivity as in the related art is not required. Therefore, the entire apparatus can be molded without using an expensive resin, so that the cost of the mold resin can be reduced. Furthermore, since a special mold resin is not used, complicated process control such as adjustment of a gap and molding conditions is not required.

【0043】とくに、上記絶縁層20として熱伝導性の
良いセラミック層を用いた場合には、パワー素子間の絶
縁性と放熱性を損なうことなしに、上述したコストの低
減を実現することができる。
In particular, when a ceramic layer having good thermal conductivity is used as the insulating layer 20, the above-described cost reduction can be realized without impairing the insulation and heat radiation between the power elements. .

【0044】また、上記第4の実施形態に係わる半導体
装置では、実装作業の効率化を図るために、最初に金属
フレーム12に絶縁層20を形成した後に、パワー素子
11を金属フレーム12へ実装している。このパワー素
子11の金属フレーム12への実装は、一般に高温の半
田付けにより行われるため、樹脂などの熱変形してしま
う部材を使用することはできないが、セラミック層は耐
熱性が高いため、パワー素子実装前の金属フレーム12
に形成することができるので、実装作業の効率化を図る
ことができる。
In the semiconductor device according to the fourth embodiment, the power element 11 is mounted on the metal frame 12 after first forming the insulating layer 20 on the metal frame 12 in order to increase the efficiency of the mounting operation. doing. Since the mounting of the power element 11 to the metal frame 12 is generally performed by high-temperature soldering, it is not possible to use a member that is thermally deformed, such as a resin. Metal frame 12 before device mounting
Therefore, mounting work can be made more efficient.

【0045】なお、この第4の実施形態では絶縁層20
としてセラミック層を用いた例について説明したが、熱
伝導性が良く、かつ耐熱性に優れたものであれば、他の
絶縁部材を使用することもできる。
In the fourth embodiment, the insulating layer 20
Although an example using a ceramic layer has been described, other insulating members may be used as long as they have good thermal conductivity and excellent heat resistance.

【0046】図8は、第5の実施形態に係わる半導体装
置の断面構造を示す概略断面図、図9は、その概略平面
図である。この実施形態は、絶縁層、金属フレーム及び
放熱板を、あらかじめ重ね合わせ接合により一体に形成
したもので、各部の基本構成は上記実施形態と同じであ
る。すなわち、金属フレーム22上の実装エリアには、
複数のパワー素子21が実装されており、各パワー素子
21と金属フレーム22との間はボンディングワイヤ2
3により電気的に接続されている。また、前記金属フレ
ーム22のパワー素子実装面の反対側には熱伝導性を有
する絶縁層26が、さらに、この絶縁層26の裏面には
放熱板24がそれぞれ配設されている。
FIG. 8 is a schematic sectional view showing a sectional structure of a semiconductor device according to the fifth embodiment, and FIG. 9 is a schematic plan view thereof. In this embodiment, an insulating layer, a metal frame, and a heat sink are previously formed integrally by overlapping and joining, and the basic configuration of each part is the same as in the above embodiment. That is, in the mounting area on the metal frame 22,
A plurality of power elements 21 are mounted, and a bonding wire 2 is provided between each power element 21 and the metal frame 22.
3 are electrically connected. An insulating layer 26 having thermal conductivity is provided on the opposite side of the power element mounting surface of the metal frame 22, and a heat radiating plate 24 is provided on the back surface of the insulating layer 26.

【0047】前記絶縁層26にはアルミナ基板が、また
金属フレーム22及び放熱板24にはそれぞれ銅が用い
られている。なお、絶縁層26としては、他に窒化アル
ミ基盤などの高熱伝導性の部材を用いることができる。
これらの部材は後述する手法により、あらかじめ重ね合
わせ接合により一体に形成されている。また、装置全体
はモールド樹脂25で一体に成形され、放熱板24の絶
縁層26と対向する面と反対側の面はモールド樹脂25
から露出した構造となっている。
An alumina substrate is used for the insulating layer 26, and copper is used for the metal frame 22 and the heat sink 24, respectively. In addition, as the insulating layer 26, a member having high thermal conductivity such as an aluminum nitride substrate can be used.
These members are previously formed integrally by overlap joining by a method described later. The entire device is integrally formed of a mold resin 25, and the surface of the heat sink 24 opposite to the surface facing the insulating layer 26 is formed of the mold resin 25.
It is a structure exposed from.

【0048】次に、上記半導体装置の製造工程を図10
により説明する。ただし、この実施形態に特徴的な構成
である、絶縁層26、金属フレーム22及び放熱板24
の製造工程についてのみ説明する。
Next, the manufacturing process of the semiconductor device is shown in FIG.
This will be described below. However, the insulating layer 26, the metal frame 22, and the heat radiating plate 24, which are features of this embodiment,
Only the manufacturing process will be described.

【0049】まず、アルミナ基板からなる絶縁層26
と、銅からなる金属フレーム22及び放熱板24をそれ
ぞれ重ね合わせ(図10(A))、熱処理(銅の融点1
083℃以下、かつCu−O共晶温度1065℃以上で
酸素量0.008〜0.39wt/%にコントロール)
することにより、銅の表面に共晶液相を生成させる。こ
の共晶液相が接着剤として機能するため、銅−アルミナ
間が接合されることになる(図10(B))。
First, the insulating layer 26 made of an alumina substrate
And a metal frame 22 made of copper and a radiator plate 24 are superimposed on each other (FIG. 10A), and heat-treated (with a melting point of copper of 1).
(Oxygen content is controlled to 0.008 to 0.39 wt /% at a temperature of 083 ° C or less and a Cu-O eutectic temperature of 1065 ° C or more)
By doing so, a eutectic liquid phase is generated on the surface of the copper. Since the eutectic liquid phase functions as an adhesive, copper-alumina is joined (FIG. 10B).

【0050】上述した構成の半導体装置によると、1回
の成形で半導体装置を完成させることができるので、加
工装置や金型の数を減らすことができ、コストの低減を
実現することができる。金属フレームと放熱板との間に
モールド樹脂を流入させる必要がないことから、特殊な
モールド樹脂が不要となり、モールド樹脂のコストを低
減することができるうえ、工程管理も容易なものとな
る。
According to the semiconductor device having the above-described structure, the semiconductor device can be completed by one molding, so that the number of processing devices and dies can be reduced, and the cost can be reduced. Since there is no need to flow the molding resin between the metal frame and the heat radiating plate, a special molding resin is not required, so that the cost of the molding resin can be reduced and the process management can be easily performed.

【0051】さらに、この実施形態の半導体装置には次
のような特有の効果がある。すなわち、図8に示すよう
に、絶縁層26をアルミナ基板、金属フレーム22及び
放熱板24をそれぞれ銅により構成したものは従来より
存在していたが、従来は絶縁層と放熱板との間をハンダ
層により接合していたため、放熱性が悪いという問題点
があった。しかし、この実施形態の半導体装置では、こ
れらの部材を、あらかじめ重ね合わせ接合により一体に
形成するようにしたので、従来ように絶縁層と放熱板と
の間にハンダ層を介在させた場合に比べて、放熱性を向
上させることができる。また、絶縁層、金属フレーム及
び放熱板が一体に積層されているため、図13のように
金属フレームと放熱板との間にモールド樹脂を流し込ん
で絶縁層としたものと比べて、装置全体の強度を向上さ
せることができる。
Further, the semiconductor device of this embodiment has the following specific effects. That is, as shown in FIG. 8, there has conventionally existed one in which the insulating layer 26 was formed of an alumina substrate and the metal frame 22 and the heat radiating plate 24 were each made of copper. There was a problem that the heat dissipation was poor because they were joined by the solder layer. However, in the semiconductor device of this embodiment, these members are formed integrally by overlapping and joining in advance, so that compared to the case where a solder layer is interposed between the insulating layer and the radiator plate as in the related art. As a result, heat dissipation can be improved. Further, since the insulating layer, the metal frame and the heat radiating plate are integrally laminated, compared with the case where the molding resin is poured between the metal frame and the heat radiating plate to form the insulating layer as shown in FIG. Strength can be improved.

【0052】また、図8に示す半導体装置において、絶
縁層26を窒化アルミ基板により構成することもでき
る。この場合は、各部材を図10のように配置し、窒化
アルミ基板を大気中で高温(1000℃以上)で熱処理
すると、窒化アルミ基板の表面にアルミナ(Al
2 3 )層が形成されるため、絶縁層と金属フレーム、
及び絶縁層と放熱板との間を、図8の銅−アルミナ基板
の場合と同様に接合することができる。
In the semiconductor device shown in FIG. 8, the insulating layer 26 may be formed of an aluminum nitride substrate. In this case, when the members are arranged as shown in FIG. 10 and the aluminum nitride substrate is heat-treated at a high temperature (1000 ° C. or higher) in the air, alumina (Al
2 O 3 ) layer is formed, the insulating layer and the metal frame,
In addition, the insulating layer and the heat sink can be joined in the same manner as in the case of the copper-alumina substrate in FIG.

【0053】なお、第5の実施形態は、絶縁層、金属フ
レーム及び放熱板を、あらかじめ重ね合わせ接合により
一体に形成した場合について説明したが、第1の実施形
態のように、あらかじめ放熱板上に絶縁層を形成した
後、この放熱板を金属フレームに接合するように構成し
た場合は、第1の実施形態と同じ効果を得ることができ
る。
In the fifth embodiment, the case where the insulating layer, the metal frame and the heat radiating plate are previously formed integrally by overlapping and joining is described. However, as in the first embodiment, the insulating layer, the metal frame and the heat radiating plate are previously formed on the heat radiating plate. In the case where the heat radiating plate is joined to the metal frame after the insulating layer is formed, the same effect as in the first embodiment can be obtained.

【0054】図11は、第6の実施形態に係わる半導体
装置の断面構造を示す概略断面図であり、1つの金属フ
レーム上に2つのパワー素子が対向配置された例を示し
ている。
FIG. 11 is a schematic cross-sectional view showing a cross-sectional structure of a semiconductor device according to the sixth embodiment, and shows an example in which two power elements are opposed to each other on one metal frame.

【0055】図11において、金属フレーム32上の実
装エリアには、パワー素子31a及び31bが対向配置
された状態で実装されており、各パワー素子31a、3
1bと金属フレーム32との間はボンディングワイヤ3
3a、33bによりそれぞれ電気的に接続されている。
また、前記金属フレーム32のパワー素子実装面の反対
側には、金属フレーム32の熱を外部に放熱するための
放熱板34が配設されている。
In FIG. 11, power elements 31a and 31b are mounted in a mounting area on a metal frame 32 so as to face each other.
1b and a metal wire 32 between the bonding wire 3
They are electrically connected by 3a and 33b, respectively.
Further, a heat radiating plate 34 for radiating heat of the metal frame 32 to the outside is provided on the opposite side of the power element mounting surface of the metal frame 32.

【0056】この放熱板34上には、金属フレーム32
と対向する側の表面に熱伝導率1W/m・k以上の絶縁
層36が形成されている。この実施形態の絶縁層36
は、放熱板34上に加熱積層プレスにより形成した熱硬
化性樹脂により構成されている。
The metal frame 32 is placed on the heat sink 34.
An insulating layer 36 having a thermal conductivity of 1 W / m · k or more is formed on the surface on the side opposite to. Insulating layer 36 of this embodiment
Is made of a thermosetting resin formed on the heat radiating plate 34 by a heating lamination press.

【0057】この熱硬化型樹脂としては、例えば窒化ア
ルミ(AlN)やアルミナ(Al2 3 )などの高熱伝
導性フィラーを含んだエポキシやポリイミドなどの絶縁
樹脂を用いることができる。また、装置全体はモールド
樹脂35で一体に成形され、放熱板34の絶縁層36を
形成した反対側の面はモールド樹脂35から露出した構
造となっている。
As the thermosetting resin, for example, an insulating resin such as epoxy or polyimide containing a high thermal conductive filler such as aluminum nitride (AlN) or alumina (Al 2 O 3 ) can be used. Further, the entire device is integrally formed with a mold resin 35, and the surface of the heat sink 34 opposite to the surface on which the insulating layer 36 is formed is exposed from the mold resin 35.

【0058】上記半導体装置の製造工程を図12により
説明する。まず、金属フレーム32上にパワー素子31
a、31bを実装した後、各パワー素子と金属フレーム
32との間をボンディングワイヤ33a、33bにより
それぞれ接続する(図12(A))。次に、あらかじめ
金属フレーム32と対向する側の表面に加熱積層プレス
により熱硬化性樹脂が形成された放熱板34を、前記金
属フレーム32のパワー素子実装面と反対側の面に定位
置で密着させる。その後、放熱板34の金属フレーム3
2と対峙する面と反対側の面が露出するように、装置全
体をモールド樹脂35で被覆する(図12(b))。
The manufacturing process of the semiconductor device will be described with reference to FIG. First, the power element 31 is placed on the metal frame 32.
After mounting a and 31b, each power element and the metal frame 32 are connected by bonding wires 33a and 33b, respectively (FIG. 12A). Next, a radiator plate 34 in which a thermosetting resin is formed on the surface facing the metal frame 32 in advance by a heat laminating press is adhered in a fixed position to the surface of the metal frame 32 opposite to the power element mounting surface. Let it. Then, the metal frame 3 of the heat sink 34
The entire device is covered with the mold resin 35 so that the surface opposite to the surface facing 2 is exposed (FIG. 12B).

【0059】上述した構成の半導体装置によると、1回
の成形で半導体装置を完成させることができるので、加
工装置や金型の数を減らすことができ、コストの低減を
実現することができる。金属フレームと放熱板との間に
モールド樹脂を流入させる必要がないことから、特殊な
モールド樹脂が不要となり、モールド樹脂のコストを低
減することができるうえ、工程管理も容易なものとな
る。
According to the semiconductor device having the above-described structure, the semiconductor device can be completed by one molding, so that the number of processing devices and dies can be reduced, and the cost can be reduced. Since there is no need to flow the molding resin between the metal frame and the heat sink, a special molding resin is not required, so that the cost of the molding resin can be reduced and the process management can be easily performed.

【0060】とくに、この実施形態の半導体装置では、
加熱積層プレスにより極めて薄い、例えば80μm程度
の絶縁層が形成できるので、絶縁層を熱可塑性樹脂で形
成した場合に比べて、放熱性を向上させることができ
る。
In particular, in the semiconductor device of this embodiment,
Since an extremely thin insulating layer, for example, about 80 μm, can be formed by the heating lamination press, the heat dissipation can be improved as compared with the case where the insulating layer is formed of a thermoplastic resin.

【0061】[0061]

【発明の効果】以上説明したように、この発明に係わる
半導体装置及びその製造方法によれば、従来の半導体装
置に比べて成形工程を少なくすることができ、加工装置
や金型の数を減らすことができるので、コストの低減を
実現することができる。しかも、金属フレームと放熱板
との間にモールド樹脂を流入させる必要がないことか
ら、従来のように粘度が低く熱伝導性の良い特殊なモー
ルド樹脂が不要となるので、モールド樹脂のコストを低
く抑えることができる。さらには、特殊なモールド樹脂
を使用しないので、隙間の調整や成形条件などの複雑な
工程管理が不要となり、工程管理が容易なものとなる。
As described above, according to the semiconductor device and the method of manufacturing the same according to the present invention, the number of molding steps and the number of processing devices and dies can be reduced as compared with the conventional semiconductor device. Therefore, cost reduction can be realized. In addition, since there is no need to inject molding resin between the metal frame and the heat sink, there is no need for a special molding resin with low viscosity and high thermal conductivity as in the past, which reduces the cost of molding resin. Can be suppressed. Furthermore, since a special mold resin is not used, complicated process control such as adjustment of a gap and molding conditions is not required, and process control becomes easy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係わる半導体装置の断面構造
を示す概略断面図。
FIG. 1 is a schematic sectional view showing a sectional structure of a semiconductor device according to a first embodiment.

【図2】図1の概略平面図。FIG. 2 is a schematic plan view of FIG.

【図3】(A)〜(C)は第1の実施形態に係わる半導
体装置の製造工程を示す概略断面図。
FIGS. 3A to 3C are schematic cross-sectional views illustrating manufacturing steps of the semiconductor device according to the first embodiment.

【図4】第2の実施形態における放熱板の概略断面図。FIG. 4 is a schematic sectional view of a heat sink according to a second embodiment.

【図5】第3の実施形態における放熱板の概略断面図。FIG. 5 is a schematic sectional view of a heat sink according to a third embodiment.

【図6】第4の実施形態に係わる半導体装置の断面構造
を示す概略断面図。
FIG. 6 is a schematic sectional view showing a sectional structure of a semiconductor device according to a fourth embodiment;

【図7】(A)〜(D)は第4の実施形態に係わる半導
体装置の製造工程を示す概略断面図。
FIGS. 7A to 7D are schematic cross-sectional views illustrating manufacturing steps of a semiconductor device according to a fourth embodiment.

【図8】第5の実施形態に係わる半導体装置の断面構造
を示す概略断面図。
FIG. 8 is a schematic sectional view showing a sectional structure of a semiconductor device according to a fifth embodiment.

【図9】図8の概略平面図。FIG. 9 is a schematic plan view of FIG.

【図10】(A)及び(B)は第5の実施形態に係わる
半導体装置の製造工程を示す概略断面図。
FIGS. 10A and 10B are schematic cross-sectional views illustrating a manufacturing process of a semiconductor device according to a fifth embodiment.

【図11】第6の実施形態に係わる半導体装置の断面構
造を示す概略断面図。
FIG. 11 is a schematic sectional view showing a sectional structure of a semiconductor device according to a sixth embodiment;

【図12】(A)及び(B)は第6の実施形態に係わる
半導体装置の製造工程を示す概略断面図。
FIGS. 12A and 12B are schematic cross-sectional views illustrating manufacturing steps of a semiconductor device according to a sixth embodiment.

【図13】従来の半導体装置の概略断面図。FIG. 13 is a schematic sectional view of a conventional semiconductor device.

【図14】(A)〜(D)は従来の半導体装置の成形過
程を示す概略断面図。
14A to 14D are schematic cross-sectional views showing a process of forming a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

11 パワー素子 12 金属フレーム 13 ボンディングワイヤ 14 放熱板 15 モールド樹脂 16 絶縁層 17 セラミック層 18 粘着層 19 絶縁シート DESCRIPTION OF SYMBOLS 11 Power element 12 Metal frame 13 Bonding wire 14 Heat sink 15 Mold resin 16 Insulating layer 17 Ceramic layer 18 Adhesive layer 19 Insulating sheet

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 複数のパワー素子と、該パワー素子を実
装する部分を有する金属フレームと、前記パワー素子と
金属フレームとを電気的に接続する接続部材と、前記金
属フレームの熱を外部に放熱する放熱板とを有し、装置
全体がモールド樹脂で一体に成形された半導体装置にお
いて、 前記放熱板の前記金属フレームと対向する側の表面に、
あらかじめ熱伝導率1W/m・k以上の絶縁層を形成し
たことを特徴とする半導体装置。
1. A metal frame having a plurality of power elements, a part for mounting the power elements, a connecting member for electrically connecting the power elements and the metal frame, and radiating heat of the metal frame to the outside. A heat sink, and a semiconductor device in which the entire device is integrally molded with a mold resin.
A semiconductor device, wherein an insulating layer having a thermal conductivity of 1 W / m · k or more is formed in advance.
【請求項2】 複数のパワー素子と、該パワー素子を実
装する部分を有する金属フレームと、前記パワー素子と
金属フレームとを電気的に接続する接続部材と、前記金
属フレームの熱を外部に放熱する放熱板とを有し、装置
全体がモールド樹脂で一体に成形された半導体装置にお
いて、 前記金属フレームの前記放熱板と対向する側の表面に、
あらかじめ熱伝導率1W/m・k以上の絶縁層を形成し
たことを特徴とする半導体装置。
2. A power supply device comprising: a plurality of power elements; a metal frame having a portion on which the power element is mounted; a connection member for electrically connecting the power element and the metal frame; A heat sink, and a semiconductor device in which the entire device is integrally molded with mold resin.
A semiconductor device, wherein an insulating layer having a thermal conductivity of 1 W / m · k or more is formed in advance.
【請求項3】 前記絶縁層が、射出成形にて形成された
熱可塑性樹脂であることを特徴とする請求項1記載の半
導体装置。
3. The semiconductor device according to claim 1, wherein said insulating layer is a thermoplastic resin formed by injection molding.
【請求項4】 前記絶縁層が、粘着層を介して前記放熱
板に貼り付けられた絶縁性部材であることを特徴とする
請求項1記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the insulating layer is an insulating member attached to the heat sink via an adhesive layer.
【請求項5】 前記絶縁層が、セラミック層であること
を特徴とする請求項1または請求項2記載の半導体装
置。
5. The semiconductor device according to claim 1, wherein the insulating layer is a ceramic layer.
【請求項6】 前記絶縁層がアルミナ基板であり、前記
金属フレームと前記放熱板が銅であることを特徴とする
請求項1記載の半導体装置。
6. The semiconductor device according to claim 1, wherein said insulating layer is an alumina substrate, and said metal frame and said heat radiating plate are copper.
【請求項7】 前記絶縁層が窒化アルミ基板であり、前
記金属フレームと前記放熱板が銅であることを特徴とす
る請求項1記載の半導体装置。
7. The semiconductor device according to claim 1, wherein said insulating layer is an aluminum nitride substrate, and said metal frame and said heat radiating plate are copper.
【請求項8】 前記絶縁層、金属フレーム及び放熱板
が、重ね合わせ接合により一体に形成されたものである
ことを特徴とする請求項6又は7記載の半導体装置。
8. The semiconductor device according to claim 6, wherein the insulating layer, the metal frame, and the heat sink are formed integrally by overlap bonding.
【請求項9】 前記絶縁層が、加熱積層プレスにて形成
された熱硬化性樹脂であることを特徴とする請求項1記
載の半導体装置。
9. The semiconductor device according to claim 1, wherein said insulating layer is a thermosetting resin formed by a heat laminating press.
【請求項10】 複数のパワー素子と、該パワー素子を
実装する部分を有する金属フレームと、前記パワー素子
と金属フレームとを電気的に接続する接続部材と、前記
金属フレームの熱を外部に放熱する放熱板とを有し、装
置全体がモールド樹脂で一体に成形された半導体装置の
製造方法において、 前記放熱板の前記金属フレームと接する側の面に絶縁層
を形成する工程と、 前記絶縁層と前記金属フレームの前記パワー素子実装面
の反対側の面とを定位置に固定し、装置全体をモールド
樹脂で一体に成形する工程とを有することを特徴とする
半導体装置の製造方法。
10. A metal frame having a plurality of power elements, a part for mounting the power elements, a connecting member for electrically connecting the power elements and the metal frame, and radiating heat of the metal frame to the outside. A method of manufacturing a semiconductor device, comprising: a heat sink that performs the following steps: a process of forming an insulating layer on a surface of the heat sink that is in contact with the metal frame; And a step of fixing the metal frame and a surface opposite to the power element mounting surface of the metal frame in a fixed position, and integrally molding the entire device with a mold resin.
【請求項11】 複数のパワー素子と、該パワー素子を
実装する部分を有する金属フレームと、前記パワー素子
と金属フレームとを電気的に接続する接続部材と、前記
金属フレームの熱を外部に放熱する放熱板とを有し、装
置全体がモールド樹脂で一体に成形された半導体装置の
製造方法において、 前記金属フレームの前記放熱板と接する側の面に絶縁層
を形成する工程と、 前記絶縁層と放熱板とを定位置に固定し、装置全体をモ
ールド樹脂で一体に成形する工程とを有することを特徴
とする半導体装置の製造方法。
11. A metal frame having a plurality of power elements, a part for mounting the power elements, a connection member for electrically connecting the power elements and the metal frame, and radiating heat of the metal frame to the outside. A method of manufacturing a semiconductor device, comprising: a heat radiation plate that is formed integrally with a molding resin; and a step of forming an insulating layer on a surface of the metal frame in contact with the heat radiating plate; And a step of fixing the heat sink and the heat sink in place, and integrally molding the entire device with a mold resin.
JP9215293A 1997-01-17 1997-08-08 Semiconductor device and its manufacture Pending JPH10261744A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9215293A JPH10261744A (en) 1997-01-17 1997-08-08 Semiconductor device and its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-6864 1997-01-17
JP686497 1997-01-17
JP9215293A JPH10261744A (en) 1997-01-17 1997-08-08 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH10261744A true JPH10261744A (en) 1998-09-29

Family

ID=26341075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9215293A Pending JPH10261744A (en) 1997-01-17 1997-08-08 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH10261744A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314004A (en) * 2001-04-17 2002-10-25 Denki Kagaku Kogyo Kk Metal-based insulating board for resin-sealed semiconductor device, and method of manufacturing the resin-sealed semiconductor device using the same
DE10331857B4 (en) * 2002-11-11 2008-01-24 Mitsubishi Denki K.K. Casting resin sealed power semiconductor device and method for its manufacture
JP2009516907A (en) * 2005-07-12 2009-04-23 ヴィシャイ ジェネラル セミコンダクター エルエルシー Semiconductor device and method for manufacturing semiconductor device
JP2009158919A (en) * 2007-12-04 2009-07-16 Nissan Motor Co Ltd Semiconductor device and manufacturing method thereof
JP2012004218A (en) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp Semiconductor device
JP2014004823A (en) * 2012-05-29 2014-01-16 Polyplastics Co Method for producing composite molding
JP2015185627A (en) * 2014-03-24 2015-10-22 株式会社オートネットワーク技術研究所 power distribution board
US9466548B2 (en) 2012-02-22 2016-10-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
CN106165089A (en) * 2014-03-28 2016-11-23 三菱电机株式会社 Semiconductor module and be equipped with the driving means of semiconductor module
DE102019104010A1 (en) * 2019-02-18 2020-08-20 Infineon Technologies Austria Ag ELECTRONIC MODULE WITH IMPROVED HEAT EXTRACTION AND ITS PRODUCTION
KR102172689B1 (en) * 2020-02-07 2020-11-02 제엠제코(주) Semiconductor package and method of fabricating the same
DE102020129423A1 (en) 2020-11-09 2022-05-12 Infineon Technologies Ag Linear spacer for spacing a carrier of a package

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314004A (en) * 2001-04-17 2002-10-25 Denki Kagaku Kogyo Kk Metal-based insulating board for resin-sealed semiconductor device, and method of manufacturing the resin-sealed semiconductor device using the same
DE10331857B4 (en) * 2002-11-11 2008-01-24 Mitsubishi Denki K.K. Casting resin sealed power semiconductor device and method for its manufacture
JP2009516907A (en) * 2005-07-12 2009-04-23 ヴィシャイ ジェネラル セミコンダクター エルエルシー Semiconductor device and method for manufacturing semiconductor device
JP2009158919A (en) * 2007-12-04 2009-07-16 Nissan Motor Co Ltd Semiconductor device and manufacturing method thereof
JP2012004218A (en) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp Semiconductor device
US8637979B2 (en) 2010-06-15 2014-01-28 Mitsubishi Electric Corporation Semiconductor device
US9466548B2 (en) 2012-02-22 2016-10-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP2014004823A (en) * 2012-05-29 2014-01-16 Polyplastics Co Method for producing composite molding
JP2015185627A (en) * 2014-03-24 2015-10-22 株式会社オートネットワーク技術研究所 power distribution board
EP3125287A4 (en) * 2014-03-28 2017-12-13 Mitsubishi Electric Corporation Semiconductor module and drive unit equipped with semiconductor module
CN106165089A (en) * 2014-03-28 2016-11-23 三菱电机株式会社 Semiconductor module and be equipped with the driving means of semiconductor module
US10373896B2 (en) 2014-03-28 2019-08-06 Mitsubishi Electric Corporation Semiconductor module and drive device equipped with semiconductor module
CN106165089B (en) * 2014-03-28 2020-06-09 三菱电机株式会社 Semiconductor module and driving device mounted with semiconductor module
DE102019104010A1 (en) * 2019-02-18 2020-08-20 Infineon Technologies Austria Ag ELECTRONIC MODULE WITH IMPROVED HEAT EXTRACTION AND ITS PRODUCTION
US11189542B2 (en) 2019-02-18 2021-11-30 Infineon Technologies Austria Ag Method for fabricating an electronic module via compression molding
KR102172689B1 (en) * 2020-02-07 2020-11-02 제엠제코(주) Semiconductor package and method of fabricating the same
US11682610B2 (en) 2020-02-07 2023-06-20 Jmj Korea Co., Ltd. Semiconductor package with heat radiation board
DE102020129423A1 (en) 2020-11-09 2022-05-12 Infineon Technologies Ag Linear spacer for spacing a carrier of a package
DE102020129423B4 (en) 2020-11-09 2024-03-07 Infineon Technologies Ag Linear spacer for spacing a carrier of a package
US11942383B2 (en) 2020-11-09 2024-03-26 Infineon Technologies Ag Linear spacer for spacing a carrier of a package

Similar Documents

Publication Publication Date Title
RU2185042C2 (en) Thermoelectric module with improved heat- transfer apparatus and its manufacturing process
JP3547333B2 (en) Power converter
JP3610015B2 (en) Semiconductor device
JPS63205935A (en) Resin-sealed type semiconductor device equipped with heat sink
JP6755386B2 (en) Manufacturing method of power semiconductor module and power semiconductor module
JP2002203942A (en) Power semiconductor module
WO2013018343A1 (en) Semiconductor module and inverter having semiconductor module mounted thereon
JP6862896B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2009536458A (en) Semiconductor module and manufacturing method thereof
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
JP4385324B2 (en) Semiconductor module and manufacturing method thereof
JP2004047883A (en) Electric power semiconductor device
JPH11204700A (en) Power module integrating heat radiating fin
WO2013171946A1 (en) Method for manufacturing semiconductor device and semiconductor device
JPH10261744A (en) Semiconductor device and its manufacture
JP2008258547A (en) Semiconductor device, and manufacturing method thereof
JP4967701B2 (en) Power semiconductor device
JP6945418B2 (en) Semiconductor devices and manufacturing methods for semiconductor devices
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
JPH06177295A (en) Hybrid integrated circuit
JP2725448B2 (en) Semiconductor device
US20200312740A1 (en) Low thermal resistance power module packaging
JP2001267475A (en) Mounting structure of semiconductor device and its mounting method
JPS6050354B2 (en) Resin-encapsulated semiconductor device
JP3972519B2 (en) Power semiconductor module

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080502

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090502

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20100502

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20110502

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees