JPH10256286A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10256286A JPH10256286A JP5274297A JP5274297A JPH10256286A JP H10256286 A JPH10256286 A JP H10256286A JP 5274297 A JP5274297 A JP 5274297A JP 5274297 A JP5274297 A JP 5274297A JP H10256286 A JPH10256286 A JP H10256286A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- coating layer
- lead frame
- resin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000011247 coating layer Substances 0.000 claims abstract description 26
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 239000011347 resin Substances 0.000 claims abstract description 23
- 238000005507 spraying Methods 0.000 claims abstract description 4
- UFTFJSFQGQCHQW-UHFFFAOYSA-N triformin Chemical compound O=COCC(OC=O)COC=O UFTFJSFQGQCHQW-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims description 13
- 238000000465 moulding Methods 0.000 claims description 11
- 239000012778 molding material Substances 0.000 claims description 9
- 239000003822 epoxy resin Substances 0.000 abstract description 7
- 229920000647 polyepoxide Polymers 0.000 abstract description 7
- 239000000853 adhesive Substances 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 6
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 6
- 239000007788 liquid Substances 0.000 abstract description 4
- 235000010290 biphenyl Nutrition 0.000 abstract description 3
- 239000004305 biphenyl Substances 0.000 abstract description 3
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- QWVGKYWNOKOFNN-UHFFFAOYSA-N o-cresol Chemical compound CC1=CC=CC=C1O QWVGKYWNOKOFNN-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 125000001246 bromo group Chemical group Br* 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 125000001309 chloro group Chemical group Cl* 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 241001465754 Metazoa Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000007605 air drying Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 125000003396 thiol group Chemical group [H]S* 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】リードフレームと樹脂間の接着強度を低下する
ことなく、金型からの離形をスムーズに行うことを課題
とする。 【解決手段】金型を用いて樹脂封止型ＩＣを製造する半
導体装置の製造方法において、金型の内面の少なくとも
一部にモールド用樹脂と反応せずかつモールド材に対し
て斥力が作用する物質を塗布又は噴霧し、コーティング
層を形成する工程と、前記コーティング層を固化させる
工程と、リードフレーム付きＩＣをモールドする工程
と、モールドしたリードフレーム付きＩＣをコーティン
グ層とともに金型から離形する工程と、コーティング層
をリードフレーム付きＩＣから除去する工程とを具備す
ることを特徴とする半導体装置の製造方法。
ことなく、金型からの離形をスムーズに行うことを課題
とする。 【解決手段】金型を用いて樹脂封止型ＩＣを製造する半
導体装置の製造方法において、金型の内面の少なくとも
一部にモールド用樹脂と反応せずかつモールド材に対し
て斥力が作用する物質を塗布又は噴霧し、コーティング
層を形成する工程と、前記コーティング層を固化させる
工程と、リードフレーム付きＩＣをモールドする工程
と、モールドしたリードフレーム付きＩＣをコーティン
グ層とともに金型から離形する工程と、コーティング層
をリードフレーム付きＩＣから除去する工程とを具備す
ることを特徴とする半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、金型を用いて樹脂
封止型ＩＣを製造する半導体装置の製造方法に関する。
封止型ＩＣを製造する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、例えばエポキシ樹脂等で封止され
た樹脂封止型ＩＣは、量産性等の点から数多く製造され
ている。こうした樹脂封止型ＩＣは、例えば次のように
して製造されている。
た樹脂封止型ＩＣは、量産性等の点から数多く製造され
ている。こうした樹脂封止型ＩＣは、例えば次のように
して製造されている。
【０００３】従来例１：まず、金型に対する樹脂の離形
性を向上させるため予めモールド材にワックスを少量
（＜１％）添加する。つづいて、リードフレーム付きＩ
Ｃを金型内にセットした後、金型に形成されたゲートよ
りキャビティ内に直接ワックス入り液状樹脂を注入す
る。ひきつづき、樹脂の加熱硬化を行い、しかる後金型
よりモールド型ＩＣを取り出す。従来例１の場合、添加
されたワックスの効果により、金型よりＩＣを容易に取
り出すことができる。
性を向上させるため予めモールド材にワックスを少量
（＜１％）添加する。つづいて、リードフレーム付きＩ
Ｃを金型内にセットした後、金型に形成されたゲートよ
りキャビティ内に直接ワックス入り液状樹脂を注入す
る。ひきつづき、樹脂の加熱硬化を行い、しかる後金型
よりモールド型ＩＣを取り出す。従来例１の場合、添加
されたワックスの効果により、金型よりＩＣを容易に取
り出すことができる。
【０００４】従来例２：まず、金型の内面に金型及びモ
ールド材の両方に対して離形性を有するフィルムをセッ
トする。つづいて、リードフレーム付きＩＣを金型内に
セットした後、金型に形成されたゲートよりキャビティ
内に液状樹脂を注入する。ひきつづき、加熱硬化してモ
ールドを行い、金型よりモールド型ＩＣを取り出す。
ールド材の両方に対して離形性を有するフィルムをセッ
トする。つづいて、リードフレーム付きＩＣを金型内に
セットした後、金型に形成されたゲートよりキャビティ
内に液状樹脂を注入する。ひきつづき、加熱硬化してモ
ールドを行い、金型よりモールド型ＩＣを取り出す。
【０００５】
【発明が解決しようとする課題】しかしながら、従来技
術によれば、下記に述べる課題を有する。
術によれば、下記に述べる課題を有する。
【０００６】従来技術１：ワックスの添加により金型に
対する樹脂の離形性を向上させるためさらにワックスの
添加量を増やすと、リードフレームと樹脂間の接着強度
が小さくなり、製品パッケージの信頼性が低下する。ま
た、従来、モールド材としては、ｏ−クレゾール・ノボ
ラック系エポキシ樹脂が使用されてきているが、ｏ−ク
レゾール・ノボラック系エポキシ樹脂が持つ性質の一つ
として各種添加剤と任意の割合で混合できることが挙げ
られる。しかし、最近では、耐リフロー性，長期信頼性
の優れたビフェニル系エポキシ樹脂が用いられはじめて
いるが、結晶性であるため硬化剤，離形剤等はある程度
までしか溶解できない。
対する樹脂の離形性を向上させるためさらにワックスの
添加量を増やすと、リードフレームと樹脂間の接着強度
が小さくなり、製品パッケージの信頼性が低下する。ま
た、従来、モールド材としては、ｏ−クレゾール・ノボ
ラック系エポキシ樹脂が使用されてきているが、ｏ−ク
レゾール・ノボラック系エポキシ樹脂が持つ性質の一つ
として各種添加剤と任意の割合で混合できることが挙げ
られる。しかし、最近では、耐リフロー性，長期信頼性
の優れたビフェニル系エポキシ樹脂が用いられはじめて
いるが、結晶性であるため硬化剤，離形剤等はある程度
までしか溶解できない。
【０００７】従来技術２：従来技術１と比べ、リードフ
レームと樹脂間の接着強度が小さくなることは改善され
るが、樹脂注入時にフィルムがずれたり、破れが生じる
恐れがある。その結果、注入した樹脂が金型の内面と接
触するため、そのままモールドされると、モールド型Ｉ
Ｃを金型から取り出すのが困難である。また、金型にフ
ィルムをセットする際、金型内面の形状を正確に反映さ
せたフィルムのセットが困難であり、その結果、モール
ドされたモールド型ＩＣの形状が金型内面の形状と異な
った形状になる恐れがある。
レームと樹脂間の接着強度が小さくなることは改善され
るが、樹脂注入時にフィルムがずれたり、破れが生じる
恐れがある。その結果、注入した樹脂が金型の内面と接
触するため、そのままモールドされると、モールド型Ｉ
Ｃを金型から取り出すのが困難である。また、金型にフ
ィルムをセットする際、金型内面の形状を正確に反映さ
せたフィルムのセットが困難であり、その結果、モール
ドされたモールド型ＩＣの形状が金型内面の形状と異な
った形状になる恐れがある。
【０００８】本発明はこうした事情を考慮してなされた
もので、リードフレームと樹脂間の接着強度を低下する
ことなく、金型からの離形をスムーズに行うことができ
る半導体装置の製造方法を提供することを目的とする。
もので、リードフレームと樹脂間の接着強度を低下する
ことなく、金型からの離形をスムーズに行うことができ
る半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、金型を用いて
樹脂封止型ＩＣを製造する半導体装置の製造方法におい
て、金型の内面の少なくとも一部にモールド用樹脂と反
応せずかつモールド材に対して斥力が作用する物質を塗
布又は噴霧し、コーティング層を形成する工程と、前記
コーティング層を固化させる工程と、リードフレーム付
きＩＣをモールドする工程と、モールドしたリードフレ
ーム付きＩＣをコーティング層とともに金型から離形す
る工程と、コーティング層をリードフレーム付きＩＣか
ら除去する工程とを具備することを特徴とする半導体装
置の製造方法である。
樹脂封止型ＩＣを製造する半導体装置の製造方法におい
て、金型の内面の少なくとも一部にモールド用樹脂と反
応せずかつモールド材に対して斥力が作用する物質を塗
布又は噴霧し、コーティング層を形成する工程と、前記
コーティング層を固化させる工程と、リードフレーム付
きＩＣをモールドする工程と、モールドしたリードフレ
ーム付きＩＣをコーティング層とともに金型から離形す
る工程と、コーティング層をリードフレーム付きＩＣか
ら除去する工程とを具備することを特徴とする半導体装
置の製造方法である。
【００１０】本発明において、モールド用樹脂と反応せ
ずかつモールド材に対して斥力が作用する物質は、下記
のような２つの点を考慮して定めた。
ずかつモールド材に対して斥力が作用する物質は、下記
のような２つの点を考慮して定めた。
【００１１】1)前記物質は、例えばエポキシ樹脂等のモ
ールド材に対して静電的斥力を生じさせる必要がある。
したがって、前記物質は、例えば−Ｆ（フルオロ）基，
−Ｃｌ（クロル）基，−Ｂｒ（ブロム）基等のハロゲン
基を多く含む必要がある。
ールド材に対して静電的斥力を生じさせる必要がある。
したがって、前記物質は、例えば−Ｆ（フルオロ）基，
−Ｃｌ（クロル）基，−Ｂｒ（ブロム）基等のハロゲン
基を多く含む必要がある。
【００１２】2)他方、前記物質は、金型に対して強く結
合する必要がる。したがって、前記物質は、メルカプト
基（−ＳＨ）を含む必要がある。
合する必要がる。したがって、前記物質は、メルカプト
基（−ＳＨ）を含む必要がある。
【００１３】前記物質の一例としては、例えば動植物よ
り抽出される下記［化２」に示されるトリグリセリドが
挙げられる。
り抽出される下記［化２」に示されるトリグリセリドが
挙げられる。
【００１４】
【化２】 本発明において、「金型の内面の少なくとも一部」と
は、モールド用樹脂が注入される金型の内面部分を示
し、それ以外の金型の内面部分にコーティング層が形成
されていても問題はない。
は、モールド用樹脂が注入される金型の内面部分を示
し、それ以外の金型の内面部分にコーティング層が形成
されていても問題はない。
【００１５】
【発明の実施の形態】以下、本発明の一実施例に係るＤ
ＩＰ（Ｄual In-Iine Ｐackage) 型ＩＣの製造方法につ
いて図１を参照して説明する。
ＩＰ（Ｄual In-Iine Ｐackage) 型ＩＣの製造方法につ
いて図１を参照して説明する。
【００１６】まず、金型を構成する上型１及び下型２の
内面の夫々の一部に、モールド用樹脂と反応せずかつモ
ールド材に対して斥力が作用する物質，具体的には上記
「化２］に示すトリグリセリドを塗布し、コーティング
層３を形成した。なお、コーティング層３は、塗布の代
わりに噴霧により形成してもよい。つづいて、加熱乾燥
し、コーティング層３を固化した（図１参照）。なお、
コーティング層３の固化は自然乾燥でもよい。次に、前
記金型内にリードフレーム付きＩＣ４をセットした後、
金型内に例えば液状のビフェニル系エポキシ樹脂を注入
し、モールドした（図２参照）。この後、モールドした
リードフレーム付きＩＣ４を、コーティング層３ととも
に金型から離形した（図３参照）。この後、コーティン
グ層３をリードフレーム付きＩＣ４から剥がし、リード
フレームを適宜に切断して図４に示すようなＤＩＰ型Ｉ
Ｃ５を製造した。なお、図４中の付番６はリード端子を
示す。
内面の夫々の一部に、モールド用樹脂と反応せずかつモ
ールド材に対して斥力が作用する物質，具体的には上記
「化２］に示すトリグリセリドを塗布し、コーティング
層３を形成した。なお、コーティング層３は、塗布の代
わりに噴霧により形成してもよい。つづいて、加熱乾燥
し、コーティング層３を固化した（図１参照）。なお、
コーティング層３の固化は自然乾燥でもよい。次に、前
記金型内にリードフレーム付きＩＣ４をセットした後、
金型内に例えば液状のビフェニル系エポキシ樹脂を注入
し、モールドした（図２参照）。この後、モールドした
リードフレーム付きＩＣ４を、コーティング層３ととも
に金型から離形した（図３参照）。この後、コーティン
グ層３をリードフレーム付きＩＣ４から剥がし、リード
フレームを適宜に切断して図４に示すようなＤＩＰ型Ｉ
Ｃ５を製造した。なお、図４中の付番６はリード端子を
示す。
【００１７】上記実施例によれば、予め上型１及び下型
２の内面にモールド用樹脂と反応せずかつモールド材に
対して斥力が作用する物質を塗布し、コーティング層３
を形成してからモールドを行なった後、モールドしたリ
ードフレーム付きＩＣ４をコーティング層３とともに金
型から離形し、コーティング層３をリードフレーム付き
ＩＣ４から剥がすため、従来技術１のようにリードフレ
ームと樹脂間の接着強度が小さくなることなく、製品パ
ッケージの信頼性を維持できる。また、従来技術２のよ
うに、樹脂注入時にフィルムがずれたり、破れが生じる
ことがなく、モールドしたリードフレーム付きＩＣ４を
コーティング層３とともに金型から容易に離形でき、更
にコーティング層３をリードフレーム付きＩＣ４から容
易に剥離することができる。
２の内面にモールド用樹脂と反応せずかつモールド材に
対して斥力が作用する物質を塗布し、コーティング層３
を形成してからモールドを行なった後、モールドしたリ
ードフレーム付きＩＣ４をコーティング層３とともに金
型から離形し、コーティング層３をリードフレーム付き
ＩＣ４から剥がすため、従来技術１のようにリードフレ
ームと樹脂間の接着強度が小さくなることなく、製品パ
ッケージの信頼性を維持できる。また、従来技術２のよ
うに、樹脂注入時にフィルムがずれたり、破れが生じる
ことがなく、モールドしたリードフレーム付きＩＣ４を
コーティング層３とともに金型から容易に離形でき、更
にコーティング層３をリードフレーム付きＩＣ４から容
易に剥離することができる。
【００１８】なお、上記実施例では、ＤＩＰ型ＩＣの製
造の場合について述べたが、これに限らず、ＳＯＰ（Ｓ
mall Ｏutline Ｐackage) 型ＩＣ，ＱＦＰ（Ｑuad Ｆ
latＰackage）型ＩＣに代表されるＳＭＤ（Ｓurface
Ｍount Ｐackage）型ＩＣ等の樹脂封止型ＩＣの製造の
場合について適用できる。
造の場合について述べたが、これに限らず、ＳＯＰ（Ｓ
mall Ｏutline Ｐackage) 型ＩＣ，ＱＦＰ（Ｑuad Ｆ
latＰackage）型ＩＣに代表されるＳＭＤ（Ｓurface
Ｍount Ｐackage）型ＩＣ等の樹脂封止型ＩＣの製造の
場合について適用できる。
【００１９】
【発明の効果】以上詳述した如く本発明によれば、リー
ドフレームと樹脂間の接着強度を低下することなく、金
型からの離形をスムーズに行うことができる半導体装置
の製造方法を提供できる。
ドフレームと樹脂間の接着強度を低下することなく、金
型からの離形をスムーズに行うことができる半導体装置
の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るＤＩＰ型ＩＣの製造方
法の一工程図で、上型及び下型の内面にコーティング層
を形成した状態の断面図。
法の一工程図で、上型及び下型の内面にコーティング層
を形成した状態の断面図。
【図２】本発明の一実施例に係るＤＩＰ型ＩＣの製造方
法の一工程図で、モールドした状態のリードフレーム付
きＩＣの断面図。
法の一工程図で、モールドした状態のリードフレーム付
きＩＣの断面図。
【図３】本発明の一実施例に係るＤＩＰ型ＩＣの製造方
法の一工程図で、コーティング層を形成した状態のリー
ドフレーム付きＩＣの断面図。
法の一工程図で、コーティング層を形成した状態のリー
ドフレーム付きＩＣの断面図。
【図４】本発明に係るＤＩＰ型ＩＣの断面図。
１…上型、 ２…下型、 ３…コーティング層、 ４…リードフレーム付きＩＣ、 ５…ＤＩＰ型ＩＣ。
Claims (2)
- 【請求項１】 金型を用いて樹脂封止型ＩＣを製造する
半導体装置の製造方法において、金型の内面の少なくと
も一部にモールド用樹脂と反応せずかつモールド材に対
して斥力が作用する物質を塗布又は噴霧し、コーティン
グ層を形成する工程と、前記コーティング層を固化させ
る工程と、リードフレーム付きＩＣをモールドする工程
と、モールドしたリードフレーム付きＩＣをコーティン
グ層とともに金型から離形する工程と、コーティング層
をリードフレーム付きＩＣから除去する工程とを具備す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 モールド用樹脂と反応せずかつモールド
材に対して斥力が作用する物質は、下記「化１」に示す
トリグリセリドであることを特徴とする請求項１記載の
半導体装置の製造方法。 【化１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274297A JPH10256286A (ja) | 1997-03-07 | 1997-03-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274297A JPH10256286A (ja) | 1997-03-07 | 1997-03-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256286A true JPH10256286A (ja) | 1998-09-25 |
Family
ID=12923386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5274297A Pending JPH10256286A (ja) | 1997-03-07 | 1997-03-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256286A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6596561B2 (en) | 2000-12-20 | 2003-07-22 | Hitachi, Ltd. | Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture |
-
1997
- 1997-03-07 JP JP5274297A patent/JPH10256286A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6596561B2 (en) | 2000-12-20 | 2003-07-22 | Hitachi, Ltd. | Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture |
| US6723583B2 (en) | 2000-12-20 | 2004-04-20 | Renesas Technology Corp. | Method of manufacturing a semiconductor device using a mold |
| US6872597B2 (en) | 2000-12-20 | 2005-03-29 | Renesas Technology Corp. | Method of manufacturing a semiconductor device and a semiconductor device |
| US7015069B2 (en) | 2000-12-20 | 2006-03-21 | Renesas Technology Corp. | Method of manufacturing a semiconductor device and a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607655B2 (ja) | マウント材、半導体装置及び半導体装置の製造方法 | |
| US8716849B2 (en) | Semiconductor device including one or more stiffening elements | |
| JP7256343B2 (ja) | 二層ナノ粒子接着フィルム | |
| JP3199963B2 (ja) | 半導体装置の製造方法 | |
| EP0114474A1 (en) | Methods of encapsulating electronic circuits | |
| TW582078B (en) | Packaging process for improving effective die-bonding area | |
| CN109923651A (zh) | 利用具有随机配置空隙的纳米粒子层的增强型粘合 | |
| EP0361283B1 (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
| US20060068527A1 (en) | Molded stiffener for thin substrates | |
| JPH10256286A (ja) | 半導体装置の製造方法 | |
| EP1261031A3 (en) | Tape for forming resin tie bar on a lead frame | |
| JPS6352459B2 (ja) | ||
| EP0691681A2 (en) | Semiconductor packaging | |
| JPS61113243A (ja) | 混成集積回路の実装方法 | |
| JP2005353922A (ja) | 電子部品の製造方法 | |
| JP2002289717A (ja) | リードフレーム、電子部品装置及びその製造方法 | |
| JPS5812342A (ja) | 半導体装置の製造方法 | |
| JP2000003934A (ja) | 半導体装置 | |
| JP2009239086A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH07161918A (ja) | リードフレーム | |
| JPH01214146A (ja) | 半導体装置の製造方法 | |
| JP2000124360A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0645375A (ja) | 半導体装置及びその製造方法 | |
| JPS6262530A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS61164232A (ja) | 樹脂封止型半導体装置の製造方法 |