JPH10254423A - System and method for controlling display - Google Patents

System and method for controlling display

Info

Publication number
JPH10254423A
JPH10254423A JP9070929A JP7092997A JPH10254423A JP H10254423 A JPH10254423 A JP H10254423A JP 9070929 A JP9070929 A JP 9070929A JP 7092997 A JP7092997 A JP 7092997A JP H10254423 A JPH10254423 A JP H10254423A
Authority
JP
Japan
Prior art keywords
display
window
data
port
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9070929A
Other languages
Japanese (ja)
Inventor
Kazuaki Sukai
一明 須貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9070929A priority Critical patent/JPH10254423A/en
Publication of JPH10254423A publication Critical patent/JPH10254423A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To rapidly window-display the optional data in a whole RAM area without rewriting the data on the RAM by providing a storage control means, etc., switching an output of the data from a storage means to a display device to the data of a next window on a window boundary. SOLUTION: The entire RAM area of a computer is constituted of two port RAMs 4-6 for image. Then, the contents of the serial address counters of the two port RAMs 4-6 for image are rewritten by a RAM controller 2 interlocked with the detection of the window boundary by a display controller 3, and the output of the refresh data from the serial input/output ports of the two port RAMs 4-6 for image to a display device 7 is switched to the data of the next window. Thus, the data of an optional-sized area of an optional address in the entire RAM area are window-displayed rapidly.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、表示制御システム
及び表示制御方法に係り、更に詳しくは、全RAM領域
内における任意のアドレスの任意の大きさの領域のデー
タを迅速にウインドウ表示する場合に好適な表示制御シ
ステム及び表示制御方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display control system and a display control method, and more particularly, to a method for quickly displaying data in an area of an arbitrary size at an arbitrary address in an entire RAM area. The present invention relates to a suitable display control system and display control method.

【0002】[0002]

【従来の技術】従来、コンピュータシステムの表示装置
上におけるウインドウの表示は、表示RAM上のデータ
のビットブロックトランスファによる書き換え、或いは
非表示領域に形成されたウインドウ情報の表示装置直前
でのオーバーレイ表示(オーバーレイ:ウインドウ領域
に非表示領域の情報をハードウェア的に重ね合わせて表
示する方式)などにより行われている。
2. Description of the Related Art Conventionally, display of a window on a display device of a computer system is performed by rewriting data in a display RAM by bit block transfer, or by overlay display of window information formed in a non-display area immediately before the display device. Overlay: a method in which information of a non-display area is superimposed and displayed in hardware on a window area).

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
た従来のコンピュータシステムのウインドウ表示におい
ては、下記のような問題があった。即ち、上述したよう
な表示RAM上のデータのビットブロックトランスファ
による書き換え方式、非表示領域に形成されたウインド
ウ情報の表示装置直前でのオーバーレイ表示方式の何れ
の方式においても、メモリ上のデータを書き換える必要
があるため、書き換えにある程度の時間を必要とすると
いう問題があった。
However, the window display of the above-mentioned conventional computer system has the following problems. That is, the data on the memory is rewritten by any of the above-described rewriting method of the data on the display RAM by the bit block transfer and the overlay display method of the window information formed in the non-display area immediately before the display device. Because of the necessity, there is a problem that rewriting requires a certain amount of time.

【0004】本発明は、上述した点に鑑みなされたもの
であり、RAM上のデータの書き換え無しに、全RAM
領域内における任意のアドレスの任意の大きさの領域の
データを迅速にウインドウ表示することを可能とした表
示制御システム及び表示制御方法を提供することを目的
とする。
The present invention has been made in view of the above points, and has been made in consideration of the problems described above.
It is an object of the present invention to provide a display control system and a display control method capable of quickly displaying window data of an area of an arbitrary size at an arbitrary address in an area.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、表示装置におけるマルチウイン
ドウ表示を制御する表示制御システムにおいて、ウイン
ドウ境界における表示データを記憶する記憶手段と、前
記表示装置のウインドウ境界を検出する表示制御手段
と、該表示制御手段によるウインドウ境界の検出と連動
して前記記憶手段に装備されたアドレスカウント手段の
内容を書き換え、前記記憶手段から前記表示装置へのデ
ータの出力をウインドウ境界で次のウインドウのデータ
に切り替える記憶制御手段とを有することを特徴とす
る。
According to a first aspect of the present invention, there is provided a display control system for controlling multi-window display on a display device, comprising: storage means for storing display data at a window boundary; Display control means for detecting a window boundary of the display device, and rewriting the contents of the address counting means provided in the storage means in conjunction with the detection of the window boundary by the display control means; Storage control means for switching data output to data of the next window at a window boundary.

【0006】上記目的を達成するため、請求項2の発明
は、前記記憶手段は、コンピュータの全ランダムアクセ
スメモリ領域を構成すると共にシリアルアドレスカウン
タを装備した表示用シリアル入出力ポート及びランダム
入出力ポートを有する画像用2ポートランダムアクセス
メモリであり、前記アドレスカウント手段は、前記画像
用2ポートランダムアクセスメモリのシリアルアドレス
カウンタであることを特徴とする。
In order to achieve the above object, a second aspect of the present invention is that the storage means comprises a display serial I / O port and a random I / O port which comprises a whole random access memory area of a computer and is equipped with a serial address counter. Wherein the address counting means is a serial address counter of the image two-port random access memory.

【0007】上記目的を達成するため、請求項3の発明
は、表示装置におけるマルチウインドウ表示を制御する
表示制御方法において、前記表示装置のウインドウ境界
を検出する表示制御ステップと、該表示制御ステップに
よるウインドウ境界の検出と連動して、ウインドウ境界
における表示データを記憶した記憶手段に装備されたア
ドレスカウント手段の内容を書き換え、前記記憶手段か
ら前記表示装置へのデータの出力をウインドウ境界で次
のウインドウのデータに切り替える記憶制御ステップと
を有することを特徴とする。
In order to achieve the above object, a third aspect of the present invention is a display control method for controlling multi-window display on a display device, comprising: a display control step of detecting a window boundary of the display device; In conjunction with the detection of the window boundary, the contents of the address counting means provided in the storage means storing the display data at the window boundary are rewritten, and the output of data from the storage means to the display device is performed at the next window at the window boundary. And a storage control step of switching to the data.

【0008】上記目的を達成するため、請求項4の発明
は、前記記憶手段は、コンピュータの全ランダムアクセ
スメモリ領域を構成すると共にシリアルアドレスカウン
タを装備した表示用シリアル入出力ポート及びランダム
入出力ポートを有する画像用2ポートランダムアクセス
メモリであり、前記アドレスカウント手段は、前記画像
用2ポートランダムアクセスメモリのシリアルアドレス
カウンタであることを特徴とする。
According to a fourth aspect of the present invention, the storage means comprises a display serial input / output port and a random input / output port which comprises a whole random access memory area of a computer and is equipped with a serial address counter. Wherein the address counting means is a serial address counter of the image two-port random access memory.

【0009】[0009]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0010】先ず、本実施の形態に係るコンピュータシ
ステムの構成例について図1のブロック図に基づき説明
する。本実施の形態に係るコンピュータシステムは、C
PU1と、RAMコントローラ2と、表示コントローラ
3と、画像用2ポートRAM4と、画像用2ポートRA
M5と、画像用2ポートRAM6と、表示装置7と、入
出力制御回路8と、BIOSROM(Basic Input O
utput System ROM)15とを備える構成となってい
る。尚、コンピュータシステムの構成は図示のものに限
定されるものではない。
First, a configuration example of a computer system according to the present embodiment will be described with reference to the block diagram of FIG. The computer system according to the present embodiment has C
PU1, RAM controller 2, display controller 3, image 2-port RAM 4, image 2-port RA
M5, a two-port image RAM 6, a display device 7, an input / output control circuit 8, and a BIOS ROM (Basic Input O).
utput system ROM) 15. The configuration of the computer system is not limited to the illustrated one.

【0011】上記各部の構成を詳述すると、CPU1
は、BIOSROM15に格納された入出力制御回路8
制御用のベーシックIOシステムや、外部記憶装置に格
納されたRAMコントローラ2、表示コントローラ3制
御用のドライバーソフト及びアプリケーションソフトを
実行する汎用のCPUである。RAMコントローラ2
は、画像用2ポートRAM4、5、6のランダムアクセ
ス、シリアルアクセスの制御を行う専用のRAMコント
ローラである。表示コントローラ3は、表示装置7に対
する制御信号の発生、表示装置7のウインドウ境界の検
出、表示装置7に対する画面リフレッシュデータの出
力、RAMコントローラ2に対するウインドウ情報の指
示等を行う専用の表示コントローラである。
The structure of each part will be described in detail.
Is the input / output control circuit 8 stored in the BIOS ROM 15.
It is a general-purpose CPU that executes a basic IO system for control, a RAM controller 2 and a display controller 3 stored in an external storage device, and driver software and application software for control. RAM controller 2
Is a dedicated RAM controller for controlling random access and serial access of the two-port RAMs 4, 5, and 6 for images. The display controller 3 is a dedicated display controller that generates a control signal for the display device 7, detects a window boundary of the display device 7, outputs screen refresh data to the display device 7, and instructs the RAM controller 2 for window information. .

【0012】画像用2ポートRAM4は、ランダムアク
セスポートとシリアルアクセスポートの2つのアクセス
ポートを有する汎用の画像用2ポートRAMであり、ウ
インドウ境界における表示データを記憶する。画像用2
ポートRAM5は、同様に、ランダムアクセスポートと
シリアルアクセスポートの2つのアクセスポートを有す
る汎用の画像用2ポートRAMであり、ウインドウ境界
における表示データを記憶する。画像用2ポートRAM
6は、同様に、ランダムアクセスポートとシリアルアク
セスポートの2つのアクセスポートを有する汎用の画像
用2ポートRAMであり、ウインドウ境界における表示
データを記憶する。本実施の形態では、コンピュータの
全RAM領域を上記画像用2ポートRAM4,5,6で
構成している。
The image two-port RAM 4 is a general-purpose image two-port RAM having two access ports, a random access port and a serial access port, and stores display data at a window boundary. For image 2
Similarly, the port RAM 5 is a general-purpose two-port image RAM having two access ports, a random access port and a serial access port, and stores display data at a window boundary. 2-port RAM for images
Similarly, a general-purpose 2-port RAM 6 having two access ports, a random access port and a serial access port, stores display data at a window boundary. In this embodiment, the entire RAM area of the computer is composed of the two-port image RAMs 4, 5, and 6 described above.

【0013】表示装置7は、マルチウインドウ機能を有
しており、表示コントローラ3の制御に基づき、画像用
2ポートRAM4、5、6のシリアルポートから出力さ
れる表示リフレッシュデータを表示する。この場合、ウ
インドウの表示位置は、表示装置7の表示面のウインド
ウ表示開始位置のXYアドレス、X方向の幅、Y方向の
幅で現される。また、ウインドウ境界における表示デー
タが保持されている画像用2ポートRAM4、5、6の
アドレスは、ウインドウ表示データを保存している表示
開始アドレス、表示面のXYアドレス、X方向の幅、Y
方向の幅に基づき計算される。入出力制御回路8は、例
えば外部記憶装置、キーボード、プリンタ、ISDN
(Integrated Services Digital Network:総合デ
ジタル通信網)等の表示装置7以外の各種入出力機器の
制御を行う。BIOSROM15は、入出力制御回路8
の基本的制御を行うベーシックIOシステムを格納して
いる。
The display device 7 has a multi-window function, and displays display refresh data output from the serial ports of the two-port RAMs 4, 5, and 6 under the control of the display controller 3. In this case, the display position of the window is represented by the XY address, the width in the X direction, and the width in the Y direction of the window display start position on the display surface of the display device 7. The addresses of the image 2-port RAMs 4, 5, and 6 at which the display data at the window boundary are held are the display start address at which the window display data is stored, the XY address of the display surface, the width in the X direction, and the Y direction.
Calculated based on width in direction. The input / output control circuit 8 includes, for example, an external storage device, a keyboard, a printer, an ISDN
(Integrated Services Digital Network: integrated digital communication network) and other various input / output devices other than the display device 7 are controlled. The BIOS ROM 15 includes an input / output control circuit 8
The basic I / O system that performs the basic control of is stored.

【0014】信号線9は、CPU1がBIOSROM1
5、RAMコントローラ2、表示コントローラ3、画像
用2ポートRAM4、5、6、入出力制御回路8を制御
したり、ROM、RAM、外部記憶装置に格納されたプ
ログラムを実行したりする際に必要なアドレス、デー
タ、バス制御信号が供給される信号線である。データ線
10は、画像用2ポートRAM4、5、6のシリアルポ
ートに接続され、表示装置リフレッシュに使用されるシ
リアルポート出力データが供給されるデータ線である。
The signal line 9 is connected between the CPU 1 and the BIOS ROM 1
5, RAM controller 2, display controller 3, two-port image RAMs 4, 5, and 6, necessary for controlling input / output control circuit 8 and executing programs stored in ROM, RAM, and external storage device Signal lines to which various address, data, and bus control signals are supplied. The data line 10 is a data line connected to the serial ports of the two-port RAMs 4, 5, and 6 for the image, and to which serial port output data used for refreshing the display device is supplied.

【0015】データ線11は、表示装置7を駆動する制
御信号とリフレッシュ用データが供給されるデータ線で
ある。制御線12は、画像用2ポートRAM4、5、6
のアクセスに使用されるRAM制御信号が供給される制
御線である。制御線13は、入出力制御回路8から上記
各種入出力機器に対する入出力機器制御信号が供給され
る制御線である。制御線14は、RAMコントローラ2
と表示コントローラ3の間でウインドウ境界の情報をや
り取りするウインドウ制御信号が供給される制御線であ
る。
The data line 11 is a data line to which a control signal for driving the display device 7 and refresh data are supplied. The control line 12 is a two-port RAM for images 4, 5, 6,
Is a control line to which a RAM control signal used for accessing the RAM is supplied. The control line 13 is a control line to which an input / output device control signal for the various input / output devices is supplied from the input / output control circuit 8. The control line 14 is connected to the RAM controller 2
And a control line for supplying a window control signal for exchanging information on a window boundary between the display controller 3 and the display controller 3.

【0016】次に、上記のごとく構成された本実施の形
態に係るコンピュータシステムの動作について説明す
る。先ず、表示装置7における1フレームの表示が開始
すると、表示コントローラ3はRAMコントローラ2に
ベース画面表示開始位置を指示する。RAMコントロー
ラ2は表示コントローラ3からベース画面表示開始位置
の指示を受け取ると、ベース画面の表示内容を保持して
いるメモリのアドレスを画像用2ポートRAM4、5、
6のシリアルアドレスカウンタに書き込む。この動作に
より画像用2ポートRAM4、5、6のシリアルデータ
レジスタには、書き込まれたアドレスに対応するデータ
が含まれる画像用2ポートRAM4、5、6のDRAM
部分のマトリクスの中の1列分のデータ(例えば512
個のデータ)が転送される。
Next, the operation of the computer system according to the present embodiment configured as described above will be described. First, when display of one frame on the display device 7 is started, the display controller 3 instructs the RAM controller 2 on a base screen display start position. When the RAM controller 2 receives the instruction of the base screen display start position from the display controller 3, the RAM controller 2 stores the addresses of the memories holding the display contents of the base screen in the two-port image RAMs 4, 5,.
6 is written to the serial address counter. With this operation, the serial data registers of the two-port image RAMs 4, 5, and 6 contain the data corresponding to the written address.
One column of data in the partial matrix (for example, 512
Data) are transferred.

【0017】画像用2ポートRAM4、5、6のシリア
ルデータポインタは、この中の書き込まれたアドレスに
対応するデータが含まれる画像用2ポートRAM4、
5、6のシリアルデータレジスタから順次ポイントを進
める。ポイントされた画像用2ポートRAM4、5、6
のシリアルデータレジスタの内容が画像用2ポートRA
M4、5、6のシリアルポートから出力され、表示装置
7上の画面の表示が開始される。
The serial data pointers of the two-port RAMs 4, 5, and 6 for the image are two-port RAMs 4 for the image that include data corresponding to the written address therein.
Points are sequentially advanced from the serial data registers 5 and 6. Pointed image 2-port RAM 4, 5, 6
2 port RA for image
The data is output from the serial ports M4, M5, M6, and the display of the screen on the display device 7 is started.

【0018】表示装置7における表示開始後1フレーム
の表示中、表示コントローラ3は画素単位のXYアドレ
スと、X方向の幅、Y方向の幅で指定されたウインドウ
境界位置検出を続行する。表示コントローラ3により表
示装置7上におけるウインドウ開始の境界の一致が検出
されると、RAMコントローラ2は画像用2ポートRA
M4、5、6のシリアルアドレスポインタに、ウインド
ウの表示内容を保持しているメモリのアドレスを書き込
む。この動作により画像用2ポートRAM4、5、6の
シリアルデータレジスタには、指定したアドレスが含ま
れるDRAM部分のマトリクスの中の1列分のデータ
(例えば512個のデータ)が転送される。
During the display of one frame after the start of display on the display device 7, the display controller 3 continues detecting the window boundary position specified by the XY address in the pixel unit, the width in the X direction, and the width in the Y direction. When the display controller 3 detects the coincidence of the window start boundary on the display device 7, the RAM controller 2 sets the image 2-port RA.
The address of the memory holding the display contents of the window is written to the serial address pointers of M4, M5 and M6. By this operation, one column of data (for example, 512 data) in the matrix of the DRAM portion including the designated address is transferred to the serial data registers of the two-port RAMs 4, 5, and 6 for images.

【0019】画像用2ポートRAM4、5、6のシリア
ルデータポインタは、この中の指定したアドレスから順
次ポイントを進める。ポイントされた画像用2ポートR
AM4、5、6のシリアルデータレジスタの内容が画像
用2ポートRAM4、5、6のシリアルポートから出力
され、表示装置7上にウインドウを形成する。
The serial data pointers of the two-port image RAMs 4, 5, and 6 sequentially advance points from the specified address. 2 port R for pointed image
The contents of the serial data registers of AM4, AM5, AM6 are output from the serial ports of the two-port RAM for images 4, 5, 6 to form a window on the display device 7.

【0020】ところで、画像用2ポートRAM4、5、
6のシリアルデータポインタは1列のデータを最後まで
ポイントし終わると列の頭に戻ってしまう。このため、
表示装置7上に1つのウインドウを表示するために、画
像用2ポートRAM4、5、6のシリアルアドレスカウ
ンタのカウント値が1列分512個の終わりにきたなら
ば、ウインドウの表示情報を蓄えた次のアドレスを画像
用2ポートRAM4、5、6のシリアルアドレスカウン
タに書き込む動作が必要である。
By the way, two-port RAMs for images 4, 5,
The serial data pointer 6 returns to the head of the column when the data of one column has been pointed to the end. For this reason,
In order to display one window on the display device 7, if the count values of the serial address counters of the two-port RAMs 4, 5, and 6 for the image have reached the end of 512 columns, display information of the window is stored. An operation of writing the next address to the serial address counters of the two-port image RAMs 4, 5, and 6 is required.

【0021】そこで、表示装置7上における1つのウイ
ンドウの表示の途中で、表示コントローラ3が次のウイ
ンドウ開始の境界位置を検出すると、RAMコントロー
ラ2は画像用2ポートRAM4、5、6のシリアルアド
レスカウンタに、次のウインドウの表示内容を保持して
いるメモリのアドレスを書き込む。この動作により画像
用2ポートRAM4、5、6のシリアルデータレジスタ
には、指定したアドレスが含まれる画像用2ポートRA
M4、5、6のDRAM部分のマトリクスの中の1列分
のデータ(例えば512個のデータ)が転送される。
When the display controller 3 detects the boundary position of the start of the next window during the display of one window on the display device 7, the RAM controller 2 transmits the serial addresses of the two-port RAMs 4, 5, and 6 for the image. The address of the memory holding the display contents of the next window is written to the counter. With this operation, the serial data registers of the image 2-port RAMs 4, 5, and 6 store the image 2-port RA including the designated address.
One column of data (for example, 512 data) in the matrix of the DRAM portion of M4, M5, M6 is transferred.

【0022】画像用2ポートRAM4、5、6のシリア
ルデータポインタは、この中の指定したアドレスから順
次ポイントを進める。ポイントされた画像用2ポートR
AM4、5、6のシリアルデータレジスタの内容が画像
用2ポートRAM4、5、6のシリアルポートから出力
され、表示装置7上に新しいウインドウが形成される。
The serial data pointers of the two-port image RAMs 4, 5, and 6 advance the point sequentially from the designated address. 2 port R for pointed image
The contents of the serial data registers of AM4, AM5, AM6 are output from the serial ports of the two-port RAM for images 4, 5, 6 to form a new window on the display device 7.

【0023】表示装置7上における現在のウインドウの
終了の境界が検出された場合、ここで画像用2ポートR
AM4、5、6のシリアルアドレスカウンタに書き込ま
れるアドレスは、現在のウインドウの直前のウインドウ
の表示内容を保持しているメモリのアドレスになる。更
に、この時のアドレスは現在のウインドウの大きさの分
だけ加算されていなくてはならない。
If the boundary of the end of the current window on the display device 7 is detected, the two-port R
The address written to the serial address counters of AM4, AM5, AM6 is the address of the memory holding the display contents of the window immediately before the current window. Further, the address at this time must be added by the size of the current window.

【0024】表示装置7上におけるウインドウ終了の境
界が検出される度にこの動作は繰り返され、その度に1
つ前のウインドウの表示データを保持しているウインド
ウ表示開始アドレスにウインドウの大きさを加算したア
ドレスが、画像用2ポートRAM4、5、6のシリアル
アドレスカウンタに戻されていく。表示装置7上におけ
る最後のウインドウ終了の境界が検出されると、表示装
置7のベース画面の開始アドレスに現在のXY座標を加
算したアドレスが、画像用2ポートRAM4、5、6の
シリアルアドレスカウンタに書き込まれ、表示装置7上
におけるウインドウの表示は終了する。
This operation is repeated each time a window end boundary is detected on the display device 7, and each time the window end boundary is detected,
The address obtained by adding the size of the window to the window display start address holding the display data of the previous window is returned to the serial address counters of the image two-port RAMs 4, 5, and 6. When the boundary of the end of the last window on the display device 7 is detected, the address obtained by adding the current XY coordinates to the start address of the base screen of the display device 7 is used as the serial address counter of the image 2-port RAMs 4, 5, and 6. And the display of the window on the display device 7 ends.

【0025】上述したように、本実施の形態によれば、
コンピュータの全RAM領域を画像用2ポートRAM
4、5、6で構成し、表示コントローラ3によるウイン
ドウ境界の検出と連動したRAMコントローラ2による
画像用2ポートRAM4、5、6のシリアルアドレスカ
ウンタの内容の書き換えを行い、画像用2ポートRAM
4、5、6のシリアル入出力ポートから表示装置7への
リフレッシュデータの出力をウインドウ境界で次のウイ
ンドウのデータに切り替えを行うことにより、従来のよ
うにRAM上のデータの書き換え無しに、全RAM領域
内における任意のアドレスの任意の大きさの領域のデー
タを迅速にウインドウ表示することが可能となる。
As described above, according to the present embodiment,
2-port RAM for images in the entire RAM area of the computer
4, 5, and 6, and rewrites the contents of the serial address counters of the image 2-port RAMs 4, 5, and 6 by the RAM controller 2 in conjunction with the detection of the window boundary by the display controller 3.
By switching the output of the refresh data from the serial input / output ports 4, 5, and 6 to the display device 7 to the data of the next window at the window boundary, all data is not rewritten in the RAM as in the related art. It is possible to quickly display data in an area of an arbitrary size at an arbitrary address in the RAM area.

【0026】これにより、従来のように表示ランダムア
クセスメモリ上のデータのビットブロックトランスファ
による書き換え、或いは非表示領域に形成されたウイン
ドウ情報の表示装置直前でのオーバーレイ表示の何れの
方式でも、メモリ上のデータを書き換える必要があるた
め書き換えにある程度の時間を必要とするといった不具
合を解消することができる。
Thus, the conventional method of rewriting the data in the display random access memory by bit block transfer or overlay display of the window information formed in the non-display area immediately before the display device as in the prior art can be used. Since it is necessary to rewrite the data, it is possible to solve the problem that the rewriting requires a certain amount of time.

【0027】尚、本発明は、複数の機器から構成される
システムに適用しても、1つの機器からなる装置に適用
してもよい。前述した実施形態の機能を実現するソフト
ウエアのプログラムコードを記憶した記憶媒体を、シス
テム或いは装置に供給し、そのシステム或いは装置のコ
ンピュータ(またはCPUやMPU)が記憶媒体に格納
されたプログラムコードを読み出し実行することによっ
ても、達成されることは言うまでもない。
The present invention may be applied to a system composed of a plurality of devices or an apparatus composed of one device. A storage medium storing software program codes for realizing the functions of the above-described embodiments is supplied to a system or an apparatus, and a computer (or CPU or MPU) of the system or the apparatus executes the program code stored in the storage medium. Needless to say, this can also be achieved by executing the reading.

【0028】この場合、記憶媒体から読み出されたプロ
グラムコード自体が前述した実施形態の機能を実現する
ことになり、そのプログラムコードを記憶した記憶媒体
は本発明を構成することになる。
In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiment, and the storage medium storing the program code constitutes the present invention.

【0029】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク、ハードディス
ク、光ディスク、光磁気ディスク、CD−ROM、CD
−R、磁気テープ、不揮発性のメモリカード、ROMな
どを用いることができる。
As a storage medium for supplying the program code, for example, a floppy disk, hard disk, optical disk, magneto-optical disk, CD-ROM, CD
-R, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used.

【0030】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOSなどが実
際の処理の一部または全部を行い、その処理によって前
述した実施形態の機能が実現される場合も含まれること
は言うまでもない。
When the computer executes the readout program code, not only the functions of the above-described embodiment are realized, but also an OS or the like running on the computer is actually executed based on the instructions of the program code. It goes without saying that a part or all of the above-described processing is performed, and the functions of the above-described embodiments are realized by the processing.

【0031】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
CPUなどが実際の処理の一部または全部を行い、その
処理によって前述した実施形態の機能が実現される場合
も含まれることは言うまでもない。
Further, after the program code read from the storage medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, based on the instruction of the program code, It goes without saying that the CPU included in the function expansion board or the function expansion unit performs part or all of the actual processing, and the processing realizes the functions of the above-described embodiments.

【0032】[0032]

【発明の効果】以上説明したように、請求項1の発明に
よれば、表示装置におけるマルチウインドウ表示を制御
する表示制御システムにおいて、ウインドウ境界におけ
る表示データを記憶する記憶手段と、前記表示装置のウ
インドウ境界を検出する表示制御手段と、該表示制御手
段によるウインドウ境界の検出と連動して前記記憶手段
に装備されたアドレスカウント手段の内容を書き換え、
前記記憶手段から前記表示装置へのデータの出力をウイ
ンドウ境界で次のウインドウのデータに切り替える記憶
制御手段とを有するため、従来のように記憶手段上のデ
ータの書き換え無しに、全記憶手段の領域内における任
意のアドレスの任意の大きさの領域のデータを迅速にウ
インドウ表示することが可能となる。
As described above, according to the first aspect of the present invention, in a display control system for controlling multi-window display on a display device, a storage means for storing display data at a window boundary, Display control means for detecting a window boundary, and rewriting the contents of the address counting means provided in the storage means in conjunction with the detection of the window boundary by the display control means;
Storage control means for switching the output of data from the storage means to the display device to data of the next window at a window boundary. It is possible to quickly display the data of an area of an arbitrary size at an arbitrary address in a window.

【0033】請求項2の発明によれば、前記記憶手段
は、コンピュータの全ランダムアクセスメモリ領域を構
成すると共にシリアルアドレスカウンタを装備した表示
用シリアル入出力ポート及びランダム入出力ポートを有
する画像用2ポートランダムアクセスメモリであり、前
記アドレスカウント手段は、前記画像用2ポートランダ
ムアクセスメモリのシリアルアドレスカウンタであるた
め、従来のようにランダムアクセスメモリ上のデータの
書き換え無しに、全ランダムアクセスメモリ領域内にお
ける任意のアドレスの任意の大きさの領域のデータを迅
速にウインドウ表示することが可能となる。
According to the second aspect of the present invention, the storage means constitutes an entire random access memory area of the computer and has a serial I / O port for display and a random I / O port equipped with a serial address counter. A port random access memory, and the address counting means is a serial address counter of the image two-port random access memory. It is possible to quickly display the data of an area of an arbitrary size at an arbitrary address in a window.

【0034】請求項3の発明によれば、表示装置におけ
るマルチウインドウ表示を制御する表示制御方法におい
て、前記表示装置のウインドウ境界を検出する表示制御
ステップと、該表示制御ステップによるウインドウ境界
の検出と連動して、ウインドウ境界における表示データ
を記憶した記憶手段に装備されたアドレスカウント手段
の内容を書き換え、前記記憶手段から前記表示装置への
データの出力をウインドウ境界で次のウインドウのデー
タに切り替える記憶制御ステップとを有するため、従来
のように記憶手段上のデータの書き換え無しに、全記憶
手段の領域内における任意のアドレスの任意の大きさの
領域のデータを迅速にウインドウ表示することが可能と
なる。
According to a third aspect of the present invention, in the display control method for controlling multi-window display on a display device, a display control step of detecting a window boundary of the display device; In conjunction therewith, the contents of the address counting means provided in the storage means storing the display data at the window boundary are rewritten, and the output of data from the storage means to the display device is switched to the data of the next window at the window boundary. Control step, so that it is possible to quickly display data in an area of an arbitrary size at an arbitrary address in an area of all the storage means without rewriting data on the storage means as in the related art. Become.

【0035】請求項4の発明によれば、前記記憶手段
は、コンピュータの全ランダムアクセスメモリ領域を構
成すると共にシリアルアドレスカウンタを装備した表示
用シリアル入出力ポート及びランダム入出力ポートを有
する画像用2ポートランダムアクセスメモリであり、前
記アドレスカウント手段は、前記画像用2ポートランダ
ムアクセスメモリのシリアルアドレスカウンタであるた
め、従来のようにランダムアクセスメモリ上のデータの
書き換え無しに、全ランダムアクセスメモリ領域内にお
ける任意のアドレスの任意の大きさの領域のデータを迅
速にウインドウ表示することが可能となる。
According to a fourth aspect of the present invention, the storage means constitutes the entire random access memory area of the computer and has a display serial I / O port equipped with a serial address counter and an image 2 having a random I / O port. A port random access memory, and the address counting means is a serial address counter of the image two-port random access memory. It is possible to quickly display the data of an area of an arbitrary size at an arbitrary address in a window.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係るコンピュータシステ
ムの構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a computer system according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 CPU 2 RAMコントローラ 3 表示コントローラ 4、5、6 画像用2ポートRAM 7 表示装置 8 入出力制御回路 15 BIOSROM DESCRIPTION OF SYMBOLS 1 CPU 2 RAM controller 3 Display controller 4, 5, 6 2-port RAM for images 7 Display device 8 I / O control circuit 15 BIOSROM

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 表示装置におけるマルチウインドウ表示
を制御する表示制御システムにおいて、 ウインドウ境界における表示データを記憶する記憶手段
と、前記表示装置のウインドウ境界を検出する表示制御
手段と、該表示制御手段によるウインドウ境界の検出と
連動して前記記憶手段に装備されたアドレスカウント手
段の内容を書き換え、前記記憶手段から前記表示装置へ
のデータの出力をウインドウ境界で次のウインドウのデ
ータに切り替える記憶制御手段とを有することを特徴と
する表示制御システム。
1. A display control system for controlling multi-window display on a display device, comprising: storage means for storing display data at a window boundary; display control means for detecting a window boundary of the display device; Storage control means for rewriting the contents of the address counting means provided in the storage means in conjunction with the detection of a window boundary, and switching output of data from the storage means to the display device to data of the next window at the window boundary; A display control system comprising:
【請求項2】 前記記憶手段は、コンピュータの全ラン
ダムアクセスメモリ領域を構成すると共にシリアルアド
レスカウンタを装備した表示用シリアル入出力ポート及
びランダム入出力ポートを有する画像用2ポートランダ
ムアクセスメモリであり、前記アドレスカウント手段
は、前記画像用2ポートランダムアクセスメモリのシリ
アルアドレスカウンタであることを特徴とする請求項1
記載の表示制御システム。
2. The storage means is a two-port image random access memory having a serial I / O port for display and a random I / O port, which constitutes an entire random access memory area of a computer and has a serial address counter. 2. The image processing apparatus according to claim 1, wherein the address counting means is a serial address counter of the image two-port random access memory.
Display control system as described.
【請求項3】 表示装置におけるマルチウインドウ表示
を制御する表示制御方法において、 前記表示装置のウインドウ境界を検出する表示制御ステ
ップと、該表示制御ステップによるウインドウ境界の検
出と連動して、ウインドウ境界における表示データを記
憶した記憶手段に装備されたアドレスカウント手段の内
容を書き換え、前記記憶手段から前記表示装置へのデー
タの出力をウインドウ境界で次のウインドウのデータに
切り替える記憶制御ステップとを有することを特徴とす
る表示制御方法。
3. A display control method for controlling multi-window display on a display device, comprising: a display control step of detecting a window boundary of the display device; A storage control step of rewriting the contents of the address counting means provided in the storage means storing the display data, and switching output of data from the storage means to the display device to data of the next window at a window boundary. Characteristic display control method.
【請求項4】 前記記憶手段は、コンピュータの全ラン
ダムアクセスメモリ領域を構成すると共にシリアルアド
レスカウンタを装備した表示用シリアル入出力ポート及
びランダム入出力ポートを有する画像用2ポートランダ
ムアクセスメモリであり、前記アドレスカウント手段
は、前記画像用2ポートランダムアクセスメモリのシリ
アルアドレスカウンタであることを特徴とする請求項3
記載の表示制御方法。
4. The image storage device according to claim 1, wherein the storage unit is a two-port random access memory for images having a display serial I / O port and a random I / O port, which constitutes an entire random access memory area of the computer and has a serial address counter. 4. The image processing apparatus according to claim 3, wherein the address counting means is a serial address counter of the image two-port random access memory.
Display control method described.
JP9070929A 1997-03-10 1997-03-10 System and method for controlling display Pending JPH10254423A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9070929A JPH10254423A (en) 1997-03-10 1997-03-10 System and method for controlling display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9070929A JPH10254423A (en) 1997-03-10 1997-03-10 System and method for controlling display

Publications (1)

Publication Number Publication Date
JPH10254423A true JPH10254423A (en) 1998-09-25

Family

ID=13445705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9070929A Pending JPH10254423A (en) 1997-03-10 1997-03-10 System and method for controlling display

Country Status (1)

Country Link
JP (1) JPH10254423A (en)

Similar Documents

Publication Publication Date Title
US6058464A (en) Circuits, systems and method for address mapping
US4769762A (en) Control device for writing for multi-window display
JP3184613B2 (en) Display control device and method
JPS5987569A (en) Automatic continuous processing circuit of data
JPH0355832B2 (en)
US5477242A (en) Display adapter for virtual VGA support in XGA native mode
US6989825B2 (en) Display control device
JPH04242790A (en) Electronic apparatus
JP2889149B2 (en) Image display control method and image display control device
JPS61252590A (en) Display unit
JPH06186942A (en) Display device
JPH10254423A (en) System and method for controlling display
KR100472478B1 (en) Method and apparatus for controlling memory access
JP2665836B2 (en) Liquid crystal display controller
JPS5835592A (en) Display picture divider
JPS5997184A (en) Image processor
JPS63245716A (en) Multiwindow display device
JPH1130969A (en) Display controller for display device
JPS60150089A (en) Memory
JPH11161255A (en) Image display unit
JP2000206941A (en) Lcd controller
JPH04342294A (en) Double buffer control system
JP2005321807A (en) Image supply method and graphic memory control system
KR19990009905A (en) Graphic Data Processing Unit
JPS61204685A (en) Accessing for video ram