JPH10253982A - Transverse electric field system active matrix type liquid crystal display device - Google Patents
Transverse electric field system active matrix type liquid crystal display deviceInfo
- Publication number
- JPH10253982A JPH10253982A JP5926397A JP5926397A JPH10253982A JP H10253982 A JPH10253982 A JP H10253982A JP 5926397 A JP5926397 A JP 5926397A JP 5926397 A JP5926397 A JP 5926397A JP H10253982 A JPH10253982 A JP H10253982A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- gate insulating
- capacitor
- gate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、広視野角及び低消
費電力の横電界方式アクティブマトリクス型液晶表示装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an in-plane switching mode active matrix liquid crystal display device having a wide viewing angle and low power consumption.
【０００２】[0002]
【従来の技術】薄膜トランジスタ(ＴＦＴ)に代表される
スイッチング素子を用いたアクティブマトリクス型液晶
表示装置は、ＯＡ機器等の表示端末として広く普及し始
めている。この液晶表示装置の表示方式には、大別して
次の２通りがある。一つは、透明電極が構成された２枚
の基板により液晶を挾み込み、透明電極に印加された電
圧(基板面に垂直な電界)で動作させ、透明電極を透過し
液晶に入射した光を変調して表示する縦電界方式であ
る。他の一つは、２枚の基板により液晶を挾み込み一方
の基板上に構成された２つの電極(画素電極及び共通電
極)の間の基板面にほぼ並行な電界により液晶を動作さ
せ、２つの電極の隙間から液晶に入射した光を変調して
表示する横電界方式であり、後者方式は、広視野角、低
負荷容量等の特徴を持ち、アクティブマトリクス型液晶
表示装置に関して有望な技術である。2. Description of the Related Art Active matrix type liquid crystal display devices using switching elements typified by thin film transistors (TFTs) have begun to be widely used as display terminals for OA equipment and the like. The display method of this liquid crystal display device is roughly classified into the following two types. One is that the liquid crystal is sandwiched between two substrates each having a transparent electrode, and the liquid crystal is operated by the voltage (electric field perpendicular to the substrate surface) applied to the transparent electrode. Is a vertical electric field method for modulating and displaying an image. The other is to sandwich the liquid crystal between two substrates and operate the liquid crystal by an electric field almost parallel to the substrate surface between two electrodes (pixel electrode and common electrode) formed on one substrate, This is a horizontal electric field method that modulates light incident on the liquid crystal from the gap between the two electrodes and displays it. The latter method has features such as a wide viewing angle and low load capacitance, and is a promising technology for active matrix liquid crystal display devices. It is.
【０００３】しかし、横電界方式では、不透明な電極を
櫛歯状に構成するため、光を透過できる開口面積が小さ
く、表示画面が暗いため、消費電力が大きい明るいバッ
クライトを用いる必要がある。これを解決するに、特開
平０８−６２５７８号公報記載にあるように、共通電極
に外部から電圧を供給するという共通電極配線の役割
を、ゲート走査電極配線に兼用させることにより、共通
電極配線を省略し、横電界方式の開口面積を大きくする
方式が提案されている。以下、上記技術をコモンレス横
電界方式(共通電極配線レス横電界方式)と呼称する。However, in the horizontal electric field method, since the opaque electrode is formed in a comb shape, the aperture area through which light can be transmitted is small, and the display screen is dark. Therefore, it is necessary to use a bright backlight with large power consumption. In order to solve this problem, as described in JP-A-08-62578, the role of the common electrode wiring for supplying a voltage to the common electrode from the outside is also used for the gate scanning electrode wiring, so that the common electrode wiring is provided. A method of omitting the method and increasing the opening area of the horizontal electric field method has been proposed. Hereinafter, the above technique is referred to as a common-less horizontal electric field method (a common electrode wiring-less horizontal electric field method).
【０００４】コモンレス横電界方式においては、スイッ
チング素子である薄膜トランジスタが、しきい値電圧が
液晶の光学的変調に要する液晶動作電圧の最大電圧より
も高い、完全なエンハンスメント型のスイッチング特性
を示す必要がある。そして、エンハンスメント型のスイ
ッチング特性を示す薄膜トランジスタを実現する方法と
して、同一出願人は、ゲート走査電極上に窒化シリコン
膜を形成して、この窒化シリコン膜上に厚さが３０(Å)
以上の酸化シリコン膜を形成した積層絶縁膜をゲート絶
縁層とし、この酸化シリコン膜上にコンタクト層を介し
てソース電極及びドレイン電極が接続された半導体層が
形成された、一般にＭＮＯＳ(Ｍetal Ｎitride Ｏxide
Ｓemiconductor：金属電極／窒化シリコン膜／酸化シリ
コン膜／半導体層)構造と呼ばれる構造の薄膜トランジ
スタに、 ドレイン電極を接地した状態で、ゲート走査
電極に液晶動作電圧(約±１０Ｖ)よりも十分高い正のし
きい値制御電圧を印加する方法を提案している。[0004] In the commonless in-plane switching method, the thin film transistor as a switching element needs to exhibit complete enhancement type switching characteristics in which the threshold voltage is higher than the maximum liquid crystal operating voltage required for optical modulation of the liquid crystal. is there. As a method of realizing a thin-film transistor exhibiting enhancement-type switching characteristics, the same applicant has formed a silicon nitride film on a gate scan electrode, and has a thickness of 30 (３０) on the silicon nitride film.
In general, an MNOS (Metal Nitride Oxide) in which a semiconductor layer in which a source electrode and a drain electrode are connected via a contact layer is formed on the silicon oxide film as a gate insulating layer.
(Semiconductor: Metal electrode / silicon nitride film / silicon oxide film / semiconductor layer) In a thin film transistor having a structure called a structure, a drain electrode is grounded, and a gate scanning electrode has a positive voltage sufficiently higher than a liquid crystal operating voltage (about ± 10 V). A method of applying a threshold control voltage has been proposed.
【０００５】以下、これをＭＮＯＳ構造薄膜トランジス
タを用いたコモンレス横電界方式アクティブマトリクス
型液晶表示装置と称し、上記の電圧印加工程を、しきい
値制御工程と呼称する。Hereinafter, this is referred to as an active matrix type liquid crystal display device using a commonless in-plane switching method using an MNOS thin film transistor, and the above voltage application step is referred to as a threshold control step.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来技術では、しきい値電圧制御工程に関しての課題があ
りこれについて図１０及び図１１を参照して説明する。
図１０は、ＭＮＯＳ構造薄膜トランジスタを用いたコモ
ンレス横電界方式アクティブマトリクス型液晶表示装置
のしきい値制御工程を示す図である。１１１はＭＮＯＳ
構造の薄膜トランジスタ、 １１２は保持容量部、 １２
はゲート電極、１７はドレイン電極、１８はソース電
極、６４は各ゲート電極配線を電気的に接続する走査ゲ
ート電極用ショートバー、６５は各ドレイン電極配線を
電気的に接続するドレイン電極用ショートバー、６６は
しきい値制御電圧印加装置、６７はＴＦＴ基板である。However, the above-mentioned prior art has a problem with respect to the threshold voltage control step, which will be described with reference to FIGS.
FIG. 10 is a diagram illustrating a threshold control process of a common-less lateral electric field type active matrix type liquid crystal display device using an MNOS structure thin film transistor. 111 is MNOS
A thin film transistor having a structure;
Is a gate electrode, 17 is a drain electrode, 18 is a source electrode, 64 is a short bar for a scanning gate electrode for electrically connecting each gate electrode wiring, and 65 is a short bar for a drain electrode for electrically connecting each drain electrode wiring. , 66 is a threshold control voltage applying device, and 67 is a TFT substrate.
【０００７】図１１は、従来例の薄膜トランジスタ１１
１及び保持容量部１１２の断面構造を示す図である。１
１はガラス基板、１２はゲート電極、１３は窒化シリコ
ン膜からなる第１のゲート絶縁層、１４は酸化シリコン
膜からなる第２のゲート絶縁層、１５はアモルファスシ
リコンからなる半導体層、１６はリンをドープしたｎ＋
アモルファスシリコンからなるコンタクト層、１７はド
レイン電極、１８はソース電極、１９は保護性絶縁膜で
ある。従来例の場合、薄膜トランジスタ１１１のゲート
絶縁層及び保持容量部１１２の容量用絶縁層は共に、窒
化シリコン膜からなる第１のゲート絶縁層１３と、酸化
シリコン膜からなる第２のゲート絶縁層１４との積層体
で構成される。FIG. 11 shows a conventional thin film transistor 11.
FIG. 2 is a diagram illustrating a cross-sectional structure of a storage capacitor 1 and a storage capacitor unit 112. 1
1 is a glass substrate, 12 is a gate electrode, 13 is a first gate insulating layer made of a silicon nitride film, 14 is a second gate insulating layer made of a silicon oxide film, 15 is a semiconductor layer made of amorphous silicon, and 16 is phosphorus. N + doped with
A contact layer made of amorphous silicon, 17 is a drain electrode, 18 is a source electrode, and 19 is a protective insulating film. In the case of the conventional example, both the gate insulating layer of the thin film transistor 111 and the capacitor insulating layer of the storage capacitor portion 112 are the first gate insulating layer 13 made of a silicon nitride film and the second gate insulating layer 14 made of a silicon oxide film. And a laminate.
【０００８】量産工程で用いられる最も簡単なしきい値
電圧制御工程では、図１０に示すように全てのドレイン
電極１７がショートバー６５で短絡され、全てのゲート
電極１２がショートバー６４で短絡された状態で、ドレ
イン電極１７を接地して、ゲート電極１２にしきい値制
御電圧印加装置６６から出力されるしきい値制御電圧を
印加する。 このとき、全ての薄膜トランジスタ１１１
の一方の半導体層等(半導体層１５，ドレイン電極１
７，ソース電極１８)と 他方のゲート電極１２との間を
交差する「ゲート絶縁層の交差部」において、ドレイン電
極及びソース電極から酸化シリコン膜を突き抜けて窒化
シリコン膜中に電子が注入される。In the simplest threshold voltage control process used in the mass production process, all the drain electrodes 17 are short-circuited by short bars 65 and all the gate electrodes 12 are short-circuited by short bars 64 as shown in FIG. In this state, the drain electrode 17 is grounded, and the threshold control voltage output from the threshold control voltage applying device 66 is applied to the gate electrode 12. At this time, all the thin film transistors 111
(A semiconductor layer 15, a drain electrode 1)
7, at the "intersection of the gate insulating layer" intersecting between the source electrode 18) and the other gate electrode 12, electrons are injected into the silicon nitride film through the silicon oxide film from the drain electrode and the source electrode. .
【０００９】そして、一般的に知られているように、Ｍ
ＮＯＳ構造薄膜トランジスタにおいては、この注入電子
が、酸化シリコン膜の障壁作用によって半導体層に戻る
ことができず「ゲート絶縁層の交差部」の窒化シリコン膜
中に蓄積される。これをＭＮＯＳ構造薄膜トランジスタ
の非可逆的電荷蓄積特性と呼称する。この非可逆的電荷
蓄積特性により窒化シリコン膜中に蓄積された注入電子
が形成する内部電界により、ＭＮＯＳ構造薄膜トランジ
スタは、しきい値電圧が液晶動作電圧の最大電圧よりも
高い、完全なエンハンスメント型のスイッチング特性を
示すようになるものである。Then, as generally known, M
In the NOS thin film transistor, the injected electrons cannot return to the semiconductor layer due to the barrier function of the silicon oxide film, but are accumulated in the silicon nitride film at the “intersection of the gate insulating layer”. This is called the irreversible charge storage characteristic of the MNOS thin film transistor. Due to the internal electric field formed by the injected electrons accumulated in the silicon nitride film due to this irreversible charge accumulation characteristic, the MNOS thin film transistor has a threshold voltage higher than the maximum voltage of the liquid crystal operation voltage. This shows the switching characteristics.
【００１０】しきい値電圧制御工程の際には、薄膜トラ
ンジスタ１１１のソース電極１８に電気的に接続した保
持容量部の容量用ソース電極としてのソース電極１８
と、薄膜トランジスタ１１１のゲート電極１２に電気的
に接続した保持容量部の容量用ゲート電極としてのゲー
ト電極１２との両電極間を交差する「 容量用絶縁層の交
差部」を有する保持容量部１１２にも、同時にしきい値
制御電圧が印加される。そして、従来例の構成の場合、
容量用絶縁層が、窒化シリコン膜からなる第１のゲート
絶縁層１３と酸化シリコン膜からなる第２のゲート絶縁
層１４の積層膜で構成されているため、ＭＮＯＳ構造薄
膜トランジスタと同じ非可逆的電荷蓄積特性により、保
持容量部１１２にしきい値電圧変化相当分の電荷蓄積が
生じる。薄膜トランジスタのしきい値電圧変化が＋１０
Ｖの場合、保持容量部の両電極間、即ちソース電極１８
とゲート電極１２との間に＋１０Ｖの直流の内部電圧が
発生する。At the time of the threshold voltage control step, the source electrode 18 serving as a capacitance source electrode of the storage capacitor portion electrically connected to the source electrode 18 of the thin film transistor 111.
A storage capacitor portion 112 having a “crossing portion of a capacitor insulating layer” that intersects both electrodes of the storage capacitor portion electrically connected to the gate electrode 12 of the thin film transistor 111 and the gate electrode 12 as a capacitance gate electrode. At the same time, a threshold control voltage is applied. And in the case of the configuration of the conventional example,
Since the capacitor insulating layer is composed of a laminated film of the first gate insulating layer 13 made of a silicon nitride film and the second gate insulating layer 14 made of a silicon oxide film, the same irreversible charge as that of the MNOS thin film transistor is used. Due to the storage characteristics, charge storage corresponding to the threshold voltage change occurs in the storage capacitor unit 112. +10 change in threshold voltage of thin film transistor
In the case of V, between the two electrodes of the storage capacitor, that is, the source electrode 18
And a gate electrode 12 generates a DC internal voltage of + 10V.
【００１１】一般に、保持容量部の役割は液晶への印加
電圧を長時間保持することであり、液晶と電気的に並列
接続して用いられる。従って、保持容量部１１２が非可
逆的電荷蓄積特性を有すると、外部から液晶に電圧を印
加しなくても、しきい値制御工程により保持容量部の両
電極間に生じた直流の内部電圧が液晶に常時印加される
ことになる。この液晶に印加される直流電圧が、フリッ
カや残像といった画質低下の要因となり、ここに解決す
べき課題がある。In general, the function of the storage capacitor is to hold the voltage applied to the liquid crystal for a long time, and is used by being electrically connected to the liquid crystal in parallel. Accordingly, when the storage capacitor 112 has the irreversible charge storage characteristic, the DC internal voltage generated between the two electrodes of the storage capacitor in the threshold control step can be increased without applying a voltage to the liquid crystal from the outside. It is always applied to the liquid crystal. The DC voltage applied to the liquid crystal causes image quality deterioration such as flicker and afterimage, and there is a problem to be solved here.
【００１２】従って、本発明の目的は、電荷蓄積を回避
して、良好なる画質が確保される横電界方式アクティブ
マトリクス型液晶表示装置を提供することにある。Accordingly, it is an object of the present invention to provide a lateral electric field type active matrix type liquid crystal display device in which good image quality is secured while avoiding charge accumulation.
【００１３】[0013]
【課題を解決するための手段】上記目的を達成する本発
明による横電界方式アクティブマトリクス型液晶表示装
置の特徴は、半導体層と，ドレイン電極と，ソース電極
と，ゲート電極と，一方の前記半導体層等と他方の前記
ゲート電極との間を絶縁し且つ該両者間の交差部に発生
する電荷に対して非可逆的電荷蓄積特性を示すゲート絶
縁層とから成る薄膜トランジスタと、前記ソース電極に
電気的に接続した容量用ソース電極と，前記ゲート電極
に電気的に接続した容量用ゲート電極と，該容量用ソー
ス電極と該容量用ゲート電極との間を絶縁し且つ該両電
極間の交差部に発生する電荷に対して可逆的電荷蓄積特
性を示す容量用絶縁層とから成る保持容量部と、を具備
することにある。The characteristics of the in-plane switching mode active matrix type liquid crystal display device according to the present invention which achieves the above object are as follows: a semiconductor layer, a drain electrode, a source electrode, a gate electrode and one of the semiconductors. A thin film transistor comprising: a gate insulating layer that insulates a layer or the like from the other gate electrode and exhibits irreversible charge storage characteristics with respect to charges generated at an intersection between the two; A capacitance source electrode electrically connected to the gate electrode, a capacitance gate electrode electrically connected to the gate electrode, an insulation between the capacitance source electrode and the capacitance gate electrode, and an intersection between the two electrodes. And a storage capacitor portion comprising a capacitor insulating layer exhibiting reversible charge storage characteristics with respect to the charges generated in the storage capacitor.
【００１４】そして、他の特徴は、前記薄膜トランジス
タは、前記ゲート絶縁層が、窒化シリコンからなる第１
のゲート絶縁層と、該第１のゲート絶縁層と前記半導体
層との間に介在し酸化シリコンからなる第２のゲート絶
縁層との積層体から形成されているＭＮＯＳ構造の薄膜
トランジスタであり、前記保持容量部の前記容量用絶縁
層は、前記第１のゲート絶縁層の単層体から形成されて
いる点にある。In another feature, the thin film transistor is characterized in that the gate insulating layer is made of silicon nitride.
A thin film transistor having an MNOS structure formed of a stacked body of a gate insulating layer of: and a second gate insulating layer made of silicon oxide interposed between the first gate insulating layer and the semiconductor layer; The capacitor insulating layer of the storage capacitor portion is formed of a single-layer body of the first gate insulating layer.
【００１５】また、別の特徴は、前記保持容量部の前記
容量用絶縁層は、前記容量用ソース電極を保護する窒化
シリコン膜からなる保護性絶縁膜から形成され、前記容
量用ソース電極は、前記保護性絶縁膜の上に配置されて
いるところにある。Another feature is that the capacitor insulating layer of the storage capacitor portion is formed of a protective insulating film made of a silicon nitride film for protecting the capacitor source electrode. It is located on the protective insulating film.
【００１６】本発明によれば、容量用絶縁層が可逆的電
荷蓄積特性を示すので、しきい値制御電圧が零になれば
保持容量部の電荷は元に戻り蓄積が生じなくなり、フリ
ッカや残像といった画質不良は生じない。According to the present invention, since the capacitor insulating layer exhibits reversible charge storage characteristics, when the threshold control voltage becomes zero, the charge in the storage capacitor portion returns to its original state and no storage occurs, resulting in flicker and image lag. Such an image quality defect does not occur.
【００１７】[0017]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。 図１は、本
発明による一実施例の横電界方式アクティブマトリクス
型液晶表示装置の薄膜トランジスタ及び保持容量部を示
す断面図である。第１実施例の薄膜トランジスタ及び保
持容量部の断面構造を示している。図１において、１１
はガラス基板、１２はＣｒからなるゲート電極、１３は
窒化シリコン膜からなる第１のゲート絶縁層、１４は酸
化シリコン膜からなる第２のゲート絶縁層、１５はアモ
ルファスシリコンよりなる半導体層、１６はリンをドー
プしたn＋型アモルファスシリコンからなるコンタクト
層、１７,１８はＣｒよりなるドレイン電極及びソース
電極、１９は窒化シリコン膜よりなる保護性絶縁膜であ
り、 そして、 ＭＮＯＳ構造の薄膜トランジスタ１１１
と、保持容量部１１２とが、図示のようにそれぞれ構成
されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing a thin film transistor and a storage capacitor of an in-plane switching mode active matrix type liquid crystal display device according to an embodiment of the present invention. 2 shows a cross-sectional structure of a thin film transistor and a storage capacitor unit according to the first embodiment. In FIG. 1, 11
Is a glass substrate, 12 is a gate electrode made of Cr, 13 is a first gate insulating layer made of a silicon nitride film, 14 is a second gate insulating layer made of a silicon oxide film, 15 is a semiconductor layer made of amorphous silicon, 16 Is a contact layer made of n + type amorphous silicon doped with phosphorus, 17 and 18 are drain and source electrodes made of Cr, 19 is a protective insulating film made of a silicon nitride film, and a thin film transistor 111 having an MNOS structure.
And the storage capacitor unit 112 are configured as shown in the figure.
【００１８】上記薄膜トランジスタ及び保持容量部は、
次のようにして作成した。 まず、コーニング７０５９
ガラスからなるガラス基板１１上に、厚さ約３００(ｎ
ｍ)のＣｒ膜をスパッタリング法により形成する。ホト
エッチングによりＣｒをパターニングしてゲート電極１
２を形成する。その上にＳｉＨ4、ＮＨ3、Ｎ2等の混合
ガスを用いたプラズマ化学気相成長( ＣＶＤ)法によ
り、 厚さ２５００(Å)の窒化シリコン膜からなる第１
のゲート絶縁層１３を形成する。その上に、ＴＥＯＳ
(テトラエトキシシラン)、 Ｏ2等の混合ガスを用いたプ
ラズマＣＶＤ法により、厚さ１００(Å)の酸化シリコン
膜を形成する。 その上に、ＳｉＨ4ガスを用いたプラズ
マＣＶＤ法により厚さ２０００(Å)のアモルファスシリ
コン膜、及びＳｉＨ4、ＰＨ3混合ガスを用いたプラズマ
ＣＶＤ法により厚さ３００(Å)のｎ＋型アモルファスシ
リコン膜を形成する。上記のプラズマＣＶＤ法を用いた
薄膜形成プロセスは真空を保ちつつ連続して行なうこと
が望ましい。The thin film transistor and the storage capacitor section are
It was created as follows. First, Corning 7059
On a glass substrate 11 made of glass, a thickness of about 300 (n
m) A Cr film is formed by a sputtering method. Gate electrode 1 by patterning Cr by photo-etching
Form 2 A first layer of a silicon nitride film having a thickness of 2500 (Å) is formed thereon by plasma-enhanced chemical vapor deposition (CVD) using a mixed gas of SiH 4 , NH 3 , N 2 and the like.
Of the gate insulating layer 13 is formed. On top of that, TEOS
A silicon oxide film having a thickness of 100 (Å) is formed by a plasma CVD method using a mixed gas such as (tetraethoxysilane) and O 2 . An amorphous silicon film having a thickness of 2000 (Å) is formed thereon by a plasma CVD method using SiH 4 gas, and an n + type amorphous film having a thickness of 300 (Å) is formed by a plasma CVD method using a mixed gas of SiH 4 and PH 3. A silicon film is formed. It is desirable that the above-described thin film forming process using the plasma CVD method is continuously performed while maintaining a vacuum.
【００１９】次ぎに、ホトエッチングによりアモルファ
スシリコン膜をｎ＋型アモルファスシリコン膜と同時に
島状加工することにより、半導体層１５が形成される。
同じホトレジストを用いて、酸化シリコン膜からなる第
２のゲート絶縁層１４をホトエッチングすることによ
り、半導体層１５と同一マスク形状の第２のゲート絶縁
層１４が形成される。これら同一マスク形状の第２のゲ
ート絶縁層１４と半導体層１５との上に、スパッタリン
グ法を用いて蒸着したＣｒをホトエッチングによりパタ
ーニングしてドレイン電極１７及びソース電極１８が形
成される。更に、ソース／ドレイン電極間のｎ＋型アモ
ルファスシリコン膜をエッチング除去することにより、
ドレイン電極１７及びソース電極１８と半導体層１５の
間にコンタクト層１６が形成される。Next, the semiconductor layer 15 is formed by subjecting the amorphous silicon film to island processing simultaneously with the n + type amorphous silicon film by photoetching.
By photoetching the second gate insulating layer 14 made of a silicon oxide film using the same photoresist, the second gate insulating layer 14 having the same mask shape as the semiconductor layer 15 is formed. On the second gate insulating layer 14 and the semiconductor layer 15 having the same mask shape, Cr deposited by a sputtering method is patterned by photoetching to form a drain electrode 17 and a source electrode 18. Further, by etching away the n + type amorphous silicon film between the source / drain electrodes,
A contact layer 16 is formed between the drain electrode 17 and the source electrode 18 and the semiconductor layer 15.
【００２０】さらにこの上に、プラズマＣＶＤ法により
堆積した厚さ５０００(Å)の窒化シリコン膜をホトエッ
チングによりパターニングして、保護性絶縁膜１９を形
成することによって、薄膜トランジスタ１１１、ならび
に、ソース電極１８とゲート電極１２との間に「交差部」
を有する保持容量部１１２が完成する。この場合、一方
の薄膜トランジスタ１１１のゲート絶縁層は、窒化シリ
コン膜からなる第１のゲート絶縁層１３と酸化シリコン
膜からなる第２のゲート絶縁層１４との積層膜で構成さ
れる。他方の保持容量部１１２の容量用絶縁層は、窒化
シリコン膜からなる第１のゲート絶縁層１３の単層膜で
構成される。なお、前述の第１実施例のように、第２の
ゲート絶縁層１４を半導体層１５と同一のホトレジスト
を用いて一括加工すれば、両層を異なるホトレジストを
用いて別々に加工する場合と較べて、工程数を減らすこ
とができるという利点がある。即ち、本発明による液晶
表示装置の他の特徴は、ゲート絶縁層の第２のゲート絶
縁層は、半導体層と同一マスク形状であるところにあ
る。Further, a 5000 (Å) -thick silicon nitride film deposited by a plasma CVD method is patterned by photoetching to form a protective insulating film 19, thereby forming a thin film transistor 111 and a source electrode. “Intersection” between the gate electrode 18 and the gate electrode 12
Is completed. In this case, the gate insulating layer of one of the thin film transistors 111 is formed of a stacked film of a first gate insulating layer 13 made of a silicon nitride film and a second gate insulating layer 14 made of a silicon oxide film. The capacitor insulating layer of the other storage capacitor section 112 is formed of a single-layer film of the first gate insulating layer 13 made of a silicon nitride film. When the second gate insulating layer 14 is processed collectively using the same photoresist as the semiconductor layer 15 as in the first embodiment described above, compared to the case where both layers are separately processed using different photoresists. Therefore, there is an advantage that the number of steps can be reduced. That is, another feature of the liquid crystal display device according to the present invention is that the second gate insulating layer of the gate insulating layer has the same mask shape as the semiconductor layer.
【００２１】図２は、図１の横電界方式アクティブマト
リクス型液晶表示装置の画素部を示す平面図である。図
３は、図２のＡ−Ａ断面を示す図である。図４は、図２
のＢ−Ｂ断面を示す図である。次ぎに、図２〜図４にお
いて、薄膜トランジスタ１１１は、ゲート電極１２、窒
化シリコン膜からなる第１のゲート絶縁層１３、酸化シ
リコン膜からなる第２のゲート絶縁層１４、アモルファ
スシリコンからなる半導体層１５、コンタクト層１６、
ドレイン電極１７、ソース電極１８及び保護性絶縁膜１
９から構成される。即ち、ゲート電極１２を最下層に形
成し、第１のゲート絶縁膜１３、第２のゲート絶縁膜１
４及び半導体層１５を介してドレイン電極１７とソース
電極１８を同一の金属層をパターニングして形成した。FIG. 2 is a plan view showing a pixel portion of the in-plane switching mode active matrix type liquid crystal display device shown in FIG. FIG. 3 is a diagram showing an AA cross section of FIG. FIG.
It is a figure which shows the BB cross section of FIG. 2 to 4, a thin film transistor 111 includes a gate electrode 12, a first gate insulating layer 13 made of a silicon nitride film, a second gate insulating layer 14 made of a silicon oxide film, and a semiconductor layer made of amorphous silicon. 15, contact layer 16,
Drain electrode 17, source electrode 18, and protective insulating film 1
9 is comprised. That is, the gate electrode 12 is formed in the lowermost layer, and the first gate insulating film 13 and the second gate insulating film 1 are formed.
The drain electrode 17 and the source electrode 18 were formed by patterning the same metal layer via the semiconductor layer 4 and the semiconductor layer 15.
【００２２】一方、保持容量部１１２は、容量用ソース
電極としてのソース電極１８と容量用ゲート電極として
のゲート電極１２とでもって、窒化シリコン膜からなる
容量用絶縁層としての第１のゲート絶縁層１３を挾む構
造として形成した。液晶層の配向方向は、ゲート電極１
２からドレイン電極方向に伸びたゲート電極１２の突起
部分３２と、該突起部分３２の間に平行に伸びたソース
電極１８の間に印加される電界によって制御される。
尚、コモンレス横電界方式においては、ゲート電極１２
から伸びた突起部分３２がコモン電極として機能し、ゲ
ート電極１２がコモン電極配線の役割を兼ねるため、コ
モン電極配線がなく開口面積が大きい。光は、突起部分
３２とソース電極１８の間を通過し液晶層に入射して変
調される。On the other hand, the storage capacitor section 112 includes a source electrode 18 as a capacitor source electrode and a gate electrode 12 as a capacitor gate electrode, and a first gate insulating layer as a capacitor insulating layer made of a silicon nitride film. It was formed as a structure sandwiching the layer 13. The orientation direction of the liquid crystal layer depends on the gate electrode 1
2 is controlled by an electric field applied between the projection 32 of the gate electrode 12 extending in the direction of the drain electrode and the source electrode 18 extending in parallel between the projections 32.
In the commonless horizontal electric field method, the gate electrode 12
Since the protruding portion 32 extending from the gate electrode 12 functions as a common electrode and the gate electrode 12 also functions as a common electrode wiring, there is no common electrode wiring and the opening area is large. The light passes between the protruding portion 32 and the source electrode 18 and enters the liquid crystal layer to be modulated.
【００２３】次ぎに、上記第１実施例及び図１１に示す
従来例の画素部を用いた２種類のＴＦＴ基板に、図１０
に示した「しきい値制御工程」を施して、薄膜トランジス
タがしきい値電圧＋１０Ｖのエンハンスメント型の特性
を示すようにした後、ＴＦＴ液晶パネルを構成して、駆
動周波数６０Ｈｚにおける表示画質を比較した。従来例
の構成の画素部を用いた場合、画像のちらつき(フリッ
カ)及び残像が観測された。この原因は、保持容量部が
非可逆的電荷蓄積特性を有する酸化シリコン膜と窒化シ
リコン膜の積層体で構成されるため、しきい値制御工程
後に保持容量部の「ソース電極１８とゲート電極１２と
の間の交差部」に、＋１０Ｖの内部電圧が発生し、これ
がソース電極１８とゲート電極１２から伸びる突起部分
３２間の液晶に、直流電圧として印加されるためである
ことが判った。Next, two types of TFT substrates using the pixel portions of the first embodiment and the conventional example shown in FIG.
After the "threshold voltage control step" shown in (1) was performed so that the thin film transistor exhibited enhancement-type characteristics with a threshold voltage of +10 V, a TFT liquid crystal panel was formed and the display quality at a driving frequency of 60 Hz was compared. . When the pixel portion having the configuration of the conventional example was used, flicker (flicker) and an afterimage of an image were observed. This is because the storage capacitor portion is composed of a stacked body of a silicon oxide film and a silicon nitride film having irreversible charge storage characteristics. It is found that an internal voltage of +10 V is generated at a “crossing point between” and the DC voltage is applied to the liquid crystal between the protruding portions 32 extending from the source electrode 18 and the gate electrode 12 as a DC voltage.
【００２４】一方、第１実施例の構成の画素部を用いた
場合は、画像のちらつき(フリッカ)及び残像は生じなか
った。これは、保持容量部が可逆的電荷蓄積特性を有す
る窒化シリコン膜の単層から構成されているので、しき
い値制御工程を経ても、保持容量部の交差部に内部電圧
が発生しないためである。以上のように、横電界方式ア
クティブマトリクス型液晶表示装置の保持容量部を窒化
シリコン膜からなる第１のゲート絶縁層１３の単層膜で
構成すれば、従来技術のような酸化シリコン膜からなる
第２のゲート絶縁層１４の障壁作用がなくなるため、窒
化シリコン膜(第１のゲート絶縁層１３)中に注入された
電子は、しきい値制御電圧が零になれば半導体層１５(
含むドレイン電極１７およびソース電極１８)側に戻
り、保持容量部１１２における電荷蓄積が回避される。
従って蓄積電荷に起因した内部電圧が液晶に印加され
なくなるため、フリッカや残像といった画質不良が生じ
なくなるものである。On the other hand, when the pixel portion having the structure of the first embodiment was used, no flickering of the image and no afterimage occurred. This is because the storage capacitor portion is composed of a single layer of a silicon nitride film having reversible charge storage characteristics, so that no internal voltage is generated at the intersection of the storage capacitor portions even after the threshold control step. is there. As described above, if the storage capacitor portion of the in-plane switching mode active matrix liquid crystal display device is formed of the single-layer film of the first gate insulating layer 13 formed of the silicon nitride film, the storage capacitor portion is formed of the silicon oxide film as in the related art. Since the barrier effect of the second gate insulating layer 14 is eliminated, the electrons injected into the silicon nitride film (the first gate insulating layer 13) are reduced by the semiconductor layer 15 (when the threshold control voltage becomes zero).
Returning to the side including the drain electrode 17 and the source electrode 18), charge accumulation in the storage capacitor 112 is avoided.
Therefore, since the internal voltage caused by the accumulated charge is not applied to the liquid crystal, image quality defects such as flicker and afterimages do not occur.
【００２５】一方、ＭＮＯＳ構造の薄膜トランジスタで
は、ゲート絶縁層が非可逆的電荷蓄積特性を有する窒化
シリコン膜と酸化シリコン膜との積層膜から構成されて
いるので、しきい値制御工程を経ることによって完全な
エンハンスメント型のスイッチング特性を示すようにな
る。従って、本発明によるＭＮＯＳ構造薄膜トランジス
タを用いたコモンレス横電界方式アクティブマトリクス
液晶表示装置の画質が向上すると言える。On the other hand, in the thin film transistor having the MNOS structure, the gate insulating layer is composed of a laminated film of a silicon nitride film and a silicon oxide film having irreversible charge storage characteristics. It will exhibit complete enhancement-type switching characteristics. Accordingly, it can be said that the image quality of the common-less horizontal electric field type active matrix liquid crystal display device using the MNOS thin film transistor according to the present invention is improved.
【００２６】次ぎに、第２実施例について、説明する。
図５は、本発明による他の実施例の横電界方式アクティ
ブマトリクス型液晶表示装置の薄膜トランジスタ及び保
持容量部を示す断面図である。本第２実施例の図１に示
した第１実施例と異なる点は、酸化シリコン膜からなる
第２のゲート絶縁層１４の形状にある。本実施例におい
ては、第２のゲート絶縁層１４の加工には、半導体層１
５の加工に用いたホトレジストとは別のホトレジストを
用いて、 保持容量部１１２の交差部(ソース電極１８と
ゲート電極１２の交差部 )に対応する容量用絶縁層の部
位に存在する第２のゲート絶縁層１４を除去したもので
ある。すなわち、酸化シリコンからなる第２のゲート絶
縁層１４の平面形状領域( または、面積領域)は、 半導
体層１５が存在する平面形状領域(または、半導体層の
投影面積領域)よりも広く、しかしながら保持容量部１
１２の容量用絶縁層の交差部に対応する領域を除く形状
とするものである。Next, a second embodiment will be described.
FIG. 5 is a cross-sectional view showing a thin film transistor and a storage capacitor of an in-plane switching mode active matrix liquid crystal display device according to another embodiment of the present invention. The second embodiment differs from the first embodiment shown in FIG. 1 in the shape of the second gate insulating layer 14 made of a silicon oxide film. In the present embodiment, the processing of the second gate insulating layer
Using a photoresist different from the photoresist used in the processing of No. 5, the second portion existing at the portion of the capacitor insulating layer corresponding to the intersection of the storage capacitor portion 112 (the intersection of the source electrode 18 and the gate electrode 12). The gate insulating layer 14 has been removed. That is, the planar shape region (or the area region) of the second gate insulating layer 14 made of silicon oxide is wider than the planar shape region (or the projected area region of the semiconductor layer) where the semiconductor layer 15 is present, but is retained. Capacity part 1
Twelve capacitor insulating layers have a shape excluding a region corresponding to the intersection.
【００２７】本第２実施例も第１実施例と同様に、薄膜
トランジスタ１１１のゲート絶縁層は、窒化シリコン膜
からなる第１のゲート絶縁層１３と酸化シリコン膜から
なる第２のゲート絶縁層１４の積層膜で構成され、保持
容量部１１２の容量用絶縁層は、窒化シリコン膜からな
る第１のゲート絶縁層１３の単層膜で構成される。この
画素部を用いたＴＦＴ基板に、図１０に示したしきい値
制御工程を施し、ＭＮＯＳ構造薄膜トランジスタがしき
い値電圧＋１０Ｖのエンハンスメント型の特性を示すよ
うにした後、ＴＦＴ液晶パネルを構成して、駆動周波数
６０Ｈｚにおける表示画質を行った。その結果、第１実
施例の構成の画素部を用いた場合と同様に、保持容量部
が可逆的電荷蓄積特性を示し、しきい値制御工程を経て
も保持容量部の両端に内部電圧が発生しないので、画像
のちらつき(フリッカ)及び残像は生じなかった。In the second embodiment, as in the first embodiment, the gate insulating layer of the thin film transistor 111 is composed of a first gate insulating layer 13 made of a silicon nitride film and a second gate insulating layer 14 made of a silicon oxide film. The capacitance insulating layer of the storage capacitor unit 112 is formed of a single-layer film of the first gate insulating layer 13 made of a silicon nitride film. The TFT substrate using this pixel portion is subjected to the threshold control process shown in FIG. 10 so that the thin film transistor having the MNOS structure exhibits an enhancement type characteristic of a threshold voltage of +10 V, and then a TFT liquid crystal panel is formed. The display image quality at a driving frequency of 60 Hz was obtained. As a result, as in the case of using the pixel portion having the configuration of the first embodiment, the storage capacitor portion exhibits a reversible charge accumulation characteristic, and an internal voltage is generated at both ends of the storage capacitor portion even after the threshold control process. As a result, no flickering or afterimage of the image occurred.
【００２８】尚、本第２実施例の場合、第２のゲート絶
縁層１４と半導体層１５を異なるホトレジストを用いて
別々に加工するため、第１実施例よりも工程数が増え
る。しかし、第２のゲート絶縁層１４を含み構成される
ゲート絶縁層の面積領域が広くなり、前述の第１実施例
のゲート絶縁層の場合よりも絶縁性が高くなるため、絶
縁不良による不良発生率を低減する効果がある。換言す
れば、本発明による液晶表示装置の別の特徴は、容量用
絶縁層の交差部に対応する領域を除く第２のゲート絶縁
層の面積領域は半導体層の投影面積領域よりも広いこと
にあると言える。In the second embodiment, since the second gate insulating layer 14 and the semiconductor layer 15 are separately processed using different photoresists, the number of steps is increased as compared with the first embodiment. However, the area of the gate insulating layer including the second gate insulating layer 14 is increased, and the insulating property is higher than that of the gate insulating layer of the first embodiment. This has the effect of reducing the rate. In other words, another feature of the liquid crystal display device according to the present invention is that the area of the second gate insulating layer except for the area corresponding to the intersection of the capacitor insulating layers is wider than the projected area of the semiconductor layer. It can be said that there is.
【００２９】さらに、第３実施例について説明する。図
６は、本発明による別の実施例の横電界方式アクティブ
マトリクス型液晶表示装置の薄膜トランジスタ及び保持
容量部を示す断面図である。図７は、図６の横電界方式
アクティブマトリクス型液晶表示装置の画素部を示す平
面図である。図８は、図７のＡ−Ａ断面を示す図であ
る。図９は、図７のＢ−Ｂ断面を示す図である。本第３
実施例の第１実施例及び第２実施例と異なる点は、保持
容量部を窒化シリコン膜からなる保護性絶縁膜１９の部
位にて構成する所にある。Next, a third embodiment will be described. FIG. 6 is a cross-sectional view showing a thin film transistor and a storage capacitor of an in-plane switching mode active matrix liquid crystal display device according to another embodiment of the present invention. FIG. 7 is a plan view showing a pixel portion of the in-plane switching mode active matrix liquid crystal display device of FIG. FIG. 8 is a diagram showing an AA cross section of FIG. FIG. 9 is a diagram showing a BB cross section of FIG. Book 3
The difference between the first embodiment and the second embodiment is that the storage capacitor portion is constituted by the portion of the protective insulating film 19 made of a silicon nitride film.
【００３０】即ち、ゲート電極１２上の第１のゲート絶
縁層１３と第２のゲート絶縁層１４に開けられたコンタ
クトホールを介して、ゲート電極１２に電気的に接続し
た保持容量下部電極４１(ゲート電極１２に相当するも
のである)と、ソース電極１８上の保護性絶縁膜１９に
開けられたコンタクトホールを介して、ソース電極１８
に電気的に接続した保持容量上部電極４２( ソース電極
１８に相当するものである)とを形成し、 保持容量下部
電極４１と保持容量上部電極４２との間の交差部に、可
逆的電荷蓄積特性を示す容量用絶縁層としての窒化シリ
コン膜からなる保護性絶縁膜１９を構成しているもので
ある。That is, the storage capacitor lower electrode 41 (electrically connected to the gate electrode 12 through a contact hole formed in the first gate insulating layer 13 and the second gate insulating layer 14 on the gate electrode 12. The source electrode 18 through a contact hole formed in the protective insulating film 19 on the source electrode 18.
And a storage capacitor upper electrode 42 (corresponding to the source electrode 18) electrically connected to the storage capacitor upper electrode 42, and a reversible electric charge is stored at an intersection between the storage capacitor lower electrode 41 and the storage capacitor upper electrode 42. The protective insulating film 19 made of a silicon nitride film as a capacitor insulating layer exhibiting characteristics is formed.
【００３１】上記薄膜トランジスタ及び保持容量部は、
次のようにして作成した。ゲート電極１２，第１のゲー
ト絶縁層１３，第２のゲート絶縁層１４，半導体層１５
までの形成工程は、第２実施例と同じである。 ホトエ
ッチングにより、 ゲート電極１２上の第１のゲート絶
縁層１３及び第２のゲート絶縁層１４を除去してコンタ
クトホールを形成した後、この上にスパッタリング法を
用いて蒸着したＣｒをホトエッチングによりパターニン
グして、ドレイン電極１７，ソース電極１８及び保持容
量下部電極４１が形成される。ソース／ドレイン電極間
のｎ＋型アモルファスシリコン膜をエッチング除去する
ことにより、ドレイン電極１７及びソース電極１８と半
導体層１５の間にコンタクト層１６が形成される。The thin film transistor and the storage capacitor section are
It was created as follows. Gate electrode 12, first gate insulating layer 13, second gate insulating layer 14, semiconductor layer 15
The steps up to this are the same as in the second embodiment. After removing the first gate insulating layer 13 and the second gate insulating layer 14 on the gate electrode 12 by photoetching to form a contact hole, Cr deposited thereon by a sputtering method is photoetched. By patterning, the drain electrode 17, the source electrode 18, and the storage capacitor lower electrode 41 are formed. By etching and removing the n + type amorphous silicon film between the source / drain electrodes, a contact layer 16 is formed between the semiconductor layer 15 and the drain electrode 17 and the source electrode 18.
【００３２】更にこの上に、プラズマＣＶＤ法により堆
積した厚さ５０００(Å)の窒化シリコン膜をホトエッチ
ングによりパターニングして保護性絶縁膜１９を形成す
る。ホトエッチングにより、ソース電極１８上の保護性
絶縁膜１９を除去してコンタクトホールを形成した後、
この上にスパッタリング法を用いて、 膜厚１４０(ｎ
ｍ)のＩＴＯ膜を形成する。このＩＴＯ膜をホトエッチ
ングによりパターニングして、保持容量上部電極４２が
形成される。Further, a 5000 nm thick silicon nitride film deposited by plasma CVD is patterned by photoetching to form a protective insulating film 19. After removing the protective insulating film 19 on the source electrode 18 by photoetching to form a contact hole,
On top of this, a film thickness of 140 (n
m) An ITO film is formed. This ITO film is patterned by photoetching to form the storage capacitor upper electrode 42.
【００３３】これによって、薄膜トランジスタ１１１
と、保持容量下部電極４１と保持容量上部電極４２との
間の交差部に可逆的電荷蓄積特性を示す容量用絶縁層を
有する保持容量部１１２とが完成する。即ち、薄膜トラ
ンジスタ１１１のゲート絶縁層は、窒化シリコン膜から
なる第１のゲート絶縁層１３と酸化シリコン膜からなる
第２のゲート絶縁層１４の積層膜で構成される。また、
保持容量部１１２の容量用絶縁層は、窒化シリコン膜か
らなる保護性絶縁膜１９の単層膜で構成される。Thus, the thin film transistor 111
Then, the storage capacitor portion 112 having a capacitor insulating layer exhibiting reversible charge storage characteristics at the intersection between the storage capacitor lower electrode 41 and the storage capacitor upper electrode 42 is completed. That is, the gate insulating layer of the thin film transistor 111 is formed of a stacked film of the first gate insulating layer 13 made of a silicon nitride film and the second gate insulating layer 14 made of a silicon oxide film. Also,
The capacitance insulating layer of the storage capacitor unit 112 is formed of a single layer of the protective insulating film 19 made of a silicon nitride film.
【００３４】この画素部を用いたＴＦＴ基板に、図１０
に示したしきい値制御工程を施し、ＭＮＯＳ構造薄膜ト
ランジスタがしきい値電圧＋１０Ｖのエンハンスメント
型の特性を示すようにした後、ＴＦＴ液晶パネルを構成
して、駆動周波数６０Ｈｚにおける表示画質を行った。
その結果、第１実施例及び第２実施例の構成の画素部を
用いた場合と同様に、画像のちらつき(フリッカ)及び残
像は生じなかった。これは、窒化シリコン膜からなる保
護性絶縁膜１９の単層膜で構成される保持容量部１１２
が、可逆的電荷蓄積特性を有するため、しきい値制御工
程を経ても該保持容量部の両電極間に内部電圧が発生し
ないためである。本第３実施例も、第１実施例よりも工
程数が増えるが、ゲート絶縁層の第２のゲート絶縁層１
４の面積領域が広くなるため、絶縁不良による不良発生
率を低減する効果がある。FIG. 10 shows a TFT substrate using this pixel portion.
After the threshold control process shown in (1) was performed to make the MNOS thin film transistor exhibit an enhancement-type characteristic with a threshold voltage of +10 V, a TFT liquid crystal panel was formed to perform display image quality at a driving frequency of 60 Hz.
As a result, as in the case of using the pixel units having the configurations of the first embodiment and the second embodiment, no flicker (flicker) and afterimage of the image occurred. This is because the storage capacitor 112 made of a single-layer film of the protective insulating film 19 made of a silicon nitride film.
However, since it has a reversible charge storage characteristic, no internal voltage is generated between both electrodes of the storage capacitor portion even after the threshold control step. The third embodiment also requires more steps than the first embodiment, but the second gate insulating layer 1 of the gate insulating layer
Since the area of the area No. 4 is widened, there is an effect of reducing the rate of occurrence of failure due to insulation failure.
【００３５】ところで、本実施例の容量用ソース電極と
しての保持容量上部電極４２が保護性絶縁膜１９の上に
配置されている構成とするため、図７において、ソース
電極とゲート電極の突起部分との間に、液晶駆動電圧を
印加した場合の保護性絶縁膜１９による電圧降下がなく
なり、液晶駆動電圧を低減する効果がある。即ち、本発
明による液晶表示装置のもう一つ別の特徴は、保持容量
部の容量用絶縁層を、容量用ソース電極を保護する窒化
シリコン膜からなる保護性絶縁膜から形成し、かつ、容
量用ソース電極を、保護性絶縁膜の上に配置する点にあ
る。By the way, since the storage capacitor upper electrode 42 as the source electrode for the capacitor of this embodiment is arranged on the protective insulating film 19, the projection portions of the source electrode and the gate electrode are shown in FIG. There is no voltage drop due to the protective insulating film 19 when a liquid crystal driving voltage is applied between them, and the liquid crystal driving voltage is reduced. That is, another feature of the liquid crystal display device according to the present invention is that the capacitor insulating layer of the storage capacitor portion is formed of a protective insulating film made of a silicon nitride film for protecting the capacitor source electrode, In that the source electrode is disposed on the protective insulating film.
【００３６】以上を纏めれば、本発明による横電界方式
アクティブマトリクス型液晶表示装置の特徴は、しきい
値制御工程において、 (1)薄膜トランジスタでは該薄膜
トランジスタのしきい値電圧がエンハンスメント型に制
御されるように、薄膜トランジスタの交差部を形成する
ゲート絶縁層を、非可逆的電荷蓄積特性を有する「 例え
ば、窒化シリコン膜と酸化シリコン膜との積層体」で構
成し、一方、(2)保持容量部では該保持容量部に電荷蓄
積が生じないように、保持容量部の交差部を形成する容
量用絶縁層を、可逆的電荷蓄積特性を有する「 例えば、
窒化シリコン膜の単層膜」で構成するところにある。Summarizing the above, the characteristics of the in-plane switching mode active matrix type liquid crystal display device according to the present invention are as follows. (1) In the thin film transistor, the threshold voltage of the thin film transistor is controlled to the enhancement type. As described above, the gate insulating layer that forms the intersection of the thin film transistors is composed of “for example, a laminate of a silicon nitride film and a silicon oxide film” having irreversible charge storage characteristics, while (2) the storage capacitor In the portion, the capacitor insulating layer forming the intersection of the storage capacitor portion has a reversible charge storage characteristic so that charge storage does not occur in the storage capacitor portion.
A single-layer film of a silicon nitride film.
【００３７】そして、ＭＮＯＳ構造の薄膜トランジスタ
であれば、薄膜トランジスタのゲート絶縁層を、窒化シ
リコンからなる第１のゲート絶縁層と、該第１のゲート
絶縁層と半導体層との間に介在し該半導体層と同一マス
ク形状であって酸化シリコンからなる第２のゲート絶縁
層との積層体から形成し、保持容量部の容量用絶縁層
を、該第１のゲート絶縁層の単層体から形成するもので
ある。尚、それぞれの絶縁層は、積層体や単層膜の層の
数に限定されるものではない。In the case of the thin film transistor having the MNOS structure, the gate insulating layer of the thin film transistor is formed by interposing a first gate insulating layer made of silicon nitride between the first gate insulating layer and the semiconductor layer. A second gate insulating layer of silicon oxide having the same mask shape as that of the first gate insulating layer, and a capacitor insulating layer of the storage capacitor portion is formed of a single layer of the first gate insulating layer; Things. In addition, each insulating layer is not limited to the number of layers of a stacked body or a single-layer film.
【００３８】[0038]
【発明の効果】本発明のＭＮＯＳ構造薄膜トランジスタ
(ＴＦＴ)及び保持容量部を用いた横電界方式アクティブ
マトリクス型液晶表示装置( または、コモンレス横電界
方式アクティブマトリクス型液晶表示装置)では、 可逆
的電荷蓄積特性を有する保持容量部を用いるために、電
荷蓄積に起因したフリッカ及び残像といった画質不良が
発生せず、表示品質が向上する。According to the present invention, the MNOS thin film transistor of the present invention is provided.
In a lateral electric field type active matrix type liquid crystal display device using a (TFT) and a storage capacitance portion (or a commonless lateral electric field type active matrix type liquid crystal display device), in order to use a storage capacitance portion having reversible charge storage characteristics, Image quality defects such as flicker and afterimage due to charge accumulation do not occur, and display quality is improved.
【図１】本発明による一実施例の横電界方式アクティブ
マトリクス型液晶表示装置の薄膜トランジスタ及び保持
容量部を示す断面図である。FIG. 1 is a cross-sectional view showing a thin film transistor and a storage capacitor of an in-plane switching mode active matrix type liquid crystal display device according to an embodiment of the present invention.
【図２】図１の横電界方式アクティブマトリクス型液晶
表示装置の画素部を示す平面図である。FIG. 2 is a plan view showing a pixel portion of the in-plane switching mode active matrix liquid crystal display device of FIG.
【図３】図２のＡ−Ａ断面を示す図である。FIG. 3 is a diagram showing a cross section taken along line AA of FIG. 2;
【図４】図２のＢ−Ｂ断面を示す図である。FIG. 4 is a view showing a BB cross section of FIG. 2;
【図５】本発明による他の実施例の横電界方式アクティ
ブマトリクス型液晶表示装置の薄膜トランジスタ及び保
持容量部を示す断面図である。FIG. 5 is a cross-sectional view showing a thin film transistor and a storage capacitor of an in-plane switching mode active matrix liquid crystal display device according to another embodiment of the present invention.
【図６】本発明による別の実施例の横電界方式アクティ
ブマトリクス型液晶表示装置の薄膜トランジスタ及び保
持容量部を示す断面図である。FIG. 6 is a cross-sectional view illustrating a thin film transistor and a storage capacitor of an in-plane switching mode active matrix liquid crystal display device according to another embodiment of the present invention.
【図７】図６の横電界方式アクティブマトリクス型液晶
表示装置の画素部を示す平面図である。7 is a plan view showing a pixel portion of the in-plane switching mode active matrix liquid crystal display device of FIG. 6;
【図８】図７のＡ−Ａ断面を示す図である。FIG. 8 is a view showing a cross section taken along line AA of FIG. 7;
【図９】図７のＢ−Ｂ断面を示す図である。FIG. 9 is a view showing a BB cross section of FIG. 7;
【図１０】ＭＮＯＳ構造薄膜トランジスタを用いた横電
界方式アクティブマトリクス型液晶表示装置のしきい値
制御工程を示す図である。FIG. 10 is a diagram showing a threshold control step of an in-plane switching mode active matrix type liquid crystal display device using an MNOS structure thin film transistor.
【図１１】従来技術のＭＮＯＳ構造薄膜トランジスタ及
び保持容量部の断面構造を示す図である。FIG. 11 is a diagram showing a cross-sectional structure of a conventional MNOS thin film transistor and a storage capacitor unit.
１１…ガラス基板、１２…ゲート電極、１３…第１のゲ
ート絶縁層、１４…第２のゲート絶縁層、１５…半導体
層、１６…コンタクト層、１７…ドレイン電極、１８…
ソース電極、１９…保護性絶縁膜、３２…突起部分、４
１…保持容量下部電極、４２…保持容量上部電極、６４
…走査ゲート電極用ショートバー、６５…ドレイン電極
用ショートバー、６６…しきい値制御電圧印加装置、６
７…ＴＦＴ基板、１１１…薄膜トランジスタ、１１２…
保持容量部。11: Glass substrate, 12: Gate electrode, 13: First gate insulating layer, 14: Second gate insulating layer, 15: Semiconductor layer, 16: Contact layer, 17: Drain electrode, 18 ...
Source electrode, 19: protective insulating film, 32: protrusion, 4
1: lower electrode of storage capacitor, 42: upper electrode of storage capacitor, 64
... short bar for scanning gate electrode, 65 ... short bar for drain electrode, 66 ... threshold voltage applying device, 6
7: TFT substrate, 111: thin film transistor, 112:
Storage capacity part.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 若木 政利 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 ──────────────────────────────────────────────────の Continuing from the front page (72) Inventor Masatoshi Wakagi 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Within Hitachi Research Laboratory, Hitachi, Ltd.
Claims (5)
と，ゲート電極と，一方の前記半導体層等と他方の前記
ゲート電極との間を絶縁し且つ該両者間の交差部に発生
する電荷に対して非可逆的電荷蓄積特性を示すゲート絶
縁層と，から成る薄膜トランジスタと、 前記ソース電極に電気的に接続した容量用ソース電極
と，前記ゲート電極に電気的に接続した容量用ゲート電
極と，該容量用ソース電極と該容量用ゲート電極との間
を絶縁し且つ該両電極間の交差部に発生する電荷に対し
て可逆的電荷蓄積特性を示す容量用絶縁層と，から成る
保持容量部と、を具備することを特徴とする横電界方式
アクティブマトリクス型液晶表示装置。An electric charge which insulates between a semiconductor layer, a drain electrode, a source electrode, a gate electrode, one of the semiconductor layers and the other and the other of the gate electrodes, and generates an electric charge at an intersection between the two. A thin film transistor comprising: a gate insulating layer exhibiting irreversible charge storage characteristics with respect to: a capacity source electrode electrically connected to the source electrode; and a capacity gate electrode electrically connected to the gate electrode. A capacitor insulating layer that insulates between the capacitor source electrode and the capacitor gate electrode and exhibits reversible charge storage characteristics with respect to charges generated at the intersection between the two electrodes. And an active matrix type liquid crystal display device.
は、前記ゲート絶縁層が、窒化シリコンからなる第１の
ゲート絶縁層と、該第１のゲート絶縁層と前記半導体層
との間に介在し酸化シリコンからなる第２のゲート絶縁
層との積層体から形成されているＭＮＯＳ構造の薄膜ト
ランジスタであり、 前記保持容量部の前記容量用絶縁層は、前記第１のゲー
ト絶縁層の単層体から形成されていることを特徴とする
横電界方式アクティブマトリクス型液晶表示装置。2. The thin film transistor according to claim 1, wherein the gate insulating layer includes a first gate insulating layer made of silicon nitride, and an oxide film interposed between the first gate insulating layer and the semiconductor layer. An MNOS thin film transistor formed from a stacked body with a second gate insulating layer made of silicon, wherein the capacitor insulating layer of the storage capacitor portion is formed from a single layer of the first gate insulating layer. An in-plane switching mode active matrix liquid crystal display device.
容量用絶縁層は、前記容量用ソース電極を保護する窒化
シリコン膜からなる保護性絶縁膜から形成され、 前記容量用ソース電極は、前記保護性絶縁膜の上に配置
されていることを特徴とする横電界方式アクティブマト
リクス型液晶表示装置。3. The capacitor insulating layer according to claim 1, wherein the capacitor insulating layer of the storage capacitor portion is formed of a protective insulating film made of a silicon nitride film for protecting the capacitor source electrode. An in-plane switching mode active matrix liquid crystal display device, which is disposed on the protective insulating film.
記第２のゲート絶縁層は、前記半導体層と同一マスク形
状であることを特徴とする横電界方式アクティブマトリ
クス型液晶表示装置。4. The in-plane switching mode active matrix liquid crystal display device according to claim 2, wherein the second gate insulating layer of the gate insulating layer has the same mask shape as the semiconductor layer.
記交差部に対応する領域を除く前記第２のゲート絶縁層
の面積領域は、前記半導体層の投影面積領域よりも広い
ことを特徴とする横電界方式アクティブマトリクス型液
晶表示装置。5. The semiconductor device according to claim 2, wherein an area of the second gate insulating layer excluding a region corresponding to the intersection of the capacitor insulating layer is wider than a projected area of the semiconductor layer. An active matrix type liquid crystal display device of a horizontal electric field type.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05926397A JP3427664B2 (en) | 1997-03-13 | 1997-03-13 | Horizontal electric field type active matrix liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05926397A JP3427664B2 (en) | 1997-03-13 | 1997-03-13 | Horizontal electric field type active matrix liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10253982A true JPH10253982A (en) | 1998-09-25 |
| JP3427664B2 JP3427664B2 (en) | 2003-07-22 |
Family
ID=13108321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05926397A Expired - Lifetime JP3427664B2 (en) | 1997-03-13 | 1997-03-13 | Horizontal electric field type active matrix liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3427664B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039802A (en) * | 1998-12-16 | 2000-07-05 | 김영환 | Method for manufacturing lower substrate of thin film transistor liquid crystal display device |
| KR20020022301A (en) * | 2000-09-19 | 2002-03-27 | 주식회사 현대 디스플레이 테크놀로지 | Fringe field switching mode lcd and method for manufacturing |
| KR100658065B1 (en) * | 2000-09-19 | 2006-12-15 | 비오이 하이디스 테크놀로지 주식회사 | Fringe field switching mode lcd and method for manufacturing |
| KR100726132B1 (en) * | 2000-10-31 | 2007-06-12 | 엘지.필립스 엘시디 주식회사 | A method for fabricating array substrate for liquid crystal display device and the same |
| JP2008151826A (en) * | 2006-12-14 | 2008-07-03 | Epson Imaging Devices Corp | Liquid crystal display device and method for manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4344270B2 (en) | 2003-05-30 | 2009-10-14 | セイコーエプソン株式会社 | Manufacturing method of liquid crystal display device |
-
1997
- 1997-03-13 JP JP05926397A patent/JP3427664B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039802A (en) * | 1998-12-16 | 2000-07-05 | 김영환 | Method for manufacturing lower substrate of thin film transistor liquid crystal display device |
| KR20020022301A (en) * | 2000-09-19 | 2002-03-27 | 주식회사 현대 디스플레이 테크놀로지 | Fringe field switching mode lcd and method for manufacturing |
| KR100658065B1 (en) * | 2000-09-19 | 2006-12-15 | 비오이 하이디스 테크놀로지 주식회사 | Fringe field switching mode lcd and method for manufacturing |
| KR100726132B1 (en) * | 2000-10-31 | 2007-06-12 | 엘지.필립스 엘시디 주식회사 | A method for fabricating array substrate for liquid crystal display device and the same |
| JP2008151826A (en) * | 2006-12-14 | 2008-07-03 | Epson Imaging Devices Corp | Liquid crystal display device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3427664B2 (en) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075580A (en) | Active matrix type liquid crystal display apparatus with conductive light shield element | |
| US5724107A (en) | Liquid crystal display with transparent storage capacitors for holding electric charges | |
| KR100250093B1 (en) | Active matrix substrate and method for producing the same | |
| JP3204989B2 (en) | Active matrix type liquid crystal display | |
| US20010045996A1 (en) | Active matrix substrate and producing method of the same | |
| JPH1115022A (en) | Liquid crystal display device and manufacturing method therefor | |
| JP3454340B2 (en) | Liquid crystal display | |
| JP3194873B2 (en) | Active matrix type liquid crystal display device and driving method thereof | |
| KR960014824B1 (en) | Active matrix liquid crystal display apparatus | |
| KR20020009144A (en) | liquid crystal display device | |
| JPH04335617A (en) | Active matrix substrate | |
| US7133088B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JPH04326329A (en) | Liquid crystal display device and its manufacture | |
| JP3427664B2 (en) | Horizontal electric field type active matrix liquid crystal display | |
| US5875009A (en) | Sequential staggered type thin film transistor | |
| JP2960268B2 (en) | Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display | |
| JPH06230414A (en) | Liquid crystal display element | |
| JP4297574B2 (en) | Liquid crystal display | |
| JP3086142B2 (en) | Liquid crystal display | |
| JP2002296619A (en) | Active matrix type display device | |
| JP2862739B2 (en) | Liquid crystal display | |
| CN1312513C (en) | Liquid crystal device, method for producing the liquid crystal device, and electronic apparatus | |
| JP2690404B2 (en) | Active matrix substrate | |
| JPH04268536A (en) | Active matrix substrate and production thereof | |
| JPH09269503A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |