JPH10253713A - Measuring circuit for variable delay circuit - Google Patents
Measuring circuit for variable delay circuitInfo
- Publication number
- JPH10253713A JPH10253713A JP9053453A JP5345397A JPH10253713A JP H10253713 A JPH10253713 A JP H10253713A JP 9053453 A JP9053453 A JP 9053453A JP 5345397 A JP5345397 A JP 5345397A JP H10253713 A JPH10253713 A JP H10253713A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- variable delay
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は可変遅延回路の測定
回路に関し、特にECL回路形式の可変遅延回路の測定
回路に関する。The present invention relates to a measuring circuit for a variable delay circuit, and more particularly to a measuring circuit for a variable delay circuit of the ECL circuit type.
【0002】[0002]
【従来の技術】従来から、遅延時間を可変することがで
きる可変遅延回路は、測定器などを中心として使用され
てきている。このような従来の可変遅延回路としては、
例えば特開平6−21789号公報に記載されている遅
延回路の発明に同様の回路が掲げられている。2. Description of the Related Art Conventionally, a variable delay circuit capable of varying a delay time has been used mainly for measuring instruments and the like. As such a conventional variable delay circuit,
For example, a similar circuit is disclosed in the invention of a delay circuit described in Japanese Patent Application Laid-Open No. Hei 6-21789.
【0003】図4は、従来例における可変遅延回路の構
成を示すブロック図であり、上記公報に記載された遅延
回路を、本発明と比較して説明が容易となるように書き
直したものである。図4に示した遅延回路1は、ランプ
波形発生回路5と、リファレンス電圧発生回路6と、ラ
ンプ波形発生回路5およびリファレンス電圧発生回路6
から出力される波形を比較する比較器7とを有する構成
となっている。FIG. 4 is a block diagram showing the configuration of a conventional variable delay circuit. The delay circuit described in the above publication is rewritten so as to be easier to explain than the present invention. . The delay circuit 1 shown in FIG. 4 includes a ramp waveform generation circuit 5, a reference voltage generation circuit 6, a ramp waveform generation circuit 5, and a reference voltage generation circuit 6.
And a comparator 7 for comparing the waveforms output from.
【0004】ランプ波形発生回路5の出力波形は、なま
った波形である。リファレンス電圧発生回路6は、外部
からの制御信号であるS0〜S3によって16段階に可
変しうるリファレンス電圧を発生する。ランプ波形発生
回路5の出力とリファレンス電圧発生回路6の出力とを
比較器7に入力した場合に、比較器7は双方の電圧差に
よって出力を変化させる。[0004] The output waveform of the ramp waveform generation circuit 5 is a blunt waveform. The reference voltage generation circuit 6 generates a reference voltage that can be varied in 16 steps according to S0 to S3, which are external control signals. When the output of the ramp waveform generation circuit 5 and the output of the reference voltage generation circuit 6 are input to the comparator 7, the comparator 7 changes the output according to the voltage difference between the two.
【0005】例えば、ランプ波形発生回路5の出力電圧
がリファレンス電圧発生回路6の出力電圧よりも高い場
合には、比較器7はハイレベルを出力する。逆に、ラン
プ波形発生回路5の出力電圧がリファレンス電圧発生回
路6の出力電圧よりも低い場合には、比較器7はロウレ
ベルを出力する。このような関係において、外部からの
制御信号S0〜S3を用いてリファレンス電圧の設定電
位を変化させることによって、遅延時間を変化させるこ
とができる。[0005] For example, when the output voltage of the ramp waveform generating circuit 5 is higher than the output voltage of the reference voltage generating circuit 6, the comparator 7 outputs a high level. Conversely, when the output voltage of the ramp waveform generation circuit 5 is lower than the output voltage of the reference voltage generation circuit 6, the comparator 7 outputs a low level. In such a relationship, the delay time can be changed by changing the set potential of the reference voltage using the external control signals S0 to S3.
【0006】図5は、図4に示した可変遅延回路の動作
を示す信号波形図である。図5に示したように、リファ
レンス電圧が高い電位aに設定された場合には、ランプ
波形の出力がハイレベルからロウレベルに変化するのに
伴って、時刻t1においてランプ波形がリファレンス電
圧を横切り、短い時間でリファレンス電圧を横切ること
となり、遅延時間は短くなる。一方、リファレンス電圧
が低い電位bに設定された場合には、ランプ波形の出力
がハイレベルからロウレベルに変化するのに伴って、時
刻t2においてランプ波形がリファレンス電圧を横切
り、長い時間でリファレンス電圧を横切ることとなり、
リファレンス電圧がaの場合と比較して遅延時間はΔt
pdだけ長くなる。FIG. 5 is a signal waveform diagram representing an operation of the variable delay circuit shown in FIG. As shown in FIG. 5, when the reference voltage is set to the high potential a, the ramp waveform crosses the reference voltage at time t1 as the output of the ramp waveform changes from the high level to the low level, The reference voltage is crossed in a short time, and the delay time is reduced. On the other hand, when the reference voltage is set to the low potential b, the ramp waveform crosses the reference voltage at time t2 as the output of the ramp waveform changes from the high level to the low level, and the reference voltage is changed for a long time. Will cross,
The delay time is Δt compared to the case where the reference voltage is a.
It will be longer by pd.
【0007】このように、リファレンス電圧を変化させ
ることによって、遅延時間を変化させることが可能とな
る。リファレンス電圧を細かく変化させることができれ
ば最小可変遅延幅も小さくなるが、大体数十mVでほぼ
等間隔に変化させることが一般的である。As described above, the delay time can be changed by changing the reference voltage. If the reference voltage can be finely changed, the minimum variable delay width also becomes small. However, it is general that the reference voltage is changed at approximately equal intervals at about several tens mV.
【0008】近年では最小可変遅延幅が10ps程度の
回路が構成され、ゲートアレイのようなマスタスライス
集積回路にも搭載されている。特に最近では、ゲートア
レイの規模が大きくなるにつれて1つのゲートアレイの
中に搭載される回路の規模も大きくなり、1つのゲート
アレイに多くの可変遅延回路が搭載される場合も多い
が、このような場合における可変遅延回路のテストは、
可変遅延幅が小さいので非常に困難となる。In recent years, a circuit having a minimum variable delay width of about 10 ps has been constructed, and is also mounted on a master slice integrated circuit such as a gate array. In particular, recently, as the size of a gate array increases, the size of a circuit mounted in one gate array also increases, and in many cases, many variable delay circuits are mounted in one gate array. Test of the variable delay circuit in
It becomes very difficult because the variable delay width is small.
【0009】その理由としては、通常LSIテスタを用
いて製品の測定を行って動作の確認を行うが、現状のL
SIテスタにおける遅延時間の測定精度は100ps程
度であり、最小可変遅延幅の10psに対して1桁大き
い状態であるので、このような可変遅延回路の動作確認
は行えないこととなる。可変遅延回路の専用品であるな
らば、専用の治工具を作成し、オシロスコープなどを用
いることで時間をかけて測定することも可能であるが、
ゲートアレイの場合には各品種毎に治工具を作成する必
要があり、また可変遅延回路を含む内部の論理回路を動
作させて測定する必要があるので、測定も複雑になり、
測定に関するコストが非常に増大化してしまう。The reason for this is that, usually, the operation is confirmed by measuring the product using an LSI tester.
Since the measurement accuracy of the delay time in the SI tester is about 100 ps, which is one digit larger than the minimum variable delay width of 10 ps, the operation of such a variable delay circuit cannot be confirmed. If it is a dedicated product for the variable delay circuit, it is possible to create a dedicated jig and tool and use an oscilloscope etc. to take time to measure,
In the case of a gate array, it is necessary to create jigs and tools for each type, and it is necessary to operate an internal logic circuit including a variable delay circuit for measurement, so the measurement becomes complicated,
The cost of the measurement is greatly increased.
【0010】図6は、従来例におけるリファレンス電圧
を測定する可変遅延回路の構成を示すブロック図であ
り、上述したように遅延時間を測定する代わりにリファ
レンス電圧を測定するものである。FIG. 6 is a block diagram showing the configuration of a conventional variable delay circuit for measuring a reference voltage, which measures a reference voltage instead of measuring a delay time as described above.
【0011】図6に示した可変遅延回路は、図5に示し
た遅延回路と同様であるが、リファレンス電圧発生回路
6の出力電圧をTEST端子にも引き出すことによっ
て、リファレンス電圧の測定を可能とする。この回路で
は、リファレンス電圧が外部からの制御信号に伴って確
実に変化することをLSIテスタ上で確かめる。通常の
LSIテスタにおいては、電圧測定の精度はμVのオー
ダーであるので、精度的には問題はなくなる。The variable delay circuit shown in FIG. 6 is the same as the delay circuit shown in FIG. 5, except that the reference voltage can be measured by drawing the output voltage of the reference voltage generation circuit 6 to the TEST terminal. I do. In this circuit, it is confirmed on an LSI tester that the reference voltage surely changes with an external control signal. In a normal LSI tester, the accuracy of voltage measurement is on the order of μV, so there is no problem in accuracy.
【0012】しかしながら、この方式においてもいくつ
かの欠点が存在する。まず、通常はごく近傍の比較器に
のみ配線されるリファレンス信号を、周辺部のパッドま
で引き出す必要があるということである。実際の使用状
態において、この引き出し配線に周囲の信号からのノイ
ズがのる恐れがあり、リファレンス電位に影響を与え
て、遅延時間が変動してしまう可能性がある。特に周辺
部のパッドがボンディングされてパッケージに引き出さ
れている場合には、パッケージの隣接配線に発生するク
ロストークによって、より大きなノイズがのる可能性が
ある。However, there are some disadvantages in this method as well. First, it is necessary to extract a reference signal, which is usually routed only to a comparator in the immediate vicinity, to a peripheral pad. In an actual use state, there is a possibility that noise from surrounding signals may be put on this lead-out wiring, which may affect the reference potential and cause a delay time to fluctuate. In particular, in the case where the peripheral pads are bonded to and pulled out to the package, there is a possibility that larger noise may be generated due to crosstalk generated in the adjacent wiring of the package.
【0013】したがって、まずパッドの近くに可変遅延
回路を配置する必要があり、かつボンディングされない
パッドにリファレンス信号を引き出す必要がある。ボン
ディングされないパッドがない場合には、例えばその品
種のみを特殊な回路としてボンディングしないようにす
る必要がある。しかも顧客によっては搭載回路の数や位
置が異なるので、最悪の場合には、各品種毎に組立を変
更する必要が生じ、ゲートアレイとしてはコスト的にも
増大するという問題が発生する。Therefore, first, it is necessary to arrange a variable delay circuit near the pad, and it is necessary to extract a reference signal to a pad that is not bonded. If there is no pad that is not bonded, it is necessary to prevent, for example, only that type from bonding as a special circuit. In addition, since the number and positions of the mounted circuits differ depending on the customer, in the worst case, it is necessary to change the assembly for each product type, which causes a problem that the cost increases as a gate array.
【0014】また、可変遅延回路の数だけリファレンス
電圧発生回路が存在するので、テストを行おうとすると
その数だけパッドが必要となる。したがって、その分だ
け入出力回路の数を減らしてパッドとして使用しなけれ
ばならない。例えば可変遅延回路を8個使用している場
合には8個のパッドを必要とし、16個使用している場
合には16個のパッドが必要となり、貴重な入出力回路
を使用してしまうこととなる。Also, since there are as many reference voltage generating circuits as the number of variable delay circuits, pads are required by that number to perform a test. Therefore, the number of input / output circuits must be reduced accordingly and used as pads. For example, when eight variable delay circuits are used, eight pads are required. When sixteen variable delay circuits are used, 16 pads are required, and a valuable input / output circuit is used. Becomes
【0015】[0015]
【発明が解決しようとする課題】第1の問題点は、従来
の可変遅延回路では動作の確認が困難であるということ
である。その理由は、可変遅延回路の遅延幅がLSIテ
スタの分解能よりも小さいからである。The first problem is that it is difficult to confirm the operation of the conventional variable delay circuit. The reason is that the delay width of the variable delay circuit is smaller than the resolution of the LSI tester.
【0016】第2の問題点は、可変遅延回路の動作確認
を行う代わりにリファレンス電圧発生回路の電圧を測定
する方法では、テスト用に可変遅延回路と同数のパッド
が必要となり、パッド数と同数すなわち可変遅延回路と
同数の入出力回路を減らさなくてはならないということ
である。その理由は、各リファレンス電圧発生回路の電
圧をパッドまで各々引き出す必要があるからである。The second problem is that in the method of measuring the voltage of the reference voltage generating circuit instead of confirming the operation of the variable delay circuit, the same number of pads as the number of the variable delay circuits are required for the test, and That is, the same number of input / output circuits as variable delay circuits must be reduced. The reason is that it is necessary to draw the voltage of each reference voltage generating circuit to the pad.
【0017】本発明の目的は、従来困難であった可変遅
延回路の動作確認を行う際に、入出力回路の減少数を測
定する可変遅延回路の数よりも少なくすることにある。An object of the present invention is to make the number of input / output circuits smaller than the number of variable delay circuits for measuring the number of input / output circuits when confirming the operation of the variable delay circuit, which has been difficult in the past.
【0018】[0018]
【課題を解決するための手段】上記目的を達成するため
に本発明の可変遅延回路の測定回路は、ランプ波形発生
回路とリファレンス電圧発生回路とをそれぞれが備える
複数の可変遅延回路と、比較回路とを有する可変遅延回
路の測定回路であって、前記比較回路が、前記可変遅延
回路と同数の選択機能付き比較器と、論理和回路とを備
え、該選択機能付き比較器のそれぞれが、前記リファレ
ンス電圧発生回路のそれぞれの出力である内部リファレ
ンス電圧と当該比較回路に外部から入力される外部リフ
ァレンス電圧との値を比較して、比較した結果を該論理
和回路に出力し、該論理和回路が、該選択機能付き比較
器の出力結果を論理和して外部端子に出力する。In order to achieve the above object, a measuring circuit for a variable delay circuit according to the present invention comprises a plurality of variable delay circuits each having a ramp waveform generation circuit and a reference voltage generation circuit, and a comparison circuit. A measurement circuit for a variable delay circuit having: a comparison circuit, comprising the same number of comparators with a selection function as the variable delay circuit, and an OR circuit; each of the comparators with a selection function, The value of the internal reference voltage, which is the output of each reference voltage generation circuit, is compared with the value of an external reference voltage externally input to the comparison circuit, and the result of the comparison is output to the OR circuit. Outputs a logical sum of the output result of the comparator with the selection function to an external terminal.
【0019】上記本発明の可変遅延回路の測定回路は、
前記選択機能付き比較器が、前記内部リファレンス電圧
値が前記外部リファレンス電圧値よりも高いときには、
前記外部端子に第1の論理レベルを出力し、該内部リフ
ァレンス電圧値が該外部リファレンス電圧値よりも低い
ときには、該外部端子に第2の論理レベルを出力し、該
内部リファレンス電圧値と該外部リファレンス電圧値と
が同電位であるときには、該外部端子に該第1の論理レ
ベルと該第2の論理レベルとの間の第3の論理レベルを
出力する。The measuring circuit for the variable delay circuit according to the present invention is
The comparator with the selection function, when the internal reference voltage value is higher than the external reference voltage value,
A first logic level is output to the external terminal, and when the internal reference voltage value is lower than the external reference voltage value, a second logic level is output to the external terminal to output the internal reference voltage value and the external logic level. When the reference voltage value has the same potential, a third logic level between the first logic level and the second logic level is output to the external terminal.
【0020】また、上記本発明の可変遅延回路の測定回
路は、前記選択機能付き比較器のうちの1つが、他の該
選択機能付き比較器とは異なる論理レベルの選択信号を
入力して選択されたときに、前記内部リファレンス電圧
値および前記外部リファレンス電圧値とを比較して、比
較した結果を前記論理和回路に出力し、該選択信号によ
って選択されない該選択機能付き比較器が、該内部リフ
ァレンス電圧値および該外部リファレンス電圧値にかか
わらず、該論理和回路に前記第1の論理レベルを出力す
ることができる。In the measuring circuit for a variable delay circuit according to the present invention, one of the comparators with a selection function receives a selection signal having a logic level different from that of the other comparators with a selection function to select the comparator. The internal reference voltage value and the external reference voltage value are compared with each other, and the comparison result is output to the OR circuit. The first logic level can be output to the OR circuit regardless of the reference voltage value and the external reference voltage value.
【0021】このように、複数ある可変遅延回路の動作
確認を、可変遅延回路と同数の選択機能付き比較器およ
び1つの論理和回路を用いて行うことによって、テスト
用外部端子の数を従来よりも少なくすることが可能とな
る。As described above, by confirming the operation of the plurality of variable delay circuits by using the same number of comparators with a selection function and one OR circuit as the number of the variable delay circuits, the number of test external terminals can be reduced as compared with the prior art. Can also be reduced.
【0022】[0022]
【発明の実施の形態】次に発明の実施の形態について図
面を参照して説明する。Embodiments of the present invention will now be described with reference to the drawings.
【0023】図1は、本発明の一実施の形態における可
変遅延回路の測定回路の概略構成を示す図である。図1
に示した測定回路は、複数の可変遅延回路1から引き出
された内部リファレンス電圧TEST0を比較回路2に
入力する。比較回路2は、選択信号SELによって選択
された可変遅延回路1のリファレンス電圧TEST0と
外部から与えられる共通の外部リファレンス電圧ref
とを比較し、その結果を外部のTEST端子に出力す
る。この結果をLSIテスタを用いて測定することによ
って、選択した可変遅延回路1の動作を確認する。FIG. 1 is a diagram showing a schematic configuration of a measuring circuit of a variable delay circuit according to an embodiment of the present invention. FIG.
1 inputs the internal reference voltage TEST0 extracted from the plurality of variable delay circuits 1 to the comparison circuit 2. The comparison circuit 2 includes a reference voltage TEST0 of the variable delay circuit 1 selected by the selection signal SEL and a common external reference voltage ref externally supplied.
And outputs the result to an external TEST terminal. The operation of the selected variable delay circuit 1 is confirmed by measuring this result using an LSI tester.
【0024】[0024]
【実施例】図2は、本発明の一実施例における可変遅延
回路の測定回路の構成を示すブロック図である。図2に
示した測定回路は、図1に示した可変遅延回路の測定回
路を示している。可変遅延回路1は、図6に示した従来
例における可変遅延回路と同様に、ランプ波形発生回路
5と、リファレンス電圧発生回路6と、比較器7とを有
する構成となっている。比較回路2は、可変遅延回路1
と同数の選択機能付き比較器3と、OR回路4とを有す
る構成となっている。FIG. 2 is a block diagram showing a configuration of a measuring circuit of a variable delay circuit according to an embodiment of the present invention. The measurement circuit shown in FIG. 2 shows the measurement circuit of the variable delay circuit shown in FIG. The variable delay circuit 1 has a configuration including a ramp waveform generation circuit 5, a reference voltage generation circuit 6, and a comparator 7, similarly to the variable delay circuit in the conventional example shown in FIG. The comparison circuit 2 includes a variable delay circuit 1
And the same number of comparators 3 with selection functions and OR circuits 4.
【0025】このような構成において、可変遅延回路1
は、リファレンス電圧をTEST0信号として出力す
る。選択機能付き比較器3はリファレンス電圧TEST
0と外部から入力される外部リファレンス電圧refと
を入力し、選択信号SELのレベルによって選択された
ときに、リファレンス電圧TEST0と外部リファレン
ス電圧refとを比較して出力信号OUT2として出力
する。OR回路4は、全ての選択機能付き比較器3の出
力OUT2を入力して、それらの論理和を外部出力端子
TESTに出力する。そして、TEST端子の電位を外
部から測定することによって、可変遅延回路の動作を確
認する。In such a configuration, the variable delay circuit 1
Outputs a reference voltage as a TEST0 signal. The comparator 3 with the selection function uses the reference voltage TEST
0 and an external reference voltage ref input from the outside are input, and when selected by the level of the selection signal SEL, the reference voltage TEST0 and the external reference voltage ref are compared and output as an output signal OUT2. The OR circuit 4 receives the outputs OUT2 of all the comparators with selection functions 3 and outputs a logical sum of the outputs to the external output terminal TEST. Then, the operation of the variable delay circuit is confirmed by externally measuring the potential of the TEST terminal.
【0026】OR回路4の入力数については通常8入力
程度までは問題なく動作するので、1個のOR回路4で
8個の可変遅延回路の動作確認を行うことができる。8
個の可変遅延回路の動作確認を行うためには、選択機能
付き比較器3も8個必要となる。8個の選択機能付き比
較器3を制御するためには8本の選択信号SELが必要
となるが、図示しない選択信号生成回路を用いれば、外
部端子から3ビットの入力で8本の選択信号SELを生
成することができる。Since the number of inputs of the OR circuit 4 normally operates without any problem up to about eight inputs, the operation of eight variable delay circuits can be confirmed by one OR circuit 4. 8
In order to confirm the operation of the variable delay circuits, eight comparators 3 with a selection function are required. In order to control eight comparators 3 with selection functions, eight selection signals SEL are required. However, if a selection signal generation circuit (not shown) is used, three selection signals can be input from an external terminal by three bits. The SEL can be generated.
【0027】図3は、図2に示した選択機能付き比較器
の構成を示す回路図である。図3に示した選択機能付き
比較器は、NPNバイポーラトランジスタ(以下、単に
トランジスタと記述する)8〜11と、定電流源12
と、抵抗13,14とを有する構成となっている。トラ
ンジスタ8のベースはリファレンス電圧TEST0に接
続され、エミッタはトランジスタ9,11のエミッタに
接続され、コレクタはトランジスタ11のコレクタおよ
びトランジスタ10のベースに接続されている。トラン
ジスタ9のベースは外部リファレンス電圧refに接続
され、エミッタはトランジスタ8,11のエミッタに接
続され、コレクタは高位側電源GNDに接続されてい
る。トランジスタ10のベースはトランジスタ8,11
のコレクタに接続され、エミッタは出力端子OUT2に
接続され、コレクタは高位側電源GNDに接続されてい
る。トランジスタ11のベースは選択信号SELに接続
され、エミッタはトランジスタ8,9のエミッタに接続
され、コレクタはトランジスタ8のコレクタおよびトラ
ンジスタ10のベースに接続されている。定電流源12
の一方の端子はトランジスタ8,9,11のエミッタに
接続され、他方の端子は低位側電源VEEに接続されてい
る。抵抗13の一方の端子はトランジスタ8,11のコ
レクタおよびトランジスタ10のベースに接続され、他
方の端子は高位側電源GNDに接続されている。抵抗1
4の一方の端子はトランジスタ10のエミッタおよび出
力端子OUT2に接続され、他方の端子は低位側電源V
EEに接続されている。FIG. 3 is a circuit diagram showing a configuration of the comparator with a selection function shown in FIG. The comparator with the selection function shown in FIG. 3 includes NPN bipolar transistors (hereinafter simply referred to as transistors) 8 to 11 and a constant current source 12.
And resistors 13 and 14. The base of the transistor 8 is connected to the reference voltage TEST0, the emitter is connected to the emitters of the transistors 9, 11, and the collector is connected to the collector of the transistor 11 and the base of the transistor 10. The base of the transistor 9 is connected to the external reference voltage ref, the emitter is connected to the emitters of the transistors 8 and 11, and the collector is connected to the higher power supply GND. Transistor 10 has bases of transistors 8 and 11
, The emitter is connected to the output terminal OUT2, and the collector is connected to the higher power supply GND. The base of the transistor 11 is connected to the selection signal SEL, the emitter is connected to the emitters of the transistors 8 and 9, and the collector is connected to the collector of the transistor 8 and the base of the transistor 10. Constant current source 12
Is connected to the emitters of the transistors 8, 9, and 11, and the other terminal is connected to the lower power supply VEE. One terminal of the resistor 13 is connected to the collectors of the transistors 8 and 11 and the base of the transistor 10, and the other terminal is connected to the higher power supply GND. Resistance 1
4 has one terminal connected to the emitter of the transistor 10 and the output terminal OUT2, and the other terminal connected to the lower power supply V.
Connected to EE.
【0028】図3に示した選択機能付き比較器の動作を
説明する。選択信号SELがハイレベルである場合に
は、選択機能付き比較器3は選択されていない状態とな
る。このため、リファレンス電圧TEST0および外部
リファレンス電圧refの値に関わりなく、定電流源1
2の電流は高位側電源GNDから抵抗13およびトラン
ジスタ11を流れる。したがって、抵抗13の電位降下
によって、出力端子OUT2にロウレベルが出力され
る。The operation of the comparator with a selection function shown in FIG. 3 will be described. When the selection signal SEL is at a high level, the comparator with selection function 3 is not selected. Therefore, regardless of the values of the reference voltage TEST0 and the external reference voltage ref, the constant current source 1
The current 2 flows from the higher power supply GND through the resistor 13 and the transistor 11. Therefore, a low level is output to the output terminal OUT2 due to the potential drop of the resistor 13.
【0029】一方、選択信号SELがロウレベルである
場合には、選択機能付き比較器3は選択されている状態
となる。このため、リファレンス電圧TEST0と外部
リファレンス電圧refとのうちの電圧値が高い方にベ
ースが接続されているトランジスタに定電流源12の電
流が流れる。On the other hand, when the selection signal SEL is at a low level, the comparator with selection function 3 is in a selected state. For this reason, the current of the constant current source 12 flows through the transistor whose base is connected to the higher one of the reference voltage TEST0 and the external reference voltage ref.
【0030】例えば、リファレンス電圧TEST0の方
が高ければ、定電流源12の電流は高位側電源GNDか
ら抵抗13およびトランジスタ8を流れ、抵抗13の電
位降下によって、出力端子OUT2にロウレベルが出力
される。また、外部リファレンス電圧refの方が高け
れば、定電流源12の電流は高位側電源GNDからトラ
ンジスタ9を流れる。このため、抵抗13には電流がほ
とんど流れないので電位降下がなく、トランジスタ10
のベース電位は高位側電源GNDの値に近くなる。した
がって、出力端子OUT2にハイレベルが出力される。
さらに、リファレンス電圧TEST0と外部リファレン
ス電圧refとがほぼ同電位である場合には、定電流源
12の電流はトランジスタ8およびトランジスタ9の両
方にほぼ半分づつ流れることとなる。したがって、この
場合には出力端子OUT2にはハイレベルとロウレベル
の中間電位が出力される。For example, if the reference voltage TEST0 is higher, the current of the constant current source 12 flows from the higher power supply GND through the resistor 13 and the transistor 8, and a low level is output to the output terminal OUT2 due to the potential drop of the resistor 13. . If the external reference voltage ref is higher, the current of the constant current source 12 flows through the transistor 9 from the higher power supply GND. Therefore, almost no current flows through the resistor 13, so that there is no potential drop and the transistor 10
Becomes closer to the value of the higher power supply GND. Therefore, a high level is output to the output terminal OUT2.
Further, when the reference voltage TEST0 and the external reference voltage ref have substantially the same potential, the current of the constant current source 12 flows through both the transistors 8 and 9 almost by half. Therefore, in this case, an intermediate potential between the high level and the low level is output to the output terminal OUT2.
【0031】実際のテストにおいては、複数の選択機能
付き比較器3のうちの1つのみに入力する選択信号SE
Lをロウレベルにし、残りの選択機能付き比較器3に入
力する選択信号SELを全てハイレベルにする。続い
て、可変遅延回路1の制御端子S0〜S3を所望の状態
に設定する。In an actual test, the selection signal SE input to only one of the plurality of comparators 3 with a selection function is selected.
L is set to low level, and all the selection signals SEL input to the remaining comparators 3 with selection function are set to high level. Subsequently, the control terminals S0 to S3 of the variable delay circuit 1 are set to a desired state.
【0032】この時点において、可変遅延回路1が正常
な状態にあれば、リファレンス電圧TEST0は制御端
子S0〜S3によって決定される電位を出力する。この
電位は計算することができる値であるので、TEST0
と同電位の外部リファレンス電圧refを印加すること
によって、選択された選択機能付き比較器3の出力OU
T2は中間レベルとなる。選択されていない選択機能付
き比較器3の出力OUT2はロウレベルであるので、O
R回路4のTEST端子も中間レベルを出力する。した
がって、リファレンス電圧TEST0と同電位の外部リ
ファレンス電圧refを入力したときにTEST端子が
中間レベルを出力すれば、この可変遅延回路1が正常な
動作をしていることを確認することができる。At this time, if the variable delay circuit 1 is in a normal state, the reference voltage TEST0 outputs a potential determined by the control terminals S0 to S3. Since this potential is a value that can be calculated, TEST0
By applying the external reference voltage ref having the same potential as the output OU of the selected comparator with selection function 3
T2 is at an intermediate level. Since the output OUT2 of the comparator with selection function 3 that has not been selected is at a low level,
The TEST terminal of the R circuit 4 also outputs an intermediate level. Therefore, if the TEST terminal outputs an intermediate level when the external reference voltage ref having the same potential as the reference voltage TEST0 is input, it can be confirmed that the variable delay circuit 1 is operating normally.
【0033】従来、通常のデジタル回路では、ハイレベ
ルかロウレベルかのいずれかの値しか使用せず、中間レ
ベルを出力し続けることは、あり得ないことまたは故障
であると判断されてしまっている。このため、ロウかハ
イかの2値しか使用しないデジタル回路においては中間
レベルは利用されていないが、測定に用いること、特に
ECL回路において中間レベルを利用することは、回路
上全く問題がない。Conventionally, ordinary digital circuits use only one of the high level and the low level, and it has been determined that continuous output of the intermediate level is impossible or a failure. . For this reason, an intermediate level is not used in a digital circuit that uses only low or high binary values. However, there is no problem in using the intermediate level in measurement, especially in an ECL circuit.
【0034】一方、可変遅延回路1が正常に動作せず、
内部のリファレンス電位TEST0に異常な値が出力さ
れる場合には、外部リファレンス電圧refに対して選
択機能付き比較器3の出力OUT2はハイレベルまたは
ロウレベルとなるので、OR回路4の出力であるTES
T端子もハイレベルまたはロウレベルとなり、TEST
端子の電圧を測定することによって確認することができ
る。もちろんプロセスばらつきなどの理由によって可変
遅延回路1のリファレンス電圧TEST0が変動するの
で、外部リファレンス電圧refもスイープさせる必要
がある。On the other hand, the variable delay circuit 1 does not operate normally,
When an abnormal value is output to the internal reference potential TEST0, the output OUT2 of the comparator with selection function 3 becomes high level or low level with respect to the external reference voltage ref.
The T terminal also goes high or low, and TEST
It can be confirmed by measuring the voltage of the terminal. Of course, since the reference voltage TEST0 of the variable delay circuit 1 fluctuates due to a process variation or the like, the external reference voltage ref also needs to be swept.
【0035】また、中間レベルの測定がうまくできない
場合には、考えられる外部リファレンス電圧refの最
小値と最大値を印加する。最小値を印加した場合にTE
ST端子にロウレベルが観測され、最大値を印加した場
合にTEST端子にハイレベルが観測されれば、可変遅
延回路1のリファレンス電圧TEST0の値は外部リフ
ァレンス電圧refの最小値と最大値との間にあるとい
うことが確認できるので、可変遅延回路1の動作確認を
行うことができる。同様に、外部リファレンス電圧を高
位側電源GNDから低位側電源VEEに変化させた場合に
は、可変遅延回路1のリファレンス電圧TEST0付近
では選択機能付き比較器3の出力が中間レベルになるの
で、その値を測定しても同じ結果が得られる。When the measurement of the intermediate level cannot be performed well, the minimum value and the maximum value of the conceivable external reference voltage ref are applied. TE is applied when the minimum value is applied.
If a low level is observed at the ST terminal and a high level is observed at the TEST terminal when the maximum value is applied, the value of the reference voltage TEST0 of the variable delay circuit 1 is between the minimum value and the maximum value of the external reference voltage ref. Therefore, the operation of the variable delay circuit 1 can be confirmed. Similarly, when the external reference voltage is changed from the higher power supply GND to the lower power supply VEE, the output of the comparator with selection function 3 becomes an intermediate level near the reference voltage TEST0 of the variable delay circuit 1. The same result is obtained by measuring the value.
【0036】本発明を採用することによって、例えば8
個の可変遅延回路を搭載している場合には、従来では8
個のパッドを必要とするのに対して、本発明では外部リ
ファレンス電圧ref入力に1個、8入力OR回路4の
出力TEST端子に1個、選択機能付き比較器3の選択
信号SELは3ビットで8個の可変遅延回路を制御する
ことができるので、合計5個のパッドでまかなうことが
できる。さらに、16個の可変遅延回路を搭載している
場合には、従来では16個のパッドを必要とするのに対
して、本発明では6個(リファレンス電圧ref入力に
1個、8入力OR回路4の出力TEST端子に2個、選
択信号SELが3ビットで3個)でまかなうことができ
る。By adopting the present invention, for example, 8
In the case where the number of variable delay circuits is
In the present invention, one pad is required for the external reference voltage ref, one is provided for the output TEST terminal of the 8-input OR circuit 4, and the selection signal SEL of the comparator with selection function 3 is 3 bits. Can control eight variable delay circuits, so that a total of five pads can be used. Further, when 16 variable delay circuits are mounted, 16 pads are conventionally required, whereas in the present invention, 6 pads (one for the reference voltage ref input, one for the eight-input OR circuit, 4 output TEST terminals and three selection signals SEL with three bits).
【0037】[0037]
【発明の効果】以上説明したように本発明は、デジタル
回路では通常使用されない中間レベルを使用することに
よって、LSIテスタの分解能よりも小さい遅延幅を持
つ可変遅延回路の動作確認を行う際に、搭載する可変遅
延回路の数よりも少ないパッド数を用いて測定すること
ができ、従来と比較して、入出力回路の減少数を可変遅
延回路の数よりも少なくすることができるという効果を
有する。As described above, the present invention uses an intermediate level which is not normally used in a digital circuit to check the operation of a variable delay circuit having a delay width smaller than the resolution of an LSI tester. Measurement can be performed using a smaller number of pads than the number of mounted variable delay circuits, which has the effect of reducing the number of input / output circuits to be smaller than the number of variable delay circuits, as compared with the conventional case. .
【図1】本発明の一実施の形態における可変遅延回路の
測定回路の概略構成を示す図FIG. 1 is a diagram illustrating a schematic configuration of a measurement circuit of a variable delay circuit according to an embodiment of the present invention;
【図2】本発明の一実施例における可変遅延回路の測定
回路の構成を示すブロック図FIG. 2 is a block diagram showing a configuration of a measurement circuit of the variable delay circuit according to one embodiment of the present invention.
【図3】図2に示した選択機能付き比較器の構成を示す
回路図FIG. 3 is a circuit diagram showing a configuration of a comparator with a selection function shown in FIG. 2;
【図4】従来例における可変遅延回路の構成を示すブロ
ック図FIG. 4 is a block diagram showing a configuration of a variable delay circuit in a conventional example.
【図5】図4に示した可変遅延回路の動作を示す信号波
形図FIG. 5 is a signal waveform diagram showing an operation of the variable delay circuit shown in FIG.
【図6】従来例におけるリファレンス電圧を測定する可
変遅延回路の構成を示すブロック図FIG. 6 is a block diagram showing a configuration of a variable delay circuit for measuring a reference voltage in a conventional example.
1 可変遅延回路 2 比較回路 3 選択機能付き比較器 4 OR回路 5 ランプ波形発生回路 6 リファレンス電圧発生回路 7 比較器 8〜11 NPNバイポーラトランジスタ 12 定電流源 13、14 抵抗 REFERENCE SIGNS LIST 1 variable delay circuit 2 comparison circuit 3 comparator with selection function 4 OR circuit 5 ramp waveform generation circuit 6 reference voltage generation circuit 7 comparator 8 to 11 NPN bipolar transistor 12 constant current source 13, 14 resistance
Claims (3)
発生回路とをそれぞれが備える複数の可変遅延回路と、
比較回路とを有する可変遅延回路の測定回路において、 前記比較回路が、前記可変遅延回路と同数の選択機能付
き比較器と、論理和回路とを備え、 該選択機能付き比較器のそれぞれが、前記リファレンス
電圧発生回路のそれぞれの出力である内部リファレンス
電圧と当該比較回路に外部から入力される外部リファレ
ンス電圧との値を比較して、比較した結果を該論理和回
路に出力し、 該論理和回路が、該選択機能付き比較器の出力結果を論
理和して外部端子に出力することを特徴とする、可変遅
延回路の測定回路。A plurality of variable delay circuits each including a ramp waveform generation circuit and a reference voltage generation circuit;
A measurement circuit for a variable delay circuit having a comparison circuit, wherein the comparison circuit includes the same number of comparators with a selection function as the variable delay circuit, and an OR circuit; and each of the comparators with the selection function is Comparing the value of the internal reference voltage, which is the output of each reference voltage generation circuit, with the value of the external reference voltage externally input to the comparison circuit, and outputting the comparison result to the OR circuit; Wherein a logical sum of an output result of the comparator with a selection function is output to an external terminal.
圧値よりも高いときには、前記外部端子に第1の論理レ
ベルを出力し、 該内部リファレンス電圧値が該外部リファレンス電圧値
よりも低いときには、該外部端子に第2の論理レベルを
出力し、 該内部リファレンス電圧値と該外部リファレンス電圧値
とが同電位であるときには、該外部端子に該第1の論理
レベルと該第2の論理レベルとの間の第3の論理レベル
を出力する、請求項1に記載の可変遅延回路の測定回
路。2. The comparator with a selection function outputs a first logic level to the external terminal when the internal reference voltage value is higher than the external reference voltage value. When the internal reference voltage value is lower than the reference voltage value, the second logical level is output to the external terminal. When the internal reference voltage value and the external reference voltage value are at the same potential, the first logical level is output to the external terminal. 2. The measuring circuit according to claim 1, wherein a third logic level between the second logic level and the second logic level is output.
が、他の該選択機能付き比較器とは異なる論理レベルの
選択信号を入力して選択されたときに、前記内部リファ
レンス電圧値と前記外部リファレンス電圧値とを比較し
て、比較した結果を前記論理和回路に出力し、 該選択信号によって選択されない該選択機能付き比較器
が、該内部リファレンス電圧値および該外部リファレン
ス電圧値にかかわらず、該論理和回路に前記第1の論理
レベルを出力する、請求項2に記載の可変遅延回路の測
定回路。3. When one of the comparators with a selection function is selected by inputting a selection signal of a logic level different from that of the other comparators with a selection function, the internal reference voltage value and Comparing with an external reference voltage value, outputting a result of the comparison to the OR circuit, the comparator with the selection function not selected by the selection signal, regardless of the internal reference voltage value and the external reference voltage value 3. The variable delay circuit measurement circuit according to claim 2, wherein the first logic level is output to the OR circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9053453A JP2976914B2 (en) | 1997-03-07 | 1997-03-07 | Measurement circuit for variable delay circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9053453A JP2976914B2 (en) | 1997-03-07 | 1997-03-07 | Measurement circuit for variable delay circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10253713A true JPH10253713A (en) | 1998-09-25 |
JP2976914B2 JP2976914B2 (en) | 1999-11-10 |
Family
ID=12943287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9053453A Expired - Lifetime JP2976914B2 (en) | 1997-03-07 | 1997-03-07 | Measurement circuit for variable delay circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2976914B2 (en) |
-
1997
- 1997-03-07 JP JP9053453A patent/JP2976914B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2976914B2 (en) | 1999-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
JP3720271B2 (en) | Semiconductor integrated circuit device | |
US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
US5909034A (en) | Electronic device for testing bonding wire integrity | |
JPH0560840A (en) | Pin driver for in-circuit test apparatus | |
JP3169884B2 (en) | Digital-to-analog converter and test method therefor | |
JP3950646B2 (en) | Load current output circuit integrated driver circuit, and pin electronics IC and IC tester having the same | |
JP2976914B2 (en) | Measurement circuit for variable delay circuit | |
US20060170433A1 (en) | Semiconductor test circuit | |
EP1085331A2 (en) | Semiconductor integrated circuit and method of measuring characteristics thereof | |
JP3611690B2 (en) | Semiconductor device | |
JP2002122638A (en) | Semiconductor device and test method therefor | |
US7126326B2 (en) | Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices | |
JP2000165244A (en) | Semiconductor integrated circuit device | |
JP2861657B2 (en) | Semiconductor integrated circuit | |
JP2765508B2 (en) | Semiconductor integrated circuit and test method thereof | |
JP3263231B2 (en) | Semiconductor device and burn-in method thereof | |
JPH0658981A (en) | Current detecting circuit for cmos integrrated circuit | |
JP2853945B2 (en) | Semiconductor integrated circuit device | |
JP2565082B2 (en) | ECL gate array | |
JP2962051B2 (en) | Semiconductor integrated circuit device | |
JP3132635B2 (en) | Test method for semiconductor integrated circuit | |
JPH0529938A (en) | Controller | |
JP2000031798A (en) | Variable delay circuit | |
JPH0660930B2 (en) | Integrated circuit characteristics test method |