JPH10253668A - Current-voltage converter circuit - Google Patents

Current-voltage converter circuit

Info

Publication number
JPH10253668A
JPH10253668A JP5158997A JP5158997A JPH10253668A JP H10253668 A JPH10253668 A JP H10253668A JP 5158997 A JP5158997 A JP 5158997A JP 5158997 A JP5158997 A JP 5158997A JP H10253668 A JPH10253668 A JP H10253668A
Authority
JP
Japan
Prior art keywords
current
signal
resistor
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5158997A
Other languages
Japanese (ja)
Inventor
Sadao Mori
定男 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP5158997A priority Critical patent/JPH10253668A/en
Publication of JPH10253668A publication Critical patent/JPH10253668A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce power consumption by detecting potential difference between both ends of a resistance through which a current signal flows, connecting an analog switch to both ends of the resistance to be opened in the current- voltage conversion and closed in the other cases. SOLUTION: A current signal 100c is sent to a resistance 1c and the potential between both sends thereof is inputted to a difference amplifier 2b and simultaneously controlled by a control signal 102 and a transistor 7. The output of the difference amplifier 2b becomes an output signal 101b through an amplifier 3b and an A/D converter 4b. The control signal 102 turns on the transistor 7 in the normal H level to send the current signal 100c to the resistance 1c and the transistor 7. The control signal 102 is set to the L level in synchronization with the conversion timing of the A/D converter 4b to turn off the transistor 7 and sent the current signal 100c only to the resistance 1c so that the potential difference caused by the voltage drop is subjected to A/D conversion to enable the current-voltage conversion. Thus, the current signal 100c is diverted in the case except for the conversion, the power consumption can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、4〜20mA等の
電流信号を電圧信号に変換する電流電圧変換回路に関
し、特に消費電力の低減が可能な電流電圧変換回路に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current-voltage conversion circuit for converting a current signal of 4 to 20 mA or the like into a voltage signal, and more particularly to a current-voltage conversion circuit capable of reducing power consumption.

【0002】[0002]

【従来の技術】一般に変換器等の電流出力は4〜20m
Aであり、この電流値を測定する場合には電流出力を一
旦電圧値に変換してA/D変換器等により制御回路等に
取り込んでいた。
2. Description of the Related Art Generally, a current output of a converter or the like is 4 to 20 m.
When measuring this current value, the current output was once converted to a voltage value and taken into a control circuit or the like by an A / D converter or the like.

【0003】図5はこのような従来の電流電圧変換回路
の一例を示す構成ブロック図である。図5において1は
抵抗、2は差動増幅器、3は増幅器、4はA/D変換
器、100は変換器等からの電流信号、101は出力信
号である。
FIG. 5 is a configuration block diagram showing an example of such a conventional current-voltage conversion circuit. In FIG. 5, 1 is a resistor, 2 is a differential amplifier, 3 is an amplifier, 4 is an A / D converter, 100 is a current signal from a converter or the like, and 101 is an output signal.

【0004】電流信号100は抵抗1の一端及び差動増
幅器2の一方の入力端子に入力され、抵抗1を流れた電
流信号100は差動増幅器2の他方の入力端子に入力さ
れると共に変換器等(図示せず。)に戻って行く。
A current signal 100 is input to one end of a resistor 1 and one input terminal of a differential amplifier 2. A current signal 100 flowing through the resistor 1 is input to the other input terminal of the differential amplifier 2 and a converter. Etc. (not shown).

【0005】差動増幅器2の出力は増幅器3を介してA
/D変換器4に接続され、A/D変換器4の出力は出力
信号101として上位の制御回路等(図示せず。)に接
続される。
The output of the differential amplifier 2 is supplied to A
The output of the A / D converter 4 is connected as an output signal 101 to a higher-level control circuit or the like (not shown).

【0006】ここで、図5に示す従来例の動作を説明す
る。電流信号100が抵抗1を流れることにより抵抗1
の両端には電圧降下による電位差が生じる。
Now, the operation of the conventional example shown in FIG. 5 will be described. When the current signal 100 flows through the resistor 1, the resistor 1
, A potential difference occurs due to the voltage drop.

【0007】差動増幅器2はこの抵抗1の両端の電位差
を検出して電圧信号として増幅器3に出力する。増幅器
3では後段のA/D変換器4の入力レンジ等に合致する
ように前記電圧信号を適宜増幅してA/D変換器4に供
給する。
The differential amplifier 2 detects a potential difference between both ends of the resistor 1 and outputs it to the amplifier 3 as a voltage signal. The amplifier 3 appropriately amplifies the voltage signal so as to match the input range of the A / D converter 4 at the subsequent stage and supplies the voltage signal to the A / D converter 4.

【0008】A/D変換器4は増幅器3からの出力信号
をディジタル信号に変換して上位の制御回路等に供給す
る。
The A / D converter 4 converts an output signal from the amplifier 3 into a digital signal and supplies it to a higher-level control circuit.

【0009】この結果、抵抗1の両端に生じる電位差を
差動増幅器2で検出することにより電流信号を電圧信号
に変換することができる。
As a result, the current signal can be converted into a voltage signal by detecting the potential difference generated between both ends of the resistor 1 with the differential amplifier 2.

【0010】また、図6は従来の複数チャンネルを有す
る電流電圧変換回路の一例を示す構成ブロック図であ
る。
FIG. 6 is a block diagram showing an example of a conventional current-voltage conversion circuit having a plurality of channels.

【0011】図6において1a及び1bは抵抗、2aは
差動増幅器、3aは増幅器、4aはA/D変換器、5
a,5b,6a及び6bはスイッチ回路、100a及び
100bは変換器等からの電流信号、101aは出力信
号である。
In FIG. 6, 1a and 1b are resistors, 2a is a differential amplifier, 3a is an amplifier, 4a is an A / D converter, 5a
a, 5b, 6a and 6b are switch circuits, 100a and 100b are current signals from a converter or the like, and 101a is an output signal.

【0012】電流信号100aは抵抗1aの一端及びス
イッチ回路5aの一端に入力され、抵抗1aを流れた電
流信号100aはスイッチ回路6aの一端に入力される
と共に変換器等(図示せず。)に戻って行く。
The current signal 100a is input to one end of the resistor 1a and one end of the switch circuit 5a, and the current signal 100a flowing through the resistor 1a is input to one end of the switch circuit 6a and to a converter or the like (not shown). Go back.

【0013】同様に、電流信号100bは抵抗1bの一
端及びスイッチ回路5bの一端に入力され、抵抗1bを
流れた電流信号100bはスイッチ回路6bの一端に入
力されると共に他の変換器等(図示せず。)に戻って行
く。
Similarly, the current signal 100b is input to one end of the resistor 1b and one end of the switch circuit 5b, and the current signal 100b flowing through the resistor 1b is input to one end of the switch circuit 6b and is connected to another converter (see FIG. 1). (Not shown).

【0014】スイッチ回路5aの他端は差動増幅器2a
の一方の入力端子及びスイッチ回路5bの他端に接続さ
れ、スイッチ回路6aの他端は差動増幅器2aの他方の
入力端子及びスイッチ回路6bの他端に接続される。
The other end of the switch circuit 5a is connected to a differential amplifier 2a.
The other end of the switch circuit 6a is connected to the other input terminal of the differential amplifier 2a and the other end of the switch circuit 6b.

【0015】差動増幅器2aの出力は増幅器3aを介し
てA/D変換器4aに接続され、A/D変換器4aの出
力は出力信号101aとして上位の制御回路等(図示せ
ず。)に接続される。
The output of the differential amplifier 2a is connected to an A / D converter 4a via an amplifier 3a, and the output of the A / D converter 4a is output as an output signal 101a to a higher-level control circuit or the like (not shown). Connected.

【0016】ここで、図6に示す従来例の動作を説明す
る。但し、基本動作は図5に示す従来例と同様なので説
明は省略する。
Here, the operation of the conventional example shown in FIG. 6 will be described. However, the basic operation is the same as that of the conventional example shown in FIG.

【0017】電流信号100aを変換する場合にはスイ
ッチ回路5a及び6aを”on”、スイッチ回路5b及
び6bを”off”にして抵抗1aの両端に生じる電位
差を差動増幅器2aで検出する。
When converting the current signal 100a, the switch circuits 5a and 6a are turned "on" and the switch circuits 5b and 6b are turned "off", and the potential difference generated across the resistor 1a is detected by the differential amplifier 2a.

【0018】また、電流信号100bを変換する場合に
はスイッチ回路5a及び6aを”off”、スイッチ回
路5b及び6bを”on”にして抵抗1bの両端に生じ
る電位差を差動増幅器2aで検出する。
When converting the current signal 100b, the switch circuits 5a and 6a are turned "off" and the switch circuits 5b and 6b are turned "on" to detect a potential difference generated between both ends of the resistor 1b by the differential amplifier 2a. .

【0019】この結果、スイッチ回路5a,5b,6a
及び6bを走査して電流信号100a及び100bを順
次電圧信号に変換して行くことが可能になる。即ち、複
数チャンネルの電流信号を電圧信号に変換することが可
能になる。
As a result, the switch circuits 5a, 5b, 6a
And 6b, it is possible to sequentially convert the current signals 100a and 100b into voltage signals. That is, it becomes possible to convert current signals of a plurality of channels into voltage signals.

【0020】[0020]

【発明が解決しようとする課題】しかし、電流信号が4
〜20mAの場合に一般に抵抗1,1a,1b等に用い
られる抵抗は”250Ω”の抵抗であり、入力電流値
が”20mA”の場合には”0.1W”がこの抵抗にお
いて消費されることになる。
However, when the current signal is 4
When the input current value is "20 mA", "0.1 W" is consumed by this resistor when the input current value is "20 mA". become.

【0021】特に、図6に示すような複数チャンネルの
電流電圧変換回路においては、前記消費電力がチャンネ
ル数に応じて増加する。例えば、10チャンネルの電流
電圧変換回路の場合の消費電力”P”は、 P=0.1W×10=1.0W (1) となる。
In particular, in a multi-channel current-voltage conversion circuit as shown in FIG. 6, the power consumption increases in accordance with the number of channels. For example, the power consumption “P” in the case of a 10-channel current-voltage conversion circuit is as follows: P = 0.1 W × 10 = 1.0 W (1)

【0022】このような消費電力により熱が生じて電流
電圧変換回路の温度を上昇させるため、電流電圧変換回
路の動作温度範囲が制限されてしまうと言った問題点が
あった。従って本発明が解決しようとする課題は、消費
電力の低減が可能な電流電圧変換回路を実現することに
ある。
There is a problem that the operating temperature range of the current-voltage conversion circuit is restricted because heat is generated by such power consumption and the temperature of the current-voltage conversion circuit is raised. Therefore, an object of the present invention is to realize a current-voltage conversion circuit capable of reducing power consumption.

【0023】[0023]

【課題を解決するための手段】このような課題を達成す
るために、本発明の第1では、電流信号を電圧信号に変
換する電流電圧変換回路において、前記電流信号を流す
ことによりその両端に電位差を生じさせる抵抗と、前記
電位差を電圧信号として検出する差動増幅器と、前記抵
抗の両端に接続され、電流電圧変換時に開状態なりそれ
以外で閉状態になるアナログスイッチとを備えたことを
特徴とするものである。
According to a first aspect of the present invention, there is provided a current-to-voltage conversion circuit for converting a current signal into a voltage signal. A resistor that generates a potential difference, a differential amplifier that detects the potential difference as a voltage signal, and an analog switch that is connected to both ends of the resistor and that is open during current-voltage conversion and closed otherwise. It is a feature.

【0024】このような課題を達成するために、本発明
の第2では、電流信号を電圧信号に変換する電流電圧変
換回路において、複数の前記電流信号を流すことにより
それぞれの両端に電位差を生じさせる複数の抵抗と、電
位差を電圧信号として検出する差動増幅器と、複数の前
記電位差の一を前記差動増幅器に供給する複数のスイッ
チ回路と前記複数の抵抗の両端にそれぞれ接続され、前
記複数の抵抗に接続された前記複数のスイッチ回路が閉
若しくは開の場合に開状態若しくは閉状態になるアナロ
グスイッチとを備えたことを特徴とするものである。
According to a second aspect of the present invention, there is provided a current-to-voltage conversion circuit for converting a current signal into a voltage signal. A plurality of resistors, a differential amplifier that detects a potential difference as a voltage signal, a plurality of switch circuits that supply one of the plurality of potential differences to the differential amplifier, and a plurality of switches connected to both ends of the plurality of resistors. And an analog switch that is open or closed when the plurality of switch circuits connected to the resistor are closed or open.

【0025】このような課題を達成するために、本発明
の第3では、本発明の第1及び第2において、前記アナ
ログスイッチがトランジスタであることを特徴とするも
のである。
In order to achieve the above object, a third aspect of the present invention is characterized in that in the first and second aspects of the present invention, the analog switch is a transistor.

【0026】このような課題を達成するために、本発明
の第4では、本発明の第1及び第2において、前記アナ
ログスイッチがフォトカプラであることを特徴とするも
のである。
In order to achieve such an object, a fourth aspect of the present invention is characterized in that in the first and second aspects of the present invention, the analog switch is a photocoupler.

【0027】[0027]

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図1は本発明に係る電流電圧変換回路の一実
施例を示す構成ブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration block diagram showing one embodiment of a current-voltage conversion circuit according to the present invention.

【0028】図1において1cは抵抗、2bは差動増幅
器、3bは増幅器、4bはA/D変換器、7はアナログ
スイッチであるトランジスタ、100cは変換器等から
の電流信号、101bは出力信号、102は制御信号で
ある。
In FIG. 1, 1c is a resistor, 2b is a differential amplifier, 3b is an amplifier, 4b is an A / D converter, 7 is a transistor which is an analog switch, 100c is a current signal from a converter or the like, and 101b is an output signal. , 102 are control signals.

【0029】電流信号100cは抵抗1cの一端、差動
増幅器2bの一方の入力端子及びトランジスタ7のコレ
クタに入力され、抵抗1cを流れた電流信号100cは
差動増幅器2bの他方の入力端子及びトランジスタ7の
エミッタに入力されると共に変換器等(図示せず。)に
戻って行く。また、制御信号102はトランジスタ7の
ベースに入力される。
The current signal 100c is input to one end of the resistor 1c, one input terminal of the differential amplifier 2b and the collector of the transistor 7, and the current signal 100c flowing through the resistor 1c is input to the other input terminal of the differential amplifier 2b and the transistor. 7 and return to a converter or the like (not shown). Further, the control signal 102 is input to the base of the transistor 7.

【0030】差動増幅器2bの出力は増幅器3bを介し
てA/D変換器4bに接続され、A/D変換器4bの出
力は出力信号101bとして上位の制御回路等(図示せ
ず。)に接続される
The output of the differential amplifier 2b is connected to the A / D converter 4b via the amplifier 3b, and the output of the A / D converter 4b is output as an output signal 101b to a higher-level control circuit or the like (not shown). Connected

【0031】ここで、図1に示す実施例の動作を図2を
用いて説明する。図2は制御信号102とA/D変換の
タイミングを示すタイミング図である。図2において
(a)は制御信号102、(b)はA/D変換タイミン
グをそれぞれ示している。
Here, the operation of the embodiment shown in FIG. 1 will be described with reference to FIG. FIG. 2 is a timing chart showing the control signal 102 and the timing of A / D conversion. 2A shows the control signal 102, and FIG. 2B shows the A / D conversion timing.

【0032】図2中”イ”に示すように制御信号102
は通常ハイレベルにあるので、トランジスタ7は”o
n”になり、電流信号100cは抵抗1c及びトランジ
スタ7の双方に流れる。
As shown by "A" in FIG.
Is normally at a high level, so that transistor 7 has "o"
n ”, and the current signal 100c flows to both the resistor 1c and the transistor 7.

【0033】図2中”ロ”に示すA/D変換器4bの変
換タイミングに同期して図2中”ハ”に示すように制御
信号102はローレベルになる。このため、トランジス
タ7は”off”になり、電流信号100cは抵抗1c
にのみ流れることになる。
The control signal 102 goes low as shown at "c" in FIG. 2 in synchronization with the conversion timing of the A / D converter 4b shown at "b" in FIG. As a result, the transistor 7 becomes “off”, and the current signal 100 c becomes the resistance 1 c
Will flow only to

【0034】従って、抵抗1cでの電圧降下により生じ
る電位差のみがA/D変換されるので従来例と同様の電
流電圧変換が行われることになる。
Therefore, since only the potential difference caused by the voltage drop at the resistor 1c is A / D converted, the same current-voltage conversion as in the conventional example is performed.

【0035】また、消費電力について考える。条件とし
ては従来例と同一で抵抗1cは”250Ω”の抵抗、電
流信号100cは”20mA”とする。
Consider power consumption. The conditions are the same as in the conventional example, and the resistance 1c is a resistance of “250Ω” and the current signal 100c is “20 mA”.

【0036】トランジスタ7が”off”の場合には電
流信号100cは全て抵抗1cに流れるので消費電力は
従来例と同様に”0.1W”となる。
When the transistor 7 is "off", all the current signal 100c flows through the resistor 1c, so that the power consumption becomes "0.1 W" as in the conventional example.

【0037】一方、トランジスタ7が”on”の場合に
は抵抗1cに流れる電流の抵抗値が”250Ω”である
ので”Vce”を”1V”とした場合、 1V/250Ω=4mA (2) となる。
On the other hand, when the transistor 7 is "on", the resistance value of the current flowing through the resistor 1c is "250 Ω". Therefore, when "Vce" is set to "1 V", 1 V / 250 Ω = 4 mA (2) Become.

【0038】また、電流信号100cを”20mA”と
しているので、トランジスタ7には”16mA”の電流
が流れることになる。
Since the current signal 100c is set to "20 mA", a current of "16 mA" flows through the transistor 7.

【0039】従って、抵抗1c及びトランジスタ7での
消費電力”P1”及び”P2”は、”Vce”を”1
V”とした場合、 P1=1V×4mA=0.004W (3) P2=1V×16mA=0.016W (4) となる。
Therefore, the power consumption "P1" and "P2" of the resistor 1c and the transistor 7 are set such that "Vce" becomes "1".
V ”, P1 = 1V × 4mA = 0.004W (3) P2 = 1V × 16mA = 0.016W (4)

【0040】即ち、トランジスタ7が”on”の場合の
消費電力”P3”は、 P3=0.004W+0.016W=0.02W (5) となる。
That is, the power consumption "P3" when the transistor 7 is "on" is as follows: P3 = 0.004W + 0.016W = 0.02W (5)

【0041】そして、図2中”イ”及び”ハ”に示すハ
イレベル及びローレベルの割合を”1/2”とすれば電
流電圧変換回路の平均消費電力”P4”は、 P4={(0.004W+0.016W)+0.1W}/2 =0.06W (6) となる。
Assuming that the ratio between the high level and the low level indicated by "A" and "C" in FIG. 2 is "1/2", the average power consumption "P4" of the current-voltage conversion circuit is P4 = {( 0.004W + 0.016W) + 0.1W} /2=0.06W (6)

【0042】図5に示す従来例の消費電力は”0.1
W”であったので消費電力を”40%”低減したことに
なる。
The power consumption of the conventional example shown in FIG.
W ", which means that the power consumption has been reduced by" 40% ".

【0043】この結果、抵抗1cと並列にトランジスタ
7を設け電流電圧変換以外の時にトランジスタ7を”o
n”にして電流信号100cを分流することにより、消
費電力を低減することが可能になる。
As a result, the transistor 7 is provided in parallel with the resistor 1c, and the transistor 7 is set to "o" at the time other than the current-voltage conversion.
By shunting the current signal 100c to n ″, power consumption can be reduced.

【0044】また、電流電圧変換回路の平均消費電力が
低減することにより、温度上昇が抑えられて、電流電圧
変換回路の動作温度範囲を広げることが可能になる。
Further, by reducing the average power consumption of the current-voltage conversion circuit, the temperature rise is suppressed, and the operating temperature range of the current-voltage conversion circuit can be expanded.

【0045】また、図3は複数チャンネルを有する電流
電圧変換回路の実施例を示す構成ブロック図である。
FIG. 3 is a block diagram showing an embodiment of a current-voltage conversion circuit having a plurality of channels.

【0046】図3において1d及び1eは抵抗、2cは
差動増幅器、3cは増幅器、4cはA/D変換器、8a
及び8bはフォトカプラ、9a,9b,10a及び10
bはスイッチ回路、100d及び100eは電流信号、
101cは出力信号、103及び104はフォトカプラ
8a及び8bの制御信号である。
In FIG. 3, 1d and 1e are resistors, 2c is a differential amplifier, 3c is an amplifier, 4c is an A / D converter, and 8a
And 8b are photocouplers, 9a, 9b, 10a and 10
b is a switch circuit, 100d and 100e are current signals,
101c is an output signal, and 103 and 104 are control signals for the photocouplers 8a and 8b.

【0047】電流信号100dは抵抗1dの一端、フォ
トカプラ8aを構成するフォトトランジスタのコレクタ
及びスイッチ回路9aの一端に入力され、抵抗1dを流
れた電流信号100dはフォトカプラ8aを構成するフ
ォトトランジスタのエミッタ及びスイッチ回路10aの
一端に入力されると共に変換器等(図示せず。)に戻っ
て行く。
The current signal 100d is input to one end of the resistor 1d, the collector of the phototransistor forming the photocoupler 8a, and one end of the switch circuit 9a. It is input to one end of the emitter and switch circuit 10a and returns to a converter or the like (not shown).

【0048】同様に、電流信号100eは抵抗1eの一
端、フォトカプラ8bを構成するフォトトランジスタの
コレクタ及びスイッチ回路9bの一端に入力され、抵抗
1eを流れた電流信号100eはフォトカプラ8bを構
成を構成するフォトトランジスタのエミッタ及びスイッ
チ回路10bの一端に入力されると共に他の変換器等
(図示せず。)に戻って行く。
Similarly, the current signal 100e is inputted to one end of the resistor 1e, the collector of the phototransistor constituting the photocoupler 8b and one end of the switch circuit 9b, and the current signal 100e flowing through the resistor 1e constitutes the photocoupler 8b. The light is input to the emitter of the phototransistor and one end of the switch circuit 10b, and returns to another converter (not shown).

【0049】また、フォトカプラ8a及び8bを構成す
るフォトダイオードのアノードには制御信号103及び
104がそれぞれ接続され、フォトカプラ8a及び8b
を構成するフォトダイオードのカーソドはそれぞれ接地
される。
Control signals 103 and 104 are connected to the anodes of the photodiodes constituting the photocouplers 8a and 8b, respectively.
Are individually grounded.

【0050】スイッチ回路9aの他端は差動増幅器2c
の一方の入力端子及びスイッチ回路9bの他端に接続さ
れ、スイッチ回路10aの他端は差動増幅器2cの他方
の入力端子及びスイッチ回路10bの他端に接続され
る。
The other end of the switch circuit 9a is connected to a differential amplifier 2c.
The other end of the switch circuit 10a is connected to the other input terminal of the differential amplifier 2c and the other end of the switch circuit 10b.

【0051】差動増幅器2cの出力は増幅器3cを介し
てA/D変換器4cに接続され、A/D変換器4cの出
力は出力信号101cとして上位の制御回路等(図示せ
ず。)に接続される。
The output of the differential amplifier 2c is connected to the A / D converter 4c via the amplifier 3c, and the output of the A / D converter 4c is output to an upper control circuit or the like (not shown) as an output signal 101c. Connected.

【0052】ここで、図3に示す実施例の動作を図4を
用いて説明する。図4は制御信号とスイッチ回路の動作
を示すタイミング図である。
The operation of the embodiment shown in FIG. 3 will be described with reference to FIG. FIG. 4 is a timing chart showing the operation of the control signal and the switch circuit.

【0053】図4において(a)はスイッチ回路9a及
び10aの状態、(b)はスイッチ回路9b及び10b
の状態、(c)は制御信号103、(d)は制御信号1
04をそれぞれ示している。
4A shows the state of the switch circuits 9a and 10a, and FIG. 4B shows the state of the switch circuits 9b and 10b.
(C) is the control signal 103, (d) is the control signal 1
04 is shown.

【0054】図4中”イ”、”ロ”、”ハ”及び”ニ”
に示すように制御信号103及び104は通常ハイレベ
ルにあるので、フォトカプラ8a及び8bは”on”に
なり、電流信号100dは抵抗1d及びフォトカプラ8
aを構成するフォトトランジスタの双方に流れる。
In FIG. 4, "a", "b", "c" and "d" are shown.
Since the control signals 103 and 104 are normally at a high level, the photocouplers 8a and 8b are turned "on", and the current signal 100d is connected to the resistor 1d and the photocoupler 8 as shown in FIG.
It flows to both phototransistors constituting a.

【0055】また、同様に電流信号100eは抵抗1e
及びフォトカプラ8b構成するフォトトランジスタの双
方に流れる。
Similarly, the current signal 100e is connected to the resistor 1e.
And the phototransistor constituting the photocoupler 8b.

【0056】図4中”ホ”に示すスイッチ回路9a及び
10aの”on”のタイミングに同期して図4中”ヘ”
に示すように制御信号103はローレベルになる。この
ためフォトカプラ8aを構成するフォトトランジスタ
は”off”になり、電流信号100dは抵抗1dにの
み流れることになる。
In synchronization with the "on" timing of the switch circuits 9a and 10a indicated by "e" in FIG. 4, "f" in FIG.
The control signal 103 goes low as shown in FIG. Therefore, the phototransistor constituting the photocoupler 8a is turned "off", and the current signal 100d flows only to the resistor 1d.

【0057】同様にして図4中”ト”に示すスイッチ回
路9b及び10bの”on”のタイミングに同期して図
4中”チ”に示すように制御信号104はローレベルに
なる。このためフォトカプラ8bを構成するフォトトラ
ンジスタは”off”になり、電流信号100eは抵抗
1eにのみ流れることになる。
Similarly, the control signal 104 goes low as shown by "h" in FIG. 4 in synchronization with the "on" timing of the switch circuits 9b and 10b shown by "g" in FIG. For this reason, the phototransistor constituting the photocoupler 8b becomes "off", and the current signal 100e flows only to the resistor 1e.

【0058】従って、抵抗1d及び1eでの電圧降下に
より生じる電位差のみがスイッチ回路により順次選択さ
れ差動増幅器2cで検出されるので複数チャンネルの電
流信号を電圧信号に変換することが可能になる。
Therefore, only the potential difference caused by the voltage drop at the resistors 1d and 1e is sequentially selected by the switch circuit and detected by the differential amplifier 2c, so that the current signals of a plurality of channels can be converted into voltage signals.

【0059】また、消費電力について考える。前述の条
件と同様に抵抗1d及び1eは”250Ω”の抵抗、電
流信号100d及び100eは”20mA”とする。
Consider power consumption. Similarly to the above-described conditions, the resistors 1d and 1e have a resistance of “250Ω”, and the current signals 100d and 100e have a resistance of “20 mA”.

【0060】前述と同様にフォトカプラ8a及び8b
が”off”の場合の消費電力は”0.1W”となり、
一方、フォトカプラ8a及び8bが”on”の場合の消
費電力は”0.02W”となる。
As described above, the photocouplers 8a and 8b
Is “off”, the power consumption is “0.1 W”,
On the other hand, when the photocouplers 8a and 8b are "on", the power consumption is "0.02W".

【0061】そして、チャンネル数を”10”として時
分割で複数チャンネルを走査するとすればフォトカプラ
が”on”及び”off”の時間が”9/10”及び”
1/10”となるので電流電圧変換回路の1チャンネル
の平均消費電力”P5”は、 P5=0.02W×9/10+0.1W×1/10 =0.028W (7) となる。
Assuming that the number of channels is "10" and a plurality of channels are scanned in a time division manner, the time when the photocoupler is "on" and "off" is "9/10" and "9/10".
Therefore, the average power consumption “P5” of one channel of the current-voltage conversion circuit is P5 = 0.02W × 9/10 + 0.1W × 1/10 = 0.028W (7)

【0062】従って、10チャンネル分の平均消費電
力”P6”は、 P6=P5×10=0.028W×10 =0.28W (8) となる。
Accordingly, the average power consumption “P6” for the ten channels is as follows: P6 = P5 × 10 = 0.028W × 10 = 0.28W (8)

【0063】即ち、式(1)に示すように10チャンネ
ルの従来例の消費電力は”1.0W”であったので消費
電力を”72%”低減したことになる。
That is, as shown in the equation (1), the power consumption of the conventional example of 10 channels was "1.0 W", which means that the power consumption was reduced by "72%".

【0064】この結果、抵抗1d及び1eと並列にフォ
トカプラ8a及び8bを設け、スイッチ回路9a,9
b,10a及び10bで抵抗1d若しくは抵抗1eの両
端の電位差を選択し、抵抗に接続されたフォトカプラを
構成するフォトトランジスタを選択時以外で”on”に
して電流信号100d及び100eを分流することによ
り、消費電力を低減することが可能になる。
As a result, the photocouplers 8a and 8b are provided in parallel with the resistors 1d and 1e, and the switch circuits 9a and 9b are provided.
b, 10a and 10b select the potential difference between both ends of the resistor 1d or the resistor 1e, and turn on the phototransistor constituting the photocoupler connected to the resistor except when the resistor is selected to shunt the current signals 100d and 100e. Thus, power consumption can be reduced.

【0065】なお、アナログスイッチとしてトランジス
タやフォトカプラを例示したが他のアナログスイッチで
も構わない。
Although a transistor and a photocoupler have been illustrated as analog switches, other analog switches may be used.

【0066】また、図3では説明の簡単のため2チャン
ネルの構成を例示しているが、勿論、これに限定される
ものではない。
FIG. 3 illustrates a two-channel configuration for simplicity of explanation, but is not limited to this.

【0067】また、図1の説明ではトランジスタ7の”
on”及び”off”のタイミングを”1/2”づつと
したが勿論これに限定されるわけではなく、例えば、ト
ランジスタ7の”off”時間を長くすれば電流電圧変
換回路の平均消費電力が更に低減できる。
Further, in the description of FIG.
The timing of "on" and "off" is set to "1/2", but the present invention is not limited to this. For example, if the "off" time of the transistor 7 is increased, the average power consumption of the current-voltage conversion circuit is reduced. It can be further reduced.

【0068】図1等の実施例ではA/D変換器4bやそ
の前段の増幅器3bを設けているが、電流電圧変換回路
としては必須な構成要素では無い。
In the embodiment shown in FIG. 1 and the like, the A / D converter 4b and the amplifier 3b at the preceding stage are provided, but they are not essential components for the current-voltage conversion circuit.

【0069】[0069]

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。抵抗と並列にア
ナログスイッチを設け電流電圧変換以外の時にアナログ
スイッチを”on”にして電流信号を分流することによ
り、消費電力の低減が可能な電流電圧変換回路が実現で
きる。
As is apparent from the above description,
According to the present invention, the following effects can be obtained. By providing an analog switch in parallel with the resistor and turning on the analog switch "on" at times other than the current-voltage conversion to shunt the current signal, a current-voltage conversion circuit capable of reducing power consumption can be realized.

【0070】また、電流電圧変換回路の平均消費電力が
低減することにより、温度上昇が抑えられて、電流電圧
変換回路の動作温度範囲を広げることが可能になる。
Further, since the average power consumption of the current-voltage conversion circuit is reduced, the temperature rise is suppressed, and the operating temperature range of the current-voltage conversion circuit can be expanded.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る電流電圧変換回路の一実施例を示
す構成ブロック図である。
FIG. 1 is a configuration block diagram showing one embodiment of a current-voltage conversion circuit according to the present invention.

【図2】制御信号とA/D変換のタイミングを示すタイ
ミング図である。
FIG. 2 is a timing chart showing timings of a control signal and A / D conversion.

【図3】複数チャンネルを有する電流電圧変換回路の実
施例を示す構成ブロック図である。
FIG. 3 is a configuration block diagram illustrating an embodiment of a current-voltage conversion circuit having a plurality of channels.

【図4】制御信号とスイッチ回路の動作を示すタイミン
グ図である。
FIG. 4 is a timing chart showing the operation of a control signal and a switch circuit.

【図5】従来の電流電圧変換回路の一例を示す構成ブロ
ック図である。
FIG. 5 is a configuration block diagram illustrating an example of a conventional current-voltage conversion circuit.

【図6】従来の複数チャンネルを有する電流電圧変換回
路の一例を示す構成ブロック図である。
FIG. 6 is a configuration block diagram illustrating an example of a conventional current-voltage conversion circuit having a plurality of channels.

【符号の説明】[Explanation of symbols]

1,1a,1b,1c,1d,1e 抵抗 2,2a,2b,2c 差動増幅器 3,3a,3b,3c 増幅器 4,4a,4b,4c A/D変換器 5a,5b,6a,6b,9a,9b,10a,10b
スイッチ回路 7 トランジスタ 8a,8b フォトカプラ 100,100a,100b,100c,100d,1
00e 電流信号 101,101a,101b,101c 出力信号 102,103,104 制御信号
1, 1a, 1b, 1c, 1d, 1e Resistance 2, 2a, 2b, 2c Differential amplifier 3, 3a, 3b, 3c Amplifier 4, 4a, 4b, 4c A / D converter 5a, 5b, 6a, 6b, 9a, 9b, 10a, 10b
Switch circuit 7 Transistor 8a, 8b Photocoupler 100, 100a, 100b, 100c, 100d, 1
00e Current signal 101, 101a, 101b, 101c Output signal 102, 103, 104 Control signal

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】電流信号を電圧信号に変換する電流電圧変
換回路において、 前記電流信号を流すことによりその両端に電位差を生じ
させる抵抗と、 前記電位差を電圧信号として検出する差動増幅器と、 前記抵抗の両端に接続され、電流電圧変換時に開状態な
りそれ以外で閉状態になるアナログスイッチとを備えた
ことを特徴とする電流電圧変換回路。
A current-voltage conversion circuit for converting a current signal into a voltage signal; a resistor for generating a potential difference between both ends by flowing the current signal; a differential amplifier for detecting the potential difference as a voltage signal; An analog switch that is connected to both ends of the resistor and that is open during current-voltage conversion and closed otherwise.
【請求項2】電流信号を電圧信号に変換する電流電圧変
換回路において、 複数の前記電流信号を流すことによりそれぞれの両端に
電位差を生じさせる複数の抵抗と、 電位差を電圧信号として検出する差動増幅器と、 複数の前記電位差の一を前記差動増幅器に供給する複数
のスイッチ回路と前記複数の抵抗の両端にそれぞれ接続
され、前記複数の抵抗に接続された前記複数のスイッチ
回路が閉若しくは開の場合に開状態若しくは閉状態にな
るアナログスイッチとを備えたことを特徴とする電流電
圧変換回路。
2. A current-voltage conversion circuit for converting a current signal into a voltage signal, comprising: a plurality of resistors for generating a potential difference between both ends by flowing the plurality of current signals; and a differential for detecting the potential difference as a voltage signal. An amplifier; a plurality of switch circuits for supplying one of the plurality of potential differences to the differential amplifier; and a plurality of switch circuits connected to both ends of the plurality of resistors, respectively, and the plurality of switch circuits connected to the plurality of resistors are closed or open. A current-voltage conversion circuit, comprising: an analog switch that is opened or closed in the case of (1).
【請求項3】前記アナログスイッチがトランジスタであ
ることを特徴とする特許請求の範囲請求項1及び請求項
2記載の電流電圧変換装置。
3. A current-to-voltage converter according to claim 1, wherein said analog switch is a transistor.
【請求項4】前記アナログスイッチがフォトカプラであ
ることを特徴とする特許請求の範囲請求項1及び請求項
2記載の電流電圧変換装置。
4. The current-voltage converter according to claim 1, wherein said analog switch is a photocoupler.
JP5158997A 1997-03-06 1997-03-06 Current-voltage converter circuit Withdrawn JPH10253668A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5158997A JPH10253668A (en) 1997-03-06 1997-03-06 Current-voltage converter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5158997A JPH10253668A (en) 1997-03-06 1997-03-06 Current-voltage converter circuit

Publications (1)

Publication Number Publication Date
JPH10253668A true JPH10253668A (en) 1998-09-25

Family

ID=12891118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5158997A Withdrawn JPH10253668A (en) 1997-03-06 1997-03-06 Current-voltage converter circuit

Country Status (1)

Country Link
JP (1) JPH10253668A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944714A (en) * 2012-11-07 2013-02-27 四川和芯微电子股份有限公司 Differential signal detecting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944714A (en) * 2012-11-07 2013-02-27 四川和芯微电子股份有限公司 Differential signal detecting device

Similar Documents

Publication Publication Date Title
WO2006027965A1 (en) Receiving circuit and light receiving circuit
KR960016161A (en) Current source drive transducer
US5633637A (en) Digital-to-analog converter circuit
JP3363980B2 (en) Base current control circuit for output transistor and output drive stage circuit for electronic device
US6522175B2 (en) Current/voltage converter and D/A converter
JPS59191928A (en) Device for converting analog signal into digital signal
US4717839A (en) Transistor comparator circuit having split collector feedback hysteresis
JPH10253668A (en) Current-voltage converter circuit
US20070194847A1 (en) Operational amplifier
US7466204B2 (en) Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same
WO2002013376A3 (en) Method and circuit for a dual supply amplifier
US4758820A (en) Semiconductor circuit
JP3910608B2 (en) Buffer circuit and push-pull buffer circuit
JPH08298337A (en) Optical output monitor circuit
US7859342B2 (en) Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same
JP3980937B2 (en) Noise prevention circuit
JP2008541589A (en) Integrated driver circuit structure
JPH089071A (en) Power supply circuit for communication equipment
JPH1155119A (en) Analog-to-digital converter
JPH0526828Y2 (en)
JP2669296B2 (en) Sample hold circuit
JPH02116206A (en) Voltage/current converting circuit
JPH05291876A (en) Signal isolation device
KR100447985B1 (en) Analog-to-digital converter using threshold voltage of mos transistor instead of a resistor
JPH04244778A (en) Overcurrent detecting circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040219

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040408

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040601