JPH05291876A - Signal isolation device - Google Patents

Signal isolation device

Info

Publication number
JPH05291876A
JPH05291876A JP8701492A JP8701492A JPH05291876A JP H05291876 A JPH05291876 A JP H05291876A JP 8701492 A JP8701492 A JP 8701492A JP 8701492 A JP8701492 A JP 8701492A JP H05291876 A JPH05291876 A JP H05291876A
Authority
JP
Japan
Prior art keywords
signal
pulse
output
pulse width
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8701492A
Other languages
Japanese (ja)
Other versions
JP3106441B2 (en
Inventor
Hitoshi Saito
等 斉藤
Takao Kajitani
孝男 梶谷
Kenji Yamaguchi
賢治 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP04087014A priority Critical patent/JP3106441B2/en
Priority to US08/008,372 priority patent/US5434694A/en
Publication of JPH05291876A publication Critical patent/JPH05291876A/en
Application granted granted Critical
Publication of JP3106441B2 publication Critical patent/JP3106441B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To attain stable signal isolation without effect of external noise with simple configuration with low power consumption. CONSTITUTION:The device is made up of a differentiation pulse output means receiving a pulse width signal and outputting a differentiation pulse at its leading edge and its trailing edge respectively, a 1st photocoupler 2 driven by the differentiation pulse outputted at the leading edge, a 2nd photocoupler 3 driven by the differentiation pulse outputted at the trailing edge, a flip-flop circuit 4 comprising 1st and 2nd switches SW1, SW2 set/reset by each pulse signal outputted from the 1st and 2nd photocouplers 2,3, and a pulse width/voltage signal conversion means provided with a 3rd switch SW3 turned on/off in response to the pulse width signal outputted from the flip-flop circuit 4, and the 1st, 2nd, 3rd switches SW1-SW3 are formed by using one IC including at least three sets of switch circuits or over.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プロセスに設置した例
えば温度センサ等、各種センサからの信号を規格化され
た信号に変換するための信号変換器に適用される信号絶
縁装置に関し、更に詳しくは、信号形態をパルス巾信号
とし、このパルス巾信号をフォトカプラを介して信号絶
縁を行い、再び電圧信号に戻して伝送するようにした信
号絶縁装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal isolator applied to a signal converter for converting signals from various sensors such as temperature sensors installed in a process into standardized signals. Relates to a signal isolator in which the signal form is a pulse width signal, the pulse width signal is subjected to signal insulation via a photocoupler, and is converted back into a voltage signal for transmission.

【0002】[0002]

【従来の技術】各種センサからの信号を規格化された信
号に変換するための信号変換器としては、例えば、横河
技報 Vol.32 No.4(1988)の第53頁から第58頁に開
示されている。ここに示されている信号変換器は、入力
センサからの信号を増幅、リニアライズ演算処理を行っ
たあと、電圧/パルス巾変換回路により入力信号に比例
したパルス巾信号に変換し、このパルス巾信号をフォト
カップラで信号絶縁するように構成してある。そして、
フォトカップラにより信号絶縁されて出力されるパルス
巾信号は、パルス巾/電圧信号変換回路で、電圧信号に
再び戻されるようになっている。
2. Description of the Related Art As a signal converter for converting signals from various sensors into standardized signals, for example, Yokogawa Technical Report Vol.32 No.4 (1988), pp. 53-58. Is disclosed in. The signal converter shown here amplifies the signal from the input sensor, performs linearization calculation processing, and then converts it into a pulse width signal proportional to the input signal using a voltage / pulse width conversion circuit, The signal is isolated by a photo coupler. And
The pulse width / voltage signal conversion circuit outputs the pulse width signal, which is signal-insulated by the photocoupler, and is returned to the voltage signal again.

【0003】[0003]

【発明が解決しようとする課題】この様な構成の信号変
換器においては、電圧/パルス巾変換回路からの信号が
ハイレベル(またはローレベル)の時には、常時フォト
カップラの発光素子(LED)に10mA程度の電流が
流れているために、最大パルス巾(最大ディユーティレ
シオ)の時は、この10mA程度の消費電流が流れ続く
こととなる。
In the signal converter having such a structure, when the signal from the voltage / pulse width conversion circuit is at a high level (or low level), the light emitting element (LED) of the photocoupler is constantly operated. Since a current of about 10 mA flows, at the maximum pulse width (maximum duty ratio), the consumed current of about 10 mA continues to flow.

【0004】この為に、従来技術に示されているような
信号絶縁回路を用いた信号変換器は、全体装置での電力
消費量が大きい。このことは、信号変換器内で消費する
電力を2線式の伝送路を介して送られる信号から得ると
共に、絶縁した信号を規格化された信号として2線式の
伝送路を介して送るような2線式の信号変換器を構成す
る場合において問題となる。
Therefore, the signal converter using the signal isolation circuit as shown in the prior art has a large power consumption in the entire device. This means that the power consumed in the signal converter is obtained from the signal sent via the two-wire transmission line, and the insulated signal is sent as a standardized signal via the two-wire transmission line. This is a problem when constructing a two-wire type signal converter.

【0005】本発明は、この様な問題点に鑑みてなされ
たもので、消費電流が小さく(2線式の信号変換器に適
用することができる程度の小さな消費電流)、また、全
体の回路を簡単な構成とすることの可能な信号絶縁装置
を提供することを目的とする。
The present invention has been made in view of the above problems, and has a small current consumption (a small current consumption that can be applied to a two-wire type signal converter) and the entire circuit. It is an object of the present invention to provide a signal isolator capable of having a simple structure.

【0006】[0006]

【課題を解決するための手段】この様な目的を達成する
本発明は、絶縁すべき信号をパルス巾信号とし、フォト
カップラを用いて信号の絶縁を行うようにした信号絶縁
装置であって、前記パルス巾信号を受けその立ち上がり
エッジと立ち下がりエッジでそれぞれ微分パルスを出力
する微分パルス出力手段と、立ち上がりエッジで出力さ
れる微分パルスにより駆動される第1のフォトカップラ
と、立ち下がりエッジで出力される微分パルスにより駆
動される第2のフォトカップラと、第1,第2のフォト
カップラから出力される各パルス信号によりセット/リ
セットされる第1,第2のスイッチで構成されるフリッ
プフロップ回路と、このフリップフロップ回路から出力
されるパルス巾信号に応じてオン/オフする第3のスイ
ッチを備えたパルス巾/電圧信号変換手段とを備え、前
記第1,第2,第3のスイッチを少なくとも3組以上の
スイッチ回路を含む1つのICを用いて構成したことを
特徴とする信号絶縁装置である。
SUMMARY OF THE INVENTION The present invention which achieves such an object is a signal isolator in which a signal to be insulated is a pulse width signal and the signal is insulated by using a photo coupler. Differential pulse output means for receiving the pulse width signal and outputting differential pulses at the rising edge and the falling edge thereof, a first photocoupler driven by the differential pulse output at the rising edge, and output at the falling edge Flip-flop circuit composed of a second photocoupler driven by the differentiated pulse and first and second switches set / reset by respective pulse signals output from the first and second photocouplers And a pulse switch having a third switch that is turned on / off according to the pulse width signal output from this flip-flop circuit. And a width / voltage signal conversion means, said first, second, a signal isolation apparatus characterized by being configured using a single IC that includes at least three or more sets of switch circuit of the third switch.

【0007】[0007]

【作用】微分パルス出力手段は、パルス巾信号の立ち上
がりと立ち下がりのタイミングでそれぞれ微分パルスを
出力する。第1,第2の各フォトカップラは、これらの
微分パルスにより駆動され、微分パルスが印加されてい
る短い時間だけ消費電流が流れる。
The differential pulse output means outputs differential pulses at the rising and falling timings of the pulse width signal. The first and second photocouplers are driven by these differential pulses, and the consumption current flows only for a short time during which the differential pulses are applied.

【0008】第1,第2の各フォトカップラから異なっ
たタイミングで出力されるパルス信号は、フリップフロ
ップ回路のセット端子/リセット端子にそれぞれ印加さ
れ、ここでパルス巾信号に変換される。パルス巾信号変
換手段は、フリップフロップ回路からのパルス巾信号を
電圧信号に戻して出力する。
The pulse signals output from the first and second photocouplers at different timings are respectively applied to the set terminal / reset terminal of the flip-flop circuit and converted into pulse width signals here. The pulse width signal converting means converts the pulse width signal from the flip-flop circuit back into a voltage signal and outputs it.

【0009】[0009]

【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図1は、本発明の一実施例を示す構成ブロッ
ク図である。図において、INは絶縁すべき信号がパル
ス巾信号として印加される入力端子、1はパルス巾信号
を受け、その立ち上がりエッジと立ち下がりエッジでそ
れぞれ微分パルスを出力する微分パルス出力手段、2は
立ち上がりエッジで出力される微分パルスにより駆動さ
れる第1のフォトカップラ(PC1)、3は立ち下がり
エッジで出力される微分パルスにより駆動される第2の
フォトカップラ(PC2)、4は第1,第2のフォトカ
ップラ2,3から出力される各パルス信号をセット/リ
セット信号として受け、パルス巾信号を出力するフリッ
プフロップ回路で、本発明においては、このフリップフ
ロップ回路が、第1,第2のスイッチSW1,SW2で
構成してある。
Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a configuration block diagram showing an embodiment of the present invention. In the figure, IN is an input terminal to which a signal to be insulated is applied as a pulse width signal, 1 is a pulse width signal, and differential pulse output means 2 outputs differential pulses at a rising edge and a falling edge thereof, and 2 is a rising edge. The first photocoupler (PC1) driven by the differential pulse output at the edge, 3 is the second photocoupler (PC2) driven by the differential pulse output at the falling edge, and 4 is the first and first A flip-flop circuit that receives each pulse signal output from the two photocouplers 2 and 3 as a set / reset signal and outputs a pulse width signal. In the present invention, this flip-flop circuit is the first and second It is composed of switches SW1 and SW2.

【0010】5はフリップフロップ回路4からのパルス
巾信号により駆動される第3のスイッチSW3を有し、
パルス巾信号を電圧信号に変換するPWM/電圧変換手
段である。6は少なくともスイッチ回路が3個以上組み
込まれているアナログスイッチICで、例えば、C2
OSディジタル集積回路のTC4053BP/BFが用
いられ、前述した第1〜第3のスイッチSW1〜SW3
は、このIC内に組み込まれているスイッチ回路を用い
て構成してある。
Reference numeral 5 has a third switch SW3 driven by the pulse width signal from the flip-flop circuit 4,
It is a PWM / voltage conversion means for converting the pulse width signal into a voltage signal. Reference numeral 6 is an analog switch IC in which at least three switch circuits are incorporated, for example, C 2 M
The TC4053BP / BF of the OS digital integrated circuit is used, and the above-mentioned first to third switches SW1 to SW3 are used.
Is configured by using a switch circuit incorporated in this IC.

【0011】微分パルス出力手段1は、CMOSインバ
ータIC10と、微分コンデンサC10で構成され、端
子INに印加されるパルス巾信号の立ち上がりと、立ち
下がりでそれぞれ、負極性方向/正極性方向の微分パル
ス信号を出力する。第1のフォトカップラ2は、発光素
子(LED)に立ち上がりエッジで発生する微分パルス
が順方向に流れるように、また、第2のフォトカップラ
3は、発光素子(LED)に立ち下がりエッジで発生す
る微分パルスが順方向に流れるように、微分コンデンサ
C10の一端が接続されている。
The differential pulse output means 1 is composed of a CMOS inverter IC10 and a differential capacitor C10, and a negative pulse direction / a positive pulse direction differential pulse is generated at the rising and falling edges of the pulse width signal applied to the terminal IN, respectively. Output a signal. The first photocoupler 2 allows the differential pulse generated at the rising edge of the light emitting element (LED) to flow in the forward direction, and the second photocoupler 3 causes the light emitting element (LED) at the falling edge. One end of the differentiating capacitor C10 is connected so that the differentiating pulse to flow in the forward direction.

【0012】すなわち、第1のフォトカップラ2のLE
Dのアノードは抵抗R10を介して電圧源V1に接続さ
れ、カソードに微分パルスが印加されるように、また、
第2のフォトカップラ3のLEDのカソードは抵抗R1
0を介して電圧源V1に接続され、アノードに微分パル
スが印加されるように接続されている。そして、第1,
第2のフォトカップラ内の各フォトトランジスタは、エ
ミッタが共通に接続されコレクタが、それぞれ負荷抵抗
R1,R2に接続されている。負荷抵抗R1,R2の他
端は、電圧源V2に接続されている。なお、電圧源V1
と電圧源V2との間は、例えばトランスなどにより電気
的に絶縁されているものとする。
That is, LE of the first photocoupler 2
The anode of D is connected to a voltage source V1 via a resistor R10 so that a differential pulse is applied to the cathode, and
The cathode of the LED of the second photocoupler 3 is a resistor R1.
It is connected to the voltage source V1 via 0 and is connected so that the differential pulse is applied to the anode. And the first,
Each phototransistor in the second photocoupler has an emitter connected in common and a collector connected to load resistors R1 and R2, respectively. The other ends of the load resistors R1 and R2 are connected to the voltage source V2. The voltage source V1
The voltage source V2 and the voltage source V2 are electrically insulated by, for example, a transformer.

【0013】フリップフロップ回路(F/F)4は、第
1,第2のスイッチSW1,SW2で構成されており、
互いに相手のスイッチから出力される信号により駆動さ
れるようになっている。PWM/電圧変換手段5は、定
電圧ダイオードD1に発生する定電圧をオン/オフする
スイッチSW3と、オン/オフされた電圧信号を平滑す
る抵抗R4,コンデンサC1およびアンプAMP1で構
成され、出力端子OUTから、パルス巾信号に対応した
電圧信号を出力するようになっている。
The flip-flop circuit (F / F) 4 is composed of first and second switches SW1 and SW2,
They are driven by the signals output from the switches of the other party. The PWM / voltage converting means 5 is composed of a switch SW3 for turning on / off a constant voltage generated in the constant voltage diode D1, a resistor R4 for smoothing the turned on / off voltage signal, a capacitor C1 and an amplifier AMP1, and an output terminal. A voltage signal corresponding to the pulse width signal is output from OUT.

【0014】図2は、フォトカップラ(PC)とスイッ
チSWとの間で構成される回路の等価回路と、入力信号
A,Bと出力信号Xとの関係を示す図である。スイッチ
SWは、ゲート回路と等価であり、これらの回路は、イ
ンバータとゲートとの組み合わせ回路として表すことが
できる。従って、2組のゲート回路をその出力信号を他
のゲートの入力信号として、たすき掛けの接続とするこ
とにより、フリップフロップ回路を構成することができ
る。
FIG. 2 is a diagram showing an equivalent circuit of a circuit formed between the photocoupler (PC) and the switch SW, and the relationship between the input signals A and B and the output signal X. The switch SW is equivalent to a gate circuit, and these circuits can be represented as a combination circuit of an inverter and a gate. Therefore, the flip-flop circuit can be configured by connecting the two sets of gate circuits with the output signals thereof as the input signals of the other gates and making a cross connection.

【0015】このように構成した装置の動作を次に説明
する。図3は、図1の装置において各部分での信号波形
の一例を示すタイムチャートである。ここでは、抵抗R
10の一端が接続されている電圧源の電圧V1を、5
V、抵抗R1,R2の一端が接続されている電圧源の電
圧V2を、10Vとしている。
The operation of the thus constructed apparatus will be described below. FIG. 3 is a time chart showing an example of signal waveforms at respective portions in the device of FIG. Here, the resistance R
The voltage V1 of the voltage source to which one end of 10 is connected is set to 5
The voltage V2 of the voltage source connected to V and one ends of the resistors R1 and R2 is set to 10V.

【0016】いま、(a)に示すようなパルス巾信号が
入力端子INに印加されているものとすれば、CMOS
インバータIC10によりこのパルス巾信号は、(b)
に示すように反転したパルス巾信号となり、これが微分
パルス出力手段1を構成している微分コンデンサC10
を通過する。これにより、(c)に示すように、パルス
巾信号の立ち下がりのタイミングで負極性の微分パルス
が、パルス巾信号の立ち上がりのタイミングで正極性の
微分パルスがそれぞれ出力される。
Now, assuming that a pulse width signal as shown in (a) is applied to the input terminal IN, a CMOS
This pulse width signal is output by the inverter IC 10 from (b).
The pulse width signal is inverted as shown in FIG. 2, and this is the differential capacitor C10 that constitutes the differential pulse output means 1.
Pass through. As a result, as shown in (c), a negative differential pulse is output at the falling timing of the pulse width signal, and a positive differential pulse is output at the rising timing of the pulse width signal.

【0017】負極性の微分パルスは実線に示すように駆
動電流を流して、第1のフォトカップラ2をオンとす
る。同様に、正極性の微分パルスは破線に示すように駆
動電流を流して、第2のフォトカップラ3をオンとす
る。これにより、第1のフォトカップラ2のLEDに流
れる電流は、(d)に示すように微分波形となり、ま
た、第2のフォトカップラ3のLEDに流れる電流も、
(e)に示すように微分波形になって、いずれも消費電
流は少なくなる。
The negative differential pulse supplies a drive current as shown by the solid line to turn on the first photocoupler 2. Similarly, the positive differential pulse causes a drive current to flow as shown by a broken line to turn on the second photocoupler 3. As a result, the current flowing in the LED of the first photocoupler 2 has a differential waveform as shown in (d), and the current flowing in the LED of the second photocoupler 3 is also:
As shown in (e), the waveform becomes a differential waveform, and the current consumption is reduced in both cases.

【0018】第1,第2のフォトカップラ2,3から
は、(f),(g)に示すようにパルス状の信号が出力
され、フリップフロップ回路4はこれらのパルス信号を
受けて、セット/リセットされる。この結果、フリップ
フロップ回路4からは、(h),(i)に示すようなパ
ルス巾信号をその出力端から得ることができる。PWM
/電圧変換手段5において、第3のスイッチSW3は、
フリップフロップ回路4から出力されるパルス巾信号に
より、基準電圧と0Vとを交互に切り換えて取り出し、
それを抵抗R4、コンデンサC1、アンプAMP1で構
成される平滑回路(ローパスフィルタ)を通過させるこ
とにより、パルス巾信号のデューティレシオに比例した
アナログ出力E0を出力端子OUTから得ることができ
る。
Pulse-shaped signals are output from the first and second photocouplers 2 and 3 as shown in (f) and (g), and the flip-flop circuit 4 receives these pulse signals and sets them. / Reset. As a result, the flip-flop circuit 4 can obtain the pulse width signals as shown in (h) and (i) from its output end. PWM
In the voltage conversion means 5, the third switch SW3 is
The reference voltage and 0 V are alternately switched by the pulse width signal output from the flip-flop circuit 4 and extracted.
An analog output E0 proportional to the duty ratio of the pulse width signal can be obtained from the output terminal OUT by passing it through a smoothing circuit (low-pass filter) including a resistor R4, a capacitor C1 and an amplifier AMP1.

【0019】図4は、第1、第2のフォトカップラと、
第1,第2のスイッチで構成されるフリップフロップ回
路4の動作の、更に詳細を示すタイムチャートである。
この実施例では、第1、第2のフォトカップラPC1,
PC2の負荷抵抗R1,R2は、いずれもエミッタ側に
接続されているものとする。(a)に示すようなパルス
巾信号が入力端子INに印加されているものとする。パ
ルス巾信号のレベルが、0Vの時は、第1,第2のフォ
トカップラのLEDには電流が流れずに、第1,第2の
スイッチSW1,SW2の各端子1Y,1Zに印加され
る電圧は、いずれも0Vとなつている。いま、各スイッ
チの接続状態が図示する状態にあるものとすれば、第1
のスイッチSW1のY端子は、0Vであり、第2のスイ
ッチSW2のC端子に0V電圧が印加される。
FIG. 4 shows first and second photocouplers,
6 is a time chart showing further details of the operation of the flip-flop circuit 4 composed of first and second switches.
In this embodiment, the first and second photocouplers PC1,
It is assumed that the load resistors R1 and R2 of PC2 are both connected to the emitter side. It is assumed that the pulse width signal as shown in (a) is applied to the input terminal IN. When the level of the pulse width signal is 0V, current does not flow through the LEDs of the first and second photocouplers and is applied to the terminals 1Y and 1Z of the first and second switches SW1 and SW2. All the voltages are 0V. If the connection state of each switch is as shown in the figure,
The Y terminal of the switch SW1 is 0V, and the 0V voltage is applied to the C terminal of the second switch SW2.

【0020】この為に、第2のスイッチSW2のZ端子
には、図示する0Z端子に接続された状態にあるので、
10Vの電圧信号が出力される。この電圧信号は、第2
のスイッチSW2のB端子に印加される。この為、第1
のスイツチSW1のY端子出力は、1Y端子が選択され
0V電圧信号が出力される。従って、図示する回路の状
態では、フリップフロップ回路の一つの出力端子OUT
には、(h)に示すように0Vレベルの信号(Lレベ
ル)が、他の出力端子バーOUTには、(i)に示すよ
うに10Vレベルの信号(Hレベル)が出力されている
状態で安定している。
For this reason, since the Z terminal of the second switch SW2 is connected to the 0Z terminal shown in the figure,
A voltage signal of 10V is output. This voltage signal is
Is applied to the B terminal of the switch SW2. Therefore, the first
As for the Y terminal output of the switch SW1, the 1Y terminal is selected and the 0V voltage signal is output. Therefore, in the state of the illustrated circuit, one output terminal OUT of the flip-flop circuit is
A state in which a 0V level signal (L level) is output as shown in (h) and a 10V level signal (H level) as shown in (i) is output to the other output terminal bar OUT. Is stable at.

【0021】このような状態において、パルス巾信号の
波形が、ローレベルからハイレベルに遷移すると、第1
のフォトカップラPC1がオンとなり、第1のスイッチ
SW1の1Y端子に、10Vのパルスが生ずる。このパ
ルス信号のエッジ(1)により、第1のスイッチSW1
の1Y端子に10V→Y端子に10V→第2のスイッチ
SW2のC端子に10V→第2のスイッチSW2は0Z
端子側から1Z側に選択される→第2のスイッチSW2
のZ端子に0V電圧が出力される→第1のスイッチSW
1のB端子に0V→第1のスイッチSW1は1Y側から
0Y側に選択される→第1のスイッチSW1のY端子に
10Vが出力される。
In such a state, when the waveform of the pulse width signal changes from low level to high level, the first
The photocoupler PC1 is turned on, and a 10V pulse is generated at the 1Y terminal of the first switch SW1. By the edge (1) of this pulse signal, the first switch SW1
10V to the 1Y terminal → 10V to the Y terminal → 10V to the C terminal of the second switch SW2 → 0Z for the second switch SW2
Selected from terminal side to 1Z side → second switch SW2
0V voltage is output to the Z terminal of the → first switch SW
0V to the B terminal of 1 → the first switch SW1 is selected from the 1Y side to the 0Y side → 10V is output to the Y terminal of the first switch SW1.

【0022】このようにして、負荷抵抗R1の一端に、
10Vのパルスが生ずることにより、フリップフロップ
回路の一つの出力端子OUTには、(h)に示すように
0V→10Vに変化し、ハイレベルの信号(Hレベル)
が、他の出力端子バーOUTには、(i)に示すように
0Vレベルの信号(Lレベル)が出力されるように状態
が変化し安定することとなる。
In this way, at one end of the load resistor R1,
When a 10 V pulse is generated, one output terminal OUT of the flip-flop circuit changes from 0 V to 10 V as shown in (h), and a high level signal (H level).
However, the state changes and becomes stable so that the 0V level signal (L level) is output to the other output terminal bar OUT, as shown in (i).

【0023】同様に、パルス巾信号の波形が、ハイレベ
ルからローレベルに遷移すると、エッジ(2)に示すよ
うに、各波形が変化して、フリップフロップ回路の一つ
の出力端子OUTには、(h)に示すようにローレベル
の信号(Lレベル)が、他の出力端子バーOUTには、
(i)に示すように10Vレベルの信号(Hレベル)が
出力されるように状態が変化し安定する。この様な動作
により、各フォトカップラから出力されるパルス信号を
受けて、入力端子INに印加されたパルス巾信号と対応
するパルス巾信号を出力するフリップフロップ回路が、
2つのスイッチSW1,SW2により実現されている。
Similarly, when the waveform of the pulse width signal transits from the high level to the low level, each waveform changes as shown in edge (2), and one output terminal OUT of the flip-flop circuit has As shown in (h), a low level signal (L level) is output to the other output terminal bar OUT.
As shown in (i), the state changes and stabilizes so that a 10 V level signal (H level) is output. By such operation, the flip-flop circuit that receives the pulse signal output from each photocoupler and outputs the pulse width signal corresponding to the pulse width signal applied to the input terminal IN is
It is realized by two switches SW1 and SW2.

【0024】図5は、本発明の他の実施例を示す構成ブ
ロック図である。この実施例においては、第1,第2の
フォトカップラ2,3と、フリップフロップ回路4との
間に、第1,第2のフォトカップラ2,3から出力され
る各パルス信号を共通に受ける受信抵抗R10を有し、
この受信抵抗に発生する信号に応じて、フリップフロッ
プ回路4にセット/リセットパルスを出力するパルス受
信回路7を設けるようにしたものである。
FIG. 5 is a configuration block diagram showing another embodiment of the present invention. In this embodiment, the pulse signals output from the first and second photocouplers 2 and 3 are commonly received between the first and second photocouplers 2 and 3 and the flip-flop circuit 4. Has a receiving resistor R10,
A pulse receiving circuit 7 for outputting a set / reset pulse to the flip-flop circuit 4 in accordance with the signal generated in the receiving resistance is provided.

【0025】このような構成とすることにより、第1,
第2のフォトカップラ2,3を介して同じタイミングで
混入するノイズは、受信抵抗において互いに逆方向に流
れることとなるので、ここでキャンセルされる。従っ
て、ノイズの影響を受けない効果がある。
With such a configuration, the first and second
Noises mixed in at the same timing via the second photocouplers 2 and 3 flow in opposite directions in the reception resistance and are canceled here. Therefore, there is an effect that is not affected by noise.

【0026】[0026]

【発明の効果】以上詳細に説明したように、本発明は、
2つのフォトカップラを用い、これらを微分パルスによ
り駆動すると共に、異なったタイミングで伝達される差
動パルス信号成分のみを取り出すように構成したもの
で、消費電力を低くすることができる上に、外来ノイズ
の影響を受けず安定した動作を行う信号絶縁装置を実現
することができる。また、フリップフロップ回路を構成
する2つのスイッチと、PWM/電圧変換手段に用いる
スイッチとを、1つのICに組み込まれているスイッチ
素子を用いる様にしたもので、全体を簡単な構成とする
ことができる。
As described in detail above, the present invention is
Two photocouplers are used, which are driven by differential pulses and are configured to take out only the differential pulse signal components transmitted at different timings, which can reduce the power consumption and allow the external It is possible to realize a signal insulation device that operates stably without being affected by noise. Further, the two switches forming the flip-flop circuit and the switch used for the PWM / voltage converting means are made to use the switch elements incorporated in one IC, so that the entire structure is simple. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す構成ブロック図であ
る。
FIG. 1 is a configuration block diagram showing an embodiment of the present invention.

【図2】第1,第2のフォトカップラ(PC1,PC
2)と第1,第2のスイッチとの間で構成される回路の
等価回路と、入力信号A,Bと出力信号Xとの関係を示
す図である。
[FIG. 2] First and second photocouplers (PC1, PC
It is a figure which shows the equivalent circuit of the circuit comprised between 2) and the 1st, 2nd switch, and the relationship between the input signals A and B and the output signal X.

【図3】図2の装置において各部分での信号波形の一例
を示すタイムチャートである。
FIG. 3 is a time chart showing an example of signal waveforms at respective portions in the device of FIG.

【図4】第1、第2のフォトカップラと、第1,第2の
スイッチで構成されるフリップフロップ回路の動作の詳
細を示すタイムチャートである。
FIG. 4 is a time chart showing details of operations of a flip-flop circuit including first and second photocouplers and first and second switches.

【図5】本発明の他の実施例を示す構成ブロック図であ
る。
FIG. 5 is a configuration block diagram showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 微分パルス出力手段 2 第1のフォトカップラ(PC1) 3 第2のフォトカップラ(PC2) 4 フリップフロップ回路 5 PWM/電圧変換手段 6 アナログスイッチIC 7 パルス受信回路 DESCRIPTION OF SYMBOLS 1 Differential pulse output means 2 1st photocoupler (PC1) 3 2nd photocoupler (PC2) 4 Flip-flop circuit 5 PWM / voltage conversion means 6 Analog switch IC 7 Pulse receiving circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】絶縁すべき信号をパルス巾信号とし、フォ
トカップラを用いて信号の絶縁を行うようにした信号絶
縁装置であって、 前記パルス巾信号を受けその立ち上がりエッジと立ち下
がりエッジでそれぞれ微分パルスを出力する微分パルス
出力手段と、 立ち上がりエッジで出力される微分パルスにより駆動さ
れる第1のフォトカップラと、 立ち下がりエッジで出力される微分パルスにより駆動さ
れる第2のフォトカップラと、 第1,第2のフォトカップラから出力される各パルス信
号によりセット/リセットされる第1,第2のスイッチ
で構成されるフリップフロップ回路と、 このフリップフロップ回路から出力されるパルス巾信号
に応じてオン/オフする第3のスイッチを備えたパルス
巾/電圧信号変換手段とを備え、 前記第1,第2,第3のスイッチを少なくとも3組以上
のスイッチ回路を含む1つのICを用いて構成したこと
を特徴とする信号絶縁装置。
1. A signal isolator in which a signal to be insulated is a pulse width signal, and the signal is insulated by using a photocoupler, and the pulse width signal is received at a rising edge and a falling edge thereof, respectively. Differential pulse output means for outputting a differential pulse, a first photocoupler driven by a differential pulse output at a rising edge, and a second photocoupler driven by a differential pulse output at a falling edge, A flip-flop circuit including first and second switches set / reset by each pulse signal output from the first and second photocouplers, and a pulse width signal output from the flip-flop circuit. And a pulse width / voltage signal conversion means having a third switch for turning on / off the switch. , Signal isolation apparatus characterized by being configured using a single IC that includes at least three or more sets of switch circuit of the third switch.
【請求項2】第1,第2のフォトカップラから出力され
る各パルス信号を共通に受ける受信抵抗を有し、この受
信抵抗に発生する信号に応じて、フリップフロップ回路
にセット/リセットパルスを出力するパルス受信回路を
設けた請求項1の信号絶縁装置。
2. A flip-flop circuit is provided with a set / reset pulse in accordance with a signal generated in the receiving resistor, which has a receiving resistor commonly receiving each pulse signal output from the first and second photocouplers. The signal isolator according to claim 1, further comprising a pulse receiving circuit for outputting.
JP04087014A 1992-03-31 1992-04-08 Signal isolation device Expired - Lifetime JP3106441B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04087014A JP3106441B2 (en) 1992-04-08 1992-04-08 Signal isolation device
US08/008,372 US5434694A (en) 1992-03-31 1993-01-25 Signal isolating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04087014A JP3106441B2 (en) 1992-04-08 1992-04-08 Signal isolation device

Publications (2)

Publication Number Publication Date
JPH05291876A true JPH05291876A (en) 1993-11-05
JP3106441B2 JP3106441B2 (en) 2000-11-06

Family

ID=13903115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04087014A Expired - Lifetime JP3106441B2 (en) 1992-03-31 1992-04-08 Signal isolation device

Country Status (1)

Country Link
JP (1) JP3106441B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07264034A (en) * 1994-03-18 1995-10-13 Pfu Ltd Data transmitter
WO1996019051A1 (en) * 1994-12-13 1996-06-20 Siemens Aktiengesellschaft Method and device for transmitting at least one digital signal via at least one opto-coupler

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07264034A (en) * 1994-03-18 1995-10-13 Pfu Ltd Data transmitter
WO1996019051A1 (en) * 1994-12-13 1996-06-20 Siemens Aktiengesellschaft Method and device for transmitting at least one digital signal via at least one opto-coupler

Also Published As

Publication number Publication date
JP3106441B2 (en) 2000-11-06

Similar Documents

Publication Publication Date Title
EP0139210A2 (en) Converting circuit
US5995252A (en) Low power digital signal isolator
JP3106441B2 (en) Signal isolation device
JP3077365B2 (en) Signal isolation device
CN113866492A (en) Linear isolation sampling method for direct-current voltage signal
JPH0535619Y2 (en)
EP0289818A2 (en) A non-inverting repeater circuit for use in semiconductor circuit interconnections
US6259298B1 (en) Method and an arrangement for adapting from a DC point of view a first circuit to at least one second circuit
JP2008084272A (en) Transmitter system
SU953723A1 (en) Digital-analogue converter
KR920004929B1 (en) Digital to analog converter
JP2853485B2 (en) Voltage-current converter
KR950009826Y1 (en) Signal proceseur apparatus
SU1347177A1 (en) Electronic telegraphic key
SU1241436A1 (en) Unipolar signal-to-bipolar signal converter
KR900000708Y1 (en) Synchronizing signal switching circuit
SU1515116A1 (en) Voltage-to-current converter
JPS63280515A (en) Logic circuit
SU1376234A1 (en) Electrolytically decoupled d.c. voltage amplifier
JPS61264913A (en) Analog switch circuit for single power supply
JPS60250707A (en) Isolation amplifier
JPS61142817A (en) Pulse width-to-voltage converter
SU1273836A2 (en) Phase difference-to-voltage converter
SU413618A1 (en)
JPH0292044A (en) Transmission circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080908

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100908

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110908

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110908

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20120908