JPH10247663A - マルチボンド棚プラスチックパッケージの製造方法 - Google Patents

マルチボンド棚プラスチックパッケージの製造方法

Info

Publication number
JPH10247663A
JPH10247663A JP35750397A JP35750397A JPH10247663A JP H10247663 A JPH10247663 A JP H10247663A JP 35750397 A JP35750397 A JP 35750397A JP 35750397 A JP35750397 A JP 35750397A JP H10247663 A JPH10247663 A JP H10247663A
Authority
JP
Japan
Prior art keywords
board
holes
package
integrated circuit
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35750397A
Other languages
English (en)
Other versions
JP4498479B2 (ja
Inventor
M Chu Anthony
エム． チュウ アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRON Inc
Original Assignee
ST MICROELECTRON Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRON Inc filed Critical ST MICROELECTRON Inc
Publication of JPH10247663A publication Critical patent/JPH10247663A/ja
Application granted granted Critical
Publication of JP4498479B2 publication Critical patent/JP4498479B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 集積回路用のパッケージを製造する改良した
方法を提供する。 【解決手段】 本発明は、集積回路用のパッケージを製
造する方法を提供しており、複数個の導通経路が第一ボ
ード上及び第二ボード上に形成されている。孔を該第一
ボード及び第二ボードに形成し、それらの孔はピンを受
納すべく適合されている。これらの孔を整合させ且つ接
着剤を使用して第一ボードを第二ボードへ結合させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大略、電子集積回
路装置に関するものであって、更に詳細には、電子集積
回路装置のパッケージング技術に関するものである。更
に詳細には、本発明は、複数個のボンド棚を必要とする
プラスチックピングリッドアレイ及びボールグリッドア
レイパッケージを製造する改良した方法に関するもので
ある。
【０００２】
【従来の技術】プリント配線ボード（ＰＷＢ）は、多数
の電子製品における構成要素及び装置を相互接続するた
めに使用される。プリント配線ボード（ＰＷＢ）は、繰
返しのパターンを有するパネルであって、それからプリ
ント回路ボード（ＰＣＢ）が切断されて、電子構成要素
を装着し且つ保持し且つ構成要素間の電気的相互接続を
与える物理的構成体を提供する。ＰＷＢは、典型的に、
非導電性基板（典型的に、エポキシ樹脂を有するグラス
ファイバ）から構成されており、その上に導電性パター
ン又は回路が形成されている。銅が最も広く使用されて
いる導体であるが、ニッケル、銀、錫、錫−鉛、及び金
もエッチ耐久性又は最上層の金属として使用される場合
がある。パッケージは、片側、両側、及び多層ＰＣＢを
包含している。片側ボードは、片側にのみ導電性パター
ンを有するものであり、両側ボードは両方の面に導電性
パターンを有するものであり、且つ多層ボードは導体及
び絶縁性物質からなる交互の層が一体的に結合されて構
成されるものである。該導電層はメッキしたスルーホー
ルによって接続され、それは、更に、構成要素を装着し
且つ電気的に固定するために使用される。ＰＷＢは剛
性、柔軟性又はそれら二つの組合わせの何れかとするこ
とが可能である。
【０００３】ＰＷＢは、プラスチックピングリッドアレ
イ（ＰＰＧＡ）及びボールグリッドアレイ（ＢＧＡ）パ
ッケージにおいて使用される。これらのパッケージは、
例えばマイクロプロセサなどの集積回路をパッケージす
るために使用される。ある場合には、これらのパッケー
ジはマルチボンド棚即ち複数個のボンド棚を使用する。
図１Ａ−１Ｃは当該技術において公知のＰＣＢを積層し
て形成される異なる数のボンド棚を具備するパッケージ
の概略平面図と部分断面図とをそれぞれ示している。特
に、図１Ａは、単一ボンド棚パッケージを示している。
パッケージ１００はワイヤボンディング領域１０４を具
備する孔１０２を包含している。例えばマイクロプロセ
サなどの集積回路は、ワイヤボンディング領域１０４へ
電気的に接続するために孔１０２内に装着させることが
可能である。ボード１０１は、信号層１０６及びコア１
１０上のパワー層１０８を包含している。プリプレッグ
層１０７が信号層１０６とパワー層１０８との間に位置
されている。コア１１０の下側に接地層１１２及び信号
層１１４が位置されている。半田マスク１１１が信号層
１０６の上に配置されており、且つ半田マスク１１３が
信号層１１４の下側に配置されている。ボンディング領
域１０４が信号層１０６及び１１２の露出部分によって
形成されている。
【０００４】図１Ｂにおいて、２ボンド棚アーキテクチ
ャを有するパッケージが示されている。パッケージ１１
６は孔１１８を有しており、その中に、例えばマイクロ
プロセサなどの集積回路がワイヤボンディング領域１２
０及び１２２を介してパッケージ１１６へ接続するため
に装着される。ボード１１５は半田マスク１２１、信号
層１２４、コア１２６、パワー層１２８、半田マスク１
２３を包含している。ボード１１７は半田マスク層１２
７、パワー層１３０、コア１３２、接地層１３４、半田
マスク１２９を包含している。ボード１１７はプリプレ
ッグ（ｐｒｅｐｒｅｇ）層１２５によってボード１１５
へ接着されている。信号層１２４の露出された領域はボ
ンディング領域１２２を形成している。接地層１３４が
層１３０のレベルへキャビティの周りを取囲んでおり且
つボンディング区域１２０を形成している。
【０００５】図１Ｃにおいて、パッケージ１４０はワイ
ヤボンディング領域１４４，１４６，１４８を具備する
孔１４２を包含している。この場合も、集積回路を、ワ
イヤボンディング領域１４４，１４６，１４８へ電気的
に接続させるために孔１４２内に装着させることが可能
である。ボード１４１は半田マスク１４７、信号層１５
０、コア１５２、信号層１５４、半田マスク１４９を包
含している。信号層１５０の露出部分はボンディング領
域１４８を形成している。ボード１４３は半田マスク１
５３、信号層１５６、コア１５８、パワー層１６０、半
田マスク１５５を包含している。ボード１４１は、プリ
プレッグ層１５１によってボード１４３へ接着されてい
る。ボード１４５は半田マスク１５９、信号層１６２、
コア層１６４、接地層１６６、半田マスク１６１を包含
している。ボード１４５はプリプレッグ層１５７によっ
てボード１４３へ接着されている。信号層１５６の露出
部分はボンディング領域１４６を形成している。信号層
１６２の露出部分はワイヤボンディング領域１４４を形
成している。接地層１６６がコア層１６４の周りを信号
層１６２のレベルへ取囲んでおり且つボンディング領域
１４４を形成している。
【０００６】複数個の棚を具備するＰＣＢを使用して集
積回路用のパッケージを形成する場合に、「ボード」と
も呼ばれる第一ＰＣＢを、ボード上にホトレジスト層を
形成し且つそれを露光することによって形成される。次
いで、該ボードにおいてラインをエッチング形成し且つ
集積回路装置を収容するダイに対して孔を刻設する。第
二ボードを第一ボードと同様の態様で形成するが、ボン
ド棚段差部に対しより大きな孔を形成する。次いで、第
一及び第二ボードをラミネーション及び業界において公
知の予め含湿させたグラスファイバ布であるプリプレッ
グを使用して一体化させる。その後に、これらのボード
を加熱即ちベーキングしてプリプレッグを硬化させる。
更に、硬化プロセス期間中にクランプを使用して圧力を
付与する。
【０００７】複数個の棚を使用するボードの場合の問題
は、それが湾曲する傾向があり且つプリプレッグからの
樹脂が熱及び圧力を使用してボードを一体化する期間中
にワイヤボンディング領域内に流れ出す場合があるとい
うことである。この問題に対する現在の解決方法は特別
のツールを使用している。図２を参照すると、複数個の
段差部を有するボードを形成するために現在使用されて
いる特別のツールが図示されている。パッケージ２００
は図示例においてはボード２０２及び２０４を包含して
いる。これらのボードの間に孔２０８が設けられてい
る。各ボードは、この例においては示していない種々の
パワー層、接地層、信号層を包含している。プリプレッ
グ２１２がボード２０２及び２０４上の半田マスク２１
４及び２１６の間に配置されており且つクランプ２１８
によってボードに圧力が付与されている。ツール２２０
はボードの加熱が行われる場合に湾曲が発生することを
防止するために段差の付いた孔２０８内に使用されるイ
ンサートである。しかしながら、異なる集積回路に対し
て異なる数の段差部及び孔寸法が使用される場合に問題
が発生する。従って、異なる寸法を有する各タイプの集
積回路に対して異なるインサートが必要とされる場合が
ある。現在公知の方法においてこのツールを使用するこ
とは、集積回路装置を製造し且つパッケージングするこ
とのコスト及び複雑性を増加させる。従って、集積回路
装置用のパッケージを製造する改良した方法を提供する
ことが所望されている。
【０００８】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、集積回路用のパッケージを形成する改良し
た方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、複数個の導通
経路が第一ボード上及び第二ボード上に形成されている
集積回路装置用のパッケージを製造する方法を提供して
いる。第一ボード及び第二ボードに孔を形成し、その場
合にこれらの孔はピンを受納すべく適合される。これら
の孔が整合され且つ第一ボードが接着剤を使用して第二
ボードへ結合される。
【００１０】
【発明の実施の形態】図３Ａ及び３Ｂを参照すると、本
発明の例示的実施例に基づいてパッケージを製造するた
めに使用されるプロセスのフローチャートが示されてい
る。このプロセスは、「ボンド棚部材」とも呼ばれる第
一ボードを含むパネルを製造することにより開始され
る。図３Ｃにおいて、多数のボード３０５を含むプリン
ト配線ボードパネル３０１が模式的に示されている。
【００１１】本プロセスは、ボードを正しい寸法に形成
するために使用する物質を選択し且つ切断することによ
り開始される（ステップ３００）。その後に、該物質を
積層させ且つドリルによる孔開けのためにピン止めする
（ステップ３０２）。例えば、多数のＰＷＢパネル３０
１を積層させ且つドリル孔開けすることが可能である。
次いで、該物質にドリルによって孔を形成する（ステッ
プ３０４）。単一層を有するようなＰＷＢパネルの場合
には、ピン用の孔のみがドリルで開けられる。パワープ
レーン及び接地プレーンを有するようなＰＷＢにおいて
は、図３Ｃにおける孔３０５のような孔が回り込みメッ
キのために刻設される。ＰＰＨ（メッキしたスルーホー
ル）のメタリゼーションを実施する（ステップ３０
６）。次いで、該物質をレジストを付与するためにクリ
ーニングする（ステップ３０８）。
【００１２】その後に、該レジストをスクリーン印刷す
るか（ステップ３１０）又は該レジストを付与した後に
（ステップ３１２）、選択パターンを有するマスクを使
用して露光する（ステップ３１４）。露光の後に、該レ
ジストを現像する（ステップ３１６）。次いで、該レジ
ストを現像することによって形成された回路パターンを
銅及び半田メッキする（ステップ３１８）。メッキの後
に、該レジストをボードから剥離し（ステップ３２
０）、該銅回路パターンをエッチングする（ステップ３
２２）。ステップ３００乃至３２２は典型的な両側ＰＷ
Ｂ処理ステップである。次いで、溝パターンを包含する
半田マスクを本発明の例示的実施例に従って付与する
（ステップ３２４）。その後に、ニッケル／金メッキを
行い（ステップ３２６）、次いでＰＷＢのルーチング
（経路付け）又はパンチングを行う（ステップ３２
８）。ステップ３２８において、ＰＷＢパネル３０１を
より小さな部材３０３へ切断して「ボード」とも呼ばれ
るＰＣＢを形成する。ステップ３００乃至３２８は、単
一層を有するその他のＰＷＢ又はパワープレーン及び接
地プレーンを有するその他のＰＷＢを製造するために使
用される。
【００１３】単一層及びパワー／接地層ボードを設計に
従って積層させ且つ整合させる（ステップ３３０）。次
いで、接着剤を付与してボードを接着させる（ステップ
３３２）。図示例においては、接着剤は、ワイヤボンデ
ィングが行われる領域近くの区域に付与することが必要
であるに過ぎない。接着剤はその他の区域に付与するこ
とが可能であるが必要なものではない。該孔のうちの幾
つかの中にピンを配置させ且つ該ピンとボードとを整合
させることによってアライメント即ち整合を行う。その
後に、半田ペーストをボード上の適宜の場所へスクリー
ン付与する（ステップ３３４）。次いで、残りのピンを
挿入し（ステップ３３６）且つヒートシンク及びコンデ
ンサを孔内に配置させる（ステップ３３８）。次いで、
半田を再流動させ（ステップ３４０）且つ該パッケージ
を切断状態及び短絡状態に対してテストする（ステップ
３４２）。
【００１４】一方、整合はピンベースを使用して実施す
ることが可能である。更に、接着剤及び半田ペースト
は、該部材を整合させ且つ一体化するのと同時に付与す
ることが可能である。図３Ａ，３Ｂ，３Ｃに示したステ
ップは、２個のボードを含むパッケージを形成するため
に使用される。本発明の例示的実施例に従って、２個を
超えるボードでパッケージを形成するために上述したス
テップを使用して付加的なボードを使用することが可能
である。
【００１５】次に、図４を参照すると、本発明の例示的
実施例に従って形成されたパッケージが模式的に示され
ている。ボード４００は孔４０３ａ−４０３ｅ内のピン
４０２ａ−４０２ｅを有しており、導通経路４０４ｂ及
び４０４ｄがボンディングパッド４０５ｂ及び４０５ｄ
において終端しており、それらはボンディングワイヤ接
続体によってダイ４１０、接地リング４１２、又はパワ
ーリング４１４へ接続している。ピン４０２ａはＰＣＢ
４１７の接地プレーンへ接続しており、一方ピン４０２
ｂはＰＣＢ４１５上のボンディングパッド４０５ｂへ接
続している。ピン４０２ｃはＰＣＢ４１７の接地プレー
ンへ接続しており、ピン４０２ｄはＰＣＢ４１５上のボ
ンディングパッド４０５ｄへ接続している。ピン４０３
ｅはＰＣＢ４１７のパワープレーン（電力面）へ接続し
ている。
【００１６】ボンドワイヤ４０７はダイ４１０を接地リ
ング４１２へ接続しており、且つボンドワイヤ４０６は
ダイ４１０をパワーリング４１４へ接続している。次い
で、ボンドワイヤ４０８は導通経路４０４ｂ及び４０４
ｄによってピン４０２ｂ及び４０２ｄへ接続しているボ
ンディングパッド４０５ｂ及び４０５ｄを介してＰＣＢ
４１５における信号層とダイ４１０との間に接続を与え
ている。ビア（ｖｉａ）４０９が上側の信号プレーンと
ＰＣＢ４１５の下側との間を接続している。
【００１７】次に、図５を参照すると、本発明の例示的
実施例に基づいて、パッケージ４００を形成するために
使用される構成要素が模式的に示されている。ボード５
００は孔５０２を有しており、単一層がパターン形成さ
れて導通経路５０６を形成しており、それはボンディン
グパッド５０７で終端している。導通経路５０６及びボ
ンディングパッド５０７は半田マスク５３３の下側に形
成されている。ボード５００（図４におけるＰＣＢ４１
５）は、更に、導通経路（不図示）を具備する信号層５
０１ａ及び５０１ｂを包含している。ボード５１２（図
４におけるＰＣＢ４１７）はパワープレーン（電力面）
５１４及び接地プレーン５１６を包含している。接地リ
ング５１８ａは孔５１９内において折り畳まれており、
且つパワーリング５１８ｂはパワープレーン５１４から
形成されている。パワーリング５１８ｂは孔５１９から
所定距離においてパワープレーン５１４の一部を被覆す
ることによって形成されている。本パッケージは、孔５
２１内に装着されている信号ピン５２０を包含してい
る。更に、接地ピン５２２及びパワーピン５２４が図示
例において示されている。ヒートシンク５２８を具備す
るダイ５２６が、ダイ５２６が孔５０２及び５２０内に
嵌まるように位置決めされる。導通経路からボンディン
グ領域５０７，５１８ａ，５１８ｂにおいてダイ５２６
へ接続が形成される。これらのボンディング領域は、部
分的に、例えば半田マスク５３４などの半田マスクによ
って画定される。
【００１８】ビア（ｖｉａ）５０９は、ピンを挿入して
ＰＣＢ５００上の信号層５０１ａ及び５０１ｂを連結す
るために使用され、一方ビア５１０及び５２１はＰＣＢ
５００と５１２とを連結するために使用される。接着剤
の流出を減少させるために半田マスク５３４に溝５０５
が形成されている。
【００１９】次に、図６を参照すると、本発明の例示的
実施例に基づくパッケージの部分的断面図が示されてい
る。図５は長尺ピンを示しているが、この図は短寸ピン
実施例を示している。図示例においては、パッケージ６
００がコア６０２及びコア６０４を包含している。半田
マスク６０６がコア６０４の上に形成されている。信号
層６０８も半田マスク６０６の下側でコア６０４の上に
形成されている。信号層６０７はコア６０４の下側に形
成されており、半田マスク６０９が信号層６０７の下側
に位置している。パッケージ６００は、更に、コア６０
４及び６０２におけるビア６１４内に挿入され且つ内側
に半田付けされたピン６１０を包含しており、それらは
パッケージ６００の異なる層の間での接続を与えてい
る。半田マスク６１６はボード６０２上でパワープレー
ン６２２に亘って形成されている。半田マスク６１６及
び６０９には溝６１８が形成されており、それは接着剤
６２０の流れを制限する構成を与えている。図示例は、
更に、コア６０２と関連する接地プレーン６２４を包含
している。半田マスク６３４がコア６０２の底部上で接
地プレーン６２４に亘って形成されている。半田マスク
６３５がヒートシンク６３６に亘って位置されており且
つ半田６３８によってパッケージ６００へ接続されてい
る。溝６１８は図示例においては、垂直の側壁を有する
チャンネルの形態である。本発明に基づいて溝６１８を
形成するためにその他の形状を使用することが可能であ
る。溝は接着剤が付与される区域において使用され、ボ
ードを結合させる場合の接着剤の広がりを減少させる。
【００２０】次に、図７Ａ−７Ｃを参照すると、本発明
の例示的実施例に基づくパッケージ７００を形成するた
めにボードを整合させるプロセスが模式的に示されてい
る。図７Ａはパッケージ７００の分解概略断面図であ
り、且つ図７Ｂはパッケージ７００の概略平面図であ
る。図７Ｃは組立て且つヒートシンク７１４へ接続させ
たパッケージ７００の概略断面図である。ピンベース７
０２は孔内に配置された多数のピン７０４を有してい
る。ボード７０６は多数の孔７０８を有しており且つボ
ード７１０は多数の孔７１２を有しており、ピン７０４
を孔７０８及び７１２と整列させることにより、ピンベ
ース７０２とボード７０６及び７１０との間にアライメ
ント即ち整合が与えられる。
【００２１】従って、本発明はベーキング及びクランピ
ングを行う必要性が回避されているので、複数個の段差
部を有する集積回路装置に対するパッケージを製造する
改良した方法を提供している。必要とされる接着剤の量
が減少されている。更に、プリプレッグ以外の接着剤を
使用することが可能である。例えば、カリフォルニア州
９０２２１、ランチョドミンゲス、スーザンロード２０
０２１、ナショナルスターチアンドケミカルカンパニの
子会社であるエーブルスティックエレクトロニクス、マ
テリアルズアンドアデヒーシブズによって製造されてい
るエーブルボンド（Ａｂｌｅｂｏｎｄ）８７００Ｋと呼
ばれる接着剤を本発明に従って使用することが可能であ
る。ワイヤボンディング領域への接着剤の流出即ち拡布
を減少するために溝を使用しているので、本発明はこの
様な利点を提供している。更に、本発明は接着剤を必要
とする区域が減少されているので、使用される接着剤の
量を減少している。本発明の例示的実施例によれば、接
着剤はワイヤボンディングが行われる領域近くのボンデ
ィング棚の間に配置される。接着剤はその他の区域に配
置させることが可能であるが、必要なものではない。溝
の幅は図示例においては約１乃至２ｍｍの間である。
【００２２】パッケージの製造業者は、微細幾何学的形
状とすることの可能なＰＷＢラインにおいて信号層を形
成することが可能であり且つパワー／接地層は粗めの幾
何学的形状ラインである。更に、このパッケージは異な
る信号プレーンを有するＰＣＢを使用して再度形態を特
定させることが可能である。複数個の信号プレーン構成
を形成することによって、多数のパッケージ形態を提供
することが可能である。これらのＰＣＢは顧客の注文を
受取った場合に最終段階において半田付けすることによ
り組立てることが可能である。パワー／接地プレーン
は、更に、同一の層上に５Ｖ及び３Ｖを有するがリング
の代わりに異なるボンディングフィンガを有するような
適用場面に対してカスタム化させることも可能である。
【００２３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１Ａ】 （１）及び（２）は従来公知のボンド棚を
具備するプリント配線ボードを示した概略平面図及び概
略断面図。
【図１Ｂ】 （１）及び（２）は従来公知の別のボンド
棚を具備するプリント配線ボードを示した概略平面図及
び概略断面図。
【図１Ｃ】 （１）及び（２）は従来公知の更に別のボ
ンド棚を具備するプリント配線ボードを示した概略平面
図及び概略断面図。
【図２】 段差部を有するパッケージを製造するために
現在使用されている特別のツールの使用状態を示した概
略図。
【図３Ａ】 本発明の例示的実施例に基づいてパッケー
ジを製造するために使用される処理の流れを示したフロ
ーチャート。
【図３Ｂ】 本発明の例示的実施例に基づいてパッケー
ジを製造するために使用される処理の流れを示したフロ
ーチャート。
【図３Ｃ】 プリント配線ボードパネルを示した概略平
面図。
【図４】 本発明の例示的実施例に基づいて製造したパ
ッケージを示した概略斜視図。
【図５】 本発明の例示的実施例に基づいて図４に示し
たパッケージを製造するために使用する構成要素を示し
た分解概略斜視図。
【図６】 本発明の別の例示的実施例に基づいて製造し
たパッケージの一部の概略断面図。
【図７】 （Ａ）−（Ｃ）は本発明の例示的実施例に基
づいてパッケージを製造するためにボードを整合させる
プロセスを示した各概略図。
【符号の説明】
４００ ボード ４０２ ピン ４０３ 孔 ４０４ 導通経路 ４０５ ボンディングパッド ４１０ ダイ ４１２ 接地リング ４１４ パワーリング ４１７ ＰＣＢ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 集積回路用のパッケージの製造方法にお
    いて、 第一ボード上及び第二ボード上に複数個の導通経路を形
    成し、 前記第一ボード及び前記第二ボードに孔を形成し、前記
    孔は複数個のピンを受納すべく適合されており、 前記孔を整合させ、 接着剤を使用して前記第一ボードを前記第二ボードへ結
    合させ、前記接着剤をワイヤボンディングが行われる区
    域に位置させる、ことを特徴とする方法。
  2. 【請求項２】 請求項１において、前記複数個の導通経
    路を形成するステップが、 前記第二ボード上にパワー経路と接地経路とを形成し、 前記第一ボード上に接続パターンを形成する、ことを特
    徴とする方法。
  3. 【請求項３】 請求項１において、前記第一ボードに孔
    を形成するステップが、前記第一ボード及び前記第二ボ
    ードにドリルで孔開けすることを特徴とする方法。
  4. 【請求項４】 請求項１において、更に、他方のボード
    の孔とは独立的に、同一のボード内の層間接続のための
    孔を形成することを特徴とする方法。
  5. 【請求項５】 請求項１において、前記第一ボードが単
    一コア両側基板であることを特徴とする方法。
  6. 【請求項６】 請求項１において、前記第二ボードが単
    一コア両側基板であることを特徴とする方法。
  7. 【請求項７】 請求項１において、前記第一ボードが第
    一孔を有しており且つ前記第二ボードが第二のより大き
    な孔を有しており、従って前記第一ボードが前記第二ボ
    ードに結合される場合に、二つのボンド棚が形成され、
    前記ボード及び集積回路上の導通経路間の電気的接続が
    一端が前記ボンド棚上に取付けられ且つ他端が前記集積
    回路上のボンドパッドへ取付けられる金ワイヤによって
    なされることを特徴とする方法。
  8. 【請求項８】 請求項７において、更に、前記集積回路
    が前記第一孔及び第二孔内に位置されるように前記集積
    回路を前記パッケージへ結合させることを特徴とする方
    法。
  9. 【請求項９】 請求項８において、前記集積回路がマイ
    クロプロセサであることを特徴とする方法。
  10. 【請求項１０】 請求項８において、前記集積回路が前
    記集積回路を前記パッケージに取付けたヒートシンク上
    に装着することによって前記パッケージへ結合させるこ
    とを特徴とする方法。
  11. 【請求項１１】 請求項１において、更に、前記第一ボ
    ードに溝を形成し、前記溝が前記集積回路を前記パッケ
    ージへ電気的に接続させるためにワイヤボンディングが
    使用される上方の領域に位置されていることを特徴とす
    る方法。
  12. 【請求項１２】 請求項１１において、更に、前記第二
    ボードに溝が設けられており、前記第二ボードにおける
    溝が、前記集積回路を前記パッケージへ電気的に接続さ
    せるためにワイヤボンディングが使用される下側の領域
    に位置されていることを特徴とする方法。
  13. 【請求項１３】 集積回路用のパッケージを形成する方
    法において、 第一ボード上に接続パターンをエッチング形成し、 第二ボード上にパワーパターン及び接地パターンをエッ
    チング形成し、 前記第一ボードに孔をドリルで形成し、その場合に前記
    孔はピンを受納し且つ層間接続のために適合されており
    且つ前記孔の少なくとも一部が整合のために使用され且
    つ第一組の整合可能な孔を形成しており、 ワイヤボンディングが発生する第一ボードにおける領域
    内に溝をパターン形成し、その場合に前記溝は接着剤に
    対するガイドを与えており、 前記第二ボードに孔をドリルで形成し、その場合に前記
    孔はピンを受納し且つ層間接続のために適合されてお
    り、前記孔の少なくとも一部は前記第一組の整合可能な
    孔と整合可能であり且つ第二組の整合可能な孔を形成し
    ており、 ワイヤボンディングが行われる前記第二ボードにおける
    領域に溝をパターン形成し、その場合に前記溝は接着剤
    に対するガイドを提供し、 前記少なくとも一方の溝内に接着剤を配置させ、 前記第一組の整合可能な孔及び前記第二組の整合可能な
    孔を使用して前記第一ボードを前記第二ボードと整合さ
    せ、 前記接着剤を使用して前記第一ボードを前記第二ボード
    へ結合させる、上記各ステップを有することを特徴とす
    る方法。
  14. 【請求項１４】 請求項１３において、前記整合ステッ
    プが、 前記第一ボードにおけるピンを受納すべく適合されてい
    る孔内にピンを配置させ、 前記第一ボードにおけるピンを受納すべく適合されてい
    る前記第二ボードにおける孔とを並べさせることによっ
    て前記第二ボードを前記第一ボードと整合させる、こと
    を特徴とする方法。
  15. 【請求項１５】 請求項１４において、前記ピンを配置
    させ且つ前記第二ボードを整合させるステップが複数個
    のピンを有するピンベースを使用して行われることを特
    徴とする方法。
  16. 【請求項１６】 請求項１３において、前記少なくとも
    一方の溝が約１ｍｍ乃至約２ｍｍの幅を有していること
    を特徴とする方法。
  17. 【請求項１７】 請求項１２において、前記第一ボード
    が信号層を包含していることを特徴とする方法。
  18. 【請求項１８】 請求項１３において、前記第二ボード
    がパワープレーン及び接地プレーンを包含していること
    を特徴とする方法。
  19. 【請求項１９】 請求項１３において、前記接着剤がエ
    イブルボンド（Ａｂｌｅｂｏｎｄ）８７００Ｋであるこ
    とを特徴とする方法。
  20. 【請求項２０】 請求項１３において、前記接着剤がプ
    リプレッグであることを特徴とする方法。
JP35750397A 1996-12-31 1997-12-25 マルチボンド棚プラスチックパッケージの製造方法 Expired - Lifetime JP4498479B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/777,635 US5832596A (en) 1996-12-31 1996-12-31 Method of making multiple-bond shelf plastic package
US08/777635 1996-12-31

Publications (2)

Publication Number Publication Date
JPH10247663A true JPH10247663A (ja) 1998-09-14
JP4498479B2 JP4498479B2 (ja) 2010-07-07

Family

ID=25110803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35750397A Expired - Lifetime JP4498479B2 (ja) 1996-12-31 1997-12-25 マルチボンド棚プラスチックパッケージの製造方法

Country Status (2)

Country Link
US (1) US5832596A (ja)
JP (1) JP4498479B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190555A (ja) * 2000-12-20 2002-07-05 Ibiden Co Ltd ヒートシンク集合体およびヒートシンク

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6323065B1 (en) 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
US6395582B1 (en) 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US6608257B1 (en) * 2001-12-12 2003-08-19 Sun Microsystems, Inc. Direct plane attachment for capacitors
US6521846B1 (en) * 2002-01-07 2003-02-18 Sun Microsystems, Inc. Method for assigning power and ground pins in array packages to enhance next level routing
US20090032285A1 (en) * 2005-01-27 2009-02-05 Matsushita Electric Industrial Co., Ltd. Multi-layer circuit substrate manufacturing method and multi-layer circuit substrate
KR102088973B1 (ko) * 2015-09-17 2020-03-13 한국전자통신연구원 광 모듈용 플렉서블 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255996A (ja) * 1987-04-14 1988-10-24 シチズン時計株式会社 半導体チツプ実装用多層基板
JPH07273463A (ja) * 1994-03-31 1995-10-20 Ibiden Co Ltd Ｉｃ搭載用多層プリント配線板の製造方法
JPH0883981A (ja) * 1994-09-09 1996-03-26 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516156A (en) * 1967-12-11 1970-06-23 Ibm Circuit package assembly process
DE3240754A1 (de) * 1981-11-06 1983-05-19 Sumitomo Bakelite Co. Ltd., Tokyo Gedruckte schaltung mit mehreren schichten und verfahren zu deren herstellung
EP0159365B1 (en) * 1983-10-13 1991-09-04 Mitsubishi Rayon Co., Ltd. Carbon fibers with high strength and high modulus, and process for their production
US4644643A (en) * 1984-02-22 1987-02-24 Kangyo Denkikiki Kabushiki Kaisha Method of electrically interconnecting a laminated printed circuit by use of a compressed, solder-plated connector pin
JPS60227496A (ja) * 1984-04-26 1985-11-12 日本電気株式会社 多層印刷配線板の製造方法
DE3423181A1 (de) * 1984-06-22 1986-01-02 Dielektra GmbH, 5000 Köln Verfahren zur herstellung von vorlaminaten fuer mehrlagenleiterplatten
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255996A (ja) * 1987-04-14 1988-10-24 シチズン時計株式会社 半導体チツプ実装用多層基板
JPH07273463A (ja) * 1994-03-31 1995-10-20 Ibiden Co Ltd Ｉｃ搭載用多層プリント配線板の製造方法
JPH0883981A (ja) * 1994-09-09 1996-03-26 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190555A (ja) * 2000-12-20 2002-07-05 Ibiden Co Ltd ヒートシンク集合体およびヒートシンク

Also Published As

Publication number Publication date
US5832596A (en) 1998-11-10
JP4498479B2 (ja) 2010-07-07

Similar Documents

Publication Publication Date Title
JP3556904B2 (ja) フルオロ複合体基板を用いたマイクロ波多機能モジュールの製造方法
US7849591B2 (en) Method of manufacturing a printed wiring board
US6828670B2 (en) Module component
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
US9999141B2 (en) Printed circuit board and method for manufacturing the same
US5412539A (en) Multichip module with a mandrel-produced interconnecting decal
KR101143837B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JPH06350020A (ja) マルチチップ集積回路モジュール及びその製造方法
KR100832653B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조방법
EP0460822A1 (en) Integrated circuit packaging using flexible substrate
EP1976349A2 (en) Circuitized substrate with internal organic memory device, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JPH03174742A (ja) チツプキヤリヤパツケージおよびその製造方法
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
EP2664222B1 (en) Method of making an electronic device having a liquid crystal polymer solder mask
US20090178273A1 (en) Method of making circuitized assembly including a plurality of circuitized substrates
JP4498479B2 (ja) マルチボンド棚プラスチックパッケージの製造方法
JPH05190757A (ja) 集積回路の接続構造
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
EP0095306B1 (en) Flex-pack interconnection carrier
JP2002009440A (ja) 複合配線基板
WO2000019532A1 (en) Package for providing improved electrical contact and methods for forming the same
KR20030011434A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR200257974Y1 (ko) 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080402

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term