JPH10242795A - Piezoelectric element and its production - Google Patents

Piezoelectric element and its production

Info

Publication number
JPH10242795A
JPH10242795A JP4205297A JP4205297A JPH10242795A JP H10242795 A JPH10242795 A JP H10242795A JP 4205297 A JP4205297 A JP 4205297A JP 4205297 A JP4205297 A JP 4205297A JP H10242795 A JPH10242795 A JP H10242795A
Authority
JP
Japan
Prior art keywords
substrate
piezoelectric
electrode
holding
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4205297A
Other languages
Japanese (ja)
Inventor
Akihiko Nanba
昭彦 南波
Yoshihiro Tomita
佳宏 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4205297A priority Critical patent/JPH10242795A/en
Publication of JPH10242795A publication Critical patent/JPH10242795A/en
Pending legal-status Critical Current

Links

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a piezoelectric element that can suppress the deterioration of its characteristic without deteriorating its miniaturization and mass productivity by preparing a piezoelectric substrate where the electrodes are formed and a holder substrate of the piezoelectric substrate and joining both substrates together by means of both direct junction and junction applying the alloying. SOLUTION: A piezoelectric substrate 1 uses an AT-cut crystal substrate, for example, and a groove 33 is formed on the substrate 1. Then a titanium electrode 12 and a gold electrode 11 are buried into the groove 33 to lead out the end face of each electrode. The electrode 11 is set at the same level as the substrate 1 and then joined to a silicone substrate 2 via the alloying 16 of gold and silicon performed at the junction interface. Meanwhile, both substrates 1 and 2 are held via a direct junction 31 applying mainly the polysiloxane coupling. Accordingly, it's possible to stably hold the substrate 1 with no aging nor deterioration of the element characteristic caused by the remaining stress.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、圧電素子とその製
造方法に関するものである。
The present invention relates to a piezoelectric element and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年の移動体通信の発展に伴い、通信デ
バイスの構成材料として種々の圧電体が使われている。
特に、水晶、ニオブ酸リチウム、タンタル酸リチウムな
どは振動子、フィルタなどのバルク波素子や弾性表面波
素子に幅広く使用されている。
2. Description of the Related Art With the recent development of mobile communication, various piezoelectric materials have been used as constituent materials of communication devices.
In particular, quartz, lithium niobate, lithium tantalate, and the like are widely used in bulk wave devices and surface acoustic wave devices such as vibrators and filters.

【0003】一般に、圧電体は機械的な力を電気信号に
変換するため、実装時の残留応力や周囲の環境の変化に
より圧電素子の特性は大きく影響を受ける。例えば、水
晶はその優れた周波数温度特性から、携帯電話の温度補
償型水晶発振器用の振動子などに使われているが、実装
後の残留応力を減らし、かつ、残留応力の素子によるば
らつきを小さくする必要がある。また、周囲の環境によ
る素子の経年変化を防ぐために、圧電素子を真空、ある
いは、窒素などの雰囲気で気密封止しなければならな
い。以上のことが水晶に限らず高性能な圧電素子を量産
性よく製造するためには、必要不可欠となる。
In general, a piezoelectric element converts a mechanical force into an electric signal, so that the characteristics of the piezoelectric element are greatly affected by residual stress during mounting and changes in the surrounding environment. For example, quartz has been used as a vibrator for temperature-compensated crystal oscillators in mobile phones because of its excellent frequency-temperature characteristics.However, it reduces residual stress after mounting and minimizes variations in residual stress due to elements. There is a need to. Further, in order to prevent the aging of the element due to the surrounding environment, the piezoelectric element must be hermetically sealed in a vacuum or an atmosphere such as nitrogen. The above is indispensable for manufacturing not only quartz but also high-performance piezoelectric elements with good mass productivity.

【0004】圧電体の保持、気密封止の方法の一つに直
接接合技術がある。直接接合とは鏡面研磨された2つの
基板を重ね合わせ、熱処理することにより中間接着層を
介さずに基板から構成される原子同士で直接、基板を接
合する技術である。例えば、アイトリプルイ・ウルトラ
ソニックス・シンポジウム・プロシーディング、p10
45(1994)(IEEE Ultrasonics
SymposiumProceeding)では、半
導体と圧電体の直接接合について報告されており、これ
によると、シリコンと水晶が、二酸化珪素の層を介して
原子間で接合されていることが報告されている。この2
酸化珪素はシリコン、あるいは水晶に起因するもので、
中間接着層には該当しない。直接接合は熱的、機械的に
安定な接合方法で、残留応力の素子間のばらつきも非常
に小さい。また、原子レベルでの接合であるため、気密
封止も容易に行える。直接接合を用いた圧電素子の利点
は特開平4−283957、特開平5−327383な
どに詳しく述べられている。
One of the methods for holding and hermetically sealing a piezoelectric body is a direct bonding technique. Direct bonding is a technique in which two mirror-polished substrates are superimposed and heat-treated to bond the substrates directly by atoms formed from the substrates without an intermediate adhesive layer. For example, iTripley Ultrasonics Symposium Proceedings, p10
45 (1994) (IEEE Ultrasonics)
Symposium Proceeding) reports on direct bonding between a semiconductor and a piezoelectric body, and it is reported that silicon and quartz are bonded between atoms via a silicon dioxide layer. This 2
Silicon oxide is derived from silicon or quartz,
It does not correspond to the intermediate adhesive layer. Direct bonding is a bonding method that is thermally and mechanically stable, and has very small variation in residual stress between elements. In addition, since the bonding is performed at the atomic level, hermetic sealing can be easily performed. The advantages of the piezoelectric element using direct bonding are described in detail in JP-A-4-283957 and JP-A-5-327383.

【0005】図23に直接接合を用いた圧電素子の構造
の一例を示す。図23(a)は圧電素子の斜視図で、図
23(b)は上面図である。図23で41は水晶基板、
42は水晶基板と直接接合された保持基板で、例えばガ
ラス基板である。43はクロムの下地電極上に金を蒸着
した電極である。49は水晶基板41に設けられた貫通
穴で、水晶基板41の裏面電極と表面電極の導通を取っ
ている。48は保持用ガラス基板42に設けられた空隙
部分で、水晶基板41と保持用ガラス基板42とを接触
させないように設けている。この構造により、水晶基板
41の表面に電極を引き出すことができる。
FIG. 23 shows an example of the structure of a piezoelectric element using direct bonding. FIG. 23A is a perspective view of the piezoelectric element, and FIG. 23B is a top view. In FIG. 23, 41 is a quartz substrate,
Reference numeral 42 denotes a holding substrate directly bonded to a quartz substrate, for example, a glass substrate. Reference numeral 43 denotes an electrode obtained by depositing gold on a chromium base electrode. Reference numeral 49 denotes a through hole provided in the quartz substrate 41, which conducts the back electrode and the front electrode of the quartz substrate 41. Reference numeral 48 denotes a gap portion provided in the holding glass substrate 42, which is provided so as not to contact the quartz substrate 41 and the holding glass substrate 42. With this structure, an electrode can be drawn out to the surface of the quartz substrate 41.

【0006】図23の構造の圧電素子に上蓋をつけた構
造の圧電素子を図24に示す。図24(a)は圧電素子
の上蓋用基板の斜視図で、同図(b)は圧電素子の保持
用ガラス基板42、及び水晶基板41の斜視図であり、
同図(c)は同図(a)の裏面、つまり上蓋用基板44
の保持用ガラス基板42と直接接合される面を示す図で
あり、同図(d)は同図(b)の上面図である。図24
で44は上蓋用基板で例えば、ガラス基板である。46
は上蓋用ガラス基板44の保持用ガラス基板42との直
接接合部分である。47は上蓋用ガラス基板44に設け
られた空隙部分で、圧電基板41と上蓋用ガラス基板4
4とを接触させないために設けている。45は上蓋用ガ
ラス基板44に設けられた貫通穴で、上蓋用ガラス基板
44と保持用ガラス基板42を直接接合した後、電極を
外部に取り出すためのものである。50は外部電極であ
る。
FIG. 24 shows a piezoelectric element having a structure in which an upper lid is attached to the piezoelectric element having the structure shown in FIG. FIG. 24A is a perspective view of a substrate for the upper lid of the piezoelectric element, and FIG. 24B is a perspective view of a glass substrate 42 for holding the piezoelectric element and a quartz substrate 41.
FIG. 11C shows the back surface of FIG.
FIG. 4D is a view showing a surface directly bonded to the holding glass substrate 42, and FIG. 4D is a top view of FIG. FIG.
Reference numeral 44 denotes an upper lid substrate, for example, a glass substrate. 46
Denotes a directly joined portion of the upper lid glass substrate 44 with the holding glass substrate 42. Reference numeral 47 denotes a gap provided in the upper lid glass substrate 44, and the piezoelectric substrate 41 and the upper lid glass substrate 4
4 is provided so as not to make contact. Reference numeral 45 denotes a through hole provided in the upper lid glass substrate 44 for directly connecting the upper lid glass substrate 44 and the holding glass substrate 42 and then taking out the electrodes. 50 is an external electrode.

【0007】図25に直接接合を用いた別の圧電素子の
一例を示す。図25(a)は素子の分解図で、同図
(b)はI−IIの断面図である。51は圧電基板で例
えば、水晶基板である。54は上蓋、下蓋用基板で、例
えば、ガラス基板である。電極52は水晶基板の上下面
に形成された励振用電極52a、及び、引き出し用電極
52bにより構成された電極である。ただし、電極52
は、水晶基板51の上下面に左右対称の形でそれぞれ一
つずつ設けられており、電極52のうち中央の大きい長
方形の部分(励振用電極52a)は、水晶基板51の上
下面で交差する形で設けられている。
FIG. 25 shows an example of another piezoelectric element using direct bonding. FIG. 25A is an exploded view of the element, and FIG. 25B is a cross-sectional view taken along the line I-II. A piezoelectric substrate 51 is, for example, a quartz substrate. Reference numeral 54 denotes a substrate for the upper and lower lids, for example, a glass substrate. The electrode 52 is an electrode composed of an excitation electrode 52a formed on the upper and lower surfaces of the quartz substrate and an extraction electrode 52b. However, the electrode 52
Are provided symmetrically on the upper and lower surfaces of the quartz substrate 51, respectively, and a large rectangular portion (excitation electrode 52 a) of the electrode 52 intersects the upper and lower surfaces of the quartz substrate 51. It is provided in the form.

【0008】即ち、ここで、励振用電極52aとは、電
極52の内、水晶基板51の上下面で交差している電極
部分であり、又、引き出し用電極52bとは、交差して
いない部分、つまり、図25中の電極52の内、励振用
電極52a以外の細い電極部分である。53はガラス基
板54上に形成された引き出し用電極53である。水晶
基板51とガラス基板54はそれぞれの基板上に設けら
れた引き出し用電極52、53を介したまま直接接合さ
れる。この直接接合された後、圧電素子の端面に外部電
極をつければ電極の端面引き出しが可能となる。
That is, the excitation electrode 52a is an electrode portion of the electrode 52 that intersects the upper and lower surfaces of the quartz substrate 51, and a portion that does not intersect the extraction electrode 52b. That is, it is a thin electrode portion other than the excitation electrode 52a among the electrodes 52 in FIG. Reference numeral 53 denotes an extraction electrode 53 formed on a glass substrate 54. The crystal substrate 51 and the glass substrate 54 are directly joined with the extraction electrodes 52 and 53 provided on the respective substrates. After the direct bonding, if an external electrode is attached to the end face of the piezoelectric element, the end face of the electrode can be pulled out.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、前記し
た直接接合を用いた圧電素子における電極取りだしで
は、次のような問題がある。図23の構成では、水晶基
板41に貫通穴49を設けるため、スプリアス等による
素子特性の劣化を防ぐためには水晶基板41の面積を大
きくしなければならない。また、水晶基板41上に貫通
穴を設けることから、素子強度も小さくなる。
However, there is the following problem in taking out the electrodes in the piezoelectric element using the direct bonding described above. In the configuration shown in FIG. 23, since the through hole 49 is provided in the quartz substrate 41, the area of the quartz substrate 41 must be increased in order to prevent degradation of element characteristics due to spurious components or the like. Further, since the through holes are provided on the quartz substrate 41, the element strength is reduced.

【0010】図24の構成では、水晶基板41、及び上
蓋用ガラス基板44の両方の基板に貫通穴49、45を
設ける必要があり、素子面積は更に大きくなる。外部電
極50の取り出しと気密封止の手法としては、貫通穴4
5にインジウム等の軟質金属を圧入する方法、貫通穴4
5にスパッタリングなどの手法で厚膜を形成する方法な
どが挙げられる。前者の方法は、非常に小さい貫通穴4
5へ軟質金属を正確に配置しなければならず、低コスト
化を阻害し、量産性を悪化させる要因となる。また、貫
通穴45へ軟質金属を圧入する際、素子の破損すること
があり、歩留まりを悪化させる。後者の方法で気密封止
を行うには、非常に厚い膜を設けなければならず、低コ
スト化を阻害し、量産性を悪化させる。
In the configuration shown in FIG. 24, it is necessary to provide through holes 49 and 45 in both the crystal substrate 41 and the glass substrate 44 for the upper lid, and the element area is further increased. As a method of taking out the external electrode 50 and hermetic sealing, the through hole 4
5, a method of press-fitting a soft metal such as indium into the through hole 4
5 is a method of forming a thick film by a method such as sputtering. The former method uses a very small through hole 4
In this case, the soft metal must be accurately arranged on the substrate 5, which hinders cost reduction and deteriorates mass productivity. Further, when a soft metal is press-fitted into the through-hole 45, the element may be damaged, thereby deteriorating the yield. In order to perform airtight sealing by the latter method, a very thick film must be provided, which hinders cost reduction and deteriorates mass productivity.

【0011】図25は圧電素子を小型化するために、電
極を圧電素子の端面から引き出す方法の一つである。こ
の構成では、次に示すような課題がある。 (1)気密封止が困難である。 (2)残留応力により素子特性が劣化する。 (3)基板が剥離、破損する。 (4)埋め込み電極厚みが制約される。
FIG. 25 shows one method of extracting electrodes from the end face of the piezoelectric element in order to reduce the size of the piezoelectric element. This configuration has the following problems. (1) Hermetic sealing is difficult. (2) Device characteristics deteriorate due to residual stress. (3) The substrate peels and breaks. (4) The thickness of the embedded electrode is restricted.

【0012】(1)について説明する。図25(b)に
示すように、挟み込まれた引き出し電極52、53の周
辺部55は直接接合されないで空隙ができるため気密封
止がとれない。気密封止するには、接合工程後、空隙部
分を埋める工程が必要となる。(2)について説明す
る。図25(b)に示すように、接合工程後、圧電基板
にひずみが残る。このひずみによる残留応力により素子
特性が劣化する(3)について説明する。挟み込まれた
引き出し電極52、53、及び、その周辺部55は接合
されておらず、圧電基板の保持が不安定である。従っ
て、半田リフロー等のヒートショックや経年変化により
基板が剥離、破損する。(4)について説明する。挟み
込まれた引き出し電極52、53の厚みが大きいと直接
接合できない。励振電極厚みは素子特性と密接な関係に
あり、挟み込み電極厚みと励振電極厚みとを異なる厚み
にしなければならない場合がある。従って、工程数が増
え、コストが上昇する。ただし、以上の課題により、図
25の構成でも小型で、高性能で、量産性の高い圧電素
子を得ることは難しい。
(1) will be described. As shown in FIG. 25B, the peripheral portions 55 of the sandwiched lead-out electrodes 52 and 53 are not directly joined to each other, so that a gap is formed, so that hermetic sealing cannot be achieved. For hermetic sealing, a step of filling the gap after the joining step is required. (2) will be described. As shown in FIG. 25B, after the bonding step, distortion remains in the piezoelectric substrate. A description will be given of (3) in which element characteristics are degraded due to residual stress due to this strain. The sandwiched extraction electrodes 52 and 53 and the peripheral portion 55 are not joined, and the holding of the piezoelectric substrate is unstable. Therefore, the substrate is peeled or damaged due to heat shock such as solder reflow or aging. (4) will be described. If the sandwiched extraction electrodes 52 and 53 are too thick, direct joining cannot be achieved. The thickness of the excitation electrode is closely related to the element characteristics, and the thickness of the sandwiching electrode and the thickness of the excitation electrode may need to be different. Therefore, the number of steps increases and the cost increases. However, due to the above problems, it is difficult to obtain a small, high-performance, and highly mass-produced piezoelectric element even with the configuration of FIG.

【0013】以上説明した従来技術では、良好な特性を
もち、小型で、量産性良く、低コストな圧電素子を得る
ことが非常に難しい。
In the above-described prior art, it is very difficult to obtain a piezoelectric element having good characteristics, small size, good mass productivity, and low cost.

【0014】以上説明した従来技術では、良好な特性を
もち、小型で、量産性良く、低コストな圧電素子を得る
ことが非常に難しい。
According to the above-described prior art, it is very difficult to obtain a piezoelectric element having good characteristics, small size, good mass productivity, and low cost.

【0015】本発明は、このような従来の課題を解決す
るためになされたものであり、素子の小型化、量産性を
阻害することなく、かつ素子特性の劣化も少ない圧電素
子及びその製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a conventional problem, and a piezoelectric element and a method of manufacturing the same without deteriorating the element size and mass productivity and causing less deterioration in element characteristics. The purpose is to provide.

【0016】[0016]

【課題を解決するための手段】請求項1記載の本発明
は、電極が形成された圧電基板と、その圧電基板を保持
する保持基板とを備え、前記保持基板と前記圧電基板と
の接合に直接接合と合金化による接合とが併用されてい
る圧電素子である。
According to a first aspect of the present invention, there is provided a piezoelectric substrate on which electrodes are formed, and a holding substrate for holding the piezoelectric substrate, and a joint between the holding substrate and the piezoelectric substrate. This is a piezoelectric element that uses both direct bonding and bonding by alloying.

【0017】請求項2記載の本発明は、上記保持基板が
シリコン基板、又は、ゲルマニム基板であり、前記合金
化による接合が、金−シリコン、金−ゲルマニウムを主
とした接合である圧電素子である。
According to a second aspect of the present invention, there is provided a piezoelectric element wherein the holding substrate is a silicon substrate or a germanium substrate, and the bonding by alloying is a bonding mainly using gold-silicon or gold-germanium. is there.

【0018】請求項3記載の本発明は、上記保持基板が
集積回路の形成されたシリコン基板である圧電素子であ
る。
According to a third aspect of the present invention, there is provided the piezoelectric element, wherein the holding substrate is a silicon substrate on which an integrated circuit is formed.

【0019】請求項4記載の本発明は、上記直接接合と
合金化による接合とが併用されているとは、前記保持基
板と前記電極とが前記合金化により接合されており、そ
の合金化による接合部以外の全部又は一部の接合部が前
記直接接合されている圧電素子である。
In the present invention, the direct bonding and the joining by alloying are used together when the holding substrate and the electrode are joined by the alloying. All or some of the joints other than the joints are the piezoelectric elements directly joined.

【0020】請求項5記載の本発明は、第1の電極が形
成された圧電基板と、その圧電基板を保持する、第2の
電極が形成された保持基板とを備え、前記保持基板と前
記圧電基板との接合に直接接合と合金化による接合とが
併用されている圧電素子である。
According to a fifth aspect of the present invention, there is provided a piezoelectric substrate on which a first electrode is formed, and a holding substrate for holding the piezoelectric substrate, on which a second electrode is formed. This is a piezoelectric element in which direct bonding and alloying bonding are used in combination with the piezoelectric substrate.

【0021】請求項6記載の本発明は、上記直接接合と
合金化による接合とが併用されているとは、前記第1の
電極と前記第2の電極とが前記合金化により接合されて
おり、その合金化による接合部以外の全部又は一部の接
合部が前記直接接合されている圧電素子である。
According to the sixth aspect of the present invention, the simultaneous use of the direct joining and the joining by alloying means that the first electrode and the second electrode are joined by the alloying. The whole or a part of the joining part other than the joining part by the alloying is the piezoelectric element directly joined.

【0022】請求項7記載の本発明は、電極が形成され
た圧電基板と、前記圧電基板を保持する保持基板と、前
記圧電基板を覆うための蓋用基板とを備え、前記保持基
板及び前記蓋用基板のうちの少なくとも一方の基板と前
記圧電基板とが直接接合、及び、合金化による接合によ
り保持され、又、気密封止されている圧電素子である。
According to a seventh aspect of the present invention, there is provided a piezoelectric substrate on which electrodes are formed, a holding substrate for holding the piezoelectric substrate, and a lid substrate for covering the piezoelectric substrate. At least one of the lid substrates and the piezoelectric substrate are held by direct bonding and bonding by alloying, and the piezoelectric element is hermetically sealed.

【0023】請求項8記載の本発明は、上記保持基板、
及び、前記蓋用基板のうち少なくとも一方の基板がシリ
コン基板、又は、ゲルマニム基板であり、前記合金化に
よる接合が、金−シリコン、金−ゲルマニウムを主とし
た接合である圧電素子である。
The present invention according to claim 8 provides the above-mentioned holding substrate,
In addition, at least one of the lid substrates is a silicon substrate or a germanium substrate, and the bonding by alloying is a piezoelectric element mainly composed of gold-silicon or gold-germanium.

【0024】請求項9記載の本発明は、上記保持基板、
及び、前記蓋用基板のうち少なくとも一方の基板が集積
回路の形成されたシリコン基板である圧電素子である。
According to a ninth aspect of the present invention, there is provided the holding substrate,
In addition, at least one of the lid substrates is a piezoelectric element that is a silicon substrate on which an integrated circuit is formed.

【0025】請求項10記載の本発明は、上記保持基板
及び前記蓋用基板のうちの少なくとも一方の基板と前記
電極とが前記合金化により接合されており、その合金化
による接合部以外の全部又は一部の接合部が前記直接接
合されている圧電素子である。
According to a tenth aspect of the present invention, at least one of the holding substrate and the lid substrate is joined to the electrode by the alloying, and all the parts other than the joints by the alloying are joined. Alternatively, the piezoelectric element has a part that is directly joined to the piezoelectric element.

【0026】請求項11記載の本発明は、電極が形成さ
れた圧電基板と、前記圧電基板を保持する保持基板と、
前記圧電基板を覆うための蓋用基板とを備え、前記保持
基板及び前記蓋用基板のうちの少なくとも一方の基板
と、前記圧電基板とが直接接合、及び、合金化による接
合により保持、及び、気密封止されている圧電素子であ
る。
According to the present invention, a piezoelectric substrate on which electrodes are formed, a holding substrate for holding the piezoelectric substrate,
A lid substrate for covering the piezoelectric substrate, wherein at least one of the holding substrate and the lid substrate, and the piezoelectric substrate is directly bonded, and held by bonding by alloying, and, The piezoelectric element is hermetically sealed.

【0027】請求項12記載の本発明は、上記保持基板
及び前記蓋用基板のうちの少なくとも一方の基板には電
極が形成されており、その電極と前記圧電基板上に形成
されている電極とが前記合金化により接合されており、
その合金化による接合部以外の全部又は一部の接合部が
前記直接接合されている圧電素子である。
According to a twelfth aspect of the present invention, an electrode is formed on at least one of the holding substrate and the lid substrate, and the electrode and the electrode formed on the piezoelectric substrate are connected to each other. Are joined by the alloying,
All or some of the joints other than the joints formed by the alloying are the piezoelectric elements directly joined.

【0028】請求項13記載の本発明は、保持基板と、
蓋用基板と、圧電基板上に電極が形成された圧電共振子
を備え、前記圧電共振子の振動の節の部分が前記保持基
板及び前記蓋用基板の一方又は双方と合金化による接合
により保持されており、前記圧電共振子は、少なくとも
前記保持基板と前記蓋用基板により構成されるパッケー
ジ内に気密封止されている圧電素子である。
According to a thirteenth aspect of the present invention, a holding substrate comprises:
A lid substrate and a piezoelectric resonator having an electrode formed on the piezoelectric substrate, wherein a node of the vibration of the piezoelectric resonator is held by bonding to one or both of the holding substrate and the lid substrate by alloying The piezoelectric resonator is a piezoelectric element hermetically sealed in a package constituted by at least the holding substrate and the lid substrate.

【0029】請求項14記載の本発明は、上記保持基板
と前記蓋用基板との直接接合により前記パッケージ内の
気密封止がなされている圧電素子である。
According to a fourteenth aspect of the present invention, there is provided a piezoelectric element in which the package is hermetically sealed by directly joining the holding substrate and the lid substrate.

【0030】請求項15記載の本発明は、上記保持基板
と前記蓋用基板との間にスペーサー用基板が設けられて
おり、前記スペーサー用基板と、前記保持基板及び前記
蓋用基板との直接接合により前記パッケージ内の気密封
止がなされている圧電素子である。
According to a fifteenth aspect of the present invention, a spacer substrate is provided between the holding substrate and the lid substrate, and the spacer substrate is directly connected to the holding substrate and the lid substrate. A piezoelectric element hermetically sealed in the package by bonding.

【0031】請求項16記載の本発明は、上記圧電基板
の材料が水晶、ニオブ酸リチウム、タンタル酸リチウ
ム、チタン酸ランタン酸ジルコン酸鉛ランガサイトの内
の何れか一つである圧電素子である。
The present invention according to claim 16 is a piezoelectric element wherein the material of the piezoelectric substrate is any one of quartz, lithium niobate, lithium tantalate, and lead zirconate lanthanate titanate. .

【0032】請求項17記載の本発明は、上記合金化に
よる接合が、金、シリコン、ゲルマニウム、すずの内の
少なくとも2種類以上の金属による接合である圧電素子
である。
According to a seventeenth aspect of the present invention, there is provided the piezoelectric element, wherein the bonding by alloying is a bonding with at least two kinds of metals among gold, silicon, germanium, and tin.

【0033】請求項18記載の本発明は、上記圧電共振
子の振動姿態が長辺、短辺振動姿態である圧電素子であ
る。
The present invention according to claim 18 is a piezoelectric element in which the vibration mode of the piezoelectric resonator is a long side or short side mode.

【0034】請求項19記載の本発明は、保持基板の少
なくとも一方の主面と、圧電基板の少なくとも一方の主
面を鏡面研磨する工程と、前記圧電基板の主面側に電極
を設ける工程と、前記保持基板と前記圧電基板の主面を
前記電極と前記保持基板が接触するように重ね合わせる
工程と、前記保持基板と前記圧電基板を直接接合させ、
かつ、前記保持基板と前記電極との接合界面及びその近
傍を合金化する工程とを含む圧電素子の製造方法であ
る。
According to a nineteenth aspect of the present invention, a step of mirror-polishing at least one principal surface of a holding substrate and at least one principal surface of a piezoelectric substrate, and a step of providing an electrode on the principal surface side of the piezoelectric substrate are provided. A step of overlapping the main surface of the holding substrate and the piezoelectric substrate so that the electrode and the holding substrate are in contact with each other, and directly joining the holding substrate and the piezoelectric substrate,
And a step of alloying the bonding interface between the holding substrate and the electrode and the vicinity thereof.

【0035】請求項20記載の本発明は、上記蓋用基板
の少なくとも一方の主面を鏡面研磨し、前記蓋用基板と
保持基板を直接接合させ、圧電基板を気密封止する工程
を含む圧電素子の製造方法である。
According to a twentieth aspect of the present invention, there is provided a piezoelectric device including a step of mirror-polishing at least one principal surface of the lid substrate, directly bonding the lid substrate and the holding substrate, and hermetically sealing the piezoelectric substrate. This is a method for manufacturing an element.

【0036】請求項21記載の本発明は、保持基板の少
なくとも一方の主面と圧電基板の少なくとも一方の主面
を鏡面研磨する工程と、前記圧電基板の主面側に第1の
電極を設ける工程と、前記保持基板の主面側に第2の電
極を設ける工程と、前記保持基板と前記圧電基板の主面
を前記第1の電極と前記第2の電極が接触するように重
ね合わせる工程と、前記保持基板と前記圧電基板を直接
接合させ、かつ、前記第1の電極と前記第2の電極を合
金化する工程とを含む圧電素子の製造方法である。
According to a twenty-first aspect of the present invention, at least one main surface of a holding substrate and at least one main surface of a piezoelectric substrate are mirror-polished, and a first electrode is provided on the main surface side of the piezoelectric substrate. A step of providing a second electrode on the main surface side of the holding substrate, and a step of overlapping the main surface of the holding substrate and the piezoelectric substrate such that the first electrode and the second electrode are in contact with each other. And directly bonding the holding substrate and the piezoelectric substrate and alloying the first electrode and the second electrode.

【0037】請求項22記載の本発明は、上記蓋用基板
の少なくとも一方の主面を鏡面研磨し、蓋用基板と保持
基板を直接接合させ、圧電基板を気密封止する工程を含
む圧電素子の製造方法である。
According to a twenty-second aspect of the present invention, there is provided a piezoelectric element including a step of mirror-polishing at least one main surface of the lid substrate, directly bonding the lid substrate and the holding substrate, and hermetically sealing the piezoelectric substrate. It is a manufacturing method of.

【0038】請求項23記載の本発明は、保持基板及び
蓋用基板の少なくとも一方の主面と、圧電基板の少なく
とも一方の主面を鏡面研磨する工程と、前記圧電基板の
少なくとも一方の主面側に電極を設ける工程と、前記保
持基板及び前記蓋用基板の一方又は双方と前記圧電基板
の少なくとも一方の主面とを、前記保持基板及び前記蓋
用基板の一方又は双方と前記電極とが接触するように重
ね合わせる工程と、前記保持基板及び前記蓋用基板の一
方又は双方と前記圧電基板を直接接合させ、かつ、前記
保持基板及び前記蓋用基板の一方又は双方と前記電極と
の接合界面及びその近傍を合金化する工程とを含む圧電
素子の製造方法である。
According to a twenty-third aspect of the present invention, at least one main surface of the holding substrate and the lid substrate, at least one main surface of the piezoelectric substrate is mirror-polished, and at least one main surface of the piezoelectric substrate is provided. Providing an electrode on the side, one or both of the holding substrate and the lid substrate, and at least one main surface of the piezoelectric substrate, and one or both of the holding substrate and the lid substrate and the electrode. Superposing so as to be in contact with each other, directly bonding one or both of the holding substrate and the lid substrate to the piezoelectric substrate, and bonding one or both of the holding substrate and the lid substrate to the electrode And a step of alloying the interface and its vicinity.

【0039】請求項24記載の本発明は、保持基板及び
蓋用基板の少なくとも一方の主面と、圧電基板の少なく
とも一方の主面を鏡面研磨する工程と、前記圧電基板の
少なくとも一方の主面側に第1の電極を設ける工程と、
前記保持基板及び前記蓋用基板の一方又は双方の主面側
に第2の電極を設ける工程と、前記保持基板及び前記蓋
用基板の一方又は双方と前記圧電基板の主面とを、前記
第1の電極と前記第2の電極が接触するように重ね合わ
せる工程と、熱処理を行い前記保持基板或いは前記蓋用
基板と前記圧電基板を直接接合させ、かつ、前記第1の
電極と前記第2の電極とを合金化する工程とを含む圧電
素子の製造方法である。
According to a twenty-fourth aspect of the present invention, at least one main surface of the holding substrate and the lid substrate, at least one main surface of the piezoelectric substrate is mirror-polished, and at least one main surface of the piezoelectric substrate is provided. Providing a first electrode on the side;
Providing a second electrode on one or both main surfaces of the holding substrate and the lid substrate; and forming one or both of the holding substrate and the lid substrate and the main surface of the piezoelectric substrate on the A step of superposing the first electrode and the second electrode so as to be in contact with each other, and performing a heat treatment to directly join the holding substrate or the lid substrate to the piezoelectric substrate; And a step of alloying the electrodes.

【0040】[0040]

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。 (実施の形態1)本発明の圧電素子の第1の実施の形態
の圧電素子について、図1を参照しながら説明する。図
1(a)〜(d)は本実施の形態の圧電素子の構造を示
した図であり、図1(b)は上面図、図1(a)は 図
1(b)はI−IIにおける断面図、図1(c)は図1
(b)III−IVにおける断面図で、図1(d)は図
1(b)V−VIにおける断面図である。
Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) A piezoelectric element according to a first embodiment of the present invention will be described with reference to FIG. 1A to 1D are views showing the structure of a piezoelectric element according to the present embodiment. FIG. 1B is a top view, FIG. 1A is FIG. 1B, and FIG. 1 (c) is a sectional view of FIG.
(B) is a cross-sectional view along III-IV, and FIG. 1 (d) is a cross-sectional view along V-VI in FIG. 1 (b).

【0041】同図において、1は圧電基板で例えば、A
Tカット水晶基板である。大きさは、例えば、縦方向
(幅方向)が3mm、横方向(長手方向)が6mmで、
厚みが50μmである。2はシリコン基板であり、大き
さは、例えば、縦方向が3mm、横方向が7mmで、厚
みが水晶との保持部分、つまり、直接接合部分で600
μm、水晶の振動部分、つまり、凹部分34で500μ
mである。11は金電極で、12はチタン電極である。
31は直接接合による接合部分で、16はシリコンと金
の合金層で、合金化により接合されている部分である。
33はATカット水晶基板1に設けられた溝であり、寸
法は縦方向600μm、横方向2mmで、深さ方向(厚
み方向)は2000オングストロームである。溝33内
には電極の端面引き出し用にチタン電極12、金電極1
1が埋め込まれており、溝33内の金電極11はATカ
ット水晶基板1と同一平面内にある。
In the figure, reference numeral 1 denotes a piezoelectric substrate, for example, A
This is a T-cut quartz substrate. The size is, for example, 3 mm in the vertical direction (width direction), 6 mm in the horizontal direction (longitudinal direction),
The thickness is 50 μm. Reference numeral 2 denotes a silicon substrate having a size of, for example, 3 mm in the vertical direction and 7 mm in the horizontal direction, and having a thickness of 600 mm in a holding portion with quartz, that is, a direct bonding portion.
μm, vibrating part of crystal, that is, 500 μm in concave part 34
m. 11 is a gold electrode and 12 is a titanium electrode.
Numeral 31 is a joint portion by direct joining, and 16 is an alloy layer of silicon and gold, which is a portion joined by alloying.
Reference numeral 33 denotes a groove provided in the AT-cut quartz substrate 1, which has a size of 600 μm in the vertical direction and 2 mm in the horizontal direction, and has a depth of 2000 Å in the depth direction (thickness direction). In the groove 33, a titanium electrode 12, a gold electrode 1
1 is embedded, and the gold electrode 11 in the groove 33 is on the same plane as the AT-cut quartz crystal substrate 1.

【0042】本実施の形態の圧電素子の特徴は、溝33
内の金電極11とシリコン基板2とは金、シリコンが接
合界面で合金化することにより接合されており、ATカ
ット水晶基板1とシリコン基板2はシロキサン結合を主
とした直接接合により保持されていることである。
The feature of the piezoelectric element of this embodiment is that the grooves 33
The gold electrode 11 and the silicon substrate 2 are bonded by alloying gold and silicon at the bonding interface, and the AT-cut quartz substrate 1 and the silicon substrate 2 are held by direct bonding mainly using a siloxane bond. It is that you are.

【0043】尚、本明細書において、合金化による接合
とは、2種以上の金属、あるいは半導体が少なくとも金
属の接合界面近傍において、合金化することにより固着
している接合形態のことである。また、合金とは、固溶
体、共晶、金属間化合物、あるいは、それらの混合物か
らなるものを指す。
In this specification, the term "joining by alloying" refers to a joining form in which two or more metals or semiconductors are fixed by alloying at least in the vicinity of the interface between the metals. An alloy refers to a solid solution, a eutectic, an intermetallic compound, or a mixture thereof.

【0044】又、直接接合されているとは、中間接着層
を介さずに、基板同士が各々の基板を構成する原子自体
の結合、例えば、分子間力による結合、水素結合、共有
結合、イオン結合等により、接合されている状態をい
う。ただし、洗浄、重ね合わせ、熱処理等の接合プロセ
ス中に生じた基板表面の原子に起因する中間層は前記の
中間接着層に該当しない。例えば、シリコンと水晶を直
接接合すると、接合界面にアモルファス層が形成される
が、この場合も、基板同士は直接接合されていることに
なる。また、酸化膜、窒化膜等の基板表面に形成された
膜を介して接合されている場合でも、基板表面に形成さ
れた膜、或いは、基板を構成する原子自体の結合により
接合されているなら、基板は直接接合されていることに
なる。
The term “directly joined” means that the substrates are bonded to each other without interposing an intermediate adhesive layer, such as a bond by an intermolecular force, a hydrogen bond, a covalent bond, or an ion. It refers to the state of being joined by bonding or the like. However, an intermediate layer caused by atoms on the substrate surface generated during a bonding process such as cleaning, overlapping, heat treatment, etc. does not correspond to the above-mentioned intermediate adhesive layer. For example, when silicon and quartz are directly bonded, an amorphous layer is formed at the bonding interface. In this case as well, the substrates are directly bonded. In addition, even when the bonding is performed via a film formed on the substrate surface such as an oxide film or a nitride film, if the bonding is performed by a film formed on the substrate surface or bonding of atoms constituting the substrate itself. Thus, the substrates are directly bonded.

【0045】以上説明した構造により、次のような作用
がある。溝33内の金電極とATカット水晶基板1は同
一平面内でシリコン基板2と接合されており、図25に
示したような非接合部分はほとんど存在しない。従っ
て、ATカット水晶基板1を経年変化なく安定に保持で
き、かつ、残留応力による素子特性の劣化もない。
The structure described above has the following effects. The gold electrode in the groove 33 and the AT-cut quartz substrate 1 are joined to the silicon substrate 2 in the same plane, and there is almost no non-joined portion as shown in FIG. Therefore, the AT-cut quartz substrate 1 can be stably held without aging, and there is no deterioration in element characteristics due to residual stress.

【0046】以上説明した構造により、特性の劣化な
く、振動子の裏面電極を圧電体の端面で引き出すことが
可能となり、圧電素子を小型化することができるという
効果がある。
With the structure described above, the back electrode of the vibrator can be pulled out from the end face of the piezoelectric body without deteriorating the characteristics, and there is an effect that the size of the piezoelectric element can be reduced.

【0047】なお、図1(b)のI−IIにおける断面
図1(a)で、金電極11がATカット水晶基板1より
突出した形状の場合でも図25に示した構造と異なる。
接合部分33が合金化により固着しており、保持部分に
おける非接合部分の占める割合が小さくなり、安定に保
持され、保持の経年変化も少ない。これにより、図25
に示した構造における従来の問題が軽減される。 (実施の形態2)次に、本発明にかかる圧電素子の製造
方法の一実施の形態を、図2(a)〜図6(d)を用い
て説明する。
Note that, even if the gold electrode 11 has a shape protruding from the AT-cut quartz substrate 1 in the sectional view taken along the line I-II in FIG. 1B, the structure is different from that shown in FIG.
The joining portion 33 is fixed by alloying, the proportion of the non-joining portion in the holding portion is small, the holding portion is stably held, and the aging of the holding is small. As a result, FIG.
The conventional problems in the structure shown in FIG. (Embodiment 2) Next, an embodiment of a method for manufacturing a piezoelectric element according to the present invention will be described with reference to FIGS. 2 (a) to 6 (d).

【0048】図2(a)〜図6(d)は、本発明の第2
の実施の形態の圧電素子の製造方法についての各工程を
説明する図である。ここで、ATカット水晶基板1及
び、シリコン基板2の大きさ、厚みは実施の形態1と同
様である。以下、同図を参照しながら、本実施の形態の
工程(A)から(E)の各工程について説明する。
FIGS. 2A to 6D show the second embodiment of the present invention.
It is a figure explaining each process about a manufacturing method of a piezoelectric element of an embodiment. Here, the size and thickness of the AT-cut quartz crystal substrate 1 and the silicon substrate 2 are the same as in the first embodiment. Hereinafter, each of the steps (A) to (E) of the present embodiment will be described with reference to FIG.

【0049】工程(A):ATカット水晶基板1を鏡面
研磨し、所定の厚み、例えば、50μmにする。シリコ
ン基板2を鏡面研磨する(図2(a)〜(f)参照)。
ここで、図2(a)、(b)、(c)は、それぞれAT
カット水晶基板1を示す図である。具体的には、図2
(b)は、ATカット水晶基板1の平面図、図2(a)
は、同図(b)のI−II断面における断面図、図2
(c)は、同図(b)のIII−IV断面における断面
図である。又、図2(d)、(e)、(f)は、それぞ
れシリコン基板2を示す図である。具体的には、図2
(e)は、シリコン2の平面図、図2(d)は、同図
(e)のI−II断面における断面図、図2(f)は、
同図(e)のIII−IV断面における断面図である。
Step (A): The AT-cut quartz substrate 1 is mirror-polished to a predetermined thickness, for example, 50 μm. The silicon substrate 2 is mirror-polished (see FIGS. 2A to 2F).
Here, FIGS. 2 (a), (b) and (c) show the AT
FIG. 3 is a view showing a cut quartz substrate 1. Specifically, FIG.
FIG. 2B is a plan view of the AT-cut quartz crystal substrate 1, and FIG.
2 is a cross-sectional view taken along the line I-II in FIG.
FIG. 4C is a cross-sectional view taken along the line III-IV of FIG. FIGS. 2D, 2E, and 2F are diagrams showing the silicon substrate 2, respectively. Specifically, FIG.
2 (e) is a plan view of the silicon 2, FIG. 2 (d) is a cross-sectional view taken along the line I-II of FIG. 2 (e), and FIG.
It is sectional drawing in the III-IV cross section of the same figure (e).

【0050】工程(B):ATカット水晶基板1の接合
面側にフォトリソグラフィーによるマスクのパターニン
グを行った後、フッ酸系の液でエッチングすることによ
り、溝33を設ける。溝の大きさは縦方向600μm、
横方向2mm、深さ2000オングストロームとした。
シリコン基板2の接合面側にフォトリソグラフィーによ
るマスクのパターニングを行った後、フッ酸系の液で凹
部分34を深さ100μmで設ける(図3(a)〜
(f)参照)。ここで、図3(a)〜(f)は、工程
(B)における各基板1,2を示した図であり、図2
(a)〜(f)とそれぞれ対応する。
Step (B): After patterning a mask by photolithography on the bonding surface side of the AT-cut quartz substrate 1, a groove 33 is formed by etching with a hydrofluoric acid-based solution. The size of the groove is 600 μm in the vertical direction,
The width was 2 mm and the depth was 2000 Å.
After patterning a mask by photolithography on the bonding surface side of the silicon substrate 2, a concave portion 34 having a depth of 100 μm is provided with a hydrofluoric acid-based liquid (FIG. 3A to FIG. 3A).
(F)). Here, FIGS. 3A to 3F are diagrams showing the substrates 1 and 2 in the step (B).
(A) to (f) respectively.

【0051】工程(C):ATカット水晶基板1の上下
面にチタン電極12、金電極11を真空蒸着する。チタ
ン電極12は100オングストローム、金電極11は2
000オングストロームの厚みとした(図4(a)〜
(f)参照)。ここで、図4(a)〜(f)は、工程
(C)における各基板1,2を示した図であり、図3の
(a)〜(f)とそれぞれ対応する。
Step (C): A titanium electrode 12 and a gold electrode 11 are vacuum-deposited on the upper and lower surfaces of the AT-cut quartz substrate 1. The titanium electrode 12 is 100 angstroms, and the gold electrode 11 is 2 angstroms.
000 angstroms (FIG. 4A)
(F)). Here, FIGS. 4A to 4F are views showing the substrates 1 and 2 in the step (C), and correspond to FIGS. 3A to 3F, respectively.

【0052】工程(D):ATカット水晶基板1、シリ
コン基板2をフッ酸系の洗浄液で洗浄し、アンモニア、
過酸化水素、水の混合液で洗浄後、純水で十分リンスし
て、2つの基板を重ね合わせる。更に、400℃で2時
間、水素雰囲気中で熱処理を行う。16は金とシリコン
の合金層(共晶層を含む)である。熱処理は通常シリコ
ンと金の共晶温度近傍の350℃から573℃の温度範
囲で行うが、好ましくは、応力による基板の破損等の影
響を回避するため、350℃から450℃の温度範囲で
行う。熱処理の際、合金化による接合部分、つまり、溝
33の部分を加圧することで、金、シリコンの共晶によ
る接合は更に、円滑に進行する(図5(a)〜(d)参
照)。ここで、図5(a)〜(d)は、工程(C)にお
いて形成した、ATカット水晶基板1及び、シリコン基
板2を用いて構成される基板を示す図である。具体的に
は、図5(b)は、ATカット水晶基板1及び、シリコ
ン基板2を用いて構成される基板の平面図であり、図5
(a)は、同図(b)のI−II断面における断面図、
図5(c)は、同図(b)のIII−IV断面における
断面図である。図5(d)は、同図(b)のV−VI断
面における断面図である。
Step (D): The AT-cut quartz substrate 1 and the silicon substrate 2 are washed with a hydrofluoric acid-based cleaning solution,
After cleaning with a mixed solution of hydrogen peroxide and water, the substrate is rinsed sufficiently with pure water and the two substrates are superposed. Further, heat treatment is performed at 400 ° C. for 2 hours in a hydrogen atmosphere. Reference numeral 16 denotes an alloy layer of gold and silicon (including a eutectic layer). The heat treatment is usually performed at a temperature in the range of 350 ° C. to 573 ° C., which is near the eutectic temperature of silicon and gold, but is preferably performed in a temperature range of 350 ° C. to 450 ° C. in order to avoid the influence of damage to the substrate due to stress. . At the time of the heat treatment, by applying pressure to the joining portion by alloying, that is, the portion of the groove 33, joining by eutectic of gold and silicon further proceeds smoothly (see FIGS. 5A to 5D). Here, FIGS. 5A to 5D are views showing a substrate formed using the AT-cut quartz crystal substrate 1 and the silicon substrate 2 formed in the step (C). More specifically, FIG. 5B is a plan view of a substrate formed using the AT-cut quartz crystal substrate 1 and the silicon substrate 2, and FIG.
(A) is a cross-sectional view taken along the line I-II in (b) of FIG.
FIG. 5C is a cross-sectional view taken along the line III-IV of FIG. FIG. 5D is a cross-sectional view taken along the line V-VI of FIG.

【0053】工程(E):圧電素子の表面にチタン電極
12、金電極11を真空蒸着する。以上の工程により、
圧電素子の端面から裏面電極を引き出すことができる。
Step (E): A titanium electrode 12 and a gold electrode 11 are vacuum-deposited on the surface of the piezoelectric element. Through the above steps,
The back electrode can be drawn from the end face of the piezoelectric element.

【0054】本実施の形態では、接合部分31は、シロ
キサン結合を主とした直接接合により固着しており、合
金化による接合部分は金とシリコンによる合金16によ
り接合される。合金化による接合は主としてシリコンと
金の共晶、あるいは、シリコン、金からなる固溶体、あ
るいは、それらの混合合金化による接合である(図6
(a)〜(d)参照)。ここで、図6(a)〜(d)
は、工程(E)で形成される基板を示す図であり、図5
(a)〜(d)とそれぞれ対応する。
In this embodiment, the bonding portion 31 is fixed by direct bonding mainly using a siloxane bond, and the bonding portion formed by alloying is bonded by the alloy 16 of gold and silicon. Joining by alloying is mainly joining by eutectic of silicon and gold, or a solid solution of silicon and gold, or a mixed alloy thereof (FIG. 6).
(See (a) to (d)). Here, FIGS. 6 (a) to 6 (d)
FIG. 5 is a view showing a substrate formed in the step (E), and FIG.
(A) to (d) respectively.

【0055】以上説明した製造方法により、次のような
作用がある。即ち、工程(D)では、金とシリコンの共
晶温度以上で熱処理を行っているため、金電極11とシ
リコン基板2は界面で合金化する。また、電極11、1
2の厚みが溝33の深さより100オングストローム程
度大きいが、熱処理工程中、接合界面のシリコンと金は
固溶体となっており、金電極の突出部分はなくなる。図
7(a)〜(c)にこの様子を示す。 ここで、図7
(a)は、図7(b)に示す基板のI−II断面におけ
る断面図と、その断面図中で点線で囲まれた部分、即ち
溝33の周辺の拡大図とを示すものであり、図7(b)
は基板の平面図と、その平面図中で点線で囲まれた部
分、即ち溝33の端部周辺の平面部拡大図である。又、
図7(c)は、図7(a)で示した部分の接合前の状態
を示した図である。図7(a)において、16は金、シ
リコンからなる合金である。図7(c)に示す様に、接
合前においては、金電極11は水晶基板1の面よりも1
00オングストロームだけ突出している。
The following effects are obtained by the manufacturing method described above. That is, in the step (D), since the heat treatment is performed at a temperature higher than the eutectic temperature of gold and silicon, the gold electrode 11 and the silicon substrate 2 are alloyed at the interface. The electrodes 11, 1
Although the thickness of No. 2 is larger than the depth of the groove 33 by about 100 angstroms, during the heat treatment step, silicon and gold at the bonding interface are in a solid solution, and the protruding portion of the gold electrode is eliminated. FIGS. 7A to 7C show this state. Here, FIG.
7A is a cross-sectional view taken along the line I-II of the substrate shown in FIG. 7B and an enlarged view of a portion surrounded by a dotted line in the cross-sectional view, that is, a periphery of the groove 33. FIG. 7 (b)
FIG. 2 is a plan view of the substrate and a portion surrounded by a dotted line in the plan view, that is, an enlarged plan view of the vicinity of the end of the groove 33. or,
FIG. 7C is a diagram showing a state before joining of the portion shown in FIG. In FIG. 7A, reference numeral 16 denotes an alloy made of gold and silicon. As shown in FIG. 7 (c), before bonding, the gold electrode 11 is one step away from the surface of the quartz substrate 1.
It protrudes by 00 angstroms.

【0056】図7(a)、(b)に示すように、過剰の
シリコン、金からなる固溶体29は溝33と電極11、
12との隙間30を埋めるのに使われる(図7(a)参
照)か、溝33の外に排出される(図7(b)参照)。
また、この作用は熱処理中の加圧量を増やすほど大きく
なる。
As shown in FIGS. 7A and 7B, the solid solution 29 made of excess silicon and gold is formed by the groove 33 and the electrode 11,
It is used to fill a gap 30 between the groove 12 (see FIG. 7A) or discharged outside the groove 33 (see FIG. 7B).
This effect increases as the amount of pressure applied during the heat treatment increases.

【0057】尚、後述する、例えば、図15(a)〜図
17(d)等で示す様に、気密封止が必要となる場合
は、図7(a)に示す隙間30は、全て固溶体29によ
って封止されることが望ましい。圧電素子の少なくとも
端面においては、隙間30が全て固溶体29によって封
止されることが必要となる。
When airtight sealing is required as shown in FIGS. 15 (a) to 17 (d), for example, all the gaps 30 shown in FIG. It is desirable to be sealed by 29. At least at the end face of the piezoelectric element, all the gaps 30 need to be sealed by the solid solution 29.

【0058】また、次のような作用もある。即ち、直接
接合を併用しているため、加圧量が通常の合金化による
接合に比べ小さくてすむ。これは、直接接合時に生じる
加圧力が加算されるためである。
There is also the following operation. That is, since direct bonding is used together, the amount of pressurization can be smaller than that of bonding by ordinary alloying. This is because the pressing force generated at the time of direct joining is added.

【0059】以上説明した製造方法により次のような効
果がある。裏面電極の引き出しを圧電基板端面で行え、
素子の小型化が可能となる。また、金電極の厚みを正確
に制御しなくても、安定に保持でき、歪みによる特性劣
化もない。また、接合時の加圧量を小さくすることがで
き、加圧による素子の破損がなくなり歩留まりが上昇す
る。
The following effects are obtained by the manufacturing method described above. The back electrode can be pulled out at the end face of the piezoelectric substrate,
The size of the element can be reduced. Further, even if the thickness of the gold electrode is not accurately controlled, the gold electrode can be stably held, and there is no characteristic deterioration due to distortion. Further, the amount of pressurization at the time of bonding can be reduced, and the device is not damaged by pressurization, thereby increasing the yield.

【0060】(実施の形態3)次に、本発明の圧電素子
の製造方法の第3の実施の形態について説明する。ここ
で、使用する基板、及びその形状は実施の形態2と同様
であり、説明を簡単にするため、図2(a)〜(f)を
用いて説明する。
(Embodiment 3) Next, a third embodiment of the method of manufacturing a piezoelectric element according to the present invention will be described. Here, the substrate to be used and the shape thereof are the same as those in the second embodiment, and the description will be made with reference to FIGS.

【0061】即ち、先ず、実施の形態2と同様に工程
(A)を行う。
That is, first, the step (A) is performed in the same manner as in the second embodiment.

【0062】次に、工程(B)を行う。ATカット水晶
基板1の裏面(接合面)にレジストを塗布する。ここ
で、用いるレジストは次工程でのエッチングに耐えうる
ものでなければならない。フォトリソグラフィーにより
溝33を設ける部分のレジストを除去し、更に、フッ酸
系のエッチング液を用いてATカット水晶基板1を深さ
2000オングストロームエッチングする。
Next, the step (B) is performed. A resist is applied to the back surface (bonding surface) of the AT-cut quartz substrate 1. Here, the resist used must be resistant to etching in the next step. The resist where the grooves 33 are to be provided is removed by photolithography, and the AT-cut quartz substrate 1 is etched to a depth of 2000 angstroms using a hydrofluoric acid-based etchant.

【0063】次に、工程(C)を行う。ATカット水晶
基板1の裏面全体に電極11、12を真空蒸着する。次
に、レジストを除去すると、レジスト上に蒸着された電
極11、12はレジストとともに除去され、溝部33内
にのみ電極パターンが形成される。更に、図4(a)〜
(f)に示したような形状に残りの電極部分を設ける。
ここで、金電極11、チタン電極12の厚みは実施の形
態2と同様である。
Next, the step (C) is performed. Electrodes 11 and 12 are vacuum-deposited on the entire back surface of the AT-cut quartz substrate 1. Next, when the resist is removed, the electrodes 11 and 12 deposited on the resist are removed together with the resist, and an electrode pattern is formed only in the groove 33. Furthermore, FIG.
The remaining electrode portion is provided in a shape as shown in FIG.
Here, the thicknesses of the gold electrode 11 and the titanium electrode 12 are the same as in the second embodiment.

【0064】更に、実施の形態2と同様に工程(D)、
(E)を行う。
Further, similarly to the second embodiment, the step (D),
(E) is performed.

【0065】本実施の形態の特徴は工程(B)、(C)
により、溝33内に引き出し用電極を作成することであ
る。この方法は、一般に、リフトオフと呼ばれる。
This embodiment is characterized in that steps (B) and (C)
Thus, an extraction electrode is formed in the groove 33. This method is generally called lift-off.

【0066】本実施の形態では実施の形態2と同様の接
合形態でATカット水晶基板1とシリコン基板2は接合
されており、実施の形態2と同様の作用、効果を持つ
が、更に、次のような作用、効果がある。非常に簡便な
方法で、ATカット水晶基板1上の溝33内に高精度で
引き出し用電極を形成することができる。これにより、
高精度に引き出し用電極を設けることができ、歩留まり
良く圧電素子を製造することができる。
In this embodiment, the AT-cut quartz crystal substrate 1 and the silicon substrate 2 are joined in the same manner as in the second embodiment, and have the same functions and effects as the second embodiment. There are functions and effects as follows. By a very simple method, a lead electrode can be formed in the groove 33 on the AT-cut quartz substrate 1 with high accuracy. This allows
A lead electrode can be provided with high accuracy, and a piezoelectric element can be manufactured with high yield.

【0067】なお、実施の形態1から3で用いたシリコ
ン基板の代わりにゲルマニウム基板を用いても同様の作
用、効果が得られる。ゲルマニウム基板を用いた場合に
は、合金化による接合層は金とゲルマニウムの合金とな
る。 (実施の形態4)本発明の圧電素子の第4の実施の形態
を図8(a)〜(d)を用いて説明する。本実施の形態
において、ATカット水晶基板1、シリコン基板2の大
きさ、厚み、基板上に形成する電極、基板上に形成する
溝、接合形態等は実施の形態1と概略において同じであ
る。実施の形態1と異なるのは、シリコン基板2上に集
積回路21が形成されており、シリコン基板2の横方向
の長さが8mmとなっている。更に、図8(a)〜
(d)において、金−シリコン合金16による接合部分
のシリコン基板2には低抵抗層24が設けられており、
集積回路21との導通が取られている。ATカット水晶
基板1上の表面電極と集積回路21との導通は蒸着によ
る金属膜23により取られている。
The same operation and effect can be obtained by using a germanium substrate instead of the silicon substrate used in the first to third embodiments. When a germanium substrate is used, the bonding layer formed by alloying becomes an alloy of gold and germanium. (Embodiment 4) A fourth embodiment of the piezoelectric element of the present invention will be described with reference to FIGS. In the present embodiment, the size and thickness of the AT-cut quartz crystal substrate 1 and the silicon substrate 2, the electrodes formed on the substrate, the grooves formed on the substrate, the bonding mode, and the like are roughly the same as those in the first embodiment. The difference from the first embodiment is that the integrated circuit 21 is formed on the silicon substrate 2 and the length of the silicon substrate 2 in the horizontal direction is 8 mm. Further, FIG.
In (d), a low-resistance layer 24 is provided on the silicon substrate 2 at a portion joined by the gold-silicon alloy 16.
The connection with the integrated circuit 21 is established. The conduction between the surface electrode on the AT-cut quartz substrate 1 and the integrated circuit 21 is established by a metal film 23 formed by vapor deposition.

【0068】本実施の形態の構成によれば、実施の形態
1と同様の作用、効果があるが、以上述べた構成により
更に、次のような作用、効果が加わる。
According to the configuration of the present embodiment, the same operation and effect as those of the first embodiment are obtained. However, the following operation and effect are further added by the above-described configuration.

【0069】金−シリコン合金16とシリコンの低抵抗
層24とはオーミック接触が取られており、回路と直接
接続されている。通常、このような場合、ワイヤーボン
ディングなどの手法で、回路と圧電素子の電気的導通を
取るが、このような手法を用いると素子の小型化を阻害
することになる。本実施の形態の構成とすることで、集
積回路と一体化された圧電素子の小型化が容易に行え
る。 (実施の形態5)本発明の圧電素子の第5実施の形態を
図9(a)〜(d)を用いて説明する。図9(b)は上
面図、図9(a)は 図9(b)I−IIにおける断面
図、図9(c)は図9(b)III−IVにおける断面
図、図9(d)は図9(b)V−VIにおける断面図で
ある。ATカット水晶基板1の大きさは、例えば、縦方
向(幅方向)が3mm、横方向(長手方向)が6mm
で、厚みが50μmである。33はATカット水晶基板
1に設けられた溝であり、寸法は縦方向600μm、横
方向2mmで、深さ方向(厚み方向)は2000オング
ストロームである。溝33内には電極の端面引き出し用
にクロム電極15、金電極11が埋め込まれており、溝
33内の金電極11はATカット水晶基板1と同一平面
内にある。3はガラス基板で大きさは例えば、縦方向が
3mm、横方向が7mmで、厚みが水晶との保持部分で
500μm、水晶の振動部分で450μmである。13
はすず電極である。また、ガラス基板3には深さ500
0オングストロームの溝35が設けられており、溝35
にはクロム電極15、すず電極13が設けられている。
The ohmic contact between the gold-silicon alloy 16 and the low resistance layer 24 made of silicon is established, and is directly connected to the circuit. Usually, in such a case, electrical connection between the circuit and the piezoelectric element is established by a method such as wire bonding. However, such a method hinders miniaturization of the element. With the structure of this embodiment mode, the size of the piezoelectric element integrated with the integrated circuit can be easily reduced. (Embodiment 5) A fifth embodiment of the piezoelectric element of the present invention will be described with reference to FIGS. 9 (b) is a top view, FIG. 9 (a) is a cross-sectional view along I-II in FIG. 9 (b), FIG. 9 (c) is a cross-sectional view along III-IV in FIG. 9 (b), and FIG. FIG. 9B is a sectional view taken along line V-VI of FIG. The size of the AT-cut quartz substrate 1 is, for example, 3 mm in the vertical direction (width direction) and 6 mm in the horizontal direction (longitudinal direction).
And the thickness is 50 μm. Reference numeral 33 denotes a groove provided in the AT-cut quartz substrate 1, which has a size of 600 μm in the vertical direction and 2 mm in the horizontal direction, and has a depth of 2000 Å in the depth direction (thickness direction). A chromium electrode 15 and a gold electrode 11 are embedded in the groove 33 for drawing out the end face of the electrode. The gold electrode 11 in the groove 33 is on the same plane as the AT-cut quartz substrate 1. Reference numeral 3 denotes a glass substrate having a size of, for example, 3 mm in the vertical direction and 7 mm in the horizontal direction, and has a thickness of 500 μm in the portion holding the crystal and 450 μm in the vibrating portion of the crystal. 13
Is a tin electrode. The glass substrate 3 has a depth of 500
0 angstrom groove 35 is provided.
Are provided with a chromium electrode 15 and a tin electrode 13.

【0070】本実施の形態の構成では、直接接合に接合
部分31では、ATカット水晶基板1とガラス基板3は
原子レベルの接合で固着している。金−すず合金19
は、主として、金とすずの共晶、あるいは、すず、金の
固溶体からなる合金が存在する。
In the configuration of the present embodiment, the AT-cut quartz crystal substrate 1 and the glass substrate 3 are fixed at the atomic level at the joint portion 31 for direct joining. Gold-tin alloy 19
There exists an alloy mainly composed of a eutectic of gold and tin or a solid solution of tin and gold.

【0071】以上説明した構造により、実施の形態1と
同様の作用、効果があるが、更に、次のような作用、効
果がある。安価なガラス基板を用いているため低コスト
の圧電素子が実現できる。また、合金の選択の自由度も
高い。
The structure described above has the same functions and effects as those of the first embodiment, but also has the following functions and effects. Since an inexpensive glass substrate is used, a low-cost piezoelectric element can be realized. In addition, the degree of freedom in selecting an alloy is high.

【0072】なお、本実施の形態では、合金化による接
合層として金−すず合金を用いているが、金−ゲルマニ
ウム合金、金−シリコン合金を用いても同様の作用、効
果が得られる。 (実施の形態6)次に、本発明の圧電素子の第6実施の
形態の製造方法を図10(a)〜(f)を用いて説明す
る。
In this embodiment, a gold-tin alloy is used as a bonding layer by alloying, but the same operation and effect can be obtained by using a gold-germanium alloy or a gold-silicon alloy. (Embodiment 6) Next, a method of manufacturing a piezoelectric element according to a sixth embodiment of the present invention will be described with reference to FIGS.

【0073】図10(a)〜(f)は、本実施の形態の
圧電素子の製造方法の各工程を説明する図である。ここ
で、ATカット水晶基板1及び、ガラス基板3の大き
さ、厚みは実施の形態5と同様である。以下、本実施の
形態の工程(A)から(E)の各工程を説明する。 工程(A):ATカット水晶基板1を鏡面研磨し、所定
の厚み、例えば、50μmにする。ガラス基板3を鏡面
研磨する(図10参照)。ここで、図10(a)、
(b)、(c)は、それぞれATカット水晶基板1を示
す図である。具体的には、図10(b)は、ATカット
水晶基板1の平面図、図10(a)は、同図(b)のI
−II断面における断面図、図10(c)は、同図
(b)のIII−IV断面における断面図である。又、
図10(d)、(e)、(f)は、それぞれガラス基板
3を示す図である。具体的には、図10(e)は、ガラ
ス基板3の平面図、図10(d)は、同図(e)のI−
II断面における断面図、図10(f)は、同図(e)
のIII−IV断面における断面図である。
FIGS. 10A to 10F are diagrams for explaining each step of the method for manufacturing a piezoelectric element according to the present embodiment. Here, the size and thickness of the AT-cut quartz crystal substrate 1 and the glass substrate 3 are the same as in the fifth embodiment. Hereinafter, each of the steps (A) to (E) of the present embodiment will be described. Step (A): The AT-cut quartz substrate 1 is mirror-polished to a predetermined thickness, for example, 50 μm. The glass substrate 3 is mirror-polished (see FIG. 10). Here, FIG.
(B), (c) is a figure which shows the AT cut crystal substrate 1, respectively. Specifically, FIG. 10B is a plan view of the AT-cut quartz crystal substrate 1, and FIG.
10C is a cross-sectional view taken along the line III-IV in FIG. 10B. or,
FIGS. 10D, 10E, and 10F are diagrams showing the glass substrate 3, respectively. Specifically, FIG. 10E is a plan view of the glass substrate 3, and FIG.
FIG. 10F is a cross-sectional view taken along the line II, and FIG.
It is sectional drawing in the III-IV cross section.

【0074】工程(B):ATカット水晶基板1の接合
面側にフォトリソグラフィーによるマスクのパターニン
グを行った後、フッ酸系の液でエッチングすることによ
り、溝33を設ける。溝の大きさは縦方向600μm、
横方向2mm、深さ2000オングストロームとした。
ガラス基板3の接合面側にフォトリソグラフィーによる
マスクのパターニングを行った後、フッ酸系の液で凹部
分34を深さ50μmで設ける。更に、同様のフォトリ
ソグラフィー、エッチングによりガラス基板3上に溝3
5を設ける。溝の大きさは縦方向600μm、横方向3
mm、深さ5000オングストロームとした(図11参
照)。ここで、図11(a)〜(f)は、工程(B)に
おける各基板1,3を示した図であり、図10(a)〜
(f)とそれぞれ対応する。
Step (B): After patterning a mask by photolithography on the bonding surface side of the AT-cut quartz substrate 1, grooves 33 are formed by etching with a hydrofluoric acid-based solution. The size of the groove is 600 μm in the vertical direction,
The width was 2 mm and the depth was 2000 Å.
After patterning a mask by photolithography on the bonding surface side of the glass substrate 3, a concave portion 34 is provided with a hydrofluoric acid-based liquid at a depth of 50 μm. Further, a groove 3 is formed on the glass substrate 3 by the same photolithography and etching.
5 is provided. The size of the groove is 600 μm in vertical direction and 3 in horizontal direction.
mm and a depth of 5000 Å (see FIG. 11). Here, FIGS. 11A to 11F are views showing the substrates 1 and 3 in the step (B), and FIGS.
(F) respectively.

【0075】工程(C):ATカット水晶基板1の上下
面にチタン電極12、金電極11を真空蒸着する。チタ
ン電極12は100オングストローム、金電極11は2
000オングストロームの厚みとした。ガラス基板3の
溝35内に真空蒸着によりクロム電極15、すず電極1
3を形成する。膜厚は9700オングストロームとし
た。次に、金電極11をすず電極13の上に300オン
グストローム蒸着する。すず電極13上の金電極11は
保護膜として働き、次工程ですず電極が溶解するのを防
ぎ、また、すず電極13の酸化も防止する。金電極13
の厚みは溝35を埋める程度に蒸着すればよく、すず電
極13の厚みに合わせ金電極の厚みを制御する(図12
参照)。ここで、図12(a)〜(f)は、工程(C)
における各基板1,3を示した図であり、図11の
(a)〜(f)とそれぞれ対応する。
Step (C): A titanium electrode 12 and a gold electrode 11 are vacuum-deposited on the upper and lower surfaces of the AT-cut quartz substrate 1. The titanium electrode 12 is 100 angstroms, and the gold electrode 11 is 2 angstroms.
000 angstroms. The chromium electrode 15 and the tin electrode 1 are formed in the groove 35 of the glass substrate 3 by vacuum evaporation.
Form 3 The film thickness was 9700 Å. Next, the gold electrode 11 is vapor-deposited on the tin electrode 13 by 300 angstroms. The gold electrode 11 on the tin electrode 13 functions as a protective film, and prevents the tin electrode from being dissolved in the next step, and also prevents the tin electrode 13 from being oxidized. Gold electrode 13
The thickness of the gold electrode may be enough to fill the groove 35, and the thickness of the gold electrode is controlled in accordance with the thickness of the tin electrode 13 (FIG. 12).
reference). Here, FIGS. 12A to 12F illustrate the step (C).
11 shows the substrates 1 and 3, respectively, and corresponds to (a) to (f) of FIG.

【0076】工程(D):ATカット水晶基板1、ガラ
ス基板3を中性洗剤、或いは、アルカリ洗浄液により洗
浄し、アンモニア、過酸化水素、水の混合液で洗浄後、
純水で十分リンスして、2つの基板を重ね合わせる。更
に、300℃の水素雰囲気中で熱処理を行う。熱処理の
際、合金化による接合部分、つまり、溝33の部分を加
圧することで、金、すずの共晶による接合は更に、円滑
に進行する(図13参照)。ここで、図13(a)〜
(d)は、工程(C)において形成した、ATカット水
晶基板1及び、ガラス基板3を用いて構成される基板を
示す図である。具体的には、図13(b)は、ATカッ
ト水晶基板1及び、ガラス基板3を用いて構成される基
板の平面図であり、図13(a)は、同図(b)のI−
II断面における断面図、図13(c)は、同図(b)
のIII−IV断面における断面図である。図13
(d)は、同図(b)のV−VI断面における断面図で
ある。
Step (D): The AT-cut quartz substrate 1 and the glass substrate 3 are washed with a neutral detergent or an alkali washing solution, and washed with a mixed solution of ammonia, hydrogen peroxide and water.
Rinse thoroughly with pure water and superimpose the two substrates. Further, heat treatment is performed in a hydrogen atmosphere at 300 ° C. At the time of the heat treatment, by applying pressure to the joining portion by alloying, that is, the portion of the groove 33, the joining by gold and tin eutectic proceeds more smoothly (see FIG. 13). Here, FIG.
(D) is a diagram illustrating a substrate formed using the AT-cut quartz crystal substrate 1 and the glass substrate 3 formed in the step (C). Specifically, FIG. 13B is a plan view of a substrate formed using the AT-cut quartz crystal substrate 1 and the glass substrate 3, and FIG.
FIG. 13C is a cross-sectional view taken along the line II, and FIG.
It is sectional drawing in the III-IV cross section. FIG.
FIG. 4D is a cross-sectional view taken along the line V-VI of FIG.

【0077】工程(E):圧電素子の表面にクロム電極
15、金電極11を真空蒸着する。
Step (E): A chromium electrode 15 and a gold electrode 11 are vacuum deposited on the surface of the piezoelectric element.

【0078】本実施の形態では、ATカット水晶基板1
の保持に安価なガラス基板を用いている(図14(a)
〜(d)参照)。ここで、図14(a)〜(d)は、工
程(E)で形成される基板を示す図であり、図13の
(a)〜(d)とそれぞれ対応する。
In this embodiment, the AT-cut quartz substrate 1
(FIG. 14A)
To (d)). Here, FIGS. 14A to 14D are views showing the substrate formed in the step (E), and correspond to FIGS. 13A to 13D, respectively.

【0079】以上説明した製造方法により、上記実施の
形態2と同様の作用、効果があるが、合金化による接合
材料として金、すずを用いているため、実施の形態2の
図3に示した効果はいっそう大きくなる。更に、保持に
安価なガラス基板を用いているため圧電素子を低コスト
で製造することが可能となる。また、ガラス基板は熱膨
張率に対する自由度が高く、使用する圧電体に近い熱膨
張率を選択することが可能となり、熱処理の際の熱応力
により破損が軽減される。ただし、ここで言う熱応力は
ガラス基板3とATカット水晶基板1の熱膨張率差に起
因する熱応力である。また、接合に用いる合金の選択の
自由度も高い。
According to the above-described manufacturing method, the same operation and effect as those of the second embodiment can be obtained. However, since gold and tin are used as the joining materials by alloying, they are shown in FIG. 3 of the second embodiment. The effect is even greater. Further, since an inexpensive glass substrate is used for holding, the piezoelectric element can be manufactured at low cost. Further, the glass substrate has a high degree of freedom with respect to the coefficient of thermal expansion, so that it is possible to select a coefficient of thermal expansion close to the piezoelectric material used, and damage is reduced by thermal stress at the time of heat treatment. However, the thermal stress referred to here is a thermal stress caused by a difference in thermal expansion coefficient between the glass substrate 3 and the AT-cut quartz substrate 1. Further, the degree of freedom in selecting an alloy used for joining is high.

【0080】なお、本実施の形態では、ガラス基板上に
すず電極を形成したが、すず電極の代わりに、シリコ
ン、或いは、ゲルマニウムを設けても同様の効果は得ら
れる。但し、この場合、引き出し電極の抵抗が大きくな
るのを防ぐために、シリコン、ゲルマニウムの下に低抵
抗の金属を設けておいても良い。例えば、クロム、金、
ニッケル、シリコン(或いは、ゲルマニウム)の順に積
層された引き出し電極が挙げられる。 (実施の形態7)次に、本発明の圧電素子の第7の実施
の形態を、図15(a)〜(b)を参照しながら説明す
る。
In this embodiment, the tin electrode is formed on the glass substrate, but the same effect can be obtained by providing silicon or germanium instead of the tin electrode. However, in this case, a low-resistance metal may be provided below silicon and germanium in order to prevent the resistance of the extraction electrode from increasing. For example, chrome, gold,
An extraction electrode laminated in the order of nickel and silicon (or germanium) may be used. (Embodiment 7) Next, a seventh embodiment of the piezoelectric element of the present invention will be described with reference to FIGS.

【0081】図15(a)は本実施の形態の圧電素子の
分解斜視図であり、上から順に、圧電素子の蓋部、圧電
振動子部、圧電素子の保持部である。尚、後述する外部
電極17の記載は、図15(a)中では省略した。また
図15(b)は圧電素子の断面図である。圧電素子の蓋
部、保持部は各々シリコン基板2で構成されている。大
きさは縦3mm、横6.5mmで厚さ600μmであ
る。上蓋部、下蓋部のシリコン基板2の中央部は100
μm程度の凹部38が設けられている。圧電振動子部は
ATカット水晶基板1の表面、裏面の電極引き出し部分
に、縦方向が600μm、横方向1.5mm、深さ方向
2000オングストロームの溝33が設けられており、
溝33内には、チタン電極12、金電極11が積層され
ている。ATカット水晶基板1の励振電極の両端にはス
リットが設けられている本実施の形態の特徴はシリコン
基板2からなる上蓋部、下蓋部とATカット水晶基板1
からなる圧電振動部が直接接合、及びシリコンと金の合
金化により接合され、電極引き出し、及び振動子の気密
封止がなされているということである。
FIG. 15A is an exploded perspective view of the piezoelectric element according to the present embodiment, which shows, in order from the top, a lid of the piezoelectric element, a piezoelectric vibrator, and a holder for the piezoelectric element. The description of the external electrodes 17 described later is omitted in FIG. FIG. 15B is a cross-sectional view of the piezoelectric element. The lid portion and the holding portion of the piezoelectric element are each formed of a silicon substrate 2. The size is 3 mm long, 6.5 mm wide and 600 μm thick. The central part of the silicon substrate 2 in the upper lid part and the lower lid part is 100
A recess 38 of about μm is provided. The piezoelectric vibrator portion has a groove 33 of 600 μm in the vertical direction, 1.5 mm in the horizontal direction, and 2,000 Å in the depth direction at the electrode lead-out portions on the front and back surfaces of the AT-cut quartz substrate 1.
In the groove 33, a titanium electrode 12 and a gold electrode 11 are stacked. A feature of the present embodiment in which slits are provided at both ends of the excitation electrode of the AT-cut quartz substrate 1 is that the AT-cut quartz substrate 1 includes an upper lid portion and a lower lid portion made of a silicon substrate 2.
The piezoelectric vibrating part made of is directly bonded and bonded by alloying silicon and gold, and the electrodes are drawn out and the vibrator is hermetically sealed.

【0082】以上説明した構成により、実施の形態2と
同様の作用、効果があるが、気密封止を行う場合は、非
接合面がないという効果が非常に有用になる。従って、
電極の端面引き出し、気密封止が完全に行え、素子の小
型化、歩留まりの向上を図ることができる。 (実施の形態8)本発明の第8の圧電素子の製造方法を
説明する。基板の材料、形状は実施の形態7と同様であ
るので、図15(a)〜(b)を用いて、本実施の形態
の工程(A)から(E)を説明する。
With the structure described above, the same operation and effect as those of the second embodiment can be obtained. However, when airtight sealing is performed, the effect that there is no non-joining surface is very useful. Therefore,
The end face of the electrode can be completely pulled out and hermetically sealed, so that the size of the element can be reduced and the yield can be improved. (Embodiment 8) A method of manufacturing an eighth piezoelectric element according to the present invention will be described. Since the material and the shape of the substrate are the same as those in the seventh embodiment, the steps (A) to (E) of the present embodiment will be described with reference to FIGS.

【0083】工程(A):ATカット水晶基板1を鏡面
研磨し、所定の厚み、例えば、50μmにする。シリコ
ン基板2を鏡面研磨する。
Step (A): The AT-cut quartz substrate 1 is mirror-polished to a predetermined thickness, for example, 50 μm. The silicon substrate 2 is mirror-polished.

【0084】工程(B):ATカット水晶基板1の表
面、裏面にフォトリソグラフィーによるマスクのパター
ニングを行った後、フッ酸系の液でエッチングし、溝3
3を設ける。
Step (B): After patterning a mask by photolithography on the front and back surfaces of the AT-cut quartz substrate 1, etching is performed with a hydrofluoric acid-based solution to form grooves 3.
3 is provided.

【0085】溝の大きさは縦方向600μm、横方向
1.5mm、深さ2000オングストロームとした。更
に、ATカット水晶基板1上にスリットを設ける。次
に、上蓋用、下蓋用シリコン基板2の接合面側にフォト
リソグラフィーによるマスクのパターニングを行った
後、フッ酸系の液で空隙38を深さ100μmで設け
る。即ち、この工程におけるATカット水晶基板1は、
図15(a)に示すATカット水晶基板1において、電
極11,12が形成されていない状態のものに対応す
る。
The size of the groove was 600 μm in the vertical direction, 1.5 mm in the horizontal direction, and 2000 Å in depth. Further, a slit is provided on the AT-cut quartz substrate 1. Next, after patterning a mask by photolithography on the bonding surface side of the upper lid and lower lid silicon substrates 2, a void 38 is provided with a hydrofluoric acid-based liquid at a depth of 100 μm. That is, the AT-cut quartz substrate 1 in this step is:
This corresponds to the AT-cut quartz substrate 1 shown in FIG. 15A in which the electrodes 11 and 12 are not formed.

【0086】工程(C):ATカット水晶基板1の上下
面にチタン電極12、金電極11を真空蒸着する。但
し、引き出し電極部分が溝33内に埋め込まれる様に蒸
着する。チタン電極12は100オングストローム、金
電極11は2000オングストロームの厚みとした(図
15(a)中のATカット水晶基板1参照)。
Step (C): A titanium electrode 12 and a gold electrode 11 are vacuum-deposited on the upper and lower surfaces of the AT-cut quartz substrate 1. However, vapor deposition is performed so that the extraction electrode portion is embedded in the groove 33. The titanium electrode 12 had a thickness of 100 angstroms, and the gold electrode 11 had a thickness of 2000 angstroms (see the AT-cut quartz substrate 1 in FIG. 15A).

【0087】工程(D):ATカット水晶基板1、シリ
コン基板2をフッ酸系の洗浄液で洗浄し、アンモニア、
過酸化水素、水の混合液で洗浄後、純水で十分リンスし
て、2つの基板を重ね合わせる。更に、400℃で2時
間、水素雰囲気中で熱処理を行う。熱処理の際、合金化
による接合部分、つまり、溝33の部分を加圧すること
で、金、シリコンの共晶による接合は更に、円滑に進行
する(図15(a)参照)。
Step (D): The AT-cut quartz substrate 1 and the silicon substrate 2 are washed with a hydrofluoric acid-based cleaning solution,
After cleaning with a mixed solution of hydrogen peroxide and water, the substrate is rinsed sufficiently with pure water and the two substrates are superposed. Further, heat treatment is performed at 400 ° C. for 2 hours in a hydrogen atmosphere. At the time of the heat treatment, by applying pressure to the joining portion by alloying, that is, the portion of the groove 33, the joining by eutectic of gold and silicon proceeds more smoothly (see FIG. 15A).

【0088】工程(E):圧電素子の端面に外部電極1
7をスパッタリングにより設ける。外部電極17は、引
き出し用の電極11,12を外部に取り出すための端子
電極として設けられるものである。又、溝33と、引き
出し用電極11,12間に隙間があって、そのままの状
態では気密封止がとりにくい場合においても、外部電極
17を設けることにより、気密封止が確実に行えると言
う効果もある。
Step (E): External electrode 1 is applied to the end face of the piezoelectric element.
7 is provided by sputtering. The external electrode 17 is provided as a terminal electrode for extracting the extraction electrodes 11 and 12 to the outside. In addition, even when there is a gap between the groove 33 and the extraction electrodes 11 and 12 and it is difficult to hermetically seal it as it is, the provision of the external electrode 17 ensures that hermetic sealing can be reliably performed. There is also an effect.

【0089】本実施の形態の特徴は工程(D)におい
て、直接接合と合金化による接合を行い、気密封止をと
るという点である。また、接合の形態については、実施
の形態2と同様である(図15(b)参照)。
The feature of this embodiment is that, in the step (D), direct bonding and bonding by alloying are performed to achieve hermetic sealing. Further, the form of bonding is the same as in Embodiment 2 (see FIG. 15B).

【0090】本実施の形態の製造方法では、実施の形態
2と同様の作用、効果があるが、気密封止を行う場合
は、図7(a)〜(c)に示した溝33を埋める効果が
非常に有用になる。
The manufacturing method of this embodiment has the same function and effect as those of the second embodiment. However, when airtight sealing is performed, the groove 33 shown in FIGS. 7A to 7C is filled. The effect becomes very useful.

【0091】また、本実施の形態の材料構成では、原子
レベルでの直接接合は200℃程度から開始されるが、
シリコンと金の共晶温度である370℃程度までは、合
金接合部分は完全に封止されておらず、空隙部に存在す
るガスは除去される。ガスの発生原因は種々考えられる
が、接合界面に存在していた水構成分子に起因するもの
が多い。また、真空封止を行う場合には、封止される前
に熱処理雰囲気を真空にすればよい。
Further, in the material configuration of the present embodiment, direct bonding at the atomic level is started at about 200 ° C.
Up to about 370 ° C., which is the eutectic temperature of silicon and gold, the alloy joint is not completely sealed, and the gas present in the void is removed. There are various possible causes of gas generation, but many are caused by water constituent molecules existing at the bonding interface. In the case where vacuum sealing is performed, the heat treatment atmosphere may be vacuum before sealing.

【0092】なお、実施の形態7から8で用いたシリコ
ン基板の代わりにゲルマニウム基板を用いても同様の作
用、効果が得られる。ゲルマニウム基板を用いた場合に
は、合金化による接合層は金とゲルマニウムの合金とな
る。 (実施の形態9)本発明の圧電素子の第9の実施の形態
を図16(a)〜(b)を用いて説明する。
The same operation and effect can be obtained by using a germanium substrate instead of the silicon substrate used in the seventh to eighth embodiments. When a germanium substrate is used, the bonding layer formed by alloying becomes an alloy of gold and germanium. (Embodiment 9) A ninth embodiment of the piezoelectric element of the present invention will be described with reference to FIGS.

【0093】図16(a)は圧電素子の分解図で、上か
ら順に、圧電素子の蓋部、圧電振動子部、圧電素子の保
持部である。また図16(b)は圧電素子の横方向の断
面図である。311は、蓋用ガラス基板であり、312
は保持用ガラス基板である。大きさは縦3mm、横6.
5mmで厚さ500μmである。蓋用ガラス基板31
1,保持用ガラス基板312上にはそれぞれ深さ1μm
の溝35が設けられ、溝には、引き出し用スズ電極13
が設けられている。圧電素子の圧電振動部は大きさが縦
3mm、横6mm、厚さ100μmのATカット水晶基
板1で構成され、ATカット水晶基板1上にはクロム1
5、金11による電極が設けられ、電極の両端には圧電
振動を阻害しないようにスリット321が設けられてい
る。又、19は金、スズからなる合金である。
FIG. 16 (a) is an exploded view of the piezoelectric element, which shows, in order from the top, a lid of the piezoelectric element, a piezoelectric vibrator, and a holder for the piezoelectric element. FIG. 16B is a cross-sectional view of the piezoelectric element in the lateral direction. Reference numeral 311 denotes a lid glass substrate, and 312
Is a holding glass substrate. The size is 3mm long and 6mm wide.
5 mm thick and 500 μm thick. Glass substrate for lid 31
1, 1 μm depth on the holding glass substrate 312
Of the lead tin electrode 13
Is provided. The piezoelectric vibrating part of the piezoelectric element is composed of an AT-cut quartz substrate 1 having a size of 3 mm in length, 6 mm in width, and 100 μm in thickness.
5, electrodes made of gold 11 are provided, and slits 321 are provided at both ends of the electrodes so as not to hinder piezoelectric vibration. Reference numeral 19 denotes an alloy made of gold and tin.

【0094】本実施の形態の圧電素子の特徴はATカッ
ト水晶基板1上に設けられた金電極11と蓋用ガラス基
板311及び保持用ガラス基板312上に設けられたス
ズ電極13とが、合金19により接合されており、AT
カット水晶基板1とガラス基板3とが直接接合により保
持されており、更に、2種の接合により、水晶振動子部
分が気密封止されていることである。本実施の形態の構
成では、合金化による接合部分である合金19は、金と
スズによる共晶あるいは、スズを主成分とした固溶体、
あるいは、共晶と固溶体の混成合金化によるものであ
り、実施の形態5と同様である。
The feature of the piezoelectric element of this embodiment is that the gold electrode 11 provided on the AT-cut quartz substrate 1 and the tin electrode 13 provided on the lid glass substrate 311 and the holding glass substrate 312 are made of an alloy. 19 and AT
The cut quartz substrate 1 and the glass substrate 3 are held by direct joining, and the quartz oscillator portion is hermetically sealed by two kinds of joining. In the configuration of the present embodiment, the alloy 19, which is a joining portion by alloying, is eutectic of gold and tin or a solid solution containing tin as a main component,
Alternatively, it is based on a hybrid alloy of a eutectic and a solid solution, and is the same as in the fifth embodiment.

【0095】本実施の形態の圧電素子では、実施の形態
5と同様の作用、効果があるが、気密封止を行う場合に
は、非接合面がないという効果が非常に有用になる。
Although the piezoelectric element of this embodiment has the same function and effect as the fifth embodiment, the effect that there is no non-joining surface is very useful when airtight sealing is performed.

【0096】なお、本実施の形態では、合金化による接
合層として金−すず合金を用いているが、金−ゲルマニ
ウム合金、金−シリコン合金を用いても同様の作用、効
果が得られる。 (実施の形態10)本発明の第10の圧電素子の製造方
法を説明する。基板の材料、形状は実施の形態9と同様
であるので、図16(a)〜(b)を用いて、本実施の
形態の工程(A)から(E)を説明する。
In the present embodiment, a gold-tin alloy is used as a bonding layer by alloying, but the same operation and effect can be obtained by using a gold-germanium alloy or a gold-silicon alloy. (Embodiment 10) A tenth method for manufacturing a piezoelectric element according to the present invention will be described. Since the material and the shape of the substrate are the same as those in the ninth embodiment, the steps (A) to (E) of the present embodiment will be described with reference to FIGS.

【0097】工程(A):ATカット水晶基板1を鏡面
研磨し、所定の厚み、例えば、50μmにする。蓋用ガ
ラス基板311、保持用ガラス基板312を各々鏡面研
磨する。
Step (A): The AT-cut quartz substrate 1 is mirror-polished to a predetermined thickness, for example, 50 μm. The lid glass substrate 311 and the holding glass substrate 312 are each mirror-polished.

【0098】工程(B):保持用ガラス基板312の接
合面側にフォトリソグラフィーによるマスクのパターニ
ングを行った後、フッ酸系の液で空隙28を深さ50μ
mで設ける。更に、同様のフォトリソグラフィー、エッ
チングにより保持用ガラス基板312上に溝35を設け
る。この溝35には、工程(C)でクロム、スズ電極1
1,13が埋め込まれる。溝の大きさは縦方向600μ
m、横方向1.5mm、深さ1.2μmとした。蓋用ガ
ラス基板311に対して、同様の工程を行い、空隙2
8、溝35を設ける。但し、溝35は、保持用ガラス基
板312とは逆に蓋用ガラス基板311の左側に設け
る。これは、水晶基板1上に設けられた電極11,15
の引き出し電極部分と重なる様にするためである。
Step (B): After patterning a mask on the bonding surface side of the holding glass substrate 312 by photolithography, the void 28 is formed with a hydrofluoric acid-based liquid to a depth of 50 μm.
m. Further, a groove 35 is provided on the holding glass substrate 312 by the same photolithography and etching. The chromium and tin electrodes 1 are formed in the grooves 35 in the step (C).
1 and 13 are embedded. Groove size is 600μ in vertical direction
m, 1.5 mm in the horizontal direction, and 1.2 μm in depth. The same process is performed on the lid glass substrate 311 to form the gap 2
8. A groove 35 is provided. However, the groove 35 is provided on the left side of the lid glass substrate 311 opposite to the holding glass substrate 312. The electrodes 11 and 15 provided on the quartz substrate 1
This is for the purpose of overlapping with the extraction electrode portion of FIG.

【0099】工程(C):ATカット水晶基板1の上下
面にクロム電極15、金電極11を真空蒸着する。クロ
ム電極15は100オングストローム、金電極11は2
000オングストロームの厚みとした。保持用ガラス基
板312の溝35内にクロム電極15、すず電極13、
金電極11を真空蒸着により形成する。クロム電極は2
00オングストローム、すず電極は9500オングスト
ローム、金電極は300オングストロームとした。すず
電極13上の金電極11は保護膜として働き、次工程で
すず電極が溶解するのを防ぎ、また、すず電極13の酸
化も防止する。保持用ガラス基板312上の金電極13
の厚みは溝35を埋める程度に蒸着すればよく、すず電
極13の厚みに合わせ金電極の厚みを制御する。同様の
工程を蓋用ガラス基板311に対して行う。
Step (C): A chromium electrode 15 and a gold electrode 11 are vacuum-deposited on the upper and lower surfaces of the AT-cut quartz substrate 1. The chromium electrode 15 is 100 angstroms, and the gold electrode 11 is 2
000 angstroms. In the groove 35 of the holding glass substrate 312, the chrome electrode 15, the tin electrode 13,
The gold electrode 11 is formed by vacuum evaporation. Chrome electrode is 2
The thickness of the tin electrode was 9500 Å, and that of the gold electrode was 300 Å. The gold electrode 11 on the tin electrode 13 functions as a protective film, and prevents the tin electrode from being dissolved in the next step, and also prevents the tin electrode 13 from being oxidized. Gold electrode 13 on holding glass substrate 312
The thickness of the gold electrode may be enough to fill the groove 35, and the thickness of the gold electrode is controlled according to the thickness of the tin electrode 13. A similar process is performed on the lid glass substrate 311.

【0100】工程(D):ATカット水晶基板1、ガラ
ス基板3を中性洗剤、或いは、アルカリ洗浄液により洗
浄し、アンモニア、過酸化水素、水の混合液で洗浄後、
純水で十分リンスして、2つの基板を重ね合わせる。こ
こで、アンモニア、過酸化水素、水の混合液での洗浄の
代わりに酸素プラズマによるアッシングやオゾン洗浄を
行っても同様の効果が得られる。更に、300℃で2時
間、水素雰囲気中で熱処理を行う。熱処理中は、当初、
蓋用カラス基板311、保持用ガラス基板312上に形
成されたすず電極13と金電極11が、合金化する。更
に、熱処理を続けると、ATカット水晶基板1上に形成
された金電極11とも合金化し、蓋用ガラス基板31
1、保持用ガラス基板312とATカット水晶基板1と
は、電極部分において、合金化により接合される。又、
ここで、溝35上のすず電極、金電極以外の部分は、直
接接合により接合される。熱処理の際、合金化による接
合部分、つまり、溝35の部分を加圧することで、金、
すずの共晶による接合は更に、円滑に進行する。
Step (D): The AT-cut quartz substrate 1 and the glass substrate 3 are washed with a neutral detergent or an alkali washing solution, and washed with a mixed solution of ammonia, hydrogen peroxide and water.
Rinse thoroughly with pure water and superimpose the two substrates. Here, the same effect can be obtained by performing ashing with oxygen plasma or ozone cleaning instead of cleaning with a mixed solution of ammonia, hydrogen peroxide and water. Further, heat treatment is performed at 300 ° C. for 2 hours in a hydrogen atmosphere. During the heat treatment,
The tin electrode 13 and the gold electrode 11 formed on the lid crow substrate 311 and the holding glass substrate 312 are alloyed. When the heat treatment is further continued, the gold electrode 11 formed on the AT-cut quartz substrate 1 is also alloyed, and the lid glass substrate 31 is formed.
1. The holding glass substrate 312 and the AT-cut quartz substrate 1 are joined by alloying at the electrode portions. or,
Here, portions other than the tin electrode and the gold electrode on the groove 35 are joined by direct joining. At the time of the heat treatment, the bonding part by alloying, that is, the part of the groove 35 is pressed, so that gold,
The eutectic joining of tin proceeds more smoothly.

【0101】工程(E):図16(b)に示すように、
圧電素子の端面に外部電極16をスパッタリングにより
形成する。
Step (E): As shown in FIG.
An external electrode 16 is formed on the end face of the piezoelectric element by sputtering.

【0102】本実施の形態の特徴は工程(D)におい
て、直接接合と合金化による接合を行い、気密封止をと
るという点である。また、接合の形態については、金、
スズの合金を用いると言う点において、実施の形態6と
同様である。
The feature of the present embodiment is that, in the step (D), direct joining and joining by alloying are performed to achieve hermetic sealing. Regarding the form of bonding, gold,
Embodiment 6 is the same as Embodiment 6 in that a tin alloy is used.

【0103】本実施の形態の製造方法では、実施の形態
2と同様の作用、効果があるが、気密封止を行う場合は
図7に示した溝33を埋める効果が非常に有用になる。
前記したように、この効果は合金化による接合材料とし
て金、スズを用いた場合には顕著になる。また、本実施
の形態の材料構成では、原子レベルでの直接接合は20
0℃程度から開始されるが、スズの融点である232℃
程度までは、合金接合部分は完全に封止されておらず、
空隙部に存在するガスは除去される。ガスの発生原因は
種々考えられるが、接合界面に存在していた水構成分子
に起因するものが多い。また、真空封止を行う場合に
は、封止される前に熱処理雰囲気を真空にすればよい。
The manufacturing method of this embodiment has the same function and effect as those of the second embodiment, but when airtight sealing is performed, the effect of filling the groove 33 shown in FIG. 7 becomes very useful.
As described above, this effect becomes remarkable when gold or tin is used as a joining material by alloying. Further, in the material configuration of this embodiment, the direct bonding at the atomic level
Starting from about 0 ° C, 232 ° C, the melting point of tin
To a degree, the alloy joints are not completely sealed,
The gas existing in the gap is removed. There are various possible causes of gas generation, but many are caused by water constituent molecules existing at the bonding interface. In the case where vacuum sealing is performed, the heat treatment atmosphere may be vacuum before sealing.

【0104】尚、本実施の形態では、保持用ガラス基板
312、蓋用ガラス基板311上に、直接すず電極を形
成したが、電極の密着性を高めるためには、下地電極と
して、クロム電極をガラス基板311,312とすず電
極13の間に挿入しても良い。
In this embodiment, the tin electrode is formed directly on the holding glass substrate 312 and the lid glass substrate 311. However, in order to enhance the adhesion of the electrodes, a chromium electrode is used as a base electrode. It may be inserted between the glass substrates 311 and 312 and the tin electrode 13.

【0105】又、本実施の形態では、保持用ガラス基板
312、蓋用ガラス基板311上にすず電極を形成した
が、すず電極の代わりに、シリコン、或いは、ゲルマニ
ウムを設けても同様の効果は得られる。但し、この場
合、引き出し電極の抵抗が大きくなるのを防ぐために、
シリコン、ゲルマニウムの下に低抵抗の金属を設けてお
いても良い。例えば、クロム、金、ニッケル、シリコン
(或いは、ゲルマニウム)の順に積層された引き出し電
極が挙げられる。 (実施の形態11)次に、本発明の圧電素子の第11の
実施の形態を、図17(a)〜(d)を用いて説明す
る。
In this embodiment, the tin electrode is formed on the holding glass substrate 312 and the lid glass substrate 311. However, the same effect can be obtained by providing silicon or germanium instead of the tin electrode. can get. However, in this case, in order to prevent the resistance of the extraction electrode from increasing,
A low-resistance metal may be provided below silicon and germanium. For example, a lead electrode laminated in the order of chromium, gold, nickel, and silicon (or germanium) can be given. (Eleventh Embodiment) Next, an eleventh embodiment of the piezoelectric element of the present invention will be described with reference to FIGS.

【0106】本実施の形態において、ATカット水晶基
板1、シリコン基板2の大きさ、厚み、基板上に形成す
る電極、基板上に形成する溝、接合形態等は実施の形態
4と概略において同じである。実施の形態4と異なるの
は、シリコン基板2上の集積回路部21からシリコン基
板2の端部に低抵抗層24が形成されていることであ
る。これは集積回路21と外部素子との導通をとるため
の引き出しとなる。また、素子はガラス基板3からなる
蓋部とシリコン基板2とを直接接合、及び、合金化によ
る接合することによって気密封止されている。
In the present embodiment, the size and thickness of the AT-cut quartz substrate 1 and the silicon substrate 2, the electrodes formed on the substrate, the grooves formed on the substrate, the bonding mode, and the like are substantially the same as those of the fourth embodiment. It is. The difference from the fourth embodiment is that a low resistance layer 24 is formed from the integrated circuit portion 21 on the silicon substrate 2 to the end of the silicon substrate 2. This serves as a lead for establishing conduction between the integrated circuit 21 and external elements. The element is hermetically sealed by directly joining the lid made of the glass substrate 3 and the silicon substrate 2 and joining them by alloying.

【0107】本実施の形態の圧電素子の構造により、圧
電素子と回路、及び回路と外部素子との導通を容易にと
ることができ、且つ気密封止を行うこともできる。ま
た、通常のワイヤーボンディング等の手法を用いないた
め素子を小型化することができる。 (実施の形態12)次に、本発明の第12の実施の形態
を図18(a)〜(b)を用いて説明する。
With the structure of the piezoelectric element of the present embodiment, conduction between the piezoelectric element and the circuit and between the circuit and the external element can be easily achieved, and hermetic sealing can be performed. In addition, the size of the element can be reduced because a normal technique such as wire bonding is not used. (Embodiment 12) Next, a twelfth embodiment of the present invention will be described with reference to FIGS.

【0108】図18(a)は素子の上面図のうち、保持
用ガラス基板9と素子のみを観た場合の上面図であり、
蓋用ガラス基板10は省かれている。(b)は(a)の
I−IIにおける断面図である。但し、蓋用ガラス基板
10を含む。
FIG. 18A is a top view of the top view of the device when only the holding glass substrate 9 and the device are viewed.
The lid glass substrate 10 is omitted. (B) is sectional drawing in I-II of (a). However, the cover glass substrate 10 is included.

【0109】同図において、9は圧電素子を保持するた
めの保持用ガラス基板で、10は蓋用ガラス基板であ
る。4は圧電基板で例えば、128°yカット ニオブ
酸リチウム基板である。128°yカット ニオブ酸リ
チウム基板4上には弾性表面波素子22が構成されてお
り、引き出し電極としてクロム15、金11の電極が設
けられている。保持用のガラス基板9には溝が設けられ
ており、引き出し用クロム電極15、スズ電極13が溝
上に設けられている。蓋用のガラス基板10にも同様に
溝が設けられているが、溝上にはクロム15、金11の
引き出し電極が設けられている。保持用ガラス基板9と
128°yカットニオブ酸リチウム基板4、及び蓋用ガ
ラス基板10と保持用ガラス基板9は各々直接接合、及
び、すずと金の合金19により保持、気密封止されてい
る。接合の形態については実施の形態6と同様である。
In the same figure, 9 is a holding glass substrate for holding the piezoelectric element, and 10 is a lid glass substrate. Reference numeral 4 denotes a piezoelectric substrate, for example, a 128 ° y-cut lithium niobate substrate. A surface acoustic wave element 22 is formed on the 128 ° y-cut lithium niobate substrate 4, and chromium 15 and gold 11 electrodes are provided as extraction electrodes. The holding glass substrate 9 is provided with a groove, and a chrome electrode 15 for extraction and a tin electrode 13 are provided on the groove. Similarly, a groove is provided in the glass substrate 10 for the lid, and a lead electrode of chromium 15 and gold 11 is provided on the groove. The holding glass substrate 9 and the 128 ° y-cut lithium niobate substrate 4, and the lid glass substrate 10 and the holding glass substrate 9 are each directly bonded and held and hermetically sealed by a tin-gold alloy 19. . The form of bonding is the same as in the sixth embodiment.

【0110】本実施の形態は実施の形態10と同様の効
果を持つが、圧電基板としてニオブ酸リチウム基板を用
いており、基板上に弾性表面波素子が形成されているこ
とである。ニオブ酸リチウム基板は電気機械結合係数が
水晶に比べ大きいことを特徴とし、弾性表面波素子や振
動子、圧電センサーなどに幅広く用いられている。 (実施の形態13)本発明の第13の実施の形態を用い
て説明する。実施の形態12とほぼ同じ構造であるた
め、図18(a)〜(b)を用いて説明する。実施の形
態12と異なるのは、128°yカットニオブ酸リチウ
ム4と保持用ガラス基板9は直接接合、及び、金−ゲル
マニウム合金で接合されており、保持用ガラス基板9と
蓋用ガラス基板10は直接接合、及び、金−ゲルマニウ
ム合金により接合、気密封止されている点である。
The present embodiment has the same effect as the tenth embodiment, except that a lithium niobate substrate is used as a piezoelectric substrate, and a surface acoustic wave element is formed on the substrate. Lithium niobate substrates are characterized by having a larger electromechanical coupling coefficient than quartz, and are widely used for surface acoustic wave devices, vibrators, piezoelectric sensors, and the like. (Embodiment 13) A description will be given using a thirteenth embodiment of the present invention. Since the structure is almost the same as that of the twelfth embodiment, description will be made with reference to FIGS. The difference from the twelfth embodiment is that the 128 ° y-cut lithium niobate 4 and the holding glass substrate 9 are directly bonded and bonded by a gold-germanium alloy, and the holding glass substrate 9 and the lid glass substrate 10 Is that it is directly bonded and bonded and hermetically sealed with a gold-germanium alloy.

【0111】本実施の形態は実施の形態12と同様の作
用、効果があるが、更に、次のような作用、効果があ
る。金−ゲルマニウム合金は共晶温度356℃と高く、
金、すず合金に比べ、耐熱性に優れる。 (実施の形態14)本発明の実施の形態を図19(a)
〜(d)を用いて説明する。
This embodiment has the same functions and effects as the twelfth embodiment, but also has the following functions and effects. Gold-germanium alloy has a high eutectic temperature of 356 ° C,
Excellent heat resistance compared to gold and tin alloys. (Embodiment 14) FIG. 19 (a) shows an embodiment of the present invention.
This will be described with reference to (d).

【0112】図19(a)は、素子全体のうち、保持用
ガラス基板61の部分だけを見たときの上面図、(b)
は水晶基板5,6の部分だけを見たときの上面図、図1
9(c)、(d)は各々図(a),(b)におけるI−
II、III−IVの素子全体の断面図である。
FIG. 19A is a top view when only the holding glass substrate 61 is viewed in the entire device, and FIG.
FIG. 1 is a top view when only the portions of the quartz substrates 5 and 6 are viewed, and FIG.
9 (c) and 9 (d) show I- in FIGS.
It is sectional drawing of the whole element of II, III-IV.

【0113】同図において、5は水晶基板であり、例え
ば、GTカット水晶基板である。6は水晶基板であり、
例えば、GTカット水晶基板である。61は保持用ガラ
ス基板で、62は蓋用ガラス基板である。大きさとして
は、水晶基板5は1.5×1.3mmで厚みが55μm
である。ガラス基板3は2×2mmで厚みが150μm
である。GTカット水晶振動子として作用する水晶基板
5は長辺、短辺振動姿態を示し、板の中心が振動の節と
なる。つまり、板の中心で保持すれば振動を阻害するこ
となく保持が行える。ここで、長辺、短辺振動姿態と
は、長辺振動と短辺振動とが結合した振動姿態を指す。
例えば、GTカットの水晶振動子がその一例である。
In the figure, reference numeral 5 denotes a quartz substrate, for example, a GT cut quartz substrate. 6 is a quartz substrate,
For example, a GT cut quartz substrate. 61 is a holding glass substrate, and 62 is a lid glass substrate. The size of the quartz substrate 5 is 1.5 × 1.3 mm and the thickness is 55 μm.
It is. Glass substrate 3 is 2 × 2 mm and 150 μm thick
It is. The quartz substrate 5 acting as a GT-cut quartz resonator has a long side and a short side vibrating manner, and the center of the plate is a node of vibration. In other words, holding at the center of the plate enables holding without inhibiting vibration. Here, the long side and short side vibration modes refer to a vibration mode in which long side vibration and short side vibration are combined.
For example, a GT-cut crystal unit is one example.

【0114】本実施の形態の圧電素子の構造を説明す
る。水晶基板5は中心部分が凸形状になるように加工さ
れており、中心の凸部分39の大きさは直径100μm
の円となっている。水晶基板5の上下面には、チタン電
極12、金電極11が各々膜厚100オングストロー
ム、1500オングストロームで成膜されている。ま
た、蓋用ガラス基板62は、水晶基板5と接触しないよ
うに設けられた1.2μmの空隙部分36及び、クロム
電極15、すず電極13からなる引き出し電極部分を有
する。保持用ガラス基板61は蓋用ガラス基板62と左
右対称の構造である。水晶基板5は保持用ガラス基板6
1、及び蓋用ガラス基板62と中心の凸部分39で金、
すずの共晶接合により保持されていると同時に、蓋用ガ
ラス基板62と保持用ガラス基板61上の引き出し用電
極との導通がとられている。また、気密封止は引き出し
電極18の部分では共晶接合により、そのほかの部分で
は直接接合により行われている。
The structure of the piezoelectric element according to the present embodiment will be described. The crystal substrate 5 is processed so that the central portion has a convex shape, and the size of the central convex portion 39 is 100 μm in diameter.
Circle. On the upper and lower surfaces of the quartz substrate 5, a titanium electrode 12 and a gold electrode 11 are formed with a film thickness of 100 Å and 1500 Å, respectively. Further, the lid glass substrate 62 has a 1.2 μm gap portion 36 provided so as not to come into contact with the quartz substrate 5, and a lead electrode portion including the chromium electrode 15 and the tin electrode 13. The holding glass substrate 61 has a symmetrical structure with respect to the lid glass substrate 62. The crystal substrate 5 is a holding glass substrate 6
1, and gold in the lid glass substrate 62 and the central convex portion 39,
At the same time as being held by eutectic bonding of tin, conduction between the lid glass substrate 62 and the extraction electrode on the holding glass substrate 61 is established. Hermetic sealing is performed by eutectic bonding at the portion of the extraction electrode 18 and by direct bonding at other portions.

【0115】以上の構造により、保持の困難な長辺、短
辺振動姿態の圧電基板を安定に保持し、外部との電気的
導通や気密封止も同時に行うことができる。また、ワイ
ヤーボンディングや導電性接着剤を用いないため、容易
に素子を小型化、低背化することができる。
With the structure described above, the piezoelectric substrate in a long-side or short-side vibration mode, which is difficult to hold, can be stably held, and electrical conduction with the outside and hermetic sealing can be performed at the same time. In addition, since no wire bonding or conductive adhesive is used, the size and height of the device can be easily reduced.

【0116】尚、本実施の形態では、引き出し電極18
を設ける構成について説明したが、これに限らず例え
ば、保持用ガラス基板61及び蓋用ガラス基板62にお
いて、凸部分39に対応する位置に貫通孔を設けて、そ
の貫通孔から電極を取り出す構成としても良い。以下に
述べる他の実施の形態においても、同様の貫通孔を設け
る構成としてもかまわない。 (実施の形態15)本発明の製造方法を示す実施の形態
を、図20(A)〜(F)を参照しながら説明する。
In this embodiment, the extraction electrode 18
However, the present invention is not limited to this. For example, in the holding glass substrate 61 and the lid glass substrate 62, a through hole is provided at a position corresponding to the convex portion 39, and an electrode is taken out from the through hole. Is also good. In other embodiments described below, a similar through hole may be provided. (Embodiment 15) An embodiment showing a manufacturing method of the present invention will be described with reference to FIGS.

【0117】図20(A)〜(F)は、本実施の形態の
工程(A)〜(F)に対応する。具体的には、例えば、
図20(A)は、工程(A)における、保持用ガラス基
板61、GTカット水晶基板7、蓋用ガラス基板62の
それぞれの上面図である。又、図20(D)は、工程
(D)における、保持用ガラス基板61とGTカット水
晶基板5、6、7の接合基板617、蓋用ガラス基板6
2のそれぞれの上面図である。又、図20(F)は、保
持用ガラス基板61とGTカット水晶基板5、6、7と
蓋用ガラス基板62の圧電素子618の上面図である。
FIGS. 20A to 20F correspond to steps (A) to (F) of this embodiment. Specifically, for example,
FIG. 20A is a top view of each of the holding glass substrate 61, the GT cut quartz substrate 7, and the lid glass substrate 62 in the step (A). FIG. 20D shows a bonding substrate 617 of the holding glass substrate 61 and the GT cut quartz crystal substrates 5, 6, and 7 and a lid glass substrate 6 in the step (D).
2 is a top view of each of FIG. FIG. 20F is a top view of the piezoelectric element 618 of the holding glass substrate 61, the GT cut quartz substrates 5, 6, and 7, and the lid glass substrate 62.

【0118】以下、本実施の形態の工程(A)から
(F)について順に説明する。
Hereinafter, steps (A) to (F) of this embodiment will be described in order.

【0119】工程(A):保持用ガラス基板61、GT
カット水晶基板7、蓋用ガラス基板62を少なくとも直
接接合される面を鏡面研磨する。大きさは、蓋用ガラス
基板62、及び保持用ガラス基板61が2×2mmで厚
みが150μm、水晶基板1が大きさ2×2mmで厚み
が50μmである(図20(A)参照)。
Step (A): holding glass substrate 61, GT
At least the surface to which the cut quartz substrate 7 and the lid glass substrate 62 are directly bonded is mirror-polished. As for the size, the lid glass substrate 62 and the holding glass substrate 61 are 2 × 2 mm and 150 μm in thickness, and the quartz substrate 1 is 2 × 2 mm and 50 μm in thickness (see FIG. 20A).

【0120】工程(B):保持用ガラス基板61、及び
蓋用ガラス基板62をエッチングすることにより凹部3
6を設ける。凹部36の深さは1.2μmとした。GT
カット水晶基板7を0.5μmエッチングし凹部37を
設ける。各基板を洗浄する(図20(B)参照)。
Step (B): The concave portion 3 is formed by etching the holding glass substrate 61 and the lid glass substrate 62.
6 is provided. The depth of the recess 36 was 1.2 μm. GT
The cut quartz substrate 7 is etched by 0.5 μm to provide a recess 37. Each substrate is washed (see FIG. 20B).

【0121】工程(C):保持用ガラス基板61、及び
蓋用ガラス基板62上にクロム電極15、すず電極13
からなる引き出し電極を設ける。電極の総厚みは1.1
μmとした。GTカット水晶基板7上に1.3×1.5
mmの大きさでチタン電極12、金電極11からなる総
厚み0.1μmの電極を設ける。また、このとき、同時
に引き出し電極部分にも同様の電極を設ける(図20
(C)参照)。
Step (C): A chromium electrode 15 and a tin electrode 13 were formed on a holding glass substrate 61 and a lid glass substrate 62.
Is provided. The total thickness of the electrodes is 1.1
μm. 1.3 × 1.5 on GT cut quartz substrate 7
An electrode having a size of mm and a total thickness of 0.1 μm including the titanium electrode 12 and the gold electrode 11 is provided. At this time, a similar electrode is also provided in the extraction electrode portion at the same time (FIG. 20).
(C)).

【0122】工程(D):工程(C)において、保持用
ガラス基板61とGTカット水晶基板7を洗浄後、工程
(C)の保持用ガラス基板61とGTカット水晶基板7
の上面同士を重ね合わせて、熱処理を行い、接合基板6
17を形成する。
Step (D): After cleaning the holding glass substrate 61 and the GT cut quartz substrate 7 in the step (C), the holding glass substrate 61 and the GT cut quartz substrate 7 in the step (C) are washed.
Heat treatment is performed by superposing the upper surfaces of
17 is formed.

【0123】ここで、上面同士を重ね合わせるとは、図
20(C)の紙面の表面に表われている面が互いに向か
い合う様に重ねることである。即ち、同図において、保
持用ガラス基板61の左下隅G1と、GTカット水晶基
板7の右下隅G2とが、向かい合うように重ね合わせ
る。図20(D),(E)では、上述のようにして重ね
合わされた左下隅G1と右下隅G2との箇所に対応する
箇所にG12を付した。
Here, the term “overlapping the top surfaces” means that the surfaces shown on the paper surface of FIG. 20C are overlaid so as to face each other. That is, in the drawing, the lower left corner G1 of the holding glass substrate 61 and the lower right corner G2 of the GT cut quartz substrate 7 are superimposed so as to face each other. In FIGS. 20D and 20E, G12 is attached to a position corresponding to the position of the lower left corner G1 and the lower right corner G2 superimposed as described above.

【0124】熱処理は通常、金、すずの共晶温度である
217℃から水晶のα−β転移温度の573℃の温度範
囲で行うが、応力による基板の破損、金属接合の安定性
等を考慮すると、好ましくは、217〜350℃程度の
温度範囲で行うのがよい。本実施の形態では260℃で
3時間熱処理を行った。次に、チタン電極12、金電極
11を総厚み1μmで設ける。これは、エッチング用の
マスク619であり、1.3×1.5mmの領域から1
00μm離れた領域、つまり1.31×1.51mmの
領域までをエッチングするために設ける(図20(D)
参照)。即ち、図20(D)に示す接合基板617上の
白い帯状の四角い枠以外の部分が、このマスク619に
対応する。
The heat treatment is usually performed in a temperature range from 217 ° C., which is the eutectic temperature of gold and tin, to 573 ° C., which is the α-β transition temperature of quartz. However, in consideration of damage to the substrate due to stress, stability of metal bonding, and the like. Preferably, it is performed in a temperature range of about 217 to 350 ° C. In this embodiment, heat treatment is performed at 260 ° C. for 3 hours. Next, a titanium electrode 12 and a gold electrode 11 are provided with a total thickness of 1 μm. This is a mask 619 for etching, which is 1 mm from a region of 1.3 × 1.5 mm.
Provided for etching a region separated by 00 μm, that is, a region of 1.31 × 1.51 mm (FIG. 20D)
reference). That is, portions other than the white band-shaped square frame on the bonding substrate 617 shown in FIG. 20D correspond to the mask 619.

【0125】工程(E):GTカット水晶基板7をエッ
チングをし、GTカット水晶基板を振動子部分5とスペ
ーサ部分6に分離する。GTカット水晶基板6,7上の
チタン電極12、金電極11を除去し、更に、GTカッ
ト水晶基板の振動子部分5上とGTカット水晶基板6上
の引き出し電極部分に、チタン電極12、金電極11か
らなる総厚み0.1μmの電極を設ける(図20(E)
参照)。
Step (E): The GT cut quartz substrate 7 is etched to separate the GT cut quartz substrate into the vibrator portion 5 and the spacer portion 6. The titanium electrode 12 and the gold electrode 11 on the GT cut quartz substrates 6 and 7 are removed, and the titanium electrode 12 and the gold electrode are further placed on the vibrator portion 5 of the GT cut quartz substrate and the lead electrode portion on the GT cut quartz substrate 6. An electrode having a total thickness of 0.1 μm made of the electrode 11 is provided (FIG. 20E).
reference).

【0126】工程(F):工程(E)で作成した接合基
板617と蓋用ガラス基板62を洗浄後、それぞれ重ね
合わせて、熱処理を行い、圧電素子618を形成する。
熱処理条件は(D)と同様である(図20(F)参
照)。即ち、図20(E)において、接合基板617の
右下隅G12と、蓋用ガラス基板62の左下隅G22と
が、向かい合うように重ね合わせる。
Step (F): After cleaning the bonding substrate 617 and the lid glass substrate 62 formed in the step (E), they are superposed and heat-treated to form a piezoelectric element 618.
The heat treatment conditions are the same as in (D) (see FIG. 20 (F)). That is, in FIG. 20E, the lower right corner G12 of the bonding substrate 617 and the lower left corner G22 of the lid glass substrate 62 are overlapped so as to face each other.

【0127】本実施の形態の製造方法を用いることによ
り、基板の中心が保持された長辺、短辺振動子を小型、
低背に作成することができる。 (実施の形態16)本発明の実施の形態を図21を用い
て説明する。図21(a)〜(d)は概略、図19
(a)〜(d)と同じであるが、水晶基板5の中心の凸
部分39にニッケル電極14が厚み500オングストロ
ーム、金−ゲルマニウムの合金電極20が厚み1000
オングストロームで設けられている。また、蓋用ガラス
基板3、及び保持用ガラス基板3の引き出し電極は厚み
100オングストロームのチタン電極12、厚み1μm
の金電極11、厚み500オングストロームのニッケル
電極14、厚みが1000オングストロームの金−ゲル
マニウムの合金電極20が設けられている。凸部分39
と水晶基板6上の金−ゲルマニウムの合金20の層は合
金化による接合で固着している。
By using the manufacturing method of the present embodiment, the long and short side vibrators holding the center of the substrate can be reduced in size and size.
Can be created low profile. (Embodiment 16) An embodiment of the present invention will be described with reference to FIG. FIGS. 21A to 21D are schematic views, and FIG.
(A) to (d), except that the nickel electrode 14 has a thickness of 500 angstroms and the gold-germanium alloy electrode 20 has a thickness of 1000 on the convex portion 39 at the center of the quartz substrate 5.
Angstrom is provided. The lead electrode of the lid glass substrate 3 and the holding glass substrate 3 is a titanium electrode 12 having a thickness of 100 Å and a thickness of 1 μm.
Gold electrode 11, a nickel electrode 14 having a thickness of 500 angstroms, and a gold-germanium alloy electrode 20 having a thickness of 1000 angstroms. Convex part 39
The layer of the gold-germanium alloy 20 on the quartz substrate 6 is fixed by bonding by alloying.

【0128】本実施の形態では実施の形態14と同様の
作用、効果があるが、更に、合金化による接合の接着層
として金−ゲルマニウムの合金電極14を用いているこ
とで、安定に、かつ経年変化も更に少ない圧電素子を実
現できる。 (実施の形態17)本発明の製造方法を示す実施の形態
を、図22(A)〜(F)を参照しながら説明する。
In this embodiment, the same operation and effect as those of the fourteenth embodiment are obtained. However, since the gold-germanium alloy electrode 14 is used as an adhesive layer for bonding by alloying, the present embodiment is stable and effective. A piezoelectric element with less aging can be realized. (Embodiment 17) An embodiment showing a manufacturing method of the present invention will be described with reference to FIGS.

【0129】図22(A)〜(F)は、本実施の形態の
工程(A)〜(F)に対応する。
FIGS. 22A to 22F correspond to steps (A) to (F) of this embodiment.

【0130】以下、本実施の形態の工程(A)から
(F)について順に説明する。
Hereinafter, steps (A) to (F) of the present embodiment will be described in order.

【0131】工程(A):保持用ガラス基板61、GT
カット水晶基板7、蓋用ガラス基板62を少なくとも直
接接合される面を鏡面研磨する。大きさは、蓋用ガラス
基板62、及び保持用ガラス基板61が2×2mmで厚
みが150μm、水晶基板1が大きさ2×2mmで厚み
が50μmである(図22(A)参照)。
Step (A): holding glass substrate 61, GT
At least the surface to which the cut quartz substrate 7 and the lid glass substrate 62 are directly bonded is mirror-polished. As for the size, the lid glass substrate 62 and the holding glass substrate 61 are 2 × 2 mm and have a thickness of 150 μm, and the quartz substrate 1 is 2 × 2 mm and have a thickness of 50 μm (see FIG. 22A).

【0132】工程(B):保持用ガラス基板61、及び
蓋用ガラス基板62をエッチングすることにより凹部3
6を設ける。凹部36の深さは1.25μmとした。G
Tカット水晶基板7を0.55μmエッチングし凹部3
7を設ける。各基板を洗浄する(図22(B)参照)。
Step (B): The recess 3 is formed by etching the holding glass substrate 61 and the lid glass substrate 62.
6 is provided. The depth of the recess 36 was 1.25 μm. G
The T-cut quartz substrate 7 is etched by 0.55 μm
7 is provided. Each substrate is washed (see FIG. 22B).

【0133】工程(C):保持用ガラス基板61、及び
蓋用ガラス基板62上に厚み200オングストロームの
チタン電極12、厚み9300オングストロームの金電
極11、厚み500オングストロームのニッケル電極1
4、厚み1000オングストロームの金−ゲルマニウム
合金電極20からなる引き出し電極を真空蒸着により設
ける。GTカット水晶基板上に1.3×1.5mmの大
きさで厚み200オングストロームのチタン電極12、
厚み800オングストロームの金電極11を設ける。更
に、GTカット水晶基板7の中央の凸部39上及び引き
出し電極部分に、厚み500オングストロームのニッケ
ル電極14、厚み1000オングストロームの金−ゲル
マニウム電極20を設ける。但し、金−ゲルマニウム合
金20の組成は重量比で金:ゲルマニウムが89:11
から87:13の間になるように設けている。
Step (C): A titanium electrode 12 having a thickness of 200 Å, a gold electrode 11 having a thickness of 9300 Å, and a nickel electrode 1 having a thickness of 500 Å on a holding glass substrate 61 and a lid glass substrate 62.
4. A lead electrode made of a gold-germanium alloy electrode 20 having a thickness of 1000 angstroms is provided by vacuum evaporation. A titanium electrode 12 having a size of 1.3 × 1.5 mm and a thickness of 200 Å on a GT cut quartz substrate;
A gold electrode 11 having a thickness of 800 Å is provided. Further, a nickel electrode 14 having a thickness of 500 angstroms and a gold-germanium electrode 20 having a thickness of 1000 angstroms are provided on the projection 39 at the center of the GT-cut quartz substrate 7 and on the extraction electrode portion. However, the composition of the gold-germanium alloy 20 is 89:11 by weight ratio of gold: germanium.
To 87:13.

【0134】工程(D):工程(C)において、保持用
ガラス基板61とGTカット水晶基板7を洗浄後、工程
(C)の保持用ガラス基板61とGTカット水晶基板7
の上面同士を重ね合わせて、熱処理を行い、接合基板6
17を形成する。
Step (D): After cleaning the holding glass substrate 61 and the GT cut quartz substrate 7 in the step (C), the holding glass substrate 61 and the GT cut quartz substrate 7 in the step (C) are washed.
Heat treatment is performed by superposing the upper surfaces of
17 is formed.

【0135】ここで、上面同士を重ね合わせるとは、図
22(C)の紙面の表面に表われている面が互いに向か
い合う様に重ねることである。即ち、同図において、保
持用ガラス基板61の左下隅G1と、GTカット水晶基
板7の右下隅G2とが、向かい合うように重ね合わせ
る。図22(D),(E)では、上述のようにして重ね
合わされた左下隅G1と右下隅G2との箇所に対応する
箇所にG12を付した。
Here, the term “overlapping the top surfaces” means that the surfaces appearing on the surface of the paper surface of FIG. 22 (C) face each other. That is, in the drawing, the lower left corner G1 of the holding glass substrate 61 and the lower right corner G2 of the GT cut quartz substrate 7 are superimposed so as to face each other. In FIGS. 22 (D) and (E), G12 is attached to a position corresponding to the position of the lower left corner G1 and the lower right corner G2 which are superimposed as described above.

【0136】熱処理は通常、金−グルマニウムの共晶温
度である356℃から水晶のα−β転移温度の573℃
の温度範囲で行うが、応力による基板の破損、金属接合
の安定性等を考慮すると、好ましくは、356〜450
℃程度の温度範囲で行うのがよい。本実施の形態では4
00℃で3時間熱処理を行った。次に、チタン電極1
2、金電極11を総厚み1μmで設ける。これは、エッ
チング用のマスク619であり、1.3×1.5mmの
領域から100μm離れた領域、つまり1.31×1.
51mmの領域までをエッチングするために設ける(図
22(D)参照)。即ち、図22(D)に示す接合基板
617上の白い帯状の四角い枠以外の部分が、このマス
ク619に対応する。
The heat treatment is usually performed at a temperature between 356 ° C., which is the eutectic temperature of gold and germanium, and 573 ° C., which is the α-β transition temperature of quartz.
The temperature range is preferably 356 to 450 in consideration of breakage of the substrate due to stress, stability of metal bonding, and the like.
It is preferable to carry out in a temperature range of about ° C. In the present embodiment, 4
Heat treatment was performed at 00 ° C. for 3 hours. Next, the titanium electrode 1
2. The gold electrode 11 is provided with a total thickness of 1 μm. This is an etching mask 619, a region 100 μm away from a 1.3 × 1.5 mm region, that is, 1.31 × 1.
It is provided for etching up to a region of 51 mm (see FIG. 22D). That is, portions other than the white band-shaped square frame on the bonding substrate 617 shown in FIG. 22D correspond to the mask 619.

【0137】工程(E):GTカット水晶基板7をエッ
チングをし、GTカット水晶基板を振動子部分5とスペ
ーサ部分6に分離する。GTカット水晶基板6,7上の
チタン電極12、金電極11を除去し、更に、GTカッ
ト水晶基板の振動子部分5上とGTカット水晶基板6上
の引き出し電極部分に、厚み200オングストロームの
チタン電極12、厚み800オングストロームの金電極
11を設ける(図22(E)参照)。
Step (E): The GT cut quartz substrate 7 is etched to separate the GT cut quartz substrate into the vibrator portion 5 and the spacer portion 6. The titanium electrode 12 and the gold electrode 11 on the GT cut quartz substrates 6 and 7 are removed, and further, a 200 angstrom thick titanium is applied to the vibrator portion 5 of the GT cut quartz substrate and the lead electrode portion on the GT cut quartz substrate 6. An electrode 12 and a gold electrode 11 having a thickness of 800 Å are provided (see FIG. 22E).

【0138】工程(F):工程(E)で作成した接合基
板617と蓋用ガラス基板62を洗浄後、それぞれ重ね
合わせて、熱処理を行い、圧電素子618を形成する。
熱処理条件は(D)と同様である(図22(F)参
照)。即ち、図22(E)において、接合基板617の
右下隅G12と、蓋用ガラス基板62の左下隅G22と
が、向かい合うように重ね合わせる。
Step (F): After cleaning the bonding substrate 617 and the lid glass substrate 62 formed in the step (E), they are superposed and heat-treated to form a piezoelectric element 618.
The heat treatment conditions are the same as in (D) (see FIG. 22 (F)). That is, in FIG. 22E, the lower right corner G12 of the bonding substrate 617 and the lower left corner G22 of the lid glass substrate 62 are overlapped so as to face each other.

【0139】本実施の形態の製造方法を用いることによ
り、実施の形態15と同様の作用、効果があるが、更
に、次のような作用効果がある。金ーゲルマニウム合金
の組成は重量比で89:11から87:13に設定して
いるので熱処理温度400℃では、ほぼ液層の状態にあ
り合金化による接合は円滑に進行する。その結果、素子
の製造歩留まりがあがる。
By using the manufacturing method of the present embodiment, the same functions and effects as those of the fifteenth embodiment are obtained, but the following functions and effects are further obtained. Since the composition of the gold-germanium alloy is set at a weight ratio of 89:11 to 87:13, at a heat treatment temperature of 400 ° C., it is almost in a liquid layer state, and the joining by alloying proceeds smoothly. As a result, the production yield of the device is increased.

【0140】尚、実施の形態16、17では、合金とし
て金−ゲルマニウム合金を用いたが、金−すず合金、金
−シリコン合金等の合金を用いても同様の効果は得られ
る。
In the embodiments 16 and 17, a gold-germanium alloy is used as the alloy. However, similar effects can be obtained by using an alloy such as a gold-tin alloy or a gold-silicon alloy.

【0141】又、上記実施の形態14〜17では、長
辺、短辺振動姿態の圧電共振子を用いたが、他の振動姿
態でも、振動の節となる部分が存在するものであれば、
同様の効果が得られる。要するに、振動の節となる部分
を合金化により接合すれば良い。
In the fourteenth to seventeenth embodiments, the piezoelectric resonator having the long-side and short-side vibration modes is used.
Similar effects can be obtained. In short, what is necessary is just to join the part which becomes a node of vibration by alloying.

【0142】又、以上説明したの実施の形態1から17
では、圧電基板としては主に水晶基板を用いたが、ニオ
ブ酸リチウム、タンタル酸リチウム、チタン酸ランタン
酸ジルコン酸鉛ランガサイトなど鏡面研磨可能で直接接
合可能なその他の圧電体を用いても同様の効果が得られ
る。また、水晶基板もATカット、GTカット以外の基
板を用いても同様の効果が得られる。これらの圧電体を
用いることで、様々な圧電素子への応用が可能となる。
Further, Embodiments 1 to 17 described above are used.
In the above, a quartz substrate was mainly used as the piezoelectric substrate, but the same applies when other mirrors that can be mirror-polished and can be directly bonded, such as lithium niobate, lithium tantalate, and lead lanthanum lanthanum titanate, are used. The effect of is obtained. Similar effects can be obtained even if a quartz substrate other than the AT cut and GT cut is used. By using these piezoelectric bodies, application to various piezoelectric elements becomes possible.

【0143】又、本発明の圧電基板は、上述した実施の
形態の圧電振動子に限らず、例えば、圧電フィルターや
圧電センサであってもかまわない。この場合でも、上記
と同様の効果を発揮する圧電素子を構成することが出来
る。
Further, the piezoelectric substrate of the present invention is not limited to the piezoelectric vibrator of the above-described embodiment, but may be, for example, a piezoelectric filter or a piezoelectric sensor. Also in this case, a piezoelectric element having the same effect as described above can be configured.

【0144】又、上述した実施の形態14〜17では、
本発明の圧電基板としての水晶基板の両面の各面の全面
に励振用の電極(チタン電極12、金電極11)を形成
して、水晶基板の全部が圧電振動子として作用する場合
について説明したが、これに限らず、例えば、各面の一
部に励振用の電極を形成して、圧電基板の一部が振動す
るように構成しても勿論良い。
In the above-described embodiments 14-17,
The case has been described in which electrodes for excitation (titanium electrode 12 and gold electrode 11) are formed on the entire surface of both surfaces of the quartz substrate as the piezoelectric substrate of the present invention, and the entire quartz substrate functions as a piezoelectric vibrator. However, the present invention is not limited to this. For example, an excitation electrode may be formed on a part of each surface, and a part of the piezoelectric substrate may be naturally vibrated.

【0145】以上述べたように、上記実施の形態にかか
る圧電素子の第1の構成は保持基板と、電極が形成され
た圧電基板からなり、前記保持基板と前記圧電基板が直
接接合、及び合金化による接合により保持されているこ
とを特徴とする。
As described above, the first configuration of the piezoelectric element according to the above-described embodiment is composed of the holding substrate and the piezoelectric substrate on which the electrodes are formed. Characterized by being held by bonding.

【0146】また、前記第1の構成においては、保持基
板がシリコン、あるいは、ゲルマニム基板であり、合金
が、金−シリコン、金−ゲルマニウムを主とした合金で
あることが好ましい。
In the first configuration, the holding substrate is preferably a silicon or germanium substrate, and the alloy is preferably an alloy mainly composed of gold-silicon or gold-germanium.

【0147】また、上記実施の形態に係る圧電素子の第
2の構成は、電極が形成された保持基板と、電極が形成
された圧電基板からなり、前記保持基板と前記圧電基板
が直接接合、及び合金化による接合により保持されてい
ることを特徴とする。
Further, the second configuration of the piezoelectric element according to the above embodiment comprises a holding substrate on which electrodes are formed, and a piezoelectric substrate on which electrodes are formed, and the holding substrate and the piezoelectric substrate are directly bonded. And being held by bonding by alloying.

【0148】また、前記第2の構成においては、合金
が、金、シリコン、ゲルマニウム、すずから選ばれる少
なくとも2つ以上の金属からなることが好ましい。
In the second structure, the alloy is preferably made of at least two metals selected from gold, silicon, germanium, and tin.

【0149】また、上記実施の形態に係る圧電素子の第
3の構成は、保持基板と、蓋用基板と、電極が形成され
た圧電基板からなり、前記保持基板と前記圧電基板が直
接接合、及び、合金化による接合により保持、及び気密
封止されていることを特徴とする。
A third configuration of the piezoelectric element according to the above embodiment comprises a holding substrate, a lid substrate, and a piezoelectric substrate on which electrodes are formed, and the holding substrate and the piezoelectric substrate are directly bonded. And it is characterized by being held and hermetically sealed by joining by alloying.

【0150】また、前記第3の構成は、保持基板、及
び、蓋用基板がシリコン、あるいは、ゲルマニム基板で
あり、合金が、金−シリコン、金−ゲルマニウムを主と
した合金であることが好ましい。
In the third configuration, the holding substrate and the lid substrate are preferably silicon or germanium substrates, and the alloy is preferably an alloy mainly composed of gold-silicon or gold-germanium. .

【0151】また、上記実施の形態に係る圧電素子の第
4の構成は、保持基板と、蓋用基板と、圧電基板からな
り、前記保持基板及び、前記蓋用基板及び、前記圧電基
板から選ばれる少なくとも2つの基板に電極が形成さ
れ、前記2つの基板が直接接合、及び合金化による接合
により保持、及び、気密封止されていることを特徴とす
る。
A fourth configuration of the piezoelectric element according to the above embodiment comprises a holding substrate, a lid substrate, and a piezoelectric substrate, and is selected from the holding substrate, the lid substrate, and the piezoelectric substrate. Electrodes are formed on at least two substrates to be formed, and the two substrates are held and hermetically sealed by direct bonding and bonding by alloying.

【0152】また、前記第4の構成は、合金が、金、シ
リコン、ゲルマニウム、すずから選ばれる少なくとも2
つ以上の金属からなることが好ましい。
Further, in the fourth configuration, the alloy is at least two selected from gold, silicon, germanium, and tin.
Preferably, it is made of one or more metals.

【0153】また、前記第1から第4の構成において、
圧電基板が水晶、ニオブ酸リチウム、タンタル酸リチウ
ム、チタン酸ランタン酸ジルコン酸鉛ランガサイトから
選ばれることが好ましい。
In the first to fourth configurations,
Preferably, the piezoelectric substrate is selected from quartz, lithium niobate, lithium tantalate, and lead lanthanum titanate zirconate langasite.

【0154】また、上記実施の形態に係る圧電素子の第
5の構成は、保持基板と、蓋用基板と、電極が形成され
た圧電基板からなり、前記圧電基板には圧電振動子が形
成されており、前記圧電振動子の振動の節の部分が前記
保持基板、或いは、前記蓋用基板の少なくとも一方と合
金化による接合により保持されており、前記圧電振動子
は直接接合された前記保持基板、前記圧電基板、前記蓋
用基板のうち少なくとも2つの基板から構成されるパッ
ケージ内に気密封止されていることを特徴とする。
A fifth configuration of the piezoelectric element according to the above embodiment comprises a holding substrate, a lid substrate, and a piezoelectric substrate on which electrodes are formed, and a piezoelectric vibrator is formed on the piezoelectric substrate. A portion of a node of vibration of the piezoelectric vibrator is held by bonding to the holding substrate or at least one of the lid substrate by alloying, and the piezoelectric vibrator is directly connected to the holding substrate. , And is hermetically sealed in a package composed of at least two of the piezoelectric substrate and the lid substrate.

【0155】また、前記第5の構成において、圧電基板
の振動姿態が長辺、短辺振動姿態であることが好まし
い。このような振動姿態をとる圧電基板としては,例え
ば,GTカット水晶が挙げられる。GTカット水晶の場
合、振動の節はGTカット水晶基板の中央となるが、保
持部を円状にした場合、その直径はGTカット水晶基板
の短辺方向に対して、25%以下にすることが好まし
い。より好ましくは、GTカット水晶基板の短辺方向に
対して10%以下にすることが好ましい。保持部が矩形
とした場合は、GTカット水晶基板の短辺方向に対し
て、矩形の短辺方向を20%以下にすることが好まし
い。より好ましくは、GTカット水晶基板の短辺方向に
対して、矩形の短辺方向を8%以下にすることが好まし
い。保持部の大きさが大きくなると振動子の周波数尖鋭
度Q値の低下、振動レベルの低下を招く。
In the fifth configuration, it is preferable that the vibration mode of the piezoelectric substrate is a long side and a short side mode. As a piezoelectric substrate in such a vibrating state, for example, a GT cut quartz crystal is used. In the case of GT-cut quartz, the node of vibration is at the center of the GT-cut quartz substrate, but if the holding part is circular, its diameter should be 25% or less with respect to the short side direction of the GT-cut quartz substrate. Is preferred. More preferably, it is preferably 10% or less with respect to the short side direction of the GT cut quartz substrate. When the holding portion is rectangular, it is preferable that the short side direction of the rectangle is 20% or less of the short side direction of the GT cut quartz substrate. More preferably, the short side direction of the rectangle is 8% or less of the short side direction of the GT cut quartz substrate. An increase in the size of the holding portion causes a decrease in the frequency sharpness Q value of the vibrator and a decrease in the vibration level.

【0156】また、上記実施の形態に係る圧電素子の第
1の製造方法は、保持基板の少なくとも一方の主面と、
圧電基板の少なくとも一方の主面を鏡面研磨する工程
と、前記圧電基板の主面側に電極を設ける工程と、前記
保持基板と前記圧電基板の主面を前記電極と前記保持基
板が接触するように重ね合わせる工程と、前記保持基板
と前記圧電基板を直接接合させ、かつ、前記保持基板の
表面を構成する原子と前記電極を合金化する工程とを含
むことを特徴とする。基板表面を構成する原子として
は、例えば、シリコン及び、ゲルマニウムが挙げられ、
圧電基板上に設けられる電極材料としては、例えば、金
が挙げられる。直接接合、及び、合金化の工程には、通
常熱処理が伴うが、無加圧の場合、熱処理温度はシリコ
ン−金の組み合わせの場合で、共晶温度である370℃
以上であることが好ましい。熱処理温度の上限は、基板
の破損、あるいは、圧電体の転移温度によって決定され
る。基板の破損によって決定される熱処理温度は基板の
厚み、大きさによって変わる。基板の転移温度によって
決定される熱処理温度の上限は、基板材料によって変わ
り、圧電基板を水晶とした場合、少なくとも573℃以
下であることが好ましい。また、熱処理時に加圧するこ
とにより、熱処理温度を下げることができ、例えば、5
気圧以上の圧力を加えた場合、熱処理温度は250℃以
上573℃以下が好ましい。
In the first method of manufacturing a piezoelectric element according to the above embodiment, at least one main surface of the holding substrate is provided.
A step of mirror-polishing at least one main surface of the piezoelectric substrate, a step of providing an electrode on the main surface side of the piezoelectric substrate, and a step in which the electrode and the holding substrate contact the main surface of the holding substrate and the piezoelectric substrate. And a step of directly joining the holding substrate and the piezoelectric substrate, and alloying atoms and atoms constituting a surface of the holding substrate with the electrodes. Examples of atoms constituting the substrate surface include silicon and germanium,
Examples of the electrode material provided on the piezoelectric substrate include gold. The direct bonding and alloying processes usually involve a heat treatment, but when no pressure is applied, the heat treatment temperature is a combination of silicon and gold, which is a eutectic temperature of 370 ° C.
It is preferable that it is above. The upper limit of the heat treatment temperature is determined by the breakage of the substrate or the transition temperature of the piezoelectric body. The heat treatment temperature determined by the breakage of the substrate varies depending on the thickness and size of the substrate. The upper limit of the heat treatment temperature determined by the transition temperature of the substrate varies depending on the substrate material, and is preferably at least 573 ° C. or less when the piezoelectric substrate is made of quartz. Further, by applying pressure during the heat treatment, the heat treatment temperature can be lowered, for example, 5
When a pressure higher than the atmospheric pressure is applied, the heat treatment temperature is preferably from 250 ° C. to 573 ° C.

【0157】また、上記実施の形態に係る圧電素子の第
1の製造方法においては、蓋用基板の少なくとも一方の
主面を鏡面研磨し,前記蓋用基板と保持基板を直接接合
させ,圧電基板を気密封止する工程を含むことが好まし
い。また、上記実施の形態に係る圧電素子の第2の製造
方法は、保持基板の少なくとも一方の主面と圧電基板の
少なくとも一方の主面を鏡面研磨する工程と、前記圧電
基板の主面側に第1の電極を設ける工程と、前記保持基
板の主面側に第2の電極を設ける工程と、前記保持基板
と前記圧電基板の主面を前記第1の電極と前記第2の電
極が接触するように重ね合わせる工程と、前記保持基板
と前記圧電基板を直接接合させ、かつ、前記第1の電極
と前記第2の電極を合金化する工程とを含むことを特徴
とする。第1の電極、及び、第2の電極の組み合わせと
しては、金−すず及び、金−シリコン及び、金−ゲルマ
ニウム及び、金−金とシリコンの合金及び、金−金とゲ
ルマニウムの合金及び、金−金とすず合金及び、金とシ
リコンの合金−金とシリコンの合金及び、金とゲルマニ
ウムの合金−金とゲルマニウムの合金及び、金とすずの
合金−金とすずの合金が挙げられる。直接接合、及び、
合金化の工程には、通常熱処理が伴うが、無加圧の場
合、熱処理温度は金−すずの組み合わせの場合、最も低
い共晶温度である217℃以上であることが好ましい。
また、熱処理温度の上限は、基板の破損、或いは、圧電
体の転移温度によって変わる。基板の転移温度によって
決定される熱処理温度の上限は、圧電基板材料を水晶と
した場合、少なくとも573℃以下であることが好まし
い。その他の組み合わせでも、熱処理温度は共晶温度以
上で、圧電基板の転移温度以下であることが好ましい。
In the first method of manufacturing a piezoelectric element according to the above-described embodiment, at least one principal surface of the lid substrate is mirror-polished, and the lid substrate and the holding substrate are directly bonded to each other. It is preferable to include a step of hermetically sealing Further, the second manufacturing method of the piezoelectric element according to the above-described embodiment includes a step of mirror-polishing at least one main surface of the holding substrate and at least one main surface of the piezoelectric substrate; A step of providing a first electrode; a step of providing a second electrode on the main surface side of the holding substrate; and a step in which the first electrode and the second electrode contact the main surface of the holding substrate and the piezoelectric substrate. And a step of directly bonding the holding substrate and the piezoelectric substrate and alloying the first electrode and the second electrode. As the combination of the first electrode and the second electrode, gold-tin, gold-silicon, gold-germanium, an alloy of gold-gold and silicon, an alloy of gold-gold and germanium, and gold Gold-tin alloy and gold-silicon alloy-gold-silicon alloy and gold-germanium alloy-gold-germanium alloy and gold-tin alloy-gold-tin alloy. Direct joining, and
The alloying step usually involves heat treatment, but when no pressure is applied, the heat treatment temperature is preferably 217 ° C. or higher, which is the lowest eutectic temperature in the case of a gold-tin combination.
The upper limit of the heat treatment temperature varies depending on the damage of the substrate or the transition temperature of the piezoelectric body. The upper limit of the heat treatment temperature determined by the transition temperature of the substrate is preferably at least 573 ° C. or less when the piezoelectric substrate material is quartz. In other combinations, the heat treatment temperature is preferably equal to or higher than the eutectic temperature and equal to or lower than the transition temperature of the piezoelectric substrate.

【0158】また、上記実施の形態に係る圧電素子の第
2の製造方法においては、蓋用基板の少なくとも一方の
主面を鏡面研磨し,前記蓋用基板と保持基板を直接接合
させ,圧電基板を気密封止する工程を含むことが好まし
い。
In the second method of manufacturing a piezoelectric element according to the above-described embodiment, at least one principal surface of the lid substrate is mirror-polished, and the lid substrate and the holding substrate are directly bonded to each other. It is preferable to include a step of hermetically sealing

【0159】また、上記実施の形態に係る圧電素子の第
3の製造方法は保持基板及び蓋用基板の少なくとも一方
の主面と、圧電基板の少なくとも一方の主面を鏡面研磨
する工程と、前記圧電基板の少なくとも一方の主面側に
電極を設ける工程と、前記保持基板,或いは前記蓋用基
板,或いは前記保持基板及び前記蓋用基板の両方,と前
記圧電基板の少なくとも一方の主面を前記電極と前記保
持基板,或いは前記蓋用基板,或いは前記保持基板及び
前記蓋用基板の両方とが接触するように重ね合わせる工
程と、前記保持基板,或いは前記蓋用基板,或いは前記
保持基板及び前記蓋用基板の両方と前記圧電基板を直接
接合させ、かつ、前記保持基板或いは前記蓋用基板の表
面を構成する原子と前記電極を合金化する工程とを含む
ことを特徴とする。
The third method of manufacturing a piezoelectric element according to the above embodiment includes a step of mirror-polishing at least one main surface of the holding substrate and the lid substrate and at least one main surface of the piezoelectric substrate; Providing an electrode on at least one principal surface of the piezoelectric substrate; and attaching the holding substrate, or the lid substrate, or both the holding substrate and the lid substrate, and at least one principal surface of the piezoelectric substrate to the piezoelectric substrate. Superposing the electrode and the holding substrate, or the lid substrate, or both of the holding substrate and the lid substrate so as to be in contact with each other; and holding the electrode with the holding substrate, the lid substrate, or the holding substrate and the lid. Directly bonding both the lid substrate and the piezoelectric substrate, and alloying the electrodes and the atoms constituting the surface of the holding substrate or the lid substrate.

【0160】また、上記実施の形態に係る圧電素子の第
4の製造方法は保持基板及び蓋用基板の少なくとも一方
の主面と,圧電基板の少なくとも一方の主面を鏡面研磨
する工程と、前記圧電基板の少なくとも一方の主面側に
第1の電極を設ける工程と、前記保持基板,或いは前記
蓋用基板,或いは前記保持基板及び前記蓋用基板の両
方,の少なくとも一方の主面側に第2の電極を設ける工
程と、前記保持基板,或いは前記蓋用基板,或いは前記
保持基板及び前記蓋用基板の両方,と前記圧電基板の主
面を前記第1の電極と前記第2の電極が接触するように
重ね合わせる工程と、熱処理を行い前記保持基板或いは
前記蓋用基板と前記圧電基板を直接接合させ、かつ、前
記第1の電極と前記第2の電極を合金化する工程とを含
むことを特徴とする。
Further, in the fourth method of manufacturing a piezoelectric element according to the above-described embodiment, a step of mirror-polishing at least one main surface of the holding substrate and the lid substrate and at least one main surface of the piezoelectric substrate is provided. Providing a first electrode on at least one principal surface of the piezoelectric substrate; and providing a first electrode on at least one principal surface of the holding substrate, the lid substrate, or both of the holding substrate and the lid substrate. Providing the first electrode and the second electrode on the holding substrate, or the lid substrate, or both the holding substrate and the lid substrate, and the main surface of the piezoelectric substrate. And a step of performing heat treatment to directly join the holding substrate or the lid substrate to the piezoelectric substrate, and alloying the first electrode and the second electrode. Characterized by

【0161】以上説明したように、本発明に係る圧電素
子によれば、素子を安定に保持し、素子からの電極の引
き出し、素子の気密封止が容易になり、経年変化が少な
く出来、小型で、低背な圧電素子を実現することが可能
である。
As described above, according to the piezoelectric element of the present invention, the element can be stably held, the electrodes can be easily pulled out from the element, and the element can be easily hermetically sealed. Thus, a low-profile piezoelectric element can be realized.

【0162】また、本発明にかかる圧電素子の製造方法
によれば、素子を安定に保持し、経年変化の少ない小型
で低背な素子でありながら、電極引き出し、気密封止を
容易に行うことが可能となり、製造歩留まりが向上す
る。
According to the method of manufacturing a piezoelectric element according to the present invention, it is possible to stably hold the element and easily perform electrode extraction and hermetic sealing while being a small and low-profile element with little aging. Is possible, and the production yield is improved.

【0163】[0163]

【発明の効果】以上述べたところから明らかなように本
発明は、従来に比べて経年変化をより一層少なくでき得
ると言う長所を有する。
As is apparent from the above description, the present invention has the advantage that the aging can be further reduced as compared with the prior art.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d):本発明の第1の実施の形態の
圧電素子の説明図
FIGS. 1A to 1D are explanatory views of a piezoelectric element according to a first embodiment of the present invention.

【図2】(a)〜(f):本発明の第2の実施の形態の
圧電素子の製造方法の工程Aの説明図
FIGS. 2A to 2F are explanatory views of a step A of a method for manufacturing a piezoelectric element according to a second embodiment of the present invention.

【図3】(a)〜(f):本発明の第2の実施の形態の
圧電素子の製造方法の工程Bの説明図
FIGS. 3A to 3F are explanatory views of a step B of the method for manufacturing a piezoelectric element according to the second embodiment of the present invention.

【図4】(a)〜(f):本発明の第2の実施の形態の
圧電素子の製造方法の工程Cの説明図
FIGS. 4A to 4F are explanatory diagrams of a step C of the method for manufacturing a piezoelectric element according to the second embodiment of the present invention.

【図5】(a)〜(d):本発明の第2の実施の形態の
圧電素子の製造方法の工程Dの説明図
FIGS. 5A to 5D are explanatory views of a step D of the method for manufacturing a piezoelectric element according to the second embodiment of the present invention.

【図6】(a)〜(d):本発明の第2の実施の形態の
圧電素子の製造方法の工程Eの説明図
FIGS. 6A to 6D are explanatory views of a step E of the method for manufacturing a piezoelectric element according to the second embodiment of the present invention.

【図7】(a)〜(c):本発明の第2の実施の形態の
合金化による接合の説明図
FIGS. 7A to 7C are explanatory views of joining by alloying according to the second embodiment of the present invention.

【図8】(a)〜(d):本発明の第4の実施の形態の
圧電素子の説明図
FIGS. 8A to 8D are explanatory views of a piezoelectric element according to a fourth embodiment of the present invention.

【図9】(a)〜(d):本発明の第5の実施の形態の
圧電素子の説明図
FIGS. 9A to 9D are explanatory views of a piezoelectric element according to a fifth embodiment of the present invention.

【図10】(a)〜(f):本発明の第6の実施の形態
の圧電素子の製造方法の工程Aの説明図
FIGS. 10A to 10F are explanatory diagrams of a step A of a method for manufacturing a piezoelectric element according to a sixth embodiment of the present invention.

【図11】(a)〜(f):本発明の第6の実施の形態
の圧電素子の製造方法の工程Bの説明図
11A to 11F are explanatory views of a step B of the method for manufacturing a piezoelectric element according to the sixth embodiment of the present invention.

【図12】(a)〜(f):本発明の第6の実施の形態
の圧電素子の製造方法の工程Cの説明図
FIGS. 12A to 12F are explanatory views of a step C of the method for manufacturing a piezoelectric element according to the sixth embodiment of the present invention.

【図13】(a)〜(d):本発明の第6の実施の形態
の圧電素子の製造方法の工程Dの説明図
13A to 13D are explanatory views of a step D of the method for manufacturing a piezoelectric element according to the sixth embodiment of the present invention.

【図14】(a)〜(d):本発明の第6の実施の形態
の圧電素子の製造方法の工程Eの説明図
14A to 14D are explanatory views of a step E of the method for manufacturing a piezoelectric element according to the sixth embodiment of the present invention.

【図15】(a)〜(b):本発明の第7の実施の形態
の圧電素子の説明図
15A and 15B are explanatory diagrams of a piezoelectric element according to a seventh embodiment of the present invention.

【図16】(a)〜(b):本発明の第9の実施の形態
の圧電素子の説明図
16A and 16B are explanatory diagrams of a piezoelectric element according to a ninth embodiment of the present invention.

【図17】(a)〜(d):本発明の第11の実施の形
態の圧電素子の説明図
17A to 17D are explanatory diagrams of a piezoelectric element according to an eleventh embodiment of the present invention.

【図18】(a)〜(b):本発明の第12の実施の形
態の圧電素子の説明図
FIGS. 18A and 18B are explanatory diagrams of a piezoelectric element according to a twelfth embodiment of the present invention.

【図19】(a)〜(d):本発明の第14の実施の形
態の圧電素子の説明図
19A to 19D are explanatory diagrams of a piezoelectric element according to a fourteenth embodiment of the present invention.

【図20】(A)〜(F):本発明の第15の実施の形
態の圧電素子の製造方法の説明図
FIGS. 20A to 20F are explanatory views of a method for manufacturing a piezoelectric element according to a fifteenth embodiment of the present invention.

【図21】(a)〜(d):本発明の第16の実施の形
態の圧電素子の説明図
FIGS. 21A to 21D are explanatory diagrams of a piezoelectric element according to a sixteenth embodiment of the present invention.

【図22】(A)〜(F):本発明の第17の実施の形
態の圧電素子の製造方法の説明図
22A to 22F are explanatory diagrams of a method for manufacturing a piezoelectric element according to a seventeenth embodiment of the present invention.

【図23】(a)〜(b):従来の圧電素子の説明図FIGS. 23A and 23B are explanatory diagrams of a conventional piezoelectric element.

【図24】(a)〜(d):従来の圧電素子の説明図24A to 24D are explanatory diagrams of a conventional piezoelectric element.

【図25】(a)〜(b):従来の圧電素子の説明図25A and 25B are explanatory views of a conventional piezoelectric element.

【符号の説明】[Explanation of symbols]

1.ATカット水晶基板 2.シリコン基板 3.ガラス基板 4.128°yカットニオブ酸リチウム基板 5.GTカット水晶基板(振動部) 6.GTカット水晶基板(スペーサ部) 7.GTカット水晶基板 11.金電極 12.チタン電極 13.すず電極 14.ニッケル電極 15.クロム電極 16.金、シリコンからなる合金 17.外部電極 18.引き出し電極 19.金、すずからなる合金 20.金、ゲルマニウムからなる合金 21.集積回路 22.弾性表面波素子 23.金属膜 24.低抵抗層 29.固溶体 30.隙間 31.直接接合による接合部分 33.水晶基板に設けられた溝 34.シリコン基板に設けられた凹部 35.ガラス基板に設けられた溝 36.ガラス基板に設けられた凹部 37.水晶基板に設けられた凹部 38.シリコン基板に設けられた凹部 39.GTカット水晶基板の中心に設けられた凸部 1. 1. AT-cut quartz substrate 2. Silicon substrate 4. Glass substrate 4. 128 ° y-cut lithium niobate substrate 5. GT cut quartz substrate (vibrating part) 6. GT cut quartz substrate (spacer part) GT cut quartz substrate 11. Gold electrode 12. Titanium electrode 13. Tin electrode 14. Nickel electrode 15. Chrome electrode 16. Alloy made of gold and silicon 17. External electrode 18. Lead electrode 19. Alloy made of gold and tin 20. Alloy made of gold and germanium 21. Integrated circuit 22. Surface acoustic wave device 23. Metal film 24. Low resistance layer 29. Solid solution 30. Gap 31. Joint part by direct joining 33. Groove provided on crystal substrate 34. Recess provided on silicon substrate 35. Groove provided on glass substrate 36. Depressed portion provided on glass substrate 37. Depressed portion provided on quartz substrate 39. recess provided in silicon substrate Projection provided at the center of GT cut quartz substrate

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H03H 9/10 H03H 9/10 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H03H 9/10 H03H 9/10

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 電極が形成された圧電基板と、その圧電
基板を保持する保持基板とを備え、前記保持基板と前記
圧電基板との接合に直接接合と合金化による接合とが併
用されていることを特徴とする圧電素子。
1. A piezoelectric substrate having electrodes formed thereon, and a holding substrate for holding the piezoelectric substrate, wherein the holding substrate and the piezoelectric substrate are joined together by direct joining and joining by alloying. A piezoelectric element, characterized in that:
【請求項2】 前記保持基板がシリコン基板、又は、ゲ
ルマニム基板であり、前記合金化による接合が、金−シ
リコン、金−ゲルマニウムを主とした接合であることを
特徴とする請求項1記載の圧電素子。
2. The method according to claim 1, wherein the holding substrate is a silicon substrate or a germanium substrate, and the joining by alloying is a joining mainly using gold-silicon or gold-germanium. Piezoelectric element.
【請求項3】 前記保持基板が集積回路の形成されたシ
リコン基板であることを特徴とする請求項1記載の圧電
素子。
3. The piezoelectric element according to claim 1, wherein the holding substrate is a silicon substrate on which an integrated circuit is formed.
【請求項4】 前記直接接合と合金化による接合とが併
用されているとは、前記保持基板と前記電極とが前記合
金化により接合されており、その合金化による接合部以
外の全部又は一部の接合部が前記直接接合されているこ
とであることを特徴とする請求項1記載の圧電素子。
4. The phrase that the direct joining and the joining by alloying are used in combination means that the holding substrate and the electrode are joined by the alloying, and all or one of the joints other than the joining part by the alloying is used. The piezoelectric element according to claim 1, wherein a joining portion of the portions is directly joined.
【請求項5】 第1の電極が形成された圧電基板と、そ
の圧電基板を保持する、第2の電極が形成された保持基
板とを備え、前記保持基板と前記圧電基板との接合に直
接接合と合金化による接合とが併用されていることを特
徴とする圧電素子。
5. A piezoelectric substrate having a first electrode formed thereon, and a holding substrate holding the piezoelectric substrate having a second electrode formed thereon, wherein the piezoelectric substrate is directly connected to the holding substrate and the piezoelectric substrate. A piezoelectric element comprising a combination of joining and joining by alloying.
【請求項6】 前記直接接合と合金化による接合とが併
用されているとは、前記第1の電極と前記第2の電極と
が前記合金化により接合されており、その合金化による
接合部以外の全部又は一部の接合部が前記直接接合され
ていることであることを特徴とする請求項5記載の圧電
素子。
6. The combination of the direct joining and the joining by alloying means that the first electrode and the second electrode are joined by the alloying, and the joining part by the alloying is used. The piezoelectric element according to claim 5, wherein all or a part of the joint other than the above is directly joined.
【請求項7】 電極が形成された圧電基板と、前記圧電
基板を保持する保持基板と、前記圧電基板を覆うための
蓋用基板とを備え、前記保持基板及び前記蓋用基板のう
ちの少なくとも一方の基板と前記圧電基板とが直接接
合、及び、合金化による接合により保持され、又、気密
封止されていることを特徴とする圧電素子。
7. A piezoelectric substrate having electrodes formed thereon, a holding substrate for holding the piezoelectric substrate, and a lid substrate for covering the piezoelectric substrate, wherein at least one of the holding substrate and the lid substrate A piezoelectric element, wherein one substrate and the piezoelectric substrate are held by direct bonding and bonding by alloying, and hermetically sealed.
【請求項8】 前記保持基板、及び、前記蓋用基板のう
ち少なくとも一方の基板がシリコン基板、又は、ゲルマ
ニム基板であり、前記合金化による接合が、金−シリコ
ン、金−ゲルマニウムを主とした接合であることを特徴
とする請求項7記載の圧電素子。
8. The holding substrate and at least one of the lid substrates is a silicon substrate or a germanium substrate, and the bonding by alloying is mainly made of gold-silicon or gold-germanium. The piezoelectric element according to claim 7, wherein the piezoelectric element is a joint.
【請求項9】 前記保持基板、及び、前記蓋用基板のう
ち少なくとも一方の基板が集積回路の形成されたシリコ
ン基板であることを特徴とする請求項7記載の圧電素
子。
9. The piezoelectric element according to claim 7, wherein at least one of the holding substrate and the lid substrate is a silicon substrate on which an integrated circuit is formed.
【請求項10】 前記保持基板及び前記蓋用基板のうち
の少なくとも一方の基板と前記電極とが前記合金化によ
り接合されており、その合金化による接合部以外の全部
又は一部の接合部が前記直接接合されていることを特徴
とする請求項7記載の圧電素子。
10. The electrode is bonded to at least one of the holding substrate and the lid substrate by the alloying, and all or a part of the bonding part other than the bonding part by the alloying is formed. The piezoelectric element according to claim 7, wherein the piezoelectric element is directly joined.
【請求項11】 電極が形成された圧電基板と、前記圧
電基板を保持する保持基板と、前記圧電基板を覆うため
の蓋用基板とを備え、前記保持基板及び前記蓋用基板の
うちの少なくとも一方の基板と、前記圧電基板とが直接
接合、及び、合金化による接合により保持、及び、気密
封止されていることを特徴とする圧電素子。
11. A piezoelectric substrate having electrodes formed thereon, a holding substrate for holding the piezoelectric substrate, and a lid substrate for covering the piezoelectric substrate, wherein at least one of the holding substrate and the lid substrate is provided. A piezoelectric element, wherein one substrate and the piezoelectric substrate are held and hermetically sealed by direct bonding and bonding by alloying.
【請求項12】 前記保持基板及び前記蓋用基板のうち
の少なくとも一方の基板には電極が形成されており、そ
の電極と前記圧電基板上に形成されている電極とが前記
合金化により接合されており、その合金化による接合部
以外の全部又は一部の接合部が前記直接接合されている
ことを特徴とする請求項11記載の圧電素子。
12. An electrode is formed on at least one of the holding substrate and the lid substrate, and the electrode and the electrode formed on the piezoelectric substrate are joined by the alloying. 12. The piezoelectric element according to claim 11, wherein all or a part of the joint other than the joint formed by alloying is directly joined.
【請求項13】 保持基板と、蓋用基板と、圧電基板上
に電極が形成された圧電共振子を備え、前記圧電共振子
の振動の節の部分が前記保持基板及び前記蓋用基板の一
方又は双方と合金化による接合により保持されており、
前記圧電共振子は、少なくとも前記保持基板と前記蓋用
基板により構成されるパッケージ内に気密封止されてい
ることを特徴とする圧電素子。
13. A piezoelectric device comprising a holding substrate, a lid substrate, and a piezoelectric resonator having electrodes formed on a piezoelectric substrate, and a node of vibration of the piezoelectric resonator is one of the holding substrate and the lid substrate. Or it is held by joining by alloying with both,
The piezoelectric element is characterized in that the piezoelectric resonator is hermetically sealed in a package constituted by at least the holding substrate and the lid substrate.
【請求項14】 前記保持基板と前記蓋用基板との直接
接合により前記パッケージ内の気密封止がなされている
ことを特徴とする請求項13記載の圧電素子。
14. The piezoelectric element according to claim 13, wherein the package is hermetically sealed by directly joining the holding substrate and the lid substrate.
【請求項15】 前記保持基板と前記蓋用基板との間に
スペーサー用基板が設けられており、前記スペーサー用
基板と、前記保持基板及び前記蓋用基板との直接接合に
より前記パッケージ内の気密封止がなされていることを
特徴とする請求項13記載の圧電素子。
15. A spacer substrate is provided between the holding substrate and the lid substrate, and air in the package is formed by directly joining the spacer substrate with the holding substrate and the lid substrate. 14. The piezoelectric element according to claim 13, wherein hermetic sealing is performed.
【請求項16】 前記圧電基板の材料が水晶、ニオブ酸
リチウム、タンタル酸リチウム、チタン酸ランタン酸ジ
ルコン酸鉛ランガサイトの内の何れか一つであることを
特徴とする請求項1,5,7,11,又は13記載の圧
電素子。
16. The piezoelectric substrate according to claim 1, wherein the material of the piezoelectric substrate is any one of quartz, lithium niobate, lithium tantalate, and lanthanum lanthanum titanate. 14. The piezoelectric element according to 7, 11, or 13.
【請求項17】 前記合金化による接合が、金、シリコ
ン、ゲルマニウム、すずの内の少なくとも2種類以上の
金属による接合であることを特徴とする請求項5,1
1,13,14,又は15記載の圧電素子。
17. The bonding according to claim 5, wherein the bonding by alloying is bonding of at least two kinds of metals among gold, silicon, germanium, and tin.
The piezoelectric element according to 1, 13, 14, or 15.
【請求項18】 前記圧電共振子の振動姿態が長辺、短
辺振動姿態であることを特徴とする請求項13記載の圧
電素子。
18. The piezoelectric element according to claim 13, wherein the vibration mode of the piezoelectric resonator is a long side and a short side vibration mode.
【請求項19】 保持基板の少なくとも一方の主面と、
圧電基板の少なくとも一方の主面を鏡面研磨する工程
と、 前記圧電基板の主面側に電極を設ける工程と、 前記保持基板と前記圧電基板の主面を前記電極と前記保
持基板が接触するように重ね合わせる工程と、 前記保持基板と前記圧電基板を直接接合させ、かつ、前
記保持基板と前記電極との接合界面及びその近傍を合金
化する工程と、を含むことを特徴とする圧電素子の製造
方法。
19. At least one main surface of a holding substrate,
A step of mirror-polishing at least one main surface of the piezoelectric substrate; a step of providing an electrode on the main surface side of the piezoelectric substrate; and the electrode and the holding substrate contacting the main surface of the holding substrate and the piezoelectric substrate. A step of directly bonding the holding substrate and the piezoelectric substrate, and alloying a bonding interface between the holding substrate and the electrode and its vicinity. Production method.
【請求項20】 前記蓋用基板の少なくとも一方の主面
を鏡面研磨し、前記蓋用基板と保持基板を直接接合さ
せ、圧電基板を気密封止する工程を含むことを特徴とす
る請求項19記載の圧電素子の製造方法。
20. The method according to claim 19, further comprising: mirror-polishing at least one principal surface of the lid substrate, directly bonding the lid substrate and a holding substrate, and hermetically sealing the piezoelectric substrate. The manufacturing method of the piezoelectric element according to the above.
【請求項21】 保持基板の少なくとも一方の主面と圧
電基板の少なくとも一方の主面を鏡面研磨する工程と、 前記圧電基板の主面側に第1の電極を設ける工程と、 前記保持基板の主面側に第2の電極を設ける工程と、 前記保持基板と前記圧電基板の主面を前記第1の電極と
前記第2の電極が接触するように重ね合わせる工程と、 前記保持基板と前記圧電基板を直接接合させ、かつ、前
記第1の電極と前記第2の電極を合金化する工程と、 を含むことを特徴とする圧電素子の製造方法。
21. Mirror-polishing at least one main surface of the holding substrate and at least one main surface of the piezoelectric substrate; providing a first electrode on the main surface side of the piezoelectric substrate; Providing a second electrode on the main surface side; overlapping the main surfaces of the holding substrate and the piezoelectric substrate such that the first electrode and the second electrode are in contact with each other; Bonding the piezoelectric substrate directly and alloying the first electrode and the second electrode. A method for manufacturing a piezoelectric element, comprising:
【請求項22】 前記蓋用基板の少なくとも一方の主面
を鏡面研磨し、蓋用基板と保持基板を直接接合させ、圧
電基板を気密封止する工程を含むことを特徴とする請求
項21記載の圧電素子の製造方法。
22. The method according to claim 21, further comprising a step of mirror-polishing at least one principal surface of the lid substrate, directly joining the lid substrate and the holding substrate, and hermetically sealing the piezoelectric substrate. Method for manufacturing a piezoelectric element.
【請求項23】 保持基板及び蓋用基板の少なくとも一
方の主面と、圧電基板の少なくとも一方の主面を鏡面研
磨する工程と、 前記圧電基板の少なくとも一方の主面側に電極を設ける
工程と、 前記保持基板及び前記蓋用基板の一方又は双方と前記圧
電基板の少なくとも一方の主面とを、前記保持基板及び
前記蓋用基板の一方又は双方と前記電極とが接触するよ
うに重ね合わせる工程と、 前記保持基板及び前記蓋用基板の一方又は双方と前記圧
電基板を直接接合させ、かつ、前記保持基板及び前記蓋
用基板の一方又は双方と前記電極との接合界面及びその
近傍を合金化する工程と、を含むことを特徴とする圧電
素子の製造方法。
23. A step of mirror-polishing at least one principal surface of the holding substrate and the lid substrate and at least one principal surface of the piezoelectric substrate; and a step of providing an electrode on at least one principal surface side of the piezoelectric substrate. Superposing one or both of the holding substrate and the lid substrate and at least one main surface of the piezoelectric substrate such that one or both of the holding substrate and the lid substrate and the electrode are in contact with each other. And directly bonding one or both of the holding substrate and the lid substrate to the piezoelectric substrate, and alloying a bonding interface between the one or both of the holding substrate and the lid substrate and the electrode and the vicinity thereof. And a method of manufacturing a piezoelectric element.
【請求項24】 保持基板及び蓋用基板の少なくとも一
方の主面と,圧電基板の少なくとも一方の主面を鏡面研
磨する工程と、 前記圧電基板の少なくとも一方の主面側に第1の電極を
設ける工程と、 前記保持基板及び前記蓋用基板の一方又は双方の主面側
に第2の電極を設ける工程と、 前記保持基板及び前記蓋用基板の一方又は双方と前記圧
電基板の主面とを、前記第1の電極と前記第2の電極が
接触するように重ね合わせる工程と、 熱処理を行い前記保持基板或いは前記蓋用基板と前記圧
電基板を直接接合させ、かつ、前記第1の電極と前記第
2の電極とを合金化する工程と、を含むことを特徴とす
る圧電素子の製造方法。
24. A step of mirror-polishing at least one principal surface of the holding substrate and the lid substrate and at least one principal surface of the piezoelectric substrate, and forming a first electrode on at least one principal surface of the piezoelectric substrate. Providing, a step of providing a second electrode on one or both main surfaces of the holding substrate and the lid substrate; and one or both of the holding substrate and the lid substrate and a main surface of the piezoelectric substrate Overlapping the first electrode and the second electrode so that the first electrode and the second electrode are in contact with each other; and performing a heat treatment to directly bond the piezoelectric substrate to the holding substrate or the lid substrate, and the first electrode And a step of alloying the second electrode with the second electrode.
JP4205297A 1997-02-26 1997-02-26 Piezoelectric element and its production Pending JPH10242795A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4205297A JPH10242795A (en) 1997-02-26 1997-02-26 Piezoelectric element and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4205297A JPH10242795A (en) 1997-02-26 1997-02-26 Piezoelectric element and its production

Publications (1)

Publication Number Publication Date
JPH10242795A true JPH10242795A (en) 1998-09-11

Family

ID=12625354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4205297A Pending JPH10242795A (en) 1997-02-26 1997-02-26 Piezoelectric element and its production

Country Status (1)

Country Link
JP (1) JPH10242795A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006234791A (en) * 2005-01-26 2006-09-07 Seiko Instruments Inc Reactor, microreactor chip, microreactor system and method for manufacturing the reactor
EP2146236A2 (en) 2008-07-16 2010-01-20 Funai Electric Co., Ltd. Vibrating mirror element
JP2010088064A (en) * 2008-10-02 2010-04-15 Kyocera Kinseki Corp Piezoelectric vibrator and piezoelectric oscillator
JP2010088065A (en) * 2008-10-02 2010-04-15 Kyocera Kinseki Corp Piezoelectric vibrator and piezoelectric oscillator
JP2010124180A (en) * 2008-11-19 2010-06-03 Seiko Instruments Inc Crystal vibration device
WO2020255474A1 (en) * 2019-06-19 2020-12-24 株式会社村田製作所 Resonance device and resonance device manufacturing method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006234791A (en) * 2005-01-26 2006-09-07 Seiko Instruments Inc Reactor, microreactor chip, microreactor system and method for manufacturing the reactor
JP4694945B2 (en) * 2005-01-26 2011-06-08 セイコーインスツル株式会社 Reactor, microreactor chip, microreactor system, and method for manufacturing reactor
EP2146236A2 (en) 2008-07-16 2010-01-20 Funai Electric Co., Ltd. Vibrating mirror element
US8098415B2 (en) 2008-07-16 2012-01-17 Funai Electric Co., Ltd. Vibrating mirror element
JP2010088064A (en) * 2008-10-02 2010-04-15 Kyocera Kinseki Corp Piezoelectric vibrator and piezoelectric oscillator
JP2010088065A (en) * 2008-10-02 2010-04-15 Kyocera Kinseki Corp Piezoelectric vibrator and piezoelectric oscillator
JP2010124180A (en) * 2008-11-19 2010-06-03 Seiko Instruments Inc Crystal vibration device
WO2020255474A1 (en) * 2019-06-19 2020-12-24 株式会社村田製作所 Resonance device and resonance device manufacturing method
JPWO2020255474A1 (en) * 2019-06-19 2020-12-24
CN113632375A (en) * 2019-06-19 2021-11-09 株式会社村田制作所 Resonance device and resonance device manufacturing method

Similar Documents

Publication Publication Date Title
JP3265889B2 (en) Surface acoustic wave device and method of manufacturing the same
JPH10270979A (en) Bulk acoustic wave(baw) filter with top part including protective acoustic mirror
JP3887137B2 (en) Method for manufacturing piezoelectric vibrator
KR20040086189A (en) Surface acoustic wave device and method of fabricating the same
JP2004080221A (en) Elastic wave device and its manufacturing method
WO2011010521A1 (en) Surface mount crystal oscillator
JP7154487B2 (en) Package structure and manufacturing method thereof
JP2011147053A (en) Piezoelectric vibrating piece, and piezoelectric oscillator
JP2000278079A (en) Piezoelectric device
CN114792751A (en) Vibration device and method for manufacturing vibration device
JPH10242795A (en) Piezoelectric element and its production
JP2004289238A (en) Package for piezoelectric device, piezoelectric device and their manufacturing method, mobile telephone employing the piezoelectric device, and electronic equipment employing the piezoelectric device
JP5262548B2 (en) Vibrator
JPH07249957A (en) Electronic parts and their formation
US8624470B2 (en) Piezoelectric devices including electrode-less vibrating portions
JP5082968B2 (en) Piezoelectric oscillator
JP2000068777A (en) Piezoelectric vibrator
JP2008259004A (en) Piezoelectric device and manufacturing method thereof
JP2006279777A (en) Surface acoustic wave device and electronic device
JP2003142977A (en) Piezoelectric device, portable telephone set using the piezoelectric device, and electronic equipment using the piezoelectric device
JP2012090083A (en) Vibration device and electronic apparatus
CN114208027A (en) Piezoelectric vibrating plate, piezoelectric vibrating device, and method for manufacturing piezoelectric vibrating device
JP3164890B2 (en) Quartz crystal resonator and its manufacturing method
JPH0786866A (en) Composite single-crystal piezoelectric substrate and its production
JP3821155B2 (en) Crystal vibration device