JPH10242143A - Semiconductor device, method and apparatus for manufacture thereof and method of forming insulation film of semiconductor device - Google Patents

Semiconductor device, method and apparatus for manufacture thereof and method of forming insulation film of semiconductor device

Info

Publication number
JPH10242143A
JPH10242143A JP4369697A JP4369697A JPH10242143A JP H10242143 A JPH10242143 A JP H10242143A JP 4369697 A JP4369697 A JP 4369697A JP 4369697 A JP4369697 A JP 4369697A JP H10242143 A JPH10242143 A JP H10242143A
Authority
JP
Japan
Prior art keywords
oxide film
insulating film
silicon oxide
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4369697A
Other languages
Japanese (ja)
Inventor
Masazumi Matsuura
正純 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4369697A priority Critical patent/JPH10242143A/en
Publication of JPH10242143A publication Critical patent/JPH10242143A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To lower the dielectric const. and improve the burying characteristic by forming an insulation film by the chemical vapor deposition using a mixed gas of a silane-based gas and hydrogen peroxide and a mixed gas of silane and hydrogen peroxide. SOLUTION: On an Si substrate 1 an Al wiring 2 is laid, a lower layer plasma oxide film 3 is formed on the surface of the substrate 1 and Al wiring 2, an Si oxide film 4 is formed on the film 3 by the chemical vapor deposition using a mixed gas of monomethyl silane which is a silane type gas contg. Si atoms coupled with hydrocarbon groups, silane and hydrogen peroxide water, and an upper layer plasma oxide film 5 is formed on the oxide film 4 to obtain a flat layer insulation film 6. This lowers the dielectric cost. And improves the burying characteristic.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置とそ
の製造方法及びその絶縁膜形成方法に関し、特に、金属
配線間を埋める層間絶縁膜の形成方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method of manufacturing the same, and a method of forming an insulating film thereof, and more particularly to a method of forming an interlayer insulating film that fills between metal wirings.

【0002】[0002]

【従来の技術】従来の半導体装置における層間絶縁膜の
模式的な製造工程を表す図を、図15〜図17に示す。
2. Description of the Related Art FIGS. 15 to 17 show typical steps of manufacturing an interlayer insulating film in a conventional semiconductor device.

【0003】図15〜図17において、各参照符号は次
のものを示す。1pは図示しない素子、絶縁層が形成さ
れているシリコン基板、2pはアルミ配線、3pは下層
のプラズマ酸化膜、4pはSiH4およびH22の混合
ガスを用いてプラズマCVD法により形成されたシリコ
ン酸化膜、5pは上層のプラズマ酸化膜、6pは、プラ
ズマ酸化膜3p、シリコン酸化膜4p及びプラズマ酸化
膜5pから構成される層間絶縁膜である。
[0005] In FIGS. 15 to 17, reference numerals indicate the following. 1p is a device not shown, a silicon substrate on which an insulating layer is formed, 2p is an aluminum wiring, 3p is a lower plasma oxide film, and 4p is formed by a plasma CVD method using a mixed gas of SiH 4 and H 2 O 2. The silicon oxide film 5p is an upper plasma oxide film, and 6p is an interlayer insulating film composed of a plasma oxide film 3p, a silicon oxide film 4p and a plasma oxide film 5p.

【0004】次に、層間絶縁膜6pが形成される製造工
程の詳細な説明を行う。
Next, a detailed description will be given of a manufacturing process for forming the interlayer insulating film 6p.

【0005】図15に示すように、シリコン基板1p上
にアルミ配線2pを形成し、そのシリコン基板1p及び
アルミ配線2pの表面を覆うようにして、下層であるプ
ラズマ酸化膜3pを形成する。
As shown in FIG. 15, an aluminum wiring 2p is formed on a silicon substrate 1p, and a lower plasma oxide film 3p is formed so as to cover the surfaces of the silicon substrate 1p and the aluminum wiring 2p.

【0006】次に、図16に示すように、SiH4およ
びH22の混合ガスを用いてCVD法によりシリコン酸
化膜4pを形成する。なお、シリコン酸化膜4pは、下
層のプラズマ酸化膜3pを全体的に覆っている。
Next, as shown in FIG. 16, a silicon oxide film 4p is formed by a CVD method using a mixed gas of SiH 4 and H 2 O 2 . The silicon oxide film 4p entirely covers the lower plasma oxide film 3p.

【0007】最後に、図17に示すように、上層のプラ
ズマ酸化膜5pを、シリコン酸化膜4p全体を覆うよう
に形成すると平坦な層間絶縁膜6pを有する半導体装置
が得られる。
Finally, as shown in FIG. 17, when the upper plasma oxide film 5p is formed so as to cover the entire silicon oxide film 4p, a semiconductor device having a flat interlayer insulating film 6p is obtained.

【0008】この場合のシリコン酸化膜4pは、以下の
化学反応式により生成される。
The silicon oxide film 4p in this case is generated by the following chemical reaction formula.

【0009】まず、下記に示すSiH4がH22の酸化
反応によりシラノール(Si(OH)4)を生成する。
First, SiH 4 shown below generates silanol (Si (OH) 4 ) by an oxidation reaction of H 2 O 2 .

【0010】[0010]

【化1】 Embedded image

【0011】[0011]

【化2】 Embedded image

【0012】[0012]

【化3】 Embedded image

【0013】次に、形成されたシラノールは、下記に示
す加水分解あるいは熱エネルギーにより脱水重合反応が
起きることで、シリコン酸化物(SiO2)を生成す
る。
Next, the formed silanol undergoes a dehydration polymerization reaction by the following hydrolysis or thermal energy, thereby producing silicon oxide (SiO 2 ).

【0014】[0014]

【化4】 Embedded image

【0015】このような化学反応がシリコン基板1p上
で起きた場合、シリコン酸化膜を形成することとなる。
When such a chemical reaction occurs on the silicon substrate 1p, a silicon oxide film is formed.

【0016】この時、形成されたシリコン酸化膜4pの
分子構造は、図18に示すように、Si−O結合、Si
−OH結合のみより構成されている。また、Si原子同
士は、O原子を介して結合している。
At this time, the molecular structure of the formed silicon oxide film 4p is, as shown in FIG.
It consists only of -OH bonds. Further, Si atoms are bonded via O atoms.

【0017】[0017]

【発明が解決しようとする課題】従来の半導体装置は上
記のように構成されているので、次のような問題点を内
包している。
Since the conventional semiconductor device is configured as described above, it has the following problems.

【0018】即ち、上述した従来の技術を簡単に述べれ
ば、半導体装置における層間絶縁膜は、シリコン化合
物、たとえばシラン(SiH4)と過酸化水素(H
22)との混合ガスを用いてCVD(Chemical Vapor D
eposition)法によりシリコン酸化膜を形成していた。
このシリコン酸化膜は、0.25μm以下の極微細な配
線間を埋め込むことが可能である。さらに、流動性に優
れ、それにより自己平坦化作用を示すことから、従来か
ら使用されていたSOG(Spin on glass)法等に代わ
る次世代層間絶縁膜の平坦化手法として注目されている
(NOVEL SELF-PLANARIZING CVD OXIDE FOR INTERLAYER
DIELECTRIC APPLICATIONS"(Technical digestof IEDM'9
4の117-120頁)及び"PLANARISATION FOR SUB-MICRON DEV
ICES UTILIZING A NEW CHEMISTRY" (Proceedings of DU
MIC conference'95の94-100頁)に記載)。
That is, to briefly describe the above-mentioned conventional technology, an interlayer insulating film in a semiconductor device is formed of a silicon compound, for example, silane (SiH 4 ) and hydrogen peroxide (H).
CVD (Chemical Vapor D) using a gas mixture with 2 O 2 )
eposition) method to form a silicon oxide film.
This silicon oxide film can bury spaces between extremely fine lines of 0.25 μm or less. Furthermore, since it has excellent fluidity and thereby exhibits a self-planarizing action, it has been attracting attention as a next-generation interlayer insulating film planarizing method that replaces the conventionally used SOG (Spin on glass) method (NOVEL). SELF-PLANARIZING CVD OXIDE FOR INTERLAYER
DIELECTRIC APPLICATIONS "(Technical digestof IEDM'9
4 pages 117-120) and "PLANARISATION FOR SUB-MICRON DEV"
ICES UTILIZING A NEW CHEMISTRY "(Proceedings of DU
MIC conference '95, pages 94-100).

【0019】しかし、シラノール(化1〜化3)から生
成されたシリコン酸化膜(化4)の比誘電率は4.0〜
5.0である。近年のデバイスの微細化にともない、層
間絶縁膜の寄生容量に起因した配線による信号遅延の問
題が深刻になってきている。このため、半導体装置に形
成される層間絶縁膜においては、その寄生容量を減らす
ことが重要課題となってきている。特に、金属配線間が
0.3μm以下と微細になった金属配線間の寄生容量を
減少させることが最重要課題である。そのためには、比
誘電率の低減、埋め込み性及び平坦化特性が優れた層間
絶縁膜が求められている。
However, the relative dielectric constant of the silicon oxide film (formula 4) formed from silanol (formula 1 to formula 3) is 4.0 to 4.0.
5.0. With the recent miniaturization of devices, the problem of signal delay due to wiring due to parasitic capacitance of an interlayer insulating film has become more serious. For this reason, reducing the parasitic capacitance of an interlayer insulating film formed in a semiconductor device has become an important issue. In particular, it is the most important task to reduce the parasitic capacitance between the metal wirings having a fine metal wiring of 0.3 μm or less. For that purpose, there is a demand for an interlayer insulating film having excellent relative dielectric constant reduction, burying property and flattening characteristics.

【0020】この発明は、上記のような問題点を解消す
るためになされたものであり、シランとシラン系ガスと
過酸化水素水の混合ガスあるいはシラン系ガスと過酸化
水素水の混合ガスをCVD法によりシリコン酸化膜とし
て成長させることで、優れた埋め込み性能、自己平坦化
特性をも有し、さらには比誘電率が低下する半導体装
置、その製造方法及びその絶縁膜形成方法を提供するこ
とを目的としている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is intended to use a mixed gas of silane, a silane-based gas and a hydrogen peroxide solution, or a mixed gas of a silane-based gas and a hydrogen peroxide solution. Provided are a semiconductor device having excellent burying performance and self-planarization characteristics and further having a reduced relative dielectric constant by growing as a silicon oxide film by a CVD method, a method of manufacturing the same, and a method of forming an insulating film thereof. It is an object.

【0021】[0021]

【課題を解決するための手段】第1の発明に係る半導体
装置の絶縁膜形成方法は、炭化水素基と結合したシリコ
ン原子を含むシラン系ガスと過酸化水素水の混合ガスま
たは前記炭化水素基と結合したシリコン原子を含むシラ
ン系ガスとシランと過酸化水素水の混合ガスを用いて化
学気相成長法により絶縁膜を形成する。
According to a first aspect of the present invention, there is provided a method of forming an insulating film for a semiconductor device, comprising the steps of: mixing a silane-based gas containing silicon atoms bonded to a hydrocarbon group with a hydrogen peroxide solution; An insulating film is formed by a chemical vapor deposition method using a silane-based gas containing silicon atoms combined with silane and a mixed gas of silane and hydrogen peroxide solution.

【0022】第2の発明に係る半導体装置の絶縁膜形成
方法は、第1の発明の半導体装置の絶縁膜形成方法であ
って、前記炭化水素基はアルキル基であることを特徴と
している。
According to a second aspect of the present invention, there is provided a method of forming an insulating film of a semiconductor device according to the first aspect, wherein the hydrocarbon group is an alkyl group.

【0023】第3の発明に係る半導体装置の絶縁膜形成
方法は、第2の発明の半導体装置の絶縁膜形成方法であ
って、前記アルキル基はメチル基あるいはジメチル基あ
るいはトリメチル基であることを特徴としている。
According to a third aspect of the present invention, there is provided a method of forming an insulating film of a semiconductor device according to the second aspect, wherein the alkyl group is a methyl group, a dimethyl group or a trimethyl group. Features.

【0024】第4の発明に係る半導体装置の絶縁膜形成
方法は、第2の発明の半導体装置の絶縁膜形成方法であ
って、前記アルキル基はエチル基あるいはジエチル基あ
るいはトリエチル基であることを特徴としている。
According to a fourth aspect of the present invention, there is provided a method of forming an insulating film for a semiconductor device according to the second aspect, wherein the alkyl group is an ethyl group, a diethyl group or a triethyl group. Features.

【0025】第5の発明に係る半導体装置の絶縁膜形成
方法は、第1の発明の半導体装置の絶縁膜形成方法であ
って、前記炭化水素基はビニル基であることを特徴とし
ている。
According to a fifth aspect of the present invention, there is provided a method of forming an insulating film for a semiconductor device according to the first aspect, wherein the hydrocarbon group is a vinyl group.

【0026】第6の発明に係る半導体装置の絶縁膜形成
方法は、第1の発明ないし第5の発明のいずれかに記載
の半導体装置の絶縁膜形成方法であって、前記絶縁膜の
形成時の温度の範囲は−10〜60℃、前記絶縁膜の形
成時の圧力の範囲は400〜2000mTorr、前記
シランのガス流量の範囲は0〜120sccm、前記炭
化水素基と結合したシリコン原子を含むシラン系ガスの
ガス流量の範囲は0sccmより多く120sccm以
下、前記過酸化水素水のガス流量の範囲は0.35〜
0.85g/minであることを特徴としている。
According to a sixth aspect of the present invention, there is provided a method for forming an insulating film on a semiconductor device according to any one of the first to fifth aspects, wherein the method for forming an insulating film on the semiconductor device comprises the steps of: Temperature range of -10 to 60 ° C., pressure range for forming the insulating film is 400 to 2000 mTorr, gas flow range of the silane is 0 to 120 sccm, silane containing silicon atoms bonded to the hydrocarbon group. The range of the gas flow rate of the system gas is more than 0 sccm and 120 sccm or less, and the range of the gas flow rate of the hydrogen peroxide solution is 0.35 to
It is characterized by 0.85 g / min.

【0027】第7の発明の半導体装置は、半導体基板
と、前記半導体基板上に形成された多層の金属配線と、
前記半導体基板上の前記多層の金属配線間に形成される
層間絶縁膜とを備え、前記層間絶縁膜は炭化水素基と結
合したシリコン原子を含むことを特徴としている。
According to a seventh aspect of the present invention, there is provided a semiconductor device, comprising: a semiconductor substrate; a multilayer metal wiring formed on the semiconductor substrate;
An interlayer insulating film formed between the multi-layered metal wirings on the semiconductor substrate, wherein the interlayer insulating film contains silicon atoms bonded to a hydrocarbon group.

【0028】第8の発明の半導体装置は、第7の発明の
半導体装置であって、前記層間絶縁膜は第1の発明ない
し第6の発明のいずれかに記載の半導体装置の絶縁膜形
成方法により形成されることを特徴としている。
The semiconductor device according to an eighth aspect of the present invention is the semiconductor device according to the seventh aspect, wherein the interlayer insulating film is an insulating film forming method for a semiconductor device according to any one of the first to sixth aspects. It is characterized by being formed by.

【0029】第9の発明の半導体装置の製造方法は、半
導体基板を準備する第1の工程と、前記半導体基板上に
金属配線を形成する第2の工程と、前記半導体基板上の
前記金属配線を覆う絶縁膜を形成する第3の工程とを備
え、前記絶縁膜は第1の発明ないし第6の発明のいずれ
かに記載の半導体装置の絶縁膜形成方法により形成され
ることを特徴としている。
According to a ninth aspect of the invention, there is provided a method of manufacturing a semiconductor device, comprising: a first step of preparing a semiconductor substrate; a second step of forming a metal wiring on the semiconductor substrate; Forming an insulating film covering the semiconductor device, wherein the insulating film is formed by the method for forming an insulating film of a semiconductor device according to any one of the first to sixth inventions. .

【0030】[0030]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施の形態1)以下、この発明の実施の形態1を図1
〜図5に基づき説明する。
(Embodiment 1) Hereinafter, Embodiment 1 of the present invention will be described with reference to FIG.
This will be described with reference to FIG.

【0031】図1〜図3は、実施の形態1における半導
体装置の製造工程を模式的に示す断面図である。図4
は、実施の形態1におけるシリコン酸化膜の分子構造を
模式的に示す図である。図5は、従来の技術のシリコン
酸化膜と実施の形態1におけるシリコン酸化膜のそれぞ
れの比誘電率の測定の結果を表すグラフである。
FIGS. 1 to 3 are cross-sectional views schematically showing steps of manufacturing the semiconductor device in the first embodiment. FIG.
FIG. 3 is a diagram schematically showing a molecular structure of a silicon oxide film in the first embodiment. FIG. 5 is a graph showing the results of measurement of the relative dielectric constants of the silicon oxide film of the related art and the silicon oxide film in the first embodiment.

【0032】先ず、図1においてシリコン基板1(半導
体基板)上に、アルミ配線2(金属配線)が配置されて
いる。このシリコン基板1には、図示しない素子及び絶
縁層が形成されている。シリコン基板1及びアルミ配線
2の表面上には、下層のプラズマ酸化膜3が形成され
る。なお、このプラズマ酸化膜3は、プラズマCVD法
によって形成されている。この時のプラズマ酸化膜3の
プラズマCVD法による一般的な形成条件は、形成温度
が300゜C、圧力が750mTorr、高周波パワー
が500W、原料ガスにSiH4と亜酸化窒素(N2O)
を用いて形成を行っている。プラズマ酸化膜3の膜厚
は、1000オングストロームである。この場合、原料
ガスとしてTEOS(Tetraethoxysilane)と酸素を用
い、プラズマCVD法により、一般的な形成条件として
形成温度400゜C、圧力5Torr、高周波パワーを
500Wとしてプラズマ酸化膜3を形成してもよい。
First, in FIG. 1, an aluminum wiring 2 (metal wiring) is arranged on a silicon substrate 1 (semiconductor substrate). On the silicon substrate 1, an element and an insulating layer (not shown) are formed. A lower plasma oxide film 3 is formed on the surfaces of silicon substrate 1 and aluminum wiring 2. This plasma oxide film 3 is formed by a plasma CVD method. At this time, the general conditions for forming the plasma oxide film 3 by the plasma CVD method include a forming temperature of 300 ° C., a pressure of 750 mTorr, a high frequency power of 500 W, and a source gas of SiH 4 and nitrous oxide (N 2 O).
The formation is performed using. The thickness of the plasma oxide film 3 is 1000 angstroms. In this case, the plasma oxide film 3 may be formed by plasma CVD using TEOS (Tetraethoxysilane) and oxygen as source gases at a forming temperature of 400 ° C., a pressure of 5 Torr, and a high frequency power of 500 W. .

【0033】次に、図1の製造工程の終了後は、図2に
示すように、下層のプラズマ酸化膜3上に、炭化水素基
と結合したシリコン原子を含むシラン系のガスの1種類
であるモノメチルシラン(SiH3CH3)、シラン(S
iH4)、過酸化水素水(H22)の混合ガスを用い、
プラズマCVD法(化学気相成長法)によりシリコン酸
化膜4(HMO:Hydrogen peroxide and Methylsilane
based CVD Oxide)を形成する。このように、シリコン
酸化膜4は、アルミ配線2を覆うように、アルミ配線2
間を完全に埋めている。
Next, after the end of the manufacturing process shown in FIG. 1, as shown in FIG. 2, the lower plasma oxide film 3 is coated with one kind of a silane-based gas containing silicon atoms bonded to a hydrocarbon group. Certain monomethylsilane (SiH 3 CH 3 ), silane (S
iH 4 ), using a mixed gas of hydrogen peroxide solution (H 2 O 2 )
Silicon oxide film 4 (HMO: Hydrogen peroxide and Methylsilane) by plasma CVD (chemical vapor deposition)
based CVD Oxide). Thus, the silicon oxide film 4 covers the aluminum wiring 2 so as to cover the aluminum wiring 2.
The space is completely filled.

【0034】このモノメチルシラン、シラン、過酸化水
素水の混合ガスは以下に示すような化学反応を起こす。
The mixed gas of monomethylsilane, silane and hydrogen peroxide causes the following chemical reaction.

【0035】先ず、下記に示すSiH3CH3とH22
酸化反応によりSiCH3(OH)3が生成される(化
5)。同時に、従来の技術で示したSiH4とH22
化学反応によりSi(OH)4も生成される(化1,
2,3)。
First, SiCH 3 (OH) 3 is produced by an oxidation reaction between SiH 3 CH 3 and H 2 O 2 shown below (Chem. 5). At the same time, Si (OH) 4 is also produced by the chemical reaction between SiH 4 and H 2 O 2 shown in the prior art (Chemical Formula 1,
2, 3).

【0036】[0036]

【化5】 Embedded image

【0037】次に、形成されたSiCH3(OH)3は、
下記に示す加水分解あるいは熱エネルギーによる脱水縮
合反応が起きることで、Si(CH3)O1.5が生成され
る(化6)。Si(OH)4も加水分解あるいは熱エネ
ルギーによる脱水縮合反応が起きることで、SiO2
生成される(化4)。
Next, the formed SiCH 3 (OH) 3 is
The following hydrolysis or thermal energy dehydration condensation reaction produces Si (CH 3 ) O 1.5 (Chem. 6). Si (OH) 4 is also hydrolyzed or dehydrated and condensed by thermal energy to produce SiO 2 (Chem. 4).

【0038】[0038]

【化6】 Embedded image

【0039】この上述した、SiCH3(OH)3とSi
(OH)4の中間体同士あるいはSi(CH3)O1.5
SiO2の最終生成物同士の反応により、図2に示すよ
うなHMO膜4が形成される。
The above-mentioned SiCH 3 (OH) 3 and Si
An HMO film 4 as shown in FIG. 2 is formed by a reaction between intermediates of (OH) 4 or between final products of Si (CH 3 ) O 1.5 and SiO 2 .

【0040】なお、このHMO膜4は従来の技術のSi
(OH)4と同様に優れた流動性を持つため、極微細な
アルミ配線間の埋め込みが可能となる。
The HMO film 4 is made of a conventional Si
Since it has excellent fluidity like (OH) 4, it can be embedded between extremely fine aluminum wirings.

【0041】最後に、図2の製造工程の終了後は、図3
に示すように、シリコン酸化膜4上に、上層のプラズマ
酸化膜5を形成することで、平坦な層間絶縁膜6が得ら
れる。なお、このプラズマ酸化膜5の形成条件は、下層
のプラズマ酸化膜3と同じ形成条件である。もし、異な
る条件であったとしても、本発明の効果自体に影響を与
えるものではない。
Finally, after the end of the manufacturing process of FIG.
As shown in FIG. 7, by forming an upper plasma oxide film 5 on a silicon oxide film 4, a flat interlayer insulating film 6 can be obtained. The conditions for forming the plasma oxide film 5 are the same as those for the lower plasma oxide film 3. Even if the conditions are different, they do not affect the effects of the present invention.

【0042】又、このプラズマ酸化膜5の上層には、図
示しない2層目のアルミ配線が形成され、1層目の場合
と同様にプラズマ酸化膜、シリコン酸化膜、プラズマ酸
化膜が形成される。この時、2層目のアルミ配線間はシ
リコン酸化膜により完全に埋められて、平坦化を図るこ
とが可能となる。加えて、下層のアルミ配線2と図示し
ない上層のアルミ配線を接続する接続孔が形成される。
その後、必要に応じて図示しない3層目、4層目とアル
ミ配線が形成され、多層配線構造を有する半導体装置に
おいてアルミ配線間がシリコン酸化膜により完全に埋め
られて、半導体装置の平坦化が図ることができる。
On the upper layer of the plasma oxide film 5, a second-layer aluminum wiring (not shown) is formed, and a plasma oxide film, a silicon oxide film, and a plasma oxide film are formed in the same manner as in the first layer. . At this time, the space between the aluminum wirings of the second layer is completely filled with the silicon oxide film, so that the flattening can be achieved. In addition, a connection hole for connecting the lower aluminum wiring 2 to an upper aluminum wiring (not shown) is formed.
Thereafter, if necessary, third and fourth layers (not shown) and aluminum wiring are formed, and in a semiconductor device having a multilayer wiring structure, the space between the aluminum wirings is completely filled with a silicon oxide film, thereby flattening the semiconductor device. Can be planned.

【0043】次に、上述したシリコン酸化膜4(HMO
膜)の形成条件について述べる。
Next, the above-described silicon oxide film 4 (HMO
The conditions for forming the film will be described.

【0044】本実施の形態1の形成方法としては、上述
したシリコン酸化膜4の製造工程において、アルキルシ
ラン(SiHx(CH34-x)ガスに過酸化水素水(H2
2)とシラン(SiH4)を添加する。本実施の形態1
で用いたアルキルシランは、モノメチルシラン(SiH
3CH3)であり、形成条件は形成温度が−10〜60
(゜C)、形成圧力が400〜2000(mTor
r)、SiH4のガス流量が0〜120(sccm)、
SiH3CH3のガス流量が0(sccm)より多く12
0(sccm)以下、H22のガス流量が0.35〜
0.85g/minで行うこととする。
As a forming method of the first embodiment, in the above-described manufacturing process of the silicon oxide film 4, an alkylsilane (SiH x (CH 3 ) 4-x ) gas is added to a hydrogen peroxide solution (H 2).
O 2 ) and silane (SiH 4 ) are added. Embodiment 1
The alkylsilane used in the above was monomethylsilane (SiH
3 CH 3 ), and the forming condition is that the forming temperature is -10 to 60.
(゜ C), forming pressure 400-2000 (mTorr)
r), the gas flow rate of SiH 4 is 0 to 120 (sccm),
The gas flow rate of SiH 3 CH 3 is more than 0 (sccm) and 12
0 (sccm) or less, and the gas flow rate of H 2 O 2 is 0.35 to
It is performed at 0.85 g / min.

【0045】この際、望ましくは、SiH4とSiH3
3を合わせたガス流量は、120(sccm)であ
る。つまり、例えば、SiH4を50(sccm)とし
た場合には、SiH3CH3は70(sccm)となる。
またSiH4のガス流量を減少させた場合にはSiH3
3のガス流量は増加することとなり、他方、SiH4
ガス量を増加させた場合にはSiH3CH3のガス流量は
減少することとなる。この場合のSiH4及びSiH3
3のガス流量の条件の下(SiH4及びSiH3CH3
ガス流量が0(sccm)でない)では、図4に示すよ
うに、シリコン酸化膜はSi−O結合、Si−CH3
合、Si−OH結合の分子構造を有することとなる。な
お、Si原子は、O原子を介して、シリコン酸化膜分子
全体の骨格となるように結合する。
At this time, preferably, SiH 4 and SiH 3 C
The gas flow rate including H 3 is 120 (sccm). That is, for example, when SiH 4 is 50 (sccm), SiH 3 CH 3 is 70 (sccm).
When the gas flow rate of SiH 4 is reduced, SiH 3 C
The gas flow rate of H 3 will increase, while the gas flow rate of SiH 3 CH 3 will decrease if the gas amount of SiH 4 is increased. SiH 4 and SiH 3 C in this case
Under the conditions of the gas flow rate of H 3 ( the gas flow rates of SiH 4 and SiH 3 CH 3 are not 0 (sccm)), as shown in FIG. 4, the silicon oxide film has a Si—O bond and a Si—CH 3 bond. , Si—OH bond. Note that Si atoms are bonded via O atoms so as to form a skeleton of the entire silicon oxide film molecule.

【0046】ここでシリコン酸化膜の分子構造について
詳細に説明するならば、本実施の形態1のシリコン酸化
膜(図4)と従来の技術のシリコン酸化膜(図18)と
を比較すると、従来の技術のシリコン酸化膜では存在し
なかったSi−CH3結合がシリコン酸化膜の分子構造
として存在している。これより、従来の技術でSi原子
が存在していた場所は、Si原子が抜け、その跡にミク
ロな空間が存在するようになって、シリコン酸化膜全体
の密度が低下することとなる。この結果、本実施の形態
1のシリコン酸化膜は従来の技術に比べ、密度が低下す
ることで比誘電率が低下することとなる。
Here, the molecular structure of the silicon oxide film will be described in detail. When comparing the silicon oxide film of the first embodiment (FIG. 4) with the silicon oxide film of the prior art (FIG. 18), The Si—CH 3 bond, which was not present in the silicon oxide film of the technique described above, exists as the molecular structure of the silicon oxide film. As a result, where the Si atoms existed in the conventional technique, the Si atoms escape, leaving microscopic spaces in the traces, and the density of the entire silicon oxide film decreases. As a result, the relative dielectric constant of the silicon oxide film according to the first embodiment decreases as the density decreases as compared with the related art.

【0047】本実施の形態1の実験の結果である図5に
示すように、従来の技術、本実施の形態1のそれぞれの
比誘電率は、従来の技術によるシリコン酸化膜の比誘電
率が4.5であるのに対し、本実施の形態1によるシリ
コン酸化膜は3.3〜3.4である。
As shown in FIG. 5, which is the result of the experiment of the first embodiment, the relative permittivity of the conventional technology and that of the first embodiment are different from those of the silicon oxide film according to the conventional technology. In contrast to 4.5, the silicon oxide film according to the first embodiment has a thickness of 3.3 to 3.4.

【0048】以上説明したように、本実施の形態1によ
るシリコン酸化膜の比誘電率は従来の技術のシリコン酸
化膜に比べて、低誘電率化が可能となる。
As described above, the dielectric constant of the silicon oxide film according to the first embodiment can be made lower than that of the conventional silicon oxide film.

【0049】このように、本実施の形態1の発明による
シリコン酸化膜は、モノメチルシランとシランと過酸化
水素水との混合ガスを用い、あるいはモノメチルシラン
と過酸化水素水とを用いても結果的には同様な低誘電率
化の効果を得ることができる。又、金属配線間の埋め込
みを可能とし、優れた自己平坦化の特性をも保持してい
る。
As described above, the silicon oxide film according to the first embodiment of the present invention can be obtained by using a mixed gas of monomethylsilane, silane and hydrogen peroxide, or using monomethylsilane and hydrogen peroxide. Specifically, a similar effect of lowering the dielectric constant can be obtained. In addition, it enables embedding between metal wirings, and also maintains excellent self-planarization characteristics.

【0050】なお、本実施の形態1では、HMO膜4は
下層のプラズマ酸化膜3上に形成したが、プラズマ酸化
膜3を形成せずに直接アルミ配線2上に形成してもよ
い。
Although the HMO film 4 is formed on the lower plasma oxide film 3 in the first embodiment, it may be formed directly on the aluminum wiring 2 without forming the plasma oxide film 3.

【0051】(実施の形態2)以上、実施の形態1では
アルキルシランとしてモノメチルシラン(SiH3
3)を使用した例を示したが、ジメチルシラン(Si
2(CH32)およびトリメチルシラン(SiH(C
33)を用いても同様な効果を奏する。
(Embodiment 2) As described above, in Embodiment 1, monomethylsilane (SiH 3 C) is used as an alkylsilane.
Although an example using a H 3), dimethylsilane (Si
H 2 (CH 3 ) 2 ) and trimethylsilane (SiH (C
Be used H 3) 3) a similar effect.

【0052】以下、この発明の実施の形態2を、図に基
づき説明を行う。
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

【0053】図6は、ジメチルシランを用いてシリコン
酸化膜を形成した場合の分子構造を模式的に示す図であ
る。図7は、トリメチルシランを用いてシリコン酸化膜
を形成した場合の分子構造を模式的に示す図である。図
8は、従来の技術のシリコン酸化膜と本実施の形態2の
シリコン酸化膜との比誘電率を表すグラフである。
FIG. 6 is a diagram schematically showing a molecular structure when a silicon oxide film is formed using dimethylsilane. FIG. 7 is a diagram schematically showing a molecular structure when a silicon oxide film is formed using trimethylsilane. FIG. 8 is a graph showing the relative dielectric constant of the silicon oxide film of the related art and the silicon oxide film of the second embodiment.

【0054】本実施の形態2のシリコン酸化膜は、実施
の形態1のHMO膜4と同様に、図1〜図3で示す製造
方法で半導体装置の製造を行う。異なるのは、実施の形
態1で使用した原料となるガスがモノメチルシランから
ジメチルシランあるいはトリメチルシランに変わったこ
とのみである。本実施の形態2においてシリコン酸化膜
を形成する条件(形成温度、形成圧力、ガス流量等)
は、実施の形態1と全く同じ条件であり、プラズマCV
D法により生成を行う。又、ジメチルシランあるいはト
リメチルシランに過酸化水素水とシラン、あるいは過酸
化水素水のみを添加して混合ガスの化学反応を起こさ
せ、シリコン酸化膜の生成を行う点も同じである。
As with the HMO film 4 of the first embodiment, a semiconductor device is manufactured by the manufacturing method shown in FIGS. 1 to 3 for the silicon oxide film of the second embodiment. The only difference is that the gas used as the raw material used in Embodiment 1 is changed from monomethylsilane to dimethylsilane or trimethylsilane. Conditions (formation temperature, formation pressure, gas flow rate, etc.) for forming a silicon oxide film in the second embodiment
Are the same conditions as in the first embodiment, and the plasma CV
Generation is performed by the D method. In addition, the same applies to the case where only hydrogen peroxide and silane or hydrogen peroxide are added to dimethylsilane or trimethylsilane to cause a chemical reaction of the mixed gas to form a silicon oxide film.

【0055】以下、本実施の形態2の化学反応式を説明
する。
Hereinafter, the chemical reaction formula of the second embodiment will be described.

【0056】本実施の形態2で用いるジメチルシラン
は、先ず下記に示す酸化反応が起こることでSi(CH
32(OH)2が生成される(化7)。
The dimethylsilane used in the second embodiment is converted to Si (CH) by the following oxidation reaction.
3 ) 2 (OH) 2 is produced (Chem. 7).

【0057】[0057]

【化7】 Embedded image

【0058】次に、生成されたSi(CH32(OH)
2が脱水縮合反応が起こることで、Si(CH322
生成される(化8)。
Next, the generated Si (CH 3 ) 2 (OH)
When 2 undergoes a dehydration condensation reaction, Si (CH 3 ) 2 O 2 is generated (Chem. 8).

【0059】[0059]

【化8】 Embedded image

【0060】又、シランも実施の形態1と同様に化学反
応が起き、中間体Si(OH)4、最終生成物SiO2
生成される(化1,2,3,4)。中間体Si(C
32(OH)2及びSi(OH)4同士、あるいは最終
生成物Si(CH322及びSiO2同士の反応によ
り、図3のシリコン酸化膜4が作成される。
The silane undergoes a chemical reaction in the same manner as in the first embodiment to produce an intermediate Si (OH) 4 and a final product SiO 2 (Chemical Formulas 1, 2, 3, and 4). Intermediate Si (C
The silicon oxide film 4 of FIG. 3 is formed by the reaction between H 3 ) 2 (OH) 2 and Si (OH) 4 or between the final products Si (CH 3 ) 2 O 2 and SiO 2 .

【0061】他方、トリメチルシランは、下記に示す酸
化反応(化9)、脱水縮合反応(化10)の化学反応が
起きると共に、シランもまた酸化反応(化1,2,
3)、脱水縮合反応(化4)が起きることで、図3のシ
リコン酸化膜4が作成される。
On the other hand, trimethylsilane undergoes a chemical reaction of an oxidation reaction (Chem. 9) and a dehydration condensation reaction (Chem. 10) shown below, and silane also undergoes an oxidation reaction (Chem. 1, 2 and 2).
3) The silicon oxide film 4 shown in FIG. 3 is formed by the occurrence of the dehydration condensation reaction (Chem. 4).

【0062】[0062]

【化9】 Embedded image

【0063】[0063]

【化10】 Embedded image

【0064】なお、ジメチルシラン、トリメチルシラン
から生成された図3のシリコン酸化膜4は、優れた流動
性を保持しているため、極微細のアルミ配線間の埋め込
みを可能としている。
Since the silicon oxide film 4 of FIG. 3 formed from dimethylsilane and trimethylsilane has excellent fluidity, it can be buried between extremely fine aluminum wirings.

【0065】ジメチルシランあるいはトリメチルシラン
に過酸化水素水とシランを添加した場合の本実施の形態
2のシリコン酸化膜の分子構造は、図6及び図7に示す
ように、Si−O結合、Si−OH結合及びSi−CH
3結合から構成されている。Si原子の中にはSi原子
1つ当たりCH3基が2つあるいは3つ結合しているも
のもある。このように、実施の形態1のHMO膜4(図
4)と同様、従来の技術に比でSi原子が存在していた
場所は、Si原子が抜けている。このため、その抜けた
跡には、空間が存在するようになり、シリコン酸化膜全
体の密度が低下することとなる。その結果、本実施の形
態2のシリコン酸化膜の分子内には実施の形態1のHM
O膜と同様に、シリコン酸化膜の密度が低下することと
なる。
When hydrogen peroxide and silane are added to dimethylsilane or trimethylsilane, the molecular structure of the silicon oxide film of the second embodiment is, as shown in FIGS. -OH bond and Si-CH
Consists of three bonds. Some Si atoms have two or three CH 3 groups bonded per Si atom. Thus, similarly to the HMO film 4 of the first embodiment (FIG. 4), the place where the Si atom was present in comparison with the related art is missing the Si atom. For this reason, a space exists at the trace that has come out, and the density of the entire silicon oxide film decreases. As a result, the HM of the first embodiment is included in the molecule of the silicon oxide film of the second embodiment.
As in the case of the O film, the density of the silicon oxide film decreases.

【0066】このように、シリコン酸化膜の分子構造内
の密度が低下することで、比誘電率の低下を図ることが
可能となる。また、アルミ配線2間をシリコン酸化膜で
埋めることができ優れた埋め込み特性を実現できる。ま
た、優れた自己平坦化特性を実現することも可能とな
る。
As described above, the density in the molecular structure of the silicon oxide film is reduced, so that the relative dielectric constant can be reduced. Further, the space between the aluminum wirings 2 can be filled with a silicon oxide film, and excellent filling characteristics can be realized. In addition, it is possible to realize excellent self-flattening characteristics.

【0067】本実施の形態2の実験の結果である図8に
示すように、従来の技術のシリコン酸化膜、本実施の形
態2のシリコン酸化膜のそれぞれの比誘電率は、従来の
技術によるシリコン酸化膜の比誘電率4.5であるのに
対し、本実施の形態2によるシリコン酸化膜は3.3〜
3.4である。
As shown in FIG. 8, which is the result of the experiment of the second embodiment, the relative dielectric constants of the conventional silicon oxide film and the silicon oxide film of the second embodiment are different from those of the conventional technology. While the relative permittivity of the silicon oxide film is 4.5, the silicon oxide film according to the second embodiment has a relative dielectric constant of 3.3 to 3.0.
3.4.

【0068】以上説明したように、本実施の形態2によ
るシリコン酸化膜の比誘電率は従来の技術のシリコン酸
化膜に比べて、比誘電率の低下を図ることが可能とな
る。
As described above, the relative dielectric constant of the silicon oxide film according to the second embodiment can be reduced as compared with the conventional silicon oxide film.

【0069】このように、本実施の形態2の発明による
シリコン酸化膜は、ジメチルシランまたはトリメチルシ
ランとシランと過酸化水素水の混合ガス、あるいはジメ
チルシランまたはトリメチルシランと過酸化水素水との
混合ガスを用いて低誘電率化の効果を得ることができ
る。また、金属配線間の埋め込みを可能とし、優れた自
己平坦化の特性を保持することも可能である。
As described above, the silicon oxide film according to the second embodiment of the present invention is made of a mixed gas of dimethylsilane or trimethylsilane and silane and hydrogen peroxide, or a mixed gas of dimethylsilane or trimethylsilane and hydrogen peroxide. The effect of lowering the dielectric constant can be obtained by using a gas. In addition, it is possible to embed between metal wirings and to maintain excellent self-planarization characteristics.

【0070】(実施の形態3)以上、実施の形態1、2
ではメチル系シランを使用したが、エチル系シランであ
るモノエチルシラン(SiH3(C25))、ジエチル
シラン(SiH2(C252)、トリエチルシラン(S
iH(C253)を用いても同様な効果を奏する。
(Embodiment 3) As described above, Embodiments 1 and 2
In this example, a methyl silane was used, but monoethylsilane (SiH 3 (C 2 H 5 )), diethyl silane (SiH 2 (C 2 H 5 ) 2 ), and triethyl silane (S
Similar effects can be obtained by using iH (C 2 H 5 ) 3 ).

【0071】以下、この発明の実施の形態3を、図に基
づき説明する。
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.

【0072】図9は、モノエチルシランを用いてシリコ
ン酸化膜を形成した場合の分子構造を模式的に示す図で
ある。図10は、ジエチルシランを用いてシリコン酸化
膜を形成した場合の分子構造を模式的に示す図である。
図11は、トリエチルシランを用いてシリコン酸化膜を
形成した場合の分子構造を模式的に示す図である。図1
2は、従来の技術のシリコン酸化膜と本実施の形態3の
シリコン酸化膜との比誘電率を表すグラフである。
FIG. 9 is a diagram schematically showing a molecular structure when a silicon oxide film is formed using monoethylsilane. FIG. 10 is a diagram schematically showing a molecular structure when a silicon oxide film is formed using diethylsilane.
FIG. 11 is a diagram schematically showing a molecular structure when a silicon oxide film is formed using triethylsilane. FIG.
2 is a graph showing the relative dielectric constant between the silicon oxide film of the conventional technique and the silicon oxide film of the third embodiment.

【0073】本実施の形態3のシリコン酸化膜は、実施
の形態1のHMO膜4及び実施の形態2のシリコン酸化
膜4と同様に、実施の形態1の図1〜図3で示す製造方
法で半導体装置の製造を行う。異なる点は、原料として
メチル系シランを用いていたが、エチル系シランを使用
している点である。又、本実施の形態3においてシリコ
ン酸化膜を形成する条件(形成温度、形成圧力、ガス流
量等)は、実施の形態1,2と全く同じ条件であり、プ
ラズマCVD法により行う。モノエチルシラン、ジエチ
ルシランあるいはトリエチルシランに過酸化水素水とシ
ラン、あるいは過酸化水素水のみを添加した混合ガスの
化学反応によりシリコン酸化膜を作成することも同じで
ある。
The silicon oxide film of the third embodiment is similar to the HMO film 4 of the first embodiment and the silicon oxide film 4 of the second embodiment in the manufacturing method shown in FIGS. To manufacture a semiconductor device. The difference is that methyl silane is used as a raw material, but ethyl silane is used. The conditions (formation temperature, formation pressure, gas flow rate, etc.) for forming the silicon oxide film in the third embodiment are exactly the same as those in the first and second embodiments, and are performed by the plasma CVD method. The same applies to the case where a silicon oxide film is formed by a chemical reaction of a mixed gas obtained by adding hydrogen peroxide water and silane or only hydrogen peroxide water to monoethylsilane, diethylsilane or triethylsilane.

【0074】以下、本実施の形態3の化学反応式を説明
する。
Hereinafter, the chemical reaction formula of the third embodiment will be described.

【0075】モノエチルシランは、下記に示す酸化反応
(化11)、脱水重合反応(化12)の化学反応が起こ
ることで中間体Si(C25)(OH)3、最終生成物
Si(CH3)O1.5が生成される。
Monoethylsilane is converted into an intermediate Si (C 2 H 5 ) (OH) 3 and a final product Si by a chemical reaction of an oxidation reaction (Chem. 11) and a dehydration polymerization reaction (Chem. 12) shown below. (CH 3 ) O 1.5 is produced.

【0076】[0076]

【化11】 Embedded image

【0077】[0077]

【化12】 Embedded image

【0078】一方、シランも化学反応(化1,2,3,
4)が起きることで中間体Si(OH)4、最終生成物
SiO2が生成される。このSi(C25)(OH)3
Si(OH)4の中間体同士、あるいはSi(CH3)O
1.5、SiO2の最終生成物同士の化学反応により図3の
シリコン酸化膜4が作成される。
On the other hand, silane is also subjected to a chemical reaction (Chemical formulas 1, 2, 3,
As a result of 4), an intermediate Si (OH) 4 and a final product SiO 2 are produced. This Si (C 2 H 5 ) (OH) 3 ,
Si (OH) 4 intermediates or Si (CH 3 ) O
1.5 , a silicon oxide film 4 of FIG. 3 is formed by a chemical reaction between the final products of SiO 2 .

【0079】又、ジエチルシランは、下記に示す酸化反
応(化13)、脱水重合反応(化14)の化学反応、シ
ランの化学反応(化1,2,3,4)が起こることで同
様に図3のシリコン酸化膜4が形成される。
Diethylsilane is also produced by the following chemical reaction of oxidation reaction (Chemical formula 13), dehydration polymerization reaction (Chemical formula 14), and chemical reaction of silane (Chemical formulas 1, 2, 3, and 4). The silicon oxide film 4 of FIG. 3 is formed.

【0080】[0080]

【化13】 Embedded image

【0081】[0081]

【化14】 Embedded image

【0082】なお、トリエチルシランについても同様
に、下記に示す酸化反応(化15)、脱水重合反応(化
16)の化学反応、シランの化学反応(化1,2,3,
4)が起こることで図3のシリコン酸化膜4が形成され
る。
Similarly, for triethylsilane, a chemical reaction of the following oxidation reaction (Chemical formula 15), a dehydration polymerization reaction (Chemical formula 16), and a chemical reaction of silane (Chemical formulas 1, 2, 3,
By the occurrence of 4), the silicon oxide film 4 of FIG. 3 is formed.

【0083】[0083]

【化15】 Embedded image

【0084】[0084]

【化16】 Embedded image

【0085】このように、モノエチルシラン、ジエチル
シラン、トリエチルシランから生成された図3のシリコ
ン酸化膜4も、優れた流動性を保持しているため、極微
細のアルミ配線間の埋め込みを可能としている。
As described above, since the silicon oxide film 4 of FIG. 3 formed from monoethylsilane, diethylsilane, and triethylsilane also has excellent fluidity, it can be embedded between extremely fine aluminum wirings. And

【0086】モノエチルシラン、ジエチルシランあるい
はトリエチルシランに過酸化水素水とシランを添加した
場合の本実施の形態3のシリコン酸化膜の分子構造は、
図9、図10及び図11に示すように、Si−O結合、
Si−OH結合及びSi−C25結合から構成されてい
る。この時のSi原子は、実施の形態1のHMO膜4
(図4)及び実施の形態2のシリコン酸化膜4(図6、
図7)のSi原子と比較してシリコン酸化膜分子構造内
に占める割合が少なくなっている。このため、分子構造
内にさらにミクロの空間が存在するようになり、シリコ
ン酸化膜全体の密度が低下することとなる。その結果、
本実施の形態3のシリコン酸化膜4は、実施の形態1の
HMO膜4あるいは実施の形態2のシリコン酸化膜4に
比べて、密度が低下することとなる。勿論、従来の技術
のシリコン酸化膜4p(図18)と比較しても密度が低
下していることが、実施の形態1,2と合わせても理解
できるであろう。
The molecular structure of the silicon oxide film of the third embodiment when hydrogen peroxide and silane are added to monoethylsilane, diethylsilane or triethylsilane is as follows:
As shown in FIG. 9, FIG. 10 and FIG.
Si-OH and a bond and Si-C 2 H 5 bond. At this time, the Si atoms are converted to the HMO film 4 of the first embodiment.
(FIG. 4) and the silicon oxide film 4 of the second embodiment (FIG. 6,
Compared with the Si atoms in FIG. 7), the proportion of the silicon atoms in the silicon oxide film molecular structure is smaller. For this reason, more microscopic spaces exist in the molecular structure, and the density of the entire silicon oxide film decreases. as a result,
The silicon oxide film 4 of the third embodiment has a lower density than the HMO film 4 of the first embodiment or the silicon oxide film 4 of the second embodiment. Of course, it can be understood that the density is lower than that of the silicon oxide film 4p (FIG. 18) of the related art, when combined with the first and second embodiments.

【0087】又、実施の形態1,2の実験結果から推測
すると図12に示すように、従来の技術のシリコン酸化
膜、本実施の形態3のシリコン酸化膜のそれぞれの比誘
電率は、従来の技術によるシリコン酸化膜の比誘電率
4.5であるのに対し、本実施の形態3によるシリコン
酸化膜は3.0程度が見込まれ、より一層比誘電率の低
下が図られるものと思われる。
As shown in FIG. 12, the relative dielectric constants of the conventional silicon oxide film and the silicon oxide film of the third embodiment are different from those of the conventional silicon oxide film. The silicon oxide film according to the third embodiment is expected to have a relative dielectric constant of about 3.0, while the relative dielectric constant of the silicon oxide film according to the above-described technique is 4.5, and the relative dielectric constant is expected to be further reduced. It is.

【0088】以上説明したように、本実施の形態3によ
るシリコン酸化膜の比誘電率は従来の技術のシリコン酸
化膜または実施の形態1,2のシリコン酸化膜に比べて
も、比誘電率の低下を図ることが可能となる。
As described above, the relative dielectric constant of the silicon oxide film according to the third embodiment is lower than that of the conventional silicon oxide film or the silicon oxide films of the first and second embodiments. It is possible to achieve a reduction.

【0089】このように、本実施の形態3の発明による
シリコン酸化膜は、モノエチルシラン、ジエチルシラン
またはトリエチルシランとシランと過酸化水素水との混
合ガス、あるいはモノエチルシラン、ジエチルシランま
たはトリエチルシランと過酸化水素水との混合ガスを用
いて低誘電率化の効果を得ることができる。また、金属
配線間の埋め込みを可能とし、優れた自己平坦化の特性
を保持することも可能である。
As described above, the silicon oxide film according to the third embodiment of the present invention is made of a mixed gas of monoethylsilane, diethylsilane or triethylsilane and silane and hydrogen peroxide, or monoethylsilane, diethylsilane or triethylsilane. An effect of lowering the dielectric constant can be obtained by using a mixed gas of silane and hydrogen peroxide. In addition, it is possible to embed between metal wirings and to maintain excellent self-planarization characteristics.

【0090】(実施の形態4)以上、実施の形態1,
2,3ではアルキル系シランを使用していたが、ビニル
シラン(SiH3(CH=CH2))を用いても同様に比
誘電率低下の効果を奏する。
(Embodiment 4) Embodiments 1 and 2
Alkyl-based silanes are used in Examples 2 and 3 , but vinyl silane (SiH 3 (CH = CH 2 )) also has the effect of lowering the relative dielectric constant.

【0091】以下、この発明の実施の形態4を、図に基
づき説明する。
Embodiment 4 of the present invention will be described below with reference to the drawings.

【0092】図13は、ビニルシランを用いてシリコン
酸化膜を形成した場合の分子構造を模式的に示す図であ
る。図14は、従来の技術のシリコン酸化膜と本実施の
形態4のシリコン酸化膜との比誘電率を表すグラフであ
る。
FIG. 13 is a diagram schematically showing a molecular structure when a silicon oxide film is formed using vinylsilane. FIG. 14 is a graph showing the relative dielectric constant of the silicon oxide film of the related art and the silicon oxide film of the fourth embodiment.

【0093】なお、本実施の形態4のシリコン酸化膜
は、実施の形態1のHMO膜4及び実施の形態2,3,
4のシリコン酸化膜4と同様に、実施の形態1の図1〜
図3で示す製造方法により半導体装置の製造を行う。こ
の場合の半導体装置の製造において異なる点は、実施の
形態1,2,3では原料としてアルキルシランを用いて
いたが、ビニルシランに変わったことのみである。
The silicon oxide film of the fourth embodiment is the same as the HMO film 4 of the first embodiment and the second and third embodiments.
As in the case of the silicon oxide film 4 of FIG.
A semiconductor device is manufactured by the manufacturing method shown in FIG. The difference in the manufacture of the semiconductor device in this case is that in the first, second, and third embodiments, alkylsilane is used as a raw material, but is changed to vinylsilane.

【0094】又、本実施の形態4においてシリコン酸化
膜を形成する条件(形成温度、形成圧力、ガス流量等)
は、実施の形態1,2,3と同じ条件であり、プラズマ
CVD法を用いている。ビニルシランに過酸化水素水と
シラン、あるいは過酸化水素水のみを添加した混合ガス
の化学反応によりシリコン酸化膜を作成することも同じ
である。
In the fourth embodiment, conditions for forming the silicon oxide film (forming temperature, forming pressure, gas flow rate, etc.)
Are the same as those in the first, second and third embodiments, and the plasma CVD method is used. The same applies to the case where a silicon oxide film is formed by a chemical reaction of a mixed gas obtained by adding hydrogen peroxide and silane or only hydrogen peroxide to vinyl silane.

【0095】以下、本実施の形態4の化学反応式を説明
する。
Hereinafter, the chemical reaction formula of Embodiment 4 will be described.

【0096】ビニルシランは、下記に示す酸化反応(化
17)、脱水重合反応(化18)の化学反応が起きるこ
とで、中間体Si(CH=CH2)(OH)3、最終生成
物Si(CH=CH2)(OH)3が生成される。
Vinyl silane is converted into an intermediate Si (CH = CH 2 ) (OH) 3 and a final product Si () by a chemical reaction of an oxidation reaction (Chem. 17) and a dehydration polymerization reaction (Chem. 18) shown below. CH = CH 2 ) (OH) 3 is produced.

【0097】[0097]

【化17】 Embedded image

【0098】[0098]

【化18】 Embedded image

【0099】一方、シランも化学反応(化1,2,3,
4)が起きることで、中間体Si(OH)4、最終生成
物SiO2が生成される。Si(CH=CH2)(OH)
3、Si(OH)4の中間体同士、Si(CH=CH2
(OH)3、SiO2の最終生成物同士の化学反応により
図3のシリコン酸化膜4が形成される。
On the other hand, silane is also chemically reacted (Chemical formulas 1, 2, 3,
When 4) occurs, an intermediate Si (OH) 4 and a final product SiO 2 are generated. Si (CH = CH 2) ( OH)
3, the intermediate bodies of Si (OH) 4, Si ( CH = CH 2)
The silicon oxide film 4 in FIG. 3 is formed by a chemical reaction between the final products of (OH) 3 and SiO 2 .

【0100】なお、ビニルシランから生成されたシリコ
ン酸化膜4は、優れた流動性を有しているため、極微細
なアルミ配線間の埋め込みを可能としている。
Since the silicon oxide film 4 formed from vinylsilane has excellent fluidity, it can be buried between very fine aluminum wirings.

【0101】ビニルシランに過酸化水素水とシランを添
加した場合の本実施の形態4のシリコン酸化膜4の分子
構造は、図13に示すように、Si−O結合、Si−O
H結合及びSi−(CH=CH2)結合から構成されて
いる。この時のSi原子は、実施の形態1のHMO膜4
(図4)及び実施の形態2,3のシリコン酸化膜(図
4、図6、図7、図9、図10、図11)のSi原子と
比較してシリコン酸化膜分子構造内に占める割合が少な
くなっている。このため、分子構造内にさらにミクロな
空間が存在するようになり、シリコン酸化膜全体の密度
が低下することとなる。その結果、本実施の形態4のシ
リコン酸化膜は実施の形態1のHMO膜及び実施の形態
2,3のシリコン酸化膜に比べて、密度が低下すること
となる。勿論、従来の技術のシリコン酸化膜4p(図1
8)と比較しても密度が低下していることが理解できる
であろう。
As shown in FIG. 13, the molecular structure of the silicon oxide film 4 according to the fourth embodiment in the case where hydrogen peroxide and silane are added to vinyl silane is as shown in FIG.
It is composed of an H bond and a Si— (CH = CH 2 ) bond. At this time, the Si atoms are converted to the HMO film 4 of the first embodiment.
(FIG. 4) and the proportion of the silicon oxide films of the second and third embodiments (FIGS. 4, 6, 7, 9, 10, and 11) in the silicon oxide film molecular structure as compared with the Si atoms. Is decreasing. For this reason, a more microscopic space exists in the molecular structure, and the density of the entire silicon oxide film decreases. As a result, the silicon oxide film of the fourth embodiment has a lower density than the HMO film of the first embodiment and the silicon oxide films of the second and third embodiments. Of course, the conventional silicon oxide film 4p (FIG. 1)
It can be understood that the density is reduced even when compared with 8).

【0102】このように、シリコン酸化膜の分子構造内
の密度が低下することで、比誘電率の低下を図ることが
可能となる。また、アルミ配線2間を本実施の形態4の
シリコン酸化膜4で埋めることができ、優れた自己平坦
化特性を実現することが可能となる。
As described above, since the density in the molecular structure of the silicon oxide film is reduced, the relative dielectric constant can be reduced. Further, the space between the aluminum wirings 2 can be filled with the silicon oxide film 4 of the fourth embodiment, and excellent self-planarization characteristics can be realized.

【0103】本実施の形態4の実験結果である図14に
示すように、従来の技術のシリコン酸化膜、本実施の形
態4のシリコン酸化膜のそれぞれの比誘電率は、従来の
技術によるシリコン酸化膜の比誘電率4.5であるのに
対し、本実施の形態4によるシリコン酸化膜は2.7で
あり、さらにより一層比誘電率の低下が図られている。
As shown in FIG. 14, which is an experimental result of the fourth embodiment, the relative dielectric constants of the conventional silicon oxide film and the silicon oxide film of the fourth embodiment are different from those of the conventional silicon oxide film. The relative permittivity of the oxide film is 4.5, while the relative permittivity of the silicon oxide film according to the fourth embodiment is 2.7, and the relative permittivity is further reduced.

【0104】以上説明したように、本実施の形態4によ
るシリコン酸化膜の比誘電率は従来の技術のシリコン酸
化膜または実施の形態1のHMO膜、実施の形態2,3
のシリコン酸化膜に比べて、比誘電率の低下を図ること
が可能となる。
As described above, the relative permittivity of the silicon oxide film according to the fourth embodiment is the same as that of the conventional silicon oxide film, the HMO film of the first embodiment, and the second and third embodiments.
It is possible to lower the relative dielectric constant as compared with the silicon oxide film.

【0105】このように、本実施の形態4の発明による
シリコン酸化膜は、ビニルシランとシランと過酸化水素
水との混合ガス、あるいはビニルシランと過酸化水素水
との混合ガスを用いて低誘電率化の効果を得ることがで
きる。また、金属配線間の埋め込みを可能とし、優れた
自己平坦化の特性を保持することも可能である。
As described above, the silicon oxide film according to the fourth embodiment of the present invention has a low dielectric constant using a mixed gas of vinyl silane, silane and hydrogen peroxide or a mixed gas of vinyl silane and hydrogen peroxide. The effect of conversion can be obtained. In addition, it is possible to embed between metal wirings and to maintain excellent self-planarization characteristics.

【0106】[0106]

【発明の効果】請求項1記載の発明によれば、炭素水素
基と結合したシリコン原子を含むシラン系ガスとシラン
と過酸化水素水の混合ガスあるいは炭化水素基と結合し
たシリコン原子を含むシラン系ガスと過酸化水素水の混
合ガスを用いて化学気相成長法により絶縁膜を形成する
ことで、誘電率が低く、かつ埋め込み特性がよく自己平
坦化特性の優れたシリコン酸化膜の形成方法を提供でき
るという効果がある。
According to the first aspect of the present invention, a silane-based gas containing a silicon atom bonded to a hydrocarbon group and a mixed gas of silane and hydrogen peroxide water or a silane gas containing a silicon atom bonded to a hydrocarbon group. Method of forming silicon oxide film with low dielectric constant, good burying characteristics and excellent self-planarization characteristics by forming insulating film by chemical vapor deposition using mixed gas of hydrogen-based gas and hydrogen peroxide solution There is an effect that can be provided.

【0107】請求項2記載の発明によれば、炭化水素基
をアルキル基とすることで、アルキル基と結合したシラ
ン系ガスを用いた化学気相成長方法でも、誘電率が低
く、かつ埋め込み特性がよく、自己平坦化特性の優れた
絶縁膜の形成方法を提供できるという効果がある。
According to the second aspect of the present invention, since the hydrocarbon group is an alkyl group, the dielectric constant is low and the filling characteristics are low even in a chemical vapor deposition method using a silane-based gas bonded to the alkyl group. And a method of forming an insulating film having excellent self-planarization characteristics can be provided.

【0108】請求項3記載の発明によれば、アルキル基
をメチル基、ジメチル基あるいはトリメチル基とするこ
とで、メチル基、ジメチル基あるいはトリメチル基と結
合したシラン系ガスを用いた化学気相成長方法でも、誘
電率が低く、かつ埋め込み特性がよく自己平坦化特性の
優れた絶縁膜の形成方法を提供できるという効果があ
る。
According to the third aspect of the present invention, the alkyl group is a methyl group, a dimethyl group or a trimethyl group, so that a chemical vapor deposition using a silane-based gas combined with a methyl group, a dimethyl group or a trimethyl group is performed. The method also provides an effect of providing a method of forming an insulating film having a low dielectric constant, good burying characteristics, and excellent self-planarization characteristics.

【0109】請求項4記載の発明によれば、アルキル基
をエチル基あるいはジエチル基あるいはトリエチル基と
することで、エチル基あるいはジエチル基あるいはトリ
エチル基と結合したシラン系ガスを用いた化学気相成長
法方法でも、誘電率が低く、かつ埋め込み特性がよく自
己平坦化特性の優れた絶縁膜の形成方法を提供できると
いう効果がある。
According to the fourth aspect of the present invention, the alkyl group is an ethyl group, a diethyl group or a triethyl group, so that chemical vapor deposition using a silane-based gas combined with an ethyl group, a diethyl group or a triethyl group is performed. The method also has the effect of providing a method for forming an insulating film having a low dielectric constant, good burying characteristics, and excellent self-planarization characteristics.

【0110】請求項5記載の発明によれば、炭化水素基
をビニル基とすることで、ビニル基と結合したシラン系
ガスを用いた化学気相成長方法でも、誘電率が低く、か
つ埋め込み特性がよく自己平坦化特性の優れた絶縁膜の
形成方法を提供できるという効果がある。
According to the fifth aspect of the present invention, since the hydrocarbon group is a vinyl group, the dielectric constant is low and the filling characteristics are low even in a chemical vapor deposition method using a silane-based gas bonded to the vinyl group. And a method of forming an insulating film having good self-planarization characteristics.

【0111】請求項6記載の発明によれば、絶縁膜形成
時の温度の範囲を−10〜60℃、絶縁膜形成時の圧力
の範囲を400〜2000mTorr、シランのガス流
量の範囲を0〜120sccm、炭化水素基と結合した
シリコン原子を含むシラン系ガスのガス流量の範囲を0
sccmより多く120sccm以下、過酸化水素水の
ガス流量の範囲を0.35〜0.85g/minとする
ことで、誘電率が低く、かつ埋め込み特性がよく自己平
坦化特性の優れた絶縁膜の形成方法を提供できるという
効果がある。
According to the sixth aspect of the present invention, the temperature range for forming the insulating film is -10 to 60 ° C., the pressure range for forming the insulating film is 400 to 2000 mTorr, and the gas flow rate range for silane is 0 to 6000 mTorr. The gas flow rate of the silane-based gas containing silicon atoms bonded to a hydrocarbon group is set to 0 sccm.
By setting the gas flow rate of the hydrogen peroxide solution to a range of 0.35 to 0.85 g / min from more than 120 sccm to less than 120 sccm, an insulating film having a low dielectric constant, excellent burying characteristics, and excellent self-planarization characteristics can be obtained. There is an effect that a forming method can be provided.

【0112】請求項7記載の発明によれば、半導体基板
と、半導体基板上に形成された多層の金属配線と、半導
体基板上に多層の金属配線間に形成される層間絶縁膜を
備え、層間絶縁膜を炭化水素基と結合したシリコン原子
を含むことで、層間絶縁膜内に空間ができるので、誘電
率が低くく、かつ金属配線間の埋め込み特性がよく自己
平坦化特性の優れた絶縁膜を有する半導体装置を提供で
きるという効果がある。
According to the seventh aspect of the present invention, the semiconductor device includes the semiconductor substrate, the multilayer metal wiring formed on the semiconductor substrate, and the interlayer insulating film formed between the multilayer metal wiring on the semiconductor substrate. Since the insulating film contains silicon atoms bonded to hydrocarbon groups, a space is created in the interlayer insulating film, so that the insulating film has a low dielectric constant, excellent filling characteristics between metal wirings, and excellent self-planarizing characteristics. There is an effect that a semiconductor device having the following can be provided.

【0113】請求項8記載の発明によれば、層間絶縁膜
を請求項1ないし6のいずれかに記載の半導体装置の絶
縁膜形成方法により形成することで、誘電率が低く、か
つ金属配線間の埋め込み特性がよく自己平坦化特性の優
れた絶縁膜を有する半導体装置を提供できるという効果
がある。
According to the eighth aspect of the present invention, by forming the interlayer insulating film by the method of forming an insulating film for a semiconductor device according to any one of the first to sixth aspects, the dielectric constant is low and the metal wiring is There is an effect that it is possible to provide a semiconductor device having an insulating film having good burying characteristics and excellent self-planarization characteristics.

【0114】請求項9記載の発明によれば、半導体基板
を準備する第1の工程と、半導体基板上に金属配線を形
成する第2の工程と、半導体基板上の金属配線を覆う絶
縁膜を形成する第3の工程とを備え、絶縁膜を請求項1
ないし6にいずれかに記載の半導体装置の絶縁膜形成方
法により形成することで、誘電率が低く、かつ金属配線
間の埋め込み特性がよく自己平坦化特性の優れた絶縁膜
を有する半導体装置の製造方法を提供できるという効果
がある。
According to the ninth aspect of the present invention, the first step of preparing a semiconductor substrate, the second step of forming a metal wiring on the semiconductor substrate, and the step of forming an insulating film covering the metal wiring on the semiconductor substrate are performed. A third step of forming an insulating film.
6. A semiconductor device having an insulating film having a low dielectric constant, a good burying property between metal wirings, and an excellent self-planarizing property by being formed by the method for forming an insulating film for a semiconductor device according to any one of the above items. There is an effect that a method can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1〜3による層間絶縁
膜の製造工程を模式的に示す断面図である。
FIG. 1 is a cross-sectional view schematically showing a manufacturing process of an interlayer insulating film according to Embodiments 1 to 3 of the present invention.

【図2】 この発明の実施の形態1〜3による層間絶縁
膜の製造工程を模式的に示す断面図である。
FIG. 2 is a cross sectional view schematically showing a step of manufacturing an interlayer insulating film according to Embodiments 1 to 3 of the present invention.

【図3】 この発明の実施の形態1〜3による層間絶縁
膜の製造工程を模式的に示す断面図である。
FIG. 3 is a cross-sectional view schematically showing a step of manufacturing an interlayer insulating film according to Embodiments 1 to 3 of the present invention.

【図4】 この発明の実施の形態1によるシリコン酸化
膜の分子構造を模式的に示した図である。
FIG. 4 is a diagram schematically showing a molecular structure of a silicon oxide film according to the first embodiment of the present invention.

【図5】 この発明の実施の形態1によるシリコン酸化
膜の比誘電率、及び従来の技術のシリコン酸化膜の比誘
電率の測定結果を示したグラフである。
FIG. 5 is a graph showing a measurement result of a relative dielectric constant of a silicon oxide film according to the first embodiment of the present invention and a relative dielectric constant of a conventional silicon oxide film.

【図6】 この発明の実施の形態2によるシリコン酸化
膜の分子構造を模式的に示した図である。
FIG. 6 is a diagram schematically showing a molecular structure of a silicon oxide film according to a second embodiment of the present invention.

【図7】 この発明の実施の形態2によるシリコン酸化
膜の分子構造を模式的に示した図である。
FIG. 7 is a diagram schematically showing a molecular structure of a silicon oxide film according to a second embodiment of the present invention.

【図8】 この発明の実施の形態2によるシリコン酸化
膜の比誘電率、及び従来の技術のシリコン酸化膜の比誘
電率の測定結果を示したグラフである。
FIG. 8 is a graph showing a measurement result of a relative dielectric constant of a silicon oxide film according to a second embodiment of the present invention and a relative dielectric constant of a conventional silicon oxide film.

【図9】 この発明の実施の形態3によるシリコン酸化
膜の分子構造を模式的に示した図である。
FIG. 9 is a diagram schematically showing a molecular structure of a silicon oxide film according to a third embodiment of the present invention.

【図10】 この発明の実施の形態3によるシリコン酸
化膜の分子構造を模式的に示した図である。
FIG. 10 is a diagram schematically showing a molecular structure of a silicon oxide film according to a third embodiment of the present invention.

【図11】 この発明の実施の形態3によるシリコン酸
化膜の分子構造を模式的に示した図である。
FIG. 11 schematically shows a molecular structure of a silicon oxide film according to a third embodiment of the present invention.

【図12】 この発明の実施の形態3によるシリコン酸
化膜の比誘電率の見込み値、及び従来の技術のシリコン
酸化膜の比誘電率の測定結果を示したグラフである。
FIG. 12 is a graph showing an expected value of a relative dielectric constant of a silicon oxide film according to a third embodiment of the present invention, and a measurement result of a relative dielectric constant of a silicon oxide film of a conventional technique.

【図13】 この発明の実施の形態4によるシリコン酸
化膜の分子構造を模式的に示した図である。
FIG. 13 is a diagram schematically showing a molecular structure of a silicon oxide film according to a fourth embodiment of the present invention.

【図14】 この発明の実施の形態4によるシリコン酸
化膜の比誘電率、及び従来の技術のシリコン酸化膜の比
誘電率の測定結果を示したグラフである。
FIG. 14 is a graph showing a measurement result of a relative dielectric constant of a silicon oxide film according to a fourth embodiment of the present invention and a relative dielectric constant of a conventional silicon oxide film.

【図15】 従来の層間絶縁膜の製造工程を模式的に示
す断面図である。
FIG. 15 is a cross-sectional view schematically showing a manufacturing process of a conventional interlayer insulating film.

【図16】 従来の層間絶縁膜の製造工程を模式的に示
す断面図である。
FIG. 16 is a cross-sectional view schematically showing a conventional process of manufacturing an interlayer insulating film.

【図17】 従来の層間絶縁膜の製造工程を模式的に示
す断面図である。
FIG. 17 is a cross-sectional view schematically showing a conventional process of manufacturing an interlayer insulating film.

【図18】 従来のシリコン酸化膜の分子構造を模式的
に示した図である。
FIG. 18 is a diagram schematically showing a molecular structure of a conventional silicon oxide film.

【符号の説明】[Explanation of symbols]

1 シリコン基板、2 アルミ配線、3,5 プラズマ
酸化膜、4 シリコン酸化膜、6 層間絶縁膜。
1 silicon substrate, 2 aluminum wiring, 3,5 plasma oxide film, 4 silicon oxide film, 6 interlayer insulating film.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置の絶縁膜形成方法であって、 炭化水素基と結合したシリコン原子を含むシラン系ガス
と過酸化水素水の混合ガスまたは前記炭化水素基と結合
したシリコン原子を含むシラン系ガスとシランと過酸化
水素水の混合ガスを用いて化学気相成長法により絶縁膜
を形成する、半導体装置の絶縁膜形成方法。
1. A method for forming an insulating film for a semiconductor device, comprising: a mixed gas of a silane-based gas containing silicon atoms bonded to a hydrocarbon group and a hydrogen peroxide solution, or a silane containing silicon atoms bonded to the hydrocarbon group. An insulating film forming method for a semiconductor device, wherein an insulating film is formed by a chemical vapor deposition method using a mixed gas of a base gas, silane, and hydrogen peroxide.
【請求項2】 前記炭化水素基はアルキル基であること
を特徴とする、請求項1記載の半導体装置の絶縁膜形成
方法。
2. The method according to claim 1, wherein the hydrocarbon group is an alkyl group.
【請求項3】 前記アルキル基はメチル基あるいはジメ
チル基あるいはトリメチル基であることを特徴とする、
請求項2記載の半導体装置の絶縁膜形成方法。
3. The method according to claim 1, wherein the alkyl group is a methyl group, a dimethyl group, or a trimethyl group.
The method for forming an insulating film of a semiconductor device according to claim 2.
【請求項4】 前記アルキル基はエチル基あるいはジエ
チル基あるいはトリエチル基であることを特徴とする、
請求項2記載の半導体装置の絶縁膜形成方法。
4. The method according to claim 1, wherein the alkyl group is an ethyl group, a diethyl group, or a triethyl group.
The method for forming an insulating film of a semiconductor device according to claim 2.
【請求項5】 前記炭化水素基はビニル基であることを
特徴とする、請求項1記載の半導体装置の絶縁膜形成方
法。
5. The method according to claim 1, wherein the hydrocarbon group is a vinyl group.
【請求項6】 前記絶縁膜の形成時の温度の範囲は−1
0〜60℃、前記絶縁膜の形成時の圧力の範囲は400
〜2000mTorr、前記シランのガス流量の範囲は
0〜120sccm、前記炭化水素基と結合したシリコ
ン原子を含むシラン系ガスのガス流量の範囲は0scc
mより多く120sccm以下、前記過酸化水素水のガ
ス流量の範囲は0.35〜0.85g/minであるこ
とを特徴とする、請求項1ないし5のいずれかに記載の
半導体装置の絶縁膜形成方法。
6. A temperature range for forming the insulating film is -1.
0 to 60 ° C., the pressure range for forming the insulating film is 400
2,000 mTorr, the gas flow rate range of the silane is 0-120 sccm, and the gas flow rate range of the silane-based gas containing silicon atoms bonded to the hydrocarbon group is 0 scc.
6. The insulating film according to claim 1, wherein the gas flow rate of the hydrogen peroxide solution is in the range of 0.35 to 0.85 g / min. Forming method.
【請求項7】 半導体基板と、 前記半導体基板上に形成された多層の金属配線と、 前記半導体基板上の前記多層の金属配線間に形成される
層間絶縁膜とを備え、 前記層間絶縁膜は炭化水素基と結合したシリコン原子を
含むことを特徴とする、半導体装置。
7. A semiconductor substrate, comprising: a multi-layered metal wiring formed on the semiconductor substrate; and an interlayer insulating film formed between the multi-layered metal wirings on the semiconductor substrate. A semiconductor device comprising a silicon atom bonded to a hydrocarbon group.
【請求項8】 前記層間絶縁膜は請求項1ないし6のい
ずれかに記載の半導体装置の絶縁膜形成方法により形成
されることを特徴とする、請求項7記載の半導体装置。
8. The semiconductor device according to claim 7, wherein said interlayer insulating film is formed by the method for forming an insulating film of a semiconductor device according to claim 1.
【請求項9】 半導体基板を準備する第1の工程と、 前記半導体基板上に金属配線を形成する第2の工程と、 前記半導体基板上の前記金属配線を覆う絶縁膜を形成す
る第3の工程とを備え、 前記絶縁膜は請求項1ないし6のいずれかに記載の半導
体装置の絶縁膜形成方法により形成されることを特徴と
する、半導体装置の製造方法。
9. A first step of preparing a semiconductor substrate, a second step of forming a metal wiring on the semiconductor substrate, and a third step of forming an insulating film covering the metal wiring on the semiconductor substrate. 7. A method for manufacturing a semiconductor device, comprising: forming the insulating film by the method for forming an insulating film for a semiconductor device according to claim 1.
JP4369697A 1997-02-27 1997-02-27 Semiconductor device, method and apparatus for manufacture thereof and method of forming insulation film of semiconductor device Pending JPH10242143A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4369697A JPH10242143A (en) 1997-02-27 1997-02-27 Semiconductor device, method and apparatus for manufacture thereof and method of forming insulation film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4369697A JPH10242143A (en) 1997-02-27 1997-02-27 Semiconductor device, method and apparatus for manufacture thereof and method of forming insulation film of semiconductor device

Publications (1)

Publication Number Publication Date
JPH10242143A true JPH10242143A (en) 1998-09-11

Family

ID=12671004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4369697A Pending JPH10242143A (en) 1997-02-27 1997-02-27 Semiconductor device, method and apparatus for manufacture thereof and method of forming insulation film of semiconductor device

Country Status (1)

Country Link
JP (1) JPH10242143A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
JP2001168193A (en) * 1999-10-22 2001-06-22 Lsi Logic Corp LOW k DIELECTRIC COMPOSITE MATERIAL LAYER FOR INTEGRATED CIRCUIT STRUCTURE THAT OFFERS VOID-FREE LOW k DIELECTRIC MATERIAL BETWEEN METAL LINES WHILE RELAXING VIA POISONING
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6943127B2 (en) 2001-06-18 2005-09-13 Applied Materials Inc. CVD plasma assisted lower dielectric constant SICOH film
US7060323B2 (en) 1996-08-29 2006-06-13 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
WO2006088015A1 (en) * 2005-02-18 2006-08-24 Nec Corporation Method for forming organosilicon film, semiconductor device having such organosilicon film and method for manufacturing same
JP2009542011A (en) * 2006-06-22 2009-11-26 アプライド マテリアルズ インコーポレイテッド Dielectric deposition process and etchback process for bottom-up gap filling
JP2010103495A (en) * 2008-09-29 2010-05-06 Adeka Corp Semiconductor device, and apparatus and method for manufacturing the same
US7902549B2 (en) 2002-05-17 2011-03-08 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JP2011071555A (en) * 1999-06-22 2011-04-07 Applied Materials Inc Formation of liquid-like silica layer by reaction of organosilicon compound and hydroxyl forming compound
JP2013074237A (en) * 2011-09-29 2013-04-22 Tokyo Electron Ltd Method of forming silicon oxide film, and forming method and device therefor
WO2022230944A1 (en) * 2021-04-29 2022-11-03 東ソー株式会社 Planarizing film manufacturing method, planarizing film material, and planarizing film

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060323B2 (en) 1996-08-29 2006-06-13 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US6593655B1 (en) 1998-05-29 2003-07-15 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
JP2011071555A (en) * 1999-06-22 2011-04-07 Applied Materials Inc Formation of liquid-like silica layer by reaction of organosilicon compound and hydroxyl forming compound
JP2001168193A (en) * 1999-10-22 2001-06-22 Lsi Logic Corp LOW k DIELECTRIC COMPOSITE MATERIAL LAYER FOR INTEGRATED CIRCUIT STRUCTURE THAT OFFERS VOID-FREE LOW k DIELECTRIC MATERIAL BETWEEN METAL LINES WHILE RELAXING VIA POISONING
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US7153787B2 (en) 2001-06-18 2006-12-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant SICOH film
US6943127B2 (en) 2001-06-18 2005-09-13 Applied Materials Inc. CVD plasma assisted lower dielectric constant SICOH film
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US7902549B2 (en) 2002-05-17 2011-03-08 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
WO2006088015A1 (en) * 2005-02-18 2006-08-24 Nec Corporation Method for forming organosilicon film, semiconductor device having such organosilicon film and method for manufacturing same
JPWO2006088015A1 (en) * 2005-02-18 2008-07-03 日本電気株式会社 Method for forming organic silicon film, semiconductor device having organic silicon film, and method for manufacturing the same
US8084294B2 (en) 2005-02-18 2011-12-27 Nec Corporation Method of fabricating organic silicon film, semiconductor device including the same, and method of fabricating the semiconductor device
JP4900239B2 (en) * 2005-02-18 2012-03-21 日本電気株式会社 Method for forming organic silicon film, semiconductor device having organic silicon film, and method for manufacturing the same
JP2009542011A (en) * 2006-06-22 2009-11-26 アプライド マテリアルズ インコーポレイテッド Dielectric deposition process and etchback process for bottom-up gap filling
JP2010103495A (en) * 2008-09-29 2010-05-06 Adeka Corp Semiconductor device, and apparatus and method for manufacturing the same
JP2013074237A (en) * 2011-09-29 2013-04-22 Tokyo Electron Ltd Method of forming silicon oxide film, and forming method and device therefor
WO2022230944A1 (en) * 2021-04-29 2022-11-03 東ソー株式会社 Planarizing film manufacturing method, planarizing film material, and planarizing film

Similar Documents

Publication Publication Date Title
US6124641A (en) Semiconductor device organic insulator film
KR100259314B1 (en) Method of manufacturing semiconductor device
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
US6737746B2 (en) Semiconductor device containing copper diffusion preventive film of silicon carbide
JP3432783B2 (en) Low dielectric constant multiple carbon-containing silicon oxide dielectrics for integrated circuit structures
JPH10242143A (en) Semiconductor device, method and apparatus for manufacture thereof and method of forming insulation film of semiconductor device
JP3515074B2 (en) Low-κ dielectric inorganic / organic hybrid film and method for producing the same
KR101327640B1 (en) Method for forming a dielectric film and novel precursors for implementing said method
US6245665B1 (en) Semiconductor device and method of fabricating the same
JPH04167429A (en) Semiconductor device and its manufacture
KR20010051102A (en) Capping layer for extreme low dielectric constant films
JP2004507103A (en) Method and structure for bonding MSQ material to liner oxide
US7029723B2 (en) Forming chemical vapor depositable low dielectric constant layers
US20060180900A1 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
US11631735B2 (en) Semiconductor device with flowable layer
JP3789501B2 (en) Method for manufacturing insulating film structure used in semiconductor device
JP2000058641A (en) Semiconductor device, manufacture thereof, and method for forming interlayer insulating film
KR0149468B1 (en) A method for forming a semiconductor device
JP2002134610A (en) Method for manufacturing semiconductor device
JP3315907B2 (en) Method for manufacturing semiconductor device
JPH09293716A (en) Forming method of insulating film containing fluorine
TW202209628A (en) Semiconductor device with boron nitride layer and method for fabricating the same
KR20230087074A (en) Precursor for low-k silicon-containing film deposition, deposition method of low-k silicon-containing film and semiconductor device of the same
JPH098033A (en) Formation of insulation film
KR20000000923A (en) Insulating material for forming interlayer dielectric of semiconductor devices

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040309

Free format text: JAPANESE INTERMEDIATE CODE: A02