JPH10239708A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JPH10239708A
JPH10239708A JP4669197A JP4669197A JPH10239708A JP H10239708 A JPH10239708 A JP H10239708A JP 4669197 A JP4669197 A JP 4669197A JP 4669197 A JP4669197 A JP 4669197A JP H10239708 A JPH10239708 A JP H10239708A
Authority
JP
Japan
Prior art keywords
thin film
liquid crystal
transistor
signal line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4669197A
Other languages
Japanese (ja)
Other versions
JP3816623B2 (en
Inventor
Yasuyuki Hanazawa
康行 花澤
Yoshiaki Aoki
良朗 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4669197A priority Critical patent/JP3816623B2/en
Publication of JPH10239708A publication Critical patent/JPH10239708A/en
Application granted granted Critical
Publication of JP3816623B2 publication Critical patent/JP3816623B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain an active matrix type liquid crystal display device that has high display quality and a sufficient aperture rate, by forming a 1st thin film transistor below a signal line. SOLUTION: On a substrate, 1st and 2nd thin film transistors 50 and 53, which are connected to each other in series are formed at the intersection part of a scanning line 40A and a signal line 52A in one corner of a display area 30. The drain electrode 51 of the 1st transistor 50 is connected to the signal line 52A. The source electrode of the 2nd transistor 53 is connected to a pixel electrode 55. The source area of the 1st transistor 50 and the drain area of the 2nd transistor 53 are connected to a common electrode 56 so that their channel directions are orthogonal to each other. The channel length of the 1st transistor 50 is formed below the signal line 52A along its length direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、薄膜トランジス
タ(Thin Film Transistor,TFTとも称する)をスイ
ツチング素子として信号線と表示画素電極との間に接続
して構成されたアクティブマトリクス型液晶表示装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device in which thin film transistors (also referred to as TFTs) are connected as switching elements between signal lines and display pixel electrodes.

【0002】[0002]

【従来の技術】近年、高密度かつ大容量でありながら高
機能、高精細な表示が得られる液晶表示装置の実用化が
進められている。この液晶表示装置には各種方式がある
が、中でも隣接画素間のクロストークが小さく、高コン
トラストの表示が得られ、透過型表示が可能かつ大面積
化も容易などの理由から、互いに交差する方向に設けら
れた複数本の走査線と複数本の信号線により区画された
複数個の領域に薄膜トランジスタをスイッチング素子と
して画素電極がマトリクス状に設けられたアレイ基板を
備えるアクティブマトリクス型液晶表示装置が多く用い
られている。
2. Description of the Related Art In recent years, a liquid crystal display device capable of obtaining a high-performance and high-definition display while having a high density and a large capacity has been put into practical use. There are various types of liquid crystal display devices. Among them, the directions intersecting each other are selected because the crosstalk between adjacent pixels is small, a high-contrast display is obtained, a transmissive display is possible, and a large area is easily achieved. Many active matrix type liquid crystal display devices include an array substrate in which pixel electrodes are provided in a matrix in a plurality of regions defined by a plurality of scanning lines and a plurality of signal lines provided in a plurality of regions by using thin film transistors as switching elements. Used.

【0003】また近年、移動度の大きいポリシリコンを
用いて駆動回路を基板上に一体化する試みがなされてい
る。ポリシリコンを用いる場合はアレイ基板の製造工程
において通常600℃以上の高温になることや、薄膜ト
ランジスタのソース電極やドレイン電極をゲート電極を
用いて自己整合的に不純物注入を行って形成するため、
トップゲート型のトランジスタ構造が用いられている。
In recent years, attempts have been made to integrate a drive circuit on a substrate using polysilicon having high mobility. In the case of using polysilicon, since the temperature of the array substrate is usually higher than 600 ° C. in the manufacturing process, and the source and drain electrodes of the thin film transistor are formed by self-aligned impurity implantation using the gate electrode,
A top-gate transistor structure is used.

【0004】[0004]

【発明が解決しようとする課題】このような、移動度の
大きいポリシリコンを用いて液晶表示装置を構成する場
合、表示画素電極に接続された薄膜トランジスタも移動
度が大きいことから、表示画素電極に接続された補助容
量素子を充電するためのオン電流が大きくなり、画素電
極に接続された薄膜トランジスタのサイズを小さく出来
る。しかし、画素電極に接続された薄膜トランジスタの
サイズの小型化に伴いオフ電流も増加し、クロストーク
の発生や表示輝度が画面上で不均一になるなどといった
表示不良が発生する。
When a liquid crystal display device is constructed using such high mobility polysilicon, the mobility of the thin film transistor connected to the display pixel electrode is high. The ON current for charging the connected auxiliary capacitance element increases, and the size of the thin film transistor connected to the pixel electrode can be reduced. However, with a reduction in the size of the thin film transistor connected to the pixel electrode, the off-current also increases, and display defects such as occurrence of crosstalk and uneven display luminance on a screen occur.

【0005】これを解決するために、例えば特許出願公
開公報昭62−245222号に開示されたように、画
素電極に対して薄膜トランジスタを直列に2個またはそ
れ以上接続した構成を用いることが知られている。この
ように直列に接続される薄膜トランジスタ素子数が多く
なればオフ電流を少なくすることができ、上記のような
表示品位の劣化を抑えることが出来る。
In order to solve this problem, it is known to use a configuration in which two or more thin film transistors are connected in series to a pixel electrode, as disclosed in, for example, Japanese Patent Application Publication No. 62-245222. ing. If the number of thin film transistors connected in series increases as described above, the off-state current can be reduced, and the deterioration of display quality as described above can be suppressed.

【0006】しかし、この公知の構成では複数の薄膜ト
ランジスタをいずれも走査線と信号線によって囲まれた
部分に形成するのでその分だけ画素電極の面積が少なく
なり、十分な開口率を得ることが難しくなる。
However, in this known configuration, since a plurality of thin film transistors are formed in a portion surrounded by the scanning lines and the signal lines, the area of the pixel electrode is reduced by that amount, and it is difficult to obtain a sufficient aperture ratio. Become.

【0007】また、ポリシリコン膜はガラス基板上に堆
積されたアモルファスシリコン膜をレーザースキヤン等
の方法で加熱して結晶化して形成されるが、この時、レ
ーザーによってスキャンされて結晶化された部分と、次
のレーザースキャンにより結晶化された部分との間に十
分に結晶化されない領域が残り、このようなポリシリコ
ン膜を用いて薄膜トランジスタを形成した場合、その特
性にばらつきが生じることがある。そこで、この発明
は、高い表示品位を有すると共に十分な開口率を有する
アクティブマトリクス型液晶表示装置を提供することを
目的とする。
The polysilicon film is formed by heating an amorphous silicon film deposited on a glass substrate by a method such as laser scanning and crystallizing the amorphous silicon film. At this time, a portion scanned and crystallized by a laser is used. In addition, a region that is not sufficiently crystallized remains between a portion crystallized by the next laser scan and a portion crystallized by the next laser scan. When a thin film transistor is formed using such a polysilicon film, the characteristics may be varied. Therefore, an object of the present invention is to provide an active matrix liquid crystal display device having a high display quality and a sufficient aperture ratio.

【0008】[0008]

【課題を解決するための手段】この発明のアクティブマ
トリクス型液晶表示装置は、絶縁基板上に形成された複
数本の走査線と、この複数本の走査線と交差して形成さ
れた複数本の信号線と、前記走査線と信号線の交点のそ
れぞれに形成された複数個の薄膜トランジスタと、前記
走査線と信号線とにより区画された領域内にそれぞれ形
成され前記薄膜トランジスタと接続された複数の画素電
極とが設けられてなるアレイ基板を備えるアクテイブマ
トリクス型液晶表示装置において、前記走査線と信号線
の交点のそれぞれには、走査線に接続されたゲート電極
と信号線に接続されたドレイン電極と前記信号線の長手
方向にチャネル長を有する第1の薄膜トランジスタと、
前記走査線に接続されたゲート電極と第1の薄膜トラン
ジスタのソース電極に接続されたドレイン電極と前記画
素電極に接続されたソース電極と前記走査線の長手方向
にチャネル長を有する第2の薄膜トランジスタとを少な
くとも具備し、前記第1の薄膜トランジスタは前記信号
線の下方に形成されていることを特徴として構成され
る。
An active matrix type liquid crystal display device according to the present invention comprises a plurality of scanning lines formed on an insulating substrate and a plurality of scanning lines formed crossing the plurality of scanning lines. A signal line, a plurality of thin film transistors formed at respective intersections of the scanning lines and the signal lines, and a plurality of pixels formed respectively in regions defined by the scanning lines and the signal lines and connected to the thin film transistors In an active matrix liquid crystal display device including an array substrate provided with electrodes, at each intersection of the scanning line and the signal line, a gate electrode connected to the scanning line and a drain electrode connected to the signal line are provided. A first thin film transistor having a channel length in a longitudinal direction of the signal line;
A gate electrode connected to the scanning line, a drain electrode connected to the source electrode of the first thin film transistor, a source electrode connected to the pixel electrode, a second thin film transistor having a channel length in the longitudinal direction of the scanning line, And the first thin film transistor is formed below the signal line.

【0009】上記の構成により信号線と画素電極との間
に第1、第2の薄膜トランジスタが互いに交差する方向
に配列されかつ直列に接続されるので、薄膜トランジス
タが形成されるポリシリコン膜中に形成される結晶欠陥
の分布に製造工程に起因する方向性があっても、形成さ
れる薄膜トランジスタの特性のバラツキが特定の方向に
生じることがなく、また、第1の薄膜トランジスタのチ
ャネル長が信号線の長手方向に沿ってこの信号線の下方
に形成されるので、開口率を損なうことなく設計段階で
この第1の薄膜トランジスタのチャネル長を自由に設定
できる。
With the above structure, the first and second thin film transistors are arranged between the signal line and the pixel electrode in a direction crossing each other and connected in series, so that the first and second thin film transistors are formed in the polysilicon film on which the thin film transistors are formed. Even if the distribution of crystal defects to be formed has directionality due to the manufacturing process, variations in the characteristics of the formed thin film transistor do not occur in a specific direction, and the channel length of the first thin film transistor is reduced by the signal line. Since it is formed below the signal line along the longitudinal direction, the channel length of the first thin film transistor can be freely set at the design stage without impairing the aperture ratio.

【0010】[0010]

【発明の実施の形態】以下、この発明の第1の実施の形
態について図面を参照して説明する。図1に本発明の1
実施例のアクティブマトリクス型液晶表示装置の平面図
を示し、図2に図1の一点鎖線ABCDに沿って切断し
た断面図を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to the drawings. FIG.
FIG. 2 is a plan view of the active matrix type liquid crystal display device of the embodiment, and FIG. 2 is a cross-sectional view taken along a dashed line ABCD of FIG.

【0011】図1、図2において、ガラス基板59上に
て走査線40A、40Bに対して信号線52A、52B
がほぼ直角に交わるように配置され、その内側に画素電
極55が配置されて1画素分の表示領域30が形成され
る。
1 and 2, signal lines 52A and 52B are formed on a glass substrate 59 with respect to scanning lines 40A and 40B.
Are arranged so as to intersect substantially at a right angle, and the pixel electrode 55 is arranged inside thereof so that the display region 30 for one pixel is formed.

【0012】この表示領域30の対角線上の一方の隅に
おける走査線40Aと信号線52Aとの交点部分の基板
59上には互いに直列に接続された第1、第2の薄膜ト
ランジスタ50、53が形成される。
First and second thin film transistors 50 and 53 connected in series with each other are formed on the substrate 59 at the intersection of the scanning line 40A and the signal line 52A at one diagonal corner of the display area 30. Is done.

【0013】この第1、第2の薄膜トランジスタ50、
53はスイッチング素子として用いられるもので、第1
の薄膜トランジスタ50のドレイン電極51は接続線5
1aを介して信号線52Aと接続される。一方、第2の
薄膜トランジスタ53のソース電極54は接続線54a
を介して画素電極55に接続されている。更に、第1の
薄膜トランジスタ50のソース領域と第2の薄膜トラン
ジスタ53のドレイン領域とはそれぞれのチャネル方向
を直交させるようにして共通の電極56で接続されてい
る。
The first and second thin film transistors 50,
53 is used as a switching element.
The drain electrode 51 of the thin film transistor 50 is connected to the connection line 5.
Connected to signal line 52A via 1a. On the other hand, the source electrode 54 of the second thin film transistor 53 is connected to the connection line 54a.
Is connected to the pixel electrode 55 through the. Further, the source region of the first thin film transistor 50 and the drain region of the second thin film transistor 53 are connected by a common electrode 56 so that their respective channel directions are orthogonal to each other.

【0014】すなわち、第1の薄膜トランジスタ50の
チャネル長の方向は信号線52Aの長手方向と一致する
ように形成され、他方の第2の薄膜トランジスタ53の
チヤネル長方向は信号線52Aと直交する走査線40A
の長手方向と一致するように形成される。かつ、第1、
第2の薄膜トランジスタ50、53は互いに直列に接続
され、それぞれ共通のゲート線57およびこれから直角
に突出された突出部57aにより駆動される。
That is, the channel length direction of the first thin film transistor 50 is formed so as to match the longitudinal direction of the signal line 52A, and the channel length direction of the other second thin film transistor 53 is the scanning line orthogonal to the signal line 52A. 40A
Is formed so as to coincide with the longitudinal direction. And the first,
The second thin film transistors 50 and 53 are connected in series with each other, and are driven by a common gate line 57 and a projecting portion 57a projecting at a right angle from the common gate line 57.

【0015】また、表示領域30の対角線上の他方の隅
における走査線40Bと信号線52Bとの交点部分の基
板59上には、コンタクトホール78を介して補助容量
素子20Bが画素電極55と接続されるように形成され
る。
On the substrate 59 at the intersection of the scanning line 40B and the signal line 52B at the other diagonal corner of the display area 30, the auxiliary capacitance element 20B is connected to the pixel electrode 55 through the contact hole 78. It is formed as follows.

【0016】この補助容量素子20Bの構造は走査線4
0Aに関連して形成された他の補助容量素子20Aと同
じであり、その断面は図1中の線CDに沿って切断して
示されている。補助容量素子20Aは図1に示されてい
るように、下部電極61と上部電極64との間にシリコ
ン酸化膜62を誘電体として形成され、電極71から接
続線71aを介して画素電極55に隣接する画素電極5
6に接続される。
The structure of the auxiliary capacitance element 20B is as follows.
It is the same as the other auxiliary capacitance element 20A formed in relation to 0A, and its cross section is shown cut along the line CD in FIG. As shown in FIG. 1, the auxiliary capacitance element 20A is formed between the lower electrode 61 and the upper electrode 64 using a silicon oxide film 62 as a dielectric, and is connected from the electrode 71 to the pixel electrode 55 via the connection line 71a. Adjacent pixel electrode 5
6 is connected.

【0017】この実施例のアクティブマトリクス型液晶
表示装置では、以上のような構成を有する表示領域をガ
ラス基板59上に形成するとともに、この表示領域を駆
動する駆動回路部分も同じガラス基板59上に形成する
ことができる。
In the active matrix type liquid crystal display device of this embodiment, the display area having the above-described structure is formed on the glass substrate 59, and the drive circuit for driving this display area is also formed on the same glass substrate 59. Can be formed.

【0018】この駆動回路の一部が、ここではNチャネ
ル型の薄膜トランジスタ67とPチャネル型の薄膜トラ
ンジスタ70とが直列に接続された構成として示されて
いる。薄膜トランジスタ67、70のゲート電極66、
65がそれぞれゲート酸化膜62を挟んでチャネル領域
67a,70aに対応する部分に形成され、トランジス
タ67のソース電極68、ドレイン電極69とチャネル
領域67aとの間にはLDD(lightly doped drain )
領域74e,74fが形成されている。
A part of this driving circuit is shown here as a configuration in which an N-channel thin film transistor 67 and a P-channel thin film transistor 70 are connected in series. The gate electrodes 66 of the thin film transistors 67 and 70,
65 are formed at portions corresponding to the channel regions 67a and 70a with the gate oxide film 62 interposed therebetween, and LDD (lightly doped drain) is formed between the source electrode 68 and the drain electrode 69 of the transistor 67 and the channel region 67a.
Regions 74e and 74f are formed.

【0019】薄膜トランジスタ67、70のドレイン、
ソース電極69、73の間は接続線69aを介して接続
され、トランジスタ70のドレイン電極72は接続線7
2aを介して図示しないが例えば走査線40Aに接続さ
れ、トランジスタ67のソース電極68は図示しないが
電源端子に接続される。
Drains of the thin film transistors 67 and 70,
The source electrodes 69 and 73 are connected via a connection line 69a, and the drain electrode 72 of the transistor 70 is connected to the connection line 7a.
Although not shown, the transistor 67 is connected to the scanning line 40A, for example, and the source electrode 68 of the transistor 67 is connected to a power supply terminal (not shown).

【0020】このような構成にすることにより、ガラス
基板59上に堆積されたアモルファスシリコン膜を結晶
化処理してポリシリコンを形成する時に発生するレーザ
ースキヤン方向に沿つて生じる未結晶化部分が原因とな
るトランジスタ特性のばらつきを低減することが出来
る。
With such a structure, the amorphous silicon film deposited on the glass substrate 59 is crystallized to form polysilicon, and the uncrystallized portion generated along the laser scanning direction is generated. , A variation in transistor characteristics can be reduced.

【0021】また、2つの薄膜トランジスタ50、53
のうちの一方のトランジスタ50は、信号線52Aとゲ
ート線40Aの交点、すなわち走査線40Aの真下がチ
ャネル領域になるように形成されている。このように、
配線交差部分にトランジスタ67、70の一方を作り込
むことにより、薄膜トランジスタを複数個直列に接続し
て形成しても開口率をその分だけ高めることができ、高
い開口率が得られる。
The two thin film transistors 50 and 53
One of the transistors 50 is formed such that an intersection of the signal line 52A and the gate line 40A, that is, a region immediately below the scanning line 40A is a channel region. in this way,
By forming one of the transistors 67 and 70 at the wiring intersection, even if a plurality of thin film transistors are connected in series, the aperture ratio can be increased by that amount, and a high aperture ratio can be obtained.

【0022】また、画素電極に対して薄膜トランジスタ
を複数個直列に接続するため、オフ電流も低減でき、高
い表示品位のアクティブマトリクス型液晶表示装置が得
られる。
Further, since a plurality of thin film transistors are connected in series to the pixel electrode, off current can be reduced, and an active matrix type liquid crystal display device with high display quality can be obtained.

【0023】次に図1、図2に示した実施例構成を有す
るアクティブマトリクス型液晶表示装置の製造方法を図
3および図4も参照して詳細に説明する。まず、図3
(a)において、高歪点ガラスや石英ガラスなどで形成
された透光性絶縁性基板59上にCVD法などによりア
モルファス−シリコン(a−Sl)膜10を50nm程
度被着する。これを450℃で1時間炉アニールを行っ
た後、アモルファス−シリコン(a−Sl)膜49に線
状のXeClエキシマレーザをこの線と直交方向にスキ
ャン照射し、アモルファス−シリコン(a−Sl)を多
結晶化し、ポリシリコン膜を形成する。
Next, a method of manufacturing the active matrix type liquid crystal display device having the structure shown in FIGS. 1 and 2 will be described in detail with reference to FIGS. First, FIG.
3A, an amorphous-silicon (a-S1) film 10 having a thickness of about 50 nm is deposited on a light-transmitting insulating substrate 59 formed of high strain point glass, quartz glass, or the like by a CVD method or the like. After annealing this at 450 ° C. for one hour in a furnace, the amorphous-silicon (a-Sl) film 49 is scanned and irradiated with a linear XeCl excimer laser in a direction perpendicular to this line to form an amorphous-silicon (a-Sl). Is polycrystallized to form a polysilicon film.

【0024】その後、このポリシリコン膜をフオトエッ
チング法によりパターンニングして、図3(b)に示し
たように表示領域内の第1、第2の薄膜トランジスタ5
0、53の形成領域10A、補助容量素子20Aの下部
電極となるポリシリコン膜61の形成領域10B、およ
び駆動回路領域10Cを形成する。
Thereafter, the polysilicon film is patterned by a photo-etching method to form first and second thin film transistors 5 in the display area as shown in FIG.
Forming regions 10A of 0 and 53, forming regions 10B of a polysilicon film 61 to be lower electrodes of the auxiliary capacitive element 20A, and driving circuit regions 10C are formed.

【0025】次に、CVD法により絶縁基板59の全面
にゲート絶縁膜となるSiOx膜62を100nm程度
被着する。続いて、図3(c)に示したように、SiO
x膜62上全面にTa、Cr、Al、M0、W、Cuな
どの金属単体又はその複数積層膜あるいは合金膜を40
0nm程度被着し、フォトエッチング法により所定の形
状にパタ−ニングし、走査線40A、第1の薄膜トラン
ジスタ50のゲート電極63a、第2の薄膜トランジス
タ53のゲート電極63b、補助容量素子20Aの上部
電極64、駆動回路の薄膜トランジスタ67、70のゲ
ート電極66、65及び、図示しないが、駆動回路領域
内の各種配線を形成した。
Next, an SiOx film 62 serving as a gate insulating film is deposited on the entire surface of the insulating substrate 59 to a thickness of about 100 nm by the CVD method. Subsequently, as shown in FIG.
A single metal such as Ta, Cr, Al, M0, W, and Cu, or a multilayer film or an alloy film thereof, such as
It is deposited to a thickness of about 0 nm and patterned into a predetermined shape by a photo-etching method. The scanning line 40A, the gate electrode 63a of the first thin film transistor 50, the gate electrode 63b of the second thin film transistor 53, and the upper electrode of the auxiliary capacitance element 20A 64, gate electrodes 66 and 65 of the thin film transistors 67 and 70 of the drive circuit, and various wirings in the drive circuit region (not shown) were formed.

【0026】その後、これらのゲート電極63a,63
b,65,66をマスクとしてイオン注入やイオンドー
ピング法により不純物の注入を行い、第1の薄膜トラン
ジスタ50のドレイン電極51、このトランジスタ50
のソース電極と第2のトランジスタ53のドレイン電極
を兼用する兼用電極56、第2のトランジスタ53のソ
ース電極54、Nチャネル型の駆動回路トランジスタ6
7のソース電極68とドレイン電極69とを形成した。
Thereafter, these gate electrodes 63a, 63
Impurities are implanted by ion implantation or ion doping using the masks b, 65 and 66 as masks, and the drain electrode 51 of the first thin film transistor 50 and the
Electrode 56 also serving as the source electrode of the second transistor 53 and the drain electrode of the second transistor 53; the source electrode 54 of the second transistor 53;
7, a source electrode 68 and a drain electrode 69 were formed.

【0027】この時、補助容量素子20Aの形成予定領
域10B、駆動回路領域のPチャネル型の回路トランジ
スタ70の電極形成部分には不純物が注入されないよう
に、レジストで被覆した後に不純物の注入を行った。不
純物の注入は、例えば加速電圧80keVで5×1015
atoms/cm2 のドーズ量で、PH3 /H2 によりリンを高
濃度注入した。
At this time, impurities are implanted into the region 10B where the auxiliary capacitance element 20A is to be formed and the electrode forming portion of the P-channel type circuit transistor 70 in the drive circuit region so that the impurities are not implanted. Was. The impurity is implanted, for example, at an acceleration voltage of 80 keV and 5 × 10 15
Phosphorus was implanted at a high dose of PH 3 / H 2 at a dose of atoms / cm 2 .

【0028】次に、第1の薄膜トランジスタ50、第2
の薄膜トランジスタ53、駆動回路領域のNチャネル型
の駆動回路トランジスタ67には不純物が注入されない
ようにレジストで被覆した後、補助容量素子20Aの上
部電極64とPチャネル型の駆動回路トランジスタ70
のゲート電極65をそれぞれマスクとして、加速電圧8
0keVで5×1015atoms/cm2 のドーズ量でB26
/H2 によりボロンを高濃度注入して、補助容量素子2
0Aの下部電極61の接続電極71、Pチャネル型の駆
動回路トランジスタ70のソース電極72、ドレイン電
極73を形成した。
Next, the first thin film transistor 50 and the second
The thin-film transistor 53 and the N-channel drive circuit transistor 67 in the drive circuit region are covered with a resist so as not to be doped with impurities, and then the upper electrode 64 of the auxiliary capacitance element 20A and the P-channel drive circuit transistor 70 are covered.
The acceleration voltage 8
B 2 H 6 at a dose of 5 × 10 15 atoms / cm 2 at 0 keV
/ H 2 to implant boron at a high concentration,
The connection electrode 71 of the lower electrode 61 of 0A and the source electrode 72 and the drain electrode 73 of the P-channel type drive circuit transistor 70 were formed.

【0029】その後、更に図3(c)に示したようにレ
ジスト45をマスクとして不純物注入を行い、基板59
全体をアニール処理することにより注入不純物を活性化
してNチャネル型LDD(Light1y Doped Drain )領域
74a、74b、74c、74d、74e、74fをそ
れぞれトランジスタ50、53、67のチャネルの端部
に形成する。
Thereafter, as shown in FIG. 3C, impurities are implanted using the resist 45 as a mask,
The implanted impurities are activated by annealing the whole to form N-channel LDD (Lightly Doped Drain) regions 74a, 74b, 74c, 74d, 74e, 74f at the channel ends of the transistors 50, 53, 67, respectively. .

【0030】次に、この状態でレジスト45を全部除去
して、図4(a)に示したように例えばPECVD法を
用いて絶縁基板の全面に層間絶縁膜Si0275を50
0nm程度被着する。
Next, a resist 45 was entirely removed in this state, the interlayer insulating film Si0 2 75 on the entire surface of the insulating substrate for example by using a PECVD method as shown in FIG. 4 (a) 50
Deposit about 0 nm.

【0031】次に、ITOをスパッタ法により100n
m程度成膜し、フォトエッチング法により所定の形状に
パタ−ニングして、画素電極55、56を形成した。続
いて、フォトエッチング法により、第1の薄膜トランジ
スタ50のドレイン電極51に至るコンタクトホール7
6、第2の薄膜トランジスタ53のソース電極54に至
るコンタクトホール77、補助容量素子20Aの下部電
極61の接続電極71に至るコンタクトホール78と駆
動回路トランジスタ67、70のソース電極68、72
とドレイン電極69、73に至るコンタクトホール68
b,72b,69b,73bとを形成した。
Next, ITO was sputtered for 100 n
About m of the film were formed and patterned into a predetermined shape by a photo-etching method to form pixel electrodes 55 and 56. Subsequently, the contact hole 7 reaching the drain electrode 51 of the first thin film transistor 50 is formed by photoetching.
6, a contact hole 77 reaching the source electrode 54 of the second thin film transistor 53, a contact hole 78 reaching the connection electrode 71 of the lower electrode 61 of the auxiliary capacitance element 20A, and source electrodes 68, 72 of the driving circuit transistors 67, 70.
Hole 68 reaching the drain electrodes 69 and 73
b, 72b, 69b, and 73b.

【0032】次に、Ta、Cr、Al、Mo、W、Cu
などの金属単体又はその積層膜あるいは合金膜を500
nm程度被着し、フォトエッチング法により所定の形状
にパタ−ニングし、信号線52A、第1の薄膜トランジ
スタ50のドレイン電極51と信号線52Aの接続線5
1a、第2の薄膜トランジスタ53のソース電極54と
画素電極55の接続線54a、補助容量素子20Aの下
部電極61の接続電極71と画素電極56との接続線7
1a、駆動回路領域内の回路トランジスタ67、70の
各種配線68a,69a,72a等の形成を行つた。こ
の状態が図4(a)に示されている。
Next, Ta, Cr, Al, Mo, W, Cu
Such as a single metal or a laminated film or an alloy film thereof
and a signal line 52A, a connection line 5 between the drain electrode 51 of the first thin film transistor 50 and the signal line 52A.
1a, a connection line 54a between the source electrode 54 of the second thin film transistor 53 and the pixel electrode 55, and a connection line 7 between the connection electrode 71 of the lower electrode 61 of the auxiliary capacitive element 20A and the pixel electrode 56.
1a, various wirings 68a, 69a, 72a, etc. of the circuit transistors 67, 70 in the drive circuit area were formed. This state is shown in FIG.

【0033】最後に、図4(b)に示したように、PE
CVD法により絶縁基板59の全面にSiNxからなる
保護絶縁膜79を成膜し、フォトエッチング法により所
定の形状にパタ−ニングすることにより、アクティブマ
トリクス型液晶表示装置のアレイ基板80が得られる。
このアレイ基板80の液晶に面する側には更に低温キュ
ア型のポリイミドからなる配向膜86が印刷塗布され、
その配向軸が所定の方向になるようにラビング処理され
る。
Finally, as shown in FIG.
An array substrate 80 of an active matrix type liquid crystal display device is obtained by forming a protective insulating film 79 made of SiNx on the entire surface of the insulating substrate 59 by the CVD method and patterning it into a predetermined shape by a photoetching method.
On the side of the array substrate 80 facing the liquid crystal, an orientation film 86 made of a low-temperature curing type polyimide is further applied by printing.
Rubbing is performed so that the orientation axis is in a predetermined direction.

【0034】このようにして製造されたアレイ基板80
は図1に示したように対向基板85と組み合わせ、相互
間に液晶88を挟んで液晶表示装置として組み立てられ
る。この対向基板85は、透明性絶縁基板として例えば
ガラス基板81上に、例えばCr膜をスパッタリング法
により被膜した後、所定の形状にフォトエッチングして
形成した遮光膜82を有する。
The array substrate 80 manufactured as described above
Is assembled with a counter substrate 85 as shown in FIG. 1, and assembled as a liquid crystal display device with a liquid crystal 88 interposed therebetween. The opposing substrate 85 has a light-shielding film 82 formed by, for example, coating a Cr film on a glass substrate 81 as a transparent insulating substrate by a sputtering method and then performing photoetching in a predetermined shape.

【0035】次に、例えば顔料などを分散させた着色層
83を形成し、更にスパッタ法により例えばITOから
なる透明性電極である対向電極84を形成することによ
り、対向基板85が製造される。
Next, by forming a colored layer 83 in which, for example, a pigment or the like is dispersed, and forming a counter electrode 84 which is a transparent electrode made of, for example, ITO by a sputtering method, a counter substrate 85 is manufactured.

【0036】続いて、対向基板85の画素電極55、5
6に面する対向電極84側全面に低温キュア型のポリイ
ミドからなる配向膜87を印刷塗布し、両基板80、8
5の対向時に、配向膜86に対して配向軸が90゜とな
るようにラビング処理をした後、両基板80、85を対
向して組み立て、セル化し、その間隙にネマティツク液
晶88を注入し封止する。そして、両基板80、85の
絶縁基板59、81側に図示しない偏向板を貼り付ける
ことにより、アクティブマトリクス型液晶表示装置が得
られる。
Subsequently, the pixel electrodes 55, 5
An orientation film 87 made of a low-temperature cure type polyimide is applied by printing on the entire surface of the counter electrode 84 facing the substrate 6.
After the rubbing process is performed so that the alignment axis is 90 ° with respect to the alignment film 86 at the time of facing the alignment film 5, the substrates 80 and 85 are assembled facing each other to form a cell, and a nematic liquid crystal 88 is injected into the gap therebetween and sealed. Stop. Then, by attaching a polarizing plate (not shown) to the insulating substrates 59 and 81 of the substrates 80 and 85, an active matrix liquid crystal display device is obtained.

【0037】このようにして出来上がったアレイ基板8
0の画素電極55に接続される2個の薄膜トランジスタ
50、53のうちの一方のトランジスタ50のドレイン
電極51は信号線52Aと接続され、そのソース領域は
第2のトランジスタ53のドレイン領域と共通電極65
により接続されており、第2のトランジスタ53のソー
ス電極54は画素電極55と接続されている。すなわ
ち、この2つのトランジスタ50、53は信号線52A
と画素電極55間で直列に接続されている。
The array substrate 8 thus completed
The drain electrode 51 of one of the two thin film transistors 50 and 53 connected to the pixel electrode 55 is connected to the signal line 52A, and its source region is connected to the drain region of the second transistor 53 and the common electrode. 65
And the source electrode 54 of the second transistor 53 is connected to the pixel electrode 55. That is, the two transistors 50 and 53 are connected to the signal line 52A.
And the pixel electrode 55 are connected in series.

【0038】このような構成の2個のトランジスタ5
0、53でなる直列回路のオフ電流を測定したところ、
従来の1個のトランジスタを用いた場合のオフ電流より
も1桁以上オフ電流が小さくなった。
The two transistors 5 having such a configuration
When the off-state current of the series circuit consisting of 0 and 53 was measured,
The off-state current is at least one digit smaller than the off-state current when one conventional transistor is used.

【0039】本実施例のアレイ基板80の画素電極55
に接続されている2つの薄膜トランジスタ50、53は
それぞれのチャネル長方向が互いに直交するように配設
されているため、アモルファスシリコン膜をレーザアニ
ールしてポリシリコン膜を形成するときに生じる結晶欠
陥に起因するELAの照射むらがなくなり、表示むらの
無い良好な表示が得られた。
The pixel electrode 55 of the array substrate 80 of this embodiment
The two thin film transistors 50 and 53 connected to each other are disposed so that their respective channel length directions are orthogonal to each other. Therefore, crystal defects generated when the amorphous silicon film is laser-annealed to form the polysilicon film are reduced. The resulting uneven ELA irradiation was eliminated, and good display without uneven display was obtained.

【0040】また、本実施例のアレイ基板80の第1の
トランジスタ50は、走査線40Aと信号線52Aの交
点にそのチヤネル長が信号線52Aの長手方向に一致す
るように、かつ信号線52Aの真下に形成されている。
このような構成にすることにより、従来は配線部であっ
たところに薄膜トランジスタ50を配置できるため、画
素電極に複数の薄膜トランジスタをスイッチング素子と
して接続された構成をとる場合でも、その分だけ従来の
構成に比して開口率の向上が見込めるため、より明るい
表示が得られる。
The first transistor 50 of the array substrate 80 of the present embodiment has a channel length at the intersection of the scanning line 40A and the signal line 52A so as to coincide with the longitudinal direction of the signal line 52A, and the signal line 52A. Is formed directly below.
With such a configuration, the thin film transistor 50 can be disposed in place of the conventional wiring portion. Therefore, even when a configuration in which a plurality of thin film transistors are connected to the pixel electrode as switching elements is used, the conventional configuration is reduced accordingly. Since the aperture ratio is expected to be improved as compared with the above, a brighter display can be obtained.

【0041】[0041]

【発明の効果】以上詳述したようにこの発明によれば、
画素電極にスイッチング素子として接続される薄膜トラ
ンジスタを2個以上直列に接続し、そのうちの少なくと
も2個のトランジスタのチャネル長方向が直交するよう
に配設することにより、アモルファスシリコンのレーザ
ーアニール時のレーザーのスキャン方向に生ずる結晶欠
陥に起因する表示特性のばらつきを抑えることが出来
る。
As described in detail above, according to the present invention,
By connecting two or more thin film transistors connected as switching elements to the pixel electrode in series and arranging at least two of the transistors such that the channel length directions are orthogonal to each other, the laser of amorphous silicon during laser annealing can be used. Variations in display characteristics due to crystal defects occurring in the scanning direction can be suppressed.

【0042】また、画素部の薄膜トランジスタのうちの
片方のチャネル長方向を信号線の長手方向と一致するよ
うに走査線との交差部に形成することにより、開口率を
向上することも出来る。
Further, the aperture ratio can be improved by forming one of the thin film transistors in the pixel portion at the intersection with the scanning line so that the channel length direction coincides with the longitudinal direction of the signal line.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例におけるアクティブマトリク
ス型液晶表示装置の一画素平面図。
FIG. 1 is a plan view of one pixel of an active matrix liquid crystal display device according to an embodiment of the present invention.

【図2】図1におけるA−B−C−D線でアレイ基板を
切断し駆動回路部分とともに対応する対向基板の部分も
含んで示す断面図。
FIG. 2 is a cross-sectional view of the array substrate cut along a line ABCD in FIG. 1 and including a corresponding opposing substrate portion along with a drive circuit portion.

【図3】図1、図2に示した実施例のアレイ基板を製造
する方法の一例を説明するための工程図。
FIG. 3 is a process chart for explaining an example of a method for manufacturing the array substrate of the embodiment shown in FIGS. 1 and 2;

【図4】図1、図2に示した実施例のアレイ基板を製造
する方法の一例を説明するための工程図。
FIG. 4 is a process chart for explaining an example of a method of manufacturing the array substrate of the embodiment shown in FIGS. 1 and 2.

【符号の説明】[Explanation of symbols]

40A、40B…走査線 50、53、67、70…薄膜トランジスタ 52A、52B…信号線 55、56…画素電極 60a,60b…チャネル領域 63a,63b…ゲート電極 40A, 40B scanning line 50, 53, 67, 70 thin film transistor 52A, 52B signal line 55, 56 pixel electrode 60a, 60b channel region 63a, 63b gate electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に形成された複数本の走査線
と、この複数本の走査線と交差して形成された複数本の
信号線と、前記走査線と信号線の交点のそれぞれに形成
された複数個の薄膜トランジスタと、前記走査線と信号
線とにより区画された領域内にそれぞれ形成され前記薄
膜トランジスタと接続された複数の画素電極とが設けら
れてなるアレイ基板を備えるアクテイブマトリクス型液
晶表示装置において、 前記走査線と信号線の交点のそれぞれには、走査線に接
続されたゲート電極と信号線に接続されたドレイン電極
と前記信号線の長手方向にチャネル長を有する第1の薄
膜トランジスタと、 前記走査線に接続されたゲート電極と第1の薄膜トラン
ジスタのソース電極に接続されたドレイン電極と前記画
素電極に接続されたソース電極と前記走査線の長手方向
にチャネル長を有する第2の薄膜トランジスタと、 を少なくとも具備し、前記第1の薄膜トランジスタは前
記信号線の下方に形成されていることを特徴とするアク
ティブマトリクス型液晶表示装置。
A plurality of scanning lines formed on an insulating substrate, a plurality of signal lines formed to intersect the plurality of scanning lines, and an intersection of the scanning lines and the signal lines. Active matrix type liquid crystal including an array substrate provided with a plurality of formed thin film transistors and a plurality of pixel electrodes formed in regions defined by the scanning lines and the signal lines and connected to the thin film transistors, respectively. In the display device, a gate electrode connected to a scanning line, a drain electrode connected to a signal line, and a first thin film transistor having a channel length in a longitudinal direction of the signal line are provided at each of intersections of the scanning line and the signal line. A gate electrode connected to the scanning line, a drain electrode connected to the source electrode of the first thin film transistor, and a source electrode connected to the pixel electrode Wherein a second thin film transistor having a channel length in the longitudinal direction of the scanning lines, the at least comprising said first thin film transistor active matrix liquid crystal display device characterized by being formed below the signal line.
【請求項2】 前記画素電極に接続されている第2の薄
膜トランジスタのチャネル領域が、前記走査線と信号線
とにより区画された領域内に前記画素電極とともに形成
されていることを特徴とする請求項1記載のアクティブ
マトリクス型液晶表示装置。
2. The method according to claim 1, wherein a channel region of the second thin film transistor connected to the pixel electrode is formed together with the pixel electrode in a region defined by the scanning line and the signal line. Item 7. An active matrix liquid crystal display device according to item 1.
【請求項3】 前記第1、第2の薄膜トランジスタのチ
ャネル長方向が互いに直交して形成されていることを特
徴とする請求項1記載のアクティブマトリクス型液晶表
示装置。
3. The active matrix type liquid crystal display device according to claim 1, wherein the first and second thin film transistors are formed such that channel length directions thereof are orthogonal to each other.
【請求項4】 前記絶縁基板上に前記複数の走査線、信
号線を駆動する駆動回路が形成されていることを特徴と
する請求項1ないし請求項3のいずれか1項に記載のア
クティブマトリクス型液晶表示装置。
4. The active matrix according to claim 1, wherein a drive circuit for driving the plurality of scanning lines and signal lines is formed on the insulating substrate. Liquid crystal display device.
JP4669197A 1997-02-28 1997-02-28 Active matrix liquid crystal display device Expired - Lifetime JP3816623B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4669197A JP3816623B2 (en) 1997-02-28 1997-02-28 Active matrix liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4669197A JP3816623B2 (en) 1997-02-28 1997-02-28 Active matrix liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH10239708A true JPH10239708A (en) 1998-09-11
JP3816623B2 JP3816623B2 (en) 2006-08-30

Family

ID=12754415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4669197A Expired - Lifetime JP3816623B2 (en) 1997-02-28 1997-02-28 Active matrix liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3816623B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379291B1 (en) * 1999-04-27 2003-04-10 닛뽄덴끼 가부시끼가이샤 Thin film transistor array for liquid crystal display apparatus
US8486549B2 (en) 2007-07-19 2013-07-16 Panasonic Corporation Lithium ion secondary battery
JP2015007779A (en) * 1999-01-28 2015-01-15 株式会社半導体エネルギー研究所 Display device and electronic apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015007779A (en) * 1999-01-28 2015-01-15 株式会社半導体エネルギー研究所 Display device and electronic apparatus
JP2016106244A (en) * 1999-01-28 2016-06-16 株式会社半導体エネルギー研究所 Display device and electronic apparatus
JP2017033003A (en) * 1999-01-28 2017-02-09 株式会社半導体エネルギー研究所 Display device and electronic apparatus
KR100379291B1 (en) * 1999-04-27 2003-04-10 닛뽄덴끼 가부시끼가이샤 Thin film transistor array for liquid crystal display apparatus
US8486549B2 (en) 2007-07-19 2013-07-16 Panasonic Corporation Lithium ion secondary battery

Also Published As

Publication number Publication date
JP3816623B2 (en) 2006-08-30

Similar Documents

Publication Publication Date Title
EP0544229B1 (en) Thin film transistor device for driving circuit and matrix circuit
KR100234892B1 (en) Structure and manufacturing method of liquid crystal display device
US6323068B1 (en) Liquid crystal display device integrated with driving circuit and method for fabricating the same
US5969702A (en) Liquid crystal panel with a plurality of light shielding portions over a substrate including a pixel region and a driver circuit region
JP4126156B2 (en) Liquid crystal display
KR20050001252A (en) In plane switching mode liquid crystal display device and method of fabricating the same
US7057675B2 (en) Liquid crystal display device and the fabricating method thereof comprising pixel electrode completely covering adjacent gate line and adjacent channel region unconnected to the pixel electrode
US7642141B2 (en) Manufacturing method for display device
JPH05190857A (en) Thin-film transistor
US5767531A (en) Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus
JPH11242244A (en) Liquid crystal display device
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
JP2001085695A (en) Method for manufacturing semiconductor device, manufacture of active matrix substrate and electro- optical device
JPH08250742A (en) Semiconductor device
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
JP2003050400A (en) Active matrix liquid crystal display and method for manufacturing the same
US20030169381A1 (en) Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
JPH11111993A (en) Manufacture of semiconductor device
JPH1079514A (en) Method for manufacturing active matrix board
JP3816623B2 (en) Active matrix liquid crystal display device
US6362030B1 (en) Method of manufacturing an active matrix substrate
JPH0864830A (en) Active matrix substrate and method of fabrication thereof
JP4585071B2 (en) Active matrix liquid crystal display device
JPH1065177A (en) Thin-film transistor device, manufacturing method thereof, and liquid crystal display device
KR101087750B1 (en) An array substrate for LCD with two type TFT and method of fabrication thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060608

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130616

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130616

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140616

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term