JPH10233992A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH10233992A JPH10233992A JP3382697A JP3382697A JPH10233992A JP H10233992 A JPH10233992 A JP H10233992A JP 3382697 A JP3382697 A JP 3382697A JP 3382697 A JP3382697 A JP 3382697A JP H10233992 A JPH10233992 A JP H10233992A
- Authority
- JP
- Japan
- Prior art keywords
- field
- motion
- image
- circuit
- input image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 高画質のフレーム静止画像を得る。
【解決手段】 入力端子１０には、画像データと、その
動き検出信号が入力される。両情報はフォーマット復号
回路１２により分離され、復号された符号化画像情報
は、フレームメモリ２４に格納され、動き検出信号は動
き情報用メモリ２６に格納される。補間回路３０は第２
フィールドに対し第１フィールドの上下ラインから補間
値を生成する。フィールド切換えスイッチ４０は、フィ
ールド切換え制御回路４４からの制御信号に従い、第１
フィールドに対してはａ接点に接続してメモリ２４から
の画素データを選択し、第２フィールドに対しては、遅
延回路４２の出力（動き検出信号）に応じて、動きブロ
ックの画素に対してｂ接点に接続して補間画素データを
選択し、静止ブロックの画素に対してはａ接点に接続し
て遅延回路３６の出力を選択する。
動き検出信号が入力される。両情報はフォーマット復号
回路１２により分離され、復号された符号化画像情報
は、フレームメモリ２４に格納され、動き検出信号は動
き情報用メモリ２６に格納される。補間回路３０は第２
フィールドに対し第１フィールドの上下ラインから補間
値を生成する。フィールド切換えスイッチ４０は、フィ
ールド切換え制御回路４４からの制御信号に従い、第１
フィールドに対してはａ接点に接続してメモリ２４から
の画素データを選択し、第２フィールドに対しては、遅
延回路４２の出力（動き検出信号）に応じて、動きブロ
ックの画素に対してｂ接点に接続して補間画素データを
選択し、静止ブロックの画素に対してはａ接点に接続し
て遅延回路３６の出力を選択する。
Description
【０００１】
【発明の属する技術分野】本発明は、画像処理装置に関
し、より具体的には、飛び越し走査のビデオ信号からフ
レーム静止画像を形成する画像処理装置に関する。
し、より具体的には、飛び越し走査のビデオ信号からフ
レーム静止画像を形成する画像処理装置に関する。
【０００２】
【従来の技術】近年、テレビジョン信号のような飛び越
し走査の動画像信号のうちの１フレームの画像を静止画
としてモニタ上に表示したり、ビデオ・プリンタなどで
プリントアウトする需要が高まってきている。この場
合、モニタやビデオプリンタなどの画像出力機器に動画
像データを入力したり、またそれらの画像データを記録
媒体に記録しておくのに、通常、圧縮符号化技術が用い
られる。
し走査の動画像信号のうちの１フレームの画像を静止画
としてモニタ上に表示したり、ビデオ・プリンタなどで
プリントアウトする需要が高まってきている。この場
合、モニタやビデオプリンタなどの画像出力機器に動画
像データを入力したり、またそれらの画像データを記録
媒体に記録しておくのに、通常、圧縮符号化技術が用い
られる。
【０００３】現在、広く用いられている直交変換を用い
た画像圧縮符号化を簡単に説明する。図５は、直交変換
を用いる画像符号化復号化装置の概略構成ブロック図を
示す。
た画像圧縮符号化を簡単に説明する。図５は、直交変換
を用いる画像符号化復号化装置の概略構成ブロック図を
示す。
【０００４】入力端子１１０には、フレーム単位でディ
ジタル画像データが入力する。ブロック化回路１１２
は、入力端子１１０からの画像データを直交変換の基準
となるＭ画素×Ｎ画素からなるブロックに分割し、ブロ
ック単位で画像データを動き検出回路１１４に出力す
る。動き検出回路１１４はブロック単位で動きを検出す
る。即ち、動き検出回路１１４は各ブロックが動きブロ
ックか静止ブロックかを検出し、動き検出信号を出力す
る。例えば、ブロック内でのフィールド間の差分の総和
などをある閾値と比較し、総和が大きい場合は動きブロ
ック、総和が小さい場合は静止ブロックというように、
フィールド間の相関性から動きの有無を判定できる。
ジタル画像データが入力する。ブロック化回路１１２
は、入力端子１１０からの画像データを直交変換の基準
となるＭ画素×Ｎ画素からなるブロックに分割し、ブロ
ック単位で画像データを動き検出回路１１４に出力す
る。動き検出回路１１４はブロック単位で動きを検出す
る。即ち、動き検出回路１１４は各ブロックが動きブロ
ックか静止ブロックかを検出し、動き検出信号を出力す
る。例えば、ブロック内でのフィールド間の差分の総和
などをある閾値と比較し、総和が大きい場合は動きブロ
ック、総和が小さい場合は静止ブロックというように、
フィールド間の相関性から動きの有無を判定できる。
【０００５】動き検出回路１１４は、動き検出に要する
時間だけ、入力画像データを遅延して、スイッチ１１６
に供給する。スイッチ１１６は動き検出回路１１４から
出力される動き検出信号に従い、静止ブロックと判定さ
れらブロックに対してはａ接点に接続して、そのブロッ
クの画像データをフレーム内直交変換回路１１８に供給
し、動きブロックと判定されたブロックに対してはｂ接
点に接続して、そのブロックの画像データをフィールド
内直交変換回路１２０に供給する。即ち、静止ブロック
の場合は、フィールド間の相関性が高いので、フレーク
内直交変換回路１１８によるフレーム内直交変換を選択
し、動きブロックの場合には、フィールド間の相関性が
低いので、フィールド内直交変換回路１２０によるフィ
ールド内直交変換を選択する。
時間だけ、入力画像データを遅延して、スイッチ１１６
に供給する。スイッチ１１６は動き検出回路１１４から
出力される動き検出信号に従い、静止ブロックと判定さ
れらブロックに対してはａ接点に接続して、そのブロッ
クの画像データをフレーム内直交変換回路１１８に供給
し、動きブロックと判定されたブロックに対してはｂ接
点に接続して、そのブロックの画像データをフィールド
内直交変換回路１２０に供給する。即ち、静止ブロック
の場合は、フィールド間の相関性が高いので、フレーク
内直交変換回路１１８によるフレーム内直交変換を選択
し、動きブロックの場合には、フィールド間の相関性が
低いので、フィールド内直交変換回路１２０によるフィ
ールド内直交変換を選択する。
【０００６】直交変換回路１１８又は同１２０により直
交変換された画像データは、量子化回路１２２により量
子化され、可変長符号化回路１２４により可変長符号化
される。可変長符号化回路１２４の出力はフォーマット
化回路１２６に印加される。フォーマット化回路１２６
にはまた、動き検出回路１１４から出力される動き検出
信号も入力する。フォーマット化回路１２６は、可変長
符号化回路１２４の出力（符号化画像データ）、動き検
出回路１１４からの動き検出信号及びその他の付属デー
タを所定のフォーマットに整形して、伝送媒体又は記録
媒体１２８などに出力する。
交変換された画像データは、量子化回路１２２により量
子化され、可変長符号化回路１２４により可変長符号化
される。可変長符号化回路１２４の出力はフォーマット
化回路１２６に印加される。フォーマット化回路１２６
にはまた、動き検出回路１１４から出力される動き検出
信号も入力する。フォーマット化回路１２６は、可変長
符号化回路１２４の出力（符号化画像データ）、動き検
出回路１１４からの動き検出信号及びその他の付属デー
タを所定のフォーマットに整形して、伝送媒体又は記録
媒体１２８などに出力する。
【０００７】伝送媒体又は記録媒体１２８から送られて
きた符号化画像データを再生する場合は、符号化の逆の
手順をたどることになる。即ち、フォーマット復号回路
１３０が、伝送又は記録のためのフォーマットから符号
化画像データ、動き検出信号及びその他の付属データを
分離する。フォーマット復号回路１３０から出力される
符号化画像データは、可変長復号化回路１３２により可
変長復号化され、逆量子化回路１３４により逆量子化さ
れる。スイッチ１３６はフォーマット復号回路１３０か
ら出力される動き検出信号に従い、逆量子化回路１３４
の出力を、静止ブロックではａ接点からフレーム内逆直
交変換回路１３８に、動きブロックではｂ接点からフィ
ールド内逆直交変換回路１４０に供給する。ラスタ走査
化回路１４２は逆直交変換回路１３８又は同１４０の出
力（二次元ブロックデータ）をラスタ走査信号に変換す
る。ラスタ走査化回路１４２の出力は再生画像データと
して出力端子１４４から外部のモニタ又はプリンタに供
給される。
きた符号化画像データを再生する場合は、符号化の逆の
手順をたどることになる。即ち、フォーマット復号回路
１３０が、伝送又は記録のためのフォーマットから符号
化画像データ、動き検出信号及びその他の付属データを
分離する。フォーマット復号回路１３０から出力される
符号化画像データは、可変長復号化回路１３２により可
変長復号化され、逆量子化回路１３４により逆量子化さ
れる。スイッチ１３６はフォーマット復号回路１３０か
ら出力される動き検出信号に従い、逆量子化回路１３４
の出力を、静止ブロックではａ接点からフレーム内逆直
交変換回路１３８に、動きブロックではｂ接点からフィ
ールド内逆直交変換回路１４０に供給する。ラスタ走査
化回路１４２は逆直交変換回路１３８又は同１４０の出
力（二次元ブロックデータ）をラスタ走査信号に変換す
る。ラスタ走査化回路１４２の出力は再生画像データと
して出力端子１４４から外部のモニタ又はプリンタに供
給される。
【０００８】このような構成で、飛び越し走査のフレー
ム信号から静止画出力する画像信号を形成した場合、飛
び越し走査の２つのフィールド間の時間差による画像の
動きの影響で、得られる画像がブレたり走査線が目立つ
といった問題が生じる。
ム信号から静止画出力する画像信号を形成した場合、飛
び越し走査の２つのフィールド間の時間差による画像の
動きの影響で、得られる画像がブレたり走査線が目立つ
といった問題が生じる。
【０００９】この問題に対し、従来は、１フレーム分の
一方のフィールドの画像を他方のフィールドの画像で補
間して、擬似的にフレーム画像を生成して、画像のブレ
を抑制してきた。補間方法として例えば、図６に示され
るように、補間処理対象となる第２フィールドの各画素
を、第１フィールドで直上に位置するラインの画素で置
き換える方法や、図７に示されるように、第２フィール
ドの各処理対象画素に対して、第１フィールドで上下に
位置する画素の平均値（ｘ＋ｙ）／２で元の画素値ｚを
置換する方法がある。
一方のフィールドの画像を他方のフィールドの画像で補
間して、擬似的にフレーム画像を生成して、画像のブレ
を抑制してきた。補間方法として例えば、図６に示され
るように、補間処理対象となる第２フィールドの各画素
を、第１フィールドで直上に位置するラインの画素で置
き換える方法や、図７に示されるように、第２フィール
ドの各処理対象画素に対して、第１フィールドで上下に
位置する画素の平均値（ｘ＋ｙ）／２で元の画素値ｚを
置換する方法がある。
【００１０】後者の補間方法は、例えば図８に示す回路
で実現できる。入力端子１５０には、インターレース画
像信号が入力する。入力端子１５０の入力信号は、補間
回路１５２の一方の入力端子に信号ｙとして入力すると
共に、２ライン分の遅延回路１５４を介して別の入力端
子に信号ｘとして入力する。補間回路１５２は２つの入
力ｘ，ｙの平均値を算出し、画素ｚに代替すべき補間画
素信号として出力する。補間回路１５２の出力は、遅延
回路１５６により１ライン分、遅延されてフィールド切
換えスイッチ１５８に印加される。フィールド切換えス
イッチ１５８の別の入力には遅延回路１５４の出力が印
加されており、フィールド切換えスイッチ１５８はフィ
ールド切換え制御回路１６０の制御下に、遅延回路１５
６の出力と遅延回路１５４の出力をライン毎に交互に切
り換える。
で実現できる。入力端子１５０には、インターレース画
像信号が入力する。入力端子１５０の入力信号は、補間
回路１５２の一方の入力端子に信号ｙとして入力すると
共に、２ライン分の遅延回路１５４を介して別の入力端
子に信号ｘとして入力する。補間回路１５２は２つの入
力ｘ，ｙの平均値を算出し、画素ｚに代替すべき補間画
素信号として出力する。補間回路１５２の出力は、遅延
回路１５６により１ライン分、遅延されてフィールド切
換えスイッチ１５８に印加される。フィールド切換えス
イッチ１５８の別の入力には遅延回路１５４の出力が印
加されており、フィールド切換えスイッチ１５８はフィ
ールド切換え制御回路１６０の制御下に、遅延回路１５
６の出力と遅延回路１５４の出力をライン毎に交互に切
り換える。
【００１１】このようにして、インターレース画像信号
から一方のフィールドの上下ラインの平均値をライン間
に挿入したフレーム画像を形成でき、フィールド間の時
間差から生じる画像のブレを抑制できる。
から一方のフィールドの上下ラインの平均値をライン間
に挿入したフレーム画像を形成でき、フィールド間の時
間差から生じる画像のブレを抑制できる。
【００１２】
【発明が解決しようとする課題】しかし、図８に示すよ
うな回路構成では、得られたフレーム画像は、画像の動
き部分についてはブレが抑制されて画質が向上している
ものの、静止部分については解像度が低下して画質が劣
化する。
うな回路構成では、得られたフレーム画像は、画像の動
き部分についてはブレが抑制されて画質が向上している
ものの、静止部分については解像度が低下して画質が劣
化する。
【００１３】本発明は、このような問題点を解決し、動
き部分及び制し部分共に画質の向上を図ることができる
画像処理装置を提示することを目的とする。
き部分及び制し部分共に画質の向上を図ることができる
画像処理装置を提示することを目的とする。
【００１４】本発明はまた、静止部分の解像度低下を防
ぐことのできる画像処理装置を提示することを目的とす
る。
ぐことのできる画像処理装置を提示することを目的とす
る。
【００１５】
【課題を解決するための手段】本発明に係る画像処理装
置は、飛び越し走査による第１フィールドと第２フィー
ルドの入力画像、及び画面を分割する複数のブロックの
それぞれについて当該入力画像の動きを示す動き情報か
ら、１フレームの静止画像を形成する画像処理装置であ
って、当該入力画像の動きを示す動き情報を記憶する動
き情報用メモリ手段と、当該入力画像の第１フィールド
と第２フィールドから当該第２フィールドの補間画像を
形成する補間手段と、第１フィールドでは、当該入力画
像の第１フィールドの画素データを選択し、第２フィー
ルドでは、当該動き情報用メモリ手段に記憶される動き
情報に従い、動き部分と判定された処理対象画素では、
当該補間手段の出力を選択し、静止部分と判定された処
理対象画素では当該入力画像の第２フィールドの信号を
選択する選択手段とからなることを特徴とする。
置は、飛び越し走査による第１フィールドと第２フィー
ルドの入力画像、及び画面を分割する複数のブロックの
それぞれについて当該入力画像の動きを示す動き情報か
ら、１フレームの静止画像を形成する画像処理装置であ
って、当該入力画像の動きを示す動き情報を記憶する動
き情報用メモリ手段と、当該入力画像の第１フィールド
と第２フィールドから当該第２フィールドの補間画像を
形成する補間手段と、第１フィールドでは、当該入力画
像の第１フィールドの画素データを選択し、第２フィー
ルドでは、当該動き情報用メモリ手段に記憶される動き
情報に従い、動き部分と判定された処理対象画素では、
当該補間手段の出力を選択し、静止部分と判定された処
理対象画素では当該入力画像の第２フィールドの信号を
選択する選択手段とからなることを特徴とする。
【００１６】本発明に係る画像処理装置はまた、飛び越
し走査による第１フィールドと第２フィールドの入力画
像、及び画面を分割する複数のブロックのそれぞれにつ
いて当該入力画像の動きを示す動き情報から、１フレー
ムの静止画像を形成する画像処理装置であって、当該入
力画像の動きを示す動き情報を記憶する動き情報用メモ
リ手段と、当該入力画像の第１フィールドと第２フィー
ルドから当該第２フィールドの補間画像を形成する補間
手段と、当該入力画像の第２フィールドの各画素データ
を動き補正の処理対象画素データとして当該入力画像の
第１のフィールドの画素との間で動きを演算する動き演
算手段と、当該動き情報用メモリ手段に記憶される動き
情報に従い、動き判定の閾値を発生する閾値発生手段
と、当該動き演算手段の演算結果を当該閾値発生手段の
発生する閾値と比較して、第２のフィールドの各処理対
象画素について動き／静止を判別する動き／静止判別手
段と、第１フィールドでは、当該入力画像の第１フィー
ルドの画素データを選択し、第２フィールドでは、当該
動き／静止判別手段の動き判別結果に従い、動き部分と
判定された処理対象画素では当該補間手段の出力を選択
し、静止部分と判定された処理対象画素では当該入力画
像の第２フィールドの信号を選択する選択手段とからな
ることを特徴とする。
し走査による第１フィールドと第２フィールドの入力画
像、及び画面を分割する複数のブロックのそれぞれにつ
いて当該入力画像の動きを示す動き情報から、１フレー
ムの静止画像を形成する画像処理装置であって、当該入
力画像の動きを示す動き情報を記憶する動き情報用メモ
リ手段と、当該入力画像の第１フィールドと第２フィー
ルドから当該第２フィールドの補間画像を形成する補間
手段と、当該入力画像の第２フィールドの各画素データ
を動き補正の処理対象画素データとして当該入力画像の
第１のフィールドの画素との間で動きを演算する動き演
算手段と、当該動き情報用メモリ手段に記憶される動き
情報に従い、動き判定の閾値を発生する閾値発生手段
と、当該動き演算手段の演算結果を当該閾値発生手段の
発生する閾値と比較して、第２のフィールドの各処理対
象画素について動き／静止を判別する動き／静止判別手
段と、第１フィールドでは、当該入力画像の第１フィー
ルドの画素データを選択し、第２フィールドでは、当該
動き／静止判別手段の動き判別結果に従い、動き部分と
判定された処理対象画素では当該補間手段の出力を選択
し、静止部分と判定された処理対象画素では当該入力画
像の第２フィールドの信号を選択する選択手段とからな
ることを特徴とする。
【００１７】入力画像は例えば、二次元のフレーム内直
交変換とフィールド内直交変換を選択的に用いて符号化
されたデータから復号化されたものであり、当該画面を
分割する複数のブロックのそれぞれは直交変換ブロック
である。
交変換とフィールド内直交変換を選択的に用いて符号化
されたデータから復号化されたものであり、当該画面を
分割する複数のブロックのそれぞれは直交変換ブロック
である。
【００１８】別に得られている動き情報を静止画像を得
るために流用することにより、画素毎に動き判定を行な
うアルゴリズムに比べてハードウエアを削減できる。ま
た、別に得られている動き情報により、画素毎の動き判
定の閾値を修整することにより、周囲の判定結果と異な
る判定結果の孤立点の発生を効果的に抑制でき、動き判
定の精度を高めることができる。これにより、より高い
画質のフレーム静止画像を得ることができる。
るために流用することにより、画素毎に動き判定を行な
うアルゴリズムに比べてハードウエアを削減できる。ま
た、別に得られている動き情報により、画素毎の動き判
定の閾値を修整することにより、周囲の判定結果と異な
る判定結果の孤立点の発生を効果的に抑制でき、動き判
定の精度を高めることができる。これにより、より高い
画質のフレーム静止画像を得ることができる。
【００１９】
【発明の実施の形態】以下、図面を参照して、本発明の
一実施の形態を詳細に説明する。
一実施の形態を詳細に説明する。
【００２０】図１は本発明の第１実施例の概略構成ブロ
ック図を示す。この実施例では、直交変換、量子化及び
可変長符号化を用いて高能率符号化された画像データを
取り扱う場合を説明する。
ック図を示す。この実施例では、直交変換、量子化及び
可変長符号化を用いて高能率符号化された画像データを
取り扱う場合を説明する。
【００２１】入力端子１０には、記録媒体又は伝送媒体
から符号化画像データが所定フォーマットで入力する。
各直交変換ブロック毎に１ビットの動き検出信号が付加
されている。フォーマット復号回路１２は、入力端子１
０からデータから符号化画像データと動き検出信号を抽
出する。
から符号化画像データが所定フォーマットで入力する。
各直交変換ブロック毎に１ビットの動き検出信号が付加
されている。フォーマット復号回路１２は、入力端子１
０からデータから符号化画像データと動き検出信号を抽
出する。
【００２２】可変長復号化回路１４は、フォーマット復
号回路１２からの符号化画像データを可変長復号化し、
逆量子化回路１６は可変長復号化回路１４の出力を逆量
子化する。スイッチ１８はフォーマット復号回路１２か
ら出力される動き検出信号に従い動き検出ブロック単位
で切り換えられ、静止ブロックに対してはａ接点に接続
して逆量子化回路１６の出力をフレーム内逆直交変換回
路２０に供給し、動きブロックに対してはｂ接点に接続
して逆量子化回路１６の出力をフィールド内逆直交変換
回路２２に供給する。フレーム内逆直交変換回路２０
は、逆量子化回路１６の出力をフレーム内で逆直交変換
し、フィールド内逆直交変換回路２２は逆量子化回路１
６の出力をフィールド内で逆直交変換する。フレーム内
逆直交変換回路２０の出力及びフィールド内逆直交変換
回路２２の出力は、フレーム・メモリ２４に書き込まれ
る。
号回路１２からの符号化画像データを可変長復号化し、
逆量子化回路１６は可変長復号化回路１４の出力を逆量
子化する。スイッチ１８はフォーマット復号回路１２か
ら出力される動き検出信号に従い動き検出ブロック単位
で切り換えられ、静止ブロックに対してはａ接点に接続
して逆量子化回路１６の出力をフレーム内逆直交変換回
路２０に供給し、動きブロックに対してはｂ接点に接続
して逆量子化回路１６の出力をフィールド内逆直交変換
回路２２に供給する。フレーム内逆直交変換回路２０
は、逆量子化回路１６の出力をフレーム内で逆直交変換
し、フィールド内逆直交変換回路２２は逆量子化回路１
６の出力をフィールド内で逆直交変換する。フレーム内
逆直交変換回路２０の出力及びフィールド内逆直交変換
回路２２の出力は、フレーム・メモリ２４に書き込まれ
る。
【００２３】フォーマット復号回路１２で抽出された動
き検出信号は動き情報メモリ２６に一時記憶される。
き検出信号は動き情報メモリ２６に一時記憶される。
【００２４】アドレス・カウンタ２８は、フレーム・メ
モリ２４に記憶される画像データ及び動き情報用メモリ
２６に記憶される動き検出信号を、画面上のラスタ順に
読み出すアドレス信号を発生する。
モリ２４に記憶される画像データ及び動き情報用メモリ
２６に記憶される動き検出信号を、画面上のラスタ順に
読み出すアドレス信号を発生する。
【００２５】フレーム・メモリ２４から読み出されたフ
レーム画像データは、補間回路３０と１ライン遅延回路
３２に印加される。１ライン遅延回路３２の出力は、１
ライン遅延回路３４を介して補間回路３０の別の入力に
入力される。従って、補間回路３０には、第Ｎライン
（第２フィールド）上の処理対象画素ｚに対し、図２の
第（Ｎ−１）ライン（第１フィールド）上の画素ｘと第
（Ｎ＋１）ライン（第１フィールド）上の画素ｙの画素
データが同時に入力されることになり、補間回路３０
は、（第２フィールド）上の処理対象画素ｚの補間値と
して両入力の平均値を出力する。補間回路３０の出力
は、時間調整の遅延回路３８に印加される。遅延回路３
２の出力はまた、遅延回路３６に印加される。
レーム画像データは、補間回路３０と１ライン遅延回路
３２に印加される。１ライン遅延回路３２の出力は、１
ライン遅延回路３４を介して補間回路３０の別の入力に
入力される。従って、補間回路３０には、第Ｎライン
（第２フィールド）上の処理対象画素ｚに対し、図２の
第（Ｎ−１）ライン（第１フィールド）上の画素ｘと第
（Ｎ＋１）ライン（第１フィールド）上の画素ｙの画素
データが同時に入力されることになり、補間回路３０
は、（第２フィールド）上の処理対象画素ｚの補間値と
して両入力の平均値を出力する。補間回路３０の出力
は、時間調整の遅延回路３８に印加される。遅延回路３
２の出力はまた、遅延回路３６に印加される。
【００２６】遅延回路３６，３８の出力は、それぞれフ
ィールド切換えスイッチ４０のａ接点及びｂ接点に印加
される。動き情報用メモリ２６から読み出された動き検
出信号は、時間調整の遅延回路４２を介してフィールド
切換えスイッチ４０の切換え制御端子に印加される。フ
ィールド切換えスイッチ４０の切換え制御端子には更に
は、フィールド切換え制御回路４４からのフィールド切
換え制御信号が印加される。
ィールド切換えスイッチ４０のａ接点及びｂ接点に印加
される。動き情報用メモリ２６から読み出された動き検
出信号は、時間調整の遅延回路４２を介してフィールド
切換えスイッチ４０の切換え制御端子に印加される。フ
ィールド切換えスイッチ４０の切換え制御端子には更に
は、フィールド切換え制御回路４４からのフィールド切
換え制御信号が印加される。
【００２７】フィールド切換えスイッチ４０は、フィー
ルド切換え制御回路４４からのフィールド切換え制御信
号が第１フィールドを指示する場合には、遅延回路４２
の出力（動き検出信号）に関わらずａ接点に接続し、フ
ィールド切換え制御回路４４からのフィールド切換え制
御信号が第２フィールドを指示する場合には、遅延回路
４２の出力（動き検出信号）に応じて、動きブロックの
画素に対してはｂ接点に接続して補間回路３０による補
間画素データを選択し、静止ブロックの画素に対しては
ａ接点に接続して遅延回路３６の出力（即ち、第２フィ
ールドの画素データそのもの）を選択する。
ルド切換え制御回路４４からのフィールド切換え制御信
号が第１フィールドを指示する場合には、遅延回路４２
の出力（動き検出信号）に関わらずａ接点に接続し、フ
ィールド切換え制御回路４４からのフィールド切換え制
御信号が第２フィールドを指示する場合には、遅延回路
４２の出力（動き検出信号）に応じて、動きブロックの
画素に対してはｂ接点に接続して補間回路３０による補
間画素データを選択し、静止ブロックの画素に対しては
ａ接点に接続して遅延回路３６の出力（即ち、第２フィ
ールドの画素データそのもの）を選択する。
【００２８】フィールド切換えスイッチ４０の出力は出
力端子４６から外部に出力される。そのフレーム構成
は、第１フィールドが元の画素データのみからなり、第
２フィールドが、静止部分では元の第２フィールドの画
素データからなると共に、動き部分では元の第１フィー
ルド及び第２フィールドの画素データから形成した補間
画素データからなる。
力端子４６から外部に出力される。そのフレーム構成
は、第１フィールドが元の画素データのみからなり、第
２フィールドが、静止部分では元の第２フィールドの画
素データからなると共に、動き部分では元の第１フィー
ルド及び第２フィールドの画素データから形成した補間
画素データからなる。
【００２９】本実施例では、直交変換ブロックの単位で
動きの有無を判定しているので、画素単位で動きを判定
するのに比べ、ハードウエアを削減できると共に処理時
間を大幅に短縮できる。また、ブロック単位では動き判
定結果が同じになるので、周囲の画素と判定結果が異な
る孤立点が発生しなくなり、孤立点による画質劣化を防
止できる。
動きの有無を判定しているので、画素単位で動きを判定
するのに比べ、ハードウエアを削減できると共に処理時
間を大幅に短縮できる。また、ブロック単位では動き判
定結果が同じになるので、周囲の画素と判定結果が異な
る孤立点が発生しなくなり、孤立点による画質劣化を防
止できる。
【００３０】図３は、第２実施例の概略構成ブロック図
を示す。この第２実施例では、画素単位の動き検出結果
を、直交変換ブロック単位の動き情報に応じた閾値で動
き判定し、その動き判定結果により元の第２フィールド
の画素データか補間画素データかを選択するようにし
た。図１と同じ構成要素には同じ符号を付してある。
を示す。この第２実施例では、画素単位の動き検出結果
を、直交変換ブロック単位の動き情報に応じた閾値で動
き判定し、その動き判定結果により元の第２フィールド
の画素データか補間画素データかを選択するようにし
た。図１と同じ構成要素には同じ符号を付してある。
【００３１】動き演算回路５０には、フレーム・メモリ
２４から読み出されたデータ、１ライン遅延回路３２の
出力及び１ライン遅延回路３４の出力が入力される。１
ライン遅延回路３２の出力が第Ｎライン（第２フィール
ド）上の処理対象画素ｚの画素データであるときに、フ
レーム・メモリ２４の出力は、第（Ｎ＋１）ライン（第
１フィールド）上の画素ｙの画素データ、遅延回路３４
の出力は第（Ｎ−１）ライン（第１フィールド）上の画
素ｘの画素データであり、動き演算回路５０はこれら３
つの入力ｘ，ｙ，ｚから処理対象画素ｚの動き量を算出
する。具体的には、図４に示すような回路構成により、
｜（ｘ＋ｙ）／２−ｚ｜を算出する。
２４から読み出されたデータ、１ライン遅延回路３２の
出力及び１ライン遅延回路３４の出力が入力される。１
ライン遅延回路３２の出力が第Ｎライン（第２フィール
ド）上の処理対象画素ｚの画素データであるときに、フ
レーム・メモリ２４の出力は、第（Ｎ＋１）ライン（第
１フィールド）上の画素ｙの画素データ、遅延回路３４
の出力は第（Ｎ−１）ライン（第１フィールド）上の画
素ｘの画素データであり、動き演算回路５０はこれら３
つの入力ｘ，ｙ，ｚから処理対象画素ｚの動き量を算出
する。具体的には、図４に示すような回路構成により、
｜（ｘ＋ｙ）／２−ｚ｜を算出する。
【００３２】他方、閾値発生回路５２は、動き情報メモ
リ２６からの動き情報（直交変換ブロック単位の動き情
報）に従った大きさの、動き判定の閾値Ｔｈを発生す
る。具体的には、閾値発生回路５２は、符号化データか
らの動き検出情報がフレーム内逆直交変換を指示する静
止ブロックを示す場合、動き判定結果が‘静止’になり
やすいように、大きな閾値Ｔｈを発生し、逆に、符号化
データからの動き検出情報がフィールド内逆直交変換を
指示する動きブロックを示す場合には、動き判定結果が
‘動き’になりやすいように、小さいな閾値Ｔｈを発生
する。
リ２６からの動き情報（直交変換ブロック単位の動き情
報）に従った大きさの、動き判定の閾値Ｔｈを発生す
る。具体的には、閾値発生回路５２は、符号化データか
らの動き検出情報がフレーム内逆直交変換を指示する静
止ブロックを示す場合、動き判定結果が‘静止’になり
やすいように、大きな閾値Ｔｈを発生し、逆に、符号化
データからの動き検出情報がフィールド内逆直交変換を
指示する動きブロックを示す場合には、動き判定結果が
‘動き’になりやすいように、小さいな閾値Ｔｈを発生
する。
【００３３】比較回路５４は動き演算回路５０の出力
を、閾値発生回路５２の出力する閾値Ｔｈと比較し、動
き判定回路５６は、比較回路５４の比較結果に従い動き
／静止を判定し、フィールド切換えスイッチ５８の切換
えを制御する切換え制御信号を発生する。本実施例で
は、動き演算回路５０の演算結果が閾値Ｔｈより大きい
ときは、上下の画素の平均値と処理対象画素の値との差
が十分に大きいのでその処理対象画素を動き部分と判定
し、小さいときは、上下の画素の平均値と処理対象画素
の値との差が小さいので、その処理対象画素を静止部分
と判定する。
を、閾値発生回路５２の出力する閾値Ｔｈと比較し、動
き判定回路５６は、比較回路５４の比較結果に従い動き
／静止を判定し、フィールド切換えスイッチ５８の切換
えを制御する切換え制御信号を発生する。本実施例で
は、動き演算回路５０の演算結果が閾値Ｔｈより大きい
ときは、上下の画素の平均値と処理対象画素の値との差
が十分に大きいのでその処理対象画素を動き部分と判定
し、小さいときは、上下の画素の平均値と処理対象画素
の値との差が小さいので、その処理対象画素を静止部分
と判定する。
【００３４】フィールド切換えスイッチ５８は、フィー
ルド切換え制御回路４４からのフィールド切換え制御信
号が第１フィールドを指示する場合には、動き判定回路
５６の出力に関わらずａ接点に接続し、フィールド切換
え制御回路４４からのフィールド切換え制御信号が第２
フィールドを指示する場合には、動き判定回路５６の出
力に応じて、動き部分の画素に対してはｂ接点に接続し
て補間回路３０による補間画素データを選択し、静止部
分の画素に対してはａ接点に接続して遅延回路３６の出
力（即ち、第２フィールドの画素データそのもの）を選
択する。
ルド切換え制御回路４４からのフィールド切換え制御信
号が第１フィールドを指示する場合には、動き判定回路
５６の出力に関わらずａ接点に接続し、フィールド切換
え制御回路４４からのフィールド切換え制御信号が第２
フィールドを指示する場合には、動き判定回路５６の出
力に応じて、動き部分の画素に対してはｂ接点に接続し
て補間回路３０による補間画素データを選択し、静止部
分の画素に対してはａ接点に接続して遅延回路３６の出
力（即ち、第２フィールドの画素データそのもの）を選
択する。
【００３５】図３に示す実施例では、画素単位で求めた
動きの判定に直交変換ブロック単位の動き検出情報を加
えることで、動き判定の参照範囲が拡大すると共に、周
囲の画素と判定結果が異なる孤立点の発生を抑制でき、
画素毎の動き判定の精度の向上を図ることができる。
動きの判定に直交変換ブロック単位の動き検出情報を加
えることで、動き判定の参照範囲が拡大すると共に、周
囲の画素と判定結果が異なる孤立点の発生を抑制でき、
画素毎の動き判定の精度の向上を図ることができる。
【００３６】
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、符号化データの直交変換ブロック
ごとに検出する動き情報を用いるので、画素毎に動き判
定を行なうアルゴリズムに比べてハードウエアを削減で
きる。また、周囲の判定結果と異なる孤立点の発生を抑
制でき、動き判定の精度を改善できる。これらにより、
より高い画質のフレーム静止画像を得ることができる。
に、本発明によれば、符号化データの直交変換ブロック
ごとに検出する動き情報を用いるので、画素毎に動き判
定を行なうアルゴリズムに比べてハードウエアを削減で
きる。また、周囲の判定結果と異なる孤立点の発生を抑
制でき、動き判定の精度を改善できる。これらにより、
より高い画質のフレーム静止画像を得ることができる。
【図１】 本発明の第１実施例の概略構成ブロック図で
ある。
ある。
【図２】 処理対象画素Ｋの上下に位置する第１フィー
ルドの画素データｘ及びｙの位置関係を示す図である。
ルドの画素データｘ及びｙの位置関係を示す図である。
【図３】 本発明の第２実施例の概略構成ブロック図で
ある。
ある。
【図４】 動き演算回路５０の概略構成ブロック図であ
る。
る。
【図５】 フレーム内直交変換とフィールド内直交変換
を選択する従来例の画像圧縮伝送系の概略構成ブロック
図である。
を選択する従来例の画像圧縮伝送系の概略構成ブロック
図である。
【図６】 処理対象である第２フィールドの画素を１ラ
イン上に位置する画素データで補間する様子を説明する
図である。
イン上に位置する画素データで補間する様子を説明する
図である。
【図７】 上下画素値の平均値により補間する例の説明
図である。
図である。
【図８】 動き補正する従来のフレーム静止画像形成装
置の概略構成ブロック図である。
置の概略構成ブロック図である。
１０：入力端子 １２：フォーマット復号回路 １４：可変長復号化回路 １６：逆量子化回路 １８：スイッチ ２０：フレーム内逆直交変換回路 ２２：フィールド内逆直交変換回路 ２４：フレーム・メモリ ２６：動き情報メモリ ２８：アドレス・カウンタ ３０：補間回路 ３２，３４：１ライン遅延回路 ３６：遅延回路 ３８：遅延回路 ４０：フィールド切換えスイッチ ４２：遅延回路 ４４：フィールド切換え制御回路 ４６：出力端子 ５０：動き演算回路 ５２：閾値発生回路 ５４： 比較回路 ５６：動き判定回路 ５８：フィールド切換えスイッチ １１０：入力端子 １１２：ブロック化回路 １１４：動き検出回路 １１６：スイッチ １１８：フレーム内直交変換回路 １２０：フィールド内直交変換回路 １２２：量子化回路 １２４：可変長符号化回路 １２６：フォーマット化回路 １２８：伝送媒体又は記録媒体 １３０：フォーマット復号回路 １３２：可変長復号化回路 １３４：逆量子化回路 １３６：スイッチ １３８：フレーム内逆直交変換回路 １４０：フィールド内直交変換回路 １４２：ラスタ走査化回路 １４４：出力端子 １５０：入力端子 １５２：補間回路 １５４：遅延回路 １５６：遅延回路 １５８：フィールド切換えスイッチ １６０：フィールド切換え制御回路
Claims (4)
- 【請求項１】 飛び越し走査による第１フィールドと第
２フィールドの入力画像、及び画面を分割する複数のブ
ロックのそれぞれについて当該入力画像の動きを示す動
き情報から、１フレームの静止画像を形成する画像処理
装置であって、 当該入力画像の動きを示す動き情報を記憶する動き情報
用メモリ手段と、 当該入力画像の第１フィールドと第２フィールドから当
該第２フィールドの補間画像を形成する補間手段と、 第１フィールドでは、当該入力画像の第１フィールドの
画素データを選択し、第２フィールドでは、当該動き情
報用メモリ手段に記憶される動き情報に従い、動き部分
と判定された処理対象画素では、当該補間手段の出力を
選択し、静止部分と判定された処理対象画素では当該入
力画像の第２フィールドの信号を選択する選択手段とか
らなることを特徴とする画像処理装置。 - 【請求項２】 当該入力画像が、二次元のフレーム内直
交変換とフィールド内直交変換を選択的に用いて符号化
されたデータから復号化されたものであり、当該画面を
分割する複数のブロックのそれぞれが、直交変換ブロッ
クである請求項１に記載の画像処理装置。 - 【請求項３】 飛び越し走査による第１フィールドと第
２フィールドの入力画像、及び画面を分割する複数のブ
ロックのそれぞれについて当該入力画像の動きを示す動
き情報から、１フレームの静止画像を形成する画像処理
装置であって、 当該入力画像の動きを示す動き情報を記憶する動き情報
用メモリ手段と、 当該入力画像の第１フィールドと第２フィールドから当
該第２フィールドの補間画像を形成する補間手段と、 当該入力画像の第２フィールドの各画素データを動き補
正の処理対象画素データとして当該入力画像の第１のフ
ィールドの画素との間で動きを演算する動き演算手段
と、 当該動き情報用メモリ手段に記憶される動き情報に従
い、動き判定の閾値を発生する閾値発生手段と、 当該動き演算手段の演算結果を当該閾値発生手段の発生
する閾値と比較して、第２のフィールドの各処理対象画
素について動き／静止を判別する動き／静止判別手段
と、 第１フィールドでは、当該入力画像の第１フィールドの
画素データを選択し、第２フィールドでは、当該動き／
静止判別手段の動き判別結果に従い、動き部分と判定さ
れた処理対象画素では当該補間手段の出力を選択し、静
止部分と判定された処理対象画素では当該入力画像の第
２フィールドの信号を選択する選択手段とからなること
を特徴とする画像処理装置。 - 【請求項４】 当該入力画像が、二次元のフレーム内直
交変換とフィールド内直交変換を選択的に用いて符号化
されたデータから復号化されたものであり、当該画面を
分割する複数のブロックのそれぞれが、直交変換ブロッ
クである請求項３に記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3382697A JPH10233992A (ja) | 1997-02-18 | 1997-02-18 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3382697A JPH10233992A (ja) | 1997-02-18 | 1997-02-18 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233992A true JPH10233992A (ja) | 1998-09-02 |
Family
ID=12397303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3382697A Withdrawn JPH10233992A (ja) | 1997-02-18 | 1997-02-18 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233992A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697431B1 (en) | 1999-06-04 | 2004-02-24 | Matsushita Electric Industrial Co., Ltd. | Image signal decoder and image signal display system |
-
1997
- 1997-02-18 JP JP3382697A patent/JPH10233992A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697431B1 (en) | 1999-06-04 | 2004-02-24 | Matsushita Electric Industrial Co., Ltd. | Image signal decoder and image signal display system |
| US7092444B2 (en) | 1999-06-04 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Image signal decoder for determining interframe motion |
| US7106800B2 (en) | 1999-06-04 | 2006-09-12 | Matsushita Electric Industrial Co., Ltd. | Image signal decoder selectively using frame/field processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327391B1 (en) | Protecting image quality from occurrence of uncorrectable errors | |
| KR100261072B1 (ko) | 디지털 신호처리시스템 | |
| JP5177828B2 (ja) | 画像レート変換方法及び画像レート変換装置 | |
| JP2002514866A (ja) | ビデオ・フレーム・レートを増加させる方法および装置 | |
| JPH06205386A (ja) | 画像再生装置 | |
| US7868946B2 (en) | Adaptive motion compensated interpolating method and apparatus | |
| JP2000050212A (ja) | 画像表示装置及び画像表示方法 | |
| KR100227560B1 (ko) | 이동-화상 신호 대역 제한 방법 및 장치 | |
| US5943444A (en) | Image reproducing apparatus | |
| JP3674186B2 (ja) | 画像情報変換装置および方法 | |
| JP2002523947A (ja) | Ｍｐｅｇデータの復号化および走査変換の遂行に要するバッファメモリの量を減少させる方法および装置 | |
| JP3946781B2 (ja) | 画像情報変換装置及び方法 | |
| JP3363541B2 (ja) | 画像信号再生装置及び画像処理装置 | |
| JPH10233992A (ja) | 画像処理装置 | |
| JP3154272B2 (ja) | 画像変換装置及び方法 | |
| US6904093B1 (en) | Horizontal/vertical scanning frequency converting apparatus in MPEG decoding block | |
| JP3639610B2 (ja) | 画像符号化装置 | |
| JPH06153185A (ja) | 動き補償装置及びこれを用いた符号化装置 | |
| JP3587188B2 (ja) | ディジタル画像信号処理装置および処理方法 | |
| JP2007019708A (ja) | 画像処理装置 | |
| JP2770300B2 (ja) | 画像信号処理処置 | |
| JPH07147670A (ja) | 画像データの補間装置 | |
| JP4552264B2 (ja) | エラー修整装置および方法 | |
| JP2718034B2 (ja) | 高能率符号の復号装置 | |
| JP3869893B2 (ja) | 符号化装置、復号化装置及びその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |